小型、16/14/12位I2C DAC+，具有 ±2LSB INL(16位)和2 ppm/°C基准电压源 AD5693R/AD5692R/AD5691R/AD5693 产品特性 功能框图 POWER-ON RESET LDAC OR VLOGIC VREF SDA SCL 10引脚MSOP封装。 内部上电复位电路确保DAC寄存器上电时写入零电平，而 内部输出缓冲器配置为正常模式。AD5693R/AD5692R/ AD5691R/AD5693具有掉电模式，可在5 V时降低器件功耗 至2 μA(最大值)，并且提供软件可选的输出负载。 AD5693R/AD5692R/AD5691R/AD5693采用I2C接口。某些器 件选项还提供异步RESET引脚和VLOGIC引脚，可兼容1.8 V。 AD5693R/ AD5692R/ AD5691R/ AD5693 (SEE NOTE 2) REF 16-/14-/12-BIT DAC OUTPUT BUFFER POWER-DOWN CONTROL LOGIC VOUT RESISTOR NETWORK GND A0 NOTES 1. NOT ALL PINS AVAILABLE IN ALL 8-LEAD LFCSP MODELS. 2. NOT AVAILABLE IN THE AD5693. 列，分别是低功耗、单通道、16/14/12位缓冲电压输出 计保证单调性。提供2.00 mm × 2.00 mm、8引脚LFCSP或 VDD 2.5V REF POWER-ON RESET 概述 VREF或0 V至2 x VREF。采用2.7 V至5.5 V单电源供电，通过设 RESISTOR NETWORK GND A0 INPUT CONTROL LOGIC 压源，提供2 ppm/°C漂移。输出范围可编程设置为0 V至 POWER-DOWN CONTROL LOGIC VOUT 图1. MSOP封装 过程控制 数据采集系统 数字增益和失调电压调整 可编程电压源 光学模块 DAC。除了AD5693，这些器件均内部集成默认2.5 V基准电 OUTPUT BUFFER 16-/14-/12-BIT DAC INPUT CONTROL LOGIC DAC REGISTER AD5693R/AD5692R/AD5691R/AD5693均属于nanoDAC+®系 REF RESET SCL AD5693R/ AD5692R/ AD5691R 2.5V REF DAC REGISTER SDA VDD 12077-001 LDAC 应用 Rev. A VREF VLOGIC 12077-002 超小型封装：2 mm x 2 mm、8引脚LFCSP 高相对精度(INL)：16位时最大±2 LSB AD5693R/AD5692R/AD5691R 低漂移2.5 V基准电压源：2 ppm/°C(典型值) 可选输出范围：2.5 V或5 V AD5693 仅外部基准电压源 可选输出范围：VREF或2 x VREF 总不可调整误差(TUE)：±0.06% FSR(最大值) 失调误差：±1.5 mV(最大值) 增益误差：±0.05% FSR(最大值) 低毛刺：0.1 nV-sec 高驱动能力：20 mA 低功耗：1.2 mW (3.3 V) 独立逻辑电源：1.8 V至5.5 V 宽工作温度范围：−40°C至+105°C 鲁棒的4 kV HBM ESD保护 图2. LFCSP封装 表1. 相关器件 接口 SPI I2 C 基准电压源 内部 外部 内部 外部 16位 AD5683R AD5683 AD5693R AD5693 14位 AD5682R 12位 AD5681R AD5692R AD5691R 产品特色 1. 高相对精度(INL)：最大±2 LSB(AD5693R/AD5693，16 位)。 2. 低漂移，2.5V片内基准电压源：2 ppm/°C(典型温度系 数，5 ppm/°C(最大温度系数)。 3. 2 mm × 2 mm、8引脚LFCSP和10引脚MSOP封装。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2014 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5693R/AD5692R/AD5691R/AD5693 目录 产品特性 ...........................................................................................1 数模转换器 .............................................................................. 17 应用....................................................................................................1 传递函数................................................................................... 17 概述....................................................................................................1 DAC架构................................................................................... 17 功能框图 ...........................................................................................1 串行接口 ........................................................................................ 18 产品特色 ...........................................................................................1 I2C串行数据接口..................................................................... 18 修订历史 ...........................................................................................2 I2C地址 ...................................................................................... 18 技术规格 ...........................................................................................3 写操作 ....................................................................................... 18 交流特性......................................................................................5 读操作 ....................................................................................... 20 时序特性......................................................................................5 加载DAC(硬件LDAC引脚)................................................... 21 绝对最大额定值..............................................................................7 硬件RESET............................................................................... 21 热阻 ..............................................................................................7 热滞 ........................................................................................... 21 ESD警告.......................................................................................7 上电时序................................................................................... 21 引脚配置和功能描述 .....................................................................8 布局布线指南 .......................................................................... 21 典型性能参数 ............................................................................... 10 外形尺寸 ........................................................................................ 22 术语................................................................................................. 16 订购指南................................................................................... 23 工作原理 ........................................................................................ 17 修订历史 2014年5月 — 修订版0至修订版A 增加AD5693 ..............................................................................通篇 更改“产品特性”部分、“概述”部分、图2、表1和 “产品特色”部分...............................................................................1 表1增加AD5693参数......................................................................3 更改“技术规格”部分中表1的尾注1............................................4 更改表3交流特性部分的总谐波失真和表3的尾注2 ..............5 更改表4时序特性部分的尾注7....................................................5 更改表7的引脚9描述 .....................................................................8 更改图6和表8 ..................................................................................9 更改图11 ........................................................................................ 10 更改图18 ........................................................................................ 11 更改“外部基准电压”部分 .......................................................... 17 更改图46 ........................................................................................ 19 更改图48 ........................................................................................ 20 更改图50 ........................................................................................ 21 更改“订购指南”部分................................................................... 23 2014年2月—修订版0：初始版 Rev. A | Page 2 of 24 AD5693R/AD5692R/AD5691R/AD5693 技术规格 除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREF = 2.5 V至VDD − 0.2 V，VLOGIC = 1.8 V至 5.5 V，−40°C < TA < +105°C。 表2. 参数 静态性能1 AD5693R 分辨度 相对精度(INL) A级 B级 差分非线性 AD5692R 分辨度 相对精度 差分非线性 AD5691R 分辨度 相对精度 A级 B级 差分非线性 AD5693 分辨度 相对精度(INL) 最小值 典型值 16 LSB LSB LSB LSB 增益 = 2 增益 = 1 通过设计保证单调性 ±4 ±1 位 LSB LSB 通过设计保证单调性 12 位 ±2 ±1 ±1 16 ±2 ±3 ±1 1.25 ±1.5 ±0.075 ±0.05 ±0.16 ±0.14 ±0.075 ±0.06 ±1 ±1 ±1 0.2 0 0 VREF 2 × VREF 2 10 阻性负载 负载调整率 1 短路电流 供电轨上的负载阻抗2 20 测试条件/注释 ±8 ±2 ±3 ±1 14 容性负载稳定性 单位 位 差分非线性 零代码误差 失调误差 满量程误差 增益误差 总不可调整误差 零代码误差漂移 失调误差漂移 增益温度系数 直流电源抑制比 输出特性 输出电压范围 最大值 10 10 50 20 LSB LSB LSB 位 LSB LSB LSB mV mV % FSR % FSR % FSR % FSR % FSR % FSR µV/°C µV/°C ppm/°C mV/V V V nF nF kΩ µV/mA µV/mA mA Ω Rev. A | Page 3 of 24 通过设计保证单调性 增益 = 2 增益 = 1 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 内部基准电压源，增益 = 1 内部基准电压源，增益 = 2 外部基准电压源，增益 = 1 外部基准电压源，增益 = 2 DAC代码 = 中间电平；VDD = 5 V ± 10% 增益 = 0 增益 = 1 RL = ∞ RL = 2 kΩ CL = 0 µF VDD = 5 V，DAC代码 = 中间电平；−30 mA ≤ IOUT ≤ +30 mA VDD = 3 V，DAC代码 = 中间电平；−20 mA ≤ IOUT ≤ +20 mA AD5693R/AD5692R/AD5691R/AD5693 参数 基准输出 输出电压 基准电压源TC3 A级 B级 输出阻抗 输出电压噪声 输出电压噪声密度 容性负载稳定性 负载调整率(源) 负载调整率(吸) 输出电流负载能力 电压调整率 热滞 最小值 典型值 2.4975 5 2 0.05 16.5 240 5 50 30 ±5 80 125 25 基准输入 基准电流 掉电模式8 1 2 3 4 5 6 7 8 测试条件/注释 2.5025 V 环境温度 参见“术语”部分 20 5 ppm/°C ppm/°C Ω µV p-p nV/√Hz µF µV/mA µV/mA mA µV/V ppm ppm VREF = VDD = VLOGIC = 5.5 V, 增益 = 1 VREF = VDD = VLOGIC = 5.5 V, 增益 = 2 ±1 ±3 0.3 × VDD µA µA V V pF 每引脚 SDA和SCL引脚 0.4 V V pF ISINK = 200 A ISOURCE = 200 A 5.5 3 5.5 5.5 V µA V V 500 180 2 µA µA µA VDD 0.7 × VDD 2 VDD − 0.4 4 1.8 0.25 2.7 VREF + 1.5 350 110 0.1 Hz至10 Hz 环境温度下，f = 10 kHz，CL = 10 nF RL = 2 kΩ 环境温度，VDD ≥ 3 V 环境温度 VDD ≥ 3 V 环境温度 第一个周期 其它周期 µA µA V kΩ kΩ 120 60 逻辑输入 输入电流IIN IDD 6 正常模式7 单位 35 57 基准输入范围4 基准输入阻抗 输入低电压VINL4 输入高电压VINH4 引脚电容CIN 逻辑输出(SDA) 4 输出低电压VOL 输出高电压VOH 引脚电容 电源要求 VLOGIC 5 ILOGIC5 VDD 最大值 增益 = 1 增益 = 2 VIH = VLOGIC或VIL = GND 增益 = 1 增益 = 2 VIH = VDD, VIL = GND 使能内部基准电压源 禁用内部基准电压源 线性度计算使用缩减的数据范围：AD5693R/AD5693(编码512到编码65535)；AD5692R(编码128到编码16384)；AD5691R(编码32到编码4096)。输出端无负载。 从任一供电轨吸取负载电流时，相对于该供电轨的输出电压裕量受输出器件的20 Ω典型通道电阻限制。例如，吸取1 mA时，最小输出电压为20 Ω、1 mA产生 的20 mV。更多信息参见图35。 基准电压源温度系数采用黑盒法计算。详情见“术语”部分。 如果器件具有VLOGIC引脚，请用VLOGIC代替VDD。 不是所有型号都提供VLOGIC引脚。 如果VLOGIC引脚不可用，则IDD = IDD + ILOGIC。 接口未启用。DAC启用。DAC输出端无负载。 DAC掉电。 Rev. A | Page 4 of 24 AD5693R/AD5692R/AD5691R/AD5693 交流特性 除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREF = 2.5 V至VDD − 0.2 V，VLOGIC = 1.8 V至5.5 V， −40°C < TA < +105°C，典型值为25°C。 表3. 参数 输出电压建立时间1, 2 压摆率 数模转换毛刺脉冲1 数字馈通1 总谐波失真1 输出噪声频谱密度1 输出噪声 SNR 无杂散动态范围(SFDR) 信纳比(SINAD) 1 2 最小值 典型值 5 7 0.7 0.1 0.1 −80 300 6 90 83 80 单位 µs V/µs nV-s nV-s dB nV/√Hz µV p-p dB dB dB 测试条件/注释 增益 = 1 主进位±1 LSB变化，增益 = 2 环境温度，BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz DAC编码 = 中间量程，10 kHz 0.1 Hz至10 Hz；内部基准电压源 环境温度，带宽(BW) = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度，BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 环境温度，BW = 20 kHz，VDD = 5 V，fOUT = 1 kHz 参见术语部分。 对于AD5693R/AD5693，建立至±2 LSB。对于AD5692R，建立至±1 LSB。对于AD5691R，建立至±0.5 LSB。 时序特性 除非另有说明，VDD = 2.7 V至5.5 V，VLOGIC = 1.8 V至5.5 V，−40°C < TA < +105°C。 表4. 参数1 fSCL 2 t1 t2 t3 t4 3 t5 t6 t7 t8 t9 t10 4 t11 t124 tSP 5 t13 t14 t15 t16 tREF_POWER_UP 6 tSHUTDOWN 7 最小值 典型值 0.6 1.3 100 0 0.6 0.6 1.3 0.6 20 20 × (VDD/5.5 V) 20 20 × (VDD/5.5 V) 0 400 400 20 75 最大值 400 0.9 300 300 300 300 50 600 6 单位 kHz µs µs ns µs µs µs µs µs ns ns ns ns ns ns ns ns ns µs µs 说明 串行时钟频率 SCL高电平时间，tHIGH SCL低电平时间，tLOW 数据建立时间，tSU; DAT 数据保持时间，tHD; DAT 重复起始条件的建立时间，tSU; STA (重复)起始条件的保持时间，tHD; STA 一个停止条件与一个起始条件之间的总线空闲时间tBUF 停止条件的建立时间，tSU; STO SDA信号的上升时间，tr SDA信号的下降时间，tf SCL信号的上升时间，tr SCL信号的下降时间，tf 抑制尖峰的脉冲宽度(图3未显示) LDAC 下降沿到SCL下降沿 LDAC 脉冲宽度(同步模式) LDAC 脉冲宽度(异步模式) RESET 脉冲宽度 基准电压源上电(图3未显示) 退出关断模式(图3未显示) 最大总线电容限制在400 pF。所有输入信号均在tR = tF = 1 ns/V(10%到90%的VDD)情况下标定并从(VIL + VIH)/2电平起开始计时。 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 3 主机应为SDA信号(相对于SCL信号的VOH (min))增加至少300 ns的时间，以便桥接SCL下降沿未定义区域。 4 如果器件具有VLOGIC引脚，请用VLOGIC代替VDD。 5 标准模式下不可用。 6 VDD = 2.7 V之后令器件上电时，时序应相同。 7 退出掉电模式到进入AD5693R/AD5692R/AD5691R/AD5693正常工作模式的时间。 1 2 Rev. A | Page 5 of 24 AD5693R/AD5692R/AD5691R/AD5693 时序图 t12 t11 t6 t8 t2 SCL t10 t5 t1 t9 t3 t4 SDA START OR REPEAT START CONDITION REPEAT START CONDITION STOP CONDITION 图3. I 2C串行接口时序图 SCL SDA ACK t13 STOP CONDITION t14 t15 LDAC ASYNCHRONOUS DAC UPDATE SYNCHRONOUS DAC UPDATE 12077-004 t16 RESET 图4. I 2C RESET和LDAC时序 Rev. A | Page 6 of 24 12077-003 t7 AD5693R/AD5692R/AD5691R/AD5693 绝对最大额定值 除非另有说明，TA = 25°C。 注意，等于或超出上述绝对最大额定值可能会导致产品 永久性损坏。这只是额定最值，并不能以这些条件或者 表5. 参数 VDD至GND VLOGIC至GND VOUT至GND VREF至GND 1 数字输入电压至GND 工作温度范围 工业 存储温度范围 结温(TJ最大值) 功耗 ESD2 FICDM3 1 2 3 额定值 −0.3 V至+7 V −0.3 V至+7 V −0.3 V至VDD + 0.3 V或+7 V (取较小者) −0.3 V至VDD + 0.3 V或+7 V (取较小者) −0.3 V至VDD + 0.3 V或+7 V (取较小者) 在任何其它超出本技术规范操作章节中所示规格的条件 下，推断产品能否正常工作。长期在超出最大额定值条 件下工作会影响产品的可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测 试环境。 表6. 热阻1 −40°C至+105°C −65°C至+150°C 135°C (T J最大值 − T A)/θ JA 4 kV 1.25 kV 封装类型 8引脚 LFCSP 10引脚 MSOP 1 θJA 90 135 θJC 25 N/A 单位 °C/W °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 ESD警告 ESD(静电放电)敏感器件。 如果器件具有VLOGIC引脚，请用VLOGIC代替VDD。 人体模型(HBM)分类。 场感应充电装置模型类别。 带电器件和电路板可能会在没有察觉的情况下放电。尽 管本产品具有专利或专有保护电路，但在遇到高能量 ESD时，器件可能会损坏。因此，应当采取适当的ESD 防范措施，以避免器件性能下降或功能丧失。 Rev. A | Page 7 of 24 AD5693R/AD5692R/AD5691R/AD5693 引脚配置和功能描述 VDD 1 RESET 3 LDAC 4 GND 5 10 VOUT AD5693R/ AD5691R TOP VIEW (Not to Scale) 9 VREF 8 SDA 7 SCL 6 A0 12077-005 VLOGIC 2 图5. 引脚配置(10引脚MSOP) 表7. 10引脚MSOP引脚功能描述 引脚编号 1 2 3 引脚名称 VDD VLOGIC RESET 说明 电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。 数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。 硬件复位引脚。RESET输入对低电平敏感。当RESET为低电平时，器件复位，忽略外部引脚。输入和DAC 寄存器载入零代码值，控制寄存器载入默认值。此引脚如果不用，应将其接至VLOGIC。 4 LDAC 加载DAC。将输入寄存器中的内容传送到DAC寄存器。它支持两种工作模式：异步和同步，如图4所示。 此引脚可以永久连接到低电平，当有新数据写入输入寄存器时，DAC会更新。 5 6 7 8 9 GND A0 SCL SDA VREF 10 VOUT 接地基准。 用于多个封装解码的可编程地址。地址引脚可即时更新。 串行时钟线。 串行数据输入/输出。 基准电压输入/输出。在AD5693R/AD5691R中，它默认是基准输出引脚。内部基准电压源建议使用10 nF去 耦电容。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 Rev. A | Page 8 of 24 AD5693R/AD5692R/AD5691R/AD5693 GND 3 A0 4 TOP VIEW (Not to Scale) 8 VOUT VDD 1 7 VREF VLOGIC 2 6 SDA GND 3 5 SCL A0 4 NOTES 1. CONNECT THE EXPOSED PAD TO GND. 8 VOUT AD5691R-1 TOP VIEW (Not to Scale) 7 VREF 6 SDA 5 SCL NOTES 1. CONNECT THE EXPOSED PAD TO GND. 12077-007 LDAC 2 AD5693R/ AD5692R/ AD5691R/ AD5693 12077-006 VDD 1 图7. 引脚配置(8引脚LFCSP、VLOGIC 选项) 图6. 引脚配置(8引脚LFCSP、LDAC选项) 表8. 8引脚LFCSP引脚功能描述 引脚编号 LDAC VLOGIC 引脚名称 1 1 VDD 2 不适用 LDAC 不适用 3 4 5 6 7 8 2 3 4 5 6 7 VLOGIC GND A0 SCL SDA VREF 8 VOUT EPAD 说明 电源输入引脚。工作电压范围为2.7 V至5.5 V。将此电源去耦至GND。 加载DAC。将输入寄存器中的内容传送到DAC寄存器。它支持两种工作模式：异步和同步，如图4所 示。此引脚可以永久连接到低电平，当有新数据写入输入寄存器时，DAC会更新。 数字电源。电压范围为1.8 V至5.5 V。将此电源去耦至GND。 接地基准。 用于多个封装解码的可编程地址。地址引脚可即时更新。 串行时钟线。 串行数据输入/输出。 基准电压输入/输出。在AD5693R/AD5692R/AD5691R中，它默认是基准输出引脚。内部基准电压源建 议使用10 nF去耦电容。 DAC的模拟输出电压。输出放大器能以轨到轨方式工作。 裸露焊盘。裸露焊盘应连接至GND。 Rev. A | Page 9 of 24 AD5693R/AD5692R/AD5691R/AD5693 典型性能参数 2 2 VDD = 5V TA = 25°C VREF = 2.5V 1 DNL (LSB) 0 –1 0 –1 10000 0 20000 30000 40000 50000 60000 65535 CODE –2 12077-009 –2 0 10000 30000 40000 50000 60000 65535 CODE 图8. AD5693R/AD5693 INL 2 20000 12077-012 INL (LSB) 1 VDD = 5V TA = 25°C VREF = 2.5V 图11. AD5693R/AD5693 DNL 1.0 VDD = 5V TA = 25°C VREF = 2.5V VDD = 5V 0.8 TA = 25°C VREF = 2.5V 0.6 1 DNL (LSB) INL (LSB) 0.4 0 0.2 0 –0.2 –0.4 –1 –0.6 2000 4000 6000 8000 10000 12000 14000 16383 CODE –1.0 12077-010 0 0 2000 4000 10000 12000 14000 3000 3500 16383 图12. AD5692R DNL 1.0 VDD = 5V 0.8 TA = 25°C VREF = 2.5V 0.6 VDD = 5V TA = 25°C VREF = 2.5V 1.5 8000 CODE 图9. AD5692R INL 2.0 6000 12077-013 –0.8 –2 1.0 0.4 DNL (LSB) 0 –0.5 0.2 0 –0.2 –0.4 –1.0 –0.6 –1.5 –2.0 0 500 1000 1500 2000 2500 CODE 3000 3500 4000 图10. AD5691R INL –1.0 0 500 1000 1500 2000 2500 CODE 图13. AD5691R DNL Rev. A | Page 10 of 24 4000 12077-014 –0.8 12077-011 INL (LSB) 0.5 AD5693R/AD5692R/AD5691R/AD5693 1.4 VDD = 5V VREF = 2.5V 1.2 0.8 0.6 U1_DNL_INT_REF U3_DNL_INT_REF U2_DNL_EXT_REF U1_INL_INT_REF U3_INL_INT_REF U2_INL_EXT_REF 0.2 U2_DNL_INT_REF U1_DNL_EXT_REF U3_DNL_EXT_REF U2_INL_INT_REF U1_INL_EXT_REF U3_INL_EXT_REF 0.6 0.4 0.2 0 –40 –20 0 20 40 60 80 105 TEMPERATURE (°C) –0.2 12077-015 –0.2 2 0.02 5 (AD5693R/AD5693) (AD5692R) (AD5691R) 0.01 0 0.8 TUE (% FSR) 0.6 0.4 –0.01 –0.02 0.2 –0.03 0 2.70 3.30 3.75 4.25 4.75 5.25 VDD (V) –0.04 12077-016 –0.2 0 0 0 10000 2000 500 图15. INL和DNL误差与VDD 的关系 0.06 U1_EXT_REF U2_EXT_REF U3_EXT_REF U1_INT_REF U2_INT_REF U3_INT_REF 0.04 20000 4000 1000 40000 30000 8000 6000 2000 1500 CODE 50000 10000 2500 60000 65535 12000 16383 3000 4095 图18. TUE与代码的关系 0.04 VDD = 5V GAIN = 1 VREF = 2.5V TA = 25°C GAIN = 1 VREF = 2.5V 0.03 TUE (% FSR) 0 0.01 0 –0.01 –0.04 –40 0 40 TEMPERATURE (°C) 80 图16. TUE与温度的关系 U1_INT_REF U2_INT_REF U3_INT_REF –0.02 2.70 3.30 U1_EXT_REF U2_EXT_REF U3_EXT_REF 3.75 4.25 4.75 VDD (V) 图19. TUE与VDD 的关系 Rev. A | Page 11 of 24 5.25 12077-020 –0.02 12077-017 TUE (% FSR) 0.02 0.02 12077-019 INL AND DNL ERROR (LSB) 1.0 4 图17. INL和DNL误差与VREF 的关系(AD5693R/AD5693) TA = 25°C U2_DNL_INT_REF U1_DNL_EXT_REF U3_DNL_EXT_REF U2_INL_INT_REF U1_INL_EXT_REF U3_INL_EXT_REF U1_DNL_INT_REF U3_DNL_INT_REF U2_DNL_EXT_REF U1_INL_INT_REF U3_INL_INT_REF U2_INL_EXT_REF 3 VREF (V) 图14. INL和DNL误差与温度的关系(AD5693R/AD5693) 1.2 VDD = 5V TA = 25°C 0.8 0 1.4 U2_DNL U1_INL U3_INL 1.0 INL AND DNL ERROR (LSB) INL AND DNL ERROR (LSB) 1.0 0.4 U1_DNL U3_DNL U2_INL 12077-018 1.2 AD5693R/AD5692R/AD5691R/AD5693 0.030 0.03 TA = 25°C GAIN = 1 VREF = 2.5V 0.025 0.02 0.020 0.015 ERROR (% FSR) 0 –0.01 U1_INT_REF U2_INT_REF U3_INT_REF U1_EXT_REF U2_EXT_REF U3_EXT_REF –0.04 –40 0.005 0 –0.005 –0.010 –0.015 VDD = 5V GAIN = 1 VREF = 2.5V 0 U1_INT_REF U2_INT_REF U3_INT_REF –0.020 40 80 –0.025 TEMPERATURE (°C) 2.70 300 500 ERROR (µV) 200 150 U1_INT_REF U2_INT_REF U3_INT_REF U1_EXT_REF U2_EXT_REF U3_EXT_REF 0 –20 0 20 40 60 80 105 TEMPERATURE (°C) 200 2.70 3.30 3.75 4.25 4.75 5.25 5.50 VDD (V) 图24. 零代码误差和失调误差与VDD 的关系 4.5 4.0 VDD = 5V TA = 25°C GAIN = 1 NUMBER OF HITS 3.5 2.501 2.499 3.0 2.5 2.0 1.5 1.0 2.497 10 60 TEMPERATURE (°C) 0 VREF (V) 图25. 基准输出分布 图22. 内部基准电压与温度的关系(B级) Rev. A | Page 12 of 24 12077-026 2.495 –40 2.50001 2.50004 2.50007 2.50010 2.50013 2.50016 2.50019 2.50022 2.50025 2.50028 2.50031 2.50034 2.50037 2.50040 2.50043 2.50046 2.50049 2.50052 2.50055 2.50058 2.50061 2.50064 2.50067 2.50070 2.50073 2.50076 2.50079 2.50082 2.50085 2.50088 2.50091 2.50094 2.50097 2.50100 0.5 12077-023 VREF (V) 2.503 TA = 25°C GAIN = 1 VREF = 2.5V 0 VDD = 5V U1 U2 U3 5.50 300 图21. 零代码误差和失调误差与温度的关系 2.505 5.25 100 12077-022 ERROR (µV) 250 –40 4.75 U1_INT_REF U2_INT_REF U3_INT_REF U1_EXT_REF U2_EXT_REF U3_EXT_REF 400 50 4.25 图23. 增益误差和满量程误差与VDD 的关系 VDD = 5V GAIN = 1 VREF = 2.5V 100 3.75 VDD (V) 图20.增益误差和满量程误差与温度的关系 350 3.30 U1_EXT_REF U2_EXT_REF U3_EXT_REF 12077-024 –0.03 0.010 12077-025 –0.02 12077-021 ERROR (% FSR) 0.01 AD5693R/AD5692R/AD5691R/AD5693 2.50015 2.5009 TA = 25°C 2.50010 2.5008 2.50005 2.5007 VREF (V) 2.50000 2.49995 2.5006 2.5005 2.49990 2.5004 D11 2.49985 D13 4.5 5.5 2.5003 –0.005 VDD (V) A CH1 0.003 1800 INTERNAL REFERENCE NSD (nV/√Hz) TA = 25°C VDD = 5V 2.00µV 12077-028 M1.00s 0.001 0.005 图29. 内部基准电压与负载电流的关系 1 CH1 10µV –0.001 LOAD CURRENT (A) 图26. 内部基准电压与VDD 的关系 T –0.003 VDD = 5V TA = 25°C 1600 1400 1200 1000 800 600 400 200 0 10 100 1k 10k 100k 1M FREQUENCY (Hz) 图27. 内部基准电压源噪声(0.1 Hz至10 Hz) T 图30. 内部基准电压源噪声谱密度与频率的关系 T TA = 25°C VDD = 5V 1 TA = 25°C VDD = 5V CH1 10µV M1.00s A CH1 2.00µV CH1 10µV 图28. 0.1 Hz至10 Hz输出噪声图，内部基准电压源开启 M1.00s A CH1 2.00µV 图31. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 Rev. A | Page 13 of 24 12077-032 1 12077-031 3.5 12077-027 2.49980 2.5 12077-030 D12 12077-029 VREF (V) 5.5V 5.0V 3.0V 2.7V TA = 25°C AD5693R/AD5692R/AD5691R/AD5693 1200 SINKING, VDD = 3V SOURCING, VDD = 5V SINKING, VDD = 5V SOURCING, VDD = 3V 1.0 0.6 800 ΔVOUT (V) 600 400 0.2 –0.2 –0.6 200 –1.0 100 1k 10k 100k 1M FREQUENCY (Hz) –1.4 12077-033 0 10 0 0.01 6 5 0.03 图35. 上裕量/下裕量与负载电流的关系 7 VDD = 5V TA = 25°C GAIN = 1 0xFFFF 0xC000 0x8000 0x4000 0x0000 0.02 LOAD CURRENT (A) 图32. 噪声频谱密度与频率的关系，增益 = 1 VDD = 5V TA = 25°C GAIN = 2 0xFFFF 0xC000 0x8000 0x4000 0x0000 6 5 4 4 3 VOUT (V) VOUT (V) TA = 25°C 12077-036 NSD (nV/√Hz) 1000 1.4 VDD = 5V TA = 25°C GAIN = 1 FULL-SCALE MIDSCALE ZEROSCALE 2 3 2 1 1 0 0 0 50 LOAD CURRENT (mA) –2 –50 12077-034 –1 –50 图33. 源电流和吸电流能力，增益 = 1 500 0 50 LOAD CURRENT (mA) 12077-037 –1 图36. 源电流和吸电流能力，增益 = 2 0.0015 VDD = 5V 450 GAIN = 1 GAIN = 2 0.0010 400 VDD = 5V TA = 25°C REFERENCE = 2.5V CODE = 0x7FFF TO 0x8000 0.0005 350 0 250 200 VOUT (V) ZS_INT_REF_GAIN = 1 FS_EXT_REF_GAIN = 2 FS_INT_REF_GAIN = 2 ZS_INT_REF_GAIN = 2 FS_INT_REF_GAIN = 1 FS_EXT_REF_GAIN = 1 –0.0005 –0.0010 150 –0.0015 100 0 –40 –20 0 20 40 60 TEMPERATURE (°C) 80 105 图34. IDD 与温度的关系 –0.0025 0 1 2 3 4 5 TIME (µs) 图37. 数模转换毛刺脉冲 Rev. A | Page 14 of 24 6 7 12077-038 –0.0020 50 12077-035 IDD (µA) 300 AD5693R/AD5692R/AD5691R/AD5693 2.5 4.5 0nF 0.2nF 1nF 4.7nF 10nF 2.0 0nF 0.2nF 1nF 4.7nF 10nF 4.0 3.5 3.0 VOUT (V) VOUT (V) 1.5 1.0 2.5 2.0 1.5 0 0.01 0.5 0.02 TIME (ms) 0 12077-039 0 VDD = 5V TA = 25°C GAIN = 2 RL = 2kΩ INTERNAL REFERENCE = 2.5V 1.0 0 0.01 图38. 容性负载与建立时间的关系，增益 = 1 图41. 容性负载与建立时间的关系，增益 = 2 0 VDD = 5V TA = 25°C INTERNAL REFERENCE = 2.5V –20 BANDWIDTH (dB) –30 –80 –30 –40 –50 –60 VDD = 5V TA = 25°C VOUT = MIDSCALE EXTERNAL REFERENCE = 2.5V, ±0.1V p-p –70 5 10 15 20 FREQUENCY (kHz) –80 1k 0.06 5 0.05 VDD = 5V TA = 25°C 2 0.02 1 0.01 VOUT MIDSCALE, GAIN = 1 1 5 6 TIME (ms) 7 8 12077-041 –0.01 4 SYNC 0 –1 3 VOUT (V) 0.03 VOUT (V) 3 MIDSCALE, GAIN = 2 2 VDD 2 10M 3 0.04 4 1 1M 图42. 乘法带宽(外部基准电压源 = 2.5 V，± 0.1 V p-p， 10 kHz至10 MHz) 6 0 100k FREQUENCY (Hz) 图39. 1 kHz时的总谐波失真 0 10k 图40. 上电复位至0 V 0 –5 0 5 10 TIME (µs) 图43 退出掉电模式进入中间电平 Rev. A | Page 15 of 24 15 12077-044 0 12077-043 –130 –180 VDD (V) GAIN = 2 GAIN = 1 –10 12077-040 TOTAL HARMONIC DISTORTION (dBV) 20 0.02 TIME (ms) 12077-042 VDD = 5V TA = 25°C GAIN = 1 RL = 2kΩ INTERNAL REFERENCE = 2.5V 0.5 AD5693R/AD5692R/AD5691R/AD5693 术语 相对精度或积分非线性(INL) 输出电压建立时间 对于DAC，相对精度或积分非线性是指DAC输出与通过 输出电压建立时间是指对于一个¼至¾满量程输入变化， DAC传递函数的两个端点的直线之间的最大偏差，单位为 DAC输出建立为指定电平所需的时间量。 LSB。典型INL与编码的关系参见图8、图9和图10。 数模转换毛刺脉冲 差分非线性(DNL) 数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注 差分非线性是指任意两个相邻编码之间所测得变化值与理 入到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛 想的1 LSB变化值之间的差异。最大±1 LSB的额定微分非线 刺的面积，用nV-sec表示，数字输入代码在主进位跃迁中 性可确保单调性。本DAC通过设计保证单调性。典型DNL 改变1 LSB(0x7FFF至0x8000)时进行测量。 与编码的关系参见图11、图12和图13。 数字馈通 零代码误差 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出 零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的 的 脉 冲 ， 但 在 DAC输 出 未 更 新 时 进 行 测 量 。 单 位 为 输 出 误 差 。 理 想 情 况 下 ， 输 出 为 0V。 在 AD5693R/ AD5692R/AD5691R/AD5693中，零代码误差始终为正值， 因为在DAC和输出放大器中的失调误差的共同作用下， DAC输出不能低于0 V。零代码误差用mV表示。零代码误 差图参见图21和图24。 nV-sec，测量数据总线上发生满量程编码变化时的情况， 即全0至全1，反之亦然。 噪声频谱密度 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示 为频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电 满量程误差 平，然后测量输出端噪声。单位为nV/√Hz。噪声频谱密 满量程误差衡量将满量程代码(0xFFFF)载入DAC寄存器时 度图参见图28、图31和图32。基准电压源的噪声频谱密度 的输出误差。理想情况下，输出应为VDD − 1 LSB。满量程误 参见图27和图30。 差用满量程范围的百分比表示。满量程误差与温度的关系 参见图20和图23。 乘法带宽 DAC内部的放大器具有有限的带宽，乘法带宽用于衡量 增益误差 该有限带宽。参考端的正弦波(DAC加载满量程编码)出现 增益误差衡量DAC的量程误差，是指DAC传递特性的斜率 在输出端。乘法带宽指输出幅度降至输入幅度以下3 dB时 与理想值之间的偏差，用% FSR表示。 的频率。 零代码误差漂移 总谐波失真(THD) 零代码误差漂移衡量零代码误差随温度的变化，用µV/°C 总谐波失真(THD)是指理想正弦波与使用DAC时其衰减形 表示。 式的差别。正弦波用作DAC的参考，而THD用来衡量 增益温度系数 DAC输出端存在的谐波。单位为dB。 增益温度系数用来衡量增益误差随温度的变化，用ppm 基准电压温度系数(TC) FSR/°C表示。 基准电压源TC衡量基准输出电压随温度的变化。基准电 失调误差 压TC利用黑盒法计算，该方法将温度系数(TC)定义为基 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 准电压输出在给定温度范围内的最大变化，用ppm/°C表 间的差值，用mV表示。失调误差在AD5693R上是通过将代 示，计算公式如下： 码 512载 入 DAC寄 存 器 测 得 的 (AD5692R是 代 码 256， VREFmax − VREFmin 6 TC = × 10 V × TempRange REFnom AD5693R/AD5693是代码128)。该值可以为正，也可为负。 直流电源抑制比(PSRR) PSRR表示电源电压变化对DAC输出的影响大小，是指DAC 满 量 程 输 出 的 条 件 下 V OUT 变 化 量 与 V DD 变 化 量 之 比 ， 用 mV/V表示。VREF保持在2 V，而VDD的变化范围为±10%。 其中： VREFmax是在整个温度范围内测量的最大基准电压输出。 VREFmin是在整个温度范围内测量的最小基准电压输出。 VREFnom是标称基准输出电压2.5 V。 TempRange为额定温度范围：−40°C至+105°C。 Rev. A | Page 16 of 24 AD5693R/AD5692R/AD5691R/AD5693 工作原理 数模转换器 串中的各电阻具有相同的值R，因此串DAC必定是单 AD5693R/AD5692R/AD5691R/AD5693分别为单通道、 调的。 16/14/12位、串行输入、电压输出DAC，内置2.5 V基准电 VREF 压源。采用2.7 V至5.5 V电源供电。数据通过I C串行接口 2 R 以 24位 字 格 式 写 入 AD5693R/AD5692R/AD5691R/ AD5693。 R AD5693R/AD5692R/AD5691R/AD5693内置一个上电复位 TO OUTPUT BUFFER R 电路，确保DAC输出上电至零电平。它们还有软件掉电 模式，可以将功耗降至2 µA(最大值)。 传递函数 内部基准电压源默认使能。DAC的输入编码方式为直接 R 二进制。理想输出电压可通过以下公式计算： 对于AD5693R/AD5693， R 12077-046 VOUT(D) = Gain × VREF × D 65 , 536 对于AD5692R， VOUT(D) = Gain × VREF × D 16 , 384 对于AD5691R， 图45. 简化电阻串结构 内部基准电压源 AD5693R/AD5692R/AD5691R的片内基准电压源在上电时 开启，可以通过写入控制寄存器予以禁用。 AD5693R/AD5692R/AD5691R各有一个2.5 V、2 ppm/°C基 VOUT(D) = Gain × VREF × D 4096 准电压源，满量程输出为2.5 V或5 V，具体取决于增益位 的状态。 其中： 内部基准电压由VREF引脚提供。它经过内部缓冲，能够驱 D是载入DAC寄存器的二进制编码的十进制等效值。 动高达5 mA的外部负载。 Gain是输出放大器的增益，默认设置为1。利用控制寄存 器中的增益位，也可以将该增益设置为2。 V R E F 引 脚 是 AD5693的 输 入 引 脚 。 根 据 应 用 要 求 ， DAC架构 AD5693R/AD5692R/AD5691R/AD5693采用分段式串DAC架 构，内置输出缓冲器。图44显示了内部功能框图。 输入引脚，以便使用外部基准电压源。 默认开启。将外部基准电压源连接到该引脚之前，应写入 2.5V REF DAC REGISTER AD5693R/AD5692R/AD5691R上的VREF引脚也可以配置为 AD5693R/AD5692R/AD5691R的片内基准电压源在上电时 VREF INPUT REGISTER 外部基准电压源 控制寄存器的REF位(位DB12)，禁用内部基准电压源。 REF (+) RESISTOR STRING 输出缓冲器 VOUT 输出缓冲器采用输入/输出轨到轨缓冲设计，最大输出电 GND 12077-045 REF (–) 图44. DAC通道架构框图 压范围可达VDD。增益位将分段式串DAC的增益设置为1或 2，如表12所示。 简化的分段式电阻串DAC结构如图45所示。载入DAC 输出缓冲电压由VREF、增益位、失调和增益误差决定。 寄存器的代码决定串上连接到输出缓冲器的开关状 输出缓冲器可以驱动10 nF电容与2 kΩ电阻的并联组合，如 态。 图38和图41所示。如果需要更高的容性负载，可使用缓冲 方法或分流电阻将负载与输出放大器隔离。压摆率为 0.7 V/µs，¼到¾量程建立时间为5 µs。 Rev. A | Page 17 of 24 AD5693R/AD5692R/AD5691R/AD5693 串行接口 AD5693R/AD5692R/AD5691R/AD5693采用2线I2C兼容串行 I2C地址 接口。这些器件可作为从机连接到I C总线，受主机的控 AD5693R/AD5692R/AD5691R/AD5693具有一个7位从机地 制。典型写序列的时序图参见图3。 址。五个MSB为10011，倒数第二位(由A0地址引脚的状态 AD5693R/AD5692R/AD5691R/AD5693支持标准(100 kHz)和 设定)和LSB为0。通过更改A0硬连线，用户可以将两个这 快速(400 kHz)数据传输模式。不支持10位寻址和广播寻址。 样的器件集成到一条总线上，如表9所示。此外，该引脚 2 可在启动传输之前进行更新，这样，通过将该引脚连接到 I2C串行数据接口 GPIO或多路复用器，一条总线就可以支持多个器件。 双线式串行总线协议按如下方式工作： 1. 当SDA线上发生高低转换而SCL处于高电平时，主机通 表9. 器件地址选择 A0引脚连接 GND VLOGIC(LFCSP封装上的VDD) 过建立起始条件而启动数据传输。之后的字节是地址 字节，由7位从机地址组成。与发送地址对应的从机地 址通过在第9个时钟脉冲期间拉低SDA来做出响应(这称 I2C地址 A0 0 1 1001100 1001110 为应答(ACK)位)。在这个阶段，在选定器件等待从移 写操作 位寄存器读写数据期间，总线上的所有其它器件保持 写入AD5693R/AD5692R/AD5691R/AD5693时，用户必须 空闲状态。 先写入启动条件和地址字节(R/W = 0)，接着DAC通过拉低 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通 SDA做出应答，表示其已做好接收数据准备，如图46所 过串行总线发送。SDA线上的数据转换必须发生在SCL 示。AD5693R/AD5692R/AD5691R/AD5693需要一个用于 低电平期间，并且在SCL高电平期间保持稳定。 控制各种DAC功能的命令字节(参见表10)和DAC的两字节 数 据 。 所 有 这 些 数 据 字 节 得 到 AD5693R/AD5692R/ 3. 读取或写入所有数据位之后，停止条件随即建立。在 AD5691R/AD5693应答后，随即出现停止条件。写序列如 写入模式下，主器件在第10个时钟脉冲期间拉高SDA 图46所示。 线，以建立停止条件。在读取模式下，主机会向第9个 时钟脉冲发送不应答(即SDA线保持高电平)。主机在第 10个时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲 期间拉高，以建立停止条件。 1 9 1 9 SCL 0 0 1 1 A0 START BY MASTER 0 R/W DB7 DB6 DB5 SDA (CONTINUED) DB3 DB2 9 DB6 DB5 DB4 DB0 FRAME 2 COMMAND BYTE 1 DB7 DB1 ACK BY AD5693R/AD5692R/AD5691R/AD5693 FRAME 1 SLAVE ADDRESS SCL (CONTINUED) DB4 ACK BY AD5693R/AD5692R/AD5691R/AD5693 DB3 DB2 FRAME 3 DATA HIGH BYTE DB1 DB0 1 DB7 9 DB6 ACK BY AD5693R/AD5692R/AD5691R/AD5693 图46. I 2C写操作 Rev. A | Page 18 of 24 DB5 DB4 DB3 DB2 DB1 DB0 ACK BY STOP BY AD5693R/AD5692R/AD5691R/AD5693 MASTER FRAME 4 DATA LOW BYTE 12077-047 1 SDA AD5693R/AD5692R/AD5691R/AD5693 表10. 命令字节1 DB7 0 0 0 DB6 0 0 0 0 0 0 1 命令字节 DB5 0 0 1 DB4 0 1 0 [DB3:DB0] XXXX XXXX XXXX 数据高字节 [DB7:DB3] [DB2:DB0] XXXXX XXX DB15:DB11 DB10:DB8 XXXXX XXX [DB7:DB4] XXXX DB7:DB4 XXXX 数据低字节 DB3 DB2 X X DB3 2 DB22 X X DB1 X DB12, 3 X DB02, 3 X 1 1 XXXX DB15:DB11 DB10:DB8 DB7:DB4 DB32 DB22 DB12, 3 DB02, 3 0 0 XXXX DB15:DB11 000 0000 0 0 0 0 DB0 操作 NOP：无操作 写入输入寄存器 更新DAC寄存器 (LDAC软件) 写入DAC和输入 寄存器 写入控制寄存器 X表示无关。 对于AD5691R，此位是无关位。 3 对于AD5692R，此位是无关位。 1 2 写入输入寄存器 REF位 该寄存器允许预载入DAC寄存器的新值。从输入寄存器到 AD5693R/AD5692R/AD5691R的片内基准电压源在上电时默 DAC寄存器的传输可通过硬件、LDAC引脚或软件(使用命 认开启。通过设置控制寄存器中的软件可编程位DB12，可 令2)触发。 以开启或关闭此基准电压源。表13列出了该位的状态与工 若新数据载入DAC寄存器，则DAC寄存器将自动覆盖输入 作模式的对应关系。 寄存器的内容。 为降低功耗，如果器件被置于掉电模式，建议禁用内部基 准电压源。 更新DAC寄存器 该命令将输入寄存器中的内容传送到DAC寄存器，并因此 而更新VOUT引脚。串行写操作中包含的数据会被忽略。 此操作与软件LDAC等效。 写入DAC寄存器 完成写操作时，该命令更新DAC输出。输入寄存器自动更 新为DAC寄存器值。 控制寄存器用于设置掉电和增益功能。它还用来使能/禁用 内部基准源以及执行软件复位。控制寄存器功能参见表11。 表11. 控制寄存器位 D14 PD1 D13 PD0 D12 REF D11 Gain 增益位(Gain) gain位选择输出放大器的增益。表12列出了输出电压范围 与该位状态的对应关系。 REF 0 1 PD0和PD1位 AD5693R/AD5692R/AD5691R/AD5693支持两种工作模 正常模式下，输出缓冲器直接与VOUT引脚相连。 掉电模式下，输出缓冲器内部禁用，VOUT引脚输出阻抗可 以选择熟知的值，如表14所示。 表14. 工作模式 工作模式 正常模式 掉电模式 1 kΩ输出阻抗 100 kΩ输出阻抗 三态输出阻抗 表12. Gain位 增益 0 1 基准电压源功能 基准电压源使能(默认) 基准电压源禁用 式，通过写入控制寄存器可以选择工作模式。 写入控制寄存器 D15 Reset 表13. 基准电压源位 输出电压范围 0 V至VREF(默认) 0 V至2 × VREF Rev. A | Page 19 of 24 PD1 0 PD0 0 0 1 1 1 0 1 AD5693R/AD5692R/AD5691R/AD5693 掉电模式下，器件禁用输出缓冲器，但不禁用内部基准电压 复位(Reset)位 源。为最大程度地降低功耗，建议禁用内部基准电压源。 AD5693R/AD5692R/AD5691R/AD5693的控制寄存器包含软 件reset位，可将DAC复位至零电平，并将输入、DAC和控 内部基准电压源和输出缓冲器均禁用时，电源电流降至2 μA 制寄存器复位至默认值。将控制寄存器的reset位设为1 (5 V电源)。 时，就会启动软件复位。软件复位完成时，reset位自动清0。 图47显示了输出级。 DAC 读操作 AMPLIFIER 从AD5693R/AD5692R/AD5691R/AD5693 VOUT DAC读回输入寄 存器时，用户先从地址字节(R/W = 1)开始，接着DAC通过 拉低SDA做出应答，表示其已做好数据接收准备。然后， 器件从DAC读取两个字节的数据(包含输入寄存器的内 POWER-DOWN CIRCUITRY 容)，如图48所示。主机发出NACK条件，后跟STOP条 12077-048 RESISTOR NETWORK 件，以完成读序列。 图47. 掉电模式下的输出级 掉电模式激活时，输出放大器关断。然而，除非内部基准 电压源关断(使用控制寄存器的位DB12)，否则偏置发生 器、基准源和电阻串仍然开启。电源电流降至2 μA(5 V电 源)。DAC寄存器的内容不受掉电模式的影响，DAC寄存 器可以继续更新。当VDD = 5 V时，退出掉电模式所需时间 通常为4 µs，基准电压源禁用时则需600 µs。 1 9 1 9 SCL 0 START BY MASTER SCL (CONTINUED) SDA (CONTINUED) 0 1 1 A0 0 R/W DB7 FRAME 1 SLAVE ADDRESS DB5 DB4 DB3 DB2 DB1 DB0 ACK BY AD5693R/AD5692R/AD5691R/AD5693 FRAME 2 COMMAND BYTE 1 DB7 DB6 ACK BY AD5693R/AD5692R/AD5691R/AD5693 9 DB6 DB5 DB4 DB3 DB2 FRAME 3 DATA HIGH BYTE DB1 DB0 NACK BY STOP BY MASTER MASTER 图48. I 2C读操作 Rev. A | Page 20 of 24 12077-049 1 SDA AD5693R/AD5692R/AD5691R/AD5693 加载DAC(硬件LDAC引脚) 上电时序 AD5693R/AD5692R/AD5691R/AD5693的DAC有一个由输 由于二极管会限制数字引脚和模拟引脚的顺从电压，因此 入寄存器和DAC寄存器组成的双缓冲接口。LDAC引脚将 必须先给GND供电，然后再向VDD、VOUT和VLOGIC施加电压。 输入寄存器中的数据传送到DAC寄存器，并更新输出。 否则，二极管将正偏，以致VDD意外上电。理想的上电时序 同步DAC更新 为GND、VDD、VLOGIC、VREF，然后是数字输入。 写入输入寄存器时，如果LDAC引脚保持低电平，则DAC 布局布线指南 寄存器、输入寄存器和输出在ACK位前的最后一个SCL下 在任何注重精度的电路中，精心考虑电源和接地回路布局 降沿更新，如图4所示。 都有助于确保达到规定的性能。应专门设计安装 异步DAC更新 AD5693R/AD5692R/AD5691R/AD5693所用的印刷电路板 传输数据到器件时，LDAC保持高电平。产生停止条件 (PCB)，使这些ADC位于模拟平面。 后 ， 通 过 拉 低 LDAC可 以 更 新 DAC输 出 。 输 出 DAC在 确保AD5693R/AD5692R/AD5691R/AD5693具有足够大的10 μF LDAC引脚的下降沿更新。若在访问器件期间发送脉冲至 电源旁路电容，与每个电源上的0.1 μF电容并联，并且尽 LDAC，该脉冲将被忽略。 可能靠近封装，最好是正对着该器件。10 µF电容应为钽珠 型电容。确保0.1 µF电容具有低有效串联电阻(ESR)和低有 硬件RESET RESET是一个低电平有效信号，用于将DAC输出复位至零 电平，并将输入、DAC和控制寄存器设为默认值。RESET 必须保持75 ns的低电平才能完成该操作。当RESET信号变 效串联电感(ESI)，如高频时提供低阻抗接地路径的普通陶 瓷型电容，以便处理内部逻辑开关所引起的瞬态电流。 在一个电路板上使用多个器件的系统中，提供一定的散热 回高电平后，输出保持零电平，直到设置新值。在RESET 能力通常有助于功率耗散。 引 脚 为 低 电 平 期 间 ， AD5693R/AD5692R/AD5691R/ LFCSP封装的AD5693R/AD5692R/AD5691R/AD5693器件下 AD5693会忽略任何新命令。若RESET引脚在上电时保持 方具有裸露焊盘。该焊盘与器件的GND电源相连。为了获 低电平，内部基准电压源将不能正确初始化，直到RESET 得最佳性能，在设计母板和安装器件时需要有一些特殊考 引脚被释放为止。 虑。为了改善散热、电气和板级性能，需将封装底部的裸 露焊盘焊接到PCB上相应的散热焊盘上。为进一步改善散 热滞 热滞是指当温度从环境温度变冷再变热之后回到环境温度 热性能，PCB焊盘区可以设计一些散热通孔。 可以扩大器件上的GND平面(如图50所示)，以提供自然散 时基准电压上出现的电压差。 热滞数据如图49所示。其测量条件是从环境温度变为− 热效应。 40°C，然后变为+105°C，最后再回到环境温度。获得两次 环境温度下测量结果之间的偏差VREF，结果如图49中的实 线所示。接着，立即重复相同的温度变化和测量，其结果 如图49中的虚线所示。 AD5693R/ AD5692R/ AD5691R/ AD5693 6 FIRST TEMPERATURE SWEEP SUBSEQUENT SWEEPS GND PLANE BOARD 3 图50. 焊盘与电路板的连接 2 1 0 –100 –80 –60 –40 –20 0 DISTORTION (ppm) 20 40 60 图49. 热滞 Rev. A | Page 21 of 24 12077-052 4 12077-051 NUMBER OF HITS 5 AD5693R/AD5692R/AD5691R/AD5693 外形尺寸 1.70 1.60 1.50 2.10 2.00 SQ 1.90 0.50 BSC 8 5 PIN 1 INDEX AREA 0.15 REF 1.10 1.00 0.90 EXPOSED PAD 0.425 0.350 0.275 BOTTOM VIEW 0.60 0.55 0.50 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.30 0.25 0.20 01-14-2013-C 0.05 MAX 0.02 NOM SEATING PLANE PIN 1 INDICATOR (R 0.15) 1 4 TOP VIEW 0.20 REF 图51. 8引脚引线框芯片级封装[LFCSP_UD] 2.00 × 2.00 mm 超薄体，双列引脚 (CP-8-10) 图示尺寸单位：mm 3.10 3.00 2.90 3.10 3.00 2.90 10 5.15 4.90 4.65 6 1 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 6° 0° 0.23 0.13 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图52. 10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm Rev. A | Page 22 of 24 0.70 0.55 0.40 091709-A 0.15 0.05 COPLANARITY 0.10 AD5693R/AD5692R/AD5691R/AD5693 订购指南 型号1 AD5693RACPZ-RL7 AD5693RARMZ AD5693RARMZ-RL7 AD5693RBRMZ AD5693RBRMZ-RL7 AD5693BCPZ-RL7 分辨率(位) 16 16 16 16 16 16 引脚排列 LDAC AD5692RACPZ-RL7 AD5691RACPZ-1RL7 AD5691RBCPZ-RL7 AD5691RBRMZ AD5691RBRMZ-RL7 EVAL-AD5693RSDZ 1 LDAC 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 性能 A级 A级 A级 B级 B级 B级 封装描述 8引脚 LFCSP_UD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 8引脚 LFCSP_UD 封装选项 CP-8-10 RM-10 RM-10 RM-10 RM-10 CP-8-10 标识 AB DJU DJU DJV DJV AA 14 LDAC −40°C至+105°C A级 8引脚 LFCSP_UD CP-8-10 4M 12 12 12 12 VLOGIC LDAC −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C A级 B级 B级 B级 8引脚 LFCSP_UD 8引脚 LFCSP_UD 10引脚 MSOP 10引脚 MSOP 评估板 CP-8-10 CP-8-10 RM-10 RM-10 5W 6M DK2 DK2 Z = 符合RoHS标准的器件。 Rev. A | Page 23 of 24 AD5693R/AD5692R/AD5691R/AD5693 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2014 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D12077sc-0-5/14(A) Rev. A | Page 24 of 24