ADA4898-1: 高電圧低ノイズ低歪みでユニティ・ゲイン安定な高速オペアンプ (Rev. A) PDF

高電圧低ノイズ低歪みで
ユニティ・ゲイン安定な高速オペアンプ
ADA4898-1
特長
接続図
超低ノイズ
0.9 nV/√Hz
8
PD
2.4 pA/√Hz
–IN 2
7
+VS
10 Hz で 1.2 nV/√Hz
+IN 3
6
OUT
–VS 4
5
NC
超低歪み: 500 kHz で−93 dBc
NC = NO CONNECT
広い電源電圧範囲: ±5 V~±16 V
高速
07037-001
ADA4898-1
NC 1
図 1.8 ピン SOIC_N_EP (RD-8-1)
−3 dB 帯域幅: 65 MHz (G = +1)
スルー・レート: 55 V/µs
ユニティ・ゲイン安定
低入力オフセット電圧: 150 µV 最大
低入力オフセット電圧ドリフト: 1 μV/°C
低入力バイアス電流: −0.1 µA
低入力バイアス電流ドリフト: 2 nA/°C
電源電流: 8 mA
パワーダウン機能
アプリケーション
計測機器
アクティブ・フィルタ
DAC バッファ
SAR ADC ドライバ
光電子工学
概要
CURRENT
VOLTAGE
1
1
0.1
1
10
100
1k
10k
CURRENT NOISE (pA/√Hz)
ADA4898-1 は、8 ピンの 150 ミル SOIC パッケージを採用し
ています。このパッケージには、負電源プレーンへ熱を逃し
て消費電力性能を向上させる露出金属パドルが付いています。
この EPAD は、従来型プラスチック・パッケージの熱問題を
大幅に改善します。ADA4898-1 の仕様は、−40°C~+105°C の
車載温度範囲で規定されています。
10
0.1
100k
FREQUENCY (Hz)
07037-002
ADA4898-1 は、広い電源電圧範囲、低いオフセット電圧、広
い帯域幅を持つため極めて融通性が高く、さらに入力バイアス
電流を削減する相殺回路を内蔵しています。
10
VOLTAGE NOISE (nV/√Hz)
ADA4898-1 は、超低ノイズ、超低歪み、ユニティ・ゲイン安
定の電圧帰還オペアンプであり、±5 V~±16 V の電源を使う
16 ビット およ び 18 ビ ッ ト ・ シ ス テ ム 向 け に 最 適 で す 。
ADA4898-1 は、リニアな低ノイズ入力ステージと高いスルー・
レートと低ノイズを実現する内部補償機能を内蔵しています。
図 2.入力の電圧ノイズと電流ノイズの周波数特性
Rev. A
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照くださ
い。
©2008 Analog Devices, Inc. All rights reserved.
本
社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号
電話 06(6350)6868
ADA4898-1
目次
特長 ................................................................................................. 1
PD (Power Down)ピン .............................................................. 13
アプリケーション .......................................................................... 1
電流ノイズ測定........................................................................ 13
接続図.............................................................................................. 1
0.1~10 Hz のノイズ ................................................................ 14
概要 ................................................................................................. 1
アプリケーション情報 ................................................................ 15
改訂履歴.......................................................................................... 2
高帰還ゲイン動作.................................................................... 15
仕様 ................................................................................................. 3
さまざまなゲインに対する推奨値 ........................................ 15
±15 V 電源................................................................................... 3
ノイズ ....................................................................................... 16
±5 V 電源..................................................................................... 4
回路の注意事項........................................................................ 16
絶対最大定格 .................................................................................. 5
PCB レイアウト ....................................................................... 16
熱抵抗 ......................................................................................... 5
電源のバイパス........................................................................ 16
最大消費電力.............................................................................. 5
グラウンド接続........................................................................ 16
ESD の注意 ................................................................................. 5
外形寸法........................................................................................ 17
ピン配置およびピン機能説明 ...................................................... 6
オーダー・ガイド .................................................................... 17
代表的な性能特性 .......................................................................... 7
テスト回路 .................................................................................... 12
動作原理........................................................................................ 13
改訂履歴
8/08—Rev. 0 to Rev. A
Changes to General Description Section .............................................. 1
Changes to Table 5 ............................................................................... 6
Changes to Figure 17............................................................................ 9
Changes to Figure 28.......................................................................... 10
Changes to Figure 29 and Figure 32 ................................................... 11
Added 0.1 Hz to 10 Hz Noise Section ................................................ 14
Added Figure 42 and Figure 43; Renumbered Sequentially ............... 14
Changes to Grounding Section ........................................................... 16
Updated Outline Dimensions ............................................................. 17
5/08—Revision 0: Initial Release
Rev. A
- 2/17 -
ADA4898-1
仕様
±15 V 電源
特に指定のない限り、TA = 25°C、G = +1、RF = 0 Ω、RG =オープン、RL = 1 kΩ (GND へ接続) (G > 1 では RF = 100 Ω)。
表 1.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Bandwidth for 0.1 dB Flatness
Slew Rate
Settling Time to 0.1%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR
Input Voltage Noise
Input Current Noise
Conditions
Min
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
Max
Unit
VOUT = 100 mV p-p
VOUT = 2 V p-p
G = +2, VOUT = 2 V p-p
VOUT = 5 V step
VOUT = 5 V step
65
14
3.3
55
85
MHz
MHz
MHz
V/µs
ns
f = 100 kHz, VOUT = 2 V p-p
f = 500 kHz, VOUT = 2 V p-p
f = 1 MHz, VOUT = 2 V p-p
f = 100 kHz
f = 100 kHz
−116
−93
−79
0.9
2.4
dBc
dBc
dBc
nV/√Hz
pA/√Hz
DC PERFORMANCE
Input Offset Voltage
Input Offset Voltage Drift
Input Bias Current
Input Bias Offset Current
Input Bias Current Drift
Open-Loop Gain
Typ
20
110
µV
99
1
−0.1
0.03
2
103
−103
5
30
0.8
2.2
±11
−126
kΩ
MΩ
pF
pF
V
dB
Chip powered down
≤−14
V
Chip enabled
≥−13
V
PD = +VS
−0.1
µA
PD = −VS
−0.2
µA
−11.7 to +12.2
±12.82
150
80
V
V
mA
dB
VOUT = ±5 V
Differential mode
Common mode
Differential mode
Common mode
ΔVCM = 2 V p-p
−0.4
0.3
µV/°C
µA
µA
nA/°C
dB
PD (Power-Down) PIN
PD Input Voltages
Input Leakage Current
OUTPUT CHARACTERISTICS
Output Voltage Swing
Short-Circuit Current
Off Isolation
POWER SUPPLY
Operating Range
Quiescent Current
Positive Power Supply Rejection Ratio
Negative Power Supply Rejection Ratio
Rev. A
RL = 1 kΩ
RL = None
Sinking/sourcing
−11.4 to +12.1
±12.76
f = 1 MHz, PD = −VS
PD = +VS
±4.5
8.1
V
mA
PD = −VS
0.1
mA
−107
−114
dB
dB
+VS = 15 V to 17 V, −VS = −15 V
+VS = 15 V, −VS = −15 V to −17 V
- 3/17 -
−98
−100
±16.5
ADA4898-1
±5 V 電源
特に指定のない限り、TA = 25°C、G = +1、RF = 0 Ω、RG =オープン、RL = 1 kΩ (GND へ接続) (G > 1 では RF = 100 Ω)。
表 2.
Parameter
DYNAMIC PERFORMANCE
−3 dB Bandwidth
Bandwidth for 0.1 dB Flatness
Slew Rate
Settling Time to 0.1%
NOISE/DISTORTION PERFORMANCE
Harmonic Distortion SFDR
Input Voltage Noise
Input Current Noise
Conditions
Min
INPUT CHARACTERISTICS
Input Resistance
Input Capacitance
Input Common-Mode Voltage Range
Common-Mode Rejection Ratio
Max
Unit
VOUT = 100 mV p-p
VOUT = 2 V p-p
G = +2, VOUT = 2 V p-p
VOUT = 2 V step
VOUT = 2 V step
57
12
3
50
90
MHz
MHz
MHz
V/µs
ns
f = 500 kHz, VOUT = 2 V p-p
f = 1 MHz, VOUT = 2 V p-p
f = 100 kHz
f = 100 kHz
−95
−78
0.9
2.4
dBc
dBc
nV/√Hz
pA/√Hz
DC PERFORMANCE
Input Offset Voltage
Input Offset Voltage Drift
Input Bias Current
Input Bias Offset Current
Input Bias Current Drift
Open-Loop Gain
Typ
30
150
µV
90
1
−0.1
0.01
2
94
−102
5
30
0.8
2.2
−3 to +2.5
−120
kΩ
MΩ
pF
pF
V
dB
Chip powered down
≤−4
V
Chip enabled
≥−3
V
PD = +VS
0.1
µA
PD = −VS
−2
µA
±3.17
±3.34
150
80
V
V
mA
dB
VOUT = ±1 V
Differential mode
Common mode
Differential mode
Common mode
ΔVCM = 1 V p-p
−0.4
0.3
µV/°C
µA
µA
nA/°C
dB
PD (Power-Down) PIN
PD Input Voltages
Input Leakage Current
OUTPUT CHARACTERISTICS
Output Voltage Swing
Short-Circuit Current
Off Isolation
POWER SUPPLY
Operating Range
Quiescent Current
RL = 1 kΩ
RL = None
Sinking/sourcing
±3.12
±3.3
f = 1 MHz, PD = −VS
±4.5
PD = +VS
PD = −VS
Positive Power Supply Rejection Ratio
Negative Power Supply Rejection Ratio
Rev. A
+VS = 5 V to 7 V, −VS = −5 V
+VS = 5 V, −VS = −5 V to −7 V
- 4/17 -
−95
−97
7.7
±16.5
V
mA
0.1
mA
−100
−104
dB
dB
ADA4898-1
絶対最大定格
Rating
Supply Voltage
36 V
Power Dissipation
See Figure 3
Differential Mode Input Voltage
±1.5 V
Common-Mode Input Voltage
Storage Temperature Range
Operating Temperature Range
±11.4 V
−65°C to +150°C
−40°C to +105°C
Lead Temperature (Soldering, 10 sec)
300°C
Junction Temperature
150°C
上記の絶対最大定格を超えるストレスを加えるとデバイスに
恒久的な損傷を与えることがあります。この規定はストレス
定格の規定のみを目的とするものであり、この仕様の動作の
節に記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデ
バイスの信頼性に影響を与えます。
熱抵抗
θ JA はワーストケース条件で規定。すなわち、自然空冷下で
銅プレーンに熱的に結合された回路ボード表面にデバイスの
露出パドルを使ってハンダ付けした状態で規定。
表 4.
Package Type
θJA
θJC
Unit
8-Lead SOIC with EP on 4-Layer Board
47
29
C/W
最大消費電力
ADA4898-1 のパッケージ内での安全な最大消費電力は、チッ
プの接合温度(TJ)上昇により制限されます。約 150℃のガラ
ス遷移温度で、プラスチックの属性が変わります。この温度
規定値を一時的に超えた場合でも、パッケージからチップに
加えられる応力が変化して、ADA4898-1 のパラメータ性能を
永久的にシフトさせてしまうことがあります。150℃の接合温
度を長時間超えると、シリコン・デバイス内に変化が発生し
て、故障の原因になることがあります。
強制空冷により熱放散が大きくなるため、θJA が小さくなりま
す。また、メタル・パターン、スルー・ホール、 グラウン
ド・プレーン、電源プレーンとパッケージ・ピンが直接接触
する場合、これらのメタルによってもθ JA が小さくなります。
規定の θJA を実現するためには、パッケージ底面の露出パドル
は、銅プレーンに熱的に結合されている PCB 表面のパッドへ
ハンダ付けする必要があります。
表 3 に、パッケージ内での安全な最大消費電力と周囲温度の
関係を、JEDEC 標準 4 層ボードに実装し、かつ底面パドルを
PCB プレーンに熱的に結合したパッドにハンダ付けした 8 ピ
ン SOIC_N_EP (47°C/W)パッケージについて示します。θJA 値
は近似値です。
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90 100
AMBIENT TEMPERATURE (°C)
07037-003
Parameter
パッケージ内の消費電力(PD)は、静止消費電力と出力での負
荷駆動に起因するパッケージ内の消費電力との和になります。
静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算し
て計算されます。負荷駆動に起因する消費電力は、アプリケ
ーションに依存します。各出力について、負荷駆動に起因す
る消費電力は、負荷電流にそのデバイスの電圧降下を乗算し
て計算されます。これらの計算では RMS 電圧と電流を使う
必要があります。
MAXIMUM POWER DISSIPATION (W)
表 3.
図 3.最大消費電力対周囲温度
ESD の注意
ESD(静電放電)の影響を受けやすいデバイ
スです。電荷を帯びたデバイスや回路ボード
は、検知されないまま放電することがありま
す。本製品は当社独自の特許技術である ESD
保護回路を内蔵してはいますが、デバイスが
高エネルギーの静電放電を被った場合、損傷
を生じる可能性があります。したがって、性
能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めし
ます。
Rev. A
- 5/17 -
ADA4898-1
ピン配置およびピン機能説明
NC 1
–IN 2
ADA4898-1
8
PD
+VS
TOP VIEW
+IN 3 (Not to Scale) 6 OUT
5
NC
NC = NO CONNECT
07037-046
–VS 4
7
図 4.ピン配置
表 5.ピン機能の説明
ピン番号
記号
説明
1
NC
未接続。
2
−IN
反転入力。
3
+IN
非反転入力。
4
−VS
負電源。
5
NC
未接続。
6
OUT
出力。
7
+VS
正電源。
8
PD
パワーダウン。
EP
−VS
露出パッド。負電源(−VS)へ接続する必要があります。
Rev. A
- 6/17 -
ADA4898-1
代表的な性能特性
2
–2
G = +2
RF = 100Ω
–3
–4
–5
G = +5
RF = 100Ω
–6
–7
–8
–9
–10
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–11
–12
1
–2
–3
G = +2
RF = 100Ω
–4
–5
–6
–7
G = +5
RF = 100Ω
–8
–9
–10
RL = 1kΩ
VOUT = 2V p-p
VS = ±15V
–11
10
100
FREQUENCY (MHz)
–12
1
100
100
1
2
0
RL = 1kΩ
1
CLOSED-LOOP GAIN (dB)
–1
–2
RL = 100Ω
–3
–4
RL = 200Ω
–5
–6
–7
–8
–9
–10
1
–3
10
100
FREQUENCY (MHz)
–5
–6
–7
–8
–9
G = +1
VOUT = 2V p-p
VS = ±15V
–12
1
T = +105°C
10
FREQUENCY (MHz)
図 6.さまざまな負荷での小信号周波数応答
2
RL = 200Ω
RL = 100Ω
–4
–11
07037-005
–12
–2
–10
G = +1
VOUT = 100mV p-p
VS = ±15V
–11
RL = 1kΩ
–1
0
CLOSED-LOOP GAIN (dB)
100
図 8.さまざまなゲインでの大信号周波数応答
3
図 9.さまざまな負荷での大信号周波数応答
2
T = +85°C
1
T = +105°C
1
0
0
–1
–1
CLOSED-LOOP GAIN (dB)
CLOSED-LOOP GAIN (dB)
10
FREQUENCY (MHz)
図 5.さまざまなゲインでの小信号周波数応答
–2
–3
T = +25°C
–4
T = 0°C
–5
T = –40°C
–6
–7
–8
–9
G = +1
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–11
–12
1
T = +85°C
–2
T = +25°C
–3
–4
–5
–6
T = 0°C
–7
T = –40°C
–8
–9
G = +1
RL = 1kΩ
VOUT = 2V p-p
VS = ±15V
–10
–11
10
FREQUENCY (MHz)
100
–12
07037-006
–10
1
10
FREQUENCY (MHz)
図 7.さまざまな温度での小信号周波数応答
Rev. A
G = +1
RF = 100Ω
0
–1
07037-007
0
–1
G = +1
RF = 0Ω
1
07037-008
1
07037-009
G = +1
RF = 0Ω
07037-004
NORMALIZED CLOSED-LOOP GAIN (dB)
3
G = +1
RF = 100Ω
2
NORMALIZED CLOSED-LOOP GAIN (dB)
3
図 10.さまざまな温度での大信号周波数応答
- 7/17 -
ADA4898-1
2
2
1
1
0
0
VS = ±15V
–1
–3
–4
VS = ±5V
–5
–6
–7
–8
–9
–10
–4
VS = ±5V
–5
–6
–7
–8
–9
G = +1
RL = 1kΩ
VOUT = 2V p-p
–11
1
10
100
FREQUENCY (MHz)
–12
07037-010
–12
VS = ±15V
–3
–10
G = +1
RL = 1kΩ
VOUT = 100mV p-p
–11
–2
1
1.0
CL = 5pF
2
0.9
1
0.8
0
0.7
–1
CL = 0pF
–2
NORMALIZED GAIN (dB)
–3
–4
CL = 33pF
–5
–6
–7
–8
CL = 15pF
G = +1
RL = 1kΩ
VOUT = 100mV p-p
VS = ±15V
–11
–12
0.5
0.4
0.3
0.2
0
–0.1
VOUT = 2V p-p
–0.3
G = +2
RL = 1kΩ
VS = ±15V
–0.4
1
10
VOUT = 0.1V p-p
0.1
–0.2
100
FREQUENCY (MHz)
–0.5
100k
07037-011
–9
–10
0.6
1M
FREQUENCY (Hz)
図 12.さまざまな容量負荷での小信号周波数応答
図 15.さまざまな出力電圧での 0.1 dB 平坦性周波数特性
10
INPUT CURRENT NOISE (pA/ Hz)
100
1
1
10
100
1k
10k
FREQUENCY (Hz)
100k
1
07037-012
0.1
10
1
10
100
1k
10k
FREQUENCY (Hz)
図 13.電圧ノイズの周波数特性
図 16.入力電流ノイズの周波数特性
- 8/17 -
100k
07037-035
CLOSED-LOOP GAIN (dB)
10M
図 14.さまざまな電源電圧での大信号周波数応答
3
VOLTAGE NOISE (nV/√Hz)
100
FREQUENCY (MHz)
図 11.さまざまな電源電圧での小信号周波数応答
Rev. A
10
07037-013
–2
07037-014
CLOSED-LOOP GAIN (dB)
CLOSED-LOOP GAIN (dB)
–1
ADA4898-1
–90
–110
60
–120
50
–130
40
–140
GAIN
30
–150
20
–160
10
–170
0
–180
–10
–190
–20
100k
1M
10M
100M
–105
–200
1G
–110
HD2
–115
–120
–125
HD3
–130
–135
FREQUENCY (Hz)
1
0
G = +2, HD3, RF = 250Ω
–20
G = +2, HD2, RF = 250Ω
–60
–80
G = +1, HD3
–100
G = +1, HD2
G = +1
VS = ±5V
VOUT = 2V p-p
RL = 100Ω, HD3
RL = 100Ω, HD2
–60
–80
RL = 1kΩ, HD3
–100
10M
FREQUENCY (Hz)
–140
100k
07037-017
1M
図 18.高調波歪み対周波数およびゲイン
図 21.高調波歪み対周波数および負荷
VOUT = 100mV p-p
G = +1
0.12 R = 1kΩ
L
VS = ±15V
0.10
RL = 100Ω, HD3
OUTPUT VOLTAGE (V)
–40
RL = 100Ω, HD2
–80
–100
RL = 1kΩ, HD3
0.08
CL = 15pF
CL = 0pF
0.06
0.04
0.02
CL = 5pF
0
–120
CL = 33pF
10M
07037-018
1M
FREQUENCY (Hz)
–0.04
TIME (20ns/DIV)
図 22.さまざまな容量負荷での小信号過渡応答
図 19.高調波歪み対周波数および負荷
- 9/17 -
07037-021
–0.02
RL = 1kΩ, HD2
–140
100k
10M
0.14
G = +1
VS = ±15V
VOUT = 2V p-p
–60
1M
FREQUENCY (Hz)
07037-020
–120
–140
100k
DISTORTION (dBc)
6
RL = 1kΩ, HD2
–120
Rev. A
5
–40
DISTORTION (dBc)
DISTORTION (dBc)
–40
–20
4
図 20.高調波歪み対出力振幅
0
0
3
OUTPUT VOLTAGE (V p-p)
図 17.オープン・ループ・ゲインおよび位相の周波数特性
RL = 1kΩ
VS = ±15V
–20 VOUT = 2V p-p
2
07073-019
–100
70
DISTORTION (dBc)
PHASE
80
–100
OPEN-LOOP PHASE (Degrees)
90
f = 100kHz
G = +1
RL = 1kΩ
VS = ±15V
–80
07037-016
ΔVOUT = ±5V
VS = ±15V
100
OPEN-LOOP GAIN (dB)
–95
–70
110
ADA4898-1
0.14
VOUT = 100mV p-p
RL=1kΩ
0.12 V = ±15V
S
2.5
G = +1
2.0
VOUT = 2V p-p
G = +1
RL= 1kΩ
0.08
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
0.10
G = +2
0.06
0.04
0.02
1.5
VS = ±5V
1.0
0.5
0
VS = ±15V
0
TIME (20ns/DIV)
–0.5
TIME (100ns/DIV)
図 23.さまざまなゲインでの小信号過渡応答
2.5
2.0
図 26.さまざまな電源電圧での大信号過渡応答
RL = 1 kΩ
VOUT = 2V p-p
G = +1
RL = 100Ω
2.5
OUTPUT VOLTAGE (V)
2.0
OUTPUT VOLTAGE (V)
1.5
VS = ±5V
1.0
0.5
0
07037-025
–0.04
07037-022
–0.02
VS = ±15V
VOUT = 2V p-p
RL = 1kΩ
VS = ±15V
1.5
G = +2
1.0
0.5
G = +1
TIME (100ns/DIV)
07037-024
–0.5
07037-023
0
–0.5
TIME (100ns/DIV)
図 24.さまざまな電源電圧での大信号過渡応答
RL = 100 Ω
図 27.さまざまなゲインでの大信号過渡応答
90
80
VOUT = 0.1V p-p
DISABLED
60
50
VOUT = 2V p-p
ENABLED
40
30
VOUT = 2V p-p
DISABLED
20
10
VOUT = 0.1V p-p
ENABLED
0
G = +1
RF = 0Ω
RL = OPEN
VS = ±15V
–10
–20
100k
1M
10M
100M
FREQUENCY (Hz)
図 25.セトリング・タイム
Rev. A
図 28.出力インピーダンスの周波数特性
- 10/17 -
1G
07037-028
OUTPUT IMPEDANCE (dB)
70
ADA4898-1
0
0
–20
–20
–40
PSRR (dB)
CMRR (dB)
–40
–60
–80
–60
–80
–100
+PSRR
1k
10k
100k
1M
10M
–PSRR
100M
FREQUENCY (Hz)
–120
10k
07037-029
–140
100
G = +1
RL = 100Ω
VS = ±15V
ΔVS = 2V p-p
–100
100k
1M
07037-030
G = +1
RL = 100Ω
VS = ±15V
ΔVCM = 2V p-p
–120
10M
FREQUENCY (Hz)
図 29.コモン・モード除去比(CMRR)の周波数特性
図 32.電源除去比(PSRR)の周波数特性
–45
N = 6180
MEAN: –0.13
SD: 0.02
VS = ±15V
VOUT = 0.1V p-p
600
400
–55
VOUT = 2V p-p
–65
200
–0.20
–0.15
–0.10
–0.05
0
INPUT BIAS CURRENT (µA)
–75
100k
07037-032
0
–0.25
1000
N = 6180
MEAN: 27
SD: 20
VS = ±15V
100M
N = 6180
MEAN: –2.8
SD: 20
VS = ±5V
800
COUNT
COUNT
600
600
400
400
200
200
0
30
60
90
120
0
07037-033
–30
INPUT OFFSET VOLTAGE (µV)
–90
–60
–30
0
30
INPUT OFFSET VOLTAGE (µV)
図 34.入力オフセット電圧の分布
VS = ±5 V
図 31.入力オフセット電圧の分布
VS = ±15 V
Rev. A
10M
図 33.PD アイソレーションの周波数特性
1000
0
–60
1M
FREQUENCY (Hz)
図 30.入力バイアス電流の分布
800
G = +1
RL = 1kΩ
VS = ±15V
07037-031
PD ISOLATION (dB)
COUNT
800
- 11/17 -
60
90
07037-034
1000
ADA4898-1
テスト回路
+VS
+VS
10µF
10µF
+
+
0.1µF
0.1µF
RG
RF
0.1µF
VOUT
VIN
0.1µF
RL
49.9Ω
VOUT
VIN
10µF
CL
07037-036
10µF
0.1µF
07037-039
–VS
+
+
49.9Ω
0.1µF
–VS
図 35.一般的な非反転負荷構成
図 38.一般的な容量負荷構成
+VS
+VS
49.9Ω
AC
10µF
+
0.1µF
VOUT
RL
VOUT
RL
49.9Ω
07037-037
–VS
AC
–VS
図 36.正電源除去比
図 39.負電源除去比
+VS
10µF
+
1kΩ
0.1µF
1kΩ
VIN
0.1µF
VOUT
1kΩ
53.6Ω
RL
1kΩ
0.1µF
–VS
07037-038
+
10µF
図 37.コモン・モード除去比
Rev. A
- 12/17 -
07037-040
+
10µF
0.1µF
RL
ADA4898-1
動作原理
図40に示す簡略化したADA4898-1の回路は、ユニティ・ゲイ
ン出力バッファを持つシングル・ゲイン・ステージです。この
デバイスは100 dB以上のオープン・ループ・ゲインを持ち、
CMRR、PSRR、オフセットのような高精度仕様を一般に2段
以上のゲイン・ステージを持つ回路に相当するレベルに維持
しています。
電流ノイズ測定
ADA4898-1 の非常に小さい(2.4 pA/√Hz)入力電流ノイズを測
定するときは、アンプの両入力に 10 kΩ の抵抗を使用しまし
た。図 41 に、使用したノイズ測定回路を示します。入力イン
ピーダンスをバランスさせて、コモン・モード・ノイズを相
殺させるために、両入力に 10 kΩ の抵抗を使用します。さら
に、高いゲイン設定を使用して、合計出力ノイズを大きくし、
測定機器のノイズ・フロアより大くくなるようにしました。
10Ω
100Ω
10kΩ
VOUT
10kΩ
07037-042
ADA4898-1は、ユニティ・ゲイン安定性と0.9 nV/√Hzの入力
ノイズを組み合わせた電圧帰還オペアンプです。ユニティ・
ゲイン設定で、500 kHzまで−90 dBc (2 V p-p)の歪みを維持で
きる直線性の優れた入力ステージを採用しています。低ゲイ
ンの安定性、低い入力換算ノイズ、極めて小さい歪みの貴重
な組み合わせは、アナログ・デバイセズ独自のオペアンプ・
アーキテクチャと高電圧バイポーラ・プロセス技術から得ら
れたものです。
図 41.電流ノイズの測定回路
電流ノイズ密度(In)は次式で計算します。
In 
図 40.回路
PD (Power Down)ピン
PDピンはデバイスで消費される静止電力を削減することによ
り、消費電力を節約します。消費電力が問題で常時動作が不
要なデバイスの場合に便利です。パワーダウン・モードから
フル・パワー動作モードへ変化する際のデバイス応答は高速
です。PDは出力を高インピーダンス状態にしないことに注意
してください。すなわち、ADA4898-1 はマルチプレクサとし
て使うことはできません。
Rev. A
- 13/17 -
e
2
no
 (11 18.4nV/ Hz )2
20 kΩ 11

1/ 2
 2
ADA4898-1
0.5
0.1~10 Hz のノイズ
0.4
0.3
OUTPUT VOLTAGE (µV)
図 42 に、ADA4898-1 の 0.1 Hz~10 Hz での電圧ノイズと電流
ノイズを示します。ピーク to ピーク・ノイズ電圧は 0.5 µV 以
下です。図 43 に、低周波ノイズの測定に使用した回路を示し
ます。この回路では、約 0.1 Hz と 10 Hz のバイパス・フィルタ
と計装アンプに出力する高ゲイン・ステージを使用しています。
0.2
0.1
0
–0.1
–0.2
–0.3
–0.5
0
2
4
6
8
10
12
TIME (s)
14
図 42.0.1~10 Hz のノイズ
図 43.低周波ノイズ回路
Rev. A
- 14/17 -
16
18
20
07037-047
–0.4
ADA4898-1
アプリケーション情報
12
G = +2
RL = 1kΩ
9 VS = ±15V
高帰還ゲイン動作
RF = 1kΩ
6
RF = 100Ω
3
RF = 1kΩ, CF = 2.7pF
0
–3
–6
–9
–15
100k
1M
10M
100M
FREQUENCY (Hz)
07037-044
–12
図 45.さまざまな帰還インピーダンスでの小信号周波数応答
さまざまなゲインに対する推奨値
CF
RF
CLOSED-LOOP GAIN (dB)
非反転ゲイン構成の ADA4898-1 回路図は教科書によく使われ
る例に近いものです図 44 参照)。唯一の例外は帰還抵抗 RF と
並列に接続された帰還コンデンサですが、このコンデンサは
大きな値の RF (>300 Ω)を使う場合にのみ推奨されます。図
45 に、100 Ω の抵抗と 1 kΩ の抵抗を使う場合の違いを示しま
す。大きな帰還抵抗を使う場合、ADA4898-1 の入力容量は大
きくなるため、クローズ・ループ・ゲイン内のピーキングが
大きくなります。小さい帰還抵抗を使うと、この問題を解決
できますが、RF = 100 Ω で高い電源(±15 V)で動作させると、
大きな電流が帰還回路に流れます。この問題を回避するため、
大きな帰還抵抗を帰還コンデンサと並列に使用することができ
ます。図 45 に、帰還コンデンサと並列に大きな RF を使用す
る効果を示します。このゲイン = 2 の設定では、RF = RG =
1 kΩ、かつ CF = 2.7 pF になります。CF を使用すると、ピーキ
ングは 6 dB から 2 dB 以下に小さくなります。
RF
+VS
10µF
+
0.1µF
0.1µF
VOUT
RL
VIN
+
0.1µF
–VS
07037-043
10µF
RT
図 44.非反転ゲイン回路図
表 6 に、種々のゲインとそれに対する性能を求める便利な参
考情報を示します。ゲイン> 1 に対して RF は 100 Ω に設定し
ています。帰還抵抗値 RF を小さくすると、ピーキングが小さ
くなるため、アンプの全体ノイズ性能への影響分が小さくな
ります。
表 6.対応するさまざまなゲインと推奨抵抗値(条件: VS = ±5 V、TA = 25°C、RL = 1 kΩ、RT = 49.9 Ω)
Gain
RF (Ω)
RG (Ω)
−3 dB SS BW (MHz),
VOUT = 100 mV p-p
Slew Rate (V/µs),
VOUT = 2 V Step
ADA4898-1 Voltage
Noise (nV/√Hz), RTO
Total System Noise
(nV/√Hz), RTO
+1
+2
+5
0
100
100
NA
100
24.9
65
30
9
55
50
45
0.9
1.8
4.5
1.29
3.16
7.07
Rev. A
- 15/17 -
ADA4898-1
すべての抵抗は、次式で計算される Johnson ノイズを持って
います。
ノイズ
アンプ回路のノイズ性能を解析するときは、ノイズ源を特定
してアンプの全体ノイズ性能に大きな影響を与えるか否かを
調べます。ノイズの計算を簡単化するために、実際の電圧で
はなくノイズ・スペクトル密度を使って、式から帯域幅を消
去します(一般に nV/√Hz で表されるノイズ・スペクトル密度
は、帯域幅 1 Hz 内のノイズと等価です)。
ここで、K はボルツマン定数(1.38 × 10-23 J/K)。B は Hz で表
した帯域幅です。T はケルビン単位の絶対温度。R は抵抗(Ω)。
図 46 に示すノイズ・モデルは、3 個の抵抗の Johnson ノイズ、
オペアンプ電圧ノイズ、アンプ各入力の電流ノイズからなる
6 個のノイズ源を持っています。各ノイズ源は、出力でのノ
イズにそれぞれ寄与しています。ノイズは一般に RTI (入力換
算)で規定されますが、出力換算(RTO)ノイズの計算の方が簡
単であるため、これをノイズ・ゲインで除算して RTI ノイズ
を求めます。
ノイズ感度が重要なアプリケーションでは、他の大きなノイ
ズ源がアンプに導入されないように注意する必要があります。
各抵抗はノイズ源になります。デザイン、レイアウト、部品
選択の領域に対する注意は、ロー・ノイズ性能を維持するた
めに重要です。アンプと関連抵抗に対するノイズ性能のまと
めを
VN, R2
GAIN FROM
=
A TO OUTPUT
R1
NOISE GAIN =
R2
NG = 1 +
R1
IN–
VN
A
4kTR1
VN, R3
VOUT
R3
IN+
GAIN FROM
= – R2
B TO OUTPUT
R1
4kTR3
VN2 + 4kTR3 + 4kTR1
RTI NOISE =
R2
R1 + R2
+ IN+2R32 + IN–2 R1 × R2
R1 + R2
2
2
+ 4kTR2
RTO NOISE = NG × RTI NOISE
R1
R1 + R2
2
07037-045
VN, R1
覚え易い簡単な関係は、50Ωの抵抗が 25℃で 1 nV√Hz の
Johnson ノイズを発生することです。
R2
4kTR2
B
(4kBTR)
図 46.オペアンプ・ノイズの解析モデル
表 6 に示します。
回路の注意事項
ADA4898-1 ボードを注意深くレイアウトすると、最適性能が
得られます。電源バイパス、寄生容量、部品の選択はすべて
アンプの全体性能に関係します。
PCB レイアウト
ADA4898-1 は最大 65 MHz まで動作するため、RF ボードのレ
イアウト技術を使うことが不可欠です。ADA4898-1 ピンの下
のすべてのグラウンド・プレーンと電源プレーンの銅箔を除
去して、入力ピンおよび出力ピンとグラウンドとの間の寄生
容量が発生しないようにする必要があります。ピンの下のグ
ラウンド・プレーンまたは電源プレーンの銅箔を除去しない
場合、SOIC フットプリント上の 1 個の実装パッドは、グラウ
ンドとの間に 0.2 pF もの容量を追加してしまいます。
電源のバイパス
ADA4898-1 の電源バイパスは、周波数応答と歪み性能に対し
て最適化されています。図 44 に、バイパス・コンデンサの推
奨値と推奨位置を示します。電源パイパスは、安定性、周波
数応答、歪み、PSR 性能にとって重要です。図 44 に示す 0.1
µF のバイパス・コンデンサは、ADA4898-1 の電源ピンのでき
るだけ近くに配置する必要があります。10 µF の電解コンデン
サは 0.1 µF のコンデンサの近くに接続しますが、不可欠ではあ
Rev. A
りません。 2 つの電源の間にコンデンサを接続すると、PSR
と歪みの性能向上に役立ちます。ケースによっては、並列コ
ンデンサを使用すると、周波数応答と過渡応答の向上に役立
ちます。
グラウンド接続
可能な場合は、グラウンド・プレーンと電源プレーンを使用し
ます。グラウンド・プレーンと電源プレーンは、電源プレー
ンとグラウンド・リターンの抵抗とインダクタンスを小さく
します。入力のリターン、出力の終端、バイパス・コンデン
サ、RG はすべて、ADA4898-1 のできるたけ近くに配置する
必要があります。出力負荷のグラウンドとバイパス・コンデ
ンサのグラウンドは寄生インダクタンスを小さくするためグ
ラウンド・プレーン上の共通点に戻して、寄生パターン・イ
ンダクタンス、リンギング、オーバーシュート、歪みを抑え
る必要があります。
ADA4898-1 のパッケージには露出パドルが付いています。最適
な熱性能と電気性能を得るためには、このパドルを負電源プ
レーンへハンダ付けする必要があります。高速回路のデザイ
ン に つ い て は 、 www.analog.com の Analog Dialogue: PCB
Layout にある「A Practical Guide to High-Speed Printed-CircuitBoard Layout」を参照してください。
- 16/17 -
ADA4898-1
外形寸法
5.00 (0.197)
4.90 (0.193)
4.80 (0.189)
4.00 (0.157)
3.90 (0.154)
3.80 (0.150)
8
5
TOP VIEW
1
4
2.29 (0.090)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
2.29 (0.090)
6.20 (0.244)
6.00 (0.236)
5.80 (0.228)
BOTTOM VIEW
1.27 (0.05)
BSC
(PINS UP)
0.50 (0.020)
0.25 (0.010)
1.65 (0.065)
1.25 (0.049)
1.75 (0.069)
1.35 (0.053)
0.10 (0.004)
MAX
COPLANARITY
0.10
SEATING
PLANE
0.51 (0.020)
0.31 (0.012)
0.25 (0.0098)
0.17 (0.0067)
8°
0°
45°
1.27 (0.050)
0.40 (0.016)
072808-A
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETER; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 47.露出パッド付き 8 ピン標準スモール・アウトライン・パッケージ [SOIC_N_EP]
(RD-8-1)
寸法: mm (インチ)
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Ordering Quantity
ADA4898-1YRDZ1
ADA4898-1YRDZ-R71
ADA4898-1YRDZ-RL1
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
8-Lead SOIC_N_EP
RD-8-1
RD-8-1
RD-8-1
1
1,000
2,500
1
Z = RoHS 準拠製品
Rev. A
- 17/17 -
Similar pages