AN-1347: ADF4360-7 を高い PFD 周波数で使用 (Rev. 0) PDF

日本語参考資料
最新版英語アプリケーション・ノートはこちら
AN-1347
アプリケーション・ノート
ADF4360-7 を高い PFD 周波数で使用
著者: Patrick Walsh、Mike Baker
はじめに
背景
ADF4360-7 は非常に柔軟なシンセサイザ(電圧制御発振器
(VCO)付きフェーズロック・ループ(PLL))で、350MHz~
1800MHz の周波数を生成することができます。起動後は、オン
チップ校正エンジンが出力周波数の高精度チューニングを行い
ます。校正プロセスはほとんどの動作条件下で良好に機能します
が、タイミング上の不確実性誤差が発生する可能性があり、この
結果、位相ノイズ性能やスプリアス性能を低下させるチューニン
グ誤差が発生します。このアプリケーション・ノートでは、比較
的高い PFD(位相周波数検出器)周波数でデバイスを動作させる
場合に最高の性能を維持する方法について述べます。
RF 設計者は、位相ノイズ性能を向上させるために、PFD 周波数
を最大限にしようとする傾向があります。ほとんどの場合、
PFD 周波数を最大限にするのは望ましいことなのですが、規定
された動作パラメータの範囲外で ADF4360-7 を動作させてしまう
ことがあります。
DVDD
AVDD
ADF4360-7 のブロック図を図 1 に示します。リファレンス入力
REFIN は、PFD 周波数を生成する 14 ビット R カウンタによって
分周されます。VCO の出力は N カウンタに戻され、そこで分周
されます。R カウンタと N カウンタの出力は位相コンパレータに
送られます。PLL は位相誤差をゼロにすることによってループ
を閉じます。
RSET
CE
ADF4360-7
LOCK
DETECT
CLK
DATA
MUXOUT
MULTIPLEXER
14-BIT R
COUNTER
REFIN
24-BIT
DATA REGISTER
LE
MUTE
PHASE
COMPARATOR
24-BIT
FUNCTION
LATCH
CHARGE
PUMP
CP
VVCO
VTUNE
L1
L2
INTEGER
REGISTER
CC
CN
RFOUTA
13-BIT B
COUNTER
RFOUTB
5-BIT A
COUNTER
MULTIPLEXER
N = (BP + A)
LOAD
LOAD
AGND
OUTPUT
STAGE
DGND
DIVSEL = 1
÷2
DIVSEL = 2
CPGND
12977-001
PRESCALER
P/P+1
VCO
CORE
図 1. ADF4360-7 のブロック図
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。。
©2015 Analog Devices, Inc. All rights reserved.
本
社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06(6350)6868
AN-1347
アプリケーション・ノート
3.0
アナログ・デバイセズの PLL シミュレーション・ソフトウェア
ADIsimPLL は、R レジスタと N レジスタの値、ループ・フィル
タ部品の値、ノイズ指数、回路図、その他さまざまなデータを
生成します。ADF4360-7 には外付けのインダクタが必要です
が、ADIsimPLL を使用すればこれらの値も得られます。
VOLTAGE (V)
出力周波数を求めるための基本式は次の通りです。
1
2π 6.2 pF(0.9nH + LEXT )
ここで、
fOUT は中心周波数、
LEXT はインダクタ値です。
1.5
1.0
ADF4360-7 の周波数とインダクタンスの関係を図 2 に示しま
す。このプロットが示すように、各インダクタンス値は約
100MHz の周波数範囲を生成できます。ADIsimPLL は、計算に
より目的の周波数がこれら 2 本の線の中央に位置するように部
品の値を選びます。内部校正エンジンは、このポイントから、
目的の出力周波数が得られるまで VCO をチューニングします。
たとえば 24nH のインダクタは通常 405MHz の周波数を生成し
ますが、これは 350MHz から 450MHz までの範囲のほぼ中央で
す。
1500
0.5
450
500
550
FREQUENCY (MHz)
600
650
図 3. VTUNE 対 周波数
校正プロセス
デバイスが周波数校正を行う場合、デバイスは、目的の出力周波
数にとってどの VCO バンドが最適のバンドかを決定します。こ
れに続き、通常のクローズド・ループ PLL 動作で VTUNE の調整
が行われて、正しい周波数にロックされます。
校正プロセスの間、分周された VCO 周波数(fVCO/((PB + A) ×
BSC))と、同じく分周された PFD リファレンス周波数
(fPFD/BSC)が比較されます。プリスケーラは VCO によってク
ロックされながら、同期リセットが行われないため、分周され
た VCO 周波数には常に P×VCO サイクルの不確実性が存在しま
す。
1400
1300
1200
1100
1000
900
N ワード(PB+A)がすべての BSC 分周器の設定により変化す
るときの、8 のプリスケーラ値に対するこの不確実性誤差を図 4
に示します。
800
700
600
16
BSC = 1
BSC = 2
BSC = 4
BSC = 8
500
14
0
5
15
20
10
EXT INDUCTANCE (nH)
25
30
図 2. 外部インダクタンス 対 出力中心周波数
100MHz という比較的広いチューニング範囲は、図 3 に示す 8
つのチューニング・バンドを使用するによって可能になりま
す。インダクタの選択同様、ADIsimPLL は、ほぼ中央のチュー
ニング・バンドであるバンド 4 またはバンド 5(左から数えた
場合)を選択して、チューニング電圧を 1.875V とします。この
水平および垂直のセンタリングが、最大限の柔軟性を備えた校
正エンジンを実現します。
最大限の性能を維持するには、どのバンド内でも VTUNE を 1.25V
~2.5V の範囲に制限する必要があります。これらの制限値を超
える場合もあり得ますが、制限値を超えると、出力周波数が不
正確になったりスプリアス性能が低下したりします。
UNCERTAINTY ERROR (%)
300
12977-002
400
12
10
8
6
4
2
0
50
55
60
65
70
75
80
85
90
N WORD
95
100
105
12977-004
FREQUENCY (MHz)
2.0
12977-003
f OUT =
2.5
図 4. N ワード 対 不確実性誤差
不確実性誤差は出力周波数の誤差として現れます。このアプリ
ケーション・ノートでは、不確実性誤差を説明するためにひと
つの設計例を示します。
低 RF 周波数で動作させるときは、この不確実性誤差のパーセ
ント値を最小限に抑えるために、BSC 値をできるだけ大きく、
PFD 周波数をできるだけ低くします。
たとえば、VCO 周波数が 400MHz で P = 8 の場合、プリスケー
ラの出力は 50MHz です。したがって、校正回路を駆動する
POUT と、PFD に送られる N カウンタ出力の次の立ち上がりエッ
ジの間には、1/50MHz = 20ns の不確実性が存在します。
Rev. 0
- 2/4 -
AN-1347
アプリケーション・ノート
逐次比較回路が適切なバンドを選ぶには 5 クロック周期を要し
ます。校正クロック周期は次式で定義され、BSC は 1、2、4、8
の各値にプログラムできます。
VTUNE 誤差電圧は、目的の VTUNE 電圧を 1.25V~2.5V に規定され
た制限値を超えて駆動する可能性があります。この VTUNE 誤差
電圧と RF 周波数および PFD 周波数の関係を図 6 に示します。
0.9
校正クロック周期 = (1/RCLOCK) × BSC
不確実性誤差 = (20 ns/1.6 µs) × 100% = 1.25%
目的の 400MHz の出力周波数では、この不確実性誤差によって
次の周波数誤差が発生します。
周波数誤差 = 不確実性誤差 × fOUT
= 1.2% × 400MHz
= 5MHz
0.7
0.6
0.5
0.4
0.3
0.2
0
300
500
600
700
FREQUENCY (MHz)
30
25
20
15
10
0
10
20
EXT INDUCTANCE (nH)
30
40
12977-005
5
図 5. インダクタンス 対 チューニング感度
周波数誤差を KV で割ると、VTUNE 誤差電圧の大きさが得られま
す。
900
1 つの周波数バンドが隣接バンドとオーバーラップする様子を
図 7 に示します。24nH のインダクタにより 400MHz の出力周波
数が生成されます。理想的な設計では、これは図 7 に示す L1 イ
ンダクタです。VTUNE を調整して出力周波数を高精度チューニン
グする際、VTUNE は同じバンド内と 1.25V~2.5V の制限範囲内に
止まりながら曲線上を上下に移動します。
出力周波数は、部品の誤差によって中心から外れることがあり
ます。校正エンジンは VTUNE 電圧を調整してこれを補償しよう
としますが、これは、VTUNE 誤差電圧のためにより難しくなる可
能性があります。実際のインダクタでは、周波数が L2 で示され
た位置になることがあります(図 7 参照)。L2 はバンド 5 にあ
りますが、下限値である 1.25V に近くなっています。校正回路
内に不確実性誤差がある状態では、校正回路がバンド 4 を選択
しようとする可能性がありますが、この場合、VTUNE が上限値の
2.5V を超えることになります。また、VTUNE が VDD レールに近
くなった場合はチャージ・ポンプの性能が低下し、それによって
出力周波数性能が悪影響を受けます。
このことは、ADF4360-7 の VTUNE 電圧を 1.25V~2.5V の範囲内に
止めるためには、入力 REFIN、fOUT、および R、N、BSC の各カ
ウンタ値のすべてを考慮する必要があることを示しています。
VTUNE 誤差 = 5 MHz ÷ 7.5 MHz/V = 0.67 V
VTUNE (V)
L1
400MHz
図 7. VTUNE チューニング曲線
- 3/4 -
FREQUENCY (MHz)
12977-007
L2
Rev. 0
800
図 6. VTUNE 誤差
35
SENSITIVITY (MHz/V)
400
12977-006
0.1
この例をさらに一歩進めます。図 5 を参照してください。
400MHz の出力に対し、ADIsimPLL は 24nH のインダクタ値が
必要だという結果を示します。このインダクタンスに対する
VCO 感度 KV は、約 7.5Hz/V です。
0
PFD = 5MHz
PFD = 2.5MHz
PFD = 1MHz
0.8
VTUNE UNCERTAINTY (V)
前の例を続けると、R クロック = 5MHz、BSC = 8 の時の校正時
間は 1.6µs です。不確実性が上で求めた値と同じ 20ns だとする
と、不確実性誤差は次式で計算できます。
AN-1347
アプリケーション・ノート
これを RCOUNT について解くと、次式が得られます。
VTUNE に関する問題の回避
ADF4360-7 データシートの性能仕様は、1.25V~2.5V に規定さ
れた VTUNE 範囲で使用することを前提としています。この範囲
を外れて VTUNE が VDD より 1.0V~0.6V 低い状態で校正回路を動
作させると、チャージ・ポンプの適合範囲を外れるので性能が
低下し、スプリアスや位相ノイズが増加する結果となります。
これらの値を使い、R カウンタと N カウンタの限界値を、
REFIN、KV、RCOUNT、P、および BSC の関数として定めることが
できます。
すでに示したように、POUT と A および B カウンタの間には、非
同期クロッキングによる不確実性誤差が存在します。この不確
実性は次式により計算できます。
P × REFIN
RCOUNT × BSC × KV
VTUNE Error Voltage =
ここで、
P はプリスケーラ値、
REFIN は入力リファレンス周波数、
RCOUNT は R カウンタ、
BSC はバンド選択分周器、
KV は PLL 感度です。
P × REFIN
RCOUNT × BSC× K V
この式を整理して RCOUNT について解くと、VTUNE の下限値をそ
の動作範囲内に維持することのできる R の最小値が得られま
す。
RCOUNT >
P × REFIN
さらに、N の値を次式で計算します。
NCOUNTER = VCOOUT × RCOUNT/REFIN
R カウンタと N カウンタの値は、ADF4360-7 のデータシートに
示すように、両方の値がこれらの値の限界値内となるように選
択する必要があります。
この設計例では、R カウンタの値は 7 以上とする必要がありま
した。目的の 400MHz 出力について最小公倍数を考えると、R
カウンタを 10、N カウンタを 400(P = 8、A = 0、B = 50)とす
るのがひとつの選択肢であることがわかります。この場合の
PFD 周波数は 1MHz です。これは ADIsimPLL によるソリューシ
ョンと同じです。
最初に行うことは、ADIsimPLL を使用して設計をシミュレーシ
ョンすることです。このシミュレーションによって許容可能な
設計が得られた場合、それ以上の作業は不要です。アナログ・
デバイセズの評価用ボードを使って回路をテストすることによ
り、シミュレーションの検証を行ってください。ADIsimPLL の
設計に変更が必要な場合に、不確実性誤差を最小に抑えて最大
限の設計マージンを確保するための推奨事項は以下の通りで
す。
•
•
•
先に挙げた例では、P = 8、REFIN = 10MHz、BSC = 8、KV =
7.5MHz/V です。これらの値を式に代入すると、RCOUNT ≥ 6 とな
ります。
さらに、VTUNE が上限値を超えないような最小 R 値についても
検討する必要があります。この場合は、VTUNE と VTUNE 誤差電圧
の合計が VDD − 0.6V 未満でなければなりません。この合計値は
次式で表されます。
P × REFIN
RCOUNT × BSC× K V
©2015 Analog Devices, Inc. All rights reserved.
Rev. 0
BSC、KV、P、および REFIN に同じ値を代入して VDD を 3.3V に設
定すると、RCOUNT ≥ 7 という結果が得られます。VTUNE を適合範
囲に維持するには、これら 2 つの RCOUNT 値のうちの大きい方の
値(この場合は 7)を使用します。
•
BSC × KV × 0.25 V
VDD − 0.6 V > 2.5 V +
P × REFIN
BSC× K V × (VDD − 3.1 V)
まとめ
目的の VTUNE の動作範囲は 1.25V~2.5V です。しかし、ある程
度の性能低下はあるものの、デバイスは VTUNE が 1.0V から VDD
− 0.6V の範囲であっても動作します。下限値から検討を始める
と、VTUNE 誤差電圧を VTUNE 下限値から減じた場合、その差は
1V より大きくなければなりません。この差は次式で表すことが
できます。
1.0 V < 1.25 V −
RCOUNT >
•
•
最高の位相ノイズ性能を実現するには R カウンタの値をで
きるだけ小さくしますが、VTUNE 誤差電圧を制限値内に維
持できる程度の大きさにしてください。
BSC を最大値にすると、校正時間が最大になり不確実性誤
差が減少します。
不確実性誤差を減らすには、できるだけ小さいプリスケー
ラ値を使用します。
VTUNE の誤差電圧のマージンを最大にするには、VDD の電圧
値をできるだけ大きくします。
RCOUNT の最小値を求めるための計算結果のどちらかが負の
値になった場合、VTUNE を許容動作範囲内に維持すること
はできません。
最小公倍数(LCM)プログラムは、N カウンタと R カウン
タの整数値を見つける助けとなります。
改訂履歴
1/15—Revision 0:初版
商標および登録商標は、それぞれの所有者の財産です。
- 4/4 -
Similar pages