Datasheet

THM3561_Rev1.01_J
THM3561
LVDS 制御ステッピング モータドライバ
概要
特長
THM3561 はユニポーラ ステッピング モータを駆動するモータドライバで
す。高耐圧・低オン抵抗トランジスタを 4 個内蔵しており、シリア
ルインターフェースで設定用レジスタを書込むことにより制御します。
シリアルインターフェースは、LVDS 伝送が可能になっておりますの
で、高ノイズ耐性、高速、長距離伝送を実現します。また、
位置検出用センサ信号をコントローラに戻すためのシリアルインターフェース
を内蔵しており、部品点数を大幅に削減することが可能
です。
レジスタ書込用のシリアルインターフェースはカスケード接続とマルチドロップ
接続の両方に対応し、モータドライバの配置、接続の自由度を
高めることができます。
シンプルな通信プロトコルですので、CPU への負荷が小さく、
制御しやすくなっております。本製品は内蔵レギュレータを用
いて 5V にて動作いたしますが、VIO 端子に 3.3V を供給す
ることにより、3.3V 系マイクロコントローラ等を直接接続可能です。
ドライバ出力にはクランプダイオードを内蔵し、部品点数を削
減することが可能です。ダンパ回路等の設計を容易に行う
ことができます。
<モータドライバ部>
・ 2 相ステッピング モータドライバ
・ ユニポーラ定電圧駆動
・ 出力電流 最大 1.5A/ 相(Tj=25 ℃)
・ 出力耐圧 最大 48V (推奨 45V)
・ 相入力モードとクロック入力モードを設定ピンで選択可能
・ 出力クランプ回路用ダイオードを内蔵
アプリケーション



アミューズメント機器
マルチファンクションなどのOA 機器
産業用機器、監視カメラなど
<シリアルインターフェース部>
・ シリアル クロック周波数 最大 10Mbps
・ シングルエンド伝送と LVDS 伝送を選択可能
・ 4 線 CMOS レベルから LVDS へのブリッジ機能
・ LVDS のリピータ機能波形整形、タイミング補正付き
・ デバイス アドレス指定(最大 30 個)
・ 全デバイス一括レジスタ書き込みも可能
・ センサ接続向け 4 ビット パラレル - シリアル変換機能内蔵
<その他>
・ 各種保護機能内蔵(UVLO、過電流保護、過熱保護)
・ 異常検知出力(過電流、過熱)
・ 電源電圧:8 ~ 45V 絶対最大定格:48V
・ 内部電源 5V 生成用レギュレータ内蔵
・ 小型パッケージ:QFN48(7mm × 7mm)
・ RoHS 指令対応
使用例
図 1. 使用例
Copyright(C)2015 THine Electronics, Inc.
1/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
プリドライバ
プリドライバ
プリドライバ
プリドライバ
ブロック図
図 2. ブロック図
端子配置
図 3. 端子配置図
Copyright(C)2015 THine Electronics, Inc.
2/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
端子一覧
表 1. 端子概要
端子名
SDR_OUTn
SDR_OUTp
SDA_INn
SDA_INp
SCL_INn
SCL_INp
SCL_OUTp
SCL_OUTn
SDA_OUTp
SDA_OUTn
SDR_INp
SDR_INn
端子番号
1
2
3
4
5
6
7
8
9
10
11
12
分類
CLO
*1
説明
センサ信号転送用シリアル出力
モータ制御用シリアル・データ入力
CLI
モータ制御用シリアル・クロック入力
モータ制御用シリアル・クロック出力
CLO
モータ制御用シリアル・データ出力
CLI
DMODE
13
IN
ODSDRn
14
IN
IMODE0
15
IN
IMODE1
16
IN
VREG5
17
IN
VIO
18
PS
TEST
VCC
20
22
PS
PDWN
23
IN
DIOA
OUTA0
OUTA1
OUTB0
OUTB1
DIOB
26
27,28
29,30
31,32
33,34
35
OM
OM
OM
OM
OM
OM
FAULTn
38
OD
GPIN0-3
A0-4
39,40,41,42
43,44,45,46,47
IN
IN
センサ信号転送用シリアル入力
ドライバ動作モード選択モード
High: クロック入力モード
Low: 相入力モード
詳細は「ドライバ動作モード」の項目をご参照ください。
センサ信号出力モード選択
High: プッシュプル出力
Low: オープンドレイン出力
インターフェース選択
詳細は「インターフェース端子設定」の項目をご参照ください。
インターフェース選択
詳細は「インターフェース端子設定」の項目をご参照ください。
内蔵 LDO 出力 (Typ. 5V)。
通常は 4.7uF のコンデンサを接続してください。
インターフェース入力部 I/O 電源
通常は VREG5 端子に接続してください。3.3V 系のホスト(マイクロコ
ントローラ等)からの入力を直接使用する場合、本端子に 3.3V 電
源を接続してください。
本端子は Low レベルに固定してください。
電源に接続してください。
パワーダウン入力
High: 低電力状態・内部 Logic リセット
Low: 通常動作
ハイサイド クランプ ダイオード A 相出力 (A 相,A相 共通 カソード側)
A 相出力
A相出力
B 相出力
B相出力
ハイサイド クランプ ダイオード B 相出力 (B 相, B相 共通 カソード側)
異常検知出力(過電流、過熱)
Low: 異常状態検知/ High-Z: 通常状態
オープンドレイン出力となります。通常は 1kΩ の以上の抵抗を用い
て 5V または 3.3V にプルアップしてください。
汎用ディジタル入力 (センサ信号入力)
デバイスアドレス入力
Copyright(C)2015 THine Electronics, Inc.
3/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
端子一覧(続き)
表 2. 端子概要(続き)
端子名
端子番号
分類*1
説明
内蔵発振器周波数設定。本端子と基準電位の間に 47kΩ の抵抗を
ROSC
48
IN
接続してください。
PGND
24,25,36,37
PS
パワーグランド
GND
19,21
PS
グランド
EXPGND
49
PS
露出パッド(グランド)
*1: 分類 CLO=CMOS レベル又は LVDS 出力、CLI=CMOS レベル又は LVDS 入力、PS=電源、OD=オープンドレイン出力、
OM=モータ駆動用出力、IN=制御入力
インターフェースモード端子設定
入力を 3 線または 4 線 CMOS にする場合、#3_SDA_INn 端子は“OMODE”端子(名)となります。
IMODE1, IMODE0 端子および OMODE 端子を設定することにより、モータ制御用シリアル信号、センサ信号転送用シリアル信
号のインターフェースモードを選択できます。接続箇所に応じて下記の表の通りにご設定ください。
・端子一覧にあるモータ制御用シリアル信号端子名、センサ信号転送用シリアル信号名は LVDS 入出力設定時の端子名です。
・入力を 3 線 CMOS にする場合は、 #5_SCL_INn 端子を“Low”に固定して下さい。
表 3. インターフェースモード設定
説明
端子
番号
LVDS 入力
(IMODE0=H / IMODE1=L)
LVDS 出力
3 線 CMOS 入力
(IMODE0=L / IMODE1=H)
LVDS 出力
3 線 CMOS 出力
(OMODE=L)
(OMODE=H)
4 線 CMOS 入力
(IMODE0=H / IMODE1=H)
LVDS 出力
3 線 CMOS 出力
(OMODE=L)
(OMODE=H)
モータ制御用シリアル信号
データ入力
クロック入力
データ出力
クロック出力
3
4
5
6
7
8
9
10
SDA_INn(差動-)
SDA_INp(差動+)
SCL_INn(差動-)
SCL_INp(差動+)
SCL_OUTp(差動+)
SCL_OUTn(差動-)
SDA_OUTp(差動+)
SDA_OUTn(差動-)
OMODE(High/Low の設定は上述を参照下さい。
)
SDA_IN
SI
3 線 CMOS 入力の場合は Low 固定
CSn
SCL_IN
SCK
SCL_OUTp
SCL_OUT
SCL_OUTp
SCL_OUT
SCL_OUTn
(NC)
SCL_OUTn
(NC)
SDA_OUTp
SDA_OUT
SDA_OUTp
SDA_OUT
SDA_OUTn
(NC)
SDA_OUTn
(NC)
センサ信号転送用シリアル信号
出力
入力
1
2
11
12
SDR_OUTn(差動-)
SDR_OUTp(差動+)
SDR_INp(差動+)
SDR_INn(差動-)
(NC)
SO
SDR_INp
SDR_INn
Copyright(C)2015 THine Electronics, Inc.
4/21
SDR_IN
(NC)
SDR_INp
SDR_INn
SDR_IN
(NC)
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
絶対最大定格*
表 4. 絶対最大定格
記号
VCC
VOUT
パラメータ
電源電圧(VCC)
ドライバ出力端子電圧
-
条件
最小
-0.4
-0.4
最大
48
48
単位
V
V
VDIO
ダイオード出力端子電圧
-
-0.4
48
V
VRDIO
IMOT
IF(PEAK)
IF(RMS)
VIO
VDIN
PD
TSTG
Tj
ハイサイド ダイオード逆方向電圧
ドライバ出力電流
ハイサイド ダイオード順方向電流(PEAK)
ハイサイド ダイオード順方向電流(RMS)
インターフェース電源
ディジタル入力電圧
許容損失
保存温度
ジャンクション温度
Tj=25℃
Tj=25℃,t<1us
Ta=25℃
-
48
OCP 機能により制限
1.8
1.2
-0.5
6.0
-0.5
6.0
4.4
-55
150
150
V
A/相
A/相
A/相
V
V
W
℃
℃
*絶対最大定格を超えた場合、製品の信頼性は保証されません。この値は動作条件の最大値ではありません。
動作条件は以下の推奨動作条件と電気的特性において規定されます。
推奨動作条件
表 5. 推奨動作条件
記号
VCC
VOUT
VDIO
VRDIO
VIO
VDIN
IOUT(PEAK)
IOUT(RMS)
IF
Ta
パラメータ
電源電圧(VCC)
ドライバ出力端子電圧
ダイオード出力電圧
ハイサイド ダイオード逆方向電圧
インターフェース電源
ディジタル入力電圧(VREG5 系統)
ディジタル入力電圧(VIO 系統)
ドライバ出力電流(PEAK) 1 相
ドライバ出力電流(PEAK) 4 相合計
ドライバ出力電流(RMS) 1 相
ドライバ出力電流(RMS) 4 相合計
ハイサイド ダイオード順方向電流(PEAK)
周囲温度
条件
Tj=25℃,t<1us
Tj=25℃,t<1us
Tj=25℃
Tj=25℃
Tj=25℃,t<1us
-
最小
8
-0.3
-0.3
3.0
-0.3
-0.3
-
最大
45
45
45
45
VREG5+0.3
5.5
VIO+0.3
1.5
2.0
1.2
1.6
1.2
85
-40
単位
V
V
V
V
V
V
V
A/相
A
A/相
A
A/相
℃
電気的特性
特に明記がない限り Ta=25℃、Vcc=12V における特性です。
表 6. DC 特性
記号
ICC
パラメータ
電源電流
ICCS
VTHUVLO
VDUVLO
パワーダウン電流
UVLO スレッショルド(VCC: L→H)
UVLO ヒステリシス
RON
ドライバ出力オン抵抗
IOFF
VF
ドライバ出力リーク電流
ハイサイド ダイオード順電圧
条件
CMOS 入力 (*1)
CMOS 出力 (*2)
LVDS 入力 (*1)
LVDS 出力 (*3)
PWDN=High
Tj=25℃, IOUT=700mA
Tj=85℃, IOUT=700mA
Tj=25℃
If=700mA
Copyright(C)2015 THine Electronics, Inc.
5/21
最小
標準
最大
単位
-
-
25
mA
-
-
40
mA
7.0
-
7.5
0.5
0.55
0.8
2.5
100
8.0
10
-
uA
V
V
Ω
Ω
uA
V
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
電気的特性(続き)
特に明記がない限り Ta=25℃、Vcc=12V における特性です。
表 7. DC 特性(続き)
記号
IR
パラメータ
ハイサイド ダイオード逆方向リーク電流
条件
Tj=25℃
Tj=150℃
IOCP
VREG5
過電流検知電流
内蔵レギュレータ電圧
IO = 0~50mA
ディジタル(VREG5 系統)
VIH(VREG5)
PDWN 端子を除く
ハイレベル電圧
ディジタル入力(VREG5 系統)
VIL(VREG5)
PDWN 端子を除く
ローレベル電圧
VIO=VREG5
ディジタル入力(VIO 系統)
VIH(VIO)
ハイレベル電圧
VIO=3.3V
VIO=VREG5
ディジタル入力(VIO 系統)
VIL(VIO)
ローレベル電圧
VIO=3.3V
IIDIG
ディジタル入力リーク電流
VIH(PDWN)
PDWN 入力ハイレベル電圧
VIH(PDWN)
PDWN 入力ローレベル電圧
ディジタル出力(VREG5 系統)
VOH(VREG5)
IOL=1mA
ハイレベル電圧
ディジタル出力(VREG5 系統)
VOL(VREG5)
IOL=1mA
ローレベル電圧
ディジタル出力(VIO 系統)
VOH(VIO)
IOL=1mA
ハイレベル電圧
ディジタル出力(VIO 系統)
VOL(VIO)
IOL=1mA
ローレベル電圧
オープンドレイン出力(FAULTn)
VOL(FAULTn)
IOL=1mA
ローレベル出力電圧
VIDF
LVDS 入力差動電圧
VIC=1.2V
IIL
LVDS 入力リーク電流
LVDS 出力差動電圧
100Ω終端時
(SCL_OUT/SDA_OUT)
VODF
LVDS 出力差動電圧 (SDR_OUT)
100Ω終端時
VOC
LVDS 出力コモンモード電圧
(*1) 内蔵レギュレータ(VREG5)を外部使用する場合増加します。
最小
2.0
4.5
標準
2.5
-
最大
10
5
3.2
5.5
単位
uA
mA
A
V
4.0
-
-
V
-
-
1.0
V
4.0
2.8
4.0
-
-
1.0
0.8
±10
1.0
V
V
V
V
uA
V
V
4.0
-
-
V
-
-
0.5
V
VIO x 0.7
-
-
V
-
-
VIO x 0.3
V
-
0.55
1
V
±100
-
-
±30
mV
uA
280
370
460
mV
350
1.1
350
1.21
560
1.4
mV
V
(*2) 終端抵抗なしの場合
(*3) SCL_OUT, SDA_OUT, SDR_OUT 終端抵抗 100Ω 接続 の場合
図 4.
LVDS スペック
Copyright(C)2015 THine Electronics, Inc.
6/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
電気的特性(続き)
表 8. AC 特性
特に明記がない限り Ta=25℃、Vcc=12V における特性です。
記号
パラメータ
fOSC
内部発振周波数
tDOUT
ドライバ出力遅延時間 OFF→ON
tDOUT
ドライバ出力遅延時間 ON→OFF
tROUT
ドライバ出力立上り時間
tFOUT
ドライバ出力立下り時間
tOCP
OCP 復帰時間
条件
最小
標準
最大
単位
1.2
1.6
2
MHz
相入力モード
-
3.6
-
us
クロック入力モード
-
4.2
-
us
相入力モード
-
3
-
us
クロック入力モード
-
3.6
-
us
-
125
-
ns
-
140
-
ns
-
1.28
-
ms
ROSC = 47kΩ
12V, 700mA,
0% → 100%
12V, 700mA,
100% → 0%
抵抗負荷
(*4)
抵抗負荷
(*4)
-
(*4)( ドライバ ON 抵抗値 x 700mA) の点を 0%, 12V を 100%とした場合)
出力ドライバ動作タイミング
設定はレジスタ書込後、内蔵発振器のクロックによって処理されてドライバ出力に反映されます。
相入力モードではシリアル通信によるレジスタ書込後、OFF→ON 時は約 3.6 us(typ.) 後、ON→OFF 時は約
3.0us(typ.) 後に出力が切り替わります。
クロック入力モードではレジスタ書込後、OFF→ON 時は約 4.2us(typ.) 後、ON→OFF 時は約 3.6us(typ.) 後に出力
が切り替わります。
異なる出力端子で同時に OFF→ON と ON→OFF が発生する設定を実施した場合(例: 2 相励磁の OUTA0 端子
と OUTA1 端子の出力切替時など)、2 出力の遅延差がデッドタイム(両端子が共に OFF となる時間) となります。
図 5.
出力ドライバタイミング
Copyright(C)2015 THine Electronics, Inc.
7/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
電気的特性(続き)
※特に明記がない限り Ta=25℃、Vcc=12V における特性です。
表 9. LVDS 特性 1(モータ制御用入力、及び、センサ信号用出力)
記号
fSCL
tDAH
tDAL
tSTAH
tDSU
tDHO
tRDO
tRRPT
パラメータ
SCL 周波数 (*5)
SCL ハイ期間
SCL ロー期間 (*5)
Header Condition ホールド時間
SDA セットアップ時間
SDA ホールド時間
SDR_OUT 出力遅延時間 (*5)
SDR 伝播遅延時間 (*5)
条件
VIO=VREG5, 100Ω終端
VIO=VREG5, 100Ω終端
最小
40
50
4
4
3
-
標準
20
10
最大
10
35
20
単位
MHz
ns
ns
ns
ns
ns
ns
ns
最大
12
20
20
70
35
単位
ns
ns
ns
ns
ns
ns
ns
ns
表 10. LVDS 特性 2(モータ制御用出力、及び、センサ信号用入力)
記号
tr, tf
tSTAH
tDSU
tDHO
tRSU
tRHO
tPWE
tPD
パラメータ
SCL/SDA 出力遷移時間
Header Condition ホールド時間
SDA セットアップ時間
SDA ホールド時間
SDR セットアップ時間
SDR ホールド時間
End Pulse 幅
SCL 伝播遅延時間
条件
100Ω終端
-
最小
6
6
5
10
10
25
-
標準
8
10
10
40
21
(*5) 本項目はレジスタ書込およびセンサ信号読出(シフトレジスタ モード)の場合に適用されます。
センサ信号読出(アドレス指定モード) を使用する場合、カスケード接続段数および配線長により SCL 周波数および SCL
ロー期間に制限がかかります。
図 6.
LVDS タイミングチャート
Copyright(C)2015 THine Electronics, Inc.
8/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
電気的特性(続き)
※特に明記がない限り Ta=25℃、Vcc=12V における特性です。
表 11.
記号
fSCL
tDAH
tDAL
tSTAH
tDSU
tDHO
tRDO
tRRPT
3 線 CMOS 特性 1(モータ制御用入力、及び、センサ信号用出力)
パラメータ
SCL 周波数 (*6)
SCL ハイ期間
SCL ロー期間 (*6)
Header Condition ホールド時間
SDA セットアップ時間
SDA ホールド時間
SDR_OUT 出力遅延時間 (*6)
SDR 伝播遅延時間 (*6)
表 12.
記号
tr, tf
tSTAH
tDSU
tDHO
tRSU
tRHO
tPWE
tPD
条件
VIO=VREG5, 100Ω終端
VIO=VREG5, 100Ω終端
最小
40
50
4
4
3
-
標準
21
12
最大
10
35
20
単位
MHz
ns
ns
ns
ns
ns
ns
ns
最大
15
20
20
70
35
単位
ns
ns
ns
ns
ns
ns
ns
ns
3 線 CMOS 特性 2(モータ制御用出力、及び、センサ信号用入力)
パラメータ
SCL/SDA 出力遷移時間
Header Condition ホールド時間
SDA セットアップ時間
SDA ホールド時間
SDR セットアップ時間
SDR ホールド時間
End Pulse 幅
SCL 伝播遅延時間
条件
C=10pF
-
最小
6
6
5
10
10
25
-
標準
10
10
10
40
21
(*6) 本項目はレジスタ書込およびセンサ信号読出(シフトレジスタ モード)の場合に適用されます。
センサ信号読出(アドレス指定モード) を使用する場合、カスケード接続段数および配線長により SCL 周波数および SCL
ロー期間に制限がかかります。
(1/fSCL)
tDAL
tDAH
SCL_IN
tSTAH
tDHO
tDSU
High start
BIT7
SDA_IN
BIT0
tPD
Header Condition
tPWE
SCL_OUT
tDHO
tDSU
End Pulse
BIT7
SDA_OUT
tRSU
BIT0
tRHO
BIT7
SDR_IN
BIT0
tRDO
BIT7
SDR_OUT
図 7.
BIT0
3 線 CMOS タイミングチャート
Copyright(C)2015 THine Electronics, Inc.
9/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
電気的特性(続き)
※特に明記がない限り Ta=25℃、Vcc=12V における特性です。
表 13.
記号
fSCK
tCH
tCL
tDVCH
tCHDX
tCHSL
tSLCH
tCHSH
tSHCH
tSHSL
tROD
パラメータ
SCK 周波数 (*7)
SCK ハイ期間
SCK ロー期間 (*7)
SI セットアップ時間
SI ホールド時間
CSn Not Active ホールド時間
CSn Active セットアップ時間
CSn Active ホールド時間
CSn Not Active セットアップ時間
CSn Not Active 期間
SO 出力遅延時間 (*7)
tRRPT
SDR_IN/SO 伝播遅延時間 (*7)
4 線 CMOS 特性
条件
-
VIO=VREG5
VIO=VREG5
VIO=3.3V
最小
40
50
10
10
40
40
40
40
200
-
標準
10.5
12.5
15.4
最大
10
35
20
25
単位
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(*7) 本項目はレジスタ書込およびセンサ信号読出(シフトレジスタ モード)の場合に適用されます。
センサ信号読出(アドレス指定モード) を使用する場合、カスケード接続段数および配線長により SCL 周波数および SCL
ロー期間に制限がかかります。
図 8.
4 線 CMOS タイミングチャート
Copyright(C)2015 THine Electronics, Inc.
10/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
3 線 CMOS、及び、LVDS 入力時の初期化
3 線 CMOS、及び、LVDS 入力を使用する場合は、電源(VCC)投入後、レジスタの書き込みを行う前に初期化を
行って下さい。初期化を行わない場合、最初のレジスタ書き込み(”1st Byte” ~”Last Byte”)が行われ
ない可能性があります。設定コマンドを継続的に送信(リフレッシュ)する場合など、最初のレジスタ書き込みが行わ
れなくても良い場合には初期化は不要です。
初期化を行うには、初段の 4 線 CMOS 入力で、CSn に Active-Low のパルス(パルス幅:Min.200ns)を入力す
ることで、後段に接続する全デバイスに対して 3 線 CMOS、及び、LVDS 入力の初期化が行われます。
カスケード接続を行っている場合、3 線 CMOS、及び、LVDS の初期化完了にはカスケード段数分の伝播遅延時間を
要します。
図 9.
3 線 CMOS、及び、LVDS 入力の初期化
Copyright(C)2015 THine Electronics, Inc.
11/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
機能説明
ハイサイド クランプダイオード
本製品には各出力ドライバのハイサイド側にクランプダイオードが搭載されています。インダクタ駆動による逆起電力か
ら出力ドライバを保護するため、DIOA 端子および DIOB 端子(クランプダイオードのカソード側) をモータ電源に接続して
ください。
また、モータ電源 (VM) が電源インピーダンスにより変動してクランプ電圧が上昇することを防ぐため、ドライバの
DIOA/DIOB 端子付近の VM ラインに 1uF 程度のコンデンサを接続することを推奨いたします。
クランプ回路の構成としてツェナーダイオードや抵抗器を DIOA 端子および DIOB 端子とモータ電源の間に挿入すること
も可能です。ツェナーダイオードを使用する場合、モータ Vz (ツェナー電圧) とクランプダイオードの Vf (順方向電圧) の和が
本製品のドライバ出力端子(OUTA0~OUTB1 端子) の推奨動作範囲を超えないようにご注意ください。抵抗器を
用いる場合は Vz の代わりにモータ電流と抵抗値の積で求められる Vr を Vf およびモータ電圧に加算し、この値が
本製品のドライバ出力端子(OUTA0~OUTB1 端子) の推奨動作範囲を超えないようにご注意ください。
図 10. ハイサイドクランプ回路例
[計算例] 条件: モータ電圧 12V / モータ電流 700mA
Vf = 2.5V(typ)@700mA なので、45V(推奨動作電圧) > 12V + 2.5V + Vz となれば良い。
従って、 Vz < 30.5 V となる。
(システム側回路構成によっては、2 相励磁等での電流増加によりツェナー電圧が大きく
なる場合があります。設計時には、十分なマージンを含めるようお願いいたします。)
Copyright(C)2015 THine Electronics, Inc.
12/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
機能説明(続き)
過電流保護機能(OCP) および ブランク機能設定
本製品は過電流保護 (OCP: Over Current Protection) 機能を有しています。出力 OUTA0~OUTB1 端子(以
下では、全てのドライブ出力端子を示す場合は ”OUT 端子” と表記します。) に約 2.5A(typ.)以上の電流
が流れ込むと出力トランジスタを停止します。このとき A 相と B 相は独立に動作します。過電流検知した端子と
出力を停止する端子の関係は 表 14 の通りです。また、このとき FAULTn 端子が Low レベルを出力します。
表 14.
過電流検知端子に対する停止トランジスタの対応
過電流検知端子
OUTA0
OUTA1
OUTB0
OUTB1
出力端子動作
OUTA0/OUTA1
OUTB0/OUTB1
OFF (Hi-Z)
状態を保持
OFF (Hi-Z)
状態を保持
状態を保持
OFF (Hi-Z)
状態を保持
OFF (Hi-Z)
過電流保護機能は、有効になってから 約 1.28ms(typ.) 後に自動的に復帰します。自動復帰時に FAULTn
端子は Low レベル出力を停止し、High-Z 出力に戻ります。
出力ドライバの ON/OFF が切り替わる際に発生するスパイク電流により過電流保護機能が誤動作するのを防
ぐため、切り替わり時に過電流保護機能を一時的に無効(マスク)とする機能がブランク機能となります。本機能
は、レジスタの BLANK_EN ビットを 1 とすることで使用できます。通常は 1 としてブランク機能を有効にしてくださ
い。
ブランクタイムは出力トランジスタの OFF→ON 時と ON→OFF 時で異なります。初期状態(BLANK_SEL=0)では OFF→ON
時が内蔵発振器の 1CLK(0.625us, typ.)、 ON→OFF 時は 2CLK(1.25us, typ.)となります。BLANK_SEL=1 と
した場合、OFF→ON 時が 3CLK(1.875us, typ.), ON→OFF 時は 4CLK(2.5us, typ.)となります。
過熱保護機能(TSD)
本製品は過熱保護機能(TSD: Thermal Shutdown)を有しております。製品のジャンクション温度が絶対最大定格
を超えて更に上昇した場合、OUT 端子を全チャネル OFF とし、VREG5 の出力を停止します。このとき、FAULTn
端子が L レベルを出力します。
本機能は発煙・発火等の防止を目的として設計されており、絶対最大定格範囲外で動作します。本機能
が動作しないよう十分なマージンを持って熱設計をしていただくようお願いいたします。
低電圧保護機能(UVLO)
本製品は安定動作のため VCC 端子および VREG5 端子の電源電圧を対象に低電圧保護機能(UVLO: Under
Voltage Lock Out) を有しています。VCC が約 7.5V(typ.) または VREG5 端子が約 3.5V(typ.) 以下である
場合、デバイスは動作を停止します。
内蔵レギュレータ機能(REG5)
本製品は内部回路動作用に約 5V(typ.) 出力の内蔵レギュレータ(REG5)を有しています。VCC 電圧を本 LSI 内
部で約 5V に降圧します。本機能を動作させるため、VREG5 端子と GND 間に通常は 4.7uF 程度のコンデンサを接
続して下さい。
また、周辺回路にてセンサ等の素子をご使用いただく場合は、本製品から 5V 系電源を供給することも可能
です。供給可能電流は約 50mA(typ.) となります。周辺回路にて本製品の 5V 電源を使用する場合、VREG5
端子と GND 間通常は 10uF 程度のコンデンサを接続して下さい。
Copyright(C)2015 THine Electronics, Inc.
13/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
機能説明(続き)
VIO 電源(インターフェース用電源)入力端子
本製品の内部回路は VREG5 電圧により動作しますが、3.3V 系のホストデバイス(マイクロコントローラ等) をご使用にな
る場合、VIO 端子に 3.3V を供給することで前段インターフェースにデバイスを直結することが可能です。対象となる
前段インターフェース端子は、CMOS3 線モードにおける SCK / CSn / SI / OMODE 入力端子および SO 出力端子です。
前段インターフェースに直結するホストデバイスが 5V 系の場合、VIO 端子は基板上で VREG5 端子にショートして下さい。こ
の場合前段インターフェース端子は 5V 系(VREG5 電源を使用)にて動作します。
PDWN 端子
PDWN ピンを High レベルにすることで、
本製品を低電力状態(パワーダウン)とすることができます。
本端子を High
レベルにすると内部回路はリセットされ、レジスタおよび内部ステップは初期状態となります。ドライバ出力は全て OFF
となります。
本端子をリセット端子として使用する場合、VREG5 に接続されているコンデンサの放電を行うため、100ms 程度
PDWN ピンを High レベルに保持することを推奨いたします。コンデンサの放電が不十分の場合、一時的にインターフェース
出力が不安定になるなどの動作を引き起こす可能性があります。
ROSC 端子
本製品は内部ロジック回路動作のため、発振器を内蔵しております。発振器リファレンス電流生成のため、ROSC
端子と GND の間に 47kΩ の抵抗器を接続してください。
FAULTn 端子
FAULTn 端子は過電流保護機能(OCP) 検知時および過熱保護機能(TSD) 検知時に Low レベルを出力します。
通常はオープンドレイン出力となり、High-Z となります。本端子を異常検知に使用される場合、5V 以下の電源ライ
ンにプルアップしてご使用ください。
ドライバ動作モード
DMODE 端子を設定することでステッピングモータ制御の動作モードを選択できます。使用する動作モードに応じ
て下記の表の通りにご設定ください。
表 15. 動作モード(DMODE 端子)設定
DMODE
設定内容
0
相入力モード
1
クロック入力モード
[相入力モード]
DMODE 端子を Low レベルに固定することで相入力モードとして動作します。相入力モードでは、レジスタに設
定した値が出力に直接反映されます。
[クロック入力モード]
DMODE 端子を High に固定することでクロック入力モードとして動作します。クロック入力モードでは、CK ビットが 0
から 1 に変化した際に内部ステップを進め、ステップに応じて出力を変化させます。ステップ方向と励磁モード
は PEM ビットにて選択することができます。励磁モードは 1 相励磁/2 相励磁/1-2 相励磁に対応します。レ
ジスタ詳細は レジスタ マップ の項をご参照くだい。
※動作中にモードを切り替えた場合の挙動は保証できません。
Copyright(C)2015 THine Electronics, Inc.
14/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
機能説明(続き)
ODSDRn 端子設定
マルチドロップ接続を使用する場合、後段となるデバイスの SDR_OUT 出力をオープンドレイン設定、前段となるデバイス
の SDR_IN 入力をプルアップ設定にすることでセンサを使用することができます。
ODSDRn 端子を Low レベルに固定することで SDR_OUT 出力端子はオープンドレイン出力となります。対向となる前
段デバイスには、レジスタ設定にてプルアップが ON となるよう設定(SDR_PUPn=0) して下さい。
前段デバイスとの接続がカスケード接続(1 対 1)となる場合は、ODSDRn端子を High レベルに固定し、プッシュプル出
力として使用して下さい。このときは前段デバイスのレジスタ設定にてプルアップが OFF となるよう設定する
(SDR_PUPn=1) ことを推奨いたします。(Low レベル出力時の消費電力を低下させるため)
なおマルチドロップ接続時に使用できるのはアドレス指定モード(後述の 通信プロトコル の項をご参照下さい) とな
り、シフトレジスタモードは使用できません。
デバイスアドレス設定
端子 A0~A4 によりシリアルインターフェースのデバイスアドレス 8 ビットのうち下位 5 ビットを設定します。上位 3 ビットは
3’b010 に固定されており、弊社製 LED ドライバ LSI THL35XX シリーズ(上位 2 ビットが 2’b00) 用の通信と区別
されます。
表 16. デバイスアドレス設定
(LSI 内部固定)
0
0
1
0
ピン設定
A4
A3
0
0
0
0
A1
0
0
A0
0
1
1
1
1
1
0
1
0
A2
0
0
|
1
1
1
1
A5 – A0
デバイス動作
ブロードキャスト アドレスでのみ動作
ブロードキャスト / 設定アドレス指定で動作
(通常はこの範囲で使用して下さい。)
レジスタ書き込み禁止(リピータとして動作)
(参考)LED ドライバ THL35xx シリーズ
(設定例) 端子 A4=Low、A3=Low、A2=Low、A1=Low、A0=High の場合、
デバイスアドレスは、8’b01000001(=8’h41)に設定されます。
端子 A0~A4 を全て High レベル に設定した場合(デバイスアドレス 8’b01011111=8’h5F)、そのデバイスへのレジ
スタ書き込みは禁止されます。モータドライバ出力を使用せず、3 線→3 線リピータ機能や 4 線→3 線ブリッジ機能のみ
使用する場合は A0~A4 を全て High レベル に設定して下さい。
デバイスアドレス 8’b01000000(=8’h40) は、接続されている全てのモータドライバに書込を行うため(ブロードキャス
ト) のデバイスアドレスとなります。A0~A4 を全て Low レベルに設定した場合、デバイスはブロードキャスト指定でのみ動
作します。通常は 8’b01000001(=8’h41)~8’b01011110(=8’h3E) の範囲でデバイスアドレスを設定して下さ
い。
Copyright(C)2015 THine Electronics, Inc.
15/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
レジスタマップ
本製品はシリアル通信により内部レジスタに値を設定することで出力トランジスタの動作を制御します。動作モードに
より機能が異なりますので、下記の表のうち外部端子 (DMODE) にて設定したモードのものをご参照ください。
表 17. レジスタ マップ
(a)
レジスタアドレス
(実行コマンド)
Bit
7
6
5
4
8'h00
3
2
1
0
レジスタアドレス
(実行コマンド)
8'h00
相入力モード (DMODE = “Low”)
Default
機能名
設定内容
SDR_IN(*1)端子のプルアップ設定
0:ON 1:OFF
リザーブビット
0
Reserved
通常は 0 に設定して下さい。
ブランク機能設定
0
BLANK_EN
通常は 1 に設定して下さい。
ブランクタイム ドライバ ON 時
0:1CLK
0
BLANK_SEL
設定(*2) ドライバ OFF 時 0:2CLK
OUTB1 出力トランジスタ
0
IN_B1
0:ON 1:OFF
OUTB0 出力トランジスタ
0
IN_B0
0:ON 1:OFF
OUTA1 出力トランジスタ
0
IN_A1
0:ON 1:OFF
OUTA0 出力トランジスタ
0
IN_A0
0:ON 1:OFF
(b) クロック入力モード (DMODE = “High”)
0
SDR_PUPn
Bit
Default
機能名
7
0
SDR_PUPn
6
0
Reserved
5
0
BLANK_EN
4
0
BLANK_SEL
3
0
0
1
0
CW/CCW
0
0
CK
設定内容
SDR_IN(*1)端子のプルアップ設定
0:ON 1:OFF
リザーブビット
通常は 0 に設定して下さい。
ブランク機能設定
通常は 1 に設定して下さい。
ブランクタイム ドライバ ON 時
0:1CLK
設定(*2) ドライバ OFF 時 0:2CLK
1:3CLK
1:4CLK
励磁方式を設定します。
2'b00: 全出力 OFF
2'b01: 1 相励磁
2'b10: 2 相励磁
2'b11: 1-2 相励磁
PEM
2
1:3CLK
1:4CLK
ステップ進行方向を決定します。(*2)
0: CW
1: CCW
内部ステップを進めます。
0 → 1: ステップ進行 それ以外: ステップ保持
(*1) 出力モードにより端子名が異なります。詳細は 端子一覧 の項目をご参照ください。
LVDS 出力の場合、SDR_INp 端子が内部プルアップ、SDR_INn 端子が内部プルダウンされます。
CMOS 出力の場合、SDR_IN 端子が内部プルアップされます。
(*2) ブランクタイムの基準となる CLK は内部 OSCCLK (Typ. 1.6MHz) となります。
(*3) ステップ進行方向設定による出力トランジスタ動作の詳細については ドライバ動作モードの
[クロック入力モード] の項目をご参照ください。
Copyright(C)2015 THine Electronics, Inc.
16/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
通信プロトコル
本製品のシリアル通信は下記のプロトコルにより制御されます。
表 18. 通信プロトコル
バイト番号
0
1
2 以降
データ種別
IN
OUT
データ種別
IN
OUT
データ種別
IN
OUT
7
6
5
0
-
1
-
0
-
CMD7
-
CMD6
-
CMD5
-
DATA7
DATA7
DATA6
DATA6
DATA5
DATA5
ビット番号
4
3
デバイス アドレス
A4
A3
実行コマンド
CMD4
CMD3
書込/読込データ
DATA4 DATA3
DATA4 DATA3
2
1
0
A2
-
A1
-
A0
-
CMD2
-
CMD1
-
CMD0
-
DATA2
DATA2
DATA1
DATA1
DATA0
DATA0
データ方向
↓
↓
↓
↓
↓
↓
↓
↓
↓
シリアルインターフェースはクロック同期式で、レジスタへの書込およびセンサ信号(GPIN3~GPIN0 端子入力) の読出を行います。
以下では GPIN3~GPIN0 端子を 4 ビットまとめた場合、"GPIN 端子" と表記します。
・ データ長は 8 ビットで、MSB ファーストです。先頭ビットの指定方法(Header Condition) は
電気的特性 の項をご参照下さい。
・ 先頭ビットを含め、最初の 8 ビットを ”バイト 0” 、次の 8 ビットを "バイト 1" のように表記します。
・ バイト 0 では通信を行うデバイスアドレスを指定します。デバイスアドレスを 8’h40 に指定すると全デバイス(モータド
ライバのみ) にアクセスします。
(ただし、端子 A4 ~ A0 によりデバイスアドレスを 8’h5F に設定したデバイスを除く)
・ バイト 1 では実行コマンド指定します。実行コマンドについては表 19 をご参照ください。
・ バイト 2 以降は書込および読出データとなります。バイト 1 にて指定する実行コマンドにより書込/読出データの
内容が変わりますので、各コマンド別の詳細をご参照ください。
表 19. コマンド一覧
コマンド値
実行内容
レジスタ書込
センサ信号(GPIN 端子のデータ)を読出
HEX 表記
BIN 表記
レジスタ書込
アドレス指定 モード
シフトレジスタ モード
レジスタ書込
8’h00
8’b00000000
○
×
×
センサ信号読出(アドレス指定 モード)
8’h88
8’b10001000
×
○
×
レジスタ書込/センサ信号読出(アドレス指定 モード)
8’h80
8’b10000000
○
○
×
センサ信号読出(シフトレジスタ モード)
8’hAA
8’b10101010
×
×
○
上記以外のコマンドを指定しないで下さい。
なお、本項において特に指定がない場合、通信プロトコル/データ例はホスト(CPU, マイクロコントローラ等)から見たものと
なります。
Copyright(C)2015 THine Electronics, Inc.
17/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
接続方法
[カスケード接続]
[CMOS接続]
<4線CMOS>
CSn
<3線CMOS>
THM3561
SCK
ホスト デバイス
SI
SO
[LVDS接続]
SDR
IMODE[1:0]=2'b11
OMODE=L
SCL
THM3561
SDA
IMODE[1:0]=2'b10
SDR
ODSDRn=H (*2)
<LVDS>
THM3561
SCL
THM3561
SDA
SDA
SI
SO
IMODE[1:0]=2'b10
OMODE=H
SDR_PUPn=1 (*1)
ODSDRn=H (*2)
SCL
THM3561
SCK
マイコロコントローラ等
SDA
<LVDS>
<4線CMOS>
CSn
ホスト デバイス
THM3561
SCL
IMODE[1:0]=2'b11
OMODE=H
SDR_PUPn=0 (*1)
マイコロコントローラ等
<3線CMOS>
IMODE[1:0]=2'b01
SDR
CMOS(シングルエンド)
(*1)センサ信号使用時(内部レジスタ設定)
LVDS(差動)
(*2)センサ信号使用時
SDR
IMODE[1:0]=2'b01
図 11. カスケード接続
[マルチドロップ接続]
[CMOS接続]
<4線CMOS>
CSn
SCK
ホスト デバイス
<3線CMOS>
THM3561
SI
マイコロコントローラ等
SO
SCL
SDA
IMODE[1:0]=2'b11
OMODE=H
SDR_PUPn=0 (*1)
SDR
THM3561
THM3561
THM3561
IMODE[1:0]=2'b10
IMODE[1:0]=2'b10
IMODE[1:0]=2'b10
ODSDRn=L (*2)
ODSDRn=L (*2)
ODSDRn=L (*2)
THM3561
THM3561
THM3561
IMODE[1:0]=2'b01
IMODE[1:0]=2'b01
IMODE[1:0]=2'b01
ODSDRn=L (*2)
ODSDRn=L (*2)
ODSDRn=L (*2)
CMOS(シングルエンド)
LVDS(差動)
[LVDS接続]
<4線CMOS>
CSn
ホスト デバイス
SCK
<LVDS>
THM3561
SDA
SI
マイコロコントローラ等
SO
SCL
IMODE[1:0]=2'b11
OMODE=L
SDR_PUPn=0 (*1)
SDR
(*1)センサ信号使用時(内部レジスタ設定)
(*2)センサ信号使用時
図 12. マルチドロップ接続
Copyright(C)2015 THine Electronics, Inc.
18/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
接続方法(続き)
[カスケード/マルチドロップ混在接続]
図 13. カスケード/マルチドロップ混在接続
マルチドロップ接続およびカスケード/マルチドロップ混在接続を行う場合、センサ信号はアドレス指定モードのみ使用できます。
センサ信号を使用する場合、複数デバイスが接続される SDR_OUT 出力をオープンドレインモード(ODSDRn 端子 =“L”) と
して下さい。また、対向となるデバイスの SDR_IN 入力を内部プルアップ ON (SDR_PUPn レジスタ = “L”) に設定
して下さい。
マルチドロップ接続(カスケード接続との混在を含む) にてセンサ信号をご使用いただく場合、LVDS 接続の場合に比べ、
CMOS 接続では転送速度が大きく低下いたします。この構成を選択される場合、LVDS 接続でのご使用を推奨
いたします。通信速度等の詳細はアプリケーションノートをご参照ください。
Copyright(C)2015 THine Electronics, Inc.
19/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
パッケージ
図 14. パッケージ
Copyright(C)2015 THine Electronics, Inc.
20/21
THine Electronics, Inc.
Security E
THM3561_Rev1.01_J
諸注意とお願い
1. 本資料に記載された製品の仕様は、予告無く変更する場合がございます。
2. 本資料に記載された回路図は、あくまでも応用例として掲載されております。従って、お客
様の設計におかれましては十分な注意をお願い致します。また、文中の誤りにつきましても
その責を負いかねます。誤りが発見されましても直ちに修正できない場合がございますので、
ご了承ください。
3. 本資料には、弊社の著作権、ノウハウ等が含まれておりますので弊社にことわりなく、複製、
又は第三者に公開しないようにお願い申し上げます。
4. この製品を使用したことにより、第三者の工業所有権に係る問題が発生した場合、弊社製品
の構造製法及び機能に直接係る物以外につきましては、その責を負いかねますのでご了承く
ださい。
5. 本製品は一般的な電子機器に使用することを前提としております。従って極めて高い信頼性
を要求される用途(人命に直接係る医療機器、宇宙機器、原子力制御機器など)には、使用
しないでください。又、これ以外でも輸送機器の制御と安全性に関する装置、交通信号、各
種安全装置等にご使用の際には、適切な措置を講じたうえでご使用ください。
6. 弊社は製品の品質及び信頼性の向上について最大限の努力をはらっておりますが、半導体製
品はわずかながらある確率をもって故障が発生いたします。弊社製品の故障により、社会的、
公的な損害等を引き起こすことの無いように、十分な冗長設計、誤動作防止設計等を行って
ください。
7. 本製品は、耐放射線設計は行われておりませんので、ご注意願います。
8. 本製品が、外国為替及び外国貿易管理法の規定により戦略物資等に該当するか否かは、お客
様におれまして判断をお願い致します。
9. 本製品は端子間が異物の混入等によりショートされた場合、絶対最大定格を超える電圧の印
加、または誤作動により半導体製品もしくは周辺部品が破壊する可能性があります。破壊に
より発煙、発火の恐れがありますので、ヒューズ等、保護部品による安全対策を施すようお
願い致します。
THine Electronics, Inc.
sales@thine.co.jp
Copyright(C)2015 THine Electronics, Inc.
21/21
THine Electronics, Inc.
Security E