富士通セミコンダクター ファクトシート NP501-00019-2v0-J FRAM MB85RC256V MB85RC256Vは、不揮発性メモリセルを形成する強誘電体プロセスとCMOSプロセスを用いた シリアルインタフェース（I2C）の容量256KビットのFRAMです。 不揮発性メモリでありながら高速書込みが可能なため、ログ管理やレジュームデータの 格納などに最適です。 ■特長 ：32,768 ワード × 8 ビット ビット構成 2 線式シリアルインタフェース：シリアルクロック(SCL)とシリアルデータ(SDA)の 2 ポートですべての制御が可能 動作周波数 ：1 MHz（Max） 書込み／読出し耐性 ：1012 回 / バイト データ保持特性 ：10 年（＋85℃）, 95 年（＋55℃）, 200 年以上（＋35℃） 動作電源電圧 ：2.7V～5.5V 低消費電力 ：動作電流 200μA（Max＠1MHz）, ：スタンバイ電流 27μA（Typ） ：－40℃～＋85℃ ：プラスチック・SOP, 8 ピン（FPT-8P-M02） ：プラスチック・SOP, 8 ピン（FPT-8P-M08） 両パッケージ品共に RoHS 指令に適合しています。 動作温度範囲 パッケージ ■オーダ型格 型格 パッケージ 出荷形態 MB85RC256VPNF-G-JNE1 プラスチック・SOP,8 ピン(FPT-8P-M02) 3.90mm×5.05mm,1.27mm ピッチ チューブ MB85RC256VPNF-G-JNERE1 MB85RC256VPF-G-JNE2 MB85RC256VPF-G-JNERE2 プラスチック・SOP,8 ピン(FPT-8P-M08) 5.30mm×5.24mm,1.27mm ピッチ ■パッケージ参考例 プラスチック ・ SOP、8 ピン (FPT-8P-M02) 2013 年 5 月 プラスチック ・ SOP、8 ピン (FPT-8P-M02) 1/2 Copyright©2012-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved エンボステーピング チューブ エンボステーピング MB85RC256V ■端子配列図 (TOP VIEW) 端子番号 端子記号 機能説明 デバイスアドレス端子 (FPT-8P-M02) 1～3 A0～A2 4 VSS 5 SDA 6 SCL 本製品は同一データバス上に複数個(最大 8 個)のデバイスを接続できます。デバイスアド レスは、各々のデバイスを認識するために使用します。外部で VDD 端子または VSS 端子に 接続してください。この VDD,VSS 端子の組み合わせが、SDA 端子から入力されるデバイス・ アドレス・コードと一致したデバイスのみ動作します。A0,A1,A2 端子は、内部で VSS 端子 に各々プルダウンされており、端子がオープンの場合は"L"レベルとして認識します。 グランド端子 シリアルデータ入出力端子 メモリアドレスやデータを送受信する双方向端子です。複数のデバイスを接続できます。 出力はオープンドレインになっていますので、外部回路にプルアップ抵抗が必要です。 シリアルクロック端子 シリアルデータ入出力タイミングのクロックを入力する端子です。クロック立上りでデー タを取り込み、立下りでデータを出力します。 ライトプロテクト端子 ライトプロテクト端子が"H"レベルのとき、書込み不可です。"L"レベルのとき、すべての メモリ領域が書換え可能です。読出しは、ライトプロテクト端子の状態にかかわらず常に 可能です。ライトプロテクト端子は内部で VSS 端子にプルダウンされており、端子がオー プンの場合は"L"レベル(書込み可能状態)として認識します。 7 WP 8 VDD 電源電圧端子 (FPT-8P-M08) ■ブロック図 ■ I2C MB85RC256V は、2 線式シリアルインタフェース, I2C バスに対応しており、スレーブデバイスとして動作します。 I2C バスは、通信の役割が「マスタ」側と「スレーブ」側で明確に異なり、マスタ側が制御の主導権を持ちます。 また、パーティライン構成が可能となっており、１つのマスタで複数のスレーブデバイスと 接続できます。 このときスレーブ側はそれぞれ固有アドレスを持ち、マスタ側は、通信する スレーブをアドレスで指定してから通信を開始します。 NP501-00019-2v0-J 2013 年 5 月 2/2 Copyright©2012-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved