[AK1575] AK1575 Up Converter Mixer with Fractional-N Frequency Synthesizer and VCO 概 要 1. AK1575 は周波数変換において高い線形性が必要とされるアプリケーション向けの VCO およびフラク ショナル-N 周波数シンセサイザを内蔵した周波数ミキサです。ミキサ部は、シングルエンドの入力と差 動の出力の回路から構成され、入力は 20MHz から 500MHz まで出力は 690MHz から 4000MHz に対応し ています BIAS 端子に接続される抵抗により消費電流とアナログ性能の調整が可能です。ミキサ部は 電源電圧 4.75V~5.25V で動作します。 一方、ローカルは内蔵した VCO およびフラクショナル-N シンセサイザとローカル分周器により 262.5MHz~4400MHz を発生し,ミキサ部に供給するとともに、端子から外部に出力することができます。 AK1575 の周波数シンセサイザは内蔵の VCO をパワーダウンし、外部の VCO と組み合わせて、ロー カル周波数を発生させることができます。VCO および周波数シンセサイザをパワーダウンし、外部ロー カルでミキサを駆動させることもできます。VCO および周波数シンセサイザ部は電源電圧 2.7V~3.6V または 4.75V~5.25V で動作します。CPU インターフェースは 24bit のシリアルデータでインターフェー ス電圧 2.7V~5.25V で動作します。 特 長 2. 全体 RF 出力周波数範囲 : 690MHz to 4.0GHz IF 入力周波数範囲 20MHz to 500MHz 内部 LO 出力周波数範囲 262.5MHz to 4.4GHz 電源電圧 : 4.75V to 5.25 V (Mixer) 2.7 to 3.6V / 4.75 to 5.25V (Synth./VCO) 消費電力 パッケージ : 32 ピン QFN (0.5mm ピッチ、5mm × 5mm × 0.85mm) 動作温度 : -40°C ~ 85°C : 150mA typ. Synth/VCO 規格化位相雑音(フラクショナルモード時) 位相雑音 -218dBc/Hz -111dBc/Hz @100kHz fo=2.1GHz Mixer(frf=2GHz) 変換利得 -1.5dB typ. 入力 3 次インターセプトポイント +24dBm typ. 雑音指数 13dB typ Application 基地局間通信 セルラー基地局、リピータ M1552-J-00 1 2013/8 [AK1575] 目 次 3. 1. 概 要__________________________________________________________________ 1 2. 特 長__________________________________________________________________ 1 3. 目 次__________________________________________________________________ 2 4. ブロック図と機能説明_______________________________________________________ 3 5. 端子機能説明および配置 ___________________________________________________ 4 6. 絶対最大定格____________________________________________________________ 6 7. 推奨動作条件____________________________________________________________ 7 8. 電気的特性 _____________________________________________________________ 7 9. 機能説明 ______________________________________________________________ 11 10. ループフィルター接続図 ___________________________________________________ 12 11. レジスタマップ ___________________________________________________________ 13 12. ロック検出 ______________________________________________________________ 23 13. 周波数設定 ____________________________________________________________ 26 14. 高速引き込みモード ______________________________________________________ 27 15. VCO ___________________________________________________________________ 28 16. パワーアップシーケンス ____________________________________________________ 29 17. 標準測定回路___________________________________________________________ 30 18. LSI インターフェース回路 __________________________________________________ 32 19. 外形寸法図 ____________________________________________________________ 34 20. マーキング _____________________________________________________________ 35 M1552-J-00 2 2013/8 [AK1575] GND CPVDD PDN CPBIAS CPBUFVDD Lock Detect Dig LDO VREF1 ブロック図と機能説明 SVDD TEST1 TEST2 4. LD GND R Counter 8bit REFIN CLK DATA LE Phase Frequency Detector VIREFGEN Divider 1/N N=1,2,4,8 MIXINP MIXINN LOP LON MUX N-Counter VCOVDD VCNT VCO Calibration GND VREF2 GND VCO ΔΣ Modulator MIXBIAS CP Fast Counter Register 24bit PVDD Charge Pump OAVDD MUX MIXOUTN MIXOUTP LOVDD MIXVDD Mixer Fig.1 Block Diagram ブロック機能説明 ブロック 機能 MIXER IF 信号を、RF 信号に変換する、周波数ミキサです。 N divider VCO 信号を分周して、位相比較器(PFD)に渡します。 ΔΣ Modulator N divider のモジュラスをコントロールし、分数分周を実現します。 R counter 基準クロック信号を分周して、位相比較器(PFD)に渡します。 PFD(Phase Frequency Detector) 分周された VCO 信号と比較周波数の位相差を検出し、Charge Pump を駆動します。 Charge Pump PFD で検出された位相差に応じた電荷を出力します。 VCO 3 つのバンドに分けられた電圧制御発振器です。 M1552-J-00 3 2013/8 [AK1575] 5. 端子機能説明および配置 1. 端子機能 端子 番号 端子名 I/O 1 VREF1 AO 2 3 PVDD GND P G 4 MIXBIAS AI Connecting a register to the ground plane 5 6 MIXINN MIXINP AI AI Mixer input Mixer complementary input 7 MIXVDD P Mixer Power Supply 8 LOVDD P 9 10 MIXOUTP MIXOUTN AO AO Mixer Local Power Supply Mixer output Mixer complementary Output 11 PDN DI Power Control A logic low on this pin power down the device シュミットトリガ入力 12 LE DI Load Enable シュミットトリガ入力 13 CLK DI Serial Clock Input シュミットトリガ入力 14 DATA DI Serial Data Input シュミットトリガ入力 15 16 17 18 LD SVDD LOP LON DO P AIO AIO 19 OAVDD P 20 GND G 21 VCNT AI Control Input to VCO 22 VREF2 AO Connecting a capacitor to the ground plane 23 GND G 24 VCOVDD P VCO Power Supply 25 CPBIAS AI Connecting a registerto the ground plane 26 CP AO Charge Pump Output 27 GND G M1552-J-00 端子機能 Power Down 時 備考 Connecting a capacitor to the ground plane Synthesizer Power Supply Lock Detect Output Interface Power Supply Local complementary Input / Output Local Input / Output Open collector Open collector LOW Local Output Amplifier Power Supply 4 Tri-State 2013/8 [AK1575] 端子 番号 28 端子名 I/O CPVDD P Charge Pump Power Supply 29 CPBUFVDD P Charge Pump Pre-Buffer Power Supply 30 TEST1 DI Test enable:A logic low on this pin test mode the device. Pull Down シュミットトリガ入力 31 TEST2 DI Test enable:A logic low on this pin test mode the device. Pull Down シュミットトリガ入力 32 REFIN AI Reference Input 注1) Power Down 時 端子機能 備考 裏面中央の露出パッド(Exposed Pad)はグラウンドに接続して下さい。 欄記号説明 AI:Analog input pin DO: Digital output pin AO:Analog output pin P: Power supply pin AIO:Analog I/O pin G:Ground pin DI:Digital input pin 2. 端子配置図 24 23 22 21 20 19 18 17 25 16 26 15 27 14 28 13 33 29 12 30 11 31 10 32 9 1 2 3 4 5 6 7 8 32pin QFN (0.5mm pitch, 5mm x 5mm) Fig.2 M1552-J-00 Package Pin Layout (Top View) 5 2013/8 [AK1575] 6. 項目 電源電圧 記号 絶対最大定格 min. max. 単位 備考 VDD1 -0.3 5.5 V 注 1、注 2 VDD2 -0.3 5.5 V 注3 VDD3 -0.3 0 5.5 V 注4 0 V 電圧基準レベル、注 5 グランドレベル VSS 最大 RF 入力レベル RFPOW 12 dBm 注6 最大 Lo 入力レベル LOPOW 12 dBm 注7 アナログ入力電圧 VAIN VSS-0.3 VDD3+0.3 V 注 1、注 8 デジタル入力電圧 1 VDIN1 VSS-0.3 VDD1+0.3 V 注 1、注 9 デジタル入力電圧 2 VDIN2 VSS-0.3 VDD3+0.3 V 注 1、注 10 入力電流 IIN -10 10 mA 保存温度 Tstg -55 125 °C 注1 電圧は全て接地端子基準: 0V 注2 SVDD 端子が該当します。 注3 MIXVDD,LOVDD 端子が該当します。 注4 CPVDD,CPBUFVDD,PVDD,VCOVDD,OAVDD 端子が該当します。 注5 GND 端子が該当します。 注6 MIXINP,MIXINN 端子が該当します。 注7 LOP,LON 端子が該当します。 注8 VCNT,REFIN 端子が該当します。 注9 CLK,DATA,LE,PDN 端子が該当します。 注10 TEST1,TEST2 端子が該当します。 これらの値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証 されません。 M1552-J-00 6 2013/8 [AK1575] 7. 項目 記号 動作温度 電源電圧 MIN 推奨動作条件 TYP MAX 単位 85 °C Ta -40 VDD1 2.7 3.0 5.25 V VDD2 4.75 5 5.25 V 2.7 3 3.6 V 4.75 5 5.25 V VDD3 備考 注1 注2 注3 注1 端子 SVDD 端子が対象です。 注2 端子 MIXVDD,LOVDD 端子が対象です 注3 端子 CPVDD,CPBUFVDD,PVDD,VCOVDD,OAVDD 端子が対象です。 8. 電気的特性 1. デジタル DC 特性 項目 記号 条件 高レベル入力電圧 低レベル入力電圧 Vih Vil 高レベル入力電流 1 Iih1 高レベル入力電流 2 Iih2 低レベル入力電流 Iil 高レベル出力電圧 Voh Ioh = -500µA 低レベル出力電圧 Vol Iol = 500µA MIN TYP 単位 備考 V 注1 0.2×VDD1 V 注1 1 µA 注1 106 µA 注2 1 µA 注1 V 注3 V 注3 MAX 0.8×VDD1 Vih =VDD1=5.25V Vih = VDD2=5.25V Vil = 0V, VDD1=5.25V -1 27 -1 53 VDD1-0.4 0.4 注4 端子 CLK、DATA、LE、PDN が該当します。 注5 端子 TEST1、TEST2 が該当します。 注6 端子 LD が該当します。 M1552-J-00 7 2013/8 [AK1575] 2.シリアルインターフェースタイミング <書き込みタイミング> Tcsu Tlesu Tle LE (Input) Tch Tcl CLK (Input) Tsu DATA (Input) D19 Thd D18 6 D0 A3 A2 A1 A0 Fig.3 Serial Interface Timing シリアルインターフェースタイミング 項目 記号 MIN クロック L レベルホールド時間 Tcl 25 ns クロック H レベルホールド時間 Tch 25 ns クロックセットアップ時間 Tcsu 10 ns データセットアップ時間 Tsu 10 ns データホールド時間 Thd 10 ns LE セットアップ時間 Tlesu 10 ns Tle 25 ns LE パルス幅 M1552-J-00 8 TYP MAX 単位 備考 2013/8 [AK1575] 3. アナログ特性 特記なき場合VDD1=2.7~5.25V,VDD2=4.75~5.25V,VDD3=2.7~3.6V or 4.75~5.25V、-40℃<Ta<85℃, CPBIAS=27kohm,MIXBIAS=33kohm,IF入力周波数=200MHz,内部VCO使用時の規定です。 項目 Min. Typ. Max. 単位 RF Frequency Range 690 4000 MHz IF Frequency Range 20 500 MHz Internal LO Frequency Range 275 4400 MHz Internal VCO Frequency Range 2200 4400 MHz 備考 LO input Level1 -5 0 +5 dBm {MODE}=2,差動入力時 もしくは{MODE}=3 LO Input Level2 -5 0 +1 dBm {MODE}=2,シングル入力時 6 dBm {LOLV}=3 3 dBm {LOLV}=2 0 dBm {LOLV}=1 -6 dBm {LOLV}=0 LO Output Level @1GHz Mixer Mixer Input impedance 50 Ω with matching circuit Mixer Output impedance 200 Ω with matching circuit kΩ MIXBIAS 端子に接続します 電流調整用抵抗 22 33 56 RFOUT=2GHz Conversion Gain RF P1dB -4.5 -1.5 7 10 dBm 70 dBm 24 dBm 設計保証値 dB 設計保証値 IIP2 IIP3 20 NF 1.5 13 Local Leakage LO-to-RF Local Leakage LO-to-IF 16 dB -50 dBm Use internal VCO -50 dBc Use external Local -80 dBm Use internal VCO -70 dBc Use external Local RFOUT=1GHz NF 11 dB RFOUT=4GHz NF M1552-J-00 16 dBc 9 2013/8 [AK1575] 項目 MIN TYP MAX 単位 備考 REFIN 特性 入力感度 0.4 2 Vpp 入力周波数 10 300 MHz 位相比較器 位相検出器周波数 1.2 40 MHz チャージポンプ チャージポンプ最大値 2400 μA チャージポンプ最小値 300 μA 1 nA Icp TRI-STATE リーク電流 CP Output Range 0.5 チャージポンプ電流調整用抵 22 VDD3 -0.5 V 33 kΩ 27 抗 Ta=25℃ CPBIAS 端子に接続しま す Normalized Phase Noise -218 dBc/Hz VCO Operating Frequency Range 2100 3000 MHz VCO1 2700 3400 MHz VCO2 3400 4400 MHz VCO3 VCO sensitivity Phase Noise @2.1GHz fv×0.02 MHz/V 10kHz offset -85 dBc/Hz 100kHz offset -111 dBc/Hz 1MHz offset -132 dBc/Hz 10MHz offset -152 dBc/Hz 項目 MIN TYP MAX fv:発振周波数 単位 備考 消費電流 IDD1 1 2 IDD2 140 200 IDD3 150 210 IDD4 190 270 M1552-J-00 10 mA PDN=”L” mA PDN=”H”,{MIXEN}=1, {MODE}=0,{DIV}=0 PDN=”H”,{MIXEN}=1, mA {MODE}=0,{DIV}≧2 mA PDN=”H”,{MIXEN}=1, {MODE}=1,{DIV}≧2 2013/8 [AK1575] 9. 機能説明 ・動作モード AK1575 の動作モードは PDN 端子とレジスタにより下記のように制御されます。 Function 端子 PDN StandBy1 レジスタ {MIXEN} 各部動作 MODE [1] MODE [0] ミキサ部 シンセサイ VCO 部 LOP、 LON 端子 ザ部 禁止 “L” “H” X 0 X 0 X 0 OFF OFF OFF ON OFF ON OFF OFF Func1 Func2 StandBy2 Func3 Func4 Func5 Func6 “H” “H” “H” “H” “H” “H” “H” 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 OFF OFF OFF ON ON ON ON ON ON OFF ON ON ON OFF ON OFF OFF ON ON OFF OFF Output Input OFF OFF Output Input Input StandBy1: スタンバイモードです。消費電流が最小になります。レジスタの書き込みは可能です。 Func1: VCO、シンセサイザ部が動作し LOP、LON 端子より信号を外部に出力します。 Func2: シンセサイザ部のみ動作します。外部 VCO を用いて、PLL 動作させることができます。 StandBy2: スタンバイモードです。消費電流が最小になります。レジスタの書き込みは可能です。 Func3: VCO、シンセサイザ部、ミキサ部が動作します。 Func4: Func1 に加えてミキサ部が動作します。 Func5: Func2 に加えてミキサ部が動作します。 Func6: ミキサ部のみ動作します。LOP,LON 端子よりローカル信号を入力してください。 M1552-J-00 11 2013/8 [AK1575] 10. ループフィルター接続図 Phase Detector Loop Filter up R3 CP C1 down R2 C3 Timer C2 VCO Fig.4 Loop Filter Schematic M1552-J-00 12 2013/8 [AK1575] 11. レジスタマップ Name Data Address 0 0 0 1 0 0 1 0 Freq3 0 0 1 1 Function 0 1 0 0 Freq1 Freq2 D19~D0 レジスタ設定 Name D19 D18 D17 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 Address Freq1 0 0 0 VCO [1] VCO [0] DIV [1] DIV [0] 0 INT [11] INT [10] INT [9] INT [8] INT [7] INT [6] INT [5] INT [4] INT [3] INT [2] INT [1] INT [0] 0x01 Freq2 0 CP1 [2] CP1 [1] CP1 [0] 0 CP2 [2] CP2 [1] CP2 [0] FRAC [11] FRAC [10] FRAC [9] FRAC [8] FRAC [7] FRAC [6] FRAC [5] FRAC [4] FRAC [3] FRAC [2] FRAC [1] FRAC [0] 0x02 Freq3 R [7] R [6] R [5] R [4] R [3] R [2] R [1] R [0] MOD [11] MOD [10] MOD [9] MOD [8] MOD [7] MOD [6] MOD [5] MOD [4] MOD [3] MOD [2] MOD [1] MOD [0] 0x03 0 LDCNT SEL LD MTLD FAST EN FAST [3] FAST [2] FAST [1] FAST [0] CP HIZ DSM ON MIX EN MODE MODE [1] [0] LOLV [1] LOLV [0] 0x04 Function CALTM CALTM CALTM CALTM [3] [2] [1] [0] MS1552-J-00 13 2013/8 [AK1575] ■レジスタ書き込み注意点 ①<アドレス 0x02、0x03>は<アドレス 0x01>書き込み時に、各回路へ反映されます。 ②<アドレス 0x04>は単独で書き込み可能です。 ③空欄のレジスタには”0”を入れてください。 電源投入直後は、レジスタ値が不確定です。確定させるためには全アドレスへの書込みが必要で す。レジスタの書込みについては、16.パワーアップシーケンスを参照してください。 MS1552-J-00 14 2013/8 [AK1575] < Address0x01 :Freq1 > D[16:15] VCO[1:0]:VCO 発振周波数の選択 使用する周波数に合わせて、VCO の発振周波数を選択します。 VCO[1:0] VCO 発振周波数範囲 Dec 周波数 0 2.1GHz~3.0GHz 1 3.0GHz~3.4GHz 2 3.4GHz~4.4GHZ 3 prohibit D[14:13] DIV[1:0]:LoDivier 分周数の設定 使用する周波数に合わせて、LoDivider の分周数を選択します。 DIV[1:0] LoDivider 分周数 Dec 分周数 0 分周しない 1 2 分周 2 4 分周 3 8 分周 D[11:0] INT[11:0]:NDivider 整数分周数の設定 周波数シンセサイザの整数分周数を設定します。 35~4091 の範囲内で設定してください。 MS1552-J-00 15 2013/8 [AK1575] < Address0x02 :Freq2 > D[18: 16] CP1[2:0] : 通常状態のチャージポンプ電流値設定 CP2[2:0] : 高速引き込み動作時のチャージポンプ電流値設定 D[14:12] チャージポンプ電流の設定値を CP1、CP2 として 2 種類設定できます。 CP1 は通常状態のチャージポンプ電流設定値となります。 CP2 は高速引き込みモード時に反映されます。 チャージポンプ電流は下記数式で決定されます。 チャージポンプ電流[A]=Icp_min [A] ×(CP1or2 設定値+1) Icp_min [A] = 8.1 / BIAS ピン接続抵抗[ohm] チャージポンプ電流設定値 (typ) unit:μA CPBIAS 接続抵抗値 CP1[2:0] CP2[2:0] 33kohm 27kohm 22kohm 0 245 300 368 1 491 600 736 2 736 900 1105 3 982 1200 1473 4 1227 1500 1841 5 1473 1800 2209 6 1718 2100 2577 7 1964 2400 2945 D[11:0] FRAC[11:0]:NDivider 分数分周の分子の設定 周波数シンセサイザの分数分周の分子を設定します。 0≦FRAC<MOD の範囲内で設定してください。 0 に設定すると ΔΣ 部は停止し、整数分周 PLL として動作します。 MS1552-J-00 16 2013/8 [AK1575] < Address0x03 :Freq3 > D[19:12] R[7:0] : 8bit Reference Counter 注) 最大 PFD 周波数は 40MHzです。 R[13:0] Divide Ratio 0 設定禁止 1 1 2 2 3 3 4 4 ・ ・ ・ ・ ・ ・ 253 253 254 254 255 255 D[11:0] MOD[11:0]:NDivider 分数分周の分母の設定 周波数シンセサイザの分数分周の分母を設定します。 2≦MOD≦4095 の範囲内で設定してください。 MS1552-J-00 17 2013/8 [AK1575] < Address0x04 :function > D[19:16] CALTM[3:0] : VCO キャリブレーション精度設定 VCO の自走周波数のキャリブレーションの精度を設定します。{CALTM[3:0]}の値を大き くすると、キャリブレーションの精度は向上しますが、キャリブレーション時間は長く なります。以下の式に従った整数値を設定することを推奨します。ただし、{CALTM[3:0]} は 1 から 11 の範囲で設定してください。0 および 12 以上は設定禁止です。 {CALTM[3:0]}≧ log2(FPFD(PFD 周波数)/20000) キャリブレーション時間はおおよそ次の値となります。 キャリブレーション時間 = 1 /FPFD × {6 + 2^{CALTM[3:0]}×8 + 3} D[14] LDCNTSEL : Lock Detect Precision デジタルロック検出モード時の判定回数を設定します。 詳細は「ロック検出」章をご参照ください。 ロック検出回数 0: 15 1: 31 アンロック検出回数 0: 3 1: 7 D[13] LD : ロック検出機能切替設定 LD 端子(ロック検出端子)の機能を設定します。 詳細は「9. ロック検出」をご参照ください。 0: ディジタルロックディテクトモード 1: アナログロックディテクトモード MS1552-J-00 18 2013/8 [AK1575] D[12] MTLD : 2分周器動作設定 アンロック時に出力をMUTEする機能を設定します。 0: アンロック時に出力を MUTE しない。 1: アンロック時に出力を MUTE する。 ※{LD}=1 の時には{MTLD}=0 にしてください。 D[11] FASTEN : 高速引き込みモード設定 高速引き込みモードの有効/無効設定を行います。 0: 高速引き込みモード無効 1: 高速引き込みモード有効 高速引き込みモードの詳細は「11. 高速引き込みモード」をご参照ください。 MS1552-J-00 19 2013/8 [AK1575] D[10:7] FAST[3:0] : FAST カウンタ時間設定。 高速引き込みモードの有効時間を設定します。 FAST カウンタ設定値=511+FAST[3:0]×512 TIMER[3:0] タイマーカウント値 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 511 1023 1535 2047 2559 3071 3583 4095 4607 5119 5631 6143 6655 7167 7679 8191 D[6] CPHIZ : チャージポンプ出力 TRI-STATE 設定 チャージポンプ出力を Tri-State に設定します。 0: 通常出力 1: Tri-State D[5] DSMON : ΔΣ モジュレータの動作設定 整数分周設定時の ΔΣ モジュレータの動作を設定します 0: ΔΣ モジュレータを動作しない。 1: ΔΣ モジュレータを動作。 MS1552-J-00 20 2013/8 [AK1575] D[4] MIXEN : ミキサ電源設定 ミキサ部の動作を設定します。 0: スタンバイ 1: 動作 MS1552-J-00 21 2013/8 [AK1575] D[3:2] MODE[1:0] : ローカル動作設定 周波数シンセサイザ、VCO、LOP 端子、LON 端子の動作を設定します。 ローカル部動作 MODE[1:0] 0 内部のシンセサイザと VCO が動作します 内部のシンセサイザと VCO が動作し、LOP/LON 端子より出力しま 1 す 2 外部 VCO を内部のシンセサイザで動作させるモードです 3 外部で発生したローカル信号を使用するモードです D[1:0] LOLV[1:0] : ローカル出力パワー設定 {MODE[1:0]}=1 のとき、LOP,LON 端子より出力するローカル信号のパワーを設定します MS1552-J-00 LOLV[1:0] LOP,LON 出力パワー [dBm] 0 -6 1 0 2 3 3 6 22 2013/8 [AK1575] 12. ロック検出 ロックディテクトは< アドレス 0x04 >の D[13]の LD により出力の方法が選択されます。D[13] を”1”にした場合は Phase Detector より位相比較の結果がそのまま出力されます。(本 LSI ではこ れをアナログロック検出と呼びます。 )D[13]を”0”に設定した場合は内部ロジックに従い、ロック ディテクトが信号が出力されます。 (本 LSI ではこれをデジタルロック検出と呼びます。) デジタルロック検出の方法は以下の通りです。 周波数設定をした際、LD はアンロック状態(LOW)となります。 デジタルロック検出は位相誤差が=REFIN 周期以下の状態が続けて N 回検出されると LD 端子が HIGH となります。アンロックは LD 端子が HIGH の状態から位相誤差 T 以上が N 回続けて検出 されると LD 端子が LOW となります。 判定回数 N は< アドレス 0x04 >の D[14]=LDCNT で設定できます。 LDCNT 設定値とカウント回数 N アンロック⇒ロック 0:カウント回数 15 回 1:カウント回数 31 回 ロック⇒アンロック 0:カウント回数 3 回 1:カウント回数 7 回 ロックディテクト信号は以下に従います。 リファレンスクロック 位相比較周波数信号 T/2 発振周波数の分周クロック Phase detector の出力波形 サンプルできない ので無視される 有効 無視 無視 有効 無視 N 回のサンプル無視(T/2 以下)を 検出で LD が”High”になる。 LD 出力 R=1 の場合 MS1552-J-00 23 2013/8 [AK1575] リファレンスクロック 位相比較周波数信号 T 発振周波数の分周クロック Phase detector の出力波形 サンプルできない 有効 ので無視される サンプルできない ので無視される 有効 無視 N 回のサンプル無視(T 以下)を 検出で LD が”High”になる。 LD 出力 R > 1 の場合 Fig5. Digital Lock Detect Operations アンロック⇒ロック Unlock(LD=LOW) Flag=0 No Phase Error < T Yes Flag=Flag+1 No Flag>N Yes Lock(LD=HIGH) MS1552-J-00 24 2013/8 [AK1575] ロック⇒アンロック Lock(LD=HIGH) Flag=0 No Phase Error > T Yes Flag=Flag+1 No Flag>N Yes Unlock(LD=LOW) MS1552-J-00 25 2013/8 [AK1575] 13. 周波数設定 <シンセサイザの設定> 本 LSI では、次に示す計算式で周波数を設定します。 設定周波数=Ref Frequency*(INT+FRAC/MOD) Ref Frequency :比較周波数 INT :整数分周設定値 (アドレス 0x01:INT[11:0]参照) FRAC :分子設定値 (アドレス 0x02:FRAC[11:0]参照) MOD :分母設定値 (アドレス 0x03:MOD[11:0]参照) IN[11:0]は 35~4091 の範囲で設定してください。 FRAC[11:0]は 0≦FRAC≦(MOD-1)で設定してください。 MOD[11:0]は 2~4095 の範囲で設定してください。 ○ 設定値計算例 Ref Frequency=19.2MHz で、設定周波数=2460.1MHz を実現する場合、下記のように設定してく ださい。 INT = 128 FRAC = 25 MOD = 192 設定周波数 = 19.2MHz * (128 + (25 / 192) = 2460.1MHz 周波数設定は、 <アドレス 0x01,0x02,0x03>を書き込むことで、 設定されます。 <アドレス 0x02,0x03> は、アドレス 0x01 が書き込まれた時点で、内部回路に反映されます。 <アドレス 0x01>の書き込み時には、シンセサイザブロックがパワーオンしている必要がありま す。<アドレス 0x01>の書き込みをトリガーとして、周波数設定、VCO キャリブレーション、高 速引き込みカウンタが動作します。周波数を正しく設定するには、<アドレス 0x04>の {MODE[1:0]}レジスタが 0~3 で且つ PDN 端子が”H”状態のときに、アドレス 0x01 を書き込んで ください。 MS1552-J-00 26 2013/8 [AK1575] 14. 高速引き込みモード 本 IC では、< アドレス 0x04 >の{FASTEN}=”1”に設定することで、高速引き込みモードが有効 になります。 ○高速引き込みモード動作 {FASTEN}=”1”設定時に<アドレス 0x01>の書き込みを行うと、キャリブレーション実施後、高 速引き込みモードとなります。高速引き込みモードは、< アドレス 0x04 >の FAST[3:0]で設定さ れたタイマー区間だけ有効になり、チャージポンプ電流が CP2 設定になります。タイマー区間終 了後は、CP1 設定に戻ります。キャリブレーションについては 12.VCO をご参照ください。 タイマー区間 動作モード 通常状態 チャージポンプ 電流設定 CP1 設定 キャリブレーション 高速引き込み状態 Hi-Z CP2 設定 通常状態 CP1 設定 周波数切り替え<アドレス 0x01>書き込み Fig.6 .高速引き込みモードタイミングチャート ○タイマー時間 < アドレス 0x04>の{FAST[3:0]}で設定します。時間計算は次の数式に従います。 FAST カウンタ設定値=511+FAST[3:0]×512 MS1552-J-00 27 2013/8 [AK1575] 15. VCO ○ キャリブレーション 本 IC の VCO は広い周波数範囲を実現するため、3 つの独立した VCO を内蔵しています。3 つ の VCO の選択は、<アドレス 0x01>の{VCO[1:0]}レジスタにより行います。また、各 VCO は低 位相ノイズと低感度(Kvco),および広い周波数範囲を実現するために、複数のバンドに分割さ れており、周波数設定時に最適なバンドを選択するキャリブレーションを実施します。 本 IC は<アドレス 0x04>の{MODE[1]}レジスタが 0、且つ PDN 端子が”H”状態のときに、<アド レス 0x01>の書き込みを行うとキャリブレーションを開始します。キャリブレーション時にはコ ントロール電圧はIC内部で遮断され、内部の基準電圧に接続されます。また、キャリブレーシ ョン中はチャージポンプ出力はディセーブルとなります。 キャリブレーションを正しく実行するため、内部バイアスが安定している必要があります。この ため、<アドレス 0x01>書き込みは、LDO 安定後、PDN 端子の立ち上がりから<アドレス 0x01> 書き込みまで 500μs 以上待つ必要があります。キャリブレーションに要する時間はレジスタ {CALTM[3:0]}に依存します。{CALTM[3:0]}を大きくすると、キャリブレーションの精度は上 がりますが、キャリブレーションに要する時間は長くなります。十分なキャリブレーション精度 を実現するため、 {CALTM[3:0]}は下記の計算式で算出される値を推奨します。ただし、 {CALTM[3:0]}は 1 から 11 の範囲で設定してください。0 および 12 以上は設定禁止です。 {CALTM[3:0]}≧ log2(FPFD(PFD 周波数)/20000) また、キャリブレーションに要する時間は、おおよそ次の値となります。 キャリブレーション時間 = 1 /FPFD × {6 + 2^{CALTM[3:0]}×8 + 3} MS1552-J-00 28 2013/8 [AK1575] 16. パワーアップシーケンス min. 10msec ① min. 500usec ② ③ ④ PDN端子 VDD1,VDD2,VDD3 VREF1(LDO)出力 レジスタ書き込み 禁止 シンセ動作 パワーダウン ミキサ動作 パワーダウン 不安定 VCOキャリブレーション 高速引き込み ロック状態 動作 Fig.7 パワーアップシーケンス ① PDN 端子を”L”に設定し、電源(VDD1,VDD2,VDD3)を立ち上げます。 ② VREF1(LDO)安定時間 10msec 後、アドレス 0x01~0x04 を書き込みます。 ③ PDN 端子を”H”に設定すると、内部回路が動作状態となりますが、この状態では シンセサイザは不安定です。 ④ 内部バイアス回路安定時間 500usec 後、周波数設定(アドレス 0x01)を書き込む と、VCO はキャリブレーションを開始し、高速引き込み動作後シンセサイザはロ ック状態となります。高速引き込みと VCO キャリブレーションの詳細は、14.高 速引き込みモード、15.VCO をご覧ください。 注 1) 電源立ち上げ後のレジスタは初期値が不安定です。確定させるためには、全アドレス への書き込みが必要です。 注 2) 電源の立ち上がりから LDO が安定するまで約 10ms かかります。 MS1552-J-00 29 2013/8 [AK1575] 17. 標準測定回路 1.評価ボード回路図および外付け部品 Fig.8. Typical Evaluation Board Schematic AK1575 標準測定回路の外付け部品 Ref C1 C2 C3 C4 C5 C6 C7 C8 C9 Value 100pF 220nF 10nF 100pF 整合用 整合用 10nF 100pF 10nF Ref. C10 C11 C12 C13 C14 C15 C16 C17 C18 Value 2.7nF 100pF 整合用 整合用 整合用 整合用 整合用 整合用 整合用 Ref. C19 C20 C21 C22 C23 C24 C25 C26 C27 Value 10nF 100pF 100pF 10nF 100pF 10nF 470nF 100pF 10nF Ref. C28 C29 C30 C31 C32 C33 C34 C35 L1 Value Loop Filter Loop Filter Loop Filter 100pF 10nF 10nF 100pF 100pF 整合用 Ref. L2 L3 L4 L5 R1 R2 R3 R4 Value 整合用 整合用 整合用 整合用 33kΩ 27kΩ Loop Filter Loop Filter 注 1) パッケージ裏面中央の露出パッド(Exposed Pad)は、グランドへの接続してください。 注2) TEST1-2 端子は、グランドへ接続してください。 MS1552-J-00 30 2013/8 [AK1575] 2. LOP,LON に外部信号を入力する時の外付け回路 Fig 7 Circuit for local input LOP,LON に外部信号を入力する時の外付け部品 Ref C36 C37 Value 100pF 100nF 3. LOP,LON から信号を出力する時の外付け回路 Fig 8 Circuit for local output LOP,LON に内部信号を出力する時の外付け部品 Ref C38 C39 L7 L8 R5 MS1552-J-00 Value 100pF 100pF 180nH 180nH 50Ω 31 2013/8 [AK1575] 18. LSI インターフェース回路 ピン ピン名称 I/O R0 (Ω) (Typ.) 11 PDN DI 300 12 LE DI 300 13 CLK DI 300 14 DATA DI 300 30 TEST1 DI 300 31 TEST2 DI 300 番号 Cur (µA) (Typ.) 機能 デジタル入力端子 R0 デジタル入力端子 Pull-Down R0 100k(Typ.) デジタル出力端子 15 LD DO 21 VCNT I 100 32 REFIN I 300 MS1552-J-00 アナログ入力端子 R0 32 2013/8 [AK1575] ピン ピン名称 I/O R0 (Ω) (Typ.) 1 VREF1 AO 300 4 MIXBIAS AO 300 AI 300 AI 300 番号 22 25 VREF2 CPBIAS Cur (µA) (Typ.) 機能 アナログ入出力端子 R0 23 CP O アナログ出力端子 9 MIXOUTN O RF オープンコレクタ出力端子 10 MIXOUTP O 17 LOP IO 18 LON IO 5 MIXINN IO 6 MIXINP IO MS1552-J-00 RF オープンコレクタ入出力端子 RF 入力端子 33 2013/8 [AK1575] 19. 外形寸法図 0.85 0.05 B 25 32 24 1 0.10 C0.35 0.10 3.10 0.10 5.00 3.10 0.05 MAX A 5.00 16 9 0.10 M C A B 0.10 0.05 (0.20) 0.25 0.08 C C 0.50 Ref 注) MS1552-J-00 チップ裏面の露出パッド(Exposed Pad)は、グラウンドへ接続してください。 34 2013/8 0.40 0.10 8 17 [AK1575] 20. マーキング a. 形状 : QFN b. 端子数 : 32 c. 1 ピン表示 : ○ d. 品番 : 1575 e. デートコード : YWWL (4 桁) Y : 西暦年下 1 桁 (2013 年 → 3, 2014 年 → 4...) WW : 週 L : 製品ごとに同一週ウェハロットの区別 (A, B, C…) → ロットごとに A から付番 1575 YWWL (d) (e) ○(c) MS1552-J-00 35 2013/8 [AK1575] 重要な注意事項 0. 本書に記載された弊社製品(以下、 「本製品」といいます。 ) 、および、本製品の仕様につきましては、本製 品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した 情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊社および 第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。お客様の 機器設計において当該情報を使用される場合は、お客様の責任において行って頂くとともに、当該情報の 使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各種安 全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大 な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用されることを意図 しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合を除き、これらの用 途に本製品を使用しないでください。万が一、これらの用途に本製品を使用された場合、弊社は、当該使 用から生ずる損害等の責任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合があります。 本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害されることのない よう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行うことをお願いし ます。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍 事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者に提供す る場合は、 「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手続を行ってくだ さい。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、販売を禁止されて いる機器・システムに使用しないでください。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。本製 品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分 調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守しないことにより 生じた損害に関して、弊社は一切の責任を負いかねます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合はお客 様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。 MS1552-J-00 36 2013/8