Datasheet

THL3504_Rev.1.11_J
THL3504
24-channel Constant Current LED Driver with LVDS Interface
特長
＜ LED ドライバ部＞
・定電流シンク出力　24 チャンネル
・出力シンク電流　最大 40mA/ チャンネル
・出力耐圧　最大 40V
・チャンネル個別輝度調整 256 段階
・全体輝度調整 64 段階
・出力ディセーブル機能
概要
THL3504 は 24 チャンネルの定電流シンク出力を持
つ LED ドライバです。定電流値は外付けの抵抗に
より、3 系統の設定が可能です。
発振器、PWM 回路内蔵しており、レジスタ書き込
みにより LED の輝度を各チャンネル個別に 256 段
階で設定することができます。
シリアルインターフェースは、LVDS の差動 2 ペア
（クロック、データ）になっており、高ノイズ耐性、
高速、長距離伝送を実現します。
LVDSはカスケード接続とマルチドロップ接続の両
方に対応し、LED ドライバの配置、接続の自由度
が増します。
通信プロトコルはシンプルな片方向通信ですので、
CPU への負荷が小さく、制御しやすくなっており
ます。
＜シリアルインターフェース部＞
・2 線シリアル LVDS 入力　または
3 線シリアル CMOS レベル入力　最大 10Mbps
・3 線シリアル CMOS レベルから
2 線シリアル LVDS へのブリッジ機能
・2 線シリアル LVDS のリピーター機能
波形整形、タイミング補正付き
・デバイスアドレス指定（最大 62 個）
・全デバイス一括レジスタ書き込みも可能
アプリケーション
アミューズメント機器
LED バックライト
LED ディスプレイ
ディジタルサイネージ
イルミネーション
・各種保護機能内蔵
UVLO、短絡保護、サーマルシャットダウン
・電源電圧範囲：3.0 ～ 5.5V
・パッケージ：QFN 48-pin Exposed Pad
＜ブロック図＞
OUT0~OUT7
REXT0
REXT1
OUT8~OUT15 OUT16~OUT23
定電流出力
定電流
回路
定電流出力
定電流出力
PWM コントローラ
発振器
REXT2
設定用レジスタ
アドレス
A0~A5
データ
入力ロジック
LVDS 入力
LVDS 出力
SCL_INp
SCL
SCL_OUTp
SCL_INn
SCL_OUTn
SDA_INp
SDA
SDA_INn
SDA_OUTp
タイミング補正
SDA_OUTn
SCK SCL
CSn SDA
SI
MODE
3 線→ 2 線変換
Copyright©2015 THine Electronics, Inc.
1
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
■絶対最大定格
パラメータ
最大
単位
電源電圧VDD
条件
最小
-0.4
標準
6.0
V
ディジタル入力電圧 *注１
-0.5
6.0
V
40
V
150
°C
150
°C
LEDドライバ出力電圧
保存周囲温度
-55
ジャンクション温度 Tj
＊注１：端子 A0 のみ最大 VDD+0.5V。電源未投入時は端子 A0 に 0.5V 以上の電圧を印加しないで下さい。
■推奨動作条件
パラメータ
条件
最大
単位
5.5
V
LEDドライバ出力電圧
35
V
LEDドライバ出力電流　*注２
40
mA/ch
85
°C
電源電圧VDD
最小
標準
3.0
動作周囲温度 Ta
-40
＊注２：ご使用条件により電流波形にオーバーシュートが発生しますので、LED はパルス順方向電流の絶対
最大定格値が 80mA 以上のものをご使用下さい。
■電気的特性
条件
パラメータ
電源電流 *1
最小
標準
最大
単位
VDD=3.3V, LVDS出力終端抵抗なし
出力電流 Iout=20mA（REXT=2.4kΩ）
11
mA
VDD=3.3V, LVDS出力終端抵抗：100Ω
出力電流 Iout=20mA（REXT=2.4kΩ）
18
mA
VDD=5.0V, LVDS出力終端抵抗なし
出力電流 Iout=20mA（REXT=2.4kΩ）
13
mA
VDD=5.0V, LVDS出力終端抵抗：100Ω
出力電流 Iout=20mA（REXT=2.4kΩ）
21
mA
VDD=5.5V, LVDS出力終端抵抗：100Ω
出力電流 Iout=20mA（REXT=2.4kΩ）
内部発振周波数
28
fosc
UVLO スレッショルド電圧（VDD立ち上がり）
10
2.5
UVLO ヒステリシス電圧
0.1
定電流出力　チャンネル間誤差
定電流出力　デバイス間誤差
LEDドライバ出力オフリーク電流
ディジタル入力ハイレベル電圧（VIH）
ディジタル入力ローレベル電圧（VIL）
LVDS入力差動電圧（VID）
VIC=1.2V
VDD=3.0V
%
±6
10
%
μA
0.3VDD
V
V
V
μA
mV
±30
μA
240
mV
350
420
VDD=5.5V
1.1
2
±10
±100
VDD=3.3V
VDD=5.0V
LVDS出力コモンモード電圧（VOC）
Copyright©2015 THine Electronics, Inc.
V
±3
0.05VDD
LVDS入力リーク電流
LVDS出力差動電圧（VOD）
MHｚ
V
0.7VDD
ディジタル入力ヒステリシス電圧
ディジタル入力リーク電流
mA
1.25
mV
mV
480
1.4
mV
V
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
・3 線シリアル CMOS レベル入力（端子 MODE=High）
記号
パラメータ
条件
最小
標準
最大
単位
ｆSCK
SCL 周波数
ｔCH
SCL ハイ期間
40
10
MHｚ
ns
tCL
SCL ロー期間
40
ns
tDVCH
SI セットアップ時間
10
ns
tCHDX
SI ホールド時間
10
ns
tCHSL
CSn Not Active ホールド時間
40
ns
tSLCH
CSn Active セットアップ時間
40
ns
tCHSH
CSn Active ホールド時間
40
ns
tSHCH
CSn Not Active セットアップ時間
40
ns
tSHSL
CSn Not Active 期間
200
ns
・2 線シリアル LVDS 出力
記号
パラメータ
tr, tf
SCL・SDA遷移時間
tSTAH
条件
最小
標準
*2
最大
単位
10
ns
Header Condition ホールド時間
6
10
20
ns
tDSU
SDA セットアップ時間
6
10
20
ns
tDHO
SDA ホールド時間
5
tPWE
End Pulse 幅
25
tPD
ns
40
SCL 伝播遅延時間
70
ns
30
ns
・2 線シリアル LVDS 入力（端子 MODE=Low）
記号
パラメータ
fSCL
SCL 周波数
条件
最小
標準
最大
単位
10
MHｚ
tDAH
SCL ハイ期間
25
ns
tDAL
SCL ロー期間
25
ns
tSTAH
Header Condition ホールド時間
4
ns
tDSU
SDA セットアップ時間
4
ns
tDHO
SDA ホールド時間
3
ns
*1. カスケード接続では LVDS 出力に終端抵抗を接続しますが、終端抵抗 1 本あたり電源電圧 VDD に依存し
て 2.4 ～ 4.8mA の電流が流れるため、終端抵抗を接続しない場合と比べて消費電流が増大します。
＜終端抵抗接続あり＞
＜終端抵抗接続なし＞
SCL_OUTp
SCL_OUTn
100Ω
オープン
SDA_OUTp
SDA_OUTn
100Ω
オープン
*2. SCL・SDA 遷移時間測定条件
OUTp
負荷容量：50pF
終端抵抗：100Ω
OUTn
Copyright©2015 THine Electronics, Inc.
3
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
LVDS スペック
VID
INn
VIC=(INp+INn)/2
INp
VOD
OUTn
VOC=(OUTp+OUTn)/2
OUTp
INp: SCL_INp, SDA_INp
80%
OUTp-OUTn
0V
INn: SCL_INn, SDA_INn
OUTp: SCL_OUTp, SDA_OUTp
20%
OUTn: SCL_OUTn, SDA_OUTn
tr
tf
タイミングダイアグラム
tSHSL
・3 線シリアル CMOS レベル入力／ 2 線シリアル LVDS 出力タイミング
CSn
tCHSL tSLCH
tCL
tCH
tCHSH tSHCH
SCK
tDVCH tCHDX
Bit 7
SI
Bit 0
tPD
tPWE
SCL_OUT
tSTAH
tDSU
tDHO
End Pulse
Bit 7
SDA_OUT
Bit 0
Header Condition
・2 線シリアル LVDS 入力／ 2 線シリアル LVDS 出力タイミング
tDAL tDAH
SCL_IN
tSTAH tDSU
tDHO
Bit 7
SDA_IN
Header Condition
Bit 0
tPD
SCL_OUT
SDA_OUT
Bit 0
Bit 7
＊信号の表記について
差動信号 (SCL_INp - SCL_INn)、(SDA_INp - SDA_INn)、(SCL_OUTp - SCL_OUTn)、(SDA_OUTp - SDA_OUTn)
をそれぞれ単に SCL_IN、SDA_IN、SCL_OUT、SDA_OUT と表記します。
＊クロック入力 SCL_IN が High のときにデータ入力 SDA_IN が立ち下がることを ”Header Condition“ と定義し
ます。詳細は「2 線シリアル LVDS 入力」の項を参照して下さい。
Copyright©2015 THine Electronics, Inc.
4
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
■端子配置
OUT23
OUT22
OUT21
OUT20
OUT19
OUT18
MODE
REXT2
A5
A4
VDD
REXT1
（上面図）
48 47 46 45 44 43 42 41 40 39 38 37
GND
SDA_INn
SDA_INp
SCL_INn
SCL_INp
VDD
GND
SCL_OUTp
SCL_OUTn
SDA_OUTp
SDA_OUTn
GND
1
2
3
4
5
6
7
8
9
10
11
12
Exposed Pad
（底面側）
36
35
34
33
32
31
30
29
28
27
26
25
OUT17
OUT16
OUT15
OUT14
OUT13
OUT12
OUT11
OUT10
OUT9
OUT8
OUT7
OUT6
OUT0
OUT1
OUT2
OUT3
OUT4
OUT5
A0
A1
A2
A3
VDD
REXT0
13 14 15 16 17 18 19 20 21 22 23 24
＊ Exposed Pad は内部で GND に接続しています。必ず設計基板上の GND に接続して下さい。
■端子リスト
端子名
分類
機能
MODE
ディジタル入力
シリアルインターフェース入力モード選択
Low: 2線シリアルLVDS入力
High: 3線シリアルCMOSレベル入力
SCL_INp(SCK)
LVDS入力/
ディジタル入力
MODE=Low: 2線シリアルLVDS　クロック入力 - Positive
MODE=High: 3線シリアル　クロック入力 (SCK)
SCL_INn(CSn)
LVDS入力/
ディジタル入力
MODE=Low: 2線シリアルLVDS　クロック入力 - Negative
MODE=High: 3線シリアル　チップセレクト入力 (CSn)
SDA_INp(SI)
LVDS入力/
ディジタル入力
MODE=Low: 2線シリアルLVDS　データ入力 - Positive
MODE=High: 3線シリアル　データ入力 (SI)
SDA_INn
LVDS入力/
ディジタル入力
MODE=Low: 2線シリアルLVDS　データ入力 - Negative
MODE=High: Reserved（Low固定して下さい）
SCL_OUTp
LVDS出力
2線シリアルLVDS　クロック出力 - Positive
SCL_OUTn
LVDS出力
2線シリアルLVDS　クロック出力 - Negative
SDA_OUTp
LVDS出力
2線シリアルLVDS　データ出力 - Positive
SDA_OUTn
LVDS出力
2線シリアルLVDS　データ出力 - Negative
OUT0～OUT23
定電流出力
LEDドライバ出力チャンネル 0～23
REXT0
アナログ出力
定電流値設定用抵抗接続（OUT0～OUT7）
REXT1
アナログ出力
定電流値設定用抵抗接続（OUT8～OUT15）
REXT2
アナログ出力
定電流値設定用抵抗接続（OUT16～OUT23）
A0～A5
ディジタル入力
VDD
―
電源
GND
―
グランド
Copyright©2015 THine Electronics, Inc.
デバイスアドレス入力　ビット0～5
5
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
■レジスタの表記
アドレスは、先頭に ”R” を付けて、16 進数で表記します。　（例）R00　アドレス 00 番地のレジスタ
ビット位置は、”[ ]” を用いて表記します。　（例）R00[5:0]　アドレス 00 番地のビット 5 ～ 0
レジスタ値は、2 進数で表記する場合、末尾に ”b” を付けます。　（例）R00[5:0]=000000b
レジスタ値は、10 進数で表記する場合、末尾に何も付けません。　（例）R04[7:0]=160
レジスタ値は、16 進数で表記する場合、末尾に ”h” を付けます。　（例）R04=A0h
■レジスタマップ
アドレス
デフォルト値
R00[7]
0
PWM位相制御モード
0: 個別制御
1: グループ制御
R00[6]
0
LEDドライバ出力イネーブル
0: 出力ディセーブル
1: 出力イネーブル
R00[5:0]
R01[7:0]
R02[7:0]
R03[7:0]
R04[7:0]
R05[7:0]
R06[7:0]
R07[7:0]
R08[7:0]
R09[7:0]
R0A[7:0]
R0B[7:0]
R0C[7:0]
R0D[7:0]
R0E[7:0]
R0F[7:0]
R10[7:0]
R11[7:0]
R12[7:0]
R13[7:0]
R14[7:0]
R15[7:0]
R16[7:0]
R17[7:0]
R18[7:0]
000000b
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
00h
Copyright©2015 THine Electronics, Inc.
機能
説明
全体輝度調整
個別輝度調整～OUT0
個別輝度調整～OUT1
個別輝度調整～OUT2
個別輝度調整～OUT3
個別輝度調整～OUT4
個別輝度調整～OUT5
個別輝度調整～OUT6
個別輝度調整～OUT7
個別輝度調整～OUT8
個別輝度調整～OUT9
個別輝度調整～OUT10
個別輝度調整～OUT11
個別輝度調整～OUT12
個別輝度調整～OUT13
個別輝度調整～OUT14
個別輝度調整～OUT15
個別輝度調整～OUT16
個別輝度調整～OUT17
個別輝度調整～OUT18
個別輝度調整～OUT19
個別輝度調整～OUT20
個別輝度調整～OUT21
個別輝度調整～OUT22
個別輝度調整～OUT23
6
全体輝度=(レジスタ値+1)/64
個別輝度=レジスタ値/256
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
■機能説明
□定電流値の設定
LED ドライバ出力チャンネルの定電流値は、端子 REXT0、REXT1、REXT2 と GND 間に接続する外付け抵抗
で設定されます。外付け抵抗値 REXT は下記の式で算出されます。
REXT[kΩ]=
0.6 [V]
Iout [mA]
× 80
（Iout=20mA における標準値）
（計算例）Iout=20mA のとき、REXT=0.6/20 × 80=2.4[kΩ]
□レジスタ書き込み
設定用に 25 バイト（R00-R18）のレジスタを内蔵します。レジスタへの書き込みは、シリアルインターフェー
スを用いて行い、電源が供給されている間は値を保持します。レジスタ値を読み出すことはできません。
レジスタへの書き込みは、カスケード接続やマルチドロップ接続によって接続される全デバイスの電源電圧
VDD が 3.0V 以上で安定してから開始して下さい。
また、2 線シリアル LVDS 入力を使用する場合は、電源投入後、レジスタの書き込みを行う前に 2 線シリア
ル LVDS 入力の初期化を行って下さい。ただし、全レジスタ（R00-R18）を継続的に上書き（リフレッシュ）
する場合には、電源投入後や電源瞬断後などに 2 線シリアル LVDS 入力の初期化を行うことは不要です。
詳細は「2 線シリアル LVDS 入力の初期化」の項を参照して下さい。
□ UVLO
電源電圧が低い状態での誤動作を防止するため UVLO（Under Voltage Locked Out）回路を内蔵しています。電
源電圧 VDD が 2.5V（Typ.）に達するまでは、内部ロジック回路をリセット状態に保持し、LED ドライバ出
力および LVDS 出力は Hi-Z になります。また、UVLO 回路はヒステリシスを有しており、VDD の低下時に
は 2.4V（Typ.）で上記の UVLO 状態に入り、内部ロジック回路はリセットされ、レジスタにはデフォルト値
がセットされます。
UVLO スレッショルド（Typ.2.5V）
ヒステリシス（Typ.0.1V）
電源電圧 VDD
内部リセット信号
(Active-Low)
□短絡保護
LED ドライバ出力に流れる過剰な電流を制限するために、定電流値設定用抵抗接続端子 REXT0 ～ REXT2 の
短絡保護回路を内蔵しています。
端子 REXT0 ～ REXT2 が GND などに短絡した状態で LED ドライバ出力が ON した場合は、出力トランジス
タに大電流が流れてデバイスが故障する恐れがあります。短絡保護機能は、端子 REXT0 ～ REXT2 の短絡状
態を検出した場合に出力を OFF にする機能です。短絡状態が解消された場合には、自動的に通常動作に復帰
します。
ただし、使用環境や異常状態の継続時間によっては必ずしもデバイスの故障、劣化を防ぐことができない場
合があります。
□サーマルシャットダウン
熱によるデバイスの故障を防ぐために、サーマルシャットダウン回路を内蔵しています。ジャンクション温
度 Tj が絶対最大定格 150 ℃を超えるとサーマルシャットダウン回路が動作し、LED ドライバ出力を OFF し
ます。また、サーマルシャットダウン回路はヒステリシスを有しており、Tj が低下すると自動的に通常動作
に復帰します。
ただし、使用環境や異常状態の継続時間によっては必ずしもデバイスの故障、劣化を防ぐことができない場
合があります。
Copyright©2015 THine Electronics, Inc.
7
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□シリアル通信プロトコル
レジスタ設定用のシリアルインターフェースとして、2 線シリアル LVDS 入力または 3 線シリアル CMOS レ
ベル入力を端子 MODE によって選択できます。2 線シリアル LVDS 入力と 3 線シリアル CMOS レベル入力は
端子（SCL_INp/SCL_INn、SDA_INp/SDA_INn）を兼用し、端子 MODE=Low のときには 2 線シリアル LVDS
入力になり、端子 MODE=High のときは 3 線シリアル CMOS レベル入力になります。
・シリアルインターフェースはクロック同期式で、レジスタへの書き込みのみ行います（片方向通信）。
・データ長は 8 ビットで、MSB ファーストです。先頭ビットの指定方法は「2 線シリアル LVDS 入力」およ
び「3 線シリアル CMOS レベル入力」の項を参照して下さい。
・先頭ビットを含め、最初の 8 ビットを ”1st Byte”、次の 8 ビットを "2nd Byte" のように定義します。
・”1st Byte” ではレジスタ書き込みを行うデバイスアドレスを指定します。デバイスアドレスを 00h に指定す
ると全デバイスに書き込みを行います（ただし、端子 A5 ～ A0 によりデバイスアドレスを 00111111 に設定
したデバイスを除く）。
・”2nd Byte” ではレジスタのアドレスを指定します。
・”3rd Byte” 以降は書き込むレジスタ値を指定します。レジスタアドレスはレジスタ値 8 ビットを書くごとに
インクリメントされます。すなわち ”3rd Byte” で指定した値は ”2nd Byte” で指定したアドレスに書き込まれ、
”4th Byte” で指定した値は（”2nd Byte”+1）のアドレスに書き込まれます。
・レジスタ R00 ～ R18 以外には書き込みしないで下さい。
＜シリアルデータ＞
1st Byte
2nd Byte
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
レジスタアドレス
デバイスアドレス
先頭ビット
3rd Byte
Last Byte
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
レジスタ値
レジスタ値
□デバイスアドレス設定
端子 A0 ～ A5 によってシリアルインターフェースのデバイスアドレス 8 ビットのうち下位 6 ビットを設定し
ます。上位 2 ビットは 00 に固定されています。
（例）端子 A5=Low、A4=Low、A3=Low、A2=Low、A1=Low、A0=High の場合、
デバイスアドレスは、00000001（01h）に設定されます。
・端子 A0 ～ A5 を全て High に設定した場合、そのデバイスへのレジスタ書き込みは禁止されます。LED ド
ライバ出力を使用せず、2 線→ 2 線リピーター機能や 3 線→ 2 線ブリッジ機能のみ使用する場合は A0 ～ A5
を全て High に設定して下さい。
・デバイスアドレス 00000000（00h）は、全デバイスに書き込みを行うためのデバイスアドレスですので、基
本的には使用しないで下さい。
・通常は 00000001（01h）～ 00111110（3Eh）の範囲でデバイスアドレスを設定して下さい。
Copyright©2015 THine Electronics, Inc.
8
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□シリアルインターフェースの接続方法
THL3501（オープンドレイン出力 16ch）、THL3502（オープンドレイン出力 24ch）、THL3503（定電流出力
16ch）
、THL3504（定電流出力 24ch）の通信プロトコルは互換ですので、全てを混在させたマルチドロップ接
続とカスケード接続が可能です（複数の LVDS 出力どうしを接続することはできません）。
＊以下、THL3501、THL3502、THL3503、THL3504 をまとめて THL350X と表記します。
・2 線シリアル LVDS によるカスケード接続
ホスト（マイコン、CPU 等）が出力する 3 線シリアルを THL350X で 2 線シリアル LVDS に変換し、後段の
2 線シリアル LVDS 入力に 1 対 1 で接続します。カスケード接続可能なデバイス数に関しては、アプリケー
ションノートを参照して下さい。
2 線シリアル LVDS
3 線シリアル
CSn
Host
2 線シリアル LVDS
SCL
SCK
THL350X
THL350X
THL350X
端子 MODE=Low
端子 MODE=Low
SI
SDA
端子 MODE=High
・2 線シリアル LVDS によるマルチドロップ接続
ホスト（マイコン、CPU 等）が出力する 3 線シリアルを THL350X で 2 線シリアル LVDS に変換し、後段の
2 線シリアル LVDS 入力に 1 対複数で接続します。マルチドロップ接続可能なデバイス数に関しては、アプ
リケーションノートを参照して下さい。
2 線シリアル LVDS
3 線シリアル
SCL
CSn
Host
SCK
THL350X
SI
SDA
端子 MODE=High
THL350X
THL350X
端子 MODE=Low
端子 MODE=Low
・3 線シリアルによるマルチドロップ接続
ホスト（マイコン、CPU 等）が出力する 3 線シリアルを THL350X に 1 対複数で接続します。
CSn
Host
3 線シリアル
SCK
SI
THL350X
THL350X
端子 MODE=High
端子 MODE=High
Copyright©2015 THine Electronics, Inc.
9
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□ 3 線シリアル CMOS レベル入力
端子 MODE=High に設定すると、レジスタ設定用のシリアルインターフェースは 3 線シリアル CMOS レベル
入力になります。3 線シリアル CMOS レベル入力のチップセレクト CSn、クロック SCK、データ SI はそれぞ
れ、端子 SCL_INn、SCL_INp、SDA_INp に入力して下さい（SDA_INn は Low 固定にして下さい）。
・CSn が Low 期間中のクロック入力 SCK の立ち上がりエッジでデータ入力 SI を取り込みます。
・CSn の立ち下がり後、最初のクロック立ち上がりエッジで取り込んだデータが先頭ビットになります。
・"Last Byte" は Bit0 の後に CSn が立ち上がったときにレジスタに書き込まれます（CSn が立ち上がるまで
"Last Byte" の値はレジスタに書き込まれません）。
・Byte の途中で CSn が立ち上がった場合、その Byte はレジスタに書き込まれず、次の CSn の立ち下がりで
通信が最初（"1st Byte"）から開始されます。
＜ 3 線シリアル CMOS レベル入力＞
SCL_INn (CSn)
7
6
5
4
3
1
2
0
7
6
7
6
5
4
3
1
2
0
SCL_INp (SCK)
SDA_INp (SI)
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
“1st Byte“
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
“2nd Byte“
“Last Byte“
□ 2 線シリアル LVDS 入力
端子 MODE=Low に設定すると、レジスタ設定用のシリアルインターフェースは 2 線シリアル LVDS 入力
（SCL_INp/SCL_INn、SDA_INp/SDA_INn）になります。
・クロック入力 SCL_IN の立ち上がりエッジでデータ入力 SDA_IN を取り込みます。
・クロック入力 SCL_IN が High のときにデータ入力 SDA_IN が立ち下がることを ”Header Condition” と定義し、
”Header Condition” の後、最初のクロック立ち上がりエッジで取り込んだデータが先頭ビットになります。
”Header Condition” を除き、データ入力 SDA_IN はクロック入力 SCL_IN が Low のときのみ遷移することがで
きます。
・"Last Byte" は Bit0 の後に Active-Low のパルス ”End Pulse” を入力することでレジスタに書き込まれます（”End
Pulse” の立ち上がりエッジで "Last Byte" の値がレジスタに書き込まれます）。”End Pulse” が立ち上がる時、デー
タ出力 SDA_OUT は High でなくてはなりません。
・Byte の途中で ”Header Condition” を入力した場合、その Byte はレジスタに書き込まれず、最初（"1st Byte"）
から通信が開始されます。
＜ 2 線シリアル LVDS 入力＞
7
6
5
4
3
2
1
0
7
6
7
6
5
4
3
2
1
0 End Pulse
SCL_IN
SDA_IN
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
Header Condition
“1st Byte“
“2nd Byte“
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
“Last Byte“
＊ 3 線→ 2 線ブリッジ機能を使用することでホスト（マイコン、CPU 等）が出力する 3 線シリアルを 2 線シ
リアル LVDS に変換することができます。詳細は「3 線→ 2 線ブリッジ機能」の項を参照して下さい。
Copyright©2015 THine Electronics, Inc.
10
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□ 3 線→ 2 線ブリッジ機能
端子 MODE=High に設定すると、レジスタ設定用のシリアルインターフェースは 3 線シリアル CMOS レベル
入力（CSn、SCK、SI）になり、3 線シリアル CMOS レベル入力を 2 線シリアルに変換し LVDS 出力端子に
出力します。
・CSn が Low 期間中のクロック入力 SCK の立ち上がりエッジでデータ入力 SI をラッチして出力します。ク
ロック出力 SCL_OUT とデータ出力 SDA_OUT には、約 10ns（Typ）のセットアップ時間があります。
・CSn の立ち下がりで、2 線シリアル LVDS 出力に ”Header Condition” を生成します。
・CSn の立ち上がりで、クロック出力 SCL_OUT に Active-Low のパルス "End Pulse”（パルス幅：Typ.40ns）を
付加します。
・CSn が立ち上がるとデータ出力の SDA_OUT は High になります。これによりデータ出力 SDA_OUT が High
のときに、クロック出力 SCL_OUT の "End Pulse” が立ち上がります。
＜ 3 線→ 2 線ブリッジ＞
SCL_INn (CSn)
7
6
5
4
3
1
2
0
7
6
7
6
5
4
3
1
2
0
SCL_INp (SCK)
SDA_INp (SI)
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
7
6
5
4
3
1
2
0
7
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
6
7
6
5
4
3
1
2
0
End Pulse
SCL_OUT
SDA_OUT
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
Header Condition
“1st Byte“
“2nd Byte“
“Last Byte“
□ 2 線→ 2 線リピーター機能
端子 MODE=Low に設定すると、レジスタ設定用のシリアルインターフェースは 2 線シリアル LVDS 入力
（SCL_INp/SCL_INn、SDA_INp/SDA_INn）になり、クロックとデータのタイミングを補償して LVDS 出力端子に
出力します。
・クロック入力 SCL_IN の立ち上がりエッジでデータ入力 SDA_IN をラッチして出力します。クロック出力
SCL_OUT とデータ出力 SDA_OUT には、約 10ns（Typ）のセットアップ時間があります。
・”Header Condition” は再生成されて出力されます。
＜ 2 線→ 2 線リピーター＞
7
6
5
4
3
1
2
0
7
6
7
6
5
4
3
0 End Pulse
1
2
SCL_IN
SDA_IN
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
Header Condition
7
6
5
4
3
2
1
0
7
6
7
6
5
4
3
2
1
0
SCL_OUT
SDA_OUT
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 bit7 bit6
“1st Byte“
Copyright©2015 THine Electronics, Inc.
“2nd Byte“
11
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
“Last Byte“
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□ 2 線シリアル LVDS 入力の初期化
2 線シリアル LVDS 入力を使用する場合は、電源投入後、レジスタの書き込みを行う前に 2 線シリアル LVDS
入力の初期化を行って下さい。2 線シリアル LVDS 入力の初期化を行わない場合、最初のレジスタ書き込み
（”1st Byte” ～ ”Last Byte”）が行われない可能性があります。全レジスタ（R00-R18）を継続的に上書き（リフ
レッシュ）する場合など、最初のレジスタ書き込みが行われなくても良い場合には 2 線シリアル LVDS 入力
の初期化は不要です。
2 線シリアル LVDS 入力の初期化を行うには、3 線→ 2 線ブリッジを行う初段の 3 線シリアル CMOS レベル
入力で、CSn に Active-Low のパルス（パルス幅：Min.200ns）を入力することで、後段に接続する全デバイス
に対して 2 線シリアル LVDS 入力の初期化が行われます。カスケード接続を行っている場合、2 線シリアル
LVDS 入力の初期化完了にはカスケード段数分の伝播遅延時間を要します。
2 線シリアル LVDS
3 線シリアル
CSn
Host
2 線シリアル LVDS
SCL
SCK
THL350X
THL350X
SI
SDA
Active-Low パルスを入力
2 線シリアル LVDS 入力の初期化が行われる
＜ 2 線シリアル LVDS 入力の初期化＞
初期化パターン（例 1）
CSn に Low-Active のパルスを入力
SCL_INn (CSn)
3 線シリアル
CMOS レベル入力
Min.200ns
SCL_INp (SCK)
(High)
SDA_INp (SI)
(High)
SCL_OUT
2 線シリアル
LVDS 出力
SDA_OUT
初期化パターン
初期化パターン（例 2）
1st Byte（Device Address）
=FFh を入力
SCL_INn (CSn)
3 線シリアル
CMOS レベル入力
7
6
4
3
1
2
0
SCL_INp (SCK)
SDA_INp (SI)
(High)
7
2 線シリアル
LVDS 出力
5
6
5
4
3
2
1
0
SCL_OUT
SDA_OUT
初期化パターン
Copyright©2015 THine Electronics, Inc.
12
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
□個別輝度調整
LED の輝度は、LED ドライバ出力チャンネル（OUT0 ～ OUT23）個別に 256 段階でレジスタ設定（R01 ～
R18）します。個別輝度調整は PWM 制御でパルスのデューティ比の設定によって行います。
定電流出力の ON 期間の割合は、下記の式で表されます。
ON 期間の割合＝個別輝度調整レジスタ値／ 256
設定値が大きいほど ON 期間の割合が大きく、輝度が高くなります。レジスタ値が 0 の場合、定電流出力は
OFF（Hi-Z）状態を保持し、LED は消灯します。
＜個別輝度調整設定＞
約 27μs
個別輝度：255
ON
ON デューティ=255/256
OFF
個別輝度：254
ON
ON デューティ =254/256
OFF
ON
個別輝度：2
OFF
ON デューティ =2/256
ON
個別輝度：1
OFF
ON デューティ =1/256
個別輝度：0
OFF
ON デューティ =0/256
□全体輝度調整
LED ドライバ出力チャンネルごとの個別輝度調整に加えて、全チャンネルの輝度を一括で、64 段階でレジ
スタ設定（R00[5:0]）します。全体輝度調整は、個別輝度調整で生成したパルスを間引くことで行います。
個別輝度調整と全体輝度調整を合わせたトータルの定電流出力の ON 期間の割合は、下記の式で表されます。
ON 期間の割合＝（個別輝度調整レジスタ値／ 256）×（全体輝度調整レジスタ値 +1）／ 64　設定値が大きいほど ON 期間の割合が大きく、輝度が高くなります。
＜全体輝度調整設定＞
約 27us
0
1
2
3
4
5
6
7
8
9
10
11 55
56
57
58
59
60 61
62
63
0
1
2
3
4
0
1
2
3
4
5
6
7
8
9
10
11 55
56
57
58
59
60 61
62
63
0
1
2
3
4
0
1
2
3
4
5
6
7
8
9
10
11 55
56
57
58
59
60 61
62
63
0
1
2
3
4
0
1
2
3
4
5
6
7
8
9
10
11 55
56
57
58
59
60 61
62
63
0
1
2
3
4
0
1
2
3
4
5
6
7
8
9
10
11 55
56
57
58
59
60 61
62
63
0
1
2
3
4
全体輝度：63
ON デューティ=64/64
全体輝度：62
ON デューティ =63/64
全体輝度：2
ON デューティ =3/64
全体輝度：1
ON デューティ =2/64
全体輝度：0
ON デューティ =1/64
約 1.7ms
Copyright©2015 THine Electronics, Inc.
13
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
＊全輝度調整変更タイミングについて
全輝度調整は書き込みを行ったタイミングでそれまでに書き込まれたレジスタ値を破棄し、新たに書き込ま
れたレジスタ値に従い開始されます。そのため、全輝度調整のレジスタ値を書き込むタイミングによっては
一時的に輝度が変化することがあるため、ご注意下さい。
全体輝度：7
ON デューティ =8/64
0
1
2
3
4
5
6
7
8
9
10
11 12
13
14
15
16
17 18
19
20
0
1
2
3
4
5
6
7
8
9
10
11 12
13
0
1
2
3
5
6
21
0
1
2
3
10
11
全体輝度：1
ON デューティ =2/64
レジスタ書き込み
全体輝度：7
ON デューティ =8/64
4
7
8
9
全体輝度：1
ON デューティ =2/64
レジスタ書き込み
□ PWM 位相制御モード
スイッチングノイズを低減するため、PWM パルスの開始位置を各チャンネル異なる位相で制御します。
位相の制御モードは 2 通りからレジスタ設定（R00[7]）で選択します。
個別制御（R00[7]=0）では、全チャンネル異なる位相で PWM パルスが開始します。
グループ制御（R00[7]=1）では、3 チャンネルのグループごとに異なる位相で PWM パルスが開始します。
＜ PWM 位相制御モード設定＞
個別制御
（R00[7]=0）
OUT0
ON
OUT1
ON
ON
OUT2
ON
ON
ON
固定遅延
固定遅延
固定遅延
固定遅延
グループ制御（R00[7]=1）
グループ 0
グループ 1
OUT0
ON
ON
OUT1
ON
ON
OUT2
ON
ON
OUT3
ON
ON
OUT4
ON
ON
OUT5
ON
ON
固定遅延
Copyright©2015 THine Electronics, Inc.
固定遅延
14
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
LED ドライバ出力チャンネルを並列にして LED を駆動する場合は、PWM 位相制御モードをグループ制御
（R00[7]=1）に設定し、同一グループのチャンネルを並列にして LED を駆動して下さい。
＜グループ制御のグループ分け＞
グループ
出力チャンネル
グループ0
OUT0, OUT1, OUT2
グループ1
OUT3, OUT4, OUT5
グループ2
OUT6, OUT7, OUT8
グループ3
OUT9, OUT10, OUT11
グループ4
OUT12, OUT13, OUT14
グループ5
OUT15, OUT16, OUT17
グループ6
OUT18, OUT19, OUT20
グループ7
OUT21, OUT22, OUT23
端子名
OUT(n)
同一グループ
OUT(n+1)
OUT(n+2)
□ LED ドライバ出力イネーブル
レジスタ設定（R00[6]）により全 LED ドライバ出力チャンネルをディセーブルにすることができます。出力
ディセーブル（R00[6]=0）のとき、全LEDドライバ出力チャンネルはOFF（Hi-Z）状態になり、LEDは消灯します。
Copyright©2015 THine Electronics, Inc.
15
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
■パッケージ外形寸法図
QFN 48-pin
0 .0 5 S
0 .9 0 M A X
0 .6 5 ～ 0 .7 0
0 .2 0 R E F .
0 .0 5 M A X
0 .1 0
7 .0 0 b s c
7 .0 0 b s c
S
S E A T IN G P L A N E
1 P IN IN D E X
T O P V IE W
S ID E V IE W
5 .5 0 + /-0 .1 0
0 .3 5
5 .5 0 + /-0 .1 0
0 .0 9 R M IN
0 .3 5
1 P IN IN D E X
0 .2 0 R
0 .4 5
①
0 .4 0 + /-0 .0 5
48
0 .5 0 b s c
0 .4 0 + /-0 .0 5
0 .2 5 + 0 .0 5 /-0 .0 7
B O T T O M V IE W
Copyright©2015 THine Electronics, Inc.
U n it:m m
16
THine Electronics, Inc.
Security E
THL3504_Rev.1.11_J
諸注意 と お願い
1. 本資料に記載 さ れた製品の仕様は、 予告無 く 変更す る 場合がご ざい ます。
2. 本資料に記載 さ れた回路図は、 あ く ま で も 応用例 と し て掲載 さ れてお り ます。 従っ て、 お客様の設計にお
かれま し ては十分な注意をお願い致 し ます。 ま た、 文中の誤 り につ き ま し て も その責を負いかねます。 誤 り
が発見 さ れま し て も 、 直ちに修正で き ない場合がご ざい ますので、 ご了承 く だ さ い。
3. 本資料には、 弊社の著作権、 ノ ウ ハ ウ 等が含まれてお り ますので弊社に こ と わ り な く 、 複製、 又は第三者
に公開 し ない よ う にお願い申 し 上げ ます。
4. こ の製品を使用 し た こ と に よ り 、 第三者の工業所有権に係 る 問題が発生 し た場合、 弊社製品の構造製法及
び機能に直接係 る 物以外につ き ま し ては、 その責を負いかねますので ご了承 く だ さ い。
5. 本製品は一般的な電子機器に使用す る こ と を前提 と し てお り ます。 従っ て極めて高い信頼性を要求 さ れ る
用途 （人命に直接係 る 医療機器、 宇宙機器、 原子力制御機器な ど） には、 使用 し ないで く だ さ い。 又、 こ れ
以外で も 輸送機器の制御 と 安全性に関す る 装置、 交通信号、 各種安全装置等にご使用の際には、 適切な措置
を講 じ た う えで ご使用 く だ さ い。
6. 弊社は製品の品質及び信頼性の向上について最大限の努力をは ら っ てお り ますが、 半導体製品はわずかな
が ら あ る 確率を も っ て故障が発生いた し ます。 弊社製品の故障に よ り 、 社会的、 公的な損害等を引 き 起 こ す
こ と の無い よ う に、 十分な冗長設計、 誤動作防止設計等を行っ て く だ さ い。
7. 本製品は、 耐放射線設計は行われてお り ませんので、 ご注意願い ます。
8. 本製品が、 外国為替及び外国貿易管理法の規定に よ り 戦略物資等に該当す る か否かは、 お客様におかれま
し て判断をお願い致 し ます。
9. 本製品は端子間が異物の混入等に よ り シ ョ ー ト さ れた場合、 絶対最大定格を超え る 電圧の印加、 ま たは誤
作動に よ り 半導体製品 も し く は周辺部品が破壊す る 可能性があ り ます。 破壊に よ り 発煙、 発火の恐れがあ り
ますので、 ヒ ュ ーズ等、 保護部品に よ る 安全対策を施す よ う お願い致 し ます。
THine Electronics, Inc.
E-mail: [email protected]
Copyright©2015 THine Electronics, Inc.
17
THine Electronics, Inc.
Security E