本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 MB9B120T シリーズ 32 ビット マイクロコントローラ FM3 ファミリ Fact Sheet MB9B120T シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイ クロコントローラです。CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM のオン チップメモリとともに、周辺機能として、各種タイマ、A/D コンバータ、D/A コンバータ、各種通信インタフェー スなどにより構成されます。 1. − − − − − − − − − − − − − 特長 品種構成 2. 32 ビット ARM Cortex-M3 コア：プロセッサ版数：r2p1 クロック：最大動作周波数：60MHz ベースタイマ：16 チャネル(最大) 多機能タイマ：1 ユニット(最大) 次のブロックから選択 16 ビットフリーランタイマ×3 チャネル インプットキャプチャ×4 チャネル アウトプットコンペア×6 チャネル A/D 起動コンペア×2 チャネル 波形ジェネレータ×3 チャネル 16 ビット PPG タイマ×3 チャネル クアッドカウンタ MB9BF128S/129S：1 チャネル(最大) MB9BF128T/129T：2 チャネル(最大) デュアルタイマ：1 ユニット ウォッチドッグタイマ：1 チャネル(SW)+1 チャネル(HW) マルチファンクションシリアル：16 チャネル(最大) UART/CSIO/LIN/I2C より選択 外バスインタフェース DMA コントローラ：8 チャネル リアルタイムクロック：1 ユニット HDMI-CEC/リモコン受信：2 チャネル（最大） 時計カウンタ：1 ユニット 外部割込み：最大 32 本＋ノンマスカブル 1 本 12 ビット A/D コンバータ：24 チャネル（2 ユニット） 10 ビット D/A コンバータ：2 チャネル（最大） CRC アクセラレータ 低消費電力モード スリープ/タイマ/RTC/ディープスタンバイ RTC /ストップ/ディープスタンバイストップモードに対応 汎用 I/O ポート： MB9BF128S/129S：最大 122 本 MB9BF128T/129T：最大 154 本 ユニーク ID 内蔵 CR デバッグ シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP) エンベデッド・トレース・マクロセル (ETM) 低電圧検出機能 クロック監視機能 電源電圧：2.7V～5.5V Publication Number MB9B120T_NP706-00042 品名 MB9BF128S/T MB9BF129S/T フラッシュ メイン領域容量 (バイト) 1M 1.5M フラッシュ ワーク領域容量 (バイト) 64K 64K RAM 容量 (バイト) 160K 192K 項目 3. オーダ型格 パッケージ 型格 MB9BF128SPMC MB9BF129SPMC MB9BF128TPMC MB9BF129TPMC MB9BF128TBGL MB9BF129TBGL 4. プラスチック・LQFP(0.5mm ピッチ),144 ピン (FPT-144P-M08) プラスチック・LQFP(0.5mm ピッチ),176 ピン (FPT-176P-M07) プラスチック・BGA(0.8mm ピッチ),192 ピン (BGA-192P-M06) パッケージ参考例 プラスチック・LQFP、176 ピン (FPT-176P-M07) Revision 1.0 Issue Date July 16, 2014 Copyright © 2013-2014 Spansion All rights reserved. 商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™, ORNAND™ 及びこれらの組合せは、米国・日本ほか諸外国にお ける Spansion LLC の商標です。第三者の社名・製品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしく は登録商標となっている場合があります。 F a c t S h e e t 5. ブロック図 TRSTX,TCK, TDI,TMS TDO TRACEDx, TRACECLK SWJ-DP ETM TPIU ROM Table SRAM0 80/96 Kbytes D NVIC Sys AHB-APB Bridge: APB0(Max 32 MHz) Dual-Timer WatchDog Timer (Software) Clock Reset Generator INITX WatchDog Timer (Hardware) SRAM1 80/96 Kbytes Multi-layer AHB (Max 60 MHz) Cortex-M3 Core I @60 MHz(Max) Flash I/F Security On-Chip Flash 1 Mbytes+64 Kbytes/ 1.5 Mbytes+64 Kbytes DMAC 8ch. CSV X0 X1 X0A X1A CROUT AVCC, AVSS, AVRH ANxx Main Osc Sub Osc Source Clock PLL CR 4 MHz AHB-AHB Bridge CLK CR 100 kHz MADx External Bus I/F 12-bit A/D Converter Unit 0 MADATAx MCSXx,MDQMx, MOEX,MWEX, MALE,MRDY, MNALE,MNCLE, MNWEX,MNREX, MCLKOUT Unit 1 ADTGx TIOBx AINx BINx ZINx Base Timer 16-bit 16ch./ 32-bit 8ch. QPRC 2ch. A/D Activation Compare 2ch. IC0x FRCK0 16-bit Input Capture 4ch. 16-bit Free-run Timer 3ch. 16-bit Output Compare 6ch. Power-On Reset AHB-APB Bridge : APB2 (Max 32 MHz) TIOAx 10-bit D/Aconverter 2 Units AHB-APB Bridge : APB1 (Max 32 MHz) DAx LVD IRQ-Monitor Regulator C CRC Accelerator Watch Counter Deep Standby Ctrl WKUPx HDMI-CEC/ Remote Reciver Control CEC0_x, CEC1_x Real-Time Clock RTCCO, SUBOUT External Interrupt Controller 32pin + NMI INTx NMIX MD0, MD1 P0x, P1x, MODE-Ctrl DTTI0X RTO0x LVD Ctrl Waveform Generator 3ch. GPIO PIN-Function-Ctrl . . . PFx IGTRGx 16-bit PPG 3ch. Multi-function Timer × 1 Multi-function Serial I/F 16ch. HW flow control(ch.4) SCKx SINx SOTx CTS4 RTS4 ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. 2 MB9B120T_NP706-00042-1v0-J, July 16, 2014