DS706-00021-3v0-J

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
MB9B500B シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF504NB/RB, MB9BF505NB/RB, MB9BF506NB/RB
Data Sheet (Full Production)
Notice to Readers: 本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、
本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、
誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
Publication Number MB9B500B-DS706-00021
CONFIDENTIAL
Revision 3.0
Issue Date December 15, 2014
D a t a S h e e t
データシートの呼称に関するお知らせ
Spansion Inc.では、開発, 認定, 初期生産, 量産といった製品のライフサイクルを通してお客様に製品情報や
本来の仕様をお知らせすることを目的に、Advance Information あるいは Preliminary という呼称のデータシー
トを公開しております。ただし、いずれの場合においても、まずは最新の情報を入手していることを確認し
た上で設計を完成させてください。Spansion データシートの呼称は以下の通りです。ぞれぞれの内容につい
てご確認をお願いします。
Advance Information
Advance Information という呼称は、Spansion Inc.が 1 つ以上の特定の製品を開発中であるが、まだ生産を開
始していないことを意味しています。この呼称が付いた文書に記載されている情報は変更されることがあり、
場合によっては、製品の開発が中止となることもあります。したがって、Spansion Inc.は、Advance Information
に以下の条件を記載しています。
「本書には、Spansion Inc.が現在開発中の 1 つ以上の製品に関する情報が記載されており、お客様が
本製品を評価するのに役立てていただくことを目的としています。本製品を使用して設計される際に
はあらかじめ弊社までご連絡ください。Spansion Inc.は本製品に関する作業を予告なしに変更または
中止する権利を留保します。
」
Preliminary
Preliminary という呼称は、製品開発が進み、製造契約が発生したことを意味しています。この呼称は、製品
認定, 初期生産、それに続く、量産に至る前の製造工程における後続フェーズなど、製品のライフサイクル
のいくつかの側面を網羅するものです。Preliminary のデータシートに記載されている技術仕様は、製造に関
するこれらの側面を検討し、変更されることがあります。Spansion Inc.は、Preliminary に以下の条件を記載
しています。
「本書には、弊社製品に関する、最新の技術仕様が記載されています。Preliminary とは、製品認定が
完了し、初期生産を開始した状態であることを意味しています。効率および品質の維持が必要となる
生産工程のフェーズを経た結果、技術仕様に変更がある場合は、本書の次のバージョンまたは修正版
において改訂が行われることがあります。
」
呼称の組み合わせ
データシートの中には、各種呼称 (Advance Information, Preliminary, Full Production) の製品の組み合わせで
記載されているものがあります。このようなデータシートでは、必要に応じて、必ずこれらの製品やそれぞ
れの呼称を分かるように記載しています。通常は、先頭ページ, オーダ情報のページ, 電気的特性表と交流
消去およびプログラム表 (表の注釈内) を記載したページで分かります。先頭ページの免責事項で本通知に
ついて言及しています。
Full Production (呼称なし)
製品の生産開始後一定期間が経過し、わずかな変更のみで変更の必要がほぼない状態になると、Preliminary
の呼称はデータシートから削除されます。わずかな変更としては、速度オプション、動作温度範囲、パッ
ケージタイプ、VIO 電圧範囲の追加や削除など、入手可能な部品番号の注文数に影響を及ぼすものが挙げら
れます。変更とは、説明を分かりやすく書き替えたり、誤字や誤った仕様を訂正したりする必要のあるもの
です。Spansion Inc.は、この種の文書に以下の条件を適用しています。
「本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産
体制に入っており、本書の次のバージョンでは大きな変更はない見込みです。ただし、誤字や仕様の
訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
」
これらのデータシートの呼称に関してご不明な点がございましたら、最寄りの営業所までお問い合わせくだ
さい。
MB9B500B-DS706-00021-3v0-J, December 15, 2014
CONFIDENTIAL
MB9B500B シリーズ
32-bit ARM® Cortex®-M3 based Microcontroller
MB9BF504NB/RB, MB9BF505NB/RB, MB9BF506NB/RB
Data Sheet (Full Production)
 概要
MB9B500B シリーズは、高速処理とコストを求める組込み制御用途向けに設計された、高集積 32
ビットマイクロコントローラです。
MB9B500B シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび
SRAM のオンチップメモリとともに、周辺機能として、モータ制御用タイマ, A/D コンバータ, 各
種通信インタフェース(USB, CAN, UART, CSIO, I2C, LIN)により構成されます。
『FM3 ファミリペリフェラルマニュアル』において、このデータシートに記載されている製品は、
TYPE0 製品に分類されます。
(注意事項)
- ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
Publication Number MB9B500B-DS706-00021
Revision 3.0
Issue Date December 15, 2014
本書には、弊社製品に関する最新の技術仕様が記載されています。Spansion Inc.は、本製品の量産体制に入っており、本書の次のバージョンでは大きな変更はない見込みで
す。ただし、誤字や仕様の訂正、あるいは提供中の有効な組み合わせに関する変更が生じる可能性はあります。
CONFIDENTIAL
D a t a S h e e t
 特長
 32 ビット ARM Cortex-M3 コア
・プロセッサ版数 : r2p0
・最大動作周波数 : 80MHz
・メモリ保護ユニット(MPU) : 組込みシステムの信頼性を向上させます。
・ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの NMI(ノンマスカブル割込み)と 48
チャネルの周辺割込みに対応。16 の割込み優先度レベルを設定できます。
・ 24 ビットシステムタイマ(Sys Tick) : OS タスク管理用のシステムタイマです。
 オンチップメモリ
[フラッシュメモリ]
・最大 512 K バイト
・リードサイクル : 60MHz まで 0 ウエイトサイクル、それ以上の場合 2 ウエイトサイクル*
* : 命令プリフェッチ・バッファ機能により、連続アクセス時は、0 ウエイトサイクルとなります。
・コード保護用セキュリティ機能
[SRAM]
本シリーズは、合計最大 64K バイトのオンチップ SRAM を搭載します。
オンチップ SRAM は、2 つの独立した SRAM（SRAM0, SRAM1）により構成されます。
SRAM0 は、Cortex-M3 コアの I-Code バス、D-Code バスに接続します。
SRAM1 は、System バスに接続します。
・SRAM0：最大 32K バイト
・SRAM1：最大 32K バイト
 USB インタフェース
USB インタフェースはファンクションとホストで構成されます。
USB 用 PLL を搭載し、メインクロックを逓倍し USB クロックを生成できます。
[USB ファンクション]
・ USB2.0 Full-Speed 対応
・最大 6 本のエンドポイントをサポートします。
・エンドポイント 0 はコントロール転送
・エンドポイント 1～5 はバルク転送とインタラプト転送を選択可能
・エンドポイント 1～5 はダブルバッファ構成
[USB ホスト]
・ USB2.0 Full-Speed / Low-Speed 対応
・バルク転送, インタラプト転送, アイソクロナス転送をサポート
・ USB デバイスの接続/切断の自動検出
・ IN/OUT トークン時のハンドシェークパケットの自動処理
・最大パケット長 256 バイトをサポート
ウェイクアップ機能をサポート
 CAN インタフェース(最大 2 チャネル)
・ CAN 仕様 2.0A および 2.0B に準拠
・最大転送レート : 1 Mbps
・ 32 メッセージバッファ搭載
2
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 マルチファンクションシリアルインタフェース(最大 8 チャネル)
・ 16 段 × 9 ビット FIFO あり 4 チャネル(ch.4～ch.7)、FIFO なし 4 チャネル(ch.0～ch.3)
・チャネルごとに動作モードを次の中から選択できます。
・ UART
・ CSIO
・ LIN
・ I2C
[UART]
・全二重ダブルバッファ
・パリティあり/なし選択可能
・専用ボーレートジェネレータ内蔵
・外部クロックをシリアルクロックとして使用可能
・ハードウェアフロー・コントロール : CTS/RTS による送受信自動制御(ch.4 のみ)
・豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
[CSIO]
・全二重ダブルバッファ
・専用ボーレートジェネレータ内蔵
・オーバランエラー検出機能
[LIN]
・ LIN プロトコル Rev.2.1 対応
・全二重ダブルバッファ
・マスタ/スレーブモード対応
・ LIN break field 生成(13～16 ビット長に変更可能)
・ LIN break デリミタ生成(1～4 ビット長に変更可能)
・豊富なエラー検出機能(パリティエラー, フレーミングエラー, オーバランエラー)
2
[I C]
・ Standard-mode(最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
 外部バスインタフェース
・ SRAM, NOR と NAND フラッシュデバイスに対応
・最大 8 チップセレクト
・ 8/16 ビットデータ幅
・最大 25 ビットのアドレスビット
・最大アクセスサイズ：256M バイト
 DMA コントローラ(8 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持ち、CPU と並列動作できます。
・ 8 つの独自に構成かつ動作可能なチャネル
・ソフトウェア要求、または内蔵周辺機能要求による転送開始可能
・転送アドレス空間：32 ビット(4G バイト)
・転送モード : ブロック転送/ バースト転送/ デマンド転送
・転送データタイプ : バイト/ ハーフワード/ ワード
・転送ブロック数 : 1 ～ 16
・転送回数 : 1 ～ 65536
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
3
D a t a S h e e t
 A/D コンバータ(最大 16 チャネル)
[12 ビット A/D コンバータ]
・逐次比較型
・ 3 ユニット搭載
・変換時間 : 1.0μs@5V
・優先変換可能(2 レベルの優先度)
・スキャン変換モード
・変換データ格納用 FIFO 搭載(スキャン変換用：16 段, 優先変換用：4 段)
 ベースタイマ(最大 8 チャネル)
チャネルごとに動作モードを次の中から選択できます。
・ 16 ビット PWM タイマ
・ 16 ビット PPG タイマ
・ 16/32 ビットリロードタイマ
・ 16/32 ビット PWC タイマ
 多機能タイマ(最大 2 ユニット)
多機能タイマは、次のブロックで構成されます。
・ 16 ビットフリーランタイマ×3 チャネル / ユニット
・インプットキャプチャ×4 チャネル / ユニット
・アウトプットコンペア×6 チャネル / ユニット
・ A/D 起動コンペア×3 チャネル / ユニット
・波形ジェネレータ×3 チャネル / ユニット
・ 16 ビット PPG タイマ×3 チャネル / ユニット
モータ制御を実現する為に次の機能を用意しています。
・ PWM 信号出力機能
・ DC チョッパ波形出力機能
・デッドタイマ機能
・インプットキャプチャ機能
・ A/D コンバータ起動機能
・ DTIF(モータ緊急停止)割込み機能
 クアッドカウンタ(QPRC : Quadranture Position/Revolution Counter)
(最大 2 チャネル)
クアッドカウンタ(QPRC)は、ポジションエンコーダの位置を測定するために使います。また、設
定によりアップダウンカウンタとしても使用できます。
・ 3 つの外部イベント入力端子 AIN, BIN, ZIN の検出エッジを設定可能
・ 16 ビット位置カウンタ
・ 16 ビット回転カウンタ
・ 2 つの 16 ビットコンペアレジスタ
4
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 デュアルタイマ(32/16 ビットダウンカウンタ)
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウンカウンタで構成されます。
各タイマチャネルの動作モードを次の中から選択できます。
・フリーランモード
・周期モード(=リロードモード)
・ワンショットモード
 時計カウンタ
時計カウンタはスリープモードからのウェイクアップに使用します。
・インターバルタイマ : 最大 64s@サブクロック使用時(32.768kHz)
 ウォッチドッグタイマ(2 チャネル)
ウォッチドッグタイマは、タイムアウト値に達すると割込みまたはリセットを発生します。
本シリーズには、"ハードウェア"ウォッチドッグと"ソフトウェア"ウォッチドッグの 2 つの異なる
ウォッチドッグがあります。
"ハードウェア"ウォッチドッグタイマは内蔵低速 CR 発振で動作するため、ストップモード以外の
すべての低消費電力モードで動作します。
 外部割込み制御ユニット
・外部割込み入力端子 : 最大 16 本
・ノンマスカブル割込み(NMI)入力端子 : 1 本
 汎用 I/O ポート
本シリーズは、端子が外部バスまたは周辺機能に使用されていない場合、汎用 I/O ポートとして使
用できます。また、どの I/O ポートに周辺機能を割り当てるかを設定できるポートリロケート機能
を搭載しています。
・端子ごとにプルアップ制御可能
・端子レベルを直接読み出し可能
・ポートリロケート機能
・最大 100 本の高速汎用 I/O ポート@120pin Package
 CRC(Cyclic Redundancy Check)アクセラレータ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行い、受信データおよびストレージの
整合性確認処理負荷の軽減を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
・ CCITT CRC16 Generator Polynomial: 0x1021
・ IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
5
D a t a S h e e t
 クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR 発振, メイン PLL)から選択できます。
・メインクロック
・サブクロック
・内蔵高速 CR クロック
・内蔵低速 CR クロック
・メイン PLL クロック
: 4MHz～48MHz
: 32.768kHz
: 4MHz
: 100kHz
[リセット]
・ INITX 端子からのリセット要求
・電源投入リセット
・ソフトウェアリセット
・ウォッチドッグタイマリセット
・低電圧検出リセット
・クロックスーパバイザリセット
 クロック監視機能(CSV : Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常を監視します。
・外部クロック異常(クロック停止)が検出されると、リセットがアサートされます。
・外部周波数異常が検出されると、割込みまたはリセットがアサートされます。
 低電圧検出機能(LVD : Low Voltage Detect)
本シリーズは、2 段階で VCC の電圧を監視します。設定した電圧より VCC の電圧が下がった場
合、低電圧検出機能により割込みまたはリセットが発生します。
・ LVD1 : 割込みによりエラーを報告
・ LVD2 : オートリセット動作
 低消費電力モード
3 種類の低消費電力モードに対応しています。
・スリープ
・タイマ
・ストップ
 デバッグ
・シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
・エンベデッド・トレース・マクロセル(ETM)
 電源
2 種類の電源
・ワイドレンジ電圧対応
・ USB I/O 用電源
6
CONFIDENTIAL
: VCC
= 2.7V～5.5V
: USBVCC = 3.0V～3.6V(USB 使用時)
= 2.7V～5.5V(GPIO 使用時*)
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 品種構成
 メモリサイズ
品種名
MB9BF504NB/RB
MB9BF505NB/RB
MB9BF506NB/RB
オンチップフラッシュメモリ
オンチップ SRAM
 ファンクション
256Kbyte
32Kbyte
384Kbyte
48Kbyte
512Kbyte
64Kbyte
品種名
端子数
CPU
周波数
電源電圧範囲
USB2.0 (Function/Host)
CAN インタフェース
DMAC
外部バスインタフェース
マルチファンクションシリアル
(UART/CSIO/LIN/I2C)
ベースタイマ
(PWC/リロードタイマ/PWM/PPG)
3ch
多 A/D 起動コンペア
機インプットキャプチャ 4ch
能フリーランタイマ
3ch
タ
アウトプットコンペア
6ch
イ
3ch
マ波形ジェネレータ
PPG
3ch
クアッドカウンタ
デュアルタイマ
時計カウンタ
CRC アクセラレータ
ウォッチドッグタイマ
外部割込み
汎用 I/O ポート
12 ビット A/D コンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵 CR
低速
デバッグ機能
(注意事項)
MB9BF504RB
MB9BF505RB
MB9BF506RB
100
120
Cortex-M3
80MHz
2.7V to 5.5V
1ch
2ch (最大)
8ch
Addr:25bit (最大)
Data:8/16 bit
CS:5(最大)
SRAM, NOR フラッシュメモリ
Addr:25bit (最大)
Data:8/16 bit
CS:8(最大)
SRAM, NOR フラッシュメモリ,
NAND フラッシュメモリ
8ch (最大)
FIFO (16 段 × 9 ビット)あり:ch.4 ~ ch.7
FIFO なし: ch.0 ~ ch.3
8ch (最大)
2 units (最大)
2ch (最大)
1 unit
1 unit
Yes
1ch(SW) + 1ch(HW)
16pins (Max.)+ NMI × 1
80pins (最大)
100pins (最大)
16ch (3 units)
Yes
2ch
4MHz
100kHz
SWJ-DP/ETM
各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当て
ることはできません。ご使用される機能に応じて、I/O ポートのポートリロケート機能を
用いて、端子割当てを行う必要があります。
内蔵 CR のクロック周波数精度については、
『■電気的特性 4.交流規格 (3)内蔵 CR 発振
規格』を参照してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
MB9BF504NB
MB9BF505NB
MB9BF506NB
7
D a t a S h e e t
 パッケージと品種対応
MB9BF504NB
MB9BF505NB
MB9BF506NB
MB9BF504RB
MB9BF505RB
MB9BF506RB
LQFP: FPT-100P-M23 (0.5mm pitch)
○
-
LQFP: FPT-120P-M37 (0.5mm pitch)
-
○
BGA: BGA-112P-M04 (0.8mm pitch)
○ : 対応
○
-
品種名
パッケージ
(注意事項)
8
CONFIDENTIAL
各パッケージの詳細は「■パッケージ・外形寸法図」を参照してください。
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 端子配列図
・ FPT-100P-M23
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3/TX0_2/MAD00
P63/INT03_0/RX0_2/MAD01
P0F/NMIX/MAD02
P0E/CTS4_0/TIOB3_2/IC13_0/MAD03
P0D/RTS4_0/TIOA3_2/IC12_0/MAD04
P0C/SCK4_0/TIOA6_1/IC11_0/MAD05
P0B/SOT4_0/TIOB6_1/IC10_0/MAD06
P0A/SIN4_0/INT00_2/FRCK1_0/MAD07
P09/TRACECLK/TIOB0_2/RTS4_2
P08/TRACED3/TIOA0_2/CTS4_2
P07/TRACED2/ADTG_0/SCK4_2
P06/TRACED1/TIOB5_2/SOT4_2/INT01_1
P05/TRACED0/TIOA5_2/SIN4_2/INT00_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
VCC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
(TOP VIEW)
VCC
1
75 VSS
P50/INT00_0/AIN0_2/SIN3_1/RTO10_0/MDATA0
2
74 P20/INT05_0/CROUT/AIN1_1
P51/INT01_0/BIN0_2/SOT3_1/RTO11_0/MDATA1
3
73 P21/SIN0_0/INT06_1/BIN1_1
P52/INT02_0/ZIN0_2/SCK3_1/RTO12_0/MDATA2
4
72 P22/SOT0_0/TIOB7_1/ZIN1_1
P53/SIN6_0/TIOA1_2/INT07_2/RTO13_0/MDATA3
5
71 P23/SCK0_0/TIOA7_1/RTO00_1
P54/SOT6_0/TIOB1_2/RTO14_0/MDATA4
6
70 P1F/AN15/ADTG_5/FRCK0_1/MDATA15
P55/SCK6_0/ADTG_1/RTO15_0/MDATA5
7
69 P1E/AN14/RTS4_1/DTTI0X_1/MDATA14
P56/INT08_2/DTTI1X_0/MCSX7
8
68 P1D/AN13/CTS4_1/IC03_1/MDATA13
P30/AIN0_0/TIOB0_1/INT03_2/MDATA6
9
67 P1C/AN12/SCK4_1/IC02_1/MDATA12
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2/MDATA7
10
66 P1B/AN11/SOT4_1/IC01_1/MDATA11
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2/MDQM0
11
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/MDQM1
12
P34/FRCK0_0/TIOB4_1/TX0_1/MAD24
13
63 P18/AN08/SOT2_2/MDATA8
P35/IC03_0/TIOB5_1/RX0_1/INT08_1/MAD23
14
62 AVSS
P36/IC02_0/SIN5_2/INT09_1/MCSX3
15
61 AVRH
P37/IC01_0/SOT5_2/INT10_1/MCSX2
16
60 AVCC
P38/IC00_0/SCK5_2/INT11_1
17
59 P17/AN07/SIN2_2/INT04_1/MWEX
P39/DTTI0X_0/ADTG_2
18
58 P16/AN06/SCK0_1/MOEX
P3A/RTO00_0/TIOA0_1
19
57 P15/AN05/SOT0_1/MCSX0
P3B/RTO01_0/TIOA1_1
20
56 P14/AN04/SIN0_1/INT03_1/MCSX1
P3C/RTO02_0/TIOA2_1
21
55 P13/AN03/SCK1_1/MAD08
P3D/RTO03_0/TIOA3_1
22
54 P12/AN02/SOT1_1/TX1_2/MAD09
P3E/RTO04_0/TIOA4_1
23
53 P11/AN01/SIN1_1/INT02_1/RX1_2
P3F/RTO05_0/TIOA5_1
24
52 P10/AN00
VSS
25
51 VCC
65 P1A/AN10/SIN4_1/INT05_1/IC00_1/MDATA10
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
P44/TIOA4_0/RTO14_1/MAD18
P45/TIOA5_0/RTO15_1/MAD17
C
VSS
VCC
P46/X0A
P47/X1A
INITX
P48/DTTI1X_1/INT14_1/SIN3_2/MAD16
P49/TIOB0_0/IC10_1/AIN0_1/SOT3_2/MAD15
P4A/TIOB1_0/IC11_1/BIN0_1/SCK3_2/MAD14
P4B/TIOB2_0/IC12_1/ZIN0_1/MAD13
P4C/TIOB3_0/IC13_1/SCK7_1/AIN1_2/MAD12
P4D/TIOB4_0/FRCK1_1/SOT7_1/BIN1_2/MAD11
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2/MAD10
MD1
MD0
X0
X1
VSS
28
P41/TIOA1_0/RTO11_1/INT13_1/MAD21
P42/TIOA2_0/RTO12_1/MAD20
27
64 P19/AN09/SCK2_2/MDATA9
P43/TIOA3_0/RTO13_1/ADTG_7/MAD19
26
VCC
P40/TIOA0_0/RTO10_1/INT12_1/MAD22
LQFP - 100
＜注意事項＞
・ XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート
機能レジスタ(EPFR)で使用する端子を選択してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
9
D a t a S h e e t
・ FPT-120P-M37
VSS
P81/UDP0
P80/UDM0
USBVCC
P60/SIN5_0/TIOA2_2/INT15_1
P61/SOT5_0/TIOB2_2/UHCONX
P62/SCK5_0/ADTG_3/TX0_2/MAD00
P63/INT03_0/SIN5_1/RX0_2/MAD01
P64/TIOA7_0/SOT5_1/INT10_2
P65/TIOB7_0/SCK5_1
P66/SIN3_0/ADTG_8/INT11_2
P67/SOT3_0/TIOA7_2
P68/SCK3_0/TIOB7_2/INT12_2
P0F/NMIX/MAD02
P0E/CTS4_0/TIOB3_2/IC13_0/MAD03
P0D/RTS4_0/TIOA3_2/IC12_0/MAD04
P0C/SCK4_0/TIOA6_1/IC11_0/MAD05
P0B/SOT4_0/TIOB6_1/IC10_0/MAD06
P0A/SIN4_0/INT00_2/FRCK1_0/MAD07
P09/TRACECLK/TIOB0_2/RTS4_2
P08/TRACED3/TIOA0_2/CTS4_2
P07/TRACED2/ADTG_0/SCK4_2
P06/TRACED1/TIOB5_2/SOT4_2/INT01_1
P05/TRACED0/TIOA5_2/SIN4_2/INT00_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
VCC
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
(TOP VIEW)
VCC
1
90
VSS
P50/INT00_0/AIN0_2/SIN3_1/RTO10_0/MDATA0
2
89
P20/INT05_0/CROUT/AIN1_1
P51/INT01_0/BIN0_2/SOT3_1/RTO11_0/MDATA1
3
88
P21/SIN0_0/INT06_1/BIN1_1
P52/INT02_0/ZIN0_2/SCK3_1/RTO12_0/MDATA2
4
87
P22/SOT0_0/TIOB7_1/ZIN1_1
P53/SIN6_0/TIOA1_2/INT07_2/RTO13_0/MDATA3
5
86
P23/SCK0_0/TIOA7_1/RTO00_1
P54/SOT6_0/TIOB1_2/RTO14_0/MDATA4
6
85
P24/RX1_0/SIN2_1/INT01_2/RTO01_1
P55/SCK6_0/ADTG_1/RTO15_0/MDATA5
7
84
P25/TX1_0/SOT2_1/RTO02_1
P56/SIN1_0/INT08_2/DTTI1X_0/MCSX7
8
83
P26/SCK2_1/RTO03_1/MCSX4
P57/SOT1_0/MNALE
9
82
P27/INT02_2/RTO04_1/MCSX5
P58/SCK1_0/MNCLE
10
81
P28/ADTG_4/RTO05_1/MCSX6
P59/SIN7_0/RX1_1/INT09_2/MNWEX
11
80
P1F/AN15/ADTG_5/FRCK0_1/MDATA15
P5A/SOT7_0/TX1_1/MNREX
12
79
P1E/AN14/RTS4_1/DTTI0X_1/MDATA14
P5B/SCK7_0
13
78
P1D/AN13/CTS4_1/IC03_1/MDATA13
P30/AIN0_0/TIOB0_1/INT03_2/MDATA6
14
77
P1C/AN12/SCK4_1/IC02_1/MDATA12
P31/BIN0_0/TIOB1_1/SCK6_1/INT04_2/MDATA7
15
76
P1B/AN11/SOT4_1/IC01_1/MDATA11
P32/ZIN0_0/TIOB2_1/SOT6_1/INT05_2/MDQM0
16
75
P1A/AN10/SIN4_1/INT05_1/IC00_1/MDATA10
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/MDQM1
17
74
P19/AN09/SCK2_2/MDATA9
P34/FRCK0_0/TIOB4_1/TX0_1/MAD24
18
73
P18/AN08/SOT2_2/MDATA8
P35/IC03_0/TIOB5_1/RX0_1/INT08_1/MAD23
19
72
AVSS
P36/IC02_0/SIN5_2/INT09_1/MCSX3
20
71
AVRH
P37/IC01_0/SOT5_2/INT10_1/MCSX2
21
70
AVCC
P38/IC00_0/SCK5_2/INT11_1
22
69
P17/AN07/SIN2_2/INT04_1/MWEX
P39/DTTI0X_0/ADTG_2
23
68
P16/AN06/SCK0_1/MOEX
P3A/RTO00_0/TIOA0_1
24
67
P15/AN05/SOT0_1/MCSX0
P3B/RTO01_0/TIOA1_1
25
66
P14/AN04/SIN0_1/INT03_1/MCSX1
P3C/RTO02_0/TIOA2_1
26
65
P13/AN03/SCK1_1/MAD08
P3D/RTO03_0/TIOA3_1
27
64
P12/AN02/SOT1_1/TX1_2/MAD09
P3E/RTO04_0/TIOA4_1
28
63
P11/AN01/SIN1_1/INT02_1/RX1_2
P3F/RTO05_0/TIOA5_1
29
62
P10/AN00
VSS
30
61
VCC
43
44
45
46
47
48
49
50
51
52
53
54
INITX
P48/DTTI1X_1/INT14_1/SIN3_2/MAD16
P49/TIOB0_0/IC10_1/AIN0_1/SOT3_2/MAD15
P4A/TIOB1_0/IC11_1/BIN0_1/SCK3_2/MAD14
P4B/TIOB2_0/IC12_1/ZIN0_1/MAD13
P4C/TIOB3_0/IC13_1/SCK7_1/AIN1_2/MAD12
P4D/TIOB4_0/FRCK1_1/SOT7_1/BIN1_2/MAD11
P4E/TIOB5_0/INT06_2/SIN7_1/ZIN1_2/MAD10
P70/TX0_0/TIOA4_2
P71/RX0_0/INT13_2/TIOB4_2
P72/SIN2_0/INT14_2
P73/SOT2_0/INT15_2
60
42
P47/X1A
VSS
41
P46/X0A
59
40
VCC
X1
39
VSS
58
38
C
X0
37
P45/TIOA5_0/RTO15_1/MAD17
57
36
P44/TIOA4_0/RTO14_1/MAD18
MD0
35
P43/TIOA3_0/RTO13_1/ADTG_7/MAD19
56
34
P42/TIOA2_0/RTO12_1/MAD20
MD1
33
55
32
P41/TIOA1_0/RTO11_1/INT13_1/MAD21
P74/SCK2_0
31
VCC
P40/TIOA0_0/RTO10_1/INT12_1/MAD22
LQFP - 120
＜注意事項＞
・ XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート
機能レジスタ(EPFR)で使用する端子を選択してください。
10
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・ BGA-112P-M04
＜注意事項＞
・ XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の同一機能の端子が用意されていますので、拡張ポート
機能レジスタ(EPFR)で使用する端子を選択してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
11
D a t a S h e e t
 端子機能一覧
・端子番号別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
端子番号
LQFP-100 BGA-112 LQFP-120
12
CONFIDENTIAL
1
B1
1
2
C1
2
3
C2
3
4
B3
4
5
D1
5
6
D2
6
端子名
VCC
P50
INT00_0
AIN0_2
SIN3_1
RTO10_0
(PPG10_0)
MDATA0
P51
INT01_0
BIN0_2
SOT3_1
(SDA3_1)
RTO11_0
(PPG10_0)
MDATA1
P52
INT02_0
ZIN0_2
SCK3_1
(SCL3_1)
RTO12_0
(PPG12_0)
MDATA2
P53
SIN6_0
TIOA1_2
INT07_2
RTO13_0
(PPG12_0)
MDATA3
P54
SOT6_0
(SDA6_0)
TIOB1_2
RTO14_0
(PPG14_0)
MDATA4
入出力回路端子状態
形式
形式
-
E
H
E
H
E
H
E
H
E
I
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
端子名
入出力回路端子状態
形式
形式
P55
SCK6_0
(SCL6_0)
7
D3
7
ADTG_1
E
I
E
H
9
MCSX7
P57
SOT1_0
(SDA1_0)
E
I
10
MNALE
P58
SCK1_0
(SCL1_0)
E
I
E
H
E
I
E
I
E
H
RTO15_0
(PPG14_0)
MDATA5
P56
SIN1_0
(120pin only)
8
D5
8
INT08_2
DTTI1X_0
-
-
-
-
MNCLE
P59
SIN7_0
-
-
11
RX1_1
INT09_2
-
-
12
MNWEX
P5A
SOT7_0
(SDA7_0)
TX1_1
-
-
13
MNREX
P5B
SCK7_0
(SCL7_0)
P30
AIN0_0
9
E1
14
TIOB0_1
INT03_2
MDATA6
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
13
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
14
CONFIDENTIAL
10
E2
15
11
E3
16
12
E4
17
13
F1
18
14
F2
19
15
F3
20
16
G1
21
端子名
P31
BIN0_0
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
MDATA7
P32
ZIN0_0
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
MDQM0
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
MDQM1
P34
FRCK0_0
TIOB4_1
TX0_1
MAD24
P35
IC03_0
TIOB5_1
RX0_1
INT08_1
MAD23
P36
IC02_0
SIN5_2
INT09_1
MCSX3
P37
IC01_0
SOT5_2
(SDA5_2)
INT10_1
MCSX2
入出力回路端子状態
形式
形式
E
H
E
H
E
H
E
I
E
H
E
H
E
H
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
17
G2
22
18
F4
23
19
G3
24
-
B2
-
20
H1
25
21
H2
26
22
G4
27
23
H3
28
24
J2
29
25
26
L1
J1
30
31
27
J4
32
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子名
P38
IC00_0
SCK5_2
(SCL5_2)
INT11_1
P39
DTTI0X_0
ADTG_2
P3A
RTO00_0
(PPG00_0)
TIOA0_1
VSS
P3B
RTO01_0
(PPG00_0)
TIOA1_1
P3C
RTO02_0
(PPG02_0)
TIOA2_1
P3D
RTO03_0
(PPG02_0)
TIOA3_1
P3E
RTO04_0
(PPG04_0)
TIOA4_1
P3F
RTO05_0
(PPG04_0)
TIOA5_1
VSS
VCC
P40
TIOA0_0
RTO10_1
(PPG10_1)
INT12_1
MAD22
入出力回路端子状態
形式
形式
E
H
E
I
G
I
-
G
I
G
I
G
I
G
I
G
I
-
G
H
15
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
28
L5
33
29
K5
34
30
J5
35
-
K2
J3
H4
-
31
H5
36
端子名
P41
TIOA1_0
RTO11_1
(PPG10_1)
INT13_1
MAD21
P42
TIOA2_0
RTO12_1
(PPG12_1)
MAD20
P43
TIOA3_0
RTO13_1
(PPG12_1)
ADTG_7
MAD19
VSS
VSS
VSS
P44
TIOA4_0
RTO14_1
(PPG14_1)
入出力回路端子状態
形式
形式
G
H
G
I
G
I
-
G
I
G
I
MAD18
P45
TIOA5_0
32
L6
37
33
34
35
L2
L4
K1
38
39
40
36
L3
41
37
K3
42
38
K4
43
39
K6
44
RTO15_1
(PPG14_1)
MAD17
C
VSS
VCC
P46
X0A
P47
X1A
INITX
P48
DTTI1X_1
INT14_1
D
M
D
N
B
C
E
H
SIN3_2
MAD16
16
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
端子名
入出力回路端子状態
形式
形式
P49
TIOB0_0
IC10_1
40
J6
45
AIN0_1
E
I
E
I
E
I
E
I
E
I
E
H
E
I
SOT3_2
(SDA3_2)
MAD15
P4A
TIOB1_0
IC11_1
41
L7
46
BIN0_1
SCK3_2
(SCL3_2)
42
K7
47
43
H6
48
44
J7
49
MAD14
P4B
TIOB2_0
IC12_1
ZIN0_1
MAD13
P4C
TIOB3_0
IC13_1
SCK7_1
(SCL7_1)
AIN1_2
MAD12
P4D
TIOB4_0
FRCK1_1
SOT7_1
(SDA7_1)
BIN1_2
MAD11
P4E
TIOB5_0
INT06_2
45
K8
50
SIN7_1
ZIN1_2
-
-
51
MAD10
P70
TX0_0
TIOA4_2
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
17
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
端子名
入出力回路端子状態
形式
形式
P71
RX0_0
-
-
52
INT13_2
E
H
E
H
E
H
E
I
TIOB4_2
-
-
53
P72
SIN2_0
INT14_2
-
-
54
P73
SOT2_0
(SDA2_0)
INT15_2
-
-
55
P74
SCK2_0
(SCL2_0)
46
K9
56
MD1
C
D
47
L8
57
MD0
C
D
48
L9
58
X0
A
A
49
L10
59
X1
A
B
50
L11
60
VSS
-
51
K11
61
VCC
-
52
J11
62
P10
AN00
F
K
F
L
P11
AN01
53
J10
63
SIN1_1
INT02_1
RX1_2
-
K10
-
VSS
-
-
J9
-
VSS
-
64
P12
AN02
SOT1_1
(SDA1_1)
54
J8
F
K
F
K
TX1_2
55
H10
65
MAD09
P13
AN03
SCK1_1
(SCL1_1)
MAD08
18
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
56
H9
66
端子名
P14
AN04
SIN0_1
入出力回路端子状態
形式
形式
F
L
F
K
F
K
F
L
INT03_1
57
58
59
H7
G10
G9
67
68
69
MCSX1
P15
AN05
SOT0_1
(SDA0_1)
MCSX0
P16
AN06
SCK0_1
(SCL0_1)
MOEX
P17
AN07
SIN2_2
INT04_1
60
61
62
H11
F11
G11
70
71
72
63
G8
73
64
F10
74
65
F9
75
-
H8
-
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
MWEX
AVCC
AVRH
AVSS
P18
AN08
SOT2_2
(SDA2_2)
MDATA8
P19
AN09
SCK2_2
(SCL2_2)
MDATA9
P1A
AN10
SIN4_1
INT05_1
IC00_1
MDATA10
VSS
-
F
K
F
K
F
L
-
19
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
20
CONFIDENTIAL
66
E11
76
67
E10
77
68
F8
78
69
E9
79
70
D11
80
-
-
81
-
-
82
-
-
83
端子名
P1B
AN11
SOT4_1
(SDA4_1)
IC01_1
MDATA11
P1C
AN12
SCK4_1
(SCL4_1)
IC02_1
MDATA12
P1D
AN13
CTS4_1
IC03_1
MDATA13
P1E
AN14
RTS4_1
DTTI0X_1
MDATA14
P1F
AN15
ADTG_5
FRCK0_1
MDATA15
P28
ADTG_4
RTO05_1
(PPG04_1)
MCSX6
P27
INT02_2
RTO04_1
(PPG04_1)
MCSX5
P26
SCK2_1
(SCL2_1)
RTO03_1
(PPG02_1)
MCSX4
入出力回路端子状態
形式
形式
F
K
F
K
F
K
F
K
F
K
E
I
E
H
E
I
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
-
-
84
-
B10
C9
-
-
-
85
端子名
P25
TX1_0
SOT2_1
(SDA2_1)
RTO02_1
(PPG02_1)
VSS
VSS
P24
RX1_0
SIN2_1
入出力回路端子状態
形式
形式
E
I
-
E
H
E
I
E
I
E
H
E
H
INT01_2
RTO01_1
(PPG00_1)
P23
SCK0_0
(SCL0_0)
71
D10
86
TIOA7_1
RTO00_1
(PPG00_1)
72
E8
87
P22
SOT0_0
(SDA0_0)
TIOB7_1
ZIN1_1
P21
SIN0_0
73
C11
88
INT06_1
BIN1_1
74
C10
89
75
76
A11
A10
90
91
77
A9
92
78
B9
93
79
B11
94
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
P20
INT05_0
CROUT
AIN1_1
VSS
VCC
P00
TRSTX
P01
TCK
SWCLK
P02
TDI
E
E
E
E
E
E
21
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
80
A8
95
81
B8
96
82
C8
97
-
D8
-
83
D9
98
端子名
P03
TMS
SWDIO
P04
TDO
SWO
P05
TRACED0
TIOA5_2
SIN4_2
INT00_1
VSS
P06
TRACED1
TIOB5_2
SOT4_2
(SDA4_2)
入出力回路端子状態
形式
形式
E
E
E
E
E
F
-
E
F
E
G
E
G
E
G
E
H
E
I
INT01_1
84
A7
99
P07
TRACED2
ADTG_0
SCK4_2
(SCL4_2)
85
B7
100
P08
TRACED3
TIOA0_2
CTS4_2
86
C7
101
P09
TRACECLK
TIOB0_2
RTS4_2
P0A
SIN4_0
87
D7
102
INT00_2
FRCK1_0
MAD07
P0B
SOT4_0
(SDA4_0)
88
A6
103
TIOB6_1
IC10_0
MAD06
22
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
89
B6
104
90
C6
105
91
A5
106
-
D4
C3
-
92
B5
107
-
-
108
-
-
109
-
-
110
-
-
111
-
-
112
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子名
P0C
SCK4_0
(SCL4_0)
TIOA6_1
IC11_0
MAD05
P0D
RTS4_0
TIOA3_2
IC12_0
MAD04
P0E
CTS4_0
TIOB3_2
IC13_0
MAD03
VSS
VSS
P0F
NMIX
MAD02
P68
SCK3_0
(SCL3_0)
TIOB7_2
INT12_2
P67
SOT3_0
(SDA3_0)
TIOA7_2
P66
SIN3_0
ADTG_8
INT11_2
P65
TIOB7_0
SCK5_1
(SCL5_1)
P64
TIOA7_0
SOT5_1
(SDA5_1)
INT10_2
入出力回路端子状態
形式
形式
E
I
E
I
E
I
E
J
E
H
E
I
E
H
E
I
E
H
23
D a t a S h e e t
端子番号
LQFP-100 BGA-112 LQFP-120
24
CONFIDENTIAL
93
D6
-
-
94
C5
114
95
B4
115
96
C4
116
97
A4
117
98
A3
118
99
A2
119
100
A1
120
113
端子名
P63
INT03_0
RX0_2
MAD01
SIN5_1
P62
SCK5_0
(SCL5_0)
ADTG_3
TX0_2
MAD00
P61
SOT5_0
(SDA5_0)
TIOB2_2
UHCONX
P60
SIN5_0
TIOA2_2
INT15_1
USBVCC
P80
UDM0
P81
UDP0
VSS
入出力回路端子状態
形式
形式
E
H
E
I
E
I
E
H
H
O
H
O
-
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・端子機能別
XXX_1, XXX_2 のように、
「_(アンダバー)」がついている端子の、「_」以降の数字はリロケー
ションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。
拡張ポート機能レジスタ(EPFR)で使用する端子名を選択してください。
モジュール
端子名
ADC
ADTG_0
ADTG_1
ADTG_2
ADTG_3
ADTG_4
ADTG_5
ADTG_6
ADTG_7
ADTG_8
AN00
AN01
AN02
AN03
AN04
AN05
AN06
AN07
AN08
AN09
AN10
AN11
AN12
AN13
AN14
AN15
TIOA0_0
TIOA0_1
TIOA0_2
TIOB0_0
TIOB0_1
TIOB0_2
TIOA1_0
TIOA1_1
TIOA1_2
TIOB1_0
TIOB1_1
TIOB1_2
TIOA2_0
TIOA2_1
TIOA2_2
TIOB2_0
TIOB2_1
TIOB2_2
ベース
タイマ 0
ベース
タイマ 1
ベース
タイマ 2
機能
A/D コンバータ外部トリガ入力端子
A/D コンバータのアナログ入力端子。
ANxx は ADC Ch.xx を示します。
ベースタイマ ch.0 の TIOA 端子
ベースタイマ ch.0 の TIOB 端子
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
84
7
18
94
70
12
30
52
53
54
55
56
57
58
59
63
64
65
66
67
68
69
70
27
19
85
40
9
86
28
20
5
41
10
6
29
21
96
42
11
95
A7
D3
F4
C5
D11
E4
J5
J11
J10
J8
H10
H9
H7
G10
G9
G8
F10
F9
E11
E10
F8
E9
D11
J4
G3
B7
J6
E1
C7
L5
H1
D1
L7
E2
D2
K5
H2
C4
K7
E3
B4
99
7
23
114
81
80
17
35
110
62
63
64
65
66
67
68
69
73
74
75
76
77
78
79
80
32
24
100
45
14
101
33
25
5
46
15
6
34
26
116
47
16
115
25
D a t a S h e e t
モジュール
端子名
ベース
タイマ 3
TIOA3_0
TIOA3_1
TIOA3_2
TIOB3_0
TIOB3_1
TIOB3_2
TIOA4_0
TIOA4_1
TIOA4_2
TIOB4_0
TIOB4_1
TIOB4_2
TIOA5_0
TIOA5_1
TIOA5_2
TIOB5_0
TIOB5_1
TIOB5_2
TIOA6_1
ベース
タイマ 4
ベース
タイマ 5
ベース
タイマ 6
ベース
タイマ 7
CAN 0
CAN 1
26
CONFIDENTIAL
TIOB6_1
TIOA7_0
TIOA7_1
TIOA7_2
TIOB7_0
TIOB7_1
TIOB7_2
TX0_0
TX0_1
TX0_2
RX0_0
RX0_1
RX0_2
TX1_0
TX1_1
TX1_2
RX1_0
RX1_1
RX1_2
端子番号
LQFP- BGA- LQFP100 112 120
機能
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
ベースタイマ ch.4 の TIOB 端子
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
ベースタイマ ch.6 の TIOA 端子
ベースタイマ ch.6 の TIOB 端子
ベースタイマ ch.7 の TIOA 端子
ベースタイマ ch.7 の TIOB 端子
CAN インタフェース ch.0 の TX 出力
CAN インタフェース ch.0 の RX 入力
CAN インタフェース ch.1 の TX 出力
CAN インタフェース ch.1 の RX 入力
30
22
90
43
12
91
31
23
44
13
32
24
82
45
14
83
89
J5
G4
C6
H6
E4
A5
H5
H3
J7
F1
L6
J2
C8
K8
F2
D9
B6
35
27
105
48
17
106
36
28
51
49
18
52
37
29
97
50
19
98
104
88
71
72
13
94
14
93
54
53
A6
D10
E8
F1
C5
F2
D6
J8
J10
103
112
86
109
111
87
108
51
18
114
52
19
113
84
12
64
85
11
63
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
デバッガ
端子名
SWCLK
SWDIO
外部バス
SWO
TCK
TDI
TDO
TMS
TRACECLK
TRACED0
TRACED1
TRACED2
TRACED3
TRSTX
MAD00
MAD01
MAD02
MAD03
MAD04
MAD05
MAD06
MAD07
MAD08
MAD09
MAD10
MAD11
MAD12
MAD13
MAD14
MAD15
MAD16
MAD17
MAD18
MAD19
MAD20
MAD21
MAD22
MAD23
MAD24
MCSX0
MCSX1
MCSX2
MCSX3
MCSX4
MCSX5
MCSX6
MCSX7
機能
シリアルワイヤデバッグインタフェース
クロック入力
シリアルワイヤデバッグインタフェース
データ入出力
シリアルワイヤビューワ出力
J-TAG テストクロック入力
J-TAG テストデータ入力
J-TAG デバッグデータ出力
J-TAG テストモード状態入出力
ETM のトレース CLK 出力
ETM のトレースデータ出力
J-TAG テストリセット入力
外部バスインタフェースアドレスバス
外部バスインタフェースチップセレクト出力端子
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
78
B9
93
80
A8
95
81
78
79
81
80
86
82
83
84
85
77
94
93
92
91
90
89
88
87
55
54
45
44
43
42
41
40
39
32
31
30
29
28
27
14
13
57
56
16
15
8
B8
B9
B11
B8
A8
C7
C8
D9
A7
B7
A9
C5
D6
B5
A5
C6
B6
A6
D7
H10
J8
K8
J7
H6
K7
L7
J6
K6
L6
H5
J5
K5
L5
J4
F2
F1
H7
H9
G1
F3
D5
96
93
94
96
95
101
97
98
99
100
92
114
113
107
106
105
104
103
102
65
64
50
49
48
47
46
45
44
37
36
35
34
33
32
19
18
67
66
21
20
83
82
81
8
27
D a t a S h e e t
モジュール
端子名
外部バス
MDATA0
MDATA1
MDATA2
MDATA3
MDATA4
MDATA5
MDATA6
MDATA7
MDATA8
MDATA9
MDATA10
MDATA11
MDATA12
MDATA13
MDATA14
MDATA15
MDQM0
MDQM1
MNALE
MNCLE
MNREX
MNWEX
MOEX
MWEX
28
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
機能
外部バスインタフェースデータバス
外部バスインタフェースのバイトマスク信号出力
NAND フラッシュ出力端子をコントロールする
外部バスインタフェース ALE 信号
NAND フラッシュ出力端子をコントロールする
外部バスインタフェース CLE 信号
NAND フラッシュをコントロールする外部バス
インタフェースリード許可信号
NAND フラッシュをコントロールする外部バス
インタフェースライト許可信号
SRAM の外部バスインタフェースリード許可信号
SRAM の外部バスインタフェースライト許可信号
2
3
4
5
6
7
9
10
63
64
65
66
67
68
69
70
11
12
C1
C2
B3
D1
D2
D3
E1
E2
G8
F10
F9
E11
E10
F8
E9
D11
E3
E4
2
3
4
5
6
7
14
15
73
74
75
76
77
78
79
80
16
17
-
-
9
-
-
10
-
-
12
-
-
11
58
59
G10
G9
68
69
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
端子名
外部割込み
INT00_0
INT00_1
INT00_2
INT01_0
INT01_1
INT01_2
INT02_0
INT02_1
INT02_2
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_1
INT06_2
INT07_2
INT08_1
INT08_2
INT09_1
INT09_2
INT10_1
INT10_2
INT11_1
INT11_2
INT12_1
INT12_2
INT13_1
INT13_2
INT14_1
INT14_2
INT15_1
INT15_2
NMIX
機能
外部割込み要求 00 の入力端子
外部割込み要求 01 の入力端子
外部割込み要求 02 の入力端子
外部割込み要求 03 の入力端子
外部割込み要求 04 の入力端子
外部割込み要求 05 の入力端子
外部割込み要求 06 の入力端子
外部割込み要求 07 の入力端子
外部割込み要求 08 の入力端子
外部割込み要求 09 の入力端子
外部割込み要求 10 の入力端子
外部割込み要求 11 の入力端子
外部割込み要求 12 の入力端子
外部割込み要求 13 の入力端子
外部割込み要求 14 の入力端子
外部割込み要求 15 の入力端子
ノンマスカブル割込み入力
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
2
82
87
3
83
4
53
93
56
9
12
59
10
74
65
11
73
45
5
14
8
15
16
17
27
28
39
96
92
C1
C8
D7
C2
D9
B3
J10
D6
H9
E1
E4
G9
E2
C10
F9
E3
C11
K8
D1
F2
D5
F3
G1
G2
J4
L5
K6
C4
B5
2
97
102
3
98
85
4
63
82
113
66
14
17
69
15
89
75
16
88
50
5
19
8
20
11
21
112
22
110
32
108
33
52
44
53
116
54
107
29
D a t a S h e e t
モジュール
端子名
GPIO
P00
P01
P02
P03
P04
P05
P06
P07
P08
P09
P0A
P0B
P0C
P0D
P0E
P0F
P10
P11
P12
P13
P14
P15
P16
P17
P18
P19
P1A
P1B
P1C
P1D
P1E
P1F
P20
P21
P22
P23
P24
P25
P26
P27
P28
30
CONFIDENTIAL
機能
汎用入出力ポート 0
汎用入出力ポート 1
汎用入出力ポート 2
端子番号
LQFP- BGA- LQFP100 112 120
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
52
53
54
55
56
57
58
59
63
64
65
66
67
68
69
70
74
73
72
71
-
A9
B9
B11
A8
B8
C8
D9
A7
B7
C7
D7
A6
B6
C6
A5
B5
J11
J10
J8
H10
H9
H7
G10
G9
G8
F10
F9
E11
E10
F8
E9
D11
C10
C11
E8
D10
-
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
62
63
64
65
66
67
68
69
73
74
75
76
77
78
79
80
89
88
87
86
85
84
83
82
81
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
端子名
GPIO
P30
P31
P32
P33
P34
P35
P36
P37
P38
P39
P3A
P3B
P3C
P3D
P3E
P3F
P40
P41
P42
P43
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P57
P58
P59
P5A
P5B
機能
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
27
28
29
30
31
32
36
37
39
40
41
42
43
44
45
2
3
4
5
6
7
8
-
E1
E2
E3
E4
F1
F2
F3
G1
G2
F4
G3
H1
H2
G4
H3
J2
J4
L5
K5
J5
H5
L6
L3
K3
K6
J6
L7
K7
H6
J7
K8
C1
C2
B3
D1
D2
D3
D5
-
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
32
33
34
35
36
37
41
42
44
45
46
47
48
49
50
2
3
4
5
6
7
8
9
10
11
12
13
31
D a t a S h e e t
モジュール
端子名
GPIO
P60
P61
P62
P63
P64
P65
P66
P67
P68
P70
P71
P72
P73
P74
P80
P81
SIN0_0
SIN0_1
マルチ
ファンク
ション
シリアル
0
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンク
ション
シリアル
1
SIN1_0
SIN1_1
SOT1_0
(SDA1_0)
SOT1_1
(SDA1_1)
SCK1_0
(SCL1_0)
SCK1_1
(SCL1_1)
32
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
機能
汎用入出力ポート 6
汎用入出力ポート 7
汎用入出力ポート 8
マルチファンクションシリアルインタフェース
ch.0 の入力端子
マルチファンクションシリアルインタフェース
ch.0 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT0 として、I2C 端子(動作モード 4)
として使用するときは SDA0 として機能します。
マルチファンクションシリアルインタフェース
ch.0 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK0 として、I2C 端子(動作モード 4)とし
て使用するときは SCL0 として機能します。
マルチファンクションシリアルインタフェース
ch.1 の入力端子。
マルチファンクションシリアルインタフェース
ch.1 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT1 として、I2C 端子(動作モード 4)
として使用するときは SDA1 として機能します。
マルチファンクションシリアルインタフェース
ch.1 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK1 として、I2C 端子(動作モード 4)とし
て使用するときは SCL1 として機能します。
96
95
94
93
98
99
73
56
C4
B4
C5
D6
A3
A2
C11
H9
116
115
114
113
112
111
110
109
108
51
52
53
54
55
118
119
88
66
72
E8
87
57
H7
67
71
D10
86
58
G10
68
53
J10
8
63
-
-
9
54
J8
64
-
-
10
55
H10
65
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
端子名
マルチ
ファンク
ション
シリアル
2
SIN2_0
SIN2_1
SIN2_2
SOT2_0
(SDA2_0)
SOT2_1
(SDA2_1)
SOT2_2
(SDA2_2)
SCK2_0
(SCL2_0)
SCK2_1
(SCL2_1)
SCK2_2
(SCL2_2)
SIN3_0
SIN3_1
SIN3_2
SOT3_0
(SDA3_0)
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_0
(SCL3_0)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
マルチ
ファンク
ション
シリアル
3
機能
マルチファンクションシリアルインタフェース
ch.2 の入力端子
マルチファンクションシリアルインタフェース
ch.2 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT2 として、I2C 端子(動作モード 4)
として使用するときは SDA2 として機能します。
マルチファンクションシリアルインタフェース
ch.2 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK2 として、I2C 端子(動作モード 4)とし
て使用するときは SCL2 として機能します。
マルチファンクションシリアルインタフェース
ch.3 の入力端子
マルチファンクションシリアルインタフェース
ch.3 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT3 として、I2C 端子(動作モード 4)
として使用するときは SDA3 として機能します。
マルチファンクションシリアルインタフェース
ch.3 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK3 として、I2C 端子(動作モード 4)とし
て使用するときは SCL3 として機能します。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
59
G9
53
85
69
-
-
54
-
-
84
63
G8
73
-
-
55
-
-
83
64
F10
74
2
39
C1
K6
110
2
44
-
-
109
3
C2
3
40
J6
45
-
-
108
4
B3
4
41
L7
46
33
D a t a S h e e t
モジュール
端子名
マルチ
ファンク
ション
シリアル
4
SIN4_0
SIN4_1
SIN4_2
SOT4_0
(SDA4_0)
SOT4_1
(SDA4_1)
SOT4_2
(SDA4_2)
SCK4_0
(SCL4_0)
SCK4_1
(SCL4_1)
SCK4_2
(SCL4_2)
RTS4_0
RTS4_1
RTS4_2
CTS4_0
CTS4_1
CTS4_2
SIN5_0
SIN5_1
SIN5_2
SOT5_0
(SDA5_0)
SOT5_1
(SDA5_1)
SOT5_2
(SDA5_2)
SCK5_0
(SCL5_0)
SCK5_1
(SCL5_1)
SCK5_2
(SCL5_2)
マルチ
ファンク
ション
シリアル
5
34
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
機能
マルチファンクションシリアルインタフェース
ch.4 の入力端子
87
65
82
D7
F9
C8
102
75
97
マルチファンクションシリアルインタフェース
ch.4 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT4 として、I2C 端子(動作モード 4)
として使用するときは SDA4 として機能します。
88
A6
103
66
E11
76
83
D9
98
マルチファンクションシリアルインタフェース
ch.4 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK4 として、I2C 端子(動作モード 4)とし
て使用するときは SCL4 として機能します。
89
B6
104
67
E10
77
84
A7
99
マルチファンクションシリアルインタフェース
ch.4 の RTS 出力端子
90
69
86
91
68
85
96
15
C6
E9
C7
A5
F8
B7
C4
F3
105
79
101
106
78
100
116
113
20
マルチファンクションシリアルインタフェース
ch.5 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT5 として、I2C 端子(動作モード 4)
として使用するときは SDA5 として機能します。
95
B4
115
-
-
112
16
G1
21
マルチファンクションシリアルインタフェース
ch.5 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK5 として、I2C 端子(動作モード 4)とし
て使用するときは SCL5 として機能します。
94
C5
114
-
-
111
17
G2
22
マルチファンクションシリアルインタフェース
ch.4 の CTS 入力端子
マルチファンクションシリアルインタフェース
ch.5 の入力端子
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
端子名
機能
マルチ
ファンク
ション
シリアル
6
SIN6_0
SIN6_1
SOT6_0
(SDA6_0)
マルチファンクションシリアルインタフェース
ch.6 の入力端子
マルチファンクションシリアルインタフェース
ch.6 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT6 として、I2C 端子(動作モード 4)
として使用するときは SDA6 として機能します。
マルチファンクションシリアルインタフェース
ch.6 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK6 として、I2C 端子(動作モード 4)とし
て使用するときは SCL6 として機能します。
マルチファンクションシリアルインタフェース
ch.7 の入力端子
マルチファンクションシリアルインタフェース
ch.7 の出力端子。
UART/CSIO/LIN 端子(動作モード 0～3)として使用
するときは SOT7 として、I2C 端子(動作モード 4)
として使用するときは SDA7 として機能します。
マルチファンクションシリアルインタフェース
ch.7 のクロック I/O 端子。
UART/CSIO 端子(動作モード 0～2)として使用する
ときは SCK7 として、I2C 端子(動作モード 4)とし
て使用するときは SCL7 として機能します。
SOT6_1
(SDA6_1)
SCK6_0
(SCL6_0)
SCK6_1
(SCL6_1)
マルチ
ファンク
ション
シリアル
7
SIN7_0
SIN7_1
SOT7_0
(SDA7_0)
SOT7_1
(SDA7_1)
SCK7_0
(SCL7_0)
SCK7_1
(SCL7_1)
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
5
12
D1
E4
5
17
6
D2
6
11
E3
16
7
D3
7
10
E2
15
45
K8
11
50
-
-
12
44
J7
49
-
-
13
43
H6
48
35
D a t a S h e e t
端子番号
LQFP- BGA- LQFP100 112 120
モジュール
端子名
機能
多機能
タイマ 0
DTTI0X_0
DTTI0X_1
FRCK0_0
FRCK0_1
IC00_0
IC00_1
IC01_0
IC01_1
IC02_0
IC02_1
IC03_0
IC03_1
RTO00_0
(PPG00_0)
RTO00_1
(PPG00_1)
RTO01_0
(PPG00_0)
RTO01_1
(PPG00_1)
RTO02_0
(PPG02_0)
RTO02_1
(PPG02_1)
RTO03_0
(PPG02_0)
RTO03_1
(PPG02_1)
RTO04_0
(PPG04_0)
RTO04_1
(PPG04_1)
RTO05_0
(PPG04_0)
RTO05_1
(PPG04_1)
多機能タイマ 0 の RTO00～RTO05 出力を制御する
波形ジェネレータの入力信号
16 ビットフリーランタイマ ch.0 の外部クロック入
力端子
36
CONFIDENTIAL
18
69
13
70
17
65
16
66
15
67
14
68
F4
E9
F1
D11
G2
F9
G1
E11
F3
E10
F2
F8
23
79
18
80
22
75
21
76
20
77
19
78
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG00 として
機能します。
19
G3
24
71
D10
86
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG00 として
機能します。
20
H1
25
-
-
85
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG02 として
機能します。
21
H2
26
-
-
84
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG02 として
機能します。
22
G4
27
-
-
83
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG04 として
機能します。
23
H3
28
-
-
82
多機能タイマ 0 の波形ジェネレータ出力。
PPG0 出力モードで使用するときは、PPG04 として
機能します。
24
J2
29
-
-
81
多機能タイマ 0 の 16 ビットインプットキャプチャ
の入力端子。
ICxx は、チャネル数を示します。
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
端子名
機能
多機能
タイマ 1
DTTI1X_0
DTTI1X_1
FRCK1_0
FRCK1_1
IC10_0
IC10_1
IC11_0
IC11_1
IC12_0
IC12_1
IC13_0
IC13_1
RTO10_0
(PPG10_0)
RTO10_1
(PPG10_1)
RTO11_0
(PPG10_0)
RTO11_1
(PPG10_1)
RTO12_0
(PPG12_0)
RTO12_1
(PPG12_1)
RTO13_0
(PPG12_0)
RTO13_1
(PPG12_1)
RTO14_0
(PPG14_0)
多機能タイマ 1 の RTO10～RTO15 出力を制御する
波形ジェネレータの入力信号
16 ビットフリーランタイマ ch.1 の外部クロック入
力端子
RTO14_1
(PPG14_1)
RTO15_0
(PPG14_0)
RTO15_1
(PPG14_1)
多機能タイマ 1 の 16 ビットインプットキャプチャ
の入力端子。
ICxx は、チャネル数を示します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG10 として
機能します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG10 として
機能します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG12 として
機能します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG12 として
機能します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG14 として
機能します。
多機能タイマ 1 の波形ジェネレータ出力。
PPG1 出力モードで使用するときは、PPG14 として
機能します。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
8
39
87
44
88
40
89
41
90
42
91
43
D5
K6
D7
J7
A6
J6
B6
L7
C6
K7
A5
H6
8
44
102
49
103
45
104
46
105
47
106
48
2
C1
2
27
J4
32
3
C2
3
28
L5
33
4
B3
4
29
K5
34
5
D1
5
30
J5
35
6
D2
6
31
H5
36
7
D3
7
32
L6
37
37
D a t a S h e e t
モジュール
端子名
クアッド
カウンタ
0
AIN0_0
AIN0_1
端子番号
LQFP- BGA- LQFP100 112 120
機能
9
QPRC ch.0 の AIN 入力端子
40
J6
45
2
C1
2
BIN0_0
10
E2
15
41
L7
46
BIN0_2
3
C2
3
ZIN0_0
11
E3
16
42
K7
47
4
B3
4
74
C10
89
43
H6
48
73
C11
88
44
J7
49
72
E8
87
45
K8
50
98
99
95
A3
A2
B4
118
119
115
ZIN0_1
QPRC ch.0 の BIN 入力端子
QPRC ch.0 の ZIN 入力端子
ZIN0_2
AIN1_1
AIN1_2
BIN1_1
BIN1_2
ZIN1_1
ZIN1_2
USB
38
CONFIDENTIAL
14
AIN0_2
BIN0_1
クアッド
カウンタ
1
E1
UDM0
UDP0
UHCONX
QPRC ch.1 の AIN 入力端子
QPRC ch.1 の BIN 入力端子
QPRC ch.1 の ZIN 入力端子
USB ファンクション/ホストの D - 端子
USB ファンクション/ホストの D + 端子
USB 外部プルアップ制御端子
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
モジュール
RESET
端子名
INITX
Mode
MD0
MD1
POWER
GND
CLOCK
Analog
POWER
Analog
GND
C 端子
VCC
VCC
VCC
VCC
VCC
USBVCC
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
X0
X0A
X1
X1A
CROUT
AVCC
AVRH
AVSS
C
機能
外部リセット入力。
INITX=L のとき、リセットが有効です。
モード 0 端子。
通常動作時は、MD0=L を入力してください。フラッ
シュメモリのシリアル書込み時は、MD0=H を入力
してください。
モード 1 端子。
常に"L"レベルを入力してください。
38
K4
43
47
L8
57
46
K9
56
1
26
35
51
76
B1
J1
K1
K11
A10
1
31
40
61
91
メインクロック(発振)入力端子
サブクロック(発振)入力端子
メインクロック(発振)I/O 端子
サブクロック(発振)I/O 端子
内蔵高速 CR 発振クロック出力ポート
A/D コンバータのアナログ電源端子
A/D コンバータのアナログ基準電圧入力端子
97
25
34
50
75
100
48
36
49
37
74
60
61
A4
B2
L1
K2
J3
H4
L4
L11
K10
J9
H8
B10
C9
A11
D8
D4
C3
A1
L9
L3
L10
K3
C10
H11
F11
117
30
39
60
90
120
58
41
59
42
89
70
71
A/D コンバータの GND 端子
62
G11
72
電源安定化容量端子
33
L2
38
電源端子
USB I/O のための 3.3V 電源供給ポート
GND 端子
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
端子番号
LQFP- BGA- LQFP100 112 120
39
D a t a S h e e t
 入出力回路形式
分類
回路
備考
・発振帰還抵抗 : 約 1MΩ
・スタンバイ制御あり
A
X1
Clock input
X0
Standby mode control
・ CMOS レベルヒステリシス
入力
・プルアップ抵抗 : 約 50kΩ
B
Pull-up resistor
Digital input
・ CMOS レベルヒステリシ
ス入力
C
Mode input
40
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
分類
回路
備考
・サブ発振/GPIO 切替え可
D
サブ発振機能選択時
・発振帰還抵抗 : 約 20MΩ
・スタンバイ制御あり
Pull-up
resistor
P-ch
P-ch
Digital output
X1A
N-ch
Digital output
R
Pull-up resistor control
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・プルアップ抵抗制御あり
・スタンバイ制御あり
・プルアップ抵抗 : 約 50kΩ
・ IOH=-4mA, IOL=4mA
Digital input
Standby mode control
Feedback
Clock input
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
41
D a t a S h e e t
分類
回路
備考
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・プルアップ抵抗制御あり
・スタンバイ制御あり
・プルアップ抵抗 : 約 50kΩ
・ IOH=-4mA, IOL=4mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
E
P-ch
P-ch
N-ch
Digital output
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
F
P-ch
P-ch
N-ch
R
Digital output
Digital output
Pull-up resistor control
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・入力制御あり
・アナログ入力
・プルアップ抵抗制御あり
・スタンバイ制御あり
・プルアップ抵抗 : 約 50kΩ
・ IOH=-4mA, IOL=4mA
・ I2C 端子として使用すると
き、デジタル出力 P-ch ト
ランジスタは常にオフで
す。
・ +B 入力可
Digital input
Standby mode control
Analog input
Input control
42
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
分類
回路
備考
G
P-ch
P-ch
Digital output
N-ch
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・プルアップ抵抗制御あり
・スタンバイ制御あり
・プルアップ抵抗 : 約 50kΩ
・ IOH=-12mA, IOL=12mA
・ +B 入力可
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
・ USB IO/GPIO 切替え可
H
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
UDP output
UDP0/P81
UDP input
Differential
UDM0/P80
Differential input
USB IO 機能選択時
・高速, 低速制御
GPIO 機能選択時
・ CMOS レベル出力
・ CMOS レベルヒステリシス
入力
・スタンバイ制御あり
・ IOH=-25.3mA, IOL=19.7mA
USB/GPIO select
UDM input
UDM output
USB Digital input/output direction
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
43
D a t a S h e e t
 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回
路条件, 環境条件など)によっても大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなけ
ればならない事項について説明します。
1. 設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べま
す。
・
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性がありま
す。この限界値を定めたものが絶対最大定格です。従って、定格を一項目でも超えることのない
ようご注意ください。
・
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全
てこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を越え
て使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載
されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
・
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要
です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい
場合には破壊に至ります。機器の設計の際には、このような過電圧・過電流の発生を防止して
ください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電
流が流れる場合があります。この状態が長時間続くとデバイスが劣化しますので、このような
接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合
があります。適切な抵抗を介して電源端子やグランド端子に接続してください。
・
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異
常な電圧が加えられた場合、内部の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越
える大電流が電源端子に流れ続けることがあります。これをラッチアップと呼びます。この現象
が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもありま
す。これを防止するために、以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等
にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
44
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計
するに際しては、これらの規制と規格に適合するようお願いします。
・
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身
事故, 火災事故, 社会的な損害を生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過
電流防止設計, 誤動作防止設計などの安全設計をお願いします。
・
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途
に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され、仮に当
該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送
システムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制
御をいう), ならびに極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用
されるよう設計・製造されたものではありません。当社は、これらの用途に当該製品が使用され
たことにより発生した損害などについては、責任を負いかねますのでご了承ください。
2. パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱
性に関する品質保証は,当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細
については営業部門までお問い合わせください。
・
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法と
ソケットを使用してプリント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はん
だによるフローはんだ方法 (ウェーブソルダリング法) が一般的に使用されます。この場合、はん
だ付け実装時には、通常最大定格の保存温度を上回る熱ストレスがリード部分に加わります。当
社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異
なるとき、長時間経過後、接触不良を起こすことがあります。このため、ソケットの接点の表面
処理と IC のリードの表面処理の状態を確認してから実装することをお勧めします。
・
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易
い性質をもっています。また、パッケージの多ピン化に伴い、リードピッチも狭く、リード変形
によるオープン不良や、はんだブリッジによるショート不良が発生しやすいため、適切な実装技
術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社
推奨のランク分類に従って実装してください。
・
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により
接合強度が低下することがありますのでご注意願います。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
45
D a t a S h e e t
・
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。
吸湿したパッケージに実装時の熱が加わった場合、界面剥離発生による耐湿性の低下やパッケー
ジクラックが発生することがあります。以下の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度
変化の少ない場所に保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C
で保管をお願いします。ドライパッケージを開封した場合には湿度 40%～70%RH を推奨いた
します。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用
い、乾燥剤としてシリカゲルを使用しております。半導体デバイスはアルミラミネート袋に入
れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件:125°C/24 時間
・
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、
導電性の衣服・靴を着用し、床に導電マットを敷くなど帯電電荷を最小限に保つようにしてく
ださい。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
46
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
3. 使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご
使用にあたっては、以下の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具
合が発生する場合があります。高湿度が想定される場合は、防湿処理を施す等の配慮をお願い
します。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因とな
ることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応により
デバイスに悪影響を及ぼす場合があります。このような環境下でご使用の場合は、防止策につ
いてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならない
でください。発煙・発火しますと、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
最新の取扱上のご注意については、下記の URL にてご確認ください。
http://www.spansion.com/fjdocuments/jp/datasheet/j-ds/DS00-00004.pdf
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
47
D a t a S h e e t
 デバイス使用上の注意
・電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデ
バイス内部で同電位にすべきものどうしを接続してありますが、不要輻射の低減・グランドレベ
ルの上昇によるストローブ信号の誤動作の防止・総出力電流規格を遵守などのために、必ずそれ
らすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り低
インピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、
本デバイスの近くで各電源端子と GND 端子の間、AVCC 端子と AVSS 端子の間に 0.1μF 程
度のセラミックコンデンサをバイパスコンデンサとして接続することをお勧めします。
・電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあり
ます。安定化の基準として VCC は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピークピー
ク値) を推奨動作条件内の 10%以内にしてください。かつ電源切り換えによる瞬間変動の過渡変
動率は 0.1V/μs 以下にしてください。
・水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作のもととなります。X0/X1, X0A/X1A
端子および水晶振動子さらにグランドへのバイパスコンデンサはできる限り近くに配置するよう
にプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の回りをグランドで囲むようなプリント板アートワークは安定した動
作を期待できますので、強くお勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
・外部クロック使用時の注意
外部クロックを使用する場合は、X0, X0A 端子のみを駆動し、X1, X1A 端子は開放としてください。
・外部クロック使用例
本デバイス
X0(X0A)
開放
X1(X1A)
・マルチファンクションシリアル端子を I2C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジ
スタは常にディセーブルです。しかし、I2C 端子も他の端子と同様に、デバイスの電気的特性を守
り、電源をオフにしたまま外部 I2C バスシステムへ接続しないでください。
48
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・ C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平
滑コンデンサ(CS)を接続してください。平滑コンデンサにはセラミックコンデンサまたは同程度の
周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つ
ものがあります。コンデンサの温度特性を確認し、使用条件において規格値を満たすコンデンサ
を使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
・モード端子(MD0, MD1)について
モード端子(MD0, MD1)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメ
モリ書換えなどの目的で、モード端子レベルを変更できるようにプルアップまたはプルダウンを
する場合には、ノイズによりデバイスが意図せずテストモードに入るのを防止するため、プル
アップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC
端子または VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリン
ト基板を設計してください。
・電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続し
てください。
投入時 : VCC → USBVCC
VCC → AVCC → AVRH
切断時 : USBVCC → VCC
AVRH → AVCC → VCC
・シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。その
ため、ノイズを抑えるボードの設計をしてください。
また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータの
チェックサムなどを付加してエラー検出を行ってください。エラーが検出された場合には、再送
を行うなどの処理をしてください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
49
D a t a S h e e t
・メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差につい
て
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトや
メモリ構造の違いにより消費電流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的
特性が異なります。
お客様にて同一シリーズの別製品に切り替えて使用する際は、電気的特性の評価を行ってくださ
い。
50
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 ブロックダイヤグラム
MB9BF504B/505B/506B
TRSTX,TC
KTDI,TMS
TDO
TRACED[3:0],
TRACECLK
SWJ-DP
ETM
TPIU
ROM
Table
SRAM0
16/24/32
Kbyte
Cortex-M3　Core I
@80MHz(Max.)
D
NVIC
Multi-layer AHB (Max.80MHz)
MPU
Sys
AHB-APB Bridge:
APB0(Max.40MHz)
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
INITX
WatchDog Timer
(Hardware)
On-Chip
Flash
256/384/512K
byte
Flash I/F
Security
SRAM1
16/24/32
Kbyte
X0A
X1A
CROUT
AVCC,
AVSS,AVRH
Main
Osc
Sub
Osc
PLL
CR
4MHz
AHB-AHB
Bridge
CLK
X1
PHY
UDP0,UDM0
UHCONX
DMAC
8ch.
CSV
X0
USBVCC
USB 2.0
(Host
/Func)
Source Clock
CR
100kHz
CAN
TX0,RX0
CAN
TX1,RX1
MAD[24:0]
External Bus IF
12-bit A/D Converter
MDATA[15:0]
MCSX[7:0],
MOEX,MWEX,
MNALE,
MNCLE
MNWEX,
MNREX,
MDQM[1:0]
Unit 0
AN[15:0]
Unit 1
CAN Prescaler
ADTG[8:0]
Unit 2
USB Clock ctrl
AIN[1:0]
QPRC
2ch.
BIN[1:0]
ZIN[1:0]
A/D Activation
Compare
3ch.
IC0[3:0]
IC1[3:0]
FRCK[1:0]
16-bit Input Capture
4ch.
16-bit FreeRun Timer
3ch.
LVD Ctrl
16-bit Output
Compare
6ch.
DTTI[1:0]X
RTO0[5:0]
RTO1[5:0]
AHB-APB Bridge : APB2 ( Max.40MHz)
TIOB[7:0]
Base Timer
16-bit 8ch.
/32-bit 4ch.
AHB-APB Bridge : APB1 (Max.40MHz)
TIOA[7:0]
PLL
Power On
Reset
LVD
Regulator
CRC
Accelerator
Watch Counter
External Interrupt
Controller
16-pin + NMI
INT[15:0]
NMIX
MD[1:0]
MODE-Ctrl
P0[F:0],
P1[F:0],
GPIO
PIN-Function-Ctrl
Waveform Generator
3ch.
16-bit PPG
3ch.
Multi Function Timer x2
C
IRQ-Monitor
・
・
Px[x:0],
Multi-Function
Serial I/F
8ch.
(with FIFO ch.4～7)
*HW flow control(ch.4)
SCK[7:0]
SIN[7:0]
SOT[7:0]
CTS4
RTS4
 メモリサイズ
メモリサイズについては、「品種構成」の「・メモリサイズ」を参照してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
51
D a t a S h e e t
 メモリマップ
・メモリマップ(1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0x4006_4000
Cortex-M3 Private
Peripherals
0x4006_3000
0x4006_2000
0x4006_1000
0x4006_0000
0xE010_0000
0xE000_0000
CAN ch.1
CAN ch.0
Reserved
DMAC
Reserved
0x4005_0000
USB ch.0
Reserved
0x4004_0000
0x4003_F000
Reserved
0x7000_0000
0x6000_0000
External Device
Area
Reserved
0x4400_0000
32Mbyte
Bit band alias
0x4200_0000
Peripherals
0x4000_0000
Reserved
0x2400_0000
32Mbyte
Bit band alias
0x2200_0000
0x2008_0000
メモリサイズの詳
細については、
次項の「●メモリ
マップ(2)」を参
照してください。
0x4003_B000
0x4003_A000
0x4003_9000
0x4003_8000
0x4003_7000
0x4003_6000
0x4003_5000
0x4003_4000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
SRAM1
SRAM0
0x4002_7000
0x4002_6000
0x4002_5000
0x4002_4000
0x0010_0000
A/DC
QPRC
Base Timer
PPG
Reserved
0x1FF8_0000
0x0010_2000
Watch Counter
CRC
MFS
CAN Prescaler
USB Clock Ctrl
LVD
Reserved
GPIO
Reserved
Int-Req. Read
EXTI
Reserved
CR Trim
Reserved
0x4002_8000
Reserved
0x2000_0000
EXT-bus I/F
Reserved
0x4002_2000
0x4002_1000
Security/CR Trim
0x4002_0000
Flash
0x4001_6000
0x4001_5000
MFT unit1
MFT unit0
Reserved
Dual Timer
Reserved
0x0000_0000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
SW WDT
HW WDT
Clock/Reset
Reserved
0x4000_1000
0x4000_0000
52
CONFIDENTIAL
Flash I/F
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・メモリマップ(2)
MB9BF506NB/RB
0x2008_0000
MB9BF505NB/RB
0x2008_0000
Reserved
MB9BF504NB/RB
0x2008_0000
Reserved
Reserved
0x2000_8000
0x2000_6000
SRAM1
32kbyte
0x2000_4000
SRAM1
24kbyte
0x2000_0000
0x2000_0000
0x2000_0000
SRAM0
24kbyte
SRAM0
32Kbyte
0x1FFF_C000
SRAM1
16kbyte
SRAM0
16kbyte
0x1FFF_A000
0x1FFF_8000
0x0010_2000
0x0010_1000
0x0010_0000
Reserved
Reserved
Reserved
0x0010_2000
0x0010_1000
0x0010_0000
CR trimming
Security
0x0010_2000
0x0010_1000
0x0010_0000
CR trimming
Security
CR trimming
Security
Reserved
Reserved
Reserved
0x0008_0000
0x0006_0000
SA10-13(64KBx4)
0x0000_0000
SA4-7(8KBx4)
SA8-9(48KBx2)
0x0000_0000
SA4-7(8KBx4)
0x0004_0000
SA10-11(64KBx2)
SA8-9(48KBx2)
0x0000_0000
SA4-7(8KBx4)
Flash 256Kbyte
SA8-9(48KBx2)
Flash 384Kbyte
Flash 512Kbyte
SA10-15(64KBx6)
フラッシュメモリマップの詳細は、
「MB9B500/400/300/100/MB9A100 シリーズフラッシュプログラミングマニュアル」を参照してくだ
さい。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
53
D a t a S h e e t
・ペリフェラル・アドレスマップ
Start address
End address
0x4000_0000
0x4000_0FFF
0x4000_1000
0x4000_FFFF
0x4001_0000
0x4001_0FFF
クロック・リセット制御
0x4001_1000
0x4001_1FFF
ハードウェアウォッチドッグタイマ
0x4001_2000
0x4001_2FFF
0x4001_3000
0x4001_4FFF
0x4001_5000
0x4001_5FFF
デュアルタイマ
0x4001_6000
0x4001_FFFF
予約
0x4002_0000
0x4002_0FFF
多機能タイマ unit0
0x4002_1000
0x4002_1FFF
多機能タイマ unit1
0x4002_2000
0x4002_3FFF
予約
0x4002_4000
0x4002_4FFF
PPG
0x4002_5000
0x4002_5FFF
0x4002_6000
0x4002_6FFF
0x4002_7000
0x4002_7FFF
A/D コンバータ
0x4002_8000
0x4002_DFFF
予約
0x4002_E000
0x4002_EFFF
内蔵 CR トリミング
0x4002_F000
0x4002_FFFF
予約
0x4003_0000
0x4003_0FFF
外部割込み
0x4003_1000
0x4003_1FFF
割込み要因確認レジスタ
0x4003_2000
0x4003_2FFF
予約
0x4003_3000
0x4003_3FFF
GPIO
0x4003_4000
0x4003_4FFF
予約
0x4003_5000
0x4003_5FFF
低電圧検出
0x4003_6000
0x4003_6FFF
0x4003_7000
0x4003_7FFF
CAN プリスケーラ
0x4003_8000
0x4003_8FFF
マルチファンクションシリアル
0x4003_9000
0x4003_9FFF
CRC
0x4003_A000
0x4003_AFFF
時計カウンタ
0x4003_B000
0x4003_EFFF
予約
0x4003_F000
0x4003_FFFF
外部バス I/F
0x4004_0000
0x4004_FFFF
USB ch.0
0x4005_0000
0x4005_FFFF
予約
0x4006_0000
0x4006_0FFF
DMAC レジスタ
0x4006_1000
0x4006_1FFF
0x4006_2000
0x4006_2FFF
CAN ch.0
0x4006_3000
0x4006_3FFF
CAN ch.1
0x4006_4000
0x41FF_FFFF
予約
54
CONFIDENTIAL
Bus
AHB
APB0
Peripherals
フラッシュメモリ I/F レジスタ
予約
ソフトウェアウォッチドッグタイマ
予約
ベースタイマ
APB1
APB2
AHB
クアッドカウンタ(QPRC)
USB クロック生成回路
予約
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
・ INITX=0
INITX 端子が"L"レベルの期間です。
・ INITX=1
INITX 端子が"H"レベルの期間です。
・ SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"0"に設定された状態です。
・ SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)
が"1"に設定された状態です。
・入力可
入力機能が使用可能な状態です。
・内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
・ Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
・設定不可
設定できません。
・直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
・アナログ入力可
アナログ入力が許可されています。
・トレース出力
トレース機能が使用可能な状態です。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
55
D a t a S h e e t
 端子状態一覧表
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
‐
‐
端子
状態
形式
グループ
機能名
A
メイン水晶
発振入力端子
入力可
B
メイン水晶
発振出力端子
H 出力/
内部入力"0"固
定
もしくは
入力可
C
INITX
入力端子
D
INITX 入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
SPL=0
SPL=1
入力可
入力可
入力可
入力可
H 出力/
内部入力"0"
固定
H 出力/
内部入力"0"
固定
直前状態
保持/
発振停止時
(*1)は
H 出力/
内部入力"0"
固定
直前状態
保持/
発振停止時
(*1)は
H 出力/
内部入力"0"
固定
直前状態
保持/
発振停止時
(*1)は
H 出力/
内部入力"0"
固定
プルアップ
/入力可
プルアップ
/入力可
プルアップ
/入力可
プルアップ
/入力可
プルアップ
/入力可
プルアップ
/入力可
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
JTAG 選択時
Hi-Z
プルアップ
/入力可
プルアップ
/入力可
設定不可
設定不可
GPIO 選択時
トレース選択
時
G
H
I
56
CONFIDENTIAL
タイマモードもしくは
ストップモード状態
電源安定
INITX=1
‐
入力可
E
F
ランモード
もしくは
スリープ
モード状態
外部割込み
許可選択時
設定不可
設定不可
設定不可
直前状態
保持
電源安定
INITX=1
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
トレース
出力
設定不可
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択時
上記以外の
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/
内部入力"0"
固定
トレース選択
時
設定不可
設定不可
設定不可
トレース
出力
GPIO 選択時
上記以外の
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
外部割込み
許可選択時
設定不可
設定不可
設定不可
GPIO 選択時
上記以外の
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
GPIO 選択時
リソース選択
時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
Hi-Z/
内部入力"0"
固定
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
端子
状態
形式
グループ
機能名
NMIX 選択時
J
パワーオンリ
セット
もしくは
低電圧検出状
態
電源不安定
‐
‐
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
GPIO 選択時
上記以外の
リソース選択
時
設定不可
外部割込み
許可選択時
ランモード
もしくは
スリープ
モード状態
電源安定
INITX=1
‐
タイマモードもしくは
ストップモード状態
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
直前状態
保持
アナログ入力
選択時
Hi-Z
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
Hi-Z/
内部入力"0"
固定/
アナログ
入力可
GPIO 選択時
上記以外の
リソース選択
時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力"0"
固定
サブ水晶
発振入力端子
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
上記以外の
リソース選択
時
K
L
INITX 入力状
態
Hi-Z/
内部入力"0"
固定
M
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
57
D a t a S h e e t
端子
状態
形式
グループ
機能名
GPIO 選択時
パワーオン
リセット
もしくは
低電圧検出
状態
電源不安定
‐
‐
設定不可
INITX 入力
状態
デバイス
内部
リセット
状態
電源安定
INITX=0
INITX=1
‐
‐
設定不可
設定不可
ランモード
もしくは
スリープ
モード状態
タイマモードもしくは
ストップモード状態
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
直前状態保
持
直前状態保
持
Hi-Z/
内部入力"0"
固定
直前状態
保持/
発振停止時
(*2)は
Hi-Z/内部入
力
"0"固定
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力"0"
固定
Hi-Z/
内部入力"0"
固定
直前状態保
持
直前状態
保持/
発振停止時
(*2)は
Hi-Z/内部
入力
"0"固定
GPIO 選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態保
持
直前状態保
持
Hi-Z/
内部入力"0"
固定
送信時は
送信時は
Hi-Z/
入力可/
受信時は内
部入力"0"
固定
Hi-Z/
入力可/
受信時は
内部入力"0"
固定
N
O
USB I/O 端子
設定不可
設定不可
設定不可
直前状態保
持
*1 : サブタイマモード，低速 CR タイマモード，ストップモードは発振が停止します。
*2 : ストップモードは発振が停止します。
58
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 電気的特性
1.
絶対最大定格
項目
電源電圧*1, *2
電源電圧(USB 用) *1, *3
アナログ電源電圧*1, *4
アナログ基準電圧*1, *4
記号
Vcc
USBVcc
AVcc
AVRH
定格値
最小
最大
Vss - 0.5
Vss - 0.5
Vss - 0.5
Vss - 0.5
Vss + 6.5
Vss + 6.5
Vss + 6.5
Vss + 6.5
Vcc + 0.5
(≦6.5V)
USBVcc + 0.5
(≦6.5V)
AVcc + 0.5
(≦6.5V)
Vcc + 0.5
(≦6.5V)
+2
+20
10
20
39
4
12
19.7
100
50
- 10
- 20
- 39
-4
- 12
- 25.3
- 100
- 50
800
+ 150
Vss - 0.5
1
入力電圧*
VI
Vss - 0.5
アナログ端子入力電圧*1
VIA
Vss - 0.5
出力電圧*1
VO
Vss - 0.5
ICLAMP
Σ[ICLAMP]
-2
"L"レベル最大出力電流*5
IOL
-
"L"レベル平均出力電流*6
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*5
IOH
-
"H"レベル平均出力電流*6
IOHAV
-
最大クランプ電流
最大総クランプ電流
"L"レベル最大総出力電流
"L"レベル平均総出力電流*7
単位
備考
V
V
V
V
V
USB 端子を除く
V
USB 端子
V
V
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mA
mW
℃
*8
*8
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
4mA タイプ
12mA タイプ
P80, P81
"H"レベル最大総出力電流
∑IOH
"H"レベル平均総出力電流*7
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1 : Vss = AVss = 0.0V を基準にした値です。
*2 : Vcc は Vss - 0.5V より低くなってはいけません。
*3 : USBVcc は Vss - 0.5V より低くなってはいけません。
*4 : 電源投入時など Vcc + 0.5V を超えないようにしてください。
*5 : 最大出力電流は、該当する端子一本のピーク値を規定します。
*6 : 平均出力電流は、該当する端子一本に流れる電流の 100ms の期間内での平均電流を規定します。
*7 : 平均総出力電流は、該当する端子すべてに流れる電流の 100ms の期間内での平均電流を規定します。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
59
D a t a S h e e t
*8 :
・該当端子については、
「端子機能一覧」、
「入出力回路形式」を参照してください。
・推奨動作条件内でご使用ください。
・ +B 入力は直流電圧(電流)でご使用ください。
・ +B 信号と本デバイスの間には、必ず電流制限抵抗を接続し+B 信号を印加してください。
・ +B 入力を行うとき、本デバイスの端子に入力される電流が、瞬時/定常を問わず規格値以下に
なるように電流制限抵抗の値を設定してください。
・低消費電力モードなど本デバイスの駆動電流が少ない動作モードでは、+B 入力電位が保護ダイ
オードを通して VCC 端子、AVCC 端子の電位を上昇させ、本デバイスや他の機器へ影響を及ぼ
すことがあります。そのため+B 入力時には Vcc、AVcc の電位が推奨動作条件を超えないよう
にしてください。
・本デバイスの電源が OFF 時(0V に固定していない場合)、または電源投入時に+B 入力を行って
いる場合は、端子から電源が供給されているため、パワーオンリセットが正常に動作せず不完
全な動作を行うことがあります。
・推奨回路例(入出力等価回路)を下記に示します。
Protection Diode
VCC
VCC
Limiting
resistor
P-ch
Digital output
+B input (0V~16V)
N-ch
Digital input
R
AVCC
Analog input
＜注意事項＞
絶対最大定格を超えるストレス(電圧, 電流, 温度など)の印加は、半導体デバイスを破壊する可能
性があります。したがって、定格を一項目でも超えることのないようご注意ください。
60
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
2.
推奨動作条件
(Vss = AVss = 0.0V)
項目
電源電圧
記号
条件
Vcc
-
定格値
最小
最大
2.7*4
AVcc
AVRH
-
2.7
2.7
5.5
3.6
(≦Vcc)
5.5
(≦Vcc)
5.5
AVcc
CS
-
1
10
μF
4 層基板
実装時
- 40
+ 85
℃
3.0
電源電圧(3V 電源) USB 用
USBVcc
2.7
アナログ電源電圧
アナログ基準電圧
平滑コンデンサ容量
動作温度
FPT-120P-M21
FPT-120P-M37
FPT-100P-M20
FPT-100P-M23
BGA-112P-M04
単位
V
備考
*1
V
*2
V
V
AVcc = Vcc
内蔵レギュレータ
用*3
Ta
単層両面
- 40
+ 85
℃
Icc≦100mA
基板
- 40
+ 70
℃
Icc＞100mA
実装時
*1 : P81/UDP0 および P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合。
*2 : P81/UDP0 および P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合。
*3 : 平滑コンデンサの接続方法は、
「デバイス使用上の注意」の「・C 端子について」を参照してく
ださい。
*4: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メ
イン PLL 使用含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
＜注意事項＞
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、す
べてこの条件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超
えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
61
D a t a S h e e t
3.
直流規格
(1) 電流規格
(Vcc = AVcc = USBVcc = 2.7V～5.5V, Vss = AVss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
PLL
ランモード
ラン
モード
電流
Icc
VCC
高速 CR
ランモード
サブ
ランモード
低速 CR
ランモード
スリープ
モード
電流
Iccs
規格値
標準*3 最大*4
条件
PLL
スリープモード
高速 CR
スリープモード
サブ
スリープモード
低速 CR
スリープモード
CPU : 80MHz,
周辺 : 40MHz,
FLASH 2Wait
FRWTR.RWT = 10
FSYNDN.SD = 000
CPU : 60MHz,
周辺 : 30MHz,
FLASH 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
CPU : 80MHz,
周辺 : 40MHz,
FLASH 5Wait
FRWTR.RWT = 10
FSYNDN.SD = 011
CPU : 60MHz,
周辺 : 30MHz,
FLASH 3Wait
FRWTR.RWT = 00
FSYNDN.SD = 011
CPU/周辺 : 4MHz*2
FLASH 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
CPU/周辺 : 32kHz
FLASH 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
CPU/周辺 : 100kHz
FLASH 0Wait
FRWTR.RWT = 00
FSYNDN.SD = 000
単位備考
96
118
mA
*1, *5
76
94
mA
*1, *5
66
82
mA
*1, *5
52
65
mA
*1, *5
6.0
9.2
mA
*1
0.2
2.24
mA
*1, *6
0.3
2.36
mA
*1
周辺 : 40MHz
43
54
mA
*1, *5
周辺 : 4MHz*2
3.5
6.2
mA
*1
周辺 : 32kHz
0.15
2.18
mA
*1, *6
周辺 : 100kHz
0.22
2.27
mA
*1
*1: 全ポート固定時
*2: トリミングにて 4MHz に設定した場合
*3: Ta=+25°C, VCC=3.3V
*4: Ta=+85°C, VCC=5.5V
*5: 水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
62
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(Vcc = AVcc = USBVcc = 2.7V～5.5V, Vss = AVss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
タイマ
モード
電流
メイン
タイマモード
ICCT
サブ
タイマモード
VCC
ストップ
モード
電流
規格値
標準*2 最大*3
条件
ストップ
モード
ICCH
Ta = + 25℃,
LVD off 時
Ta = + 85℃,
LVD off 時
Ta = + 25℃,
LVD off 時
Ta = + 85℃,
LVD off 時
Ta = + 25℃,
LVD off 時
Ta = + 85℃,
LVD off 時
単位備考
2.4
2.5
mA
*1, *4
-
5.4
mA
*1, *4
110
300
μA
*1, *5
-
2.2
mA
*1, *5
50
200
μA
*1
-
2
mA
*1
*1: 全ポート固定時
*2: VCC=3.3V
*3: VCC=5.5V
*4: 水晶振動子(4MHz)使用時(発振回路の消費電流を含む)
*5: 水晶振動子(32kHz)使用時(発振回路の消費電流を含む)
・低電圧検出回路(LVD)電流
(VCC = 2.7V～5.5V, VSS = 0V, Ta = - 40°C～+ 85°C)
項目
低電圧
検出回路(LVD)
電源電流
規格値
標準*
最大
記号
端子名
条件
ICCLVD
VCC
割込み発生用
動作時
2
10
単位
μA
備考
未検出時
・フラッシュメモリ電流
(VCC = 2.7V～5.5V, VSS = 0V, Ta = - 40°C～+ 85°C)
項目
記号
端子名
条件
フラッシュ
メモリ
書込み/消去電流
ICCFLASH
VCC
書込み/
消去時
規格値
標準
最大
13
24
単位
mA
備考
*1
・A/D コンバータ電流
(VCC = AVCC = 2.7V～5.5V, VSS = AVSS = AVRL = 0V, Ta = - 40°C～+ 85°C)
項目
電源電流
基準電源電流
記号
端子名
ICCAD
AVCC
ICCAVRH
AVRH
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
条件
1unit 動作時
停止時
A/D 1unit 動作時
AVRH=5.5V
停止時
規格値
標準
最大
単位
2.3
0.1
3.6
2
mA
μA
2.2
3.0
mA
0.03
0.6
μA
備考
63
D a t a S h e e t
(2) 端子特性
(Vcc = AVcc = 2.7V～5.5V, Vss = AVss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
"H"レベル
入力電圧
(ヒステリシ
ス入力)
VIHS
"L"レベル
入力電圧
(ヒステリシ
ス入力)
VILS
端子名
CMOS
ヒステリ
シス入力
端子,
MD0,1
CMOS
ヒステリ
シス入力
端子,
MD0,1
4mA
タイプ
"H"レベル
出力電圧
VOH
12mA
タイプ
P80, P81
4mA
タイプ
"L"レベル
出力電圧
VOL
12mA
タイプ
P80, P81
条件
規格値
単位
最小標準最大
-
Vcc
×0.8
-
Vcc
+ 0.3
V
-
Vss
- 0.3
-
Vcc
×0.2
V
Vcc
- 0.5
-
Vcc
V
Vcc
- 0.5
-
Vcc
V
Vcc
- 0.4
-
Vcc
V
Vss
-
0.4
V
Vss
-
0.4
V
Vss
-
0.4
V
μA
Vcc ≧ 4.5 V
IOH = - 4mA
Vcc ＜ 4.5 V
IOH = - 2mA
Vcc ≧ 4.5 V
IOH = - 12mA
Vcc ＜ 4.5 V
IOH = - 8mA
Vcc ≧ 4.5 V
IOH = - 25.3mA
Vcc ＜ 4.5 V
IOH = - 13.4mA
Vcc ≧ 4.5 V
IOL = 4mA
Vcc ＜ 4.5 V
IOL = 2mA
Vcc ≧ 4.5 V
IOL = 12mA
Vcc ＜ 4.5 V
IOL = 8mA
Vcc ≧ 4.5 V
IOL = 19.7mA
Vcc ＜ 4.5 V
IOL = 11.9mA
入力リーク
電流
IIL
-
-
-5
-
5
プルアップ
抵抗値
RPU
プルアッ
プ端子
Vcc ≧ 4.5 V
25
50
100
Vcc ＜ 4.5 V
30
80
200
CIN
Vcc, Vss,
AVcc,
AVss,
AVRH
以外
-
-
5
15
入力容量
64
CONFIDENTIAL
備考
kΩ
pF
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
4.
交流規格
(1) メインクロック入力規格
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
入力周波数
入力クロック周期
入力クロック
パルス幅
入力クロック
立上り, 立下り
時間
記号端子名
FCH
tCYLH
X0
X1
tCF
tCR
条件
規格値
最小
最大
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
PWH/tCYLH
PWL/tCYLH
4
4
4
4
20.83
50
48
20
48
20
250
250
45
-
-
単位
備考
MHz
水晶発振子接続時
MHz
外部クロック時
ns
外部クロック時
55
%
外部クロック時
5
ns
外部クロック時
マスタクロック
ベースクロック
FCC
80
MHz
(HCLK/FCLK)
内部動作クロック*1
F
40
MHz
APB0 バスクロック*2
周波数
CP0
FCP1
40
MHz APB1 バスクロック*2
FCP2
40
MHz APB2 バスクロック*2
ベースクロック
tCYCC
12.5
ns
(HCLK/FCLK)
内部動作クロック*1
tCYCP0
APB0 バスクロック*2
25
ns
サイクル時間
tCYCP1
25
ns
APB1 バスクロック*2
tCYCP2
25
ns
APB2 バスクロック*2
*1: 各内部動作クロックの詳細については、『FM3 ファミリペリフェラルマニュアル』の『CHAPTER
2-1: クロック』を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「ブロックダイヤグラム」を参照してく
ださい。
FCM
-
-
-
80
MHz
X0
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
65
D a t a S h e e t
(2) サブクロック入力規格
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
入力周波数
FCL
入力クロック周期
tCYLL
入力クロックパルス幅
X0A
X1A
-
条件
最小
規格値
標準
最大
32
10
32.768
-
45
-
PWH/tCYLL
PWL/tCYLL
単位
備考
100
31.25
kHz
kHz
μs
水晶発振接続時
外部クロック時
外部クロック時
55
%
外部クロック時
X0A
(3) 内蔵 CR 発振規格
・内蔵高速 CR
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
条件
Ta = + 25℃
規格値
単位
最小標準最大
3.92
4
備考
4.08
Ta =
トリミング時*1
3.84
4
4.16
0℃～ + 70℃
FCRH
MHz
Ta =
3.8
4
4.2
- 40℃～ + 85℃
Ta =
3
4
5
非トリミング時
- 40℃～ + 85℃
周波数安定時間
tCRWT
50
μs *2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値に使用し
た場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なお、トリミング値
設定後、周波数安定時間が経過する期間も高速 CR クロックをソースクロックとして使用できま
す。
クロック
周波数
・内蔵低速 CR
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
条件
クロック周波数
FCRL
-
66
CONFIDENTIAL
最小
50
規格値
単位
標準最大
100
150
備考
kHz
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(4-1) メイン PLL・USB 用 PLL の使用条件（PLL の入力クロックにメインクロックを使用）
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
規格値
最小標準最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
30
MHz
PLL 逓倍率
4
30
逓倍
PLL マクロ発振クロック周波数
fPLLO
60
120 MHz
メイン PLL クロック周波数*2
FCLKPLL
80
MHz
USB クロック周波数*3
FCLKSPLL
48
MHz M 分周後の周波数
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
*3: USB クロックの詳細については、『FM3 ファミリペリフェラルマニュアル通信マクロ編』の
『CHAPTER 2-2: USB クロック生成』を参照してください。
(4-2) メイン PLL の使用条件（PLL の入力クロックに内蔵高速 CR を使用）
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
規格値
単位
最小標準最大
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
3.8
4
4.2
MHz
PLL 逓倍率
15
28
逓倍
PLL マクロ発振クロック周波数
fPLLO
57
120 MHz
メイン PLL クロック周波数*2
FCLKPLL
80
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリペリフェラルマニュアル』の
『CHAPTER 2-1: クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングを行った高速 CR クロック
(CLKHC)を入力してください。
メイン PLL 接続図
メインクロック(CLKMO)
K 分周
高速 CR クロック(CLKHC)
PLL 入力
クロック
メイン
PLL
PLL マクロ
発振クロック
M 分周
メイン PLL
クロック
(CLKPLL)
N 分周
USB 用 PLL 接続図
メインクロック(CLKMO)
K 分周
PLL 入力
クロック
USB 用
PLL
PLL マクロ
発振クロック
M 分周
USB
クロック
N 分周
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
67
D a t a S h e e t
(5) リセット入力規格
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
(6) パワーオンリセットタイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
電源立上り時間
端子名
Tr
電源断時間
パワーオンリセット
解除までの時間
Toff
Vcc
Tprt
規格値
単位
最小
最大
0
-
ms
1
-
ms
0.422
0.704
ms
備考
VCC_minimum
VCC
VDH_minimum
0.2V
0.2V
0.2V
Tr
Tprt
Internal RST
CPU Operation
RST Active
Toff
Release
start
用語解説
・
VCC_minimum: 推奨動作条件(VCC)の下限電圧
・
VDH_minimum: 低電圧検出リセット解除電圧
「7. 低電圧検出特性」を参照してください。
68
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(7) 外バスタイミング
・非同期 SRAM モード
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
MOEX
tOEW
MOEX
最小パルス幅
MOEX↓⇒
MOEX
tOEL - AV
MAD24～00
アドレス遅延時間
MOEX↑⇒
MOEX
tOEH - AX
MAD24～00
アドレス遅延時間
MOEX↓⇒
MOEX
tOEL - CSL
MCSX
MCSX↓遅延時間
MOEX↑⇒
MOEX
tOEH - CSH
MCSX
MCSX↑遅延時間
データセットアップ
MOEX
tDS - OE
MDATA15～0
⇒MOEX↑時間
MOEX↑⇒
MOEX
tDH - OE
MDATA15～0
データホールド時間
MCSX↓⇒
MCSX
tCSL - WEL
MWEX
MWEX↓遅延時間
MWEX↑⇒
MCSX
tWEH - CSH
MWEX
MCSX↑遅延時間
アドレス⇒
MWEX
tAV - WEL
MAD24～00
MWEX↓遅延時間
MWEX↑⇒
MWEX
tWEH - AX
MAD24～00
アドレス遅延時間
MWEX↓⇒
MWEX
tWEL - DQML
MDQM0～1
MDQM↓遅延時間
MWEX↑⇒
MWEX
tWEH - DQMH
MDQM0～1
MDQM↑遅延時間
MWEX
tWEW
MWEX
最小パルス幅
MWEX↓⇒
MWEX
tWEL - DV
MDATA15～0
データ遅延時間
MWEX↑⇒
MWEX
tWEH - DX
MDATA15～0
データ遅延時間
(注意事項) 外部負荷容量 CL = 50pF 時
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
条件
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
規格値
最小
最大
単位
THCLK×1 - 3
-
0
0
0
0
10
20
10
20
0
10
ns
0
10
ns
20
38
-
ns
0
-
ns
THCLK×1 - 5
THCLK×1 - 10
THCLK×1 - 5
THCLK×1 - 10
THCLK×1 - 5
THCLK×1 - 15
THCLK×1 - 5
THCLK×1 - 15
0
0
0
0
5
10
5
10
THCLK×1 - 3
-
-5
-15
THCLK×1 - 5
THCLK×1 - 15
5
15
-
備考
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
69
D a t a S h e e t
SRAM リード
tCYC
HCLK
VOH
VOH
tOEH-CSH
tOEL-CSL
MCSX0～7
VOH
VOL
tOEL-AV
tOEH-AX
VOH
VOL
MAD24～00
VOH
VOL
tOEW
MOEX
VOH
VOL
tDS-OE
VIH
MDATA15～0
tDH-OE
VIH
リード
VIL
VIL
SRAM ライト
tCYC
HCLK
tWEH-CSH
tCSL-WEL
MCSX0～7
VOH
VOL
tAV-WEL
MAD24～00
tWEH-AX
VOH
VOL
VOH
VOL
tWEH-DQMH
tWEL-DQML
MDQM0～1
VOH
VOL
tWEW
MWEX
VOL
VOH
tWEH-DX
tWEL-DV
MDATA15～0
VOH
VOL
70
CONFIDENTIAL
ライト
VOH
VOL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
・NAND FLASH モード
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
MNREX
tNREW
MNREX
最小パルス幅
データセットアップ
MNREX
tDS - NRE
MDATA15～0
⇒MNREX↑時間
MNREX↑⇒
MNREX
tDH - NRE
MDATA15～0
データホールド時間
MNALE↑⇒
MNALE
tALEH - NWEL
MNWEX
MNWEX 遅延時間
MNWEX↑⇒
MNALE
tNWEH - ALEL
MNWEX
MNALE 遅延時間
MNCLE↑⇒
MNCLE
tCLEH - NWEL
MNWEX
MNWEX 遅延時間
MNWEX↑⇒
MNCLE
tNWEH - CLEL
MNWEX
MNCLE 遅延時間
MNWEX
tNWEW
MNWEX
最小パルス幅
MNWEX↓⇒
MNWEX
tNWEL - DV
MDATA15～0
データ遅延時間
MNWEX↑⇒
MNWEX
tNWEH - DX
MDATA15～0
データ遅延時間
(注意事項) 外部負荷容量 CL = 50pF 時
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
条件
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
規格値
最小
最大
THCLK×1 - 3
-
20
38
0
0
THCLK×1 - 5
THCLK×1 - 15
THCLK×1 - 5
THCLK×1 - 15
THCLK×1 - 5
THCLK×1 - 15
THCLK×1 - 5
THCLK×1 - 15
-
THCLK×1 - 3
-
-5
-15
THCLK×1 - 5
THCLK×1 - 15
+5
+15
-
単位
備考
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
71
D a t a S h e e t
NAND FLASH リード
tCYC
HCLK
VOH
VOH
tNREW
MNREX
VOH
VOL
tDS-NRE
VIH
MDATA15～0
tDH-NRE
VIH
リード
VIL
VIL
NAND FLASH ライト
tCYC
HCLK
tNWEH-ALEL
tALEH-NWEL
VOH
VOL
MNALE
tNWEH-CLEL
tCLEH-NWEL
VOH
VOL
MNCLE
tNWEW
MNWEX
VOL
VOH
tNWEH-DX
tNWEL-DV
MDATA15～0
VOH
VOL
72
CONFIDENTIAL
ライト
VOH
VOL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(8) ベースタイマ入力タイミング
・タイマ入力タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
入力パルス幅
記号
端子名
条件
tTIWH
tTIWL
TIOAn/TIOBn
(ECK,TIN として
使用する時)
-
tTIWH
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTIWL
ECK
TIN
VIHS
VIHS
VILS
VILS
・トリガ入力タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
条件
入力パルス幅
tTRGH
tTRGL
TIOAn/TIOBn
(TGIN として
使用する時)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「ブロックダイヤグラム」を参
照してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
73
D a t a S h e e t
(9) CSIO/UART タイミング
・CSIO (SPI = 0,SCINV = 0)
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
条件
SCKx
SCKx
SOTx
SCKx
SINx
SCKx
SINx
tSLSH
SCKx
tSHSL
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tcycp 10
tcycp +
10
-
2tcycp 10
tcycp +
10
SCKx
50
30
ns
SOTx
スレーブ
SIN→SCK↑
モード
SCKx
tIVSHE
10
10
ns
SINx
セットアップ時間
SCKx
SCK↑→SIN ホールド時間
tSHIXE
20
20
ns
SINx
SCK 立下り時間
tF
SCKx
5
5
ns
SCK 立上り時間
tR
SCKx
5
5
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50pF 時
SCK↓→SOT 遅延時間
74
CONFIDENTIAL
tSLOVE
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
tSHIXI
VIH
VIL
VIH
VIL
SIN
マスタモード
tSLSH
SCK
VIH
tF
SOT
VIL
tSHSL
VIL
VIH
VIH
tR
tSLOVE
VOH
VOL
SIN
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
75
D a t a S h e e t
・CSIO (SPI = 0,SCINV = 1)
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
条件
SCKx
SCKx
SOTx
SCKx
SINx
SCKx
SINx
tSLSH
SCKx
tSHSL
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
2tcycp 10
tcycp +
10
-
2tcycp 10
tcycp +
10
SCKx
50
30
ns
SOTx
スレーブ
SIN→SCK↓
モード
SCKx
tIVSLE
10
10
ns
SINx
セットアップ時間
SCKx
SCK↓→SIN ホールド時間
tSLIXE
20
20
ns
SINx
SCK 立下り時間
tF
SCKx
5
5
ns
SCK 立上り時間
tR
SCKx
5
5
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50pF 時
SCK↑→SOT 遅延時間
76
CONFIDENTIAL
tSHOVE
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
VIL
SIN
tSLIXI
VIH
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
VIL
VIL
tF
tSHOVE
VOH
VOL
SIN
tIVSLE
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
77
D a t a S h e e t
・CSIO (SPI = 1,SCINV = 0)
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
tIVSLI
SCK↓→SIN ホールド時間
tSLIXI
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
条件
SCKx
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SOTx
tSLSH
SCKx
tSHSL
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tcycp 30
2tcycp 10
tcycp +
10
-
2tcycp 30
2tcycp 10
tcycp +
10
SCKx
50
30
ns
スレーブ
SOTx
SIN→SCK↓
モード
SCKx
tIVSLE
10
10
ns
SINx
セットアップ時間
SCKx
SCK↓→SIN ホールド時間
tSLIXE
20
20
ns
SINx
SCK 立下り時間
tF
SCKx
5
5
ns
SCK 立上り時間
tR
SCKx
5
5
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50pF 時
SCK↑→SOT 遅延時間
78
CONFIDENTIAL
tSHOVE
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
tSCYC
VOH
VOL
SCK
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
tSOVLI
VIH
VIL
マスタモード
tSLSH
SCK
VIH
tR
VIH
tSHOVE
VOH
VOL
VOH
VOL
tIVSLE
SIN
VIH
VIL
tF
*
SOT
VIL
tSHSL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
* : TDR レジスタにライトすると変化
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
79
D a t a S h e e t
・CSIO (SPI = 1,SCINV = 1)
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号端子名
シリアルクロック
サイクルタイム
tSCYC
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
tIVSHI
SCK↑→SIN ホールド時間
tSHIXI
SOT→SCK↑遅延時間
tSOVHI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
条件
SCKx
SCKx
SOTx
SCKx
SINx
SCKx
SINx
SCKx
SOTx
tSLSH
SCKx
tSHSL
SCKx
マスタ
モード
Vcc＜4.5V
最小
最大
Vcc≧4.5V
単位
最小
最大
4tcycp
-
4tcycp
-
ns
-30
+30
- 20
+ 20
ns
50
-
30
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tcycp 30
2tcycp 10
tcycp +
10
-
2tcycp 30
2tcycp 10
tcycp +
10
SCKx
50
30
ns
SOTx
スレーブ
SIN→SCK↑
モード
SCKx
tIVSHE
10
10
ns
SINx
セットアップ時間
SCKx
SCK↑→SIN ホールド時間
tSHIXE
20
20
ns
SINx
SCK 立下り時間
tF
SCKx
5
5
ns
SCK 立上り時間
tR
SCKx
5
5
ns
(注意事項) ・CLK 同期モード時の交流規格です。
・tcycp は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「ブロッ
クダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 50pF 時
SCK↓→SOT 遅延時間
80
CONFIDENTIAL
tSLOVE
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
tSCYC
VOH
SCK
VOH
VOL
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VIH
VIL
マスタモード
tSLSH
tSHSL
tR
SCK
VIH
VIL
VIH
tF
tSHIXE
t IVSHE
VIH
VIL
VIH
VIL
SIN
VIH
t SLOVE
VOH
VOL
VOH
VOL
SOT
VIL
VIL
スレーブモード
・UART 外部クロック入力 (EXT = 1)
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
tSLSH
tSHSL
tF
tR
最小
最大
単位
CL = 50pF
tcycp + 10
tcycp + 10
-
5
5
ns
ns
ns
ns
t
t
SHSL
SCK
V IL
December 15, 2014, MB9B500B-DS706-00021-3v0-J
備考
tF
tR
CONFIDENTIAL
条件
V
IH
SLSH
V
IH
V IL
VIL
V
IH
81
D a t a S h e e t
(10) 外部入力タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
条件
規格値
単位
最小
最大
ADTG
FRCKx
入力パルス幅
tINH
tINL
ICxx
2tCYCP *
-
ns
A/D コンバータ
トリガ入力
フリーランタイマ
入力クロック
インプット
キャプチャ
波形ジェネレータ
2tCYCP *
ns
タイマモード、
ストップモード 2tCYCP + 100 *
ns
INTxx,
外部割込み
を除く
NMIX
NMI
タイマモード、
500
ns
ストップモード
* : tCYCP は APB バスのサイクル時間です。
A/D コンバータ, 多機能タイマ, 外部割込みが接続されている APB バス番号については「■ブ
ロックダイヤグラム」を参照してください。
82
CONFIDENTIAL
DTTIxX
-
備考
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(11) クアッドカウンタタイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
規格値
条件
最小値
最大値
単位
AIN 端子"H"幅
tAHL
AIN 端子"L"幅
tALL
BIN 端子"H"幅
tBHL
BIN 端子"L"幅
tBLL
AIN"H"レベルから
PC_Mode2 または
tAUBU
BIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAU
AIN 立上り時間
PC_Mode3
BIN"H"レベルから
PC_Mode2 または
tBUAU
2tCYCP *
ns
AIN 立上り時間
PC_Mode3
AIN"H"レベルから
PC_Mode2 または
tAUBD
BIN 立下り時間
PC_Mode3
BIN"L"レベルから
PC_Mode2 または
tBDAD
AIN 立下り時間
PC_Mode3
AIN"L"レベルから
PC_Mode2 または
tADBU
BIN 立上り時間
PC_Mode3
ZIN 端子"H"幅
tZHL
QCR:CGSC="0"
ZIN 端子"L"幅
tZLL
QCR:CGSC="0"
ZIN レベル確定から
AIN/BIN 立下り立上り時
tZABE
QCR:CGSC="1"
間
AIN/BIN 立下り立上り
tABEZ
QCR:CGSC="1"
時間から ZIN レベル確定
* : tCYCP は APB バスクロックのサイクル時間です。
クアッドカウンタが接続されている APB バス番号については「■ブロックダイヤグラム」を参照
してください。
tALL
tAHL
AIN
tAUBU
tADBD
tBUAD
tBDAU
BIN
tBHL
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
tBLL
83
D a t a S h e e t
tBLL
tBHL
BIN
tBUAU
tBDAD
tAUBD
tADBU
AIN
tAHL
tALL
ZIN
ZIN
AIN/BIN
84
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(12) I2C タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
条件
Standard-mode Fast-mode
最小
最大
最小
最大
単位備考
SCL クロック周波数
FSCL
0
100
0
400
kHz
(反復)『スタート』条件
ホールド時間
tHDSTA
4.0
0.6
μs
SDA↓→SCL↓
SCL クロック"L"幅
tLOW
4.7
1.3
μs
SCL クロック"H"幅
tHIGH
4.0
0.6
μs
反復『スタート』条件
セットアップ時間
tSUSTA
4.7
0.6
μs
SCL↑→SDA↓
CL = 50pF,
データホールド時間
1
tHDDAT R = (Vp/IOL)*
0
3.45*2
0
0.9*3
μs
SCL↓→SDA↓↑
データセットアップ時間
tSUDAT
250
100
ns
SDA↓↑→SCL↑
『ストップ』条件
セットアップ時間
tSUSTO
4.0
0.6
μs
SCL↑→SDA↑
『ストップ』条件と
『スタート』条件との間の
tBUF
4.7
1.3
μs
バスフリー時間
ノイズフィルタ
tSP
2 tCYCP*4
2 tCYCP*4
ns
*1 : R, CL は、SCL, SDA ラインのプルアップ抵抗、負荷容量です。Vp はプルアップ抵抗の電源電圧,
IOL は VOL 保証電流を示します。
*2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満た
していなければなりません。
*3 : Fast-mode I2C バスデバイスを Standard-mode I2C バスシステムに使用できますが、要求される条件
tSUDAT≧250ns を満足しなければなりません。
*4 : tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「■ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8MHz 以上に設定してください。
SDA
SCL
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
85
D a t a S h e e t
(13) ETM タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
データホールド
TRACECLK
周波数
端子名
条件
tETMH
TRACECLK
TRACED3 - 0
Vcc≧4.5V
2
9
Vcc＜4.5V
2
15
Vcc≧4.5V
-
50
MHz
Vcc＜4.5V
-
32
MHz
Vcc≧4.5V
20
-
ns
Vcc＜4.5V
31.25
-
ns
1/tTRACE
TRACECLK
TRACECLK
クロック周期
規格値
最小
最大
記号
tTRACE
単位
備考
ns
(注意事項) 外部負荷容量 CL = 50pF 時
HCLK
TRACECLK
TRACED[3:0]
86
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(14) JTAG タイミング
(Vcc = 2.7V～5.5V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
記号
端子名
条件
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
Vcc≧4.5V
Vcc＜4.5V
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
tJTAGS
TCK
TMS, TDI
tJTAGH
TCK
TMS, TDI
TDO 遅延時間
tJTAGD
TCK
TDO
規格値
最小最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
(注意事項) 外部負荷容量 CL = 50pF 時
TCK
TMS/TDI
TDO
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
87
D a t a S h e e t
5.
12 ビット A/D コンバータ
・A/D 変換部電気的特性
(Vcc = AVcc = 2.7V～5.5V, Vss = AVss = 0V, Ta = - 40℃～+ 85℃)
項目
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション
電圧
フルスケール
トランジション電圧
記号端子名
最小
規格値
標準
最大
単位
-
-
-
±2
±2
12
± 4.5
± 2.5
bit
LSB
LSB
VZT
ANxx
-
±5
± 20
mV
VFST
ANxx
-
-
-
Ts
-
Tcck
-
Tstt
アナログ入力容量
アナログ入力抵抗
変換時間
サンプリング時間
コンペアクロック
周期*3
動作許可状態遷移
期間
AVRH ± 10 AVRH ± 20
AVRH=2.7V～5.5V
mV
1.0*1
2.666*1
*2
*2
55.5
166.6*4
-
-
μs
-
10000
ns
-
-
-
2.5
μs
CAIN
-
-
-
14.5
pF
RAIN
-
-
-
0.93
2.04
4
備考
ns
kΩ
AVcc≧4.5V
AVcc＜4.5V
AVcc≧4.5V
AVcc＜4.5V
AVcc≧4.5V
AVcc＜4.5V
AVcc≧4.5V
AVcc＜4.5V
チャネル間ばらつき
LSB
アナログポート入力
ANxx
5
μA
電流
アナログ入力電圧
ANxx
AVSS
AVRH
V
基準電圧
AVRH
2.7
AVCC
V
*1: 変換時間はサンプリング時間(Ts) + コンペア時間(Tc)の値です。
最小変換時間の条件は以下の通りです。
AVcc≧4.5V HCLK=72MHz サンプリング時間 : 0.222μs, コンペア時間 : 0.778μs
AVcc＜4.5V HCLK=54MHz サンプリング時間 : 0.333μs, コンペア時間 : 2.333μs
必ずサンプリング時間(Ts), コンペアクロック周期(Tcck)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、『FM3 ファミリペリフェラルマニュ
アルアナログマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタ設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「■ブロックダイヤグラム」を参照し
てください。
サンプリングクロックおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。
必ず(式 1)を満たすようにサンプリング時間を設定してください。
*3: コンペア時間(Tc) は (式 2)の値です。
*4: AVcc＜4.5V で 12 ビット A/D コンバータを使用する場合は、以下の制限があります。
コンペアクロック分周比が最大 9 であるため、（『FM3 ファミリペリフェラルマニュアルアナロ
グマクロ編』の『CHAPTER 1-1: A/D コンバータ』の章を参照してください。） HCLK が 54MHz
を超える場合は、コンペアクロック周期の最小値を満たすことは出来ません。HCLK は 54MHz 以
下に設定してください。
88
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
アナログ
信号発生源
Rext
ANxx
アナログ入力端子
コンパレータ
RAIN
CAIN
(式 1) Ts ≧ ( RAIN + Rext ) × CAIN × 9
Ts :サンプリング時間
RAIN :A/D の入力抵抗 = 0.93kΩ
4.5 ≦ AVCC ≦ 5.5 の場合
A/D の入力抵抗 = 2.04kΩ
2.7 ≦ AVCC ＜ 4.5 の場合
CAIN :A/D の入力容量 = 14.5pF
2.7 ≦ AVCC ≦ 5.5 の場合
Rext :外部回路の出力インピーダンス
(式 2) Tc＝Tcck × 14
Tc :コンペア時間
Tcck :コンペアクロック周期
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
89
D a t a S h e e t
・12 ビット A/D コンバータの用語の定義
・分解能
: A/D コンバータにより識別可能なアナログ変化
・積分直線性誤差 : ゼロトランジション点(0b000000000000 ←→ 0b000000000001)とフルス
ケールトランジション点(0b111111111110 ←→ 0b111111111111)を結んだ
直線と実際の変換特性との偏差
・微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVSS
AVRH
AVSS
アナログ入力
=
デジタル出力 N の微分直線性誤差
=
N
VZT
VFST
VNT
CONFIDENTIAL
:
:
:
:
AVRH
アナログ入力
デジタル出力 N の積分直線性誤差
1LSB =
90
(実測値)
0x(N-2)
0x001
VNT - {1LSB × (N - 1) + VZT}
1LSB
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
6.
USB 特性
(Vcc = 2.7V～5.5V, USBVcc = 3.0V～3.6V, Vss = 0V, Ta = - 40℃～+ 85℃)
項目
入力特性
記号端子名
条件
最小
規格値
最大
単位
備考
入力 High レベル電圧
VIH
-
2.0
入力 Low レベル電圧
VIL
-
Vss - 0.3
0.8
V
*1
差動入力感度
VDI
-
0.2
-
V
*2
差動コモンモードレンジ
VCM
0.8
2.5
V
*2
出力 High レベル電圧
VOH
2.8
3.6
V
*3
出力 Low レベル電圧
VOL
0.0
0.3
V
*3
1.3
4
4
2.0
20
20
V
ns
ns
*4
*5
*5
クロスオーバー電圧
出力特性立上り時間
VCRS
tFR
tFF
外部
プルダウン
抵抗
= 15kΩ
外部
プルアップ
UDP0,
抵抗
UDM0
= 1.5kΩ
Full Speed
Full Speed
USBVcc + 0.3 V
立下り時間
立上り/立下り時間
tFRFM
Full Speed
90
111.11
%
マッチング
出力インピーダンス
ZDRV
Full Speed
28
44
Ω
立上り時間
tLR
Low Speed
75
300
ns
立下り時間
tLF
Low Speed
75
300
ns
立上り/立下り時間
tLRFM
Low Speed
80
125
%
マッチング
*1 : USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL(Max)=0.8V,
VIH(Min)=2.0V(TTL 入力規格)の範囲内に設定されています。
また、ノイズ感度を低下させるためヒステリシス特性を持たせています。
*1
*5
*6
*7
*7
*7
*2 : USB 差動データ信号の受信には、Differential-Receiver を使用します。
Differential-Receiver は、差動データ入力がローカル・グランド・リファレンスレベルに対し、
0.8V～2.5V の範囲内にあるときには、200mV の差動入力感度があります。
上記電圧範囲は、コモン・モード入力電圧範囲と言われています。
最 1.0
小
差
動
入
力
感
度 0.2
[V]
0.8
2.5
コモン・モード入力電圧[V]
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
91
D a t a S h e e t
*3 :ドライバの出力駆動能力は、Low-State(VOL)で 0.3V 以下(対 3.6V, 1.5kΩ 負荷)、High-State(VOH)で
2.8V 以上(対グランド, 15kΩ 負荷)です。
*4 : USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3V～2.0V の範囲内にあります。
D+
Max 2.0V
VCRS 規格範囲
Min 1.3V
D-
*5 : Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10%～90%間の時間で定義されます。
また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にする為に、Tr/Tf 比を±10%以内と規
定されています。
D+
90%
90%
10%
10%
DTrise
立上り時間
Tfall
立下り時間
Full-speed Buffer
Rs = 27Ω
TxD+
CL = 50pF
Rs = 27Ω
TxDCL = 50pF.
3-State Enable
92
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
*6 : USB Full-speed 接続は、90Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツ
イスト・ペアケーブルを介して行われます。
USB 規格は、USB Driver の出力インピーダンスは 28Ω～44Ω の範囲内になければならないことを
規定しており、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)を付加
することを規定しています。
本 USB I/O をご使用の際には、
直列抵抗 Rs として 25Ω～30Ω(推奨値 27Ω)を付加しご使用ください。
Full-speed Buffer
Rs
TxD+
28Ω～44Ω Equiv. Imped.
Rs
TxD-
28Ω～44Ω Equiv. Imped.
外付け抵抗として実装してください。
3-State Enable
Rs 直列抵抗値 25Ω～30Ω
推奨値として 27Ω の直列抵抗を付加してください。
また、『E24 系列で誤差 5%以内の抵抗』をご使用ください。
*7 : Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10%～90%間の時間で定義されます。
D+
90%
90%
10%
10%
DTrise
立上り時間
Tfall
立下り時間
外部負荷条件は、
・Low-Speed Load (Compliance Load)
を参照してください。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
93
D a t a S h e e t
・Low-Speed Load (Upstream Port Load) - Reference 1
Low-speed Buffer
Rs = 27Ω
TxD+
Rpd
CL = 50～150pF
Rs = 27Ω
TxDRpd
CL =50～150pF
3-State Enable
Rpd=15kΩ
・Low-Speed Load (Downstream Port Load) - Reference 2
Low-speed Buffer
Rs=27Ω
TxD+
VTERM
CL=200～
600pF
Rpu
Rs=27Ω
TxDCL=200～
600pF
3-State Enable
Rpu=1.5kΩ
VTERM=3.6V
・Low-Speed Load (Compliance Load)
Low-speed Buffer
Rs = 27Ω
TxD+
CL = 200～450pF
Rs = 27Ω
TxDCL =200～450pF
3-State Enable
94
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
7.
低電圧検出特性
(1) 低電圧検出リセット
(Ta = - 40℃～+ 85℃)
項目
検出電圧
解除電圧
記号
条件
VDL
VDH
-
最小
規格値
標準
最大
2.20
2.30
2.40
2.50
2.60
2.70
単位
備考
電圧降下時
電圧上昇時
V
V
(2) 低電圧検出割込み
(Ta = - 40℃～+ 85℃)
項目
記号
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
TLVDW
条件
SVHI = 0000
SVHI = 0001
SVHI = 0010
SVHI = 0011
SVHI = 0100
SVHI = 0111
SVHI = 1000
SVHI = 1001
-
規格値
単位
最小標準最大
2.58
2.67
2.76
2.85
2.94
3.04
3.31
3.40
3.40
3.50
3.68
3.77
3.77
3.86
3.86
3.96
2.8
2.9
3.0
3.1
3.2
3.3
3.6
3.7
3.7
3.8
4.0
4.1
4.1
4.2
4.2
4.3
3.02
3.13
3.24
3.34
3.45
3.56
3.88
3.99
3.99
4.10
4.32
4.42
4.42
4.53
4.53
4.64
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
-
-
2040×
tcycp *
μs
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
* : tcycp は APB2 バスクロックのサイクル時間です。
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
95
D a t a S h e e t
8.
フラッシュメモリ書込み/消去特性
(1) 書込み/消去時間
(Vcc = 2.7V～5.5V, Ta = - 40℃～+ 85℃)
項目
セクタ消去
時間
規格値
標準*
最大*
Large Sector
1.6
7.5
Small Sector
0.4
2.1
25
400
ハーフワード(16 ビット)
書込み時間
チップ消去時間
単位
s
μs
備考
内部での消去前書込み時間を含む
システムレベルのオーバヘッド時間は
除く
内部での消去前書込み時間を含む
16
76.8
s
* : 標準は出荷直後の代表値、最大は書換え 10 万回までの保証値です。
(2) 書込みサイクルとデータ保持時間
消去/書込みサイクル
(cycle)
保持時間
(年)
1,000
20 *
10,000
10 *
100,000
* : 平均温度+85℃時
96
CONFIDENTIAL
備考
5*
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
9.
スタンバイ復帰時間
(1) 復帰要因 : 割込み
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 85°C)
項目
規格値
標準
最大*
tCYCC
記号
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
単位
ns
33
100
μs
445
1061
μs
サブタイマモード
445
1061
μs
ストップモード
445
1061
μs
Ticnt
低速 CR タイマモード
備考
* : 規格値の最大値は内蔵 CR の精度に依存します。
・スタンバイ復帰動作例(外部割込み復帰時*)
Ext.INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 外部割込みは立下りエッジ検出設定時
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
97
D a t a S h e e t
・スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
Resource INT
Interrupt factor
accept
Active
Ticnt
CPU
Operation
Interrupt factor
clear by CPU
Start
* : 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリペリフェラルマニュアル』の
『CHAPTER 6:低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
98
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
(2) 復帰要因 : リセット
リセット解除からプログラム動作開始までの時間を示します。
・復帰カウント時間
(VCC = 2.7V～5.5V, Ta = - 40°C～+ 85°C)
項目
記号
標準
規格値
最大*
単位
82
181
μs
82
181
μs
431
1003
μs
サブタイマモード
431
1003
μs
ストップモード
431
1003
μs
スリープモード
高速 CR タイマモード,
メインタイマモード,
PLL タイマモード
Trcnt
低速 CR タイマモード
備考
* : 規格値の最大値は内蔵 CR の精度に依存します。
・スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal RST
RST Active
Release
Trcnt
CPU
Operation
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
Start
99
D a t a S h e e t
・スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
Resource RST
Internal RST
RST Active
Release
Trcnt
CPU
Operation
Start
* : 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は、『FM3 ファミリペリフェラルマニュアル』の
『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存し
ます。詳細は『FM3 ファミリペリフェラルマニュアル』の『CHAPTER 6: 低消費電力
モード』を参照してください。
・パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワー
オンリセット/低電圧検出リセット時は、「■電気的特性 4. 交流規格 (6)パワーオンリ
セットタイミング」を参照してください。
・リセットからの復帰時、CPU は高速 CR ランモードに遷移します。
メインクロックや PLL クロックを使用する場合、追加でメインクロック発振安定待ち時
間や、メイン PLL クロックの安定待ち時間が必要になります。
・内部リソースリセットとは、ウォッチドッグリセット, CSV リセットを指します。
100
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 特性例
電源電流 (PLL ランモード, PLL スリープモード)
Icc 通常動作(PLL) 温度特性
Vcc:5.5V, CPU:80MHｚ, 周辺:40MHｚ,FLASH 2Wait
Iccs SLEEP動作(PLL) 温度特性
Vcc:5.5V, 周辺:40MHｚ
60
120
110
50
100
80
電源電流[mA]
電源電流[mA]
90
70
60
50
40
40
30
20
30
20
10
10
0
-40
0
-30 -20
-10
0
10
20
30
40
50
60
70
80
-40 -30 -20 -10
0
温度 Ta[℃]
10
20
30
40
50
60
70
80
温度 Ta[℃]
電源電流 (サブランモード)
Icc 通常動作(サブ発振) 温度特性 (片対数)
Vcc:5.5V, CPU/周辺:32KHz
Icc 通常動作(サブ発振) 温度特性
Vcc:5.5V, CPU/周辺:32KHz
1000
500
450
電源電流[μ A] (対数)
400
電源電流[μ A]
350
300
250
200
150
100
10
100
50
0
-40 -30 -20 -10
0
10
20
30
温度 Ta[℃]
40
50
60
70
1
80
-40 -30 -20
-10
0
10
20
30
40
50
60
70
80
60
70
80
温度 Ta[℃]
電源電流 (サブスリープモード)
Iccs SLEEP動作(サブ発振) 温度特性 (片対数)
Vcc:5.5V, 周辺:32KHz
Iccs SLEEP動作(サブ発振) 温度特性
Vcc:5.5V, 周辺:32KHz
1000
500
450
電源電流[μ A] (対数)
400
電源電流[μ A]
350
300
250
200
150
100
10
100
50
0
-40
-30
-20
-10
0
10
20
30
温度 Ta[℃]
40
50
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
60
70
80
1
-40
-30
-20
-10
0
10
20
30
40
50
温度 Ta[℃]
101
D a t a S h e e t
電源電流 (サブタイマモード)
ICCT TIMERモード(サブ発振) 温度特性 (片対数)
Vcc:5.5V, LVD Off時
ICCT TIMERモード(サブ発振) 温度特性
Vcc:5.5V, LVD Off時
1000
500
450
電源電流[μ A] (対数)
400
電源電流[μ A]
350
300
250
200
150
100
10
100
50
0
-40
-30
-20
-10
0
10
20
30
温度 Ta[℃]
40
50
60
70
1
80
-40
-30
-20
-10
0
10
20
30
40
50
60
70
80
60
70
80
温度 Ta[℃]
電源電流 (ストップモード)
ICCH STOPモード温度特性 (片対数)
Vcc:5.5V, LVD Off時
ICCH STOPモード温度特性
Vcc:5.5V, LVD Off時
1000
500
450
電源電流[μ A] (対数)
400
電源電流[μ A]
350
300
250
200
150
100
10
100
50
0
-40
102
CONFIDENTIAL
1
-30
-20
-10
0
10
20
30
温度 Ta[℃]
40
50
60
70
80
-40 -30 -20 -10
0
10
20
30
40
50
温度 Ta[℃]
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 オーダ型格
型格
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9BF504NBPMC-G-JNE2
256Kbyte
32Kbyte
MB9BF505NBPMC-G-JNE2
384Kbyte
48Kbyte
MB9BF506NBPMC-G-JNE2
512Kbyte
64Kbyte
MB9BF504RBPMC-G-JNE2
256Kbyte
32Kbyte
MB9BF505RBPMC-G-JNE2
384Kbyte
48Kbyte
MB9BF506RBPMC-G-JNE2
512Kbyte
64Kbyte
MB9BF504NBBGL-G-YE1
256Kbyte
32Kbyte
MB9BF505NBBGL-G-YE1
384Kbyte
48Kbyte
MB9BF506NBBGL-G-YE1
512Kbyte
64Kbyte
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
パッケージ
包装
プラスチック・LQFP
(0.5mm ピッチ),100 ピン
(FPT-100P-M23)
プラスチック・LQFP
(0.5mm ピッチ),120 ピン
(FPT-120P-M37)
トレイ
プラスチック・PFBGA
(0.8mm ピッチ),112 ピン
(BGA-112P-M04)
103
D a t a S h e e t
 パッケージ・外形寸法図
プラスチック・LQFP, 100 ピン
(FPT-100P-M23)
プラスチック・LQFP, 100ピン
（FPT-100P-M23）
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 14.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.65 g
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
75
51
76
50
0.08(.003)
Details of "A" part
1.50 +0.20
- 0.10
(.059+.008
-.004)
(Mounting height)
INDEX
100
0°~8°
0.50±0.20
(.020±.008)
26
"A"
1
0.50(.020)
C
0.22±0.05
(.009±.002)
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F100034S-c-3-4
104
CONFIDENTIAL
0.60±0.15
(.024±.006)
25
M
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
0.145±0.055
(.006 ±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
プラスチック・LQFP, 120ピン
(FPT-120P-M37)
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
16.0 mm × 16.0 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max
質量
0.88 g
コード（参考）
P-LFQFP120-16 × 16-0.50
プラスチック・LQFP, 120ピン
（FPT-120P-M37）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
18.00 ± 0.20(.709 ± .008) SQ
* 16.00 ± 0.10(.630 ± .004) SQ
90
61
91
Details of "A" part
60
+0.20
+.008
1.50 –0.10 .059 –.004
(Mounting height)
0.25(.010)
0.08(.003)
0˚~8˚
INDEX
0.60 ± 0.15
(.024 ± .006)
"A"
LEAD No.
1
30
0.50(.020)
C
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F120037Sc(1)-1-1
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
0.10 ± 0.05
(.004 ± .002)
(Stand off)
31
120
+0.05
0.145–0.03
( .006+.002
–.001 )
M
単位：mm（inches）
注意：括弧内の値は参考値です。
105
D a t a S h e e t
プラスチック・PFBGA, 112ピン
(BGA-112P-M04)
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00 mm
リード形状
半田ボール
封止方法
プラスチックモールド
ボールサイズ
Ф 0.45 mm
取付け高さ
1.45 mm Max.
質量
約 0.22 g
プラスチック・PFBGA, 112ピン
（BGA-112P-M04）
10.00±0.10(.394±.004)
0.20(.008) S B
0.80(.031)
REF
B
11
10
9
8
7
6
5
4
3
2
0.80(.031)
REF
A
10.00±0.10
(.394±.004)
1
L K J H G F
(INDEX AREA)
0.35±0.10
(.014±.004)
(Stand off)
0.20(.008) S A
1.25±0.20
(.049±.008)
(Seated height)
ED C B A
INDEX
112-Ф0.45±010
(112-Ф0.18±.004)
Ф0.08(.003) M S A B
S
0.10(.004) S
C
2003-2010 FUJITSU SEMICONDUCTOR LIMITED B112004S-c-2-3
106
CONFIDENTIAL
単位：mm（inches）
注意：括弧内の値は参考値です。
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
 主な変更内容
ページ
場所
Revision 1.0
Revision 2.0
-
-
Initial release
-
シリーズ名および品名の訂正:
MB9B500A シリーズ → MB9B500B シリーズ,
MB9BF504NA → MB9BF504NB,
MB9BF504RA → MB9BF504RB,
MB9BF505NA → MB9BF505NB,
MB9BF505RA → MB9BF505RB,
MB9BF506NA → MB9BF506NB,
MB9BF506RA → MB9BF506RB
Revision 2.1
Revision 3.0
■特長
2
・USB インターフェース
■特長
3
・外部バスインターフェース
8
■パッケージと品種対応
■端子機能一覧
17
・端子番号別
■端子機能一覧
32-35
・端子機能別
42
■入出力回路形式
42, 43
■入出力回路形式
48
■デバイス使用上の注意
■デバイス使用上の注意
48
・水晶発振回路について
■デバイス使用上の注意
49
・C 端子について
51
■ブロックダイヤグラム
51
■メモリサイズ
■メモリマップ
52
・メモリマップ(1)
■メモリマップ
53
・メモリマップ(2)
59, 60
■電気的特性
1. 絶対最大定格
61
■電気的特性
2. 推奨動作条件
62, 63
65
66
67
68
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
4. 交流規格
(1) メインクロック入力規格
■電気的特性
4. 交流規格
(3) 内蔵 CR 発振規格
■電気的特性
4. 交流規格
(4-1) メイン PLL・USB 用 PLL の使用条件
(4-2) メイン PLL の使用条件
■電気的特性
4. 交流規格
(6) パワーオンリセットタイミング
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
変更箇所
社名変更および記述フォーマットの変換
USB 用 PLL 搭載を追記
最大アクセスサイズ 256M バイトを追記
ES 品の記載を削除
P4E の端子状態形式を I→H に修正
SOTxx に LIN を追記
回路形式 E と F に I2C 端子使用時の動作を追記
+B 入力可能な回路形式に追記
"・電源電圧の安定化について"を追記
以下の文を追記
実装基板にて、使用する水晶振動子の発振評価を実施してください。
文を変更
図を修正
「品種構成」の「メモリサイズ」を参照する様に変更
"Extarnal Device Area"の領域を修正
フラッシュメモリのセクタ構成の概略と、詳細はフラッシュプログラミ
ングマニュアルを参照するよう追記
・最大クランプ電流を追加。
・P80, P81 の出力電流を追加。
・+B 入力について追加。
・アナログ基準電圧の最小値を AVSS→2.7V に修正
・平滑コンデンサ容量を追記
・電源電圧が最小値未満について追記
・表の形式を変更
・メインタイマモード電流を追加
・フラッシュメモリ電流を追加
・A/D コンバータ電流を移動
内部動作クロック周波数にマスタクロックを追加
内蔵高速 CR の周波数安定時間を追加
・メイン PLL クロック周波数を追加
・USB クロック周波数を追加
・メイン PLL 接続図と USB 用 PLL 接続図を追加
・パワーオンリセット解除までの時間を追加
・タイミング図を変更
107
D a t a S h e e t
ページ
場所
74-81
■電気的特性
4. 交流規格
(7) CSIO/UART タイミング
88
■電気的特性
5. 12 ビット A/D コンバータ
91
96
97-100
103
104
108
CONFIDENTIAL
■電気的特性
6. USB 特性
■電気的特性
8. フラッシュメモリ書込み/消去特性
■電気的特性
9. スタンバイ復帰時間
■オーダ型格
■パッケージ・外形寸法図
変更箇所
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧の標準値
を追加
・AVcc＜4.5V 時の変換時間を追加
・動作許可状態遷移期間を最小値から最大値に修正
・基準電圧の最小値を AVSS→2.7V に修正
出力 Low レベル電圧の条件を修正
内部での消去前書込み時間を含む消去時間に変更
スタンバイ復帰時間を追加
フル型格に変更
FPT-100P-M20 と FPT-120P-M21 を削除
MB9B500B-DS706-00021-3v0-J, December 15, 2014
D a t a S h e e t
December 15, 2014, MB9B500B-DS706-00021-3v0-J
CONFIDENTIAL
109
D a t a S h e e t
免責事項
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途 (ただし、用
途の限定はありません) に使用されることを意図して設計・製造されています。(1) 極めて高度な安全性が要求
され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直接生命・身体に対する重大な危
険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御, 航空交通管制, 大量輸送システムにお
ける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御等をいう) 、ならびに(2)
極めて高い信頼性が要求される用途 (海底中継器, 宇宙衛星等をいう) に使用されるよう設計・製造されたもの
ではありません。上記の製品の使用法によって惹起されたいかなる請求または損害についても、Spansion は、
お客様または第三者、あるいはその両方に対して責任を一切負いません。半導体デバイスはある確率で故障が
発生します。当社半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を生じさせないよ
う、お客様において、装置の冗長設計, 延焼対策設計, 過電流防止対策設計, 誤動作防止設計などの安全設計を
お願いします。本資料に記載された製品が、外国為替及び外国貿易法、米国輸出管理関連法規などの規制に基
づき規制されている製品または技術に該当する場合には、本製品の輸出に際して、同法に基づく許可が必要と
なります。
商標および注記
このドキュメントは、断りなく変更される場合があります。本資料には Spansion が開発中の Spansion 製品に関
する情報が記載されている場合があります。Spansion は、それらの製品に対し、予告なしに仕様を変更したり、
開発を中止したりする権利を有します。このドキュメントに含まれる情報は、現状のまま、保証なしに提供さ
れるものであり、その正確性, 完全性, 実施可能性および特定の目的に対する適合性やその市場性および他者の
権利を侵害しない事を保証するものでなく、また、明示, 黙示または法定されているあらゆる保証をするもの
でもありません。Spansion は、このドキュメントに含まれる情報を使用することにより発生したいかなる損害
に対しても責任を一切負いません。
Copyright © 2011-2014 Spansion All rights reserved.
商標：Spansion®, Spansion ロゴ (図形マーク), MirrorBit®, MirrorBit® Eclipse™ , ORNAND™ , Easy DesignSim™ ,
Traveo™ 及びこれらの組合せは、米国・日本ほか諸外国における Spansion LLC の商標です。第三者の社名・製
品名等の記載はここでは情報提供を目的として表記したものであり、各権利者の商標もしくは登録商標となっ
ている場合があります。
110
CONFIDENTIAL
MB9B500B-DS706-00021-3v0-J, December 15, 2014

Open as PDF

Similar pages: DS709-00014-0v01-J; S6E2DHシリーズ 32-bit ARM Cortex-M4 based; MB9A1A0Nシリーズ 32-bit ARM Cortex-M3 based; MB9AA30Nシリーズ 32-bit ARM Cortex-M3 based; DS705-00011-2v0-J; NP706-00042-1v0-J; MN709-00019-3v0-J; 32ビット・マイクロコントローラ FM3ファミリ Virtual Starter Kit; MN705-00011-3v1-J-SI1; DS706-00020-2v0-J; 3.7 MB; 3.6 MB; 85 KB; MB9B410Rシリーズ 32-bit ARM Cortex-M3 based; 3.0 MB; DS706-00011-3v0-J; DS706-00012-3v0-J; 2.9 MB; 2.8 MB; MB9B520Mシリーズ 32-bit ARM Cortex-M3 based; DS706-00063-2v0-J; 2.7 MB