4.7 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
FUJITSU SEMICONDUCTOR
DATA SHEET
DS702-00010-5v0-J
8 ビット・マイクロコントローラ
New 8FX MB95560H/570H/580H シリーズ
MB95F562H/F562K/F563H/F563K/F564H/F564K
MB95F572H/F572K/F573H/F573K/F574H/F574K
MB95F582H/F582K/F583H/F583K/F584H/F584K
■ 概要
MB95560H/570H/580H シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイ
クロコントローラです。
■ 特長
• F2MC®-8FX CPU コア
コントローラに最適な命令体系
• 乗除算命令
• 16 ビット演算
• ビットテストによるブランチ命令
• ビット操作命令など
( 注意事項 ) F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。
• クロック ( メイン発振クロックとサブ発振クロックは MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/
F582K/F583H/F583K/F584H/F584K にのみ搭載 )
• 選択可能なメインクロックソース
- メイン 発振クロック ( 最大 16.25 MHz, 最大マシンクロック周波数：8.125 MHz)
- 外部クロック ( 最大 32.5 MHz, 最大マシンクロック周波数：16.25 MHz）
- メイン CR クロック (4 MHz ±2%)
- PLL 逓倍率が 2 の場合 , メイン CR クロックの周波数は 8 MHz になります。
- PLL 逓倍率が 2.5 の場合 , メイン CR クロックの周波数は 10 MHz になります。
- PLL 逓倍率が 3 の場合 , メイン CR クロックの周波数は 12 MHz になります。
- PLL 逓倍率が 4 の場合 , メイン CR クロックの周波数は 16 MHz になります。
• 選択可能なサブクロックソース
- サブ発振 クロック (32.768 kHz)
- 外部クロック (32.768 kHz)
- サブ CR クロック ( 標準：100 kHz, 最小：50 kHz, 最大：150 kHz)
• タイマ
• 8/16 ビット複合タイマ × 2 チャネル (MB95F572H/F572K/F573H/F573K/F574H/F574K/582H/F582K/F583H/F583K/
F584H/F584K には 1 チャネルのみ搭載 )
• タイムベースタイマ × 1 チャネル
• 時計プリスケーラ × 1 チャネル
（続く）
富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2011-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved
2013.5
MB95560H/570H/580H シリーズ
（続き）
• LIN-UART (MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/F582K/F583H/F583K/F584H/F584K にのみ搭載 )
• 全二重ダブルバッファ
• クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能
• 外部割込み
• エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , および両エッジから選択可能 )
• 各種の低消費電力 ( スタンバイ ) モードからの解除としても使用可能
• 8/10 ビット A/D コンバータ
8 ビットまたは 10 ビット分解能の選択可能
• 低消費電力 ( スタンバイ ) モード
スタンバイモードは下記の 4 つあります。
• ストップモード
• スリープモード
• 時計モード
• タイムベースタイマモード
スタンバイモードで , デバイスをノーマルスタンバイモードまたはディープスタンバイモードに遷移させることがで
きます。
• I/O ポート
• MB95F562H/F563H/F564H ( 最大ポート数：16)
- 汎用入出力ポート (CMOS I/O)
：15 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：1 本
• MB95F562K/F563K/F564K ( 最大ポート数：17)
- 汎用入出力ポート (CMOS I/O)
：15 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：2 本
• MB95F572H/F573H/F574H ( 最大ポート数：4)
- 汎用入出力ポート (CMOS I/O)
：3 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：1 本
• MB95F572K/F573K/F574K ( 最大ポート数：5)
- 汎用入出力ポート (CMOS I/O)
：3 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：2 本
• MB95F582H/F583H/F584H ( 最大ポート数：12)
- 汎用入出力ポート (CMOS I/O)
：11 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：1 本
• MB95F582K/F583K/F584K ( 最大ポート数：13)
- 汎用入出力ポート (CMOS I/O)
：11 本
- 汎用入出力ポート (N-ch オープンドレイン ) ：2 本
• オンチップデバッグ
• 1 線式シリアル制御
• シリアル書込みサポート ( 非同期モード )
• ハードウェア / ソフトウェアウォッチドッグタイマ
• ハードウェアウォッチドッグタイマ内蔵
• ソフトウェアウォッチドッグタイマ内蔵
• パワーオンリセット
電源が投入されると , パワーオンリセットが発生します。
• 低電圧検出リセット回路 (MB95F562K/F563K/F564K/F572K/F573K/F574K/F582K/F583K/F584K にのみ搭載 )
低電圧検出器内蔵
• クロックスーパバイザカウンタ
クロックスーパバイザカウンタ機能内蔵
• デュアルオペレーションフラッシュメモリ
消去 / 書込み動作・読込み動作は , 異なったバンク ( 上位バンク / 下位バンク ) で同時に行えます。
• フラッシュメモリセキュリティ機能
フラッシュメモリ内容を保護
2
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 品種構成
• MB95560H シリーズ
品種 MB95F562H MB95F563H MB95F564H MB95F562K MB95F563K MB95F564K
項目
分類
フラッシュメモリ品
クロックスーパ
メインクロックの発振を監視
バイザカウンタ
フラッシュ
8 K バイト
12 K バイト
20 K バイト
8 K バイト
12 K バイト
20 K バイト
メモリ 容量
RAM 容量
240 バイト
496 バイト
496 バイト
240 バイト
496 バイト
496 バイト
パワーオン
あり
リセット
低電圧検出
なし
あり
リセット
リセット入力
専用のリセット入力あり
ソフトウェア選択
• 基本命令数
: 136 命令
• 命令ビット長
: 8 ビット
• 命令長
: 1 ～ 3 バイト
CPU 機能
• データビット長
: 1, 8, 16 ビット長
• 最小命令実行時間
: 61.5 ns ( マシンクロック周波数＝ 16.25 MHz )
• 割込み処理時間
: 0.6 µs ( マシンクロック周波数＝ 16.25 MHz )
• I/O ポート ( 最大 )
: 16 本
• I/O ポート ( 最大 )
: 17 本
汎用入出力
• CMOS I/O
: 15 本
• CMOS I/O
: 15 本
• N-ch オープンドレイン : 1 本
• N-ch オープンドレイン : 2 本
タイムベース
インターバル時間 : 0.256 ms ～ 8.3 s ( 外部クロック周波数＝ 4 MHz)
タイマ
ハードウェア /
• リセット発生周期
ソフトウェア
メイン発振クロック 10 MHz 時：105 ms ( 最小 )
ウォッチドッグ • サブ CR クロックをハードウェアウォッチドッグタイマのソースクロックとして使用可能
タイマ
ワイルド
3 バイト分のデータ置換え可能
レジスタ
• 専用リロードタイマによって広範囲の通信速度の選択が可能
• 全二重ダブルバッファ搭載
LIN-UART
• クロック同期のシリアルデータ転送およびクロック同期非のシリアルデータ転送が可能
• LIN 機能は LIN マスタまたは LIN スレーブとして使用可能
6 チャネル
8/10 ビット
A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能
2 チャネル
• タイマは 8 ビットタイマ × 2 チャネル , または 16 ビットタイマ × 1 チャネルとして構成可能
8/16 ビット
• インターバルタイマ機能 , PWC 機能 , PWM 機能および入力キャプチャ機能内蔵
複合タイマ
• カウントクロック：内部クロック (7 種類 ) および外部クロックから選択可能
• 方形波出力可能
6 チャネル
外部割込み
• エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 )
• スタンバイモードからの解除としても使用可能
オンチップ
• 1 線式シリアル制御
デバッグ
• シリアル書込みをサポート ( 非同期モード )
時計
8 種類のインターバル時間から選択可能
プリスケーラ
（続く）
DS702-00010-5v0-J
3
MB95560H/570H/580H シリーズ
（続き）
品種
項目
フラッシュ
メモリ
MB95F562H
MB95F563H
パッケージ
4
MB95F562K
MB95F563K
MB95F564K
• 自動プログラミング (Embedded Algorithm) および書込み / 消去 / 消去一時停止 / 消去再開コマンドを
サポート
• アルゴリズム完了を示すフラグ
• フラッシュ内容を保護するフラッシュセキュリティ機能
1000
10000
100000
書込み / 消去回数
データ保持時間
スタンバイ
モード
MB95F564H
20 年間
10 年間
5 年間
スリープモード , ストップモード , 時計モード , タイムベースタイマモード
LCC-32P-M19
FPT-20P-M09
FPT-20P-M10
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• MB95570H シリーズ
品種
MB95F572H MB95F573H MB95F574H MB95F572K MB95F573K MB95F574K
項目
分類
フラッシュメモリ品
クロックスーパ
メインクロックの発振を監視
バイザカウンタ
フラッシュ
8 K バイト
12 K バイト
20 K バイト
8 K バイト
12 K バイト
20 K バイト
メモリ 容量
RAM 容量
240 バイト
496 バイト
496 バイト
240 バイト
496 バイト
496 バイト
パワーオン
あり
リセット
低電圧検出
なし
あり
リセット
リセット入力
専用のリセット入力あり
ソフトウェア選択
• 基本命令数
: 136 命令
• 命令ビット長
: 8 ビット
• 命令長
: 1 ～ 3 バイト
CPU 機能
• データビット長
: 1, 8, 16 ビット長
• 最小命令実行時間
: 61.5 ns ( マシンクロック周波数＝ 16.25 MHz)
• 割込み処理時間
: 0.6 µs ( マシンクロック周波数＝ 16.25 MHz)
• I/O ポート ( 最大 )
: 4本
• I/O ポート ( 最大 )
: 5本
汎用入出力
• CMOS I/O
: 3本
• CMOS I/O
: 3本
• N-ch オープンドレイン : 1 本
• N-ch オープンドレイン : 2 本
タイムベース
インターバル時間 : 0.256 ms ～ 8.3 s ( 外部クロック周波数＝ 4 MHz)
タイマ
ハードウェア /
• リセット発生周期
ソフトウェア
メイン発振クロック 10 MHz 時：105 ms ( 最小 )
ウォッチドッグ • サブ内部 CR クロックをハードウェアウォッチドッグタイマのソースクロックとして使用可能
タイマ
ワイルド
3 バイト分のデータ置換え可能
レジスタ
LIN-UART
LIN-UART なし
2 チャネル
8/10 ビット
A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能
1 チャネル
• タイマは 8 ビットタイマ × 2 チャネル , または 16 ビットタイマ × 1 チャネルとして構成可能
8/16 ビット
• インターバルタイマ機能 , PWC 機能 , PWM 機能および入力キャプチャ機能内蔵
複合タイマ
• カウントクロック：内部クロック (7 種類 ) および外部クロックから選択可能
• 方形波出力可能
2 チャネル
外部割込み
• エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 )
• スタンバイモードからの解除としても使用可能
オンチップ
• 1 線式シリアル制御
デバッグ
• シリアル書込みをサポート ( 非同期モード )
時計
8 種類のインターバル時間から選択可能
プリスケーラ
• 自動プログラミング (Embedded Algorithm) および書込み / 消去 / 消去一時停止 / 消去再開コマンドを
サポート
• アルゴリズム完了を示すフラグ
フラッシュ
• フラッシュ内容を保護するフラッシュセキュリティ機能
メモリ
1000
10000
100000
書込み / 消去回数
データ保持時間
スタンバイ
モード
20 年間
10 年間
5 年間
スリープモード , ストップモード , 時計モード , タイムベースタイマモード
パッケージ
DS702-00010-5v0-J
DIP-8P-M03
FPT-8P-M08
5
MB95560H/570H/580H シリーズ
• MB95580H シリーズ
品種
MB95F582H MB95F583H MB95F584H MB95F582K MB95F583K MB95F584K
項目
分類
フラッシュメモリ品
クロックスーパ
メインクロックの発振を監視
バイザカウンタ
フラッシュ
8 K バイト
12 K バイト
20 K バイト
8 K バイト
12 K バイト
20 K バイト
メモリ 容量
RAM 容量
240 バイト
496 バイト
496 バイト
240 バイト
496 バイト
496 バイト
パワーオン
あり
リセット
低電圧検出
なし
あり
リセット
リセット入力
専用のリセット入力あり
ソフトウェア選択
• 基本命令数
: 136 命令
• 命令ビット長
: 8 ビット
• 命令長
: 1 ～ 3 バイト
CPU 機能
• データビット長
: 1, 8, 16 ビット長
• 最小命令実行時間
: 61.5 ns ( マシンクロック周波数 ＝ 16.25 MHz )
• 割込み処理時間
: 0.6 µs ( マシンクロック周波数 ＝ 16.25 MHz )
• I/O ポート ( 最大 )
: 12 本
• I/O ポート ( 最大 )
: 13 本
汎用入出力
• CMOS I/O
: 11 本
• CMOS I/O
: 11 本
• N-ch オープンドレイン : 1 本
• N-ch オープンドレイン : 2 本
タイムベース
インターバル時間 : 0.256 ms ～ 8.3 s ( 外部クロック周波数＝ 4 MHz)
タイマ
ハードウェア /
• リセット発生周期
ソフトウェア
メイン発振クロック 10 MHz 時：105 ms ( 最小 )
ウォッチドッグ • サブ内部 CR クロックをハードウェアウォッチドッグタイマのソースクロックとして使用可能
タイマ
ワイルド
3 バイト分のデータ置換え可能
レジスタ
• 専用リロードタイマによって広範囲の通信速度の選択が可能
• 全二重ダブルバッファ搭載
LIN-UART
• クロック同期のシリアルデータ転送およびクロック同期非のシリアルデータ転送が可能
• LIN 機能は LIN マスタまたは LIN スレーブとして使用可能
5 チャネル
8/10 ビット
A/D コンバータ 8 ビットまたは 10 ビット分解能の選択が可能
1 チャネル
• タイマは 8 ビットタイマ × 2 チャネル , または 16 ビットタイマ × 1 チャネルとして構成可能
8/16 ビット
• インターバルタイマ機能 , PWC 機能 , PWM 機能および入力キャプチャ機能内蔵
複合タイマ
• カウントクロック：内部クロック (7 種類 ) および外部クロックから選択可能
• 方形波出力可能
6 チャネル
外部割込み
• エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 )
• スタンバイモードからの解除としても使用可能
オンチップ
• 1 線式シリアル制御
デバッグ
• シリアル書込みをサポート ( 非同期モード )
時計
8 種類のインターバル時間から選択可能
プリスケーラ
（続く）
6
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
品種
項目
フラッシュ
メモリ
MB95F582H
MB95F583H
MB95F582K
MB95F583K
MB95F584K
• 自動プログラミング (Embedded Algorithm) および書込み / 消去 / 消去一時停止 / 消去再開コマンドを
サポート
• アルゴリズム完了を示すフラグ
• フラッシュ内容を保護するフラッシュセキュリティ機能
1000
10000
100000
書込み / 消去回数
データ保持時間
スタンバイ
モード
MB95F584H
20 年間
10 年間
5 年間
スリープモード , ストップモード , 時計モード , タイムベースタイマモード
パッケージ
DS702-00010-5v0-J
LCC-32P-M19
FPT-16P-M08
FPT-16P-M23
7
MB95560H/570H/580H シリーズ
■ パッケージと品種対応
• MB95560H シリーズ
品種 MB95F562H
パッケージ
MB95F562K
MB95F563H
MB95F563K
MB95F564H
MB95F564K
LCC-32P-M19
○
○
○
○
○
○
FPT-20P-M09
○
○
○
○
○
○
FPT-20P-M10
○
○
○
○
○
○
FPT-16P-M08
×
×
×
×
×
×
FPT-16P-M23
×
×
×
×
×
×
DIP-8P-M03
×
×
×
×
×
×
FPT-8P-M08
×
×
×
×
×
×
MB95F572K
MB95F573H
MB95F573K
MB95F574H
MB95F574K
• MB95570H シリーズ
品種 MB95F572H
パッケージ
LCC-32P-M19
×
×
×
×
×
×
FPT-20P-M09
×
×
×
×
×
×
FPT-20P-M10
×
×
×
×
×
×
FPT-16P-M08
×
×
×
×
×
×
FPT-16P-M23
×
×
×
×
×
×
DIP-8P-M03
○
○
○
○
○
○
FPT-8P-M08
○
○
○
○
○
○
MB95F582K
MB95F583H
MB95F583K
MB95F584H
MB95F584K
• MB95580H シリーズ
品種 MB95F582H
パッケージ
LCC-32P-M19
○
○
○
○
○
○
FPT-20P-M09
×
×
×
×
×
×
FPT-20P-M10
×
×
×
×
×
×
FPT-16P-M08
○
○
○
○
○
○
FPT-16P-M23
○
○
○
○
○
○
DIP-8P-M03
×
×
×
×
×
×
FPT-8P-M08
×
×
×
×
×
×
○：使用可能
×：使用不可能
8
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 品種間の相違点と品種選択時の注意事項
• 消費電流
オンチップデバッグ機能を使用する場合は , フラッシュメモリのプログラム / 消去の消費電流を考慮してください。
消費電流の詳細は ,「■電気的特性」を参照してください。
• パッケージ
各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。
• 動作電圧
動作電圧は , オンチップデバッグ機能を使用するか使用しないかによって異なります。
動作電圧の詳細は ,「■電気的特性」を参照してください。
• オンチップデバッグ機能
オンチップデバッグ機能を使用する場合は , VCC, VSS, および 1 本のシリアルケーブルを評価ツールに接続してくださ
い。接続方法については 「New
,
8FX MB95560H/570H/580H シリーズハードウェアマニュアル」の「第 21 章　シリアル書
込み接続例」を参照してください。
DS702-00010-5v0-J
9
MB95560H/570H/580H シリーズ
32
31
30
29
28
27
26
25
NC
NC
NC
NC
NC
NC
NC
NC
■ 端子配列図
X1/PF1
X0/PF0
VSS
X1A/PG2
X0A/PG1
Vcc
24
1
(TOP VIEW)
23
2
22
3
21
4
LCC-32P-M19
20
5
6 (MB95560Hシリーズ) 19
P07/INT07
P12/EC0/DBG
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
C
RST/PF2
7
8
P02/INT02/AN02/SCK
P01/AN01
X0/PF0
X1/PF1
Vss
X1A/PG2
X0A/PG1
Vcc
C
RST/PF2
TO10/P62
TO11/P63
1
2
3
4
5
6
7
8
9
10
9
10
11
12
13
14
15
16
TO11/P63
TO10/P62
NC
NC
NC
NC
P00/AN00
P64/EC1
* 使用可能なピン数は20です。
(TOP VIEW)
FPT-20P-M09
FPT-20P-M10
(MB95560Hシリーズ)
18
17
20
19
18
17
16
15
14
13
12
11
P12/EC0/DBG
P07/INT07
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
P02/INT02/AN02/SCK
P01/AN01
P00/AN00
P64/EC1
（続く）
10
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
X0/PF0
X1/PF1
Vss
X1A/PG2
X0A/PG1
Vcc
RST/PF2
C
1
2
3
4
5
6
7
8
Vss
Vcc
C
RST/PF2
1
2
3
4
NC
25
14
15
16
NC
NC
* 使用可能なピン数は16です。
NC
8
9
10
11
12
13
C
RST/PF2
DS702-00010-5v0-J
NC
NC
NC
NC
NC
NC
NC
24
1
(TOP VIEW)
23
2
22
3
21
4
LCC-32P-M19
5 (MB95580Hシリーズ) 20
19
6
7
18
NC
NC
NC
NC
NC
X1/PF1
X0/PF0
VSS
X1A/PG2
X0A/PG1
Vcc
32
31
30
29
28
27
26
（続き）
(TOP VIEW)
FPT-16P-M08
FPT-16P-M23
(MB95580Hシリーズ)
(TOP VIEW)
DIP-8P-M03
FPT-8P-M08
(MB95570Hシリーズ)
P07/INT07
P12/EC0/DBG
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
P02/INT02/AN02/SCK
17
P01/AN01
16
15
14
13
12
11
10
9
8
7
6
5
P12/EC0/DBG
P07/INT07
P06/INT06/TO01
P05/INT05/AN05/TO00
P04/INT04/AN04/SIN/EC0
P03/INT03/AN03/SOT
P01/AN01
P02/INT02/AN02/SCK
P12/EC0/DBG
P06/INT06/TO01
P05/AN05/TO00
P04/INT04/AN04/EC0
11
MB95560H/570H/580H シリーズ
■ 端子機能説明 (MB95560H シリーズ , 32 ピン )
端子番号
1
2
3
4
5
端子名
PF1
X1
PF0
X0
Vss
PG2
X1A
PG1
X0A
入出力
回路形式 *
B
B
⎯
C
C
機能
汎用入出力ポート
メインクロック用入出力発振端子
汎用入出力ポート
メインクロック用入力発振端子
電源 (GND) 端子
汎用入出力ポート
サブクロック用入出力発振端子
汎用入出力ポート
サブクロック用入力発振端子
6
Vcc
⎯
電源端子
7
C
⎯
バイパスコンデンサ接続端子
汎用入出力ポート
PF2
8
9
RST
P63
A
E
P62
汎用入出力ポート
大電流用端子
8/16 ビット複合タイマ ch.1 出力
TO11
10
リセット端子
MB95F562H/F563H/F564H では専用のリセット端子です。
E
汎用入出力ポート
大電流用端子
8/16 ビット複合タイマ ch.1 出力
TO10
11
12
13
NC
⎯
内部接続端子です。常に開放にしてください。
D
汎用入出力ポート
大電流用端子
14
15
P00
A/D コンバータアナログ入力
AN00
16
P64
E
8/16 ビット複合タイマ ch.1 クロック入力
EC1
17
P01
D
汎用入出力ポート
大電流用端子
P02
19
INT02
汎用入出力ポート
大電流用端子
A/D コンバータアナログ入力
AN01
18
汎用入出力ポート
大電流用端子
D
外部割込み入力
AN02
A/D コンバータアナログ入力
SCK
LIN-UART クロック入出力
P03
汎用入出力ポート
大電流用端子
INT03
AN03
SOT
D
外部割込み入力
A/D コンバータアナログ入力
LIN-UART データ出力
（続く）
12
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
端子番号
端子名
入出力
回路形式 *
汎用入出力ポート
P04
外部割込み入力
INT04
20
21
AN04
D
LIN-UART データ入力
EC0
8/16 ビット 複合タイマ ch.0 クロック入力
P05
汎用入出力ポート
大電流用端子
INT05
D
A/D コンバータアナログ入力
TO00
8/16 ビット複合タイマ ch.0 出力
汎用入出力ポート
大電流用端子
INT06
E
EC0
汎用入出力ポート
F
8/16 ビット複合タイマ ch.0 クロック入力
DBG 入力端子
DBG
P07
外部割込み入力
8/16 ビット複合タイマ ch.0 出力
P12
24
外部割込み入力
AN05
TO01
23
A/D コンバータアナログ入力
SIN
P06
22
機能
E
汎用入出力ポート
大電流用端子
外部割込み入力
INT07
25
26
27
28
29
NC
⎯
内部接続端子です。常に開放にしてください。
30
31
32
*: 入出力回路形式については「■ 入出力回路形式」を参照してください。
DS702-00010-5v0-J
13
MB95560H/570H/580H シリーズ
■ 端子機能説明 (MB95560H シリーズ , 20 ピン )
端子番号
1
2
3
4
5
端子名
PF0
X0
PF1
X1
VSS
PG2
X1A
PG1
X0A
入出力
回路形式 *
B
B
⎯
C
C
機能
汎用入出力ポート
メインクロック用入力発振端子
汎用入出力ポート
メインクロック用入出力発振端子
電源 (GND) 端子
汎用入出力ポート
サブクロック用入出力発振端子
汎用入出力ポート
サブクロック用入力発振端子
6
VCC
⎯
電源端子
7
C
⎯
バイパスコンデンサ接続端子
汎用入出力ポート
PF2
8
9
RST
P62
A
E
P63
E
P64
E
P00
D
P01
D
汎用入出力ポート
大電流用端子
P02
15
INT02
D
外部割込み入力
AN02
A/D コンバータアナログ入力
SCK
LIN-UART クロック入出力
P03
汎用入出力ポート
大電流用端子
INT03
D
外部割込み入力
A/D コンバータアナログ入力
AN03
SOT
LIN-UART データ出力
P04
汎用入出力ポート
外部割込み入力
INT04
16
汎用入出力ポート
大電流用端子
A/D コンバータアナログ入力
AN01
14
汎用入出力ポート
大電流用端子
A/D コンバータアナログ入力
AN00
13
汎用入出力ポート
大電流用端子
8/16 ビット複合タイマ ch.1 クロック入力
EC1
12
汎用入出力ポート
大電流用端子
8/16 ビット複合タイマ ch.1 出力
TO11
11
汎用入出力ポート
大電流用端子
8/16 ビット複合タイマ ch.1 出力
TO10
10
リセット端子
MB95F562H/F563H/F564H では専用のリセット端子です。
AN04
D
A/D コンバータアナログ入力
SIN
LIN-UART データ入力
EC0
8/16 ビット複合タイマ ch.0 クロック入力
（続く）
14
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
端子番号
端子名
入出力
回路形式 *
汎用入出力ポート
大電流用端子
P05
17
INT05
D
A/D コンバータアナログ入力
TO00
8/16 ビット複合タイマ ch.0 出力
汎用入出力ポート
大電流用端子
INT06
E
P07
E
汎用入出力ポート
P12
EC0
DBG
汎用入出力ポート
大電流用端子
外部割込み入力
INT07
20
外部割込み入力
8/16 ビット複合タイマ ch.0 出力
TO01
19
外部割込み入力
AN05
P06
18
機能
F
8/16 ビット複合タイマ ch.0 クロック入力
DBG 入力端子
*: 入出力回路形式については「■ 入出力回路形式」を参照してください。
DS702-00010-5v0-J
15
MB95560H/570H/580H シリーズ
■ 端子機能説明 (MB95570H シリーズ , 8 ピン )
端子番号
端子名
入出力
回路形式 *
1
VSS
—
電源 (GND) 端子
2
VCC
—
電源端子
3
C
—
バイパスコンデンサ接続端子
汎用入出力ポート
PF2
4
RST
A
5
6
AN04
D
A/D コンバータアナログ入力
8/16 ビット複合タイマ ch.0 クロック入力
P05
汎用入出力ポート
大電流用端子
AN05
D
INT06
汎用入出力ポート
大電流用端子
E
汎用入出力ポート
P12
DBG
外部割込み入力
8/16 ビット複合タイマ ch.0 出力
TO01
EC0
A/D コンバータアナログ入力
8/16 ビット複合タイマ ch.0 出力
P06
8
外部割込み入力
EC0
TO00
7
リセット端子
MB95F572H/F573H/F574H では専用のリセット端子です。
汎用入出力ポート
P04
INT04
機能
F
8/16 ビット複合タイマ ch.0 クロック入力
DBG 入力端子
*: 入出力回路形式については「■ 入出力回路形式」を参照してください。
16
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 端子機能説明 (MB95580H シリーズ , 32 ピン )
端子番号
1
2
3
4
5
端子名
PF1
X1
PF0
X0
VSS
PG2
X1A
PG1
X0A
入出力
回路形式 *
B
B
⎯
C
C
機能
汎用入出力ポート
メインクロック用入出力発振端子
汎用入出力ポート
メインクロック用入力発振端子
電源 (GND) 端子
汎用入出力ポート
サブクロック用入出力発振端子
汎用入出力ポート
サブクロック用入力発振端子
6
VCC
⎯
電源端子
7
C
⎯
バイパスコンデンサ接続端子
汎用入出力ポート
PF2
8
RST
A
リセット端子
MB95F582H/F583H/F584H では専用のリセット端子です。
⎯
内部接続端子です。常に開放にしてください。
D
汎用入出力ポート
大電流用端子
9
10
11
12
13
NC
14
15
16
17
P01
A/D コンバータアナログ入力
AN01
汎用入出力ポート
大電流用端子
P02
18
19
INT02
D
AN02
A/D コンバータアナログ入力
SCK
LIN-UART クロック入出力
P03
汎用入出力ポート
大電流用端子
INT03
D
外部割込み入力
A/D コンバータアナログ入力
AN03
SOT
LIN-UART データ出力
P04
汎用入出力ポート
外部割込み入力
INT04
20
外部割込み入力
AN04
D
A/D コンバータアナログ入力
SIN
LIN-UART データ入力
EC0
8/16 複合タイマ ch.0 クロック入力
（続く）
DS702-00010-5v0-J
17
MB95560H/570H/580H シリーズ
（続き）
端子番号
端子名
入出力
回路形式 *
汎用入出力ポート
大電流用端子
P05
21
INT05
D
A/D コンバータアナログ入力
TO00
8/16 ビット複合タイマ ch.0 出力
汎用入出力ポート
大電流用端子
INT06
E
汎用入出力ポート
P12
EC0
F
P07
8/16 ビット複合タイマ ch.0 クロック入力
DBG 入力端子
DBG
24
外部割込み入力
8/16 ビット複合タイマ ch.0 出力
TO01
23
外部割込み入力
AN05
P06
22
機能
E
汎用入出力ポート
大電流用端子
外部割込み入力
INT07
25
26
27
28
29
NC
⎯
内部接続端子です。常に開放にしてください。
30
31
32
*: 入出力回路形式については「■ 入出力回路形式」を参照してください。
18
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 端子機能説明 (MB95580H シリーズ , 16 ピン )
端子番号
1
2
3
4
5
6
端子名
PF0
X0
PF1
X1
VSS
PG2
X1A
PG1
X0A
VCC
入出力
回路形式 *
B
B
—
C
C
8
RST
C
10
INT02
汎用入出力ポート
サブクロック用入出力発振端子
汎用入出力ポート
サブクロック用入力発振端子
—
バイパスコンデンサ接続端子
汎用入出力ポート
大電流用端子
D
外部割込み入力
AN02
A/D コンバータアナログ入力
SCK
LIN-UART クロック入出力
P01
D
INT03
汎用入出力ポート
大電流用端子
A/D コンバータアナログ入力
汎用入出力ポート
大電流用端子
D
外部割込み入力
A/D コンバータアナログ入力
SOT
LIN-UART データ出力
P04
汎用入出力ポート
外部割込み入力
INT04
AN04
D
A/D コンバータアナログ入力
SIN
LIN-UART データ入力
EC0
8/16 ビット複合タイマ ch.0 クロック入力
P05
汎用入出力ポート
大電流用端子
INT05
D
外部割込み入力
AN05
A/D コンバータアナログ入力
TO00
8/16 ビット複合タイマ ch.0 クロック入力
汎用入出力ポート
大電流用端子
P06
14
電源 (GND) 端子
汎用入出力ポート
AN03
13
メインクロック用入出力発振端子
リセット端子
MB95F582H/F583H/F584H では専用のリセット端子です。
P03
12
汎用入出力ポート
A
AN01
11
メインクロック用入力発振端子
電源端子
P02
9
汎用入出力ポート
—
PF2
7
機能
INT06
TO01
E
外部割込み入力
8/16 ビット複合タイマ ch.0 クロック入力
（続く）
DS702-00010-5v0-J
19
MB95560H/570H/580H シリーズ
（続き）
端子番号
15
端子名
P07
入出力
回路形式 *
E
汎用入出力ポート
P12
EC0
DBG
汎用入出力ポート
大電流用端子
外部割込み入力
INT07
16
機能
F
8/16 ビット複合タイマ ch.0 クロック入力
DBG 入力端子
*: 入出力回路形式については「■ 入出力回路形式」を参照してください。
20
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 入出力回路形式
分類
回路
A
備考
リセット入力 / ヒステリシス出力
リセット出力 / デジタル出力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
・ リセット出力
N-ch
B
P-ch
ポート選択
デジタル出力
N-ch
・ 発振回路
・ 高速側
帰還抵抗：約 1 MΩ
デジタル出力
スタンバイ制御
ヒステリシス入力
・ CMOS 出力
・ ヒステリシス入力
クロック入力
X1
X0
スタンバイ制御 / ポート選択
P-ch
ポート選択
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
C
ポート選択
R
プルアップ制御
P-ch
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
・ 発振回路
・ 低速側
帰還抵抗：約 10 MΩ
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
クロック入力
X1A
X0A
スタンバイ制御 / ポート選択
ポート選択
R
プルアップ制御
デジタル出力
P-ch
デジタル出力
N-ch
デジタル出力
スタンバイ制御
ヒステリシス入力
（続く）
DS702-00010-5v0-J
21
MB95560H/570H/580H シリーズ
（続き）
分類
回路
備考
D
プルアップ制御
R
P-ch
デジタル出力
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
・ アナログ入力
デジタル出力
N-ch
アナログ入力
A/D 制御
スタンバイ制御
ヒステリシス入力
E
プルアップ制御
R
P-ch
・ CMOS 出力
・ ヒステリシス入力
・ プルアップ制御あり
デジタル出力
P-ch
デジタル出力
N-ch
スタンバイ制御
ヒステリシス入力
F
スタンバイ制御
ヒステリシス入力
・ N-ch オープンドレイン出力
・ ヒステリシス入力
デジタル出力
N-ch
22
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 取扱上のご注意
半導体デバイスは , ある確率で故障します。また , 半導体デバイスの故障は , 使用される条件 ( 回路条件 , 環境条件など )
によっても大きく左右されます。
以下に , 半導体デバイスをより信頼性の高い状態で使用していただくために , 注意・配慮しなければならない事項につい
て説明します。
1. 設計上の注意事項
ここでは , 半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。
・絶対最大定格の遵守
半導体デバイスは , 過剰なストレス ( 電圧 , 電流 , 温度など ) が加わると破壊する可能性があります。この限界値を定め
たものが絶対最大定格です。従って , 定格を一項目でも超えることのないようご注意ください。
・推奨動作条件の遵守
推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , 全てこの条件の範囲内で保
証されます。常に推奨動作条件下で使用してください。この条件を越えて使用すると , 信頼性に悪影響を及ぼすことがあり
ます。
本資料に記載されていない項目 , 使用条件 , 論理組み合わせでの使用は , 保証していません。記載されている以外の条件
での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
・端子の処理と保護
半導体デバイスには , 電源および各種入出力端子があります。これらに対して以下の注意が必要です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると , デバイスの内部に劣化が生じ , 著しい場合には破壊に至りま
す。機器の設計の際には , このような過電圧・過電流の発生を防止してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり , 大きな容量負荷を接続すると大電流が流れる場合があ
ります。この状態が長時間続くとデバイスが劣化しますので , このような接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は , オープン状態で使用すると動作が不安定になる場合があります。
適切な
抵抗を介して電源端子やグランド端子に接続してください。
・ラッチアップ
半導体デバイスは , 基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた
場合 , 内部の寄生 PNPN 接合 ( サイリスタ構造 ) が導通して , 数百 mA を越える大電流が電源端子に流れ続けることがあ
ります。これをラッチアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく , 破壊に至り発熱・発
煙・発火の恐れもあります。これを防止するために , 以下の点にご注意ください。
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ , サージ等にも注意してくださ
い。
(2) 電源投入シーケンスを考慮し , 異常な電流が流れないようにしてください。
・安全等の規制と規格の遵守
世界各国では , 安全や , 電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては , これら
の規制と規格に適合するようお願いします。
・フェイル・セーフ設計
半導体デバイスは , ある確率で故障が発生します。半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的
な損害を生じさせないよう , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止設計 , 誤動作防止設計などの安全設計
をお願いします。
管理番号 : DS00-00004-2
DS702-00010-5v0-J
23
MB95560H/570H/580H シリーズ
・用途に関する注意
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意
図して設計・製造されています。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影
響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 ( 原子力施設における核反応制御 , 航空機自動飛行制御 , 航
空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵器システムにおけるミサイル発射制御
をいう ), ならびに極めて高い信頼性が要求される用途 ( 海底中継器 , 宇宙衛星をいう ) に使用されるよう設計・製造された
ものではありません。当社は, これらの用途に当該製品が使用されたことにより発生した損害などについては, 責任を負い
かねますのでご了承ください。
2. パッケージ実装上の注意事項
パッケージには , リード挿入形と表面実装形があります。いずれの場合も , はんだ付け時の耐熱性に関する品質保証は ,
当社の推奨する条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせくださ
い。
・リード挿入形
リード挿入形パッケージのプリント板への実装方法は , プリント板へ直接はんだ付けする方法とソケットを使用してプ
リント板に実装する方法とがあります。
プリント板へ直接はんだ付けする場合は , プリント板のスルーホールにリード挿入後 , 噴流はんだによるフローはんだ
方法 ( ウェーブソルダリング法 ) が一般的に使用されます。この場合 , はんだ付け実装時には , 通常最大定格の保存温度を
上回る熱ストレスがリード部分に加わります。当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合 , ソケットの接点の表面処理と IC のリードの表面処理が異なるとき , 長時間経過
後 , 接触不良を起こすことがあります。このため , ソケットの接点の表面処理と IC のリードの表面処理の状態を確認して
から実装することをお勧めします。
・表面実装形
表面実装形パッケージは , リード挿入形と比較して , リードが細く薄いため , リードが変形し易い性質をもっています。
また , パッケージの多ピン化に伴い , リードピッチも狭く , リード変形によるオープン不良や , はんだブリッジによる
ショート不良が発生しやすいため , 適切な実装技術が必要となります。
当社ははんだリフロー方法を推奨し , 製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に
従って実装してください。
・鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合 , 使用状況により接合強度が低下するこ
とがありますのでご注意願います。
・半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため , 自然の環境に放置することにより吸湿します。吸湿したパッケージ
に実装時の熱が加わった場合 , 界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下
の点にご注意ください。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて , 温度変化の少ない場所に
保管してください。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70 %RH 以下 , 温度 5°C ～ 30 °C で保管をお願いし
ます。
ドライパッケージを開封した場合には湿度 40% ～ 70%RH を推奨いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い , 乾燥剤としてシリ
カゲルを使用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
・ベーキングについて
吸湿したパッケージはベーキング ( 加熱乾燥 ) を実施することにより除湿することが可能です。ベーキングは , 当社の推
奨する条件で実施してください。
条件：125 °C/24 時間
24
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
・静電気
半導体デバイスは静電気による破壊を起こしやすいため , 以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ～ 70 %RH にしてください。
除電装置 ( イオン発生装置 ) の使用なども必要に応じて検討してください。
(2) 使用するコンベア , 半田槽 , 半田ゴテ , および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため , 指輪または腕輪などから高抵抗 (1 MΩ 程度 ) で大地に接地したり , 導電性の衣服・靴を着用
し , 床に導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
(4) 治具 , 計器類は , 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時 , 発泡スチロールなどの帯電し易い材料の使用は避けてください。
3. 使用環境に関する注意事項
半導体デバイスの信頼性は , 先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては , 以下
の点にご注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は , デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合が
あります。高湿度が想定される場合は , 防湿処理を施す等の配慮をお願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると , 放電が発生し誤動作の原因となることがあります。
このような場合 , 帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス , 塵埃 , 油
腐食性ガス雰囲気中や , 塵埃 , 油等がデバイスに付着した状態で使用すると , 化学反応によりデバイスに悪影響を及
ぼす場合があります。このような環境下でご使用の場合は , 防止策についてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは , 設計上 , 放射線 , 宇宙線にさらされる環境を想定しておりません。したがって , これらを遮蔽し
てご使用ください。
(5) 発煙・発火
発火物の近くでは , ご使用にならないでください。発煙・発火
樹脂モールド型のデバイスは , 不燃性ではありません。
しますと , その際に毒性を持ったガスが発生する恐れがあります。
その他 , 特殊な環境下でのご使用をお考えの場合は , 営業部門にご相談ください。
最新の取扱上のご注意については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/jp/handling-j.pdf
DS702-00010-5v0-J
25
MB95560H/570H/580H シリーズ
■ デバイス使用上の注意
• ラッチアップの防止
使用に際して , 印加する電圧が最大定格電圧を超えないようにしてください。
CMOS IC では , 中耐圧端子でも高耐圧端子でもない入出力端子に VCC より高い電圧や VSS より低い電圧が印加された
場合 , または「■電気的特性」の「1. 絶対最大定格」に示す電源電圧の定格範囲外の電圧が VCC 端子または VSS 端子に印
加された場合 , ラッチアップ現象が発生することがあります。
ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。
• 供給電圧の安定化
供給電圧は , 安定させてください。
電源電圧が急激に変動すると , たとえ変動が VCC 電源電圧の動作保証範囲内であっても , 誤動作を生じることがあり
ます。
電圧安定化の基準として , 商用周波数 (50Hz/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10 % 以下に , また
電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。
• 外部クロック使用時の注意
外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定
待ち時間が発生します。
■ 端子接続について
• 未使用端子の処理
入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になるこ
とがあります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてくださ
い。使用していない入出力端子は，出力状態に設定して開放とするか，入力状態に設定して入力端子と同じ処理をして
ください。使用していない出力端子は，開放としてください。
• 電源端子
不要輻射の低減，
グランドレベルの上昇によるストローブ信号の誤動作の防止，
総出力電流規格を遵守などのために，
必ず VCC 端子と VSS 端子をデバイスの外部で電源とグランドに接続してください。また，電流供給源と VCC 端子および
VSS 端子は低インピーダンスで接続してください。
本デバイスに近い位置で，VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとし
て接続することをお勧めいたします。
• DBG 端子
DBG 端子を 2 kΩ 以上の外部のプルアップ抵抗に接続してください。
パワーオン後 , リセット出力が解除されるまでの間 , DBG 端子が “L” レベルのままにならないようにしてください。
DBG 端子はデバッグモード時に通信端子となります。実際のプルアップ抵抗値は , 使用するツールや配線長に依存す
るため , ツールのドキュメントに従ってプルアップ抵抗を選択してください。
• RST 端子
RST 端子を 2 kΩ 以上の外部のプルアップ抵抗に接続してください。
ノイズによってデバイスが意図せずにリセットモードに入るのを防止するため , プリント基板のレイアウトを設計す
るときは , RST 端子とプルアップ抵抗間の配線距離 , および VCC 端子とプルアップ抵抗間の配線距離を最小限にして
ください。
パワーオン後 , PF2/RST 端子はリセット入出力端子として機能します。また , リセット出力は SYSC レジスタの RSTOE
ビットによって許可でき , リセット入力機能または汎用入出力機能は SYSC レジスタの RSTEN ビットによって選択で
きます。
26
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• C 端子
セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデンサ
は CS 以上の容量値のコンデンサを使用してください。バイパスコンデンサ CS への接続は下図を参照してください。ノ
イズによってデバイスが意図せずに不明なモードに入るのを防止するため，
プリント基板のレイアウトを設計すると
きは , C 端子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
• DBG / RST / C 端子接続図
DBG
C
RST
Cs
DS702-00010-5v0-J
27
MB95560H/570H/580H シリーズ
■ ブロックダイヤグラム (MB95560H シリーズ )
F2MC-8FX CPU
PF2*1/RST*2
セキュリティ付き
デュアルオペレーション
フラッシュメモリ
(8/12/20 Kバイト)
LVD付きリセット
PF1/X1*2
PF0/X0*2
PG2/X1A*2
発振回路
CR発振器
RAM (240/496 バイト)
PG1/X0A*2
割込みコントローラ
クロック制御
オンチップデバッグ
ワイルドレジスタ
P02*3/INT02～P07*3/INT07
外部割込み
内部バス
(P12*1/DBG)
(P05*3/TO00)
8/16ビット複合タイマch. 0
P12*1/EC0, (P04/EC0)
8/10-bit A/Dコンバータ
(P02*3/SCK)
(P03*3/SOT)
(P06*3/TO01)
(P00*3/AN00～P05*3/AN05)
(P62*3/TO10)
LIN-UART
8/16ビット複合タイマch. 1
(P63*3/TO11)
P64*3/EC1
(P04/SIN)
C
ポート
ポート
Vcc
Vss
*1: PF2 と P12 は N-ch オープンドレイン端子です。
*2: ソフトウェアオプション
*3: P00 ～ P03, P05 ～ P07 および P62 ～ P64 は大電流用端子です。
( 注意事項 ) ( ) 内の端子は , ほかの周辺機能との兼用端子を意味しています。
28
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ ブロックダイヤグラム (MB95570H シリーズ )
F2MC-8FX CPU
PF2*1/RST*2
セキュリティ付き
デュアルオペレーション
フラッシュメモリ
(8/12/20 Kバイト)
LVD付きリセット
CR発振器
(P12*1/DBG)
オンチップデバッグ
内部バス
クロック制御
RAM (240/496 バイト)
割込みコントローラ
(P05*3/TO00)
8/16ビット複合タイマch. 0
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
ワイルドレジスタ
P04*3/INT04, P06*3/INT06
外部割込み
8/10-bit A/Dコンバータ
P05*3/AN05, (P04/AN04)
C
ポート
ポート
Vcc
Vss
*1: PF2 と P12 は N-ch オープンドレイン端子です。
*2: ソフトウェアオプション
*3: P05 と P06 は大電流用端子です。
( 注意事項 ) ( ) 内の端子は , ほかの周辺機能との兼用端子を意味しています。
DS702-00010-5v0-J
29
MB95560H/570H/580H シリーズ
■ ブロックダイヤグラム (MB95580H シリーズ )
F2MC-8FX CPU
PF2*1/RST*2
セキュリティ付き
デュアルオペレーション
フラッシュメモリ
(8/12/20 Kバイト)
LVD付きリセット
PF1/X1*2
PF0/X0*2
PG2/X1A*2
発振回路
CR発振器
RAM (240/496 バイト)
PG1/X0A*2
割込みコントローラ
クロック制御
オンチップデバッグ
ワイルドレジスタ
P02*3/INT02～P07*3/INT07
内部バス
(P12*1/DBG)
外部割込み
(P05*3/TO00)
8/16ビット複合タイマch. 0
(P06*3/TO01)
P12*1/EC0, (P04/EC0)
8/10-bit A/Dコンバータ
(P01*3/AN01～P05*3/AN05)
(P02*3/SCK)
(P03*3/SOT)
LIN-UART
(P04/SIN)
C
ポート
ポート
Vcc
Vss
*1: PF2 と P12 は N-ch オープンドレイン端子です。
*2: ソフトウェアオプション
*3: P01 ～ P03 および P05 ～ P07 は大電流用端子です。
( 注意事項 ) ( ) 内の端子は , ほかの周辺機能との兼用端子を意味しています。
30
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ CPU コア
• メモリ空間
MB95560H/570H/580H シリーズのメモリ空間は 64 K バイト で , I/O 領域 , データ領域とプログラム領域によって構成
されます。
メモリ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。
MB95560H/570H/580H シリーズのメモリマップを以下に示します。
• メモリマップ
MB95F562H/F562K/F572H/
F572K/F582H/F582K
0000H
MB95F563H/F563K/F573H/
F573K/F583H/F583K
0000H
I/O領域
0080H
0090H
0100H
0180H
アクセス禁止
RAM 240 バイト
レジスタ
アクセス禁止
0F80H
0080H
0090H
0100H
C000H
0F80H
F000H
アクセス禁止
フラッシュメモリ 4 Kバイト
フラッシュメモリ 4 Kバイト
DS702-00010-5v0-J
I/O領域
0080H
0090H
0100H
0F80H
C000H
アクセス禁止
拡張I/O領域
1000H
アクセス禁止
B000H
アクセス禁止
RAM 496 バイト
レジスタ
0200H
0280H
拡張I/O領域
1000H
アクセス禁止
FFFFH
アクセス禁止
RAM 496 バイト
レジスタ
0200H
0280H
アクセス禁止
B000H
0000H
I/O領域
拡張I/O領域
1000H
MB95F564H/F564K/F574H/
F574K/F584H/F584K
フラッシュメモリ 4 Kバイト
アクセス禁止
B000H
アクセス禁止
フラッシュメモリ 20 Kバイト
E000H
フラッシュメモリ 8 Kバイト
FFFFH
FFFFH
31
MB95560H/570H/580H シリーズ
■ I/O マップ (MB95560H シリーズ )
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
0005H
WATR
⎯
⎯
発振安定待ち時間設定レジスタ
R/W
11111111B
0006H
PLLC
PLL 制御レジスタ
R/W
000X0000B
0007H
SYCC
システムクロック制御レジスタ
R/W
XXX11011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000000B
( 使用禁止 )
0009H
RSRR
リセット要因レジスタ
R/W
000XXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00XX0000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XXXX0011B
000EH
STBC2
スタンバイ制御レジスタ 2
R/W
00000000B
⎯
⎯
000FH
～
0015H
⎯
0016H
PDR6
ポート 6 データレジスタ
R/W
00000000B
0017H
DDR6
ポート 6 方向レジスタ
R/W
00000000B
⎯
⎯
( 使用禁止 )
0018H
～
0027H
⎯
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
( 使用禁止 )
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
PUL0
ポート 0 プルアップレジスタ
R/W
00000000B
⎯
⎯
R/W
00000000B
⎯
⎯
002DH
～
0032H
⎯
0033H
PUL6
0034H
⎯
( 使用禁止 )
ポート 6 プルアップレジスタ
( 使用禁止 )
0035H
PULG
ポート G プルアップレジスタ
R/W
00000000B
0036H
T01CR1
8/16 ビット複合タイマ 01 ステータス制御レジスタ 1
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 ステータス制御レジスタ 1
R/W
00000000B
0038H
T11CR1
8/16 ビット複合タイマ 11 ステータス制御レジスタ 1
R/W
00000000B
0039H
T10CR1
8/16 ビット複合タイマ 10 ステータス制御レジスタ 1
R/W
00000000B
⎯
⎯
003AH
～
0048H
⎯
( 使用禁止 )
（続く）
32
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0049H
EIC10
外部割込み回路制御レジスタ ch.2/ch.3
R/W
00000000B
004AH
EIC20
外部割込み回路制御レジスタ ch.4/ch.5
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch.6/ch.7
R/W
00000000B
004CH,
004DH
⎯
⎯
⎯
004EH
LVDR
R/W
00000000B
004FH
⎯
0050H
SCR
0051H
SMR
0052H
( 使用禁止 )
LVDR リセット電圧選択 ID レジスタ
⎯
⎯
LIN-UART シリアル制御レジスタ
R/W
00000000B
LIN-UART シリアルモードレジスタ
R/W
00000000B
SSR
LIN-UART シリアルステータスレジスタ
R/W
00001000B
RDR
LIN-UART 受信データレジスタ
R/W
00000000B
TDR
LIN-UART 送信データレジスタ
R/W
00000000B
0054H
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
0055H
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
—
—
0053H
( 使用禁止 )
0056H
( 使用禁止 )
～
006BH
—
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータデータレジスタ ( 上位 )
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータデータレジスタ ( 下位 )
R/W
00000000B
0070H
⎯
⎯
⎯
0071H
FSR2
フラッシュメモリステータスレジスタ 2
R/W
00000000B
0072H
FSR
フラッシュメモリステータスレジスタ
R/W
000X0000B
0073H
SWRE0
フラシュメモリセクタ書込み制御レジスタ 0
R/W
00000000B
0074H
FSR3
フラッシュメモリステータスレジスタ 3
R
000XXXXXB
0075H
FSR4
フラッシュメモリステータスレジスタ 4
R/W
00000000B
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
⎯
⎯
⎯
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
( 使用禁止 )
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP)
のミラー
007CH
ILR3
割込みレベル設定レジスタ 3
R/W
11111111B
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
⎯
⎯
( 使用禁止 )
（続く）
DS702-00010-5v0-J
33
MB95560H/570H/580H シリーズ
アドレス
レジスタ略称
0F80H
WRARH0
0F81H
WRARL0
0F82H
WRDR0
0F83H
レジスタ名称
R/W
初期値
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.0
R/W
00000000B
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.0
R/W
00000000B
ワイルドレジスタデータ設定レジスタ ch.0
R/W
00000000B
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch.1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch.2
R/W
00000000B
⎯
⎯
0F89H
～
0F91H
⎯
( 使用禁止 )
0F92H
T01CR0
8/16 ビット複合タイマ 01 ステータス制御レジスタ 0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 ステータス制御レジスタ 0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ
R/W
00000000B
0F97H
T11CR0
8/16 ビット複合タイマ 11 ステータス制御レジスタ 0
R/W
00000000B
0F98H
T10CR0
8/16 ビット複合タイマ 10 ステータス制御レジスタ 0
R/W
00000000B
0F99H
T11DR
8/16 ビット複合タイマ 11 データレジスタ
R/W
00000000B
0F9AH
T10DR
8/16 ビット複合タイマ 10 データレジスタ
R/W
00000000B
0F9BH
TMCR1
8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ
R/W
00000000B
⎯
⎯
0F9CH
～
0FBBH
⎯
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
⎯
⎯
R/W
00000000B
⎯
⎯
( 使用禁止 )
0FBEH
～
0FC2H
⎯
0FC3H
AIDRL
( 使用禁止 )
A/D 入力禁止レジスタ ( 下位 )
0FC4H
～
0FE3H
⎯
0FE4H
CRTH
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
000XXXXXB
0FE5H
CRTL
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
000XXXXXB
0FE6H
⎯
0FE7H
CRTDA
0FE8H
SYSC
0FE9H
0FEAH
( 使用禁止 )
⎯
⎯
メイン CR クロック温度依存調節レジスタ
R/W
000XXXXXB
システム構成レジスタ
R/W
11000011B
CMCR
クロック監視制御レジスタ
R/W
00000000B
CMDR
クロック監視データレジスタ
R
00000000B
( 使用禁止 )
（続く）
34
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
アドレス
レジスタ略称
レジスタ名称
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R
XXXXXXXXB
⎯
⎯
R/W
初期値
0FEDH
～
0FFFH
⎯
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
( 注意事項 )「( 使用禁止 ) 」のアドレスへの書込みは行わないでください。「( 使用禁止 )」のアドレスを読み出した場合
は不定が読み出されます。
DS702-00010-5v0-J
35
MB95560H/570H/580H シリーズ
■ I/O マップ (MB95570H シリーズ )
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
⎯
0005H
WATR
⎯
⎯
発振安定待ち時間設定レジスタ
R/W
11111111B
0006H
PLLC
PLL 制御レジスタ
R/W
000X0000B
0007H
SYCC
システムクロック制御レジスタ
R/W
XXX11011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000000B
( 使用禁止 )
0009H
RSRR
リセット要因レジスタ
R/W
000XXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00XX0000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XXXX0011B
000EH
STBC2
スタンバイ制御レジスタ 2
R/W
00000000B
⎯
⎯
000FH
～
0027H
⎯
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH,
002BH
⎯
⎯
⎯
002CH
PUL0
R/W
00000000B
⎯
⎯
( 使用禁止 )
( 使用禁止 )
ポート 0 プルアップレジスタ
002DH
～
0035H
⎯
0036H
T01CR1
8/16 ビット複合タイマ 01 ステータス制御レジスタ 1
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 ステータス制御レジスタ 1
R/W
00000000B
⎯
⎯
( 使用禁止 )
0038H
～
0049H
⎯
004AH
EIC20
外部割込み回路制御レジスタ ch.4
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch.6
R/W
00000000B
004CH,
004DH
⎯
⎯
⎯
004EH
LVDR
R/W
00000000B
⎯
⎯
( 使用禁止 )
( 使用禁止 )
LVDR リセット電圧選択 ID レジスタ
004FH
～
006BH
⎯
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
( 使用禁止 )
（続く）
36
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
アドレス
レジスタ略称
006EH
ADDH
006FH
ADDL
0070H
⎯
0071H
FSR2
0072H
FSR
0073H
SWRE0
0074H
FSR3
0075H
FSR4
レジスタ名称
R/W
初期値
8/10 ビット A/D コンバータデータレジスタ ( 上位 )
R/W
00000000B
8/10 ビット A/D コンバータデータレジスタ ( 下位 )
R/W
00000000B
⎯
⎯
フラッシュメモリステータスレジスタ 2
R/W
00000000B
フラッシュメモリステータスレジスタ
R/W
000X0000B
フラッシュメモリセクタ書込み制御レジスタ 0
R/W
00000000B
フラッシュメモリステータスレジスタ 3
R
000XXXXXB
フラッシュメモリステータスレジスタ 4
R/W
00000000B
( 使用禁止 )
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
⎯
⎯
⎯
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP)
のミラー
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH,
007CH
⎯
⎯
⎯
007DH
ILR4
割込みレベル設定レジスタ 4
R/W
11111111B
007EH
ILR5
割込みレベル設定レジスタ 5
R/W
11111111B
007FH
⎯
0F80H
WRARH0
0F81H
WRARL0
0F82H
WRDR0
0F83H
0F84H
0F85H
WRDR1
0F86H
( 使用禁止 )
⎯
⎯
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.0
R/W
00000000B
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.0
R/W
00000000B
ワイルドレジスタデータ設定レジスタ ch.0
R/W
00000000B
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.1
R/W
00000000B
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.1
R/W
00000000B
ワイルドレジスタデータ設定レジスタ ch.1
R/W
00000000B
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch.2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch.2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch.2
R/W
00000000B
⎯
⎯
( 使用禁止 )
0F89H
～
0F91H
⎯
0F92H
T01CR0
8/16 ビット複合タイマ 01 ステータス制御レジスタ 0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 ステータス制御レジスタ 0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ
R/W
00000000B
⎯
⎯
R/W
00000000B
⎯
⎯
( 使用禁止 )
0F97H
～
0FC2H
⎯
0FC3H
AIDRL
( 使用禁止 )
A/D 入力禁止レジスタ ( 下位 )
0FC4H
～
0FE3H
⎯
0FE4H
CRTH
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
000XXXXXB
0FE5H
CRTL
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
000XXXXXB
( 使用禁止 )
（続く）
DS702-00010-5v0-J
37
MB95560H/570H/580H シリーズ
（続き）
アドレス
レジスタ略称
レジスタ名称
0FE6H
⎯
( 使用禁止 )
0FE7H
CRTDA
0FE8H
SYSC
0FE9H
R/W
初期値
⎯
⎯
メイン CR クロック温度依存調節レジスタ
R/W
000XXXXXB
システム構成レジスタ
R/W
11000011B
CMCR
クロック監視制御レジスタ
R/W
00000000B
0FEAH
CMDR
クロック監視データレジスタ
R
00000000B
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R
XXXXXXXXB
⎯
⎯
0FEDH
～
0FFFH
⎯
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
( 注意事項 )「( 使用禁止 )」のアドレスへの書込みは行わないでください。「 ( 使用禁止 ) 」のアドレスを読み出した場合
は不定が読み出されます。
38
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ I/O マップ (MB95580H シリーズ )
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
0000H
PDR0
ポート 0 データレジスタ
R/W
00000000B
0001H
DDR0
ポート 0 方向レジスタ
R/W
00000000B
0002H
PDR1
ポート 1 データレジスタ
R/W
00000000B
0003H
DDR1
ポート 1 方向レジスタ
R/W
00000000B
0004H
—
0005H
WATR
0006H
PLLC
0007H
( 使用禁止 )
—
—
発振安定待ち時間設定レジスタ
R/W
11111111B
PLL 制御レジスタ
R/W
000X0000B
SYCC
システムクロック制御レジスタ
R/W
XXX11011B
0008H
STBC
スタンバイ制御レジスタ
R/W
00000000B
0009H
RSRR
リセット要因レジスタ
R/W
000XXXXXB
000AH
TBTC
タイムベースタイマ制御レジスタ
R/W
00000000B
000BH
WPCR
時計プリスケーラ制御レジスタ
R/W
00000000B
000CH
WDTC
ウォッチドッグタイマ制御レジスタ
R/W
00XX0000B
000DH
SYCC2
システムクロック制御レジスタ 2
R/W
XXXX0011B
000EH
STBC2
スタンバイ制御レジスタ 2
R/W
00000000B
—
—
000FH
( 使用禁止 )
～
0027H
—
0028H
PDRF
ポート F データレジスタ
R/W
00000000B
0029H
DDRF
ポート F 方向レジスタ
R/W
00000000B
002AH
PDRG
ポート G データレジスタ
R/W
00000000B
002BH
DDRG
ポート G 方向レジスタ
R/W
00000000B
002CH
PUL0
ポート 0 プルアップレジスタ
R/W
00000000B
—
—
ポート G プルアップレジスタ
R/W
00000000B
002DH
( 使用禁止 )
～
0034H
—
0035H
PULG
0036H
T01CR1
8/16 ビット複合タイマ 01 ステータス制御レジスタ 1
R/W
00000000B
0037H
T00CR1
8/16 ビット複合タイマ 00 ステータス制御レジスタ 1
R/W
00000000B
—
—
0038H
( 使用禁止 )
～
0048H
—
0049H
EIC10
外部割込み回路制御レジスタ ch. 2/ch. 3
R/W
00000000B
004AH
EIC20
外部割込み回路制御レジスタ ch. 4/ch. 5
R/W
00000000B
004BH
EIC30
外部割込み回路制御レジスタ ch. 6/ch. 7
R/W
00000000B
004CH,
004DH
—
—
—
004EH
LVDR
R/W
00000000B
004FH
—
0050H
SCR
0051H
SMR
0052H
SSR
( 使用禁止 )
LVDR リセット電圧選択 ID レジスタ
( 使用禁止 )
—
—
LIN-UART シリアル制御レジスタ
R/W
00000000B
LIN-UART シリアルモードレジスタ
R/W
00000000B
LIN-UART シリアルステータスレジスタ
R/W
00001000B
（続く）
DS702-00010-5v0-J
39
MB95560H/570H/580H シリーズ
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
RDR
LIN-UART 受信データレジスタ
R/W
00000000B
TDR
LIN-UART 送信データレジスタ
R/W
00000000B
0054H
ESCR
LIN-UART 拡張ステータス制御レジスタ
R/W
00000100B
0055H
ECCR
LIN-UART 拡張通信制御レジスタ
R/W
000000XXB
—
—
0053H
0056H
( 使用禁止 )
～
006BH
—
006CH
ADC1
8/10 ビット A/D コンバータ制御レジスタ 1
R/W
00000000B
006DH
ADC2
8/10 ビット A/D コンバータ制御レジスタ 2
R/W
00000000B
006EH
ADDH
8/10 ビット A/D コンバータデータレジスタ ( 上位 )
R/W
00000000B
006FH
ADDL
8/10 ビット A/D コンバータデータレジスタ ( 下位 )
R/W
00000000B
0070H
—
—
—
0071H
FSR2
フラッシュメモリステータスレジスタ 2
R/W
00000000B
0072H
FSR
フラッシュメモリステータスレジスタ
R/W
000X0000B
0073H
SWRE0
フラッシュメモリセクタ書込み制御レジスタ 0
R/W
00000000B
0074H
FSR3
フラッシュメモリステータスレジスタ 3
R
000XXXXXB
0075H
FSR4
フラッシュメモリステータスレジスタ 4
R/W
00000000B
0076H
WREN
ワイルドレジスタアドレス比較許可レジスタ
R/W
00000000B
0077H
WROR
ワイルドレジスタデータテスト設定レジスタ
R/W
00000000B
0078H
—
⎯
—
0079H
ILR0
割込みレベル設定レジスタ 0
R/W
11111111B
007AH
ILR1
割込みレベル設定レジスタ 1
R/W
11111111B
007BH
ILR2
割込みレベル設定レジスタ 2
R/W
11111111B
007CH
—
007DH
ILR4
007EH
ILR5
007FH
—
( 使用禁止 )
レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP)
のミラー
( 使用禁止 )
—
—
割込みレベル設定レジスタ 4
R/W
11111111B
割込みレベル設定レジスタ 5
R/W
11111111B
—
—
( 使用禁止 )
0F80H
WRARH0
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 0
R/W
00000000B
0F81H
WRARL0
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 0
R/W
00000000B
0F82H
WRDR0
ワイルドレジスタデータ設定レジスタ ch. 0
R/W
00000000B
0F83H
WRARH1
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 1
R/W
00000000B
0F84H
WRARL1
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 1
R/W
00000000B
0F85H
WRDR1
ワイルドレジスタデータ設定レジスタ ch. 1
R/W
00000000B
0F86H
WRARH2
ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 2
R/W
00000000B
0F87H
WRARL2
ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 2
R/W
00000000B
0F88H
WRDR2
ワイルドレジスタデータ設定レジスタ ch. 2
R/W
00000000B
—
—
0F89H
～
0F91H
—
( 使用禁止 )
0F92H
T01CR0
8/16 ビット複合タイマ 01 ステータス制御レジスタ 0
R/W
00000000B
0F93H
T00CR0
8/16 ビット複合タイマ 00 ステータス制御レジスタ 0
R/W
00000000B
0F94H
T01DR
8/16 ビット複合タイマ 01 データレジスタ
R/W
00000000B
0F95H
T00DR
8/16 ビット複合タイマ 00 データレジスタ
R/W
00000000B
0F96H
TMCR0
8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ
R/W
00000000B
（続く）
40
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
アドレス
レジスタ略称
レジスタ名称
R/W
初期値
～
0FBBH
—
( 使用禁止 )
—
—
0FBCH
BGR1
LIN-UART ボーレートジェネレータレジスタ 1
R/W
00000000B
0FBDH
BGR0
LIN-UART ボーレートジェネレータレジスタ 0
R/W
00000000B
—
—
R/W
00000000B
—
—
0F97H
0FBEH
～
0FC2H
—
0FC3H
AIDRL
( 使用禁止 )
A/D 入力禁止レジスタ ( 下位 )
0FC4H
～
0FE3H
—
( 使用禁止 )
0FE4H
CRTH
メイン CR クロックトリミングレジスタ ( 上位 )
R/W
000XXXXXB
0FE5H
CRTL
メイン CR クロックトリミングレジスタ ( 下位 )
R/W
000XXXXXB
0FE6H
—
—
—
0FE7H
CRTDA
R/W
000XXXXXB
( 使用禁止 )
メイン CR クロック温度依存調節レジスタ
0FE8H
SYSC
システム構成レジスタ
R/W
11000011B
0FE9H
CMCR
クロック監視制御レジスタ
R/W
00000000B
0FEAH
CMDR
クロック監視データレジスタ
R
00000000B
0FEBH
WDTH
ウォッチドッグタイマ選択 ID レジスタ ( 上位 )
R
XXXXXXXXB
0FECH
WDTL
ウォッチドッグタイマ選択 ID レジスタ ( 下位 )
R
XXXXXXXXB
—
—
0FEDH
～
0FFFH
—
( 使用禁止 )
・R/W についての説明
R/W ：リード / ライト可能
R
：リードオンリ
・初期値についての説明
0
：この ビットの初期値は “0” です。
1
：この ビットの初期値は “1” です。
X
：この ビットの初期値は不定です。
( 注意事項 )「( 使用禁止 )」のアドレスへの書込みは行わないでください。「 ( 使用禁止 ) 」のアドレスを読み出した場合
は不定が読み出されます。
DS702-00010-5v0-J
41
MB95560H/570H/580H シリーズ
■ 割込み要因のテーブル (MB95560H シリーズ )
割込み要因
割込み
要求番号
ベクタテーブルの
アドレス
上位
下位
割込みレベル
設定レジスタの
ビット名
外部割込み ch.4
IRQ00
FFFAH
FFFBH
L00 [1:0]
外部割込み ch.5
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 受信 )
IRQ07
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 送信 )
IRQ08
FFEAH
FFEBH
L08 [1:0]
⎯
IRQ09
FFE8H
FFE9H
L09 [1:0]
⎯
IRQ10
FFE6H
FFE7H
L10 [1:0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1:0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1:0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1:0]
IRQ14
FFDEH
FFDFH
L14 [1:0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1:0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1:0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1:0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1:0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1:0]
IRQ21
FFD0H
FFD1H
L21 [1:0]
8/16 ビット複合タイマ ch.1 ( 下位 )
IRQ22
FFCEH
FFCFH
L22 [1:0]
フラッシュメモリ
IRQ23
FFCCH
FFCDH
L23 [1:0]
外部割込み ch.2
外部割込み ch.6
外部割込み ch.3
外部割込み ch.7
⎯
8/16 ビット複合タイマ ch.1 ( 上位 )
⎯
42
同一レベル
割込み要因の
優先順位
( 同時発生時 )
高い
低い
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 割込み要因のテーブル (MB95570H シリーズ )
ベクタテーブルの
アドレス
上位
下位
割込みレベル
設定レジスタの
ビット名
IRQ00
FFFAH
FFFBH
L00 [1:0]
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
⎯
IRQ07
FFECH
FFEDH
L07 [1:0]
⎯
IRQ08
FFEAH
FFEBH
L08 [1:0]
⎯
IRQ09
FFE8H
FFE9H
L09 [1:0]
⎯
IRQ10
FFE6H
FFE7H
L10 [1:0]
⎯
IRQ11
FFE4H
FFE5H
L11 [1:0]
⎯
IRQ12
FFE2H
FFE3H
L12 [1:0]
⎯
IRQ13
FFE0H
FFE1H
L13 [1:0]
⎯
IRQ14
FFDEH
FFDFH
L14 [1:0]
⎯
IRQ15
FFDCH
FFDDH
L15 [1:0]
⎯
IRQ16
FFDAH
FFDBH
L16 [1:0]
⎯
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1:0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1:0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1:0]
⎯
IRQ21
FFD0H
FFD1H
L21 [1:0]
⎯
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
割込み要因
外部割込み ch.4
⎯
⎯
外部割込み ch.6
⎯
⎯
⎯
フラッシュメモリ
DS702-00010-5v0-J
割込み
要求番号
同一レベル
割込み要因の
優先順位
( 同時発生時 )
高い
低い
43
MB95560H/570H/580H シリーズ
■ 割込み要因のテーブル (MB95580H シリーズ )
割込み要因
割込み
要求番号
ベクタテーブルの
アドレス
上位
下位
割込みレベル
設定レジスタの
ビット名
外部割込み ch. 4
IRQ00
FFFAH
FFFBH
L00 [1:0]
外部割込み ch. 5
IRQ01
FFF8H
FFF9H
L01 [1:0]
IRQ02
FFF6H
FFF7H
L02 [1:0]
IRQ03
FFF4H
FFF5H
L03 [1:0]
IRQ04
FFF2H
FFF3H
L04 [1:0]
8/16 ビット複合タイマ ch.0 ( 下位 )
IRQ05
FFF0H
FFF1H
L05 [1:0]
8/16 ビット複合タイマ ch.0 ( 上位 )
IRQ06
FFEEH
FFEFH
L06 [1:0]
LIN-UART ( 受信 )
IRQ07
FFECH
FFEDH
L07 [1:0]
LIN-UART ( 送信 )
IRQ08
FFEAH
FFEBH
L08 [1:0]
—
IRQ09
FFE8H
FFE9H
L09 [1:0]
—
IRQ10
FFE6H
FFE7H
L10 [1:0]
—
IRQ11
FFE4H
FFE5H
L11 [1:0]
—
IRQ12
FFE2H
FFE3H
L12 [1:0]
—
IRQ13
FFE0H
FFE1H
L13 [1:0]
—
IRQ14
FFDEH
FFDFH
L14 [1:0]
—
IRQ15
FFDCH
FFDDH
L15 [1:0]
—
IRQ16
FFDAH
FFDBH
L16 [1:0]
—
IRQ17
FFD8H
FFD9H
L17 [1:0]
8/10 ビット A/D コンバータ
IRQ18
FFD6H
FFD7H
L18 [1:0]
タイムベースタイマ
IRQ19
FFD4H
FFD5H
L19 [1:0]
時計プリスケーラ
IRQ20
FFD2H
FFD3H
L20 [1:0]
—
IRQ21
FFD0H
FFD1H
L21 [1:0]
—
IRQ22
FFCEH
FFCFH
L22 [1:0]
IRQ23
FFCCH
FFCDH
L23 [1:0]
外部割込み ch. 2
外部割込み ch. 6
外部割込み ch. 3
外部割込み ch. 7
—
フラッシュメモリ
44
同一レベル
割込み要因の
優先順位
( 同時発生時 )
高い
低い
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS － 0.3
VSS ＋ 6
V
入力電圧 *
VI
VSS － 0.3
VSS ＋ 6
V
*2
出力電圧 *
VO
VSS － 0.3
VSS ＋ 6
V
*2
ICLAMP
－2
＋2
mA
特定端子に適用します。*3
Σ|ICLAMP|
⎯
20
mA
特定端子に適用します。*3
IOL
⎯
15
mA
電源電圧 *1
1
1
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
IOLAV1
4
⎯
“L” レベル平均電流
mA
12
IOLAV2
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
IOH
⎯
－ 15
mA
“H” レベル最大出力電流
－4
IOHAV1
⎯
“H” レベル平均電流
mA
－8
IOHAV2
“H” レベル最大総出力電流
ΣIOH
⎯
－ 100
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
－ 50
mA
消費電力
Pd
⎯
320
mW
動作温度
TA
－ 40
＋ 85
°C
保存温度
Tstg
－ 55
＋ 150
°C
P00 ～ P03, P05 ～ P07, P62 ～ P64 以外 *4
平均出力電流＝動作電流 × 動作率 ( 端子 1 本 )
P00 ～ P03, P05 ～ P07, P62 ～ P64*4
平均出力電流＝動作電流 × 動作率 ( 端子 1 本 )
平均総出力電流＝動作電流 × 動作率 ( 端子の総数 )
P00 ～ P03, P05 ～ P07, P62 ～ P64 以外 *4
平均出力電流＝動作電流 × 動作率 ( 端子 1 本 )
P00 ～ P03, P05 ～ P07, P62 ～ P64*4
平均出力電流＝動作電流 × 動作率 ( 端子 1 本 )
平均総出力電流＝動作電流 × 動作率 ( 端子の総数 )
（続く）
DS702-00010-5v0-J
45
MB95560H/570H/580H シリーズ
（続き）
*1: VSS ＝ 0.0 V を基準にしています。
*2: VI, VO は VCC ＋ 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用して
入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。
*3: 特定端子：P00 ～ P07, P62 ～ P64, PF0, PF1, PG1, PG2
(P00 および P62 ～ P64 は , MB95F562H/F562K/F563H/F563K/F564H/F564K にのみ搭載されます。
P01 ～ P03, P07, PF0, PF1, PG1 と PG2 は MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/
F582K/F583H/F583K/F584H/F584K にのみ搭載されます。)
・ 推奨動作条件下で使用してください。
・ 直流電圧 ( 電流 ) で使用してください。
・ HV (High Voltage) 信号は，VCC 電圧を超える入力信号です。HV (High Voltage) 信号とマイクロコントローラの間に
は , 必ず制限抵抗を接続し HV (High Voltage) 信号を印加してください。
・ HV (High Voltage) 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下にな
るように制限抵抗の値を設定してください。
・ 低消費電力モードなど , マイクロコントローラの駆動電流が少ない動作状態では , HV (High Voltage) 入力電位が保
護ダイオードを通して VCC 端子の電位を上昇させ , ほかの機器へ影響を及ぼします。
・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に HV (High Voltage) 入力がある場合は , 端子か
ら電源が供給されているため , 不完全な動作を行う可能性があります。
・ 電源投入時に HV (High Voltage) 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが
動作しない電源電圧になる可能性があります。
・ HV (High Voltage) 入力端子は , 開放状態にならないようにしてください。
・ 推奨回路例
• 入出力等価回路
保護ダイオード
VCC
制限
抵抗
P-ch
HV (High Voltage) 入力 (0 V ～ 16 V)
N-ch
R
*4: P62 と P63 は MB95F562H/F562K/F563H/F563K/F564H/F564K にのみ搭載されます。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
46
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
2. 推奨動作条件
(VSS ＝ 0.0 V)
項目
電源電圧
記号
VCC
バイパス
コンデンサ
CS
動作温度
TA
規格値
最小
最大
2.4*1*2
5.5*1
2.3
5.5
2.9
5.5
2.3
5.5
0.022
1
－ 40
＋ 85
＋5
＋ 35
単位
備考
通常動作の場合
V
ストップモードでの状態保持
通常動作の場合
ストップモードでの状態保持
µF
°C
オンチップデバッグモード
以外
オンチップデバッグモード
*3
オンチップデバッグモード以外
オンチップデバッグモード
*1: 動作周波数 , マシンクロックおよびアナログ保証範囲により異なります。
*2: 低電圧検出リセットあり品使用時は , 電源電圧の最小値は 2.88 V となります。
*3: セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデンサ
は CS 以上の容量値のコンデンサを使用してください。バイパスコンデンサ CS への接続は下図を参照してください。
ノイズによってデバイスが意図せずに不明なモードに入るのを防止するため，プリント基板のレイアウトを設計する
ときは , C 端子から CS への距離および CS から VSS 端子への距離を最小限にしてください。
• DBG / RST / C 端子配列図
*
DBG
C
RST
Cs
*: DBG 端子は 2 kΩ 以上の外部のプルアップ抵抗に接続してください。パワーオン後 , リセット出力が解除され
るまでの間 , DBG 端子が “L” レベルのままにならないようにしてください。DBG 端子はデバッグモード時に
通信端子となります。実際のプルアップ抵抗値は , 使用するツールや配線長に依存するため , ツールのドキュ
メントに従ってプルアップ抵抗を選択してください。
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は , すべて
この条件の範囲内で保証されます。
常に推奨動作条件下で使用してください。この条件を超えて使用すると ,
信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。
記載されて
いる以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS702-00010-5v0-J
47
MB95560H/570H/580H シリーズ
3. 直流規格
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
“H” レベル
入力電圧
“L” レベル
入力電圧
オープン
ドレイン
出力印加
電圧
記号
端子名
条件
規格値
最小
標準
最大
単位
備考
VIHI
P04
⎯
0.7 VCC
⎯
VCC ＋ 0.3
V
ヒステリシス入力
VIHS
P00*3 ～ P03*4,
P05 ～ P07*4,
P12,
P62 ～ P64*3,
PF0*4, PF1*4,
PG1*4, PG2*4
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
ヒステリシス入力
VIHM
PF2
⎯
0.8 VCC
⎯
VCC ＋ 0.3
V
ヒステリシス入力
VIL
P04
⎯
VSS － 0.3
⎯
0.3 VCC
V
ヒステリシス入力
VILS
P00*3 ～ P03*4,
P05 ～ P07*4,
P12,
P62 ～ P64*3,
PF0*4, PF1*4,
PG1*4, PG2*4
⎯
VSS － 0.3
⎯
0.2 VCC
V
ヒステリシス入力
VILM
PF2
⎯
VSS － 0.3
⎯
0.2 VCC
V
ヒステリシス入力
P12, PF2
⎯
VSS － 0.3
⎯
Vss ＋ 5.5
V
VD
VOH1
P04, PF0*4,
PF1*4, PG1*4,
PG2*4
IOH ＝－ 4 mA
VCC － 0.5
⎯
⎯
V
VOH2
P00*3 ～ P03*4,
P05 ～ P07*4,
P62 ～ P64*3
IOH ＝－ 8 mA
VCC － 0.5
⎯
⎯
V
VOL1
P04, P12,
PF0 ～ PF2*4,
PG1*4, PG2*4
IOL ＝ 4 mA
⎯
⎯
0.4
V
VOL2
P00*3 ～ P03*4,
P05 ～ P07*4,
P62 ～ P64*3
IOL ＝ 12 mA
⎯
⎯
0.4
V
入力リーク
電流 (Hi-Z
出力リーク
電流 )
ILI
すべての入力
端子
0.0 V < VI < VCC
－5
⎯
＋5
µA
内部プルアップ抵抗が
禁止されている場合
内部
プルアップ
抵抗
RPULL
P00*3 ～ P07*4,
P62 ～ P64*3,
PG1*4, PG2*4
VI ＝ 0 V
25
50
100
kΩ
内部プルアップ抵抗が
許可されている場合
VCC, VSS 以外
f ＝ 1 MHz
⎯
5
15
pF
“H” レベル
出力電圧
“L” レベル
出力電圧
入力容量
CIN
（続く）
48
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
記号
端子名
条件
規格値
最小
標準 *1 最大 *2
単位
備考
⎯
3.5
4.4
mA
フラッシュメモリ書
込み , 消去以外の場
合
⎯
7.4
9.8
mA
フラッシュメモリ書
込み , 消去の場合
⎯
5.1
6.4
mA
A/D 変換時
⎯
1.2
1.5
mA
VCC
FCL ＝ 32 kHz
( 外部クロック FMPL ＝ 16 kHz
動作 )
サブクロックモード
(2 分周 )
TA ＝＋ 25 °C
⎯
65
71
µA
ICCLS*6
FCL ＝ 32 kHz
FMPL ＝ 16 kHz
サブスリープモード
(2 分周 )
TA ＝＋ 25 °C
⎯
5.4
7
µA
ディープスタンバイ
モードの場合
ICCT*6
FCL ＝ 32 kHz
時計モード
TA ＝＋ 25 °C
⎯
4.8
6.9
µA
ディープスタンバイ
モードの場合
ICCMCR
FCRH ＝ 4 MHz
FMP ＝ 4 MHz
メイン CR クロック
モード
⎯
1.1
1.4
mA
ICCSCR
サブ CR クロックモード
(2 分周 )
TA ＝＋ 25 °C
⎯
58
64
µA
ICCTS
FCH ＝ 32 MHz
タイムベースタイマモード
TA ＝＋ 25 °C
⎯
290
340
µA
ディープスタンバイ
モードの場合
⎯
4.1
6.5
µA
ディープスタンバイ
モードの場合
FCH ＝ 32 MHz
FMP ＝ 16 MHz
メインクロックモード
(2 分周 )
ICC
FCH ＝ 32 MHz
FMP ＝ 16 MHz
メインスリープモード
(2 分周 )
ICCS
ICCL
電源電流 *5
VCC
ICCH
VCC
( 外部クロック メインストップモード
(1 系統外部クロック品 )/
動作 )
サブストップモード
(2 系統外部クロック品 )
TA ＝＋ 25 °C
（続く）
DS702-00010-5v0-J
49
MB95560H/570H/580H シリーズ
（続き）
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
電源電流 *5
記号
端子名
条件
規格値
最小
標準 *1 最大 *2
単位
ILVD
低電圧検出回路のみの場
合の消費電流
—
3.6
6.6
µA
ICRH
メイン CR 発振器の場合
の消費電流
⎯
220
280
µA
サブ CR 発振器を
100 kHz で発振させる場
合の消費電流
⎯
5.1
9.3
µA
ノーマルスタンバイモー
ドとディープスタンバイ
モードの消費電流差
TA ＝＋ 25 °C
—
20
30
µA
ICRL
INSTBY
VCC
備考
VCC ＝ 5.0 V, TA ＝＋ 25 °C
VCC ＝ 5.5 V, TA ＝＋ 85 °C ( 別記のない限り )
P00 および P62 ～ P64 は MB95F562H/F562K/F563H/F563K/F564H/F564K にのみ搭載されます。
P01 ～ P03, P07, PF0, PF1, PG1 と PG2 は MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/F582K/F583H/F583K/
F584H/F584K にのみ搭載されます。
*5:・ 電源電流は外部クロックで規定されています。低電圧検出オプションを選択された場合は，低電圧検出回路の消費
電流 (ILVD) の値を規格値に足した合計が電源電流となります。また , 低電圧検出オプションと CR 発振器の両方を選
択された場合は , 低電圧検出回路の消費電流 , CR 発振器の消費電流 (ICRH, ICRL) および規格値を足した合計が電源電
流となります。オンチップデバッグモードでは , CR 発振器 (ICRH) と低電圧検出回路も常に動作するため , それに応
じて消費電流が増大します。
・ FCH と FCL は , 「4. 交流規格 (1) クロックタイミング」を参照してください。
・ FMP と FMPL は , 「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。
*6: サブ CR クロックモードでは , ICRH を ICCLS または ICCT に足した合計が電源電流となります。また , サブ CR クロック
モードで , FMPL が 50kHz の場合 , 電源電流はそれによって上昇します。
*1:
*2:
*3:
*4:
50
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
4. 交流規格
(1) クロックタイミング
(VCC ＝ 2.4 V ～ 5.5 V, VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
記号
端子名
X0, X1
FCH
⎯
X1: 開放
X0
X0, X1
FCRH
条件
⎯
*
規格値
FCL
FCRL
⎯
X0A, X1A
最大
1
⎯
16.25
1
⎯
12
1
⎯
32.5
3.92
4
4.08
動作条件
MHz • メイン CR クロック使用
• 0°C ≦ TA ≦ +70°C
⎯
⎯
⎯
MHz メイン発振回路使用の場合
MHz メイン外部クロック使用の場
MHz 合
3.9
4
4.1
動作条件
MHz • メイン CR クロック使用
• −40°C ≦ TA < 0°C,
+70°C < TA ≦ +85°C
7.84
8
8.16
動作条件
MHz • PLL 逓倍率 : 2
• 0°C ≦ TA ≦ +70°C
7.8
8
8.4
動作条件
MHz • PLL 逓倍率 : 2
• −40°C ≦ TA < 0°C,
+70°C < TA ≦ +85°C
9.8
10
10.2
動作条件
MHz • PLL 逓倍率 : 2.5
• 0°C ≦ TA ≦ +70°C
9.5
10
10.5
動作条件
MHz • PLL 逓倍率 : 2.5
• −40°C ≦ TA < 0°C,
+70°C < TA ≦ +85°C
11.76
12
12.24
動作条件
MHz • PLL 逓倍率 : 3
• 0°C ≦ TA ≦ +70°C
⎯
⎯
備考
標準
クロック周波数
FMCRPLL
単位
最小
11.4
12
12.6
動作条件
MHz • PLL 逓倍率 : 3
• −40°C ≦ TA < 0°C,
+70°C < TA ≦ +85°C
15.68
16
16.32
動作条件
MHz • PLL 逓倍率 : 4
• 0°C ≦ TA ≦ +70°C
動作条件
MHz • PLL 逓倍率 : 4
• −40°C ≦ TA < 0°C,
+70°C < TA ≦ +85°C
15.2
16
16.8
⎯
32.768
⎯
kHz
サブ発振回路使用の場合
⎯
32.768
⎯
kHz
サブ外部クロック使用の場合
50
100
150
kHz
サブ CR クロック使用の場合
（続く）
DS702-00010-5v0-J
51
MB95560H/570H/580H シリーズ
（続き）
(VCC ＝ 2.4 V ～ 5.5 V, VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
記号
端子名
X0, X1
クロックサイク
ルタイム
入力クロック
パルス幅
入力クロックの
立上り時間と
立下り時間
CR 発振開始時間
条件
⎯
規格値
最小
標準
最大
61.5
⎯
1000
単位
ns
83.4
⎯
1000
ns
X0, X1
*
30.8
⎯
1000
ns
tLCYL
X0A, X1A
⎯
⎯
30.5
⎯
µs
tWH1,
tWL1
X0
33.4
⎯
⎯
ns
tHCYL
tWH2,
tWL2
tCR,
tCF
X1: 開放
X0
X1: 開放
X0, X1
*
12.4
⎯
⎯
ns
X0A
⎯
⎯
15.2
⎯
µs
⎯
⎯
5
ns
*
⎯
⎯
5
ns
X0, X0A
X0, X1,
X0A, X1A
X1: 開放
備考
メイン発振回路使用の場合
外部クロック使用の場合
サブクロック使用の場合
外部クロック使用の場合 ,
デューティ比は 40 % ～ 60 %
の範囲としてください。
外部クロック使用の場合
tCRHWK
⎯
⎯
⎯
⎯
50
µs
メイン CR クロック使用の
場合
tCRLWK
⎯
⎯
⎯
⎯
30
µs
サブ CR クロック使用の場合
*: X0 へ外部クロックを入力 , X1 にその反転信号を入力した場合
52
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• 外部クロック ( メインクロック ) 使用時の発生入力波形
tHCYL
tWH1
tWL1
tCR
tCF
0.8 VCC 0.8 VCC
X0, X1
0.2 VCC
0.2 VCC
0.2 VCC
• メインクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0
外部クロック使用時
(X1 開放 )
X0
X1
外部クロック使用時
X1
X0
X1
開放
FCH
FCH
FCH
• 外部クロック ( サブクロック ) 使用時の発生入力波形
tLCYL
tWH2
tCR
tWL2
tCF
0.8 VCC 0.8 VCC
X0A
0.2 VCC
0.2 VCC
0.2 VCC
• サブクロック入力ポート外部接続図
水晶振動子使用時または
セラミック振動子使用時
X0A
X1A
FCL
外部クロック使用時
X0A
X1A
開放
FCL
DS702-00010-5v0-J
53
MB95560H/570H/580H シリーズ
(2) ソースクロック / マシンクロック
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
ソースクロック
サイクルタイム *1
記号
tSCLK
端子名
⎯
FSP
ソースクロック
周波数
⎯
FSPL
マシンクロック
サイクルタイム *2
( 最小命令実行
時間 )
tMCLK
⎯
FMPL
単位
備考
最小
標準
最大
61.5
⎯
2000
ns
メイン外部クロック使用の場合
最小：FCH ＝ 32.5 MHz, 2 分周
最大：FCH ＝ 1 MHz, 2 分周
62.5
⎯
1000
ns
メイン CR クロック使用の場合
最小：FCRH ＝ 4 MHz, 4 逓倍
最大：FCRH ＝ 4 MHz, 4 分周
⎯
61
⎯
µs
サブ発振クロック使用の場合
FCL ＝ 32.768 kHz, 2 分周
⎯
20
⎯
µs
サブ CR クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
0.5
⎯
16.25
MHz メイン発振クロック使用の場合
⎯
4
12.5
MHz メイン CR クロック使用の場合
⎯
16.384
⎯
kHz
サブ発振クロック使用の場合
⎯
50
⎯
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz, 2 分周
61.5
⎯
32000
ns
メイン発振クロック使用の場合
最小：FSP ＝ 16.25 MHz, 分周なし
最大：FSP ＝ 0.5 MHz, 16 分周
250
⎯
1000
ns
メイン CR クロック使用の場合
最小：FSP ＝ 4 MHz, 分周なし
最大：FSP ＝ 4 MHz, 4 分周
61
⎯
976.5
µs
サブ発振クロック使用の場合
最小：FSPL ＝ 16.384 kHz, 分周なし
最大：FSPL ＝ 16.384 kHz, 16 分周
20
⎯
320
µs
サブ CR クロック使用の場合
最小：FSPL ＝ 50 kHz, 分周なし
最大：FSPL ＝ 50 kHz, 16 分周
0.031
⎯
16.25
MHz メイン発振クロック使用の場合
0.25
⎯
16
MHz メイン CR クロック使用の場合
1.024
⎯
16.384
kHz
サブ発振クロック使用の場合
3.125
⎯
50
kHz
サブ CR クロック使用の場合
FCRL ＝ 100 kHz
⎯
FMP
マシンクロック
周波数
規格値
*1: マシンクロック分周比選択ビット (SYCC:DIV[1:0]) によって設定される分周比にしたがって分周される前のクロック
です。本ソースクロックがマシンクロック分周比選択ビット (SYCC:DIV[1:0]) によって設定される分周比にしたがっ
て分周され , マシンクロックとなります。なお , ソースクロックは , 以下から選択できます。
• メインクロックの 2 分周
• メイン CR クロック
• メイン CR クロックの PLL 逓倍 (2, 2.5, 3, 4 逓倍から選択 )
• サブクロックの 2 分周
• サブ CR クロックの 2 分周
*2: マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択できます。
• ソースクロック ( 分周なし )
• ソースクロックの 4 分周
• ソースクロックの 8 分周
• ソースクロックの 16 分周
54
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• クロック生成ブロック概略図
FCH
(メイン発振クロック)
2分周
FMCRPLL
(メインCR PLLクロック)
SCLK
(ソースクロック)
FCRH
(メインCRクロック)
FCL
(サブ発振クロック)
分周回路
×
1
× 1/4
× 1/8
× 1/16
MCLK
(マシンクロック)
2分周
マシンクロック分周比選択ビット
(SYCC:DIV[1:0])
FCRL
(サブCRクロック)
2分周
クロックモード選択ビット
(SYCC:SCS[2:0])
• 動作電圧 - 動作周波数 (TA ＝－ 40 °C ～＋ 85 °C)
オンチップデバッグ機能なし
5.5
動作電圧 (V)
5.0
A/Dコンバータ動作範囲
4.0
3.5
3.0
2.7
2.4
16 kHz
3 MHz
10 MHz
16.25 MHz
ソースクロック周波数 (FSP/FSPL)
• 動作電圧 - 動作周波数 (TA ＝－ 40 °C ～ +85 °C)
オンチップデバッグ機能あり
5.5
動作電圧 (V)
5.0
A/Dコンバータ動作範囲
4.0
3.5
2.9
3.0
16 kHz
3 MHz
12.5 MHz
16.25 MHz
ソースクロック周波数 (FSP)
DS702-00010-5v0-J
55
MB95560H/570H/580H シリーズ
(3) 外部リセット
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
規格値
記号
RST “L” レベル
パルス幅
tRSTL
単位
備考
最小
最大
2 tMCLK*1
⎯
ns
通常動作の場合
振動子の発振時間 *2 ＋ 200
⎯
µs
ストップモード , サブクロック
モード , サブスリープモード ,
時計モード , 電源投入の場合
200
⎯
µs
タイムベースタイマモードの場合
*1: tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。
*2: 振動子の発振時間は , 振幅の 90 % に達するまでの時間です。水晶振動子は数 ms ～ 数十 ms, セラミック振動子は
数百 µs ～数 ms, 外部クロックは 0ms, CR 発振器は数 µs ～数 ms となります。
• 通常動作の場合
RST
tRSTL
0.2 VCC
0.2 VCC
• ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合
RST
tRSTL
0.2 VCC
X0
0.2 VCC
振幅の
90%
内部動作
クロック
振動子の
発振時間
200 μs
発振安定待ち時間
命令実行
内部リセット
56
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
(4) パワーオンリセット
(VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
電源立上り時間
電源断時間
記号
条件
tR
tOFF
規格値
単位
最小
最大
⎯
⎯
50
ms
⎯
1
⎯
ms
tR
備考
電源投入までの待ち時間
tOFF
2.5 V
VCC
0.2 V
0.2 V
0.2 V
( 注意事項 ) 電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変
化させる場合は , 下図のように立上りの傾きを , 30 mV/ms 以下にしてください。
VCC
立上りの傾きを , 30 mV/ms
以下にしてください。
2.3 V
ストップモードでの状態保持
VSS
DS702-00010-5v0-J
57
MB95560H/570H/580H シリーズ
(5) 周辺入力タイミング
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
項目
周辺入力 “H” パルス幅
周辺入力 “L” パルス幅
記号
tILIH
tIHIL
最小
INT02 ～ INT07*1, *2, EC0*1, EC1*3
tILIH
0.8 VCC
INT02～INT07,
EC0, EC1
規格値
端子名
最大
単位
2 tMCLK*4
⎯
ns
4
⎯
ns
2 tMCLK*
tIHIL
0.8 VCC
0.2 VCC
0.2 VCC
*1: INT04, INT06, および EC0 はすべての製品に搭載されます。
*2: INT02, INT03, INT05およびINT07はMB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/F582K/F583H/F583K/F584H/
F584K にのみ搭載されます。
*3: EC1 は , MB95F562H/F562K/F563H/F563K/F564H/F564K にのみ搭載されます。
*4: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
58
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
(6) LIN-UART タイミング (MB95F562H/F562K/F563H/F563K/F564H/F564K/F582H/F582K/F583H/F583K/F584H/F584K
にのみ搭載 )
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, AVSS ＝ VSS ＝ 0.0 V, TA ＝－ 40 °C ～＋ 85 °C)
端子名
条件
規格値
項目
記号
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
シリアルクロック “L” パルス幅
tSLSH
SCK
3 tMCLK* － tR
⎯
ns
シリアルクロック “H” パルス幅
tSHSL
SCK
3
tMCLK* ＋ 10
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCK, SOT
⎯
2 tMCLK*3 ＋ 60
ns
有効 SIN → SCK ↑
tIVSHE
SCK, SIN
30
⎯
ns
SCK ↑→ 有効 SIN ホールド時間
tSHIXE
SCK, SIN
3
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
最大
5 tMCLK*3
⎯
ns
－ 50
＋ 50
ns
tMCLK*3 ＋ 80
⎯
ns
0
⎯
ns
3
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
tMCLK* ＋ 30
⎯
ns
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
*1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
*2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
*3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
DS702-00010-5v0-J
59
MB95560H/570H/580H シリーズ
• 内部シフトクロックモード
tSCYC
0.8 VCC
SCK
0.2 VCC
0.2 VCC
tSLOVI
0.8 VCC
SOT
0.2 VCC
tIVSHI
tSHIXI
0.7 VCC 0.7 VCC
SIN
0.3 VCC 0.3 VCC
• 外部シフトクロックモード
tSLSH
tSHSL
0.8 VCC
0.8 VCC
0.8 VCC
SCK
0.2 VCC
tF
0.2 VCC
tR
tSLOVE
0.8 VCC
SOT
0.2 VCC
tIVSHE
tSHIXE
0.7 VCC 0.7 VCC
SIN
0.3 VCC 0.3 VCC
60
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 0)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
記号
シリアルクロックサイクルタイム
tSCYC
端子名
条件
SCK
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
規格値
単位
最小
最大
5 tMCLK*3
⎯
ns
－ 50
＋ 50
ns
3
tMCLK* ＋ 80
⎯
ns
0
⎯
ns
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
シリアルクロック “H” パルス幅
tSHSL
SCK
3 tMCLK*3 － tR
⎯
ns
シリアルクロック “L” パルス幅
tSLSH
SCK
tMCLK*3 ＋ 10
⎯
ns
SCK ↑ → SOT 遅延時間
tSHOVE
SCK, SOT
⎯
3
2 tMCLK* ＋ 60
ns
有効 SIN → SCK ↓
tIVSLE
SCK, SIN
30
⎯
ns
SCK ↓→ 有効 SIN ホールド時間
tSLIXE
SCK, SIN
tMCLK*3 ＋ 30
⎯
ns
外部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
SCK 立下り時間
tF
SCK
⎯
10
ns
SCK 立上り時間
tR
SCK
⎯
10
ns
*1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
*2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
*3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
DS702-00010-5v0-J
61
MB95560H/570H/580H シリーズ
• 内部シフトクロックモード
tSCYC
0.8 VCC
0.8 VCC
SCK
0.2 VCC
tSHOVI
0.8 VCC
SOT
0.2 VCC
tIVSLI
tSLIXI
0.7 VCC 0.7 VCC
SIN
0.3 VCC 0.3 VCC
• 外部シフトクロックモード
tSHSL
0.8 VCC
tSLSH
0.8 VCC
SCK
0.2 VCC
tR
tF
0.2 VCC
0.2 VCC
tSHOVE
0.8 VCC
SOT
0.2 VCC
tIVSLE
tSLIXE
0.7 VCC 0.7 VCC
SIN
0.3 VCC 0.3 VCC
62
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 0, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↑→ SOT 遅延時間
tSHOVI
SCK, SOT
有効 SIN → SCK ↓
tIVSLI
SCK, SIN
SCK ↓→ 有効 SIN ホールド時間
tSLIXI
SCK, SIN
SOT → SCK ↓ 遅延時間
tSOVLI
SCK, SOT
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
－ 50
＋ 50
ns
3
tMCLK* ＋ 80
⎯
ns
0
⎯
ns
3tMCLK*3 － 70
⎯
ns
*1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
*2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
*3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
0.8 VCC
SCK
0.2 VCC
SOT
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
tIVSLI
SIN
DS702-00010-5v0-J
0.2 VCC
tSHOVI
tSOVLI
tSLIXI
0.7 VCC
0.7 VCC
0.3 VCC
0.3 VCC
63
MB95560H/570H/580H シリーズ
サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2
(ESCR レジスタ：SCES ビット＝ 1, ECCR レジスタ：SCDE ビット＝ 1)
(VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
記号
端子名
シリアルクロックサイクルタイム
tSCYC
SCK
SCK ↓→ SOT 遅延時間
tSLOVI
SCK, SOT
有効 SIN → SCK ↑
tIVSHI
SCK, SIN
SCK ↑→ 有効 SIN ホールド時間
tSHIXI
SCK, SIN
SOT → SCK ↑ 遅延時間
tSOVHI
SCK, SOT
規格値
条件
内部クロック動作
出力端子：
CL ＝ 80 pF ＋ 1 TTL
単位
最小
最大
5 tMCLK*3
⎯
ns
－ 50
＋ 50
ns
3
tMCLK* ＋ 80
⎯
ns
0
⎯
ns
3tMCLK*3 － 70
⎯
ns
*1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。
*2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。
*3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。
tSCYC
0.8 VCC
SCK
0.8 VCC
0.2 VCC
tSOVHI
SOT
0.8 VCC
0.8 VCC
0.2 VCC
0.2 VCC
tIVSHI
SIN
64
tSLOVI
tSHIXI
0.7 VCC
0.7 VCC
0.3 VCC
0.3 VCC
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
(7) 低電圧検出
(VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
解除電圧 *
検出電圧 *
ヒステリシス幅
記号
VDL ＋
VDL －
VHYS
規格値
最小
標準
最大
2.52
2.7
2.88
2.61
2.8
2.99
2.89
3.1
3.31
3.08
3.3
3.52
2.43
2.6
2.77
2.52
2.7
2.88
2.80
3
3.20
2.99
3.2
3.41
⎯
100
⎯
単位
備考
V
電源上昇の場合
V
電源降下の場合
mV
電源開始電圧
Voff
⎯
⎯
2.3
V
電源到達電圧
Von
4.9
⎯
⎯
V
電源電圧変化時間
( 電源上昇の場合 )
tr
650
⎯
⎯
µs
リセット解除信号が規格内 (VDL+) で発生
する電源の傾き
電源電圧変化時間
( 電源降下の場合 )
tf
650
⎯
⎯
µs
リセット検出信号が規格内 (VDL-) で発生
する電源の傾き
リセット解除遅延時間
td1
⎯
⎯
30
µs
リセット検出遅延時間
td2
⎯
⎯
30
µs
LVD スレッショルド電圧
遷移安定時間
tstb
10
⎯
⎯
µs
*: 解除電圧と検出電圧は , 低電圧検出リセット回路の LVD リセット電圧選択 ID レジスタ (LVDR) により選択できます。
LVDR レジスタの詳細については ,「New 8FX MB95560H/570H/580H シリーズハードウェアマニュアル」の「第 18 章　低電圧検出リセット回路」を参照してください。
DS702-00010-5v0-J
65
MB95560H/570H/580H シリーズ
VCC
Von
Voff
時間
tf
tr
VDL+
VHYS
VDL-
内部リセット信号
時間
td2
66
td1
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
5. A/D コンバータ
(1) A/D コンバータ電気的特性
(VCC ＝ 2.7 V ～ 5.5 V, VSS ＝ 0.0 V, TA ＝－ 40 °C ～ ＋ 85 °C)
項目
記号
分解能
総合誤差
直線性誤差
⎯
微分直線性誤差
規格値
単位
最小
標準
最大
⎯
⎯
10
bit
－3
⎯
＋3
LSB
－ 2.5
⎯
＋ 2.5
LSB
－ 1.9
⎯
＋ 1.9
LSB
備考
ゼロトランジション
電圧
V0T
VSS － 1.5 LSB
VSS ＋ 0.5 LSB
VSS ＋ 2.5 LSB
V
フルスケールトランジ
ション電圧
VFST
VCC － 4.5 LSB
VCC － 2 LSB
VCC ＋ 0.5 LSB
V
1
⎯
10
µs
4.5 V ≦ VCC ≦ 5.5 V
3
⎯
10
µs
2.7 V ≦ VCC ＜ 4.5 V
2.7 V ≦ Vcc ≦ 5.5 V,
外部インピーダンス ＜
3.3 kΩ の場合
コンペア時間
⎯
サンプリング時間
⎯
0.6
⎯
∞
µs
アナログ入力電流
IAIN
－ 0.3
⎯
＋ 0.3
µA
アナログ入力電圧
VAIN
VSS
⎯
VCC
V
DS702-00010-5v0-J
67
MB95560H/570H/580H シリーズ
(2) A/D コンバータの注意事項
• アナログ入力の外部インピーダンスとサンプリング時間について
MB95560H/570H/580H シリーズの A/D コンバータはサンプルホールド付きのものです。外部インピーダンスが高くサ
ンプリング時間を十分に確保できない場合は , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電され
ず , A/D 変換精度に影響を及ぼします。したがって , A/D 変換精度規格を満たすために , 外部インピーダンスと最小サ
ンプリング時間の関係から, サンプリング時間を最小値より長くなるようにレジスタ値と動作周波数を調整するか, 外
部インピーダンスを下げて使用してください。また , サンプリング時間を十分に確保できない場合は , アナログ入力端
子に 0.1 µF 程度のコンデンサを接続してください。
• アナログ入力等価回路
アナログ入力
コンパレータ
R
C
サンプリング時: ON
VCC
4.5 V ≦ VCC ≦ 5.5 V
2.7 V ≦ VCC ＜ 4.5 V
R
1.45 kΩ (最大)
C
14.89 pF (最大)
14.89 pF (最大)
2.7 kΩ (最大)
(注意事項) 数値は参考値です。
• 外部インピーダンスと最小サンプリング時間の関係
[外部インピーダンス = 0 kΩ ～ 100 kΩ]
[外部インピーダンス = 0 kΩ ～ 20 kΩ]
20000
80000
外部インピーダンス [kΩ]
外部インピーダンス [kΩ]
100000
60000
40000
15000
10000
5000
20000
0
0
0
2
4
6
8
10
12
0
最小サンプリング時間 [μs]
0.5
1
1.5
2
2.5
最小サンプリング時間 [μs]
VCC > 2.7 Vの場合の最小サンプリング時間
VCC > 2.4 Vの場合の最小サンプリング時間
• A/D 変換誤差について
|VCC － VSS| が小さくなるに従って , A/D 変換の誤差は大きくなります。
68
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
(3) A/D コンバータの用語の定義
• 分解能
A/D コンバータにより識別可能なアナログ変化を示します。
10 ビットなら , アナログ電圧を 210 ＝ 1024 の部分に分解可能です。
• 直線性誤差 ( 単位：LSB)
デバイスのゼロトランジション点 (“00 0000 0000” ← → “00 0000 0001”) と , 同じデバイスのフルスケールトランジショ
ン点 (“11 1111 1111” ← → “11 1111 1110”) とを結んだ直線と , 実際の変換値との誤差がどの程度かを示します。
• 微分直線性誤差 ( 単位：LSB)
出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差がどの程度かを示します。
• 総合誤差 ( 単位：LSB)
実際の値と理論値との差を示し , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差
および雑音に起因する誤差です。
理想入出力特性
3FFH
総合誤差
3FFH
VFST
3FEH
2 LSB
3FDH
004H
003H
V0T
デジタル出力
デジタル出力
3FEH
実際の変換特性
3FDH
{1 LSB × (N−1) + 0.5 LSB}
004H
VNT
003H
1 LSB
002H
実際の変換特性
002H
001H
001H
理想特性
0.5 LSB
VSS
VCC
VSS
アナログ入力
1 LSB =
VCC － VSS
1024
VCC
アナログ入力
(V)
VNT － {1 LSB × (N － 1) ＋ 0.5 LSB}
デジタル出力
=
[LSB]
N の総合誤差
1 LSB
N ：A/D コンバータデジタル出力値
VNT ：デジタル出力が (N － 1) H から NH に遷移する電圧
（続く）
DS702-00010-5v0-J
69
MB95560H/570H/580H シリーズ
（続き）
フルスケールトランジション誤差
ゼロトランジション誤差
理想特性
004H
実際の変換特性
3FFH
実際の変換特性
デジタル出力
デジタル出力
003H
002H
実際の変換特性
理想特性
3FEH
3FDH
001H
実際の変換特性
V0T ( 実測値 )
3FCH
VSS
VCC
VSS
アナログ入力
微分直線性誤差
理想特性
実際の変換特性
(N+1)H
{1 LSB × N + V0T}
実際の変換特性
デジタル出力
3FDH
VFST
( 実測値 )
VNT
004H
実際の変換特性
デジタル出力
3FEH
VCC
アナログ入力
直線性誤差
3FFH
VFST
( 実測値 )
V(N+1)T
NH
VNT
(N−1)H
003H
002H
001H
実際の変換特性
理想特性
(N−2)H
V0T ( 実測値 )
VSS
VCC
VSS
アナログ入力
デジタル出力 N の直線性誤差 =
VCC
アナログ入力
VNT − {1 LSB × N + V0T}
1 LSB
デジタル出力 N の微分直線性誤差 =
V (N ＋ 1) T − VNT
－1
1 LSB
N ： A/D コンバータデジタル出力値
VNT：デジタル出力が (N － 1) H から NH に遷移する電圧
V0T ( 理想値 ) ＝ Vss ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ Vcc － 2 LSB [V]
70
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
6. フラッシュメモリ書込み / 消去特性
項目
規格値
単位
備考
最小
標準
最大
セクタ消去時間
(2 K バイトセクタ )
⎯
0.3*1
1.6*2
s
消去前 00H 書込み時間は除きます。
セクタ消去時間
(16 K バイトセクタ )
⎯
0.6*1
3.1*2
s
消去前 00H 書込み時間は除きます。
バイト書込み時間
⎯
17
272
µs
システムレベルのオーバヘッド時間は
除きます。
100000
⎯
⎯
cycle
2.4
⎯
5.5
V
3
⎯
⎯
year
書込み / 消去サイクル
書込み / 消去時の電源電圧
フラッシュメモリデータ保持時間
5*
平均 TA ＝＋ 85 °C
*1: VCC ＝ 5.5 V, TA ＝＋ 25 °C, 0 サイクル
*2: VCC ＝ 2.4 V, TA ＝＋ 85 °C, 100000 サイクル
*3: テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度 ＋ 85 °C へ換
算しています ) 。
DS702-00010-5v0-J
71
MB95560H/570H/580H シリーズ
■ 特性例
• 電源電流・温度特性
ICC − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
メインクロックモード , 外部クロック動作時
ICC − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
メインクロックモード , 外部クロック動作時
20
20
FMP = 16 MHz
FMP = 10 MHz
FMP = 8 MHz
FMP = 4 MHz
FMP = 2 MHz
15
ICC[mA]
ICC[mA]
15
FMP = 16 MHz
FMP = 10 MHz
10
5
10
5
0
0
2
3
4
5
6
−50
7
0
VCC[V]
+50
+100
+150
TA[°C]
ICCS − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
メインスリープモード , 外部クロック動作時
ICCS − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
メインスリープモード , 外部クロック動作時
10
10
FMP = 16 MHz
FMP = 10 MHz
FMP = 8 MHz
FMP = 4 MHz
FMP = 2 MHz
8
FMP = 16 MHz
FMP = 10 MHz
8
ICCS[mA]
ICCS[mA]
6
6
4
4
2
2
0
−50
0
2
3
4
5
6
0
7
+50
+100
+150
TA[°C]
VCC[V]
ICCL − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
サブクロックモード , 外部クロック動作時
ICCL − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
サブクロックモード , 外部クロック動作時
100
100
80
75
ICCL[μA]
ICCL[μA]
60
50
40
25
20
0
−50
0
2
3
4
5
6
7
0
+50
+100
+150
TA[°C]
VCC[V]
（続く）
72
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
ICCLS − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
サブスリープモード , 外部クロック動作時
80
80
70
70
60
60
50
50
ICCLS[μA]
ICCLS[μA]
ICCLS − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
サブスリープモード , 外部クロック動作時
40
40
30
30
20
20
10
10
0
2
3
4
5
6
0
7
−50
VCC[V]
0
+50
+100
+150
TA[°C]
ICCT − VCC
TA = +25°C, FMPL = 16 kHz (2 分周 )
時計モード , 外部クロック動作時
ICCT − TA
VCC = 5.5 V, FMPL = 16 kHz (2 分周 )
時計モード , 外部クロック動作時
20
20
16
16
12
ICCT[μA]
ICCT[μA]
12
8
8
4
4
0
−50
0
2
3
4
5
6
0
7
+50
+100
+150
TA[°C]
VCC[V]
ICCTS − VCC
TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 )
タイムベースタイマモード , 外部クロック動作時
ICCTS − TA
VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 )
タイムベースタイマモード , 外部クロック動作時
1.4
1.4
FMP = 16 MHz
FMP = 10 MHz
FMP = 8 MHz
FMP = 4 MHz
FMP = 2 MHz
1.2
FMP = 16 MHz
FMP = 10 MHz
1.2
1.0
ICCTS[mA]
1.0
ICCTS[mA]
0.8
0.6
0.8
0.6
0.4
0.4
0.2
0.2
0
0.0
2
3
4
5
VCC[V]
6
7
−50
0
+50
+100
+150
TA[°C]
（続く）
DS702-00010-5v0-J
73
MB95560H/570H/580H シリーズ
（続き）
ICCH − TA
VCC = 5.5 V, FMPL = ( 停止 )
サブストップモード , 外部クロック停止時
20
20
15
15
ICCH[μA]
ICCH[μA]
ICCH − VCC
TA = +25°C, FMPL = ( 停止 )
サブストップモード , 外部クロック停止時
10
5
10
5
0
0
1
2
3
4
5
6
7
−50
VCC[V]
0
+50
+100
+150
TA[°C]
ICCMCR − TA
VCC = 5.5 V, FMP = 4 MHz ( 分周なし )
メインクロックモード , メイン CR クロック動作時
20
20
15
15
ICCMCR[mA]
ICCMCR[mA]
ICCMCR − VCC
TA = +25°C, FMP = 4 MHz ( 分周なし )
メインクロックモード , メイン CR クロック動作時
10
5
10
5
0
0
2
3
4
5
6
−50
7
0
VCC[V]
+100
+150
ICCSCR − TA
VCC = 5.5 V, FMPL = 50 kHz (2 分周 )
サブクロックモード , サブ CR クロック動作時
200
200
150
150
ICCSCR[μA]
ICCSCR[μA]
ICCSCR − VCC
TA = +25°C, FMPL = 50 kHz (2 分周 )
サブクロックモード , サブ CR クロック動作時
100
50
100
50
0
0
2
3
4
5
VCC[V]
74
+50
TA[°C]
6
7
−50
0
+50
+100
+150
TA[°C]
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• 入力電圧特性
VIHI − VCC および VILI − VCC
TA = +25°C
VIHS − VCC および VILS − VCC
TA = +25°C
5
5
VIHI
VILI
VIHS
VILS
4
3
3
VIHI/VILI[V]
VIHS/VILS[V]
4
2
1
2
1
0
0
2
3
4
5
6
7
2
3
VCC[V]
4
5
6
7
VCC[V]
VIHM − VCC および VILM − VCC
TA = +25°C
5
VIHM
VILM
VIHM/VILM[V]
4
3
2
1
0
2
3
4
5
6
7
VCC[V]
DS702-00010-5v0-J
75
MB95560H/570H/580H シリーズ
• 出力電圧特性
(VCC − VOH2) − IOH
TA = +25°C
1.0
1.0
0.8
0.8
VCC − VOH2[V]
VCC − VOH1[V]
(VCC − VOH1) − IOH
TA = +25°C
0.6
0.6
0.4
0.4
0.2
0.2
0.0
0.0
0
−2
−4
−6
−8
−10
0
−2
−4
IOH[mA]
−6
−8
−10
8
10
IOH[mA]
VCC = 2.4 V
VCC = 2.7 V
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VCC = 2.4 V
VCC = 2.7 V
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
VOL1 − IOL
TA = +25°C
VOL2 − IOL
TA = +25°C
1.0
0.6
0.8
0.4
VOL1[V]
VOL2[V]
0.6
0.4
0.2
0.2
0.0
0.0
0
0
2
4
6
8
10
2
4
6
IOL[mA]
IOL[mA]
VCC = 2.4 V
VCC = 2.7 V
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
76
VCC = 2.4 V
VCC = 2.7 V
VCC = 3.5 V
VCC = 4.5 V
VCC = 5.0 V
VCC = 5.5 V
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• プルアップ特性
RPULL − VCC
TA = +25°C
250
200
RPULL[kΩ]
150
100
50
0
2
3
4
5
6
VCC[V]
DS702-00010-5v0-J
77
MB95560H/570H/580H シリーズ
■ マスクオプション
品種名
No.
選択方法
78
MB95F562K
MB95F563K
MB95F564K
MB95F572K
MB95F573K
MB95F574K
MB95F582K
MB95F583K
MB95F584K
MB95F562H
MB95F563H
MB95F564H
MB95F572H
MB95F573H
MB95F574H
MB95F582H
MB95F583H
MB95F584H
設定不可
1
低電圧検出リセット
低電圧検出リセットなし
低電圧検出リセットあり
2
リセット
専用のリセット入力あり
専用のリセット入力なし
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ オーダ型格
型格
パッケージ
MB95F562HNWQN-G-SNE1
MB95F562HNWQN-G-SNERE1
MB95F562KNWQN-G-SNE1
MB95F562KNWQN-G-SNERE1
MB95F563HNWQN-G-SNE1
MB95F563HNWQN-G-SNERE1
MB95F563KNWQN-G-SNE1
MB95F563KNWQN-G-SNERE1
MB95F564HNWQN-G-SNE1
MB95F564HNWQN-G-SNERE1
MB95F564KNWQN-G-SNE1
MB95F564KNWQN-G-SNERE1
プラスチック・QFN, 32 ピン
(LCC-32P-M19)
MB95F562HNPF-G-SNE2
MB95F562KNPF-G-SNE2
MB95F563HNPF-G-SNE2
MB95F563KNPF-G-SNE2
MB95F564HNPF-G-SNE2
MB95F564KNPF-G-SNE2
プラスチック・SOP, 20 ピン
(FPT-20P-M09)
MB95F562HNPFT-G-SNE2
MB95F562KNPFT-G-SNE2
MB95F563HNPFT-G-SNE2
MB95F563KNPFT-G-SNE2
MB95F564HNPFT-G-SNE2
MB95F564KNPFT-G-SNE2
MB95F582HNWQN-G-SNE1
MB95F582HNWQN-G-SNERE1
MB95F582KNWQN-G-SNE1
MB95F582KNWQN-G-SNERE1
MB95F583HNWQN-G-SNE1
MB95F583HNWQN-G-SNERE1
MB95F583KNWQN-G-SNE1
MB95F583KNWQN-G-SNERE1
MB95F584HNWQN-G-SNE1
MB95F584HNWQN-G-SNERE1
MB95F584KNWQN-G-SNE1
MB95F584KNWQN-G-SNERE1
MB95F582HNPFT-G-SNE2
MB95F582KNPFT-G-SNE2
MB95F583HNPFT-G-SNE2
MB95F583KNPFT-G-SNE2
MB95F584HNPFT-G-SNE2
MB95F584KNPFT-G-SNE2
MB95F582HNPF-G-SNE2
MB95F582KNPF-G-SNE2
MB95F583HNPF-G-SNE2
MB95F583KNPF-G-SNE2
MB95F584HNPF-G-SNE2
MB95F584KNPF-G-SNE2
プラスチック・TSSOP, 20 ピン
(FPT-20P-M10)
プラスチック・QFN, 32 ピン
(LCC-32P-M19)
プラスチック・TSSOP, 16 ピン
(FPT-16P-M08)
プラスチック・SOP, 16 ピン
(FPT-16P-M23)
（続く）
DS702-00010-5v0-J
79
MB95560H/570H/580H シリーズ
（続き）
型格
パッケージ
MB95F572HNPH-G-SNE2
MB95F572KNPH-G-SNE2
MB95F573HNPH-G-SNE2
MB95F573KNPH-G-SNE2
MB95F574HNPH-G-SNE2
MB95F574KNPH-G-SNE2
プラスチック・DIP, 8 ピン
(DIP-8P-M03)
MB95F572HNPF-G-SNE2
MB95F572KNPF-G-SNE2
MB95F573HNPF-G-SNE2
MB95F573KNPF-G-SNE2
MB95F574HNPF-G-SNE2
MB95F574KNPF-G-SNE2
プラスチック・SOP, 8 ピン
(FPT-8P-M08)
80
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
■ パッケージ・外形寸法図
プラスチック・QFN, 32ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
5.00 mm × 5.00 mm
封止方法
プラスチックモールド
取付け高さ
0.80 mm Max.
質量
0.06 g
(LCC-32P-M19)
プラスチック・QFN, 32ピン
（LCC-32P-M19）
3.50±0.10
(.138±.004)
5.00±0.10
(.197±.004)
5.00±0.10
(.197±.004)
3.50±0.10
(.138±.004)
INDEX AREA
0.25
(.010
(3-R0.20)
((3-R.008))
0.50(.020)
+0.05
–0.07
+.002
–.003
)
0.40±0.05
(.016±.002)
1PIN CORNER
(C0.30(C.012))
(TYP)
0.75±0.05
(.030±.002)
0.02
(.001
C
+0.03
–0.02
+.001
–.001
(0.20(.008))
)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED C32071S-c-1-2
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS702-00010-5v0-J
81
MB95560H/570H/580H シリーズ
プラスチック・SOP, 20ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
7.50 mm × 12.70 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
2.65 mm Max
(FPT-20P-M09)
プラスチック・SOP, 20ピン
（FPT-20P-M09）
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）#寸法はレジン残りを含まず。
0.25
#12.70±0.10(.500±.004)
+0.07
–0.02
+.003
.010 –.001
20
11
BTM E-MARK
+0.40
#7.50±0.10 10.2 –0.20
(.295±.004) .402 +.016
–.008
INDEX
Details of "A" part
+0.13
2.52 –0.17
(Mounting height)
+.005
.099 –.007
1
"A"
10
1.27(.050)
0.40
.016
+0.09
–0.05
+.004
–.002
0.25(.010)
M
0~8°
+0.47
0.80 –0.30
+.019
.031 –.012
0.20±0.10
(.008±.004)
(Stand off)
0.10(.004)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F20030S-c-1-2
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
82
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
プラスチック・TSSOP, 20ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
4.40 mm × 6.50 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.20 mm MAX
質量
0.08 g
(FPT-20P-M10)
プラスチック・TSSOP, 20ピン
（FPT-20P-M10）
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）#寸法はレジン残りを含まず。
+0.05
#6.50±0.10(.256±.004)
0.14 –0.04
+.002
.006 –.002
11
20
BTM E-MARK
#4.40±0.10 6.40±0.20
(.173±.004) (.252±.008)
INDEX
Details of "A" part
LEAD No.
1
1.20(.047)
(Mounting height)
MAX
10
0.65(.026)
"A"
0.24±0.04
(.009±.002)
0~8°
0.60±0.15
(.024±.006)
0.10(.004)
C
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F20031S-c-1-2
0.10±0.05
(.004±.002)
(Stand off)
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS702-00010-5v0-J
83
MB95560H/570H/580H シリーズ
プラスチック・TSSOP, 16ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
4.40 mm × 4.96 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.20 mmMax
重さ
0.06 g
(FPT-16P-M08)
プラスチック・TSSOP, 16ピン
（FPT-16P-M08）
注1）端子幅および端子厚さはメッキ厚を含む。
注2）端子幅はタイバ切断残りを含まず。
注3）*寸法はレジン残りを含まず。
*4.96±0.10(.195±.004)
16
0.145±0.045
(.0057±.0018)
9
*4.40±0.10 6.40±0.20
(.173±.004) (.252±.008)
INDEX
Details of "A" part
+0.10
1.10 –0.15
(Mounting height)
+0.04
.043 –0.06
LEAD No.
1
8
0.65(.026)
"A"
0.24±0.08
(.009±.003)
0.13(.005)
M
0~8°
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.10(.004)
C
2007-2010 FUJITSU SEMICONDUCTOR LIMITED F16021S-c-1-5
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
84
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
プラスチック・SOP, 16 ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
3.90 mm × 9.96 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.75 mm MAX
質量
0.12 g
(FPT-16P-M23)
注 1）端子幅および端子厚さはメッキ厚を含む。
注 2）端子幅はタイバ切断残りを含まず。
注 3）# 印寸法はレジン残りを含まず。
（FPT-16P-M23）
+0.20
#9.96±0.10(.392±.004)
0.60 –0.15
+0.08
.024 –0.06
9
16
8 ±2
8 ±2
BTM E-MARK
INDEX
(1.04 (.041))
#3.90±0.10 6.00±0.20
(.154±.004) (.236±.008)
0.40±0.10
(.016±.004)
1
0.40±0.10
(.016±.004)
8
+0.11
1.27(.050)
0.40 –0.04
(.016 +.004
–.002 )
0.25(.010)
M
0.65±0.10 (.026±.004)
1.45±0.20 (.057±.008)
7 ±2
+0.15
+0.06
1.60 –0.25 .063 –0.10
7 ±2
C
0.10(.004)
+0.10
+0.04
0.15 –0.05 .006 –0.02
2010 FUJITSU SEMICONDUCTOR LIMITED HMbF16-23Sc-1-1
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
DS702-00010-5v0-J
85
MB95560H/570H/580H シリーズ
プラスチック・DIP, 8 ピン
リードピッチ
2.54 mm
封止方法
プラスチックモールド
(DIP-8P-M03)
プラスチック・DIP, 8 ピン
（DIP-8P-M03）
9.40
.370
8
+0.40
–0.30
+.016
–.012
5
INDEX
6.35±0.25
(.250±.010)
1
4
7.62(.300)
TYP.
4.36(.172)MAX
0.50(.020)
MIN
0.25±0.05
(.010±.002)
3.00(.118)MIN
+0.35
0.46±0.08
(.018±.003)
0.89 –0.30
+.014
.035 –.012
+0.30
0.99 –0
.039
C
+.012
–0
+0.30
1.52 –0
15° MAX
+.012
.060 –0
2.54(.100)
TYP.
2006-2010 FUJITSU SEMICONDUCTOR LIMITED D08008S-c-1-4
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
86
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
（続き）
プラスチック・SOP, 8ピン
リードピッチ
1.27 mm
パッケージ幅×
パッケージ長さ
5.30 mm × 5.24 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
2.10 mm Max
(FPT-8P-M08)
プラスチック・SOP, 8ピン
（FPT-8P-M08）
注1）端子幅および端子厚さはメッキ厚を含む。
注2）端子幅はタイバ切断残りを含まず。
注3）#寸法はレジン残りを含まず。
#5.24±0.10
(.206±.004)
8
5
"A"
BTM E-MARK
#5.30±0.10
(.209±.004)
INDEX
7.80
.307
+0.45
–0.10
+.018
–.004
Details of "A" part
2.10(.083)
MAX
(Mounting height)
1
1.27(.050)
4
0.43±0.05
(.017±.002)
0.20±0.05
(.008±.002)
0~8°
+0.15
0.10 –0.05
+.006
.004 –.002
(Stand off)
C
2008-2010 FUJITSU SEMICONDUCTOR LIMITED F08016S-c-1-2
+0.10
0.75 –0.20
+.004
.030 –.008
単位：mm（inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS702-00010-5v0-J
87
MB95560H/570H/580H シリーズ
■ 本版での主な変更内容
変更箇所は , 本文中のページ左側の│によって示しています。
ページ
場所
—
—
変更内容
シリーズ名を変更
MB95560H シリーズ → MB95560H/570H/580H シリーズ
MB95570H シリーズに関する記載を追加
MB95580H シリーズに関する記載を追加
26
■ 端子接続について
• DBG 端子
「• DBG 端子」の内容を変更
• RST 端子
「• RST 端子」の内容を変更
27
• C 端子
以下の記述を訂正
VCC 端子のバイパスコンデンサは , CS より大きい容量値のコンデンサを使用
してください。
→
VCC 端子のバイパスコンデンサは CS 以上の容量値のコンデンサを使用して
ください。
38
■ I/O マップ
(MB95570H シリーズ )
CMDR レジスタの R/W 属性を訂正
R/W → R
WDTH レジスタの R/W 属性を訂正
R/W → R
WDTL レジスタの R/W 属性を訂正
R/W → R
41
■ I/O マップ
(MB95580H シリーズ )
CMDR レジスタの R/W 属性を訂正
R/W → R
WDTH レジスタの R/W 属性を訂正
R/W → R
WDTL レジスタの R/W 属性を訂正
R/W → R
45
■ 電気的特性
1. 絶対最大定格
項目「“L” レベル最大総出力電流」の定格値を訂正
48 → 100
項目「“H” レベル最大総出力電流」の定格値を訂正
48 → −100
47
2. 推奨動作条件
注記 *2 を変更
低電圧検出リセット使用時は , 2.88 V となります。
→
低電圧検出リセットあり品使用時は , 電源電圧の最小値は 2.88 V となりま
す。
注記 *3 にある以下の記述を訂正
VCC 端子のバイパスコンデンサは CS より大きい容量値のコンデンサを使用
してください。
→
VCC 端子のバイパスコンデンサは CS 以上の容量値のコンデンサを使用して
ください。
「• DBG/RST/C 端子配列図」の注記を変更
48
3. 直流規格
項目「入力リーク電流 (Hi-Z 出力リーク電流 )」の備考を変更
プルアップ抵抗が禁止されている場合
→
内部プルアップ抵抗が禁止されている場合
項目「プルアップ抵抗」を「内部プルアップ抵抗」に改名
項目「内部プルアップ抵抗」の備考を変更
プルアップ抵抗が許可されている場合
→
内部プルアップ抵抗が許可されている場合
（続く）
88
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
ページ
場所
変更内容
52
4. 交流規格
(1)クロックタイミング
項目「入力クロックの立上り時間と立下り時間」の端子名を訂正
X0 → X0, X0A
X0, X1 → X0, X1, X0A, X1A
79
■ オーダ型格
プラスチック・QFN, 32 ピン (LCC-32P-M19) の型格を変更
MB95F582HWQN-G-SNE1
MB95F582HWQN-G-SNERE1
MB95F582KWQN-G-SNE1
MB95F582KWQN-G-SNERE1
MB95F583HWQN-G-SNE1
MB95F583HWQN-G-SNERE1
MB95F583KWQN-G-SNE1
MB95F583KWQN-G-SNERE1
MB95F584HWQN-G-SNE1
MB95F584HWQN-G-SNERE1
MB95F584KWQN-G-SNE1
MB95F584KWQN-G-SNERE1
→
MB95F582HNWQN-G-SNE1
MB95F582HNWQN-G-SNERE1
MB95F582KNWQN-G-SNE1
MB95F582KNWQN-G-SNERE1
MB95F583HNWQN-G-SNE1
MB95F583HNWQN-G-SNERE1
MB95F583KNWQN-G-SNE1
MB95F583KNWQN-G-SNERE1
MB95F584HNWQN-G-SNE1
MB95F584HNWQN-G-SNERE1
MB95F584KNWQN-G-SNE1
MB95F584KNWQN-G-SNERE1
（続く）
DS702-00010-5v0-J
89
MB95560H/570H/580H シリーズ
（続き）
ページ
79
場所
■ オーダ型格
変更内容
プラスチック・TSSOP, 16 ピン (FPT-16P-M08) の型格を変更
MB95F582HPFT-G-SNE2
MB95F582KPFT-G-SNE2
MB95F583HPFT-G-SNE2
MB95F583KPFT-G-SNE2
MB95F584HPFT-G-SNE2
MB95F584KPFT-G-SNE2
→
MB95F582HNPFT-G-SNE2
MB95F582KNPFT-G-SNE2
MB95F583HNPFT-G-SNE2
MB95F583KNPFT-G-SNE2
MB95F584HNPFT-G-SNE2
MB95F584KNPFT-G-SNE2
プラスチック・SOP, 16 ピン (FPT-16P-M23) の型格を変更
MB95F582HPF-G-SNE2
MB95F582KPF-G-SNE2
MB95F583HPF-G-SNE2
MB95F583KPF-G-SNE2
MB95F584HPF-G-SNE2
MB95F584KPF-G-SNE2
→
MB95F582HNPF-G-SNE2
MB95F582KNPF-G-SNE2
MB95F583HNPF-G-SNE2
MB95F583KNPF-G-SNE2
MB95F584HNPF-G-SNE2
MB95F584KNPF-G-SNE2
80
プラスチック・DIP, 8 ピン (DIP-8P-M03) の型格を変更
MB95F572HPH-G-SNE2
MB95F572KPH-G-SNE2
MB95F573HPH-G-SNE2
MB95F573KPH-G-SNE2
MB95F574HPH-G-SNE2
MB95F574KPH-G-SNE2
→
MB95F572HNPH-G-SNE2
MB95F572KNPH-G-SNE2
MB95F573HNPH-G-SNE2
MB95F573KNPH-G-SNE2
MB95F574HNPH-G-SNE2
MB95F574KNPH-G-SNE2
プラスチック・SOP, 8 ピン (FPT-8P-M08) の型格を変更
MB95F572HPF-G-SNE2
MB95F572KPF-G-SNE2
MB95F573HPF-G-SNE2
MB95F573KPF-G-SNE2
MB95F574HPF-G-SNE2
MB95F574KPF-G-SNE2
→
MB95F572HNPF-G-SNE2
MB95F572KNPF-G-SNE2
MB95F573HNPF-G-SNE2
MB95F573KNPF-G-SNE2
MB95F574HNPF-G-SNE2
MB95F574KNPF-G-SNE2
90
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
• 3 版から 4 版への主な変更内容
ページ
場所
23 ～ 25 ■ 取扱上のご注意
34
■ I/O マップ
(MB95560H シリーズ )
変更内容
「■ 取扱上のご注意」を追加
CMDR レジスタの R/W 属性を訂正
R/W → R
WDTH レジスタの R/W 属性を訂正
R/W → R
35
WDTL レジスタの R/W 属性を訂正
R/W → R
51
■ 電気的特性
4. 交流規格
(1)クロックタイミング
項目「クロック周波数」の FCRH の動作条件を訂正
0 °C ≦ TA < +70 °C
→
0 °C ≦ TA ≦ +70 °C
+70 °C ≦ TA < +85 °C
→
+70 °C < TA ≦ +85 °C
項目「クロック周波数」の FMCRPLL の動作条件を訂正
0 °C ≦ TA < +70 °C
→
0 °C ≦ TA ≦ +70 °C
+70 °C ≦ TA < +85 °C
→
+70 °C < TA ≦ +85 °C
67
5. A/D コンバータ
(1)A/D コンバータ電気的特性
項目「ゼロトランジション電圧」の記号を訂正
VOT → V0T
68
5. A/D コンバータ
(2)A/D コンバーの注意事項
・ アナログ入力等価回路
VCC の範囲を訂正
2.7 V ≦ VCC ≦ 5.5 V
→
2.7 V ≦ VCC < 4.5 V
R の値を訂正
3.3 kΩ → 1.45 kΩ
5.7 kΩ → 2.7 kΩ
69, 70
5. A/D コンバータ
(3) A/D コンバータの用語の定
義
ゼロトランジション電圧の記号を訂正
VOT → V0T
（続く）
DS702-00010-5v0-J
91
MB95560H/570H/580H シリーズ
（続き）
ページ
79
場所
■ オーダ型格
変更内容
プラスチック・QFN, 32 ピン (LCC-32P-M19) の型格を変更
MB95F562HWQN-G-SNE1
MB95F562HWQN-G-SNERE1
MB95F562KWQN-G-SNE1
MB95F562KWQN-G-SNERE1
MB95F563HWQN-G-SNE1
MB95F563HWQN-G-SNERE1
MB95F563KWQN-G-SNE1
MB95F563KWQN-G-SNERE1
MB95F564HWQN-G-SNE1
MB95F564HWQN-G-SNERE1
MB95F564KWQN-G-SNE1
MB95F564KWQN-G-SNERE1
→
MB95F562HNWQN-G-SNE1
MB95F562HNWQN-G-SNERE1
MB95F562KNWQN-G-SNE1
MB95F562KNWQN-G-SNERE1
MB95F563HNWQN-G-SNE1
MB95F563HNWQN-G-SNERE1
MB95F563KNWQN-G-SNE1
MB95F563KNWQN-G-SNERE1
MB95F564HNWQN-G-SNE1
MB95F564HNWQN-G-SNERE1
MB95F564KNWQN-G-SNE1
MB95F564KNWQN-G-SNERE1
プラスチック・SOP, 20 ピン (FPT-20P-M09) の型格を変更
MB95F562HPF-G-SNE2
MB95F562KPF-G-SNE2
MB95F563HPF-G-SNE2
MB95F563KPF-G-SNE2
MB95F564HPF-G-SNE2
MB95F564KPF-G-SNE2
→
MB95F562HNPF-G-SNE2
MB95F562KNPF-G-SNE2
MB95F563HNPF-G-SNE2
MB95F563KNPF-G-SNE2
MB95F564HNPF-G-SNE2
MB95F564KNPF-G-SNE2
プラスチック・TSSOP, 20 ピン (FPT-20P-M10) の型格を変更
MB95F562HPFT-G-SNE2
MB95F562KPFT-G-SNE2
MB95F563HPFT-G-SNE2
MB95F563KPFT-G-SNE2
MB95F564HPFT-G-SNE2
MB95F564KPFT-G-SNE2
→
MB95F562HNPFT-G-SNE2
MB95F562KNPFT-G-SNE2
MB95F563HNPFT-G-SNE2
MB95F563KNPFT-G-SNE2
MB95F564HNPFT-G-SNE2
MB95F564KNPFT-G-SNE2
92
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
MEMO
DS702-00010-5v0-J
93
MB95560H/570H/580H シリーズ
MEMO
94
DS702-00010-5v0-J
MB95560H/570H/580H シリーズ
MEMO
DS702-00010-5v0-J
95
MB95560H/570H/580H シリーズ
富士通セミコンダクター株式会社
〒 222-0033
神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル
http://jp.fujitsu.com/fsl/
電子デバイス製品に関するお問い合わせ先
0120-198-610
受付時間 : 平日 9 時～ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※ 電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , 製品のご購入やご使用などのご用命の際は、当社営業窓口にご確認ください。
本資料に記載された動作概要や応用回路例などの情報は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を
保証するものではありません。したがって , お客様の機器の設計においてこれらを使用する場合は、お客様の責任において行ってください。これらの
使用に起因する損害などについては , 当社はその責任を負いません。
本資料は、本資料に記載された製品および動作概要・回路図を含む技術情報について , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその
他の権利の使用権または実施権を許諾するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができるこ
との保証を行うものではありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害などについて , 当社はその責任
を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 直接生命・身体に対する重大な危険性を伴う用途（原子力施設における
核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵器システムにおけるミサイル発
射制御など）, または極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星など）に使用されるよう設計・製造されたものではありません。し
たがって , これらの用途へのご使用をお考えのお客様は , 必ず事前に当社営業窓口までご相談ください。ご相談なく使用されたことにより発生した損
害などについては , 当社は責任を負いません。
半導体デバイスには、ある確率で故障や誤動作が発生します。本資料に記載の製品を含め当社半導体デバイスをご使用いただく場合は、当社半導体
デバイスに故障や誤動作が発生した場合も , 結果的に人身事故 , 火災事故 , 社会的な損害などを生じさせないよう , お客様の責任において , 装置の冗長
設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品および技術情報を輸出または非居住者に提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規などの規制
をご確認の上 , 必要な手続きをおとりください。
本資料に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集　プロモーション推進部