本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通半導体デバイス SS01-26003-1 SUPPORT SYSTEM ® ファミリ LQPF-64P (0.65 mm ピッチ ) ヘッダボード MB2146-221 取扱説明書 はじめに このたびは , F2MC *1 -8FX ファミリ LQFP-64P (0.65 mm ピッチ ) *2 ヘッダボード ( 型格： MB2146-221) をお買い上げいただきまして誠にありがとうございます。 本製品は , F2MC-8FX ファミリ評価 MCU を実装した MCU ボード（型格：MB2146-3xx）と ユーザシステムを接続するためのヘッダボードです。 本説明書は , MB2146-221 ヘッダボードの取扱いについて説明したものです。 ご使用いた だく前に必ずお読みください。 また , 本製品に対応する量産 MCU および評価 MCU については , 弊社営業担当部門また はサポート部門へお問い合わせください。 *1 : F2MC は，FUJITSU Flexible Microcontroller の略で富士通株式会社の登録商標です。 *2 : パッケージは，FPT-64P-M09 ( リードピッチ 0.65 mm，ボディサイズ :12 mm × 12 mm) です。 ■ 本書に掲載の製品に対する警告事項 本書に掲載している製品に対して下記の警告事項が該当します。 注意 正しく使用しない場合 , 軽傷または中程度の傷害を負う危険性があること , または , お客様のシステムに対し , 故障の原因となる可能性を示しています。 けが 本製品は , 尖った部分がやむなく露出しております。露出箇所に触れますと , けが をする恐れがあります。取扱には十分ご注意ください 故障 NQPACK のインデックス ( ▲ ) と , ヘッダボード上の 1 ピン指示 (1) を正しく合わ せてください。間違えると MCU ボードやユーザシステムの故障の原因となる恐れ があります。 故障 量産 MCU は 1 番ピンの向きを正しく合わせてください。間違えると量産 MCU や ユーザシステムの故障の原因となる恐れがあります i • 本資料の記載内容は, 予告なしに変更することがありますので, ご用命の際は当社営業担当部門にご確認く ださい。 • 本資料に記載された動作概要や応用回路例は, 半導体デバイスの標準的な動作や使い方を示したもので, 実 際に使用する機器での動作を保証するものではありません。従いまして , これらを使用するにあたっては お客様の責任において機器の設計を行ってください。これらの使用に起因する損害などについては , 当社 はその責任を負いません。 • 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財 産権やその他の権利の使用権または実施権の許諾を意味するものではありません。また , これらの使用に ついて , 第三者の知的財産権やその他の権利の実施ができることの保証を行うものではありません。従い まして , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を 負いません。 • 本資料に記載された製品は, 通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用され ることを意図して設計・製造されています。極めて高度な安全性が要求され , 仮に当該安全性が確保され ない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を伴う用途 ( 原子力施設 における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持 のための医療機器 , 兵器システムにおけるミサイル発射制御をいう ) , ならびに極めて高い信頼性が要求さ れる用途 ( 海底中継器 , 宇宙衛星をいう ) に使用されるよう設計・製造されたものではありません。した がって , これらの用途にご使用をお考えのお客様は , 必ず事前に当社営業担当部門までご相談ください。 ご相談なく使用されたことにより発生した損害などについては , 責任を負いかねますのでご了承くださ い。 • 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよう , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策 設計 , 誤動作防止設計などの安全設計をお願いします。 • 本資料に記載された製品が , 「外国為替および外国貿易法」に基づき規制されている貨物または技術に該 当する場合には , 本製品を輸出するに際して , 同法に基づく許可が必要となります。 ©2004 FUJITSU LIMITED Printed in Japan 1. 製品概要 ■ 製品概要 本製品は , 富士通製 8 ビットマイクロコントローラ「F2MC-8FX ファミリ」 の評価 MCU を 実装した MCU ボード（型格：MB2146-3xx）をユーザシステムに接続するためのヘッダボー ド ( 以下，ヘッダボードと称す） です。F2MC-8FX の評価環境は , 図 1 に示すように , ヘッダ ボード，MCU ボードおよび BGM アダプタ（型格：MB2146-09）の 3 種類の製品を組み合わ せます。 MB2146-09 MCU ボード BGM アダプタ ヘッダボード 図 1 システム構成図 ■ 製品構成 ヘッダボードの製品構成を表 1 に , 別売品を表 2 に示します。 表 1 製品構成 名称 F2MC-8FX LQFP-64P(0.65 mm ピッチ ) ヘッダボード [ 型格：MB2146-221] 内容 備考 コネクタ /LQFP64pin （0.65 mm ピッチ）パッケージ変換 [ 型格：YQPACK064SB] （東京エレテック社製） ヘッダボード− NQPACK 間 I/F 付属品（接続済み） [ 型格：NQPACK064SB] （東京エレテック社製） ユーザシステム実装 付属品 [ 型格：HQPACK064SB140] （東京エレテック社製） NQPACK への実チップ実装時使用 付属品 表 2 別売品 名称 内容 BGM アダプタ [ 型格：MB2146-09] F2MC-8FX 用 ICE ユニット MCU ボード [ 型格：MB2146-3xx] MB95FV100-xxx 搭載 備考 F2MC-8FX 評価 MCU 搭載 * * : 評価 MCU は用途に対応して複数の種類があります。ご使用となる条件に応じた商品 をご購入願います。 1 2. 梱包物の確認 ご使用になる前に , 以下の梱包物がすべて揃っていることをご確認ください。 • LQFP-64P (0.65 mm ピッチ ) ヘッダボード *1 ：1 台 • ヘッダボード固定用ネジ (M2 × 10 mm, 0.4 mm pitch) ：4 本 • NQPACK064SB *2 ：1 個 • HQPACK064SB140 * ：1 個 • 取扱説明書（本書） ：1 部 3 *1 : 以降 , ヘッダボードと称します。ヘッダボードは YQPACK064SB ( 東京エレテック社 製 , 以降 YQPACK と称します ) を実装しています。 *2 : IC ソケットです ( 東京エレテック社製です。以降 , NQPACK と称します ) 。 専用ドライバー 1 本およびガイドピン 3 本が添付されています。また , ユーザシステ ム基板上に IC ソケットを固定するためのネジ穴を設けていただくことで , より信頼 性の高い適合ソケット , NQPACK064SB-SL ( 別売：東京エレテック社製 ) をご使用い ただけます。詳細につきましては , 東京エレテック ( 株 ) へお問い合わせください。 *3 : IC ソケットカバーです ( 東京エレテック社製です。以降 , HQPACK と称します ) 。 HQPACK 固定用ネジ (M2 × 6 mm, 0.4 mm pitch) 4 本が添付されています。 3. 取扱上の注意 ヘッダボードは確実な接触を保つため 「構造上の工夫」 および「寸法精度の向上」 を図り , 精巧に作られている関係上 , 比較的強度が低くなっております。したがって , 常に正しく良 い環境でお使いいただくために本製品の使用に際しては , 次のことにご注意ください。 • ヘッダボード接続中は , ユーザシステム上に実装されている NQPACK にストレスを 与えないようにしてください。 2 4. 設計上の注意 ■ ユーザシステムのプリント板設計の注意 ユーザシステムに装着したNQPACKの周辺に実装する部品の高さが高いと, ヘッダボー ドをユーザシステムに接続する場合にこの部品に接触します。このような状況を避けるた めに , ユーザシステムのプリント板設計に際しては , 図 2 に記載されている高さを超えな いようにプリント板を設計してください。 ヘッダボードの寸法図を図 2 に示します。 13.0 mm 40.0 mm 30.0 mm PCW-1-1PW ：マックエイト 18.0 mm 32 U1 64 17 16 120 119 1 120 CN1 33 119 40.0 mm CN2 48 49 1 2 1 2 CN3 WR-120SB-VF-1：JAE 4-R5.0 YQSOCKET064SBF ：東京エレテック YQPACK064SB ：東京エレテック 1.6 mm 4.85 mm 約 15.85 mm * WR-120SB-VF-1：JAE NQPACK064SB ：東京エレテック ユーザシステム U1：ユーザシステム I/F コネクタ CN3：誤挿入防止ソケット CN1/CN2：MCU ボード I/F コネクタ * : YQPACK と NQPACK の結合状態により , 若干の誤差が生じます。 図 2 ヘッダボード寸法図 3 0.65 mm 0.4 mm 1.8 mm ■ MCU フットパターン設計上の注意 ユーザシステムのプリント基板上に配置する NQPACK の奨励フットパターンの寸法を 図 3 に示します。 ユーザシステムのプリント板設計の際は , 量産 MCU の奨励フットパターンとともに , 本 フットパターンを考慮して設計してください。 常に最新の情報をお使いいただくために , プリント板を作成する際は , 必ず東京エレ テック ( 株 ) へお問い合わせください。 1.8 mm 図 3 NQPACK 実装用推奨フットパターン寸法図 4 □ 15.6 mm □ 12 mm No.1 Pin 5. ユーザシステムとの接続 ■ 接続方法 本製品をご使用になる前に , 添付の NQPACK をユーザシステムに実装してください。 17 64 1 48 33 16 32 49 1. ヘッダボードとユーザシステムを接続する場合には , ユーザシステム上に実装されて いる NQPACK のインデックス ( ▲ ) の示す 1 番ピンの位置と , ヘッダボード上のイン デックス ( シルク印刷の欠けた部分 ) の示す 1 番ピンの位置を合わせて差し込みます （図 4 参照） 。 YQPACK のピンは細く曲がりやすいため , NQPACK に接続する場合は ,YQPACK のピ ンが曲がっていないことを確認して差し込んでください。 NQPACK インデックス ヘッダボードインデックス 図 4 インデックス位置 2. ヘッダボード上の 4 箇所のネジ穴にヘッダボード固定用ネジを入れ , 対角に 4 箇所のネ ジを締めてください。中心のネジ穴は使用しないでください。ネジを締める際は , NQPACK 添付の専用ドライバーを使用して , 順次均等に締めてください。締め過ぎる と接触不良の原因となりますのでご注意ください。 3. NQPACK 部に無理な力を加えないように注意しながら , MCU ボードをヘッダボードに 接続してください。逆向き接続を防止するための誤挿入ヘッダソケットが MCU ボー ドとヘッダボードに付いていますので , 正しい方向にのみ接続できます。 MCU ボード , ヘッダボード , NQPACK およびユーザシステムの接続を図 5 に示します。 5 MCU ボード 評価用 MCU MCU ボード YQPACK 付属ネジ ヘッダボード YQSOCKET 出荷時接続済み YQPACK NQPACK ユーザシステム 図 5 MCU ボード / ヘッダボードのユーザシステムへの接続 ■ 取外し方法 1. ヘッダボードから MCU ボードを取り外します。NQPACK の接合部分に無理な力を加え ないように , 4 箇所の角から順次均等に少しずつ取り外すようにしてください。 2. ヘッダボード上の 4 箇所のネジをすべて取り外した後 , ヘッダボードを NQPACK から 垂直に引き抜いてください。NQPACK の接合部分に無理な力が加わらないように , ゆっ くり取り外すようにしてください。 6 6. 量産 MCU の実装 ■ 実装方法 ユーザシステム上に量産 MCU を実装する場合は添付の HQPACK (IC ソケットカバー) を使用してください ( 図 6 参照 )。 1. ユーザシステム上に実装されている NQPACK のインデックス ( ▲ ) と , 量産 MCU の インデックス ( ● ) を合わせて実装します。 2. 量産 MCU が NQPACK に正しく実装されていることを確認してから , HQPACK と NQPACK のインデックス (1 箇所のみ直線的に欠けた角 ) を合わせて差し込みます。 HQPACK のピンは細く曲がりやすいため , NQPACK に接続する場合は , HQPACK のピ ンが曲がっていないことを確認して差し込んでください。 3. HQPACK 上の 4 箇所のネジ穴に HQPACK 固定用ネジを入れ , 対角にネジを締めてくだ さい。ネジを締める際は , NQPACK 添付の専用ドライバーを使用して , 順次均等に締 めてください。締め過ぎると接触不良の原因となりますのでご注意ください。 HQPACK 付属ネジ HQPACK 量産 MCU NQPACK ユーザシステム 図 6 量産 MCU の実装方法 ■ 取り外し方法 HQPACK を取り外す際は , 4 箇所のネジをすべて取り外してから , HQPACK を NQPACK から垂直に引き抜いてください。また , 量産 MCU を取り出す際には , IC 取り外し専用のス ポイト冶具で量産 MCU を吸着して外してください。 無理にドライバーなどで取り外すと , 量産 MCU の足が曲がったり , NQPACK が壊れる原因となりますのでご注意ください。 7 7. 製品仕様 ■ 一般仕様 ヘッダボードの一般仕様を表 3 に示します。 表 3 一般仕様 項目 内容 動作温度および保存温度 5 °C ∼ 35 °C（動作時） ，0 °C ∼ 40 °C（保存時） 動作湿度および保存湿度 20％∼ 80％（動作時），20％∼ 80％（保存時） 約 40 mm × 40 mm × 16 mm （高さは YQPACK, NQPACK を含む） 外形寸法 ヘッダボード：約 11g 重量 ■ 主要構成部材 ヘッダボードの主要構成部材を表 4 に示します。 表 4 主要構成部材 項目 内容 MCU ボード I/F コネクタ 120 ピン 0.5 mm ピッチ 2 ピースコネクタ （ストレート）× 2 [ 型格：WR-120SB-VF-1(ＪＡＥ)] 誤挿入防止ソケット 2 ピン 2.54 mm ピッチ 1 ピースソケット （ストレート） [ 型格：PCW-3-1-1PW( マックエイト )] ユーザーターゲットシステム I/F コネクタ ソケット 64 ピン 0.65 mm ピッチ [ 型格：YQSOCKET064SBF( 東京エレテック )] ■ 機能ブロック図 ヘッダボードは MCU ボードの I/F コネクタと YQPACK の間のソケット変換を行いま す。 内部に IC 等の部品はありません。 ブロック図を図 7 に示します。 MCU ボード I/F コネクタ ユーザターゲットシステム I/F コネクタ （パッケージ対応ソケット） 図 7 機能ブロック図 8 ■ MCU ボード I/F コネクタ（CN1/CN2/CN3） CN1 および CN2 は MCU ボード I/F コネクタです。 CN3 は MCU ボードの誤挿入防止ソ ケットです。MCU ボード I/F コネクタ CN1 の端子配列を表 5 に , MCU ボード I/F コネクタ CN2 の端子配列を表 6 に示します。 表 5 MCU ボード I/F コネクタ CN1 端子配列 コネクタ 評価 MCU 端子 No. 端子 No. 信号名 コネクタ 評価 MCU 端子 No. 端子 No. 信号名 コネクタ 評価 MCU 端子 No. 端子 No. 信号名 1 A9 PC4 41 E2 LVR3 81 P3 BSOUT 2 B9 PC1 42 E1 LVSS 82 P4 BDBMX 3 C9 PC2 43 F4 LVDREXT 83 R1 P83 4 D9 PC3 44 F3 LVDBGR 84 R2 BRSTX 5 A8 PC0 45 F2 LVDENX 85 R3 X0A 6 B8 PB4 46 F1 P22A 86 R4 RSTX 7 C8 PB5 47 − GND 87 T1 ROMS1 8 D8 PB6 48 − GND 88 T2 BSIN 9 A7 PB7 49 G4 P20A 89 T3 Vss 10 B7 PB2 50 G3 NC1 90 T4 X0 11 C7 PB0 51 G2 P21A 91 U1 BEXCK 12 D7 PB1 52 G1 P23A 92 U2 X1 13 A6 PB3 53 H4 P24A 93 U3 MOD 14 B6 PA2 54 H3 P25A 94 U4 PF2 15 C6 P95 55 H2 P26A 95 V1 X1A 16 D6 PA0 56 H1 P27A 96 V2 Vcc53 17 A5 PA3 57 J4 P24B 97 − GND 18 B5 P94 58 J3 P50 98 − GND 19 C5 P90 59 J2 P23B 99 V3 PINT0 20 D5 P91 60 J1 P51 100 V4 PSEL_EXT 21 A4 PA1 61 K1 P52 101 R5 PF1 22 A3 P93 62 K2 P55 102 T5 PF0 23 - GND 63 K3 P54 103 U5 NC2 24 - GND 64 K4 P53 104 V5 PENABLE 25 A2 CSVENX 65 L1 P70 105 R6 APBENX 26 A1 Vss 66 L2 P74 106 T6 PINT1 27 B4 P92 67 L3 P73 107 U6 PCLK 28 B3 TCLK 68 L4 P72 108 V6 PADDR0 29 B2 LVCC 69 M1 P71 109 R7 PACTIVE 30 B1 LVDIN 70 M2 P76 110 T7 PLOCK 31 C4 Cpin 71 M3 P80 111 U7 PWRITE 32 C3 Vcc51 72 M4 P77 112 V7 PADDR1 33 C2 LVDENX2 73 − GND 113 R8 PADDR2 34 C1 LVR4 74 − GND 114 T8 PADDR3 35 D4 TESTO 75 N1 P75 115 U8 PADDR4 36 D3 LVDOUT 76 N2 P82 116 V8 PADDR5 37 D2 LVR2 77 N3 PG0 117 R9 PADDR7 38 D1 BGOENX 78 N4 P84 118 T9 PRDATA0 39 E4 LVR1 79 P1 P81 119 U9 PADDR6 40 E3 LVR0 80 P2 ROMS0 120 V9 PRDATA1 9 表 6 MCU ボード I/F コネクタ CN2 端子配列 コネクタ 評価 MCU 端子 No. 端子 No. 1 10 信号名 コネクタ 評価 MCU 端子 No. 端子 No. 信号名 コネクタ 評価 MCU 端子 No. 端子 No. A10 PC5 41 E17 NC4 81 2 B10 PD0 42 E18 SEL0 3 C10 PC6 43 F15 SEL3 4 D10 PC7 44 F16 5 A11 PD1 45 6 B11 PD2 7 C11 PD3 8 D11 PD4 9 A12 10 11 信号名 P16 P34 82 P15 P35 83 R18 P44 SEL4 84 R17 P36 F17 SEL1 85 R16 P31 46 F18 P04C 86 R15 AVcc3 47 − GND 87 T18 P40 48 − GND 88 T17 P32 PD5 49 G15 P06C 89 T16 AVss B12 PD7 50 G16 P07C 90 T15 AVR C12 P61 51 G17 P05C 91 U18 P33 12 D12 P60 52 G18 P00C 92 U17 P30 13 A13 PD6 53 H15 P01C 93 U16 AVR3 14 B13 P64 54 H16 P02C 94 U15 P15 15 C13 P66 55 H17 P03C 95 V18 AVcc 16 D13 P65 56 H18 P07A 96 V17 DA0 17 A14 P62 57 J15 P04A 97 − GND 18 B14 PE0A 58 J16 P05A 98 − GND 19 C14 PE3A 59 J17 P06A 99 V16 P14 20 D14 PE2A 60 J18 P03A 100 V15 P10 21 A15 P63 61 K18 P02A 101 R14 P16 22 A16 P67 62 K17 P07B 102 T14 DA1 23 − GND 63 K16 P01A 103 U14 P13 24 − GND 64 K15 P00A 104 V14 PWDATA7 25 A17 PE4A 65 L18 P06B 105 R13 P11 26 A18 Vcc54 66 L17 P05B 106 T13 P12 27 B15 PE1A 67 L16 P04B 107 U13 NC3 28 B16 PE5A 68 L15 P03B 108 V13 PWDATA3 29 B17 PE7A 69 M18 P02B 109 R12 PWDATA5 30 B18 PE3B 70 M17 P00B 110 T12 PWDATA6 31 C15 PE6A 71 M16 P46 111 U12 PWDATA4 32 C16 Vss 72 M15 P47 112 V12 PRDATA7 33 C17 PE2B 73 − GND 113 R11 PWDATA0 34 C18 PE7B 74 − GND 114 T11 PWDATA1 35 D15 PE1B 75 N18 P01B 115 U11 PWDATA2 36 D16 PE0B 76 N17 P43 116 V11 PRDATA6 37 D17 PE6B 77 N16 P41 117 R10 PRDATA3 38 D18 SEL2 78 N15 P42 118 T10 PRDATA4 39 E15 PE5B 79 P18 P45 119 U10 PRDATA5 40 E16 PE4B 80 P17 P37 120 V10 PRDATA2 ■ ユーザシステム I/F YQPACK（U1） ヘッダボードのユーザシステム I/F YQPACK 端子配列を表 7 に示します。 表 7 ユーザシステム I/F YQPACK 端子配列 コネクタ 端子 No. 信号名 コネクタ 端子 No. 信号名 1 2 AVcc 33 P13/TRG0/ADTG AVR 34 P14/PPG0 3 PE3/INT13 35 P20/PPG00 4 PE2/INT12 36 P21/PPG01 5 PE1/INT11 37 P22/TO00 6 PE0/INT10 38 P23/TO01 7 P83 39 P24/EC0 8 P82 40 P50/SCL0 9 P81 41 P51/SDA0 10 P80 42 P52/PPG1 11 P71/TI0 43 P53/TRG1 12 P70/TO0 44 P60/PPG10 13 MOD 45 P61/PPG11 14 X0 46 P62/TO10 15 X1 47 P63/TO11 16 VSS 48 P64/EC1 17 VCC 49 P65/SCK 18 PG0/(Cpin) 50 P66/SOT 19 X1A/PG2 51 P67/SIN 20 X0A/PG1 52 P43/AN11 21 RSTX/FTEST 53 P42/AN10 22 P00/INT00/HC00 54 P41/AN09 23 P01/INT01/HC01 55 P40/AN08 24 P02/INT02/HC02 56 P37/AN07 25 P03/INT03/HC03 57 P36/AN06 26 P04/INT04/HC04 58 P35/AN05 27 P05/INT05/HC05 59 P34/AN04 28 P06/INT06/HC06 60 P33/AN03 29 P07/INT07/HC07 61 P32/AN02 30 P10/UI0 62 P31/AN01 31 P11/UO0 63 P30/AN00 32 P12/UCK0 64 AVss 11 P12 P10 P30 P32 P43 P42 P37 P35 P36 P07 P00 P02 P04 PE0 PE3 P67 P60 P64 P65 図 8 ヘッダボード回路図 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 52 54 56 58 60 62 64 66 68 70 72 74 76 78 80 82 84 86 88 90 92 94 96 98 100 102 104 106 108 110 112 114 116 118 120 [GND] TP1 TEST_PIN VCC [VCC] TP2 TEST_PIN WR-120SB-VF-1 VCC PD0 PC5 PC7 PC6 PD2 PD1 PD4 PD3 PD7 PD5 P60 P61 P64 PD6 P65 P66 PE0A P62 PE2A PE3A P67 P63 GND_2 GND_1 Vcc54 PE4A PE5A PE1A PE3B PE7A Vss PE6A PE7B PE2B PE0B PE1B SEL2 PE6B PE4B PE5B SEL0 NC4 SEL4 SEL3 P04C SEL1 GND_4 GND_3 P07C P06C P00C P05C P02C P01C P07A P03C P05A P04A P03A P06A CONNECTOR B P07B P02A P00A P01A P05B P06B P03B P04B P00B P02B P47 P46 GND_6 GND_5 P43 P01B P42 P41 P37 P45 P35 P34 P36 P44 AVcc3 P31 P32 P40 AVR AVss P30 P33 P15 AVR3 DA0 AVcc GND_8 GND_7 P10 P14 DA1 P16 PWDATA7 P13 P12 P11 PWDATA3 NC3 PWDATA6 PWDATA5 PRDATA7 PWDATA4 PWDATA1 PWDATA0 PRDATA6 PWDATA2 PRDATA4 PRDATA3 PRDATA2 PRDATA5 CN2 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49 51 53 55 57 59 61 63 65 67 69 71 73 75 77 79 81 83 85 87 89 91 93 95 97 99 101 103 105 107 109 111 113 115 117 119 P13 P11 P14 P33 P31 P40 P34 P41 P06 P05 P01 P03 PE2 PE1 P63 P66 P62 P61 P4[3:0] P3[7:0] P1[4:0] P6[7:0] P3[7:0] P4[3:0] P6[7:0] AVR AVcc P65 P66 P67 P43 P42 P41 P40 P37 P36 P35 P34 P33 P32 P31 P30 AVss P65/SCK P66/SOT P67/SIN P43/AN11 P42/AN10 P41/AN09 P40/AN08 P37/AN07 P36/AN06 P35/AN05 P34/AN04 P33/AN03 P32/AN02 P31/AN01 P30/AN00 AVss PE[3:0] 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 U1 P7[1:0] P8[3:0] 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 VCC PG1 PG2 PG0 P12 P11 P10 P07 P06 P05 P04 P03 P02 P01 P00 YQSOCKET064SBF P12/UCK0 P11/UO0 P10/UI0 P07/INT07/HC07 P06/INT06/HC06 P05/INT05/HC05 P04/INT04/HC04 P03/INT03/HC03 P02/INT02/HC02 P01/INT01/HC01 P00/INT00/HC00 RSTX/FTEST X0A/PG1 X1A/PG2 PG0/(Cpin) Vcc PE3 PE2 PE1 PE0 P83 P82 P81 P80 P71 P70 PE[3:0] P64 P63 P62 P61 P60 P53 P52 P51 P50 P24 P23 P22 P21 P20 P14 P13 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 P64/EC1 P63/TO11 P62/TO10 P61/PPG11 P60/PPG10 P53/TRG1 P52/PPG1 P51/SDA0 P50/SCL0 P24/EC0 P23/TO01 P22/TO00 P21/PPG01 P20/PPG00 P14/PPG0 P13/TRG0/ADTG AVcc AVR PE3/INT13 PE2/INT12 PE1/INT11 PE0/INT10 P83 P82 P81 P80 P71/TI0 P70/TO0 MOD X0 X1 Vss 12 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 P0[7:0] P7[1:0] P8[3:0] MOD X0 X1 RSTX P82 P53 P50 P51 P23 P22 VCC 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 52 54 56 58 60 62 64 66 68 70 72 74 76 78 80 82 84 86 88 90 92 94 96 98 100 102 104 106 108 110 112 114 116 118 120 CN3 2 PCW-3-1-1PW 1 WR-120SB-VF-1 PC1 PC4 PC3 PC2 PB4 PC0 PB6 PB5 PB2 PB7 PB1 PB0 PA2 PB3 PA0 P95 P94 PA3 P91 P90 P93 PA1 GND_2 GND_1 Vss_1 CSVENX TCLK P92 LVDIN LVCC Vcc51 Cpin LVR4 LVDENX2 LVDOUT TESTO BGOENX LVR2 LVR0 LVR1 LVSS LVR3 LVDBGR LVDREXT P22A LVDENX GND_4 GND_3 NC1 P20A P23A P21A P25A P24A P27A P26A P50 P24B P51 P23B CONNECTOR A P55 P52 P53 P54 P74 P70 P72 P73 P76 P71 P77 P80 GND_6 GND_5 P82 P75 P84 PG0 ROMS0 P81 BDBMX BSOUT BRSTX P83 RSTX X0A BSIN ROMS1 X0 Vss_2 X1 BEXCK PF2 MOD Vcc53 X1A GND_8 GND_7 PSEL_EXT PINT0 PF0 PF1 PENABLE NC2 PINT1 APBENX PADDR0 PCLK PLOCK PACTIVE PADDR1 PWRITE PADDR3 PADDR2 PADDR5 PADDR4 PRDATA0 PADDR7 PRDATA1 PADDR6 CN1 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49 51 53 55 57 59 61 63 65 67 69 71 73 75 77 79 81 83 85 87 89 91 93 95 97 99 101 103 105 107 109 111 113 115 117 119 Rev. Zone Date By DR. H.Hojo CH. H.Hojo APR. - ITF-SUWA Date. 2004-02-10 Sect. Sect. ITF-SUWA PG2 P83 PG1 P81 P71 P80 P70 P52 P20 P21 P24 PG0 RD1-TCO3Y9BG Document Number 1 Page F2MC-8FX LQPF64(0.65) Header Board Assy Title F2MC-8FX LQFP64pin(0.65mmPitch) Header board PG[2:0] PG[2:0] P2[4:0] P1[4:0] P0[7:0] P5[3:0] P2[4:0] P5[3:0] / 1 ■ 回路図 ヘッダボードの回路図を図 8 に示します。 SS01-26003-1 SYSTEM 富士通半導体デバイス・SUPPORT 富士通半導体デバイス F2MC-8FX ファミリ LQFP-64P (0.65mm) ヘッダボード MB2146-221 取扱説明書 2004 年 7 月 初版発行 発行 富士通株式会社 電子デバイス営業本部 富士通株式会社 編集 マーケティング統括部 営業推進部