AK4712EN

[AK4712]
AK4712
Stereo Cap-less LINE-Amp and HD Video-Amp
概
要
AK4712はHD対応キャップレスA/Vラインドライバです。オーディオラインドライバに加え、SD/HDビ
デオフィルタとビデオドライバを内蔵しています。 内蔵のチャージポンプによりグランド基準のA/V出
力を可能にし、ACカップリングコンデンサを不要とします。3.3Vの単一電源で優れたA/Vパフォーマン
スを実現し、A/Vプレーヤ、Set-Top box、Blu-ray/DVDプレーヤなどの幅広い民生向けHDアプリケーシ
ョンに最適です。AK4712は28-pin QFNパッケージに実装され、基板スペースを削減します。
特
長
オーディオ部
† THD+N: −102dB (@2Vrms)
† ダイナミックレンジ: 108dB (@2Vrms, A-weighted)
† デコーダDAC用の全差動 (またはシングルエンド) 入力
† ライン出力レベル: 2.0Vrms
† グランド基準出力、ACカップリングコンデンサ及びミュート回路不要
ビデオ部
† LPF内蔵
SD: –40dB@27MHz
HD: –[email protected], –40dB@54MHz or 27MHz 選択可能
† 6dB 出力ゲイン
† 4ch 75ohm ドライバ
3ch for HD: Y/Pb/Pr
1ch for CINCH: CVBS
電源電圧
† 3.3V+/−5%
† 低消費電力スタンバイモード
パッケージ
† 28-pin QFN (0.4mm pitch)
MS1509-J-00
2013/01
-1-
[AK4712]
■ ブロック図
RFB
RFB
CIN
RIN
AINLN
TVOUTL
RIN
AINLP
CIN
CINCH Audio
AMP
RFB
RIN
CIN
TVOUTR
AINRP
RIN
CIN
RIN
Audio Block
AINRN
DETN (Power Management)
ENCRCA
ENCY
Video
Detect
6dB
Video
Detect
6dB
ENCPB
6dB
ENCPR
6dB
RCAVOUT
CINCH Video
HDY
HDPB
HD Video
HDPR
Video Block
SCL
Register
Control
I2CSEL
VVD
Charge Pump
SDA/MUTEN
PDN
VD2
CP
CN
VCP VCN
VVEE
VREG
VSS
MS1509-J-00
VEE
VSS
VD1
VSS
2013/01
-2-
[AK4712]
■ オーダリングガイド
AK4712EN
AKD4712
-10 ∼ +70°C (SD video、 HD video使用時)
-10 ∼ +85°C (HD video不使用時)
28pin QFN (0.4mm pitch)
AK4712評価用ボード
AINLP
AINLN
TVOUTL
I2CSEL
TVOUTR
AINRN
AINRP
21
20
19
18
17
16
15
■ ピン配置
VEE 22
14
PDN
CN 23
13
SCL
12
SDA/MUTEN
11
ENCY
10
ENCPR
9
ENCPB
8
ENCRCA
CP 24
AK4712
VD1 25
Top View
VD2 26
VCP 27
Exposed Pad
1
2
3
4
5
6
7
VVEE
VREG
HDY
HDPR
HDPB
RCAVOUT
VVD
VCN 28
Note 1. パッケージ裏面の露出タブは必ずグランドに接続してください。
MS1509-J-00
2013/01
-3-
[AK4712]
ピン／機能
No.
Pin Name
I/O
1
VVEE
O
2
VREG
O
3
4
5
6
HDY
HDPR
HDPB
RCAVOUT
O
O
O
O
7
VVD
-
8
9
10
11
ENCRCA
ENCPB
ENCPR
ENCY
I
I
I
I
12
SDA/MUTEN
I
13
SCL
I
14
PDN
I
15
16
17
AINRP
AINRN
TVOUTR
I
I
O
18
I2CSEL
I
19
20
21
TVOUTL
AINLN
AINLP
O
I
I
22
VEE
O
23
CN
I
24
CP
I
Function
ビデオ負電圧出力ピン
1.0 μFのコンデンサを介してグランドに接続してください。極性付きのコン
デンサを使用する場合、グランドピン側にコンデンサの正極端子を接続し
てください。極性無しのコンデンサも使用可能です。
ビデオチャージポンプ用 内部レギュレータ出力ピン
1.0 μFのコンデンサを介してグランドに接続してください。極性付きのコン
デンサを使用する場合、グランドピン側にコンデンサの正極端子を接続し
てください。極性無しのコンデンサも使用可能です。
Green/Y 出力ピン
Red/Pr 出力ピン
Blue/Pb 出力ピン
コンポジット出力ピン
ビデオ電源: 3.13V ~ 3.47V
通常4.7μF程度の電解コンデンサと並列に0.1μF のセラミックコンデンサをグラン
ドピンとの間に接続してください。
コンポジット入力ピン
Blue/Pb 入力ピン
Red/Pr 入力ピン
Green/Y 入力ピン
オーディオミュートピン (I2CSEL= “L”)
コントロールデータ入力ピン (I2CSEL= “H”)
コントロールデータクロック入力ピン
I2CSEL= “L”の場合は、SCL pinを必ずPDN pinに接続してください。
パワーダウンピン
PDN pin=“L”で、AK4712 はパワーダウンモードになりリセット状態が保持されま
す。電源立ち上げ時には必ずPDN pinによるリセットをかけてください。
Rch ポジティブアナログ入力ピン
Rch ネガティブアナログ入力ピン
Rch アナログ出力ピン
I2C コントロールイネーブルピン
L: Disable
H: Enable
Lch アナログ出力ピン
Lchアナログ入力 ネガティブピン
Lchアナログ入力 ポジティブピン
オーディオ負電圧出力ピン
1.0 μFのコンデンサを解してグランドに接続してください。極性付きのコン
デンサを使用する場合、グランド側にコンデンサの正極端子を接続してく
ださい。極性無しのコンデンサも使用可能です。
オーディオチャージポンプ コンデンサ ネガティブピン
1.0 μFのコンデンサを解してCP pinに接続してください。極性付きのコンデ
ンサを使用する場合、CP pin 側にコンデンサの正極端子を接続してくださ
い。極性無しのコンデンサも使用可能です。
オーディオチャージポンプ コンデンサ ポジティブピン
CN pinを参照
MS1509-J-00
2013/01
-4-
[AK4712]
オーディオ電源: 3.13V ~ 3.47V
通常4.7μF程度の電解コンデンサと並列に0.1μF のセラミックコンデンサをVSS と
の間に接続してください。
ビデオチャージポンプ電源ピン: 3.13V ~ 3.47V
26 VD2
通常4.7μF程度の電解コンデンサと並列に0.1μF のセラミックコンデンサをVSS と
の間に接続してください。
ビデオチャージポンプ コンデンサ ネガティブピン
1.0 μFのコンデンサを解してVCN pinに接続してください。極性付きのコン
27 VCP
I
デンサを使用する場合、VCP pin 側にコンデンサの正極端子を接続してくだ
さい。極性無しのコンデンサも使用可能です。
ビデオチャージポンプ コンデンサ ポジティブピン
28 VCN
I
VCP pinを参照。
アナロググランド
VSS
( Exposed Pad)
パッケージ裏面の露出タブは必ずグランドに接続してください。
Note: 全てのディジタル入力ピンはフローティングにしないでください。
25
VD1
-
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
Classification
Analog
Digital
Pin Name
Setting
AINLN, AINLP, AINRP, AINRN, ENCPB, ENCPR
オープン
ENCRCA, ENCY
VVD
TVOUTL, TVOUTR, RCAVOUT, HDY, HDPB, HDPR
オープン
SCL
PDNピンに接続
MS1509-J-00
2013/01
-5-
[AK4712]
絶対最大定格
(VSS = 0V; Note 2)
Parameter
Power Supply
Input Current (any pins except for supplies)
Digital Input Voltage(PDN, I2CSEL pins)
Digital Input Voltage
(SCL, SDA/MUTEN pins)
Video Input Voltage
Audio Input Voltage
(Note 3)
Ambient Operating Temperature
Symbol
VD1
VD2
VVD
IIN
VIND1
min
−0.3
−0.3
−0.3
−0.3
max
4.0
4.0
4.0
±10
VVD+0.3
Unit
V
V
V
mA
V
VIND2
−0.3
4.0
V
−0.3
VEE-0.3
−10
−10
−65
VVD+0.3
VD1+0.3
70
85
150
V
V
VINV
VINA
Ta
(Note 4)
Ta
(Note 5)
Tstg
Storage Temperature
Note 2. 電圧はすべてグランドに対する値です。
Note 3. VEE: VEE pin 電圧
内蔵の負電源生成回路が負電源を供給します。VEE電圧 (Table 1)
PDN pin と MUTEN bit で制御される動作モードをTable 2 に記します。
0
1
2
3
4
Mode
Full Power-down
Mute and Video power down No video
(AMP power down)
input
Mute and Video power up
Video
(AMP power down)
input
Normal operation
No video
(AMP operation)
input
Normal operation
Video
(AMP operation)
input
Table 1. VEE pin 電圧
°C
°C
VEE pin Voltage
0V
0V
0V
-VD2+0.2V
-VD2+0.2V
Note 4. SD video、 HD video使用時
Note 5. HD video不使用時
注意:
この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
MS1509-J-00
2013/01
-6-
[AK4712]
推奨動作条件
(VSS = 0V; Note 2)
Parameter
Power Supply
(Note 6)
Symbol
VD1
VD2
VVD
Note 2. 電圧はすべてグランドに対する値です。
Note 6. VVDは同じ電位にしてください。
注意:
min
3.13
3.13
3.13
typ
3.3
3.3
3.3
max
3.47
3.47
3.47
Unit
V
V
V
本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
電気特性
(Ta = 25°C; VD1=VD2=VVD= 3.3V)
Power Supplies
min
typ
max
Unit
Power Supply Current
Normal Operation (PDN = “H”)
mA
VD1+VD2+VVD
(With load, Note 7)
100
136
mA
VD1+VD2+VVD
(With load, Note 8)
28.0
Standby Mode (PDN = “H”)
(Note 9)
mA
VD1+VD2+VVD
1.2
1.7
Power-Down Mode (PDN = “L”)
(Note 10)
VD1+VD2
0
10
μA
VVD
0
10
μA
Note 7. MUTEN bit = “1”, SDAPW bit = HDAPW bit = “1”, 全てのオーディオ出力ピンにおいて負荷抵抗4.5kΩ、
1kHz 2Vrmsのオーディオ出力。全てのビデオ出力ピンで 負荷抵抗150Ω、ビデオ信号は100%カラーバー。
Note 8. HD video不使用時
Note 9. MUTEN bit = “0”, SDAPW bit = HDAPW bit = “1”, ビデオ信号無入力。
Note 10. 全てのディジタル入力はVD1 または VSSに固定で、無入力、無負荷。
ディジタル特性
(Ta = 25°C; VD1=VD2=VVD= 3.13 ∼ 3.47V)
Parameter
High-Level Input Voltage
Low-Level Input Voltage
Low-Level Output Voltage
(SDA pin: Iout= 3mA)
Input Leakage Current
Symbol
VIH
VIL
VOL
min
70%VD1
-
typ
-
max
30%VD1
0.4
Unit
V
V
V
Iin
-
-
± 10
μA
MS1509-J-00
2013/01
-7-
[AK4712]
アナログ特性 (AUDIO)
(Ta=25°C; VD1=VD2=VVD= 3.3V; Signal Frequency=1kHz; Measurement frequency=20Hz ∼ 20kHz; RL ≥4.5kΩ;
2Vrms output; RIN=10 kΩ, RFB=20 kΩ, unless otherwise specified)
Parameter
min
typ
max
Unit
Analog Input: (AINLP/AINLN/AINRN/AINRP pins)
Analog Input Characteristics (Note 11)
Input Resistance RIN
1
10
47
kΩ
4.7
20
100
Feedback Resistance RFB
kΩ
Stereo Output: (TVOUTL/TVOUTR pins)
(Note 12)
Analog Output Characteristics
Output Voltage
(Note 13)
2.0
Vrms
-80
dB
THD+N
(at 2Vrms output, Note 14, Note 15)
−102
98
108
dB
Dynamic Rang (−60dB Output, A-weighted, Note 14)
S/N
(A-weighted, Note 14, Note 17)
98
108
dB
Interchannel Isolation
(Note 14)
90
100
dB
DC offset
(Note 16)
-5
0
+5
mV
Load Resistance
TVOUTL/R
4.5
kΩ
Load Capacitance
TVOUTL/R
20
pF
Power Supply Rejection (PSRR)
(Note 18)
70
dB
Note 11. RIN と RFB のゲイン設定は0dB から24dBの間に設定してください。
Note 12. Audio Precision System Two Cascade使用。
Note 13. f = 1kHz, THD+N = -10２dB
Note 14. アナログ入力からTVOUTへのパス: AINLP/N → TVOUTL, AINRP/N → TVOUTR, RIN=10 kΩ, RFB=20 kΩ.
2Vrms シングルエンド入力、 THD+N -100dB (typ), AINLP → TVOUTL, AINRP → TVOUTRのパスで
Volume=0dBの場合です。
Note 15. 0.5Vrms 出力レベル基準の場合-82dB (typ)になります。 RIN=4.7 kΩ, RFB=47 kΩ, AINLP/N → TVOUTL,
AINRP/N → TVOUTRのパス。
Note 16. アナログ入力からTVOUT。AINLP/N → TVOUTL, AINRP/N → TVOUTRのパス。
Note 17. Gain = +20dB で 0.5Vrms 出力レベル基準の場合 86dB(typ) になります。RIN=4.7 kΩ, RFB=47 kΩ
AINLP/N → TVOUTL, AINRP/N → TVOUTRのパス。
Note 18. VD1, VD2, VVD に 1kHz, 100mVの正弦波を重畳した場合の値です。
MS1509-J-00
2013/01
-8-
[AK4712]
アナログ特性 (SD VIDEO)
(Ta = 25°C; VD1=VD2= VVD= 3.3V; unless otherwise specified.)
Parameter
Conditions
External Resistance
External Capacitance
Gain
Input = 0.3Vp-p, 100kHz
Frequency Response
Input=0.3Vp-p, C1=C2=0pF. 100kHz to 6MHz.
at 10MHz.
at 27MHz.
Pedestal Level
Video Input
Group Delay Distortion
At 4.43MHz with respect to 1MHz.
(Note 19)
min
35
0.05
5.5
-1.0
-100
typ
-3
-40
-25
0
100
Unit
Ω
μF
dB
dB
dB
dB
mV
20
ns
0.1
6
max
1000
0.2
6.5
0.5
Input Impedance (Note 20)
Input Signal
Chrominance input (internally biased)
80
100
kΩ
f = 100kHz, maximum with distortion < 1.0%,
1.25
Vpp
gain = 6dB.
Load Resistance
150
(Figure 1)
Ω
400
pF
Load Capacitance
C1 (Figure 1)
15
pF
C2 (Figure 1)
Dynamic Output Signal
f = 100kHz, maximum with distortion < 1.0%
2.5
Vpp
Y/C Crosstalk (Note 20)
f = 4.43MHz, 1Vp-p input. Among HDY and
-50
dB
ENCPB outputs.
S/N
Reference Level = 0.7Vp-p, CCIR 567 weighting.
74
dB
BW = 15kHz to 5MHz.
Differential Gain
0.7Vpp 5steps modulated staircase.
1.3
%
chrominance &burst are 280mVpp, 4.43MHz.
Differential Phase
0.7Vpp 5steps modulated staircase.
1.4
Degree
chrominance &burst are 280mVpp, 4.43MHz.
Power Supply Rejection (PSRR)
(Note 21)
45
dB
Note 19 FL1-0 bits= “00” の場合の、HDY/HDPB/HDPR pin での群遅延歪みです。
Note 20. CLAMP2 bit = “0”でCLAMP1 bit = “1”の時はY/C信号の設定で, Y信号はENCY pin へ、C信号はENCPB
pin へ入力します。
Note 21. VD1, VD2, VVD に 100kHz の 100mV正弦波を重畳した場合の値です。
.
R1
75 ohm
Video Signal Output
R2
75 ohm
C1
C2
max: 15pF
max: 400pF
Figure 1. 負荷抵抗 R1+R2 と 負荷容量 C1, C2
MS1509-J-00
2013/01
-9-
[AK4712]
アナログ特性 (HD VIDEO)
(Ta = 25°C; VD1=VD2=VVD= 3.3V, unless otherwise specified.)
Parameter
Conditions
External Resistance
External Capacitance
Gain
Input=0.3Vp-p, 100kHz
Frequency response
Input=0.3Vp-p,
FL1-0 bits = “10”
C1=C2=0pF
100kHz to 23MHz,
(Figure 1)
at 30MHz.
at 74.25MHz.
min
35
0.05
5.5
Video Input
At 4.43MHz with respect to 1MHz.
Crosstalk
Load Resistance
Load Capacitance
at 1MHz
Dynamic Output Signal
S/N
(Figure 1)
(Figure 1)
(Figure 1)
Reference Level = 0.7Vp-p, unweighted.
BW = 100kHz to 30MHz.
Differential Gain
0.7Vpp 5steps modulated staircase.
chrominance &burst are 280mVpp, 4.43MHz.
FL1-0 bits = “00”
Differential Phase
0.7Vpp 5steps modulated staircase.
chrominance &burst are 280mVpp, 4.43MHz.
FL1-0 bits = “00”
Power Supply Rejection (PSRR)
(Note 21)
Note 22. FL1-0 bits = “10” の場合のHDY/HDPB/HDPR pin での群遅延歪みです。
MS1509-J-00
Unit
Ω
μF
dB
1.3
-25
dB
dB
dB
-40
1.0
-25
dB
dB
-40
0.5
-25
0
100
20
dB
dB
mV
ns
-1.0
-100
max
1000
0.2
6.5
-1.0
-36
-1.0
f=100kHz, distortion < 1.0%, gain=6dB
C1
C2
f=100kHz, distortion < 1.0%
0.1
6
-1.0
FL1-0 bits = “01”
100kHz to 15MHz,
at 54MHz.
FL1-0 bits = “00”
100kHz to 6MHz,
at 27MHz.
Pedestal Level
Group Delay Distortion
(Note 22)
Input Signal
typ
-
-
1.25
Vpp
150
-60
-
-
-
400
10
2.5
dB
Ω
pF
pF
Vpp
-
61
-
dB
-
1.0
-
%
-
0.6
-
Degree
-
45
dB
2013/01
- 10 -
[AK4712]
スイッチング特性
(Ta = 25°C; VD1=VD2= VVD= 3.13 ∼ 3.47V)
Parameter
Symbol
min
typ
2
Control Interface Timing (I C Bus):
SCL Clock Frequency
fSCL
Bus Free Time Between Transmissions
tBUF
1.3
Start Condition Hold Time
tHD:STA
0.6
(prior to first clock pulse)
Clock Low Time
tLOW
1.3
Clock High Time
tHIGH
0.6
Setup Time for Repeated Start Condition
tSU:STA
0.6
SDA Hold Time from SCL Falling (Note 23) tHD:DAT
0
SDA Setup Time from SCL Rising
tSU:DAT
0.1
Rise Time of Both SDA and SCL Lines
tR
Fall Time of Both SDA and SCL Lines
tF
Setup Time for Stop Condition
tSU:STO
0.6
Pulse Width of Spike Noise
tSP
0
Suppressed by Input Filter
Capacitive load on bus
Cb
Reset Timing
tPD
150
PDN Pulse Width
(Note 24)
Note 23. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
Note 24. 全ての電源が立ち上がった後に PDN pin = “L” で一度AK4712をリセットしてください。
Note 25. I2C-busはNXP B.V.の商標です。
MS1509-J-00
max
Unit
400
-
kHz
μs
μs
0.3
0.3
50
μs
μs
μs
μs
μs
μs
μs
μs
ns
400
pF
ns
2013/01
- 11 -
[AK4712]
■ タイミング波形
VIH
SDA
VIL
tBUF
tLOW
tR
tHIGH
tF
tSP
VIH
SCL
VIL
tHD:STA
Stop
tHD:DAT
tSU:DAT
tSU:STA
tSU:STO
Start
Stop
Start
I2C Bus mode Timing
tPD
PDN
VIL
Power-down Timing
MS1509-J-00
2013/01
- 12 -
[AK4712]
動作説明
1. システムリセットとパワーダウンオプション
■ システムリセット&パワーダウンモード
全ての電源が立ち上がった後、PDN pin= “L” で一度、AK4712をリセットしてください。
PDN pin: パワーダウンピン
L: パワーダウンモード。パワーダウン、コントロールレジスタを初期化します。
H: 動作モード
■シリアル(I2C)モード & パラレルモード
AK4712 は「シリアル（I2C）モード」 または「パラレルモード」で制御できます。I2CSEL pin = “L” （パラレルモード）の
時、SDA/MUTEN pin はオーディオミュートに使用されます。この時、SCL pin は必ずPDN pinに接続してください。
I2CSEL pin = “H” （シリアルモード）の時は、I2C-bus 経由でいくつかの動作モードが選択可能です。
I2CSEL pin: I2C コントロール イネーブルピン
L: Disable (パラレルモード)
H: Enable (シリアルモード)
■ オーディオ&ビデオパワーマネジメント
AK4712はビデオ信号検出回路を内蔵し、入力されたビデオ信号に連動してオーディオブロック及びビデオブロック
をパワーアップ（ダウン）します(DETN bit = “0”時)。DETN bit = “1”の時、オーディオブロックのパワーマネジメントはビ
デオ信号の有無とは独立に制御可能です。
SDブロック はコントロールレジスタによってパワーダウンできます。
SDAPW: SDブロック パワーアップビット (SD Video 出力)
0: SDブロック パワーダウン、 RCAVOUT pin = Hi-z
1: SDブロック パワーアップ (default)
HDブロック はコントロールレジスタによってパワーダウンできます。
HDAPW: HDブロック パワーアップビット (HD Video 出力)
0: HDブロック パワーダウン、 HDY, HDPB, HDPR pins = Hi-z
1: HDブロック パワーアップ (default)
PDN pin
L
DETN bit
*
Video Input
*
無
MUTEN pin/bit Register Control Audio block Video block
*
Power down Power down
無効
*
Power down Power down
0
L
Power down
動作状態
有
(Note 26)
H
動作状態
H
有効
L
Power down
Power down
無
H
動作状態
1
L
Power down
動作状態
有
(Note 26)
H
動作状態
Note 26. SDAPW=HDAPW bit = “0”の時、ビデオブロックはパワーダウン状態で“1”の時はパワーアップ状態です。
Table 2. 動作モードステータス (*: Don’t care) (Figure 2)
MS1509-J-00
2013/01
- 13 -
[AK4712]
I2CSEL pin = “L” (パラレルモード)の時、 SDA/MUTEN pin でオーディオ出力のミュートを制御します。
I2CSEL pin= “H” (シリアルモード)の時、 MUTEN bit でオーディオ出力のミュートを制御します。SDA/MUTEN pin は
コントロールレジスタ入力に使用されます。
I2CSEL pin
MUTEN bit
L
*
H
0
1
MUTEN pin
L
H
Audio block
Power down
動作状態
Power down
動作状態
*
Table 3. オーディオ出力ステータス (*: Don’t care)
■ 標準動作シーケンス
Figure 2 にシリアルモードのシステムタイミング例(DETN bit = “0”の時)を記します。
PDN pin
“1” (default)
SD/HDAPW bit
Video Signal
“0”
No Signal
“1”
Signal In
No Signal
(Note 27)
Video Output
Hi-z
Active
Hi-z
225ms(MAX)
94ms(MAX)
MUTEN bit
Audio Output
(Note 28)
94ms(MAX)
94ms(MAX)
“0”
“1” (default)
(GND)
Active
Hi-z
50ms(MAX)
Active
94ms(MAX)
“0”
“1”
“Mute”
“Mute”
Active
50ms(MAX)
(Note 29)
(Note 30)
Note 27. SDAPW bit = “0”の時、RCAVOUT pin はHi-z 出力になります。 HDAPW bit = “0”の時、HDY, HDPB,
HDPR pins はHi-z 出力になります。 ビデオ用チャージポンプはSDAPW bit = HDAPW bit = “0”の時にパ
ワーダウンされます。
Note 28. ビデオ信号入力に連動し、オーディオ用チャージポンプがパワーアップします(max. 225ms)。ミュート遷移
時間の後 ( Table 5)、オーディオ出力は有効になり、この時、クリックノイズは起こりません。DETN bit = “1”
の時はオーディオ出力はビデオ信号入力に連動しません。
Note 29. ミュート遷移時間後 ( Table 5) にオーディオ用チャージポンプがパワーダウンされます。この時、クリックノ
イズは起こりません。
Note 30. ミュート解除後、オーディオ用チャージポンプがパワーアップします(max. 50ms)。ミュート遷移時間の後
( Table 5)、オーディオ出力は有効になり、この時、クリックノイズは起こりません。
Figure 2. 標準動作シーケンス
MS1509-J-00
2013/01
- 14 -
[AK4712]
2. オーディオ部
■ ボリューム制御 (ゲイン設定抵抗)
ボリュームのゲインはRFB/RIN で決定されます。Table 4 にそれぞれのゲイン設定例を記します。
RFB
AINLN/RN
RIN
Differential
input
TVOUTL/R
RIN
AINLP/RP
RFB
Figure 3. 全差動入力
RFB
AINLN/RN
RIN
Single-ended
input
TVOUTL/R
AINLP/RP
Figure 4. シングルエンド反転入力
RFB
AINLN/RN
RIN
TVOUTL/R
AINLP/RP
Single-ended
input
Figure 5. シングルエンド非反転入力
入力抵抗値
RIN
10 kΩ
10 kΩ
10 kΩ
4.7 kΩ
フィードバック抵抗値
RFB
10 kΩ
15 kΩ
20 kΩ
47 kΩ
Figure 3
ゲイン
× 1.0
× 1.5
× 2.0
× 10
Table 4. ゲイン設定例
MS1509-J-00
Figure 4
ゲイン
× -1.0
× -1.5
× -2.0
× -10
Figure 5
ゲイン
× 2.0
× 2.5
× 3.0
× 11
2013/01
- 15 -
[AK4712]
■ アナログ出力部
AK4712 は3.3Vの電源から負電源を生成するチャージポンプ回路を内蔵しています (Figure 6)。これにより
VSS (0V, typ.) を中心としたオーディオ信号の出力が可能です (Figure 7)。この負電源生成回路には1.0uFのコ
ンデンサ (Ca, Cb)が必要となります。極性付きのコンデンサを使用する場合、それぞれCP側、VSS側にコン
デンサの正極端子を接続してください。MUTEN bit = “0”の場合、AK4712のチャージポンプ回路は自動的に
パワーダウン状態になり、アナログ出力はVSS(0V,typ)を出力します。
AK4712
VD
Charge
Pump
Negative Power
VSS (exposed pad)
CP
CN
Cb
(+)
1uF
Ca
(+)
VEE
1uF
Analog Ground
Figure 6. 負電源生成回路
AK4712
2Vrms
0V
TVOUTR/TVOUTL
Figure 7. オーディオ信号出力
■ ミュートコントロール
MOD bit = “1” (default)の時、ミュートのオン・オフによってポップノイズは起こりません。MUTEN bit が “1” から “0”に
変更される場合 (シリアルモード) 、オーディオ出力はMDT1-0 bitsで選択された遷移時間の後ミュートされます( Table
5)。またSDA/MUTEN pin が “H” から “L” に変更される場合(パラレルモード)、オーディオ出力は41.0ms(typ)、
94.0ms(max)の遷移時間後にミュートされます。ミュートステータスの変更 (ミュートから通常出力、またはその逆) は、
遷移時間が終るまでキャンセルできません。
MOD bit = “0”の時、ミュートコントロールは遷移時間無しで切り替わり、ポップノイズが生成されることがあります。
MOD
0
1
1
1
1
MDT1
*
0
0
1
1
MDT0
遷移時間 (typ)
遷移時間 (max)
*
0ms
0ms
0
5.1ms
11.6ms
1
10.2ms
23.6ms
0
20.5ms
46.8ms
1
41.0ms
94.0ms
Table 5. ミュート遷移時間 (*: Don’t care)
MS1509-J-00
(default)
2013/01
- 16 -
[AK4712]
3. ビデオ部
■ HDビデオ制御 (05H: D1-D0)
FL1-0 bits でHDビデオフィルタのLPFのカットオフ周波数を設定できます。
FL1 bit
0
0
1
1
FL0 bit
0
1
0
1
Table 6. HD ビデオフィルタ設定
LPF response
6MHz
15MHz
30MHz (default)
(Reserved)
■ クランプ回路 & DC restore 回路 制御 (03H: D7-D3)
CLAMP1 と CLAMP2 bits でENCPB pin (Encoder Blue/Pb), ENCPR pin (Encoder Red/Pr)及びENCY pin (Encoder
Green/Y)の入力回路をそれぞれ設定します。CLAMP2 bit = CLAMP1 bit = “0” の時 はRGB信号設定、CLAMP2 bit
= “0”, CLAMP1 bit = “1” の時はY/C信号設定で、ENCY pinはY信号入力、ENCPB pin はC信号入力で、ENCPR 入
力回路はパワーダウンになります。CLAMP2 bit = “1”, CLAMP1 bit = “1”の時はY/Pb/Pr信号設定で、ENCY pinはY
信号入力、ENCPB pin はPb信号入力、ENCPR pinはPr信号入力となります。
CLAMP2
CLAMP1
0
0
0
1
1
0
1
1
ENCPB/PR 入力回路
DC restore clamp active
(-0.6V at sync timing/output pin)
Biased (ENCPB)
DC restore clamp active
Power down (ENCPR)
(-0.572V at sync timing output pin)
(0.0V at sync timing/output pin)
DC restore clamp active
DC restore clamp active
(-0.6V at sync timing/output pin)
(0.0V at sync timing/output pin)
(Reserved)
(Reserved)
Table 7. エンコーダ入力用DC-restore 制御
ENCY 入力回路
DC restore clamp active
(-0.6V at sync timing/output pin)
MS1509-J-00
Note
for RGB
for Y/C
for
Y/Pb/Pr
(default)
2013/01
- 17 -
[AK4712]
■ ビデオ出力ブロック
AK4712 は、150Ω をドライブ可能なビデオアンプとLPFを内蔵しており、1系統のコンポジット信号とHD信号の入出力
に対応しています。また、内蔵する負電源生成回路によりペデスタルレベルを 0V としてビデオ信号を出力するため、
DCカット用のコンデンサが不要となります(Figure 8)。
AK 4712
75Ω
P edes ta l L eve l 0 V
Video
O utpu t
7 5Ω
Figure 8. ビデオ出力ブロック
MS1509-J-00
2013/01
- 18 -
[AK4712]
4. コントロールインタフェース (I2C-bus Control)
1. WRITE 命令
I2Cバスモードにおけるデータ書き込みシーケンスはFigure 9に示されます。バス上のICへのアクセスには、最初に開
始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを“H”から“L”にすると、開始条件が作られ
ます (Figure 15)。開始条件の後、スレーブアドレスが送信されます。このアドレスは7ビットから構成され、8ビット目に
はデータ方向ビット (R/W) が続きます。上位7ビットは “0010001”固定されます。マスタの送信したスレーブアドレスが
AK4712のアドレスと一致した場合、AK4712は確認応答 (Acknowledge) を生成し命令が実行されます。マスタは確認
応答用のクロックパルスを生成し、SDAラインを解放しなければなりません(Figure 17)。R/W bitが“0”の場合はデータ
書き込み、R/W bitが“1”の場合はデータ読み出しを行います。
第2バイトはサブアドレス (レジスタアドレス) です。サブアドレスは8ビット、MSB firstで構成され、上位3ビットは“0”固定
です (Figure 11)。第3バイト以降はコントロールデータです。コントロールデータは8ビット、MSB firstで構成されます
(Figure 12)。AK4712は、各バイトの受信を完了するたびに確認応答を生成します。データ転送は、必ずマスタが生成
する停止条件 (Stop Condition) によって終了します。SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停
止条件が作られます (Figure 15)。
AK4712は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条件を送らず更
にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブアドレスに格納されます。アドレ
ス“02H”にデータを書き込んだ後、さらに次のアドレスに書き込んだ場合にはアドレス“00H”にデータが書き込まれま
す。
クロックが“H”の間は、SDAラインの状態は一定でなければなりません。データラインが“H”と“L”の間で状態を変更で
きるのは、SCLラインのクロック信号が“L”の時に限られます (Figure 17)。SCLラインが“H”の時にSDAラインを変更す
るのは、開始条件、停止条件を入力するときのみです。
S
T
A
R
T
SDA
S
S
T
O
P
R/W= “0”
Slave
Address
Sub
Address(n)
A
C
K
Data(n)
Data(n+x)
Data(n+1)
A
C
K
A
C
K
A
C
K
A
C
K
P
A
C
K
Figure 9. I2Cバスモードのデータ転送シーケンス
0
0
1
0
0
0
1
R/W
A2
A1
A0
D2
D1
D0
Figure 10. 第1バイトの構成
0
0
0
A4
A3
Figure 11. 第2バイトの構成
D7
D6
D5
D4
D3
Figure 12. 第3バイト以降の構成
MS1509-J-00
2013/01
- 19 -
[AK4712]
2. READ命令
R/W bitが “1”の場合、AK4712はREAD動作を行います。指定されたアドレスのデータが出力された後、マスタが停
止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次のアドレスのデータを読み出す
ことができます。アドレス “02H”のデータを読み出した後、さらに次のアドレスを読み出す場合にはアドレス “00H”の
データが読み出されます。
AK4712はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。
2-1. カレントアドレスリード
AK4712は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定されたアドレスのデー
タを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次のアドレス値を保持しています。例え
ば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であり、その後カレントアドレスリードを行った場合、アド
レス “n+1”のデータが読み出されます。カレントアドレスリードでは、AK4712はREAD命令のスレーブアドレス(R/W bit
= “1”)の入力に対して確認応答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したの
ち内部カウンタを1つインクリメントします｡データが出力された後､マスタが確認応答を生成せず停止条件を送ると、
READ動作は終了します。
S
T
A
R
T
SDA
S
S
T
O
P
R/W= “1”
Slave
Address
Data(n)
A
C
K
Data(n+1)
A
C
K
Data(n+x)
Data(n+2)
A
C
K
A
C
K
A
C
K
P
A
C
K
Figure 13. カレントアドレスリード
2-2. ランダムアドレスリード
ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレスリードはREAD命令
のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する必要があります。ランダムアドレ
スリードでは最初に開始条件を入力し、次にWRITE命令のスレーブアドレス(R/W bit = “0”)、読み出すアドレスを順
次入力します。AK4712がこのアドレス入力に対して確認応答を生成した後、再送条件、READ命令のスレーブアドレ
ス(R/W bit= “1”)を入力します。AK4712はこのスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレ
スのデータを出力し、内部アドレスカウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生
成せず停止条件を送ると、READ動作は終了します。
S
T
A
R
T
SDA
S
S
T
A
R
T
R/W= “0”
Slave
Address
Sub
Address(n)
A
C
K
S
A
C
K
S
T
O
P
R/W= “1”
Slave
Address
Data(n)
A
C
K
Data(n+1)
A
C
K
Data(n+x)
A
C
K
A
C
K
P
A
C
K
Figure 14. ランダムアドレスリード
MS1509-J-00
2013/01
- 20 -
[AK4712]
SDA
SCL
S
P
start condition
stop condition
Figure 15. 開始条件と停止条件
DATA
OUTPUT BY
TRANSMITTER
not acknowledge
DATA
OUTPUT BY
RECEIVER
acknowledge
SCL FROM
MASTER
2
1
8
9
S
clock pulse for
acknowledgement
START
CONDITION
Figure 16. I2Cバスでの確認応答
SDA
SCL
data line
stable;
data valid
change
of data
allowed
Figure 17. I2Cバスでのビット転送
MS1509-J-00
2013/01
- 21 -
[AK4712]
■ レジスタマップ
Addr
00H
01H
02H
Register Name
Audio Volume control
Video control
Reserve
D7
0
FLT
0
D6
0
DETN
0
D5
0
CLAMP2
0
D4
0
CLAMP1
0
D3
MOD
FL1
0
D2
MDT1
FL0
0
D1
MDT0
HDAPW
0
D0
MUTEN
SDAPW
0
PDN pinを “L” にすると、レジスタ値は初期化されます。
I2CSEL pin = “H” （シリアルモード）かつPDN pin が “H” の時、全てのレジスタにアクセス可能です。
02Hを超えるアドレスには書き込み禁止です。
■ 詳細説明
Addr
00H
Register Name
Control
R/W
Default
D7
0
D6
0
D5
0
D4
0
D3
MOD
D2
MDT1
D1
MDT0
MUTEN
D0
1
1
0
1
R/W
0
0
0
0
MUTEN: オーディオ出力コントロール
0: オーディオ出力がミュートされます。
1: 通常動作 (default)
MDT1-0: ミュート遷移時間設定 (Table5)
00: typ. 5.1 ms / max. 11.6 ms
01: typ. 10.2 ms / max. 23.6 ms
10: typ. 20.5 ms / max. 46.8 ms
11: typ. 41.0 ms / max. 94.0 ms (default)
MOD: ミュートスイッチのソフト遷移イネーブル
0: Disable
ボリューム値はソフト遷移せずに瞬時に切り替わります。
1: Enable (default)
ボリューム値はソフト遷移で変わります。
MS1509-J-00
2013/01
- 22 -
[AK4712]
Addr
01H
Register Name
Video Control
R/W
Default
D7
D6
D5
D4
D3
D0
DETN
CLAMP2
CLAMP1
FL1
D2
FL0
D1
FLT
HDAPW
SDAPW
0
0
1
0
1
0
1
1
R/W
SDAPW: SDブロック パワーアップ (SDビデオ出力)
0: SDブロック パワーダウン、RCAVOUT pin は Hi-z 出力です。
1: SDブロック パワーアップ (default)
HDAPW: HDブロック パワーアップ (HDビデオ出力)
0: HDブロック パワーダウン、HDY/HDPB/HDPR pins はHi-z 出力です。
1: HDブロック パワーアップ (default)
FL1-0: HDビデオフィルタ コントロール
Refer to Table 6.
CLAMP2, CLAMP1: クランプコントロール
Refer to Table 7
DETN: オーディオブロックのビデオ信号入力検出制御
0: オーディオブロックのパワーマネジメントはビデオ信号入力検出に依存します。 (default).
1: オーディオブロックのパワーマネジメントはビデオ信号入力検出とは独立です。
FLT: HD Sync検出フィルタ (500kHz band-width)
0: フィルタ OFF (default)
1: フィルタ ON
MS1509-J-00
2013/01
- 23 -
[AK4712]
システム設計
Figure 18 と Figure 19はシステム接続例です。具体的な回路と測定例については評価用ボード(AKD4712)を参照し
てください。
HD Video
Audio Out
Analog
3.3
Analog
3.3
C INCH Video
4.7u
VSS
+ 4.7u
+
0.1u
VSS
0.1u
VSS
VSS
1.0u
1.0u
1.0u
22
VEE
23
25
24
CN
CP
VD1
19
4
HDPR
5
HDPB
18
17
16
AINRP
15
PDN
AINR N
14
13
SDA/ MUTEN
12
I2CSEL
TVOUTR
VSS
20k
10k
10k
2.2u
2.2u
20k
330
Analog
3.3
330
20k
10k
10k
2. 2u
2.2u
20k
VSS
0.1u
0.1u
ENCY
7
VVD
11
RCAVOUT
SCL
AK4712
6
75
75
75
75
26
TVOUTL
Analog
3.3
Controller
Micro
27
HDY
+
Digital
Ground
VD2
3
VSS
Analog Ground
VCP
20
ENCPr
4.7u
AINLN
10
0.1u
VSS
VREG
0.1u
75
2
9
75
21
ENCPb
75
AINLP
ENC RCA
VSS
75
VVEE
8
VSS 1.0u
VSS
1
0.1u
1.0u
VCN
28
VSS
Video
Encoder
DACR DACL
MPEG
decoder
Figure 18. システム接続例 (シリアルモード: I2CSEL pin = “H”)
MS1509-J-00
2013/01
- 24 -
[AK4712]
I2CSEL= “L”の場合は、SCL pinを必ずPDN pinに接続してください。
HD Video
Audio Out
Analog
3.3
Analog
3.3
C INCH Video
VSS
4.7u +
+ 4.7u
0.1u
0.1u
VSS
VSS
VSS
1.0u
1.0u
1.0u
22
VEE
23
25
24
CN
CP
VD1
4
HDPR
I2CSEL
18
5
HDPB
TVOUTR
17
16
AINRP
15
PDN
AINR N
14
13
SDA/ MUTEN
12
VVD
ENCY
7
11
6
SCL
AK4712
R CAVOUT
10k
10k
2.2u
2.2u
20k
330
VSS
330
20k
10k
10k
2. 2u
02.2u
20k
VSS
R 13
0.1u
75
75
75
75
26
19
Analog
3.3
Controller
Micro
27
TVOUTL
+
Digital
Ground
VD2
HDY
VSS
Analog Ground
VCP
3
VSS
20k
0.1u
4.7u
20
ENCPr
VSS
AINLN
10
0.1u
VREG
0.1u
75
2
9
75
21
ENCPb
75
AINLP
ENC RCA
VSS
75
VVEE
8
VSS 1.0u
VSS
1
0.1u
1.0u
VCN
28
VSS
Video
Encoder
DAC R DACL
MPEG
decoder
Figure 19. システム接続例 (パラレルモード: I2CSEL pin = “L”)
MS1509-J-00
2013/01
- 25 -
[AK4712]
1. グランドと電源のデカップリング
通常VD1、VD2、VVDには低インピーダンスのアナログ電源を供給し、システムのディジタル電源とは分離してくださ
い。高周波ノイズを除去するためにVD1 pin, VD2 pin, VVD pin, VSS (exposed pad) にはそれぞれ4.7μFの電解コンデ
ンサと並列に0.1μFのセラミックコンデンサを接続してください。特に小容量のデカップリングコンデンサはなるべく電
源ピン (VD1, VD2, VDD)の近くに接続してください。
2. アナログオーディオ出力
アナログ出力はシングルエンド出力で、出力レンジは0V を中心とし2Vrms (typ.) です。
3. 基板配線上の注意
AINLN, AINRN pinはPre-Ampのサミングノードです。他の信号とのカップリングには十分注意し、入力抵抗や
Feedback抵抗までの配線もできるだけ短くなるようにしてください。
MS1509-J-00
2013/01
- 26 -
[AK4712]
■ 外部回路例
アナログオーディオ入力ピンには入力抵抗 (RIN) とコンデンサ (CIN) を直列に接続してください。
アナログオーディオ入力ピン
RIN
AINRP
AINRN
AINLP
AINLN
CIN
アナログオーディオ出力ピン
TVOUTL/R
330Ω
(Cable)
Total > 4.5kΩ
アナログビデオ入力ピン
75Ω
(Cable)
ENCRCA, ENCY,
ENCPB, ENCPR,
0.1μF
75Ω
アナログビデオ出力ピン
75Ω
RCAVOUT, HDY,
HDPR, HDPB
(Cable)
max
400pF
max
15pF
MS1509-J-00
75Ω
2013/01
- 27 -
[AK4712]
パッケージ
28pin QFN (Unit: mm)
Top View
Bottom View
4.00±0.10
A
2.60±0.10
2.60±0.10
0.40±0.10
4.00±0.10
B
Exposed
Pad
0.4
0.07 M C
A
B
0.02+0.03
- 0.02
0.75 ±0.05
0.20±0.05
C
0.10
C
■ 材質・メッキ仕様
パッケージ材質:
リードフレーム材質:
リードフレーム処理:
エポキシ系樹脂
銅
半田(無鉛)メッキ
MS1509-J-00
2013/01
- 28 -
[AK4712]
マーキング
4712
XXXX
1
1) Pin #1 indication
2) Date Code identifier: XXXX (4 digits)
改訂履歴
Date (Y/M/D)
13/01/30
Revision
00
Reason
初版
Page
Contents
MS1509-J-00
2013/01
- 29 -
[AK4712]
重要な注意事項
z
z
z
z
z
z
本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することがありま
す。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるい
は弊社特約店営業担当にご確認ください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応
用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよ
びこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺
回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害
に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の
所有する権利に対する侵害につきましても同様です。
本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸出す
る際に同法に基づく輸出許可が必要です。
医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接ま
たは間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性
を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りくだ
さい。
この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を
一切負うものではありませんのでご了承ください。
お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等
が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
MS1509-J-00
2013/01
- 30 -