[AK4438] AK4438 108dB 768kHz 32bit 8-Channel Audio DAC 1. 概 要 AK4438はディジタルオーディオ機器に対応した8チャネル32ビットDACです。内部回路は新開発の 32bit Digital Filter を採用し、低群遅延、高音質を実現しています。最大768kHzのPCM入力に対応して いるため、ネットワークオーディオ、USB-DAC、カーオーディオシステム等で普及の進むハイレゾリ ューション音源の再生に最適です。また、新規搭載のOSR-Doubler技術により広い信号帯域・低帯域外 ノイズ特性と低消費電力を両立すると共に、5種類の32-bit Digital Filterを内蔵しているため、様々なア プリケーションで柔軟かつ容易に音質作りが可能です。32ピンQFN パッケージの採用により基板スペ ースを削減します。 アプリケーション：AVレシーバー、CD/SACD プレイヤー、ネットワークオーディオ、USB DAC、USB ヘッドフォン、Sound Plate/Bar、カーオーディオ、車載用別体アンプ、計測器、測 定器、制御システム 2. 特 長 1. 8ch 32bit DAC - 256倍オーバサンプリング - 32ビット高音質低群遅延ディジタルフィルタ - シングルエンド出力、スムージングフィルタ内蔵 - THD+N: 91dB - DR, S/N: 108dB - チャネル独立ディジタルボリューム内蔵 (0dB～-127dB, 0.5dB Step, Mute) - ソフトミュート - ディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz対応) - I/Fフォーマット: 前詰め, 後詰め, I2S, TDM - ゼロ検出機能 2. サンプリング周波数 - Normal Speed Mode: 8kHz to 48kHz - Double Speed Mode: 48kHz to 96kHz - Quad Speed Mode: 96kHz to 192kHz - Oct Speed Mode: 384kHz - Hex Speed Mode: 768kHz 3. マスタクロック 256fs, 384fs, 512fs, 768fs (Normal Speed Mode: fs=8kHz 48kHz) 256fs, 384fs (Double Speed Mode: fs=48kHz 96kHz) 128fs, 192fs (Quad Speed Mode: fs=96kHz 192kHz) 64fs, 96fs (Oct Speed Mode: fs=384kHz) 32fs, 48fs (Hex Speed Mode: fs=768kHz) 4. Pインタフェース: 3線シリアル/ I2Cバス (Ver 1.0, 400kHzモード) 5. 電源電圧 - アナログ電源: AVDD = 3.0 3.6V - 入出力バッファ電源: TVDD = 1.7 3.6V - ディジタル電源用LDO内蔵 8. 消費電流: 31mA (fs=48kHz) 9. Ta = - 40 105℃ 10. パッケージ: 32-pin QFN(0.5mm pitch) 016001925-J-00 2016/03 -1- [AK4438] 3. 目次 概 要 .................................................................................................................................................. 1 特 長 .................................................................................................................................................. 1 目次...................................................................................................................................................... 2 ブロック図と機能説明 ........................................................................................................................ 3 ピン配置と機能説明 ............................................................................................................................ 4 ■ ピン配置 ............................................................................................................................................. 4 ■ ピン機能 ............................................................................................................................................. 5 ■ 使用しないピンの処理について......................................................................................................... 6 6. 絶対最大定格 ....................................................................................................................................... 7 7. 推奨動作条件 ....................................................................................................................................... 7 8. アナログ特性 ....................................................................................................................................... 8 9. フィルタ特性 ....................................................................................................................................... 9 ■ Sharp Roll-Off Filter (SD bit = “0”, SLOW bit = “0”) ........................................................................... 9 ■ Slow Roll-Off Filter (SD bit = “0”, SLOW bit = “1”) .......................................................................... 10 ■ Short Delay Sharp Roll-Off Filter (SD bit = “1”, SLOW bit = “0”) .................................................... 11 ■ Short Delay Slow Roll-Off Filter (SD bit = “1”, SLOW bit = “1”) ....................................................... 12 10. DC特性 ........................................................................................................................................... 13 11. スイッチング特性 .......................................................................................................................... 14 ■ タイミング波形 ................................................................................................................................ 17 12. 動作説明 ......................................................................................................................................... 21 ■ システムクロック ............................................................................................................................ 21 ■ ディエンファシスフィルタ .............................................................................................................. 24 ■ オーディオインタフェースフォーマット ........................................................................................ 25 ■ ディジタルフィルタ ......................................................................................................................... 34 ■ ゼロ検出機能.................................................................................................................................... 34 ■ ディジタルボリューム機能 .............................................................................................................. 35 ■ LRチャネル出力信号選択機能 ......................................................................................................... 36 ■ ソフトミュート機能 ......................................................................................................................... 38 ■ エラー検出 ....................................................................................................................................... 39 ■ システムリセット ............................................................................................................................ 39 ■ パワーダウン機能 ............................................................................................................................ 40 ■ パワーオフ、リセット機能 .............................................................................................................. 41 ■ クロック同期化機能 ......................................................................................................................... 45 ■ パラレルモード ................................................................................................................................ 47 ■ オーディオインターフェース .......................................................................................................... 47 ■ ソフトミュート ................................................................................................................................ 47 ■ シリアルコントロールインタフェース............................................................................................ 48 ■ レジスタマップ ................................................................................................................................ 52 ■ 詳細説明 ........................................................................................................................................... 53 13. 外部接続回路例 .............................................................................................................................. 58 ■ システム接続例 ................................................................................................................................ 58 14. パッケージ ..................................................................................................................................... 61 ■ 外形寸法図 ....................................................................................................................................... 61 ■ 材質・メッキ仕様 ............................................................................................................................ 61 ■ マーキング ....................................................................................................................................... 62 15. オーダリングガイド....................................................................................................................... 62 ■ オーダリングガイド ......................................................................................................................... 62 16. 改訂履歴 ......................................................................................................................................... 62 重要な注意事項 ........................................................................................................................................ 63 1. 2. 3. 4. 5. 016001925-J-00 2016/03 -2- [AK4438] 4. ブロック図と機能説明 Modulator Audio I/F AOUTL1 SMF SCF AOUTR1 SMF SCF MCLK MCLK LRCK BICK LRCK BICK AOUTL2 SMF SCF AOUTR2 SMF SCF AOUTL3 SMF SCF AOUTR3 SMF SCF AOUTL4 AOUTR4 SMF SMF SCF 8X Interpolator DATT Soft Mute Modulator 8X Interpolator DATT Soft Mute Modulator 8X Interpolator DATT Soft Mute Modulator 8X Interpolator DATT Soft Mute SDIN1 SDTI1 SDIN2 SDTI2 SDIN3 SDTI3 SDIN4 SDTI4 SCF uP I/F (I2C/SPI) VREFL CAD0_I2C/CSN/DIF SCL/CCLK/TDM1 SDA/CDTI/TDM0 VREFH VSS2 AVDD PDN I2C TEST SMUTE/CAD1 PS/CAD0_SPI LDO VCOM DZF TVDD VSS1 LDOO Figure 1. ブロック図 016001925-J-00 2016/03 -3- [AK4438] 5. ピン配置と機能説明 AOUTL3 AVDD VSS2 VCOM VREFL VREFH AOUTR2 AOUTL2 24 23 22 21 20 19 18 17 ■ ピン配置 AOUTR3 25 16 AOUTR1 AOUTL4 26 15 AOUTL1 AOUTR4 27 14 PS/CAD0_SPI TEST 28 13 CAD0_I2C/CSN/DIF I2C 29 12 SCL/CCLK/TDM1 TVDD 30 11 SDA/CDTI/TDM0 VSS1 31 10 SMUTE/CAD1 LDOO 32 Top View Back TAB:Note 1 2 3 4 5 6 7 8 MCLK BICK LRCK SDTI1 SDTI2 SDTI3 SDTI4 DZF 9 PDN Figure 2. ピン配置 Note: タブはオープンまたはアナロググラウンドに接続してください。 016001925-J-00 2016/03 -4- [AK4438] ■ ピン機能 No. 1 2 3 4 5 6 7 8 9 10 11 12 13 Pin Name I/O PD状態 MCLK BICK LRCK SDTI1 SDTI2 SDTI3 SDTI4 DZF I I I I I I I O Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z 50kΩ Pull-down PDN I Hi-z SMUTE I CAD1 SDA CDTI TDM0 SCL CCLK TDM1 CAD0_I2C CSN I I/O I I I I I I I Hi-z Hi-z Hi-z Hi-z DIF I PS I 15 16 17 18 19 20 CAD0_SPI AOUTL1 AOUTR1 AOUTL2 AOUTR2 VREFH VREFL I O O O O - 21 VCOM O 22 23 24 25 26 27 VSS2 AVDD AOUTL3 AOUTR3 AOUTL4 AOUTR4 O O O O 28 TEST - 29 I2C I Hi-z 30 31 TVDD VSS1 32 LDOO O 580Ω Pull-down 14 Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z Hi-z 500Ω Pull-down Hi-z Hi-z Hi-z Hi-z 25kΩ Pull-down Function External Master Clock Input Pin Audio Serial Data Clock Pin Input Channel Clock Pin Audio Serial Data Input Audio Serial Data Input Audio Serial Data Input Audio Serial Data Input Zero Input Detect in I2C Bus or 3-wire serial control mode Power-Down & Reset Pin. When “L”, the AK4438 is powered-down and the control registers are reset to default state. Soft Mute Pin in Parallel control mode. When this pin is changed to “H”, soft mute cycle is initiated. When returning “L”, the output mute releases. 2 Chip Address 1 Pin in I C Bus or 3-wire serial control mode 2 Control Data Input Pin in I C Bus serial control mode Control Data Input Pin in 3-wire serial control mode TDM Mode select pin in Parallel control mode. 2 Control Data Clock Pin in I C Bus serial control mode Control Data Clock Pin in 3-wire serial control mode TDM Mode select pin in Parallel control mode. 2 Chip Address 0 Pin in I C Bus serial control mode Chip Select Pin in 3-wire serial control mode Audio Data Format Select in Parallel control mode. “L”: 32bit MSB, “H”: 32bit I2S (I2C pin = “H”) Control Mode Select Pin 2 “L”: I C Bus serial control mode,“H”: Parallel control mode. (I2C pin = “L”) Chip Address 0 Pin in 3-wire serial control mode Lch Analog Output Pin Rch Analog Output Pin Lch Analog Output Pin Rch Analog Output Pin Positive Voltage Reference Input Pin, AVDD Negative Voltage Reference Input Pin, VSS2 Common Voltage Output Pin, AVDDx1/2 Large external capacitor around 2.2µF is used to reduce power-supply noise. Analog Ground Pin Analog Power Supply Pin, 3.0V3.6V Lch Analog Output Pin Rch Analog Output Pin Lch Analog Output Pin Rch Analog Output Pin This pin must be connected to VSS1. Control Mode Select Pin “L”: 3-wire serial control mode 2 “H”: I C Bus serial control mode or Parallel control mode. Digital Power Supply Pin, 1.7V3.6V Digital Ground Pin LDO Output Pin. This pin must be connected to ground with 2.2uF ±50%. Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。 016001925-J-00 2016/03 -5- [AK4438] ■ 使用しないピンの処理について 使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。 Classification Analog Digital Pin Name AOUTL1-4, AOUTR1-4 DZF SDTI1-4 Setting Open Open Connect to VSS1 016001925-J-00 2016/03 -6- [AK4438] 6. 絶対最大定格 (VSS1=VSS2=0V; Note 2) Parameter Symbol Min. Max. Unit Power Supplies Analog AVDD -0.3 4.3 V Digital TVDD -0.3 4.3 V Difference (VSS1 ~ 2) ΔGND -0.3 0.3 V Input Current (any pins except for supplies) IIN mA 10 Digital Input Voltage VIND -0.3 TVDD+0.3 V Ambient Temperature (power applied) Ta -40 105 C Storage Temperature Tstg -65 150 C Note 2. 電圧はすべてグランドに対する値です。VSS1,VSS2 はアナロググランドに接続して下さい。 Note 3. ディジタル入力電圧のmax値は、(LVDD+0.3)Vまたは4.3Vのどちらか低い方です。 注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また通常の動作は保証されません。 7. 推奨動作条件 (VSS1=VSS2=0V; Note 2) Parameter Symbol Min. Typ. Max. Unit Analog AVDD 3.0 3.3 3.6 V Power Supplies Digital TVDD 1.7 3.3 3.6 V Voltage Reference “H” voltage reference VREFH AVDD0.5 AVDD V (Note 5) “L” voltage reference VREFL VSS2 V Note 4. AVDDとTVDDの電源立ち上げシーケンスを考慮する必要はありません。 Note 5. VREFL pin はVSS2 と同じ電位にして下さい。 Note 6. 周辺デバイスが電源ONの状態でAK4438の電源をOFFにしないで下さい。また、I2Cインタフェ ースを使用する場合、SDA, SCL pinのプルアップ抵抗の接続先はTVDD以下にして下さい。 注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので 十分ご注意下さい。 016001925-J-00 2016/03 -7- [AK4438] 8. アナログ特性 (特記なき場合は、Ta=25C; AVDD =TVDD=3.3V; VSS1=VSS2 =0V; VREFH=AVDD; fs=48kHz; BICK=64fs; Signal Frequency=1kHz; 32bit Data; Measurement Frequency=20Hz20kHz at 48kHz, 20Hz~40kHz at fs=96kHz, 20Hz~40kHz at fs=192kHz) Parameter Min. Typ. Max. Unit DAC Analog Output Characteristics Resolution 32 bit Output Voltage (Note 7) 2.55 2.83 3.11 Vpp S/(N+D) fs=48kHz 80 91 dB (0dBFS) fs=96kHz 89 dB fs=192kHz 89 dB Dynamic Range fs=48kHz (A-weighted) 104 108 dB (-60dBFS) fs=96kHz 101 dB fs=192kHz 101 dB S/N fs=48kHz (A-weighted) 104 108 dB fs=96kHz 101 dB fs=192kHz 101 dB Interchannel Isolation 90 110 dB Interchannel Gain Mismatch 0 0.7 dB Load Resistance (Note 8) 10 k Load Capacitance 30 pF Power Supply Rejection (Note 9) 50 dB Note 7. フルスケール出力電圧です。出力電圧はAVDDに比例 (AVDD x 0.86)します。 Note 8. AC負荷。 Note 9. AVDDに1kHz, 50mVppの正弦波を重畳した場合。 Parameter Min. Typ. Max. Unit Power Supplies Power Supply Current Normal Operation (PDN pin = “H”) AVDD fs=48kHz, 96kHz, 192kHz 27 36 mA TVDD fs=48kHz 3.4 4.5 mA TVDD fs=96kHz 4.9 6.4 mA TVDD fs=192kHz 8.0 10.4 mA Power-down mode (PDN pin = “L”) (Note 10) AVDD+TVDD 10 200 µA Note 10. 静止時。クロックを含む全てのディジタル入力ピンをVSS1に固定した場合の値です。 016001925-J-00 2016/03 -8- [AK4438] 9. フィルタ特性 (Ta= -40 +105C; AVDD =3.0 3.6V, TVDD=1.7 3.6V; DEM=OFF) ■ Sharp Roll-Off Filter (SD bit = “0”, SLOW bit = “0”) fs=44.1kHz Parameter Symbol Min. Typ. Digital Filter 0.05dB PB 0 Passband (Note 11) 3.0dB PB 21.5 Passband Ripple (Note 12) PR -0.0032 Stopband (Note 11) SB 24.1 Stopband Attenuation (Note 14) SA 80 Group Delay (Note 13) GD 26.8 Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz -0.26 fs=96kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 11) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 11) fs=192kHz Parameter Digital Filter Symbol Min. PB PB PR SB SA GD 0 Typ. Max. Unit 20.0 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 43.5 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 0.0032 46.8 -0.0032 52.5 80 - 0.0032 0 26.8 -0.53 Symbol Min. Typ. 0.05dB PB 0 87.0 kHz 3.0dB PB 93.6 kHz Passband Ripple (Note 12) PR -0.0032 0.0032 dB Stopband (Note 11) SB 105 kHz Stopband Attenuation (Note 14) SA 80 dB Group Delay (Note 13) GD 26.8 1/fs Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz -1.9 0.1 dB Note 11. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、 PB = 0.4535 fs、SB = 0.546 fsです。 Note 12. Interpolator初段、2倍オーバーサンプリングフィルタのパスバンド帯域内のゲインの振幅で す。 Note 13. ディジタルフィルタによる演算遅延で、16/20/24/32ビットのインパルスデータが入力レジス タにセットされてからアナログ信号のピークが出力されるまでの時間です。 Note 14. 入力に1kHz、0dBのsine波を与えたときの出力レベルを0dBとします。 Passband (Note 11) ＊ディジタルフィルタについてはシミュレーション結果を参考値として記載したものです。 016001925-J-00 2016/03 -9- [AK4438] ■ Slow Roll-Off Filter (SD bit = “0”, SLOW bit = “1”) fs=44.1kHz Parameter Digital Filter Max. Unit 8.1 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 17.7 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 0.05dB PB 0 35.5 3.0dB PB 79.0 Passband Ripple (Note 12) PR -0.043 0.043 Stopband (Note 15) SB 171 Stopband Attenuation (Note 14) SA 73 Group Delay (Note 13) GD 6.3 Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz -5.90 0.1 Note 15. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、 PB = 0.185 fs、SB = 0.888 fsです。 kHz kHz dB kHz dB 1/fs 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 15) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 15) fs=96kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 15) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 15) fs=192kHz Parameter Digital Filter Passband Symbol Min. PB PB PR SB SA GD 0 Typ. 18.2 -0.043 39.2 73 - 0.0032 6.3 -5.06 Symbol Min. PB PB PR SB SA GD 0 Typ. 39.5 -0.043 85.3 73 - 0.043 6.3 -5.23 Symbol (Note 15) 016001925-J-00 Min. Typ. dB 2016/03 - 10 - [AK4438] ■ Short Delay Sharp Roll-Off Filter fs=44.1kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 11) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 11) fs=96kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 11) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 11) fs=192kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 11) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 11) (SD bit = “1”, SLOW bit = “0”) Symbol Min. PB PB PR SB SA GD 0 Typ. Max. Unit 20.0 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 43.5 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 87.0 - kHz kHz dB kHz dB 1/fs 0.1 dB 21.5 -0.0031 24.1 80 - 0.0031 5.8 -0.26 Symbol Min. PB PB PR SB SA GD 0 Typ. 46.8 -0.0031 52.5 80 - 0.0031 0 5.8 -0.53 Symbol Min. PB PB PR SB SA GD 0 Typ. 93.6 -0.0031 105 80 -1.9 016001925-J-00 0.0031 5.8 2016/03 - 11 - [AK4438] ■ Short Delay Slow Roll-Off Filter (SD bit = “1”, SLOW bit = “1”) fs=44.1kHz Parameter Digital Filter Max. Unit 11.1 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 24.2 - kHz kHz dB kHz dB 1/fs 0.1 dB Max. Unit 0.05dB PB 0 48.4 3.0dB PB 84.3 Passband Ripple (Note 12) PR -0.05 0.05 Stopband (Note 16) SB 165.9 Stopband Attenuation (Note 14) SA 82 Group Delay (Note 13) GD 4.8 Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz -5.90 0.1 Note 16. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、 PB = 0.252 fs、SB = 0.864 fsです。 kHz kHz dB kHz dB 1/fs 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 16) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 16) fs=96kHz Parameter Digital Filter 0.05dB 3.0dB Passband Ripple (Note 12) Stopband (Note 16) Stopband Attenuation (Note 14) Group Delay (Note 13) Digital Filter + SCF + SMF (Note 14) Frequency Response : 0 20.0kHz Passband (Note 16) fs=192kHz Parameter Digital Filter Passband Symbol Min. PB PB PR SB SA GD 0 Typ. 19.4 -0.05 38.1 82 - 0.05 4.8 -5.06 Symbol Min. PB PB PR SB SA GD 0 Typ. 42.1 -0.05 83.0 82 - 0.05 4.8 -5.23 Symbol (Note 16) 016001925-J-00 Min. Typ. dB 2016/03 - 12 - [AK4438] 10. DC特性 (Ta= -40 +105C; AVDD =3.0 3.6V, TVDD=1.7 3.6V) Parameter Symbol Min. TVDD=1.7V 3.0V High-Level Input Voltage VIH1 80%TVDD Low-Level Input Voltage VIL1 TVDD=3.0V 3.6V High-Level Input Voltage VIH2 70%TVDD Low-Level Input Voltage VIL2 High-Level Output Voltage VOH TVDD0.5 (DZF pins: Iout= -100µA) Low-Level Output Voltage (DZF pin : Iout= 100µA) VOL1 (SDA pin, 2.0V TVDD 3.6V: Iout= 3mA) VOL2 (SDA pin, 1.7V TVDD 2.0V: Iout= 3mA) VOL3 Input Leakage Current Iin - 016001925-J-00 Typ. Max. Unit - 20%TVDD V V - 30%TVDD V V - - V - 0.5 0.4 20%TVDD 10 V V V A - 2016/03 - 13 - [AK4438] 11. スイッチング特性 (特記なき場合は、Ta=-40 105C; AVDD=3.0 3.6V, TVDD=1.7 3.6V; CL=20pF) Parameter Symbol Min. Typ. Master Clock Timing External Clock 256fsn: fCLK 2.048 Pulse Width Low tCLKL 32 Pulse Width High tCLKH 32 384fsn: fCLK 3.072 Pulse Width Low tCLKL 22 Pulse Width High tCLKH 22 512fsn, 256fsd, 128fsq, 64fso, 32fsh: fCLK 4.096 Pulse Width Low tCLKL 16 Pulse Width High tCLKH 16 768fsn, 384fsd, 192fsq, 96fso, 48fsh: fCLK 6.144 Pulse Width Low tCLKL 11 Pulse Width High tCLKH 11 LRCK Timing (Slave mode) Stereo mode (TDM1-0 bits = “00”) Normal Speed Mode fsn 8 Double Speed Mode fsd 48 Quad Speed Mode fsq 96 Oct speed mode fso 384 Hex speed mode fsh 768 Duty Cycle Duty 45 TDM128 mode (TDM1-0 bits = “01”) LRCK frequency fsn 8 fsd 48 fsq 96 “H” time tLRH 1/128fs “L” time tLRL 1/128fs TDM256 mode (TDM1-0 bits = “10”) LRCK frequency fsn 8 fsd 48 “H” time tLRH 1/256fs “L” time tLRL 1/256fs TDM512 mode (TDM1-0 bits = “11”) LRCK frequency fsn 8 “H” time tLRH 1/512fs “L” time tLRL 1/512fs 016001925-J-00 Max. Unit 12.288 MHz ns ns MHz ns ns MHz ns ns MHz ns ns 18.432 24.576 36.864 48 96 192 55 kHz kHz kHz kHz kHz % 48 96 192 kHz kHz kHz ns ns 48 96 kHz kHz ns ns 48 kHz ns ns 2016/03 - 14 - [AK4438] Parameter Symbol Min. Typ. Max. Unit Audio Interface Timing Stereo mode (TDM1-0 bits = “00”) BICK Period Normal Speed Mode tBCK 1/256fsn ns Double Speed Mode tBCK 1/128fsd ns Quad Speed Mode tBCK 1/64fsq ns Oct Speed Mode tBCK 1/64fso ns Hex Speed Mode tBCK 1/64fsh ns BICK Pulse Width Low tBCKL 9 ns BICK Pulse Width High tBCKH 9 ns tLRB 5 ns LRCK Edge to BICK “” (Note 17) tBLR 5 ns BICK “” to LRCK Edge (Note 17) tSDH 5 SDTI Hold Time 5 tSDS SDTI Setup Time TDM128 mode (TDM1-0 bits = “01”) BICK Period Normal Speed Mode tBCK 1/128fsn ns Double Speed Mode tBCK 1/128fsd ns Quad Speed Mode tBCK 1/128fsq ns BICK Pulse Width Low tBCKL 16 ns BICK Pulse Width High tBCKH 16 ns tBLR 5 ns LRCK Edge to BICK “” (Note 17) tLRB 5 ns BICK “” to LRCK Edge (Note 17) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time TDM256 mode (TDM1-0 bits = “10”) BICK Period Normal Speed Mode tBCK 1/256fsn ns Double Speed Mode tBCK 1/256fsd ns BICK Pulse Width Low tBCKL 16 ns BICK Pulse Width High tBCKH 16 ns LRCK Edge to BICK “” (Note 17) tBLR 5 ns tLRB 5 ns BICK “” to LRCK Edge (Note 17) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time TDM512 mode (TDM1-0 bits = “11”) BICK Period Normal Speed Mode tBCK 1/512fsn ns BICK Pulse Width Low tBCKL 16 ns BICK Pulse Width High tBCKH 16 ns LRCK Edge to BICK “” (Note 17) tBLR 5 ns tLRB 5 ns BICK “” to LRCK Edge (Note 17) tSDH 5 ns SDTI Hold Time tSDS 5 ns SDTI Setup Time Note 17. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。 016001925-J-00 2016/03 - 15 - [AK4438] Parameter Control Interface Timing (3-wire Serial mode): CCLK Period CCLK Pulse Width Low Pulse Width High CDTI Setup Time CDTI Hold Time CSN “H” Time CSN “” to CCLK “” CCLK “” to CSN “” Control Interface Timing (I2C Bus mode): SCL Clock Frequency Bus Free Time Between Transmissions Start Condition Hold Time (prior to first clock pulse) Clock Low Time Clock High Time Setup Time for Repeated Start Condition SDA Hold Time from SCL Falling (Note 18) SDA Setup Time from SCL Rising Rise Time of Both SDA and SCL Lines Fall Time of Both SDA and SCL Lines Setup Time for Stop Condition Pulse Width of Spike Noise Suppressed by Input Filter Capacitive load on bus Power-down & Reset Timing PDN Pulse Width (Note 19) Symbol Min. tCCK tCCKL tCCKH tCDS tCDH tCSW tCSS tCSH 200 80 80 40 40 150 50 50 fSCL tBUF tHD:STA tLOW tHIGH tSU:STA tHD:DAT tSU:DAT tR tF tSU:STO tSP Cb 1.3 0.6 1.3 0.6 0.6 0 0.1 0.6 0 - Typ. Max. Unit ns ns ns ns ns ns ns ns 400 1.0 0.3 50 400 kHz s s s s s s s s s ns pF tAPD 800 ns tRPD 50 ns Note 18. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。 Note 19. 電源投入時はPDN pin を“L” にすることでリセットがかかります。PDN pinは800ns以上の “L” を入力してください。50ns以下の“L” ではリセットされません。 Note 20. I2C-busはNXP B.V. の商標です。 PDN Reject Pulse Width 016001925-J-00 2016/03 - 16 - [AK4438] ■ タイミング波形 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fsn, 1/fsd, 1/fsq VIH LRCK VIL tdLRKH tdLRKL Duty = tdLRKH (or tdLRKL) x fs x 100 tBCK VIH BICK VIL tBCKH tBCKL Figure 3. Clock Timing (TDM1-0 bits = “00”) 1/fCLK VIH MCLK VIL tCLKH tCLKL 1/fs VIH LRCK VIL tLRH tLRL tBCK VIH BICK VIL tBCKH tBCKL Figure 4. Clock Timing (Except TDM1-0 bits = “00”) 016001925-J-00 2016/03 - 17 - [AK4438] VIH LRCK VIL tBLR tLRB VIH BICK VIL tSDS tSDH VIH SDTI VIL Figure 5. Audio Interface Timing (TDM1-0 bits = “00”) VIH LRCK VIL tBLR tLRB VIH BICK VIL tSDS tSDH VIH SDTI VIL Figure 6. Audio Interface Timing (Except TDM1-0 bits = “00”) 016001925-J-00 2016/03 - 18 - [AK4438] VIH CSN VIL tCSH tCSS tCCKL tCCKH VIH CCLK VIL tCDS tCDH VIH CDTI C1 C0 R/W VIL Figure 7. WRITE Command Input Timing (3-wire Serial mode) tCSW VIH CSN VIL tCSH tCSS VIH CCLK VIL VIH CDTI D2 D1 D0 VIL Figure 8. WRITE Data Input Timing (3-wire Serial mode) 016001925-J-00 2016/03 - 19 - [AK4438] VIH SDA VIL tLOW tBUF tR tHIGH tF tSP VIH SCL VIL tHD:STA Stop tHD:DAT Start tSU:DAT tSU:STA tSU:STO Start Stop Figure 9. I2C Bus Mode Timing tAPD tRPD PDN VIL Figure 10. Power-down & Reset Timing 016001925-J-00 2016/03 - 20 - [AK4438] 12. 動作説明 ■ システムクロック AK4438に必要なクロックは、MCLK, LRCK, BICK です。MCLKとBICKおよびLRCKは同期する必要は ありますが位相を合わせる必要はありません。MCLK周波数を設定する方法は、DFS2-0 bitで設定する 方法 (Manual Setting Mode) とデバイス内部で自動設定する方法 (Auto Setting Mode) の2つがあります。 Manual Setting Mode (ACKS bit = “0”: Default)では、DFS2-0 bitでサンプリングスピードが設定され (Table 1)、各スピードでのMCLK周波数は自動検出し、内部クロックは適切な周波数に自動設定されま す(Table 2, Table 3)。Auto Setting Mode (ACKS bit = “1”) では、MCLK周波数は自動検出され(Table 4)、 内部クロックは適切な周波数に自動設定される(Table 5)ため、DFS2-0 bitの設定は不要です。 PDN pin = “”に設定しても、MCLK, LRCKが入力されるまではパワーダウン状態です。パワーダウン解 除時 (PDN pin = “↑”) はManual Setting Mode に設定されます。クロックを切り替えた場合は、PDN pin でパワーダウンするか、RSTN bitでリセットして下さい。 通常動作時にクロックの供給が停止して再度クロックが供給された場合、出力に異音が発生する可能性 がありますので、異音が問題になる場合は外部でミュートしてください。 016001925-J-00 2016/03 - 21 - [AK4438] 1. Manual Setting Mode (ACKS bit = “0”) MCLK周波数は自動設定されますが、DFS2-0 bitでサンプリングスピードを設定します(Table 1)。各ス ピードでのMCLK周波数はTable 2,Table 3で示される周波数を外部から供給して下さい。パワーダウン 解除時(PDN pin = “L” “H”)はManual Setting Modeに設定されます。DFS2-0 bitを切り替えた場合は RSTN bit DFS2 0 0 0 0 1 1 1 1 DFS1 0 0 1 1 0 0 1 1 DFS0 0 1 0 1 0 1 0 1 Sampling Speed Mode (fs) Normal Speed Mode 8kHz~48kHz Double Speed Mode 48kHz~96kHz Quad Speed Mode 96kHz~192kHz N/A N/A Oct Speed Mode Hex Speed Mode 384kHz 768kHz N/A N/A N/A N/A (default) (N/A: Not Available) Table 1.サンプリングスピード (Manual Setting Mode) LRCK MCLK(MHz) Sampling Speed fs 32fs 48fs 64fs 96fs N/A N/A N/A N/A 8.0kHz N/A N/A N/A N/A 44.1kHz Normal N/A N/A N/A N/A 48.0kHz N/A N/A N/A N/A 88.2kHz Double N/A N/A N/A N/A 96.0kHz N/A N/A N/A N/A 176.4kHz Quad N/A N/A N/A N/A 192.0kHz N/A N/A 24.576 36.864 384.0kHz Oct N/A N/A 768.0kHz 24.576 36.864 Hex Table 2. システムクロック例 (Manual Setting Mode) LRCK fs 8.0kHz 44.1kHz 48.0kHz 88.2kHz 96.0kHz 176.4kHz 192.0kHz 384.0kHz 768.0kHz 128fs 192fs N/A N/A N/A N/A N/A 22.5792 24.5760 N/A N/A N/A N/A N/A N/A N/A 33.8688 36.8640 N/A N/A MCLK(MHz) 256fs 384fs 2.0480 11.2896 12.2880 22.5792 24.5760 N/A N/A N/A N/A 3.0720 16.9344 18.4320 33.8688 36.8640 N/A N/A N/A N/A 512fs 768fs 4.0960 22.5792 24.5760 N/A N/A N/A N/A N/A N/A 6.1440 33.8688 36.8640 N/A N/A N/A N/A N/A N/A Sampling Speed Normal Double Quad Oct Hex Table 3. システムクロック例 (Manual Setting Mode) 016001925-J-00 2016/03 - 22 - [AK4438] 2. Auto Setting Mode (ACKS bit = “1”) MCLK周波数とサンプリングスピードは自動検出(Table 4)されるため、DFS2-0 bitの設定は不要です。 各スピードでのMCLK周波数はTable 5, Table 6で示される周波数を外部から供給して下さい。 MCLK Sampling Speed Mode 512fs/256fs 768fs/384fs Normal Speed Mode 256fs 384fs Double Speed Mode 128fs 192fs Quad Speed Mode 64fs 96fs Oct Speed Mode 32fs 48fs Hex Speed Mode Table 4. サンプリングスピード (Auto Setting Mode) LRCK MCLK(MHz) Sampling Speed fs 32fs 48fs 64fs 96fs N/A N/A N/A N/A 8.0kHz N/A N/A N/A N/A 44.1kHz Normal N/A N/A N/A N/A 48.0kHz N/A N/A N/A N/A 88.2kHz Double N/A N/A N/A N/A 96.0kHz N/A N/A N/A N/A 176.4kHz Quad N/A N/A N/A N/A 192.0kHz N/A N/A 24.576 36.864 384.0kHz Oct N/A N/A 768.0kHz 24.576 36.864 Hex Table 5. システムクロック例 (Auto Setting Mode) LRCK fs 8.0kHz 44.1kHz 48.0kHz 88.2kHz 96.0kHz 176.4kHz 192.0kHz 384.0kHz 768.0kHz 128fs 192fs N/A N/A N/A N/A N/A 22.5792 24.5760 N/A N/A N/A N/A N/A N/A N/A 33.8688 36.8640 N/A N/A MCLK(MHz) 256fs 384fs 2.0480 11.2896 12.2880 22.5792 24.5760 N/A N/A N/A N/A 3.0720 16.9344 18.4320 33.8688 36.8640 N/A N/A N/A N/A 512fs 768fs 4.0960 22.5792 24.5760 N/A N/A N/A N/A N/A N/A 6.1440 33.8688 36.8640 N/A N/A N/A N/A N/A N/A Sampling Speed Normal Double Quad Oct Hex Table 6. システムクロック例 (Auto Setting Mode) MCLK= 256fs/384fsのとき、Auto Setting Modeは8kHz~96kHzのサンプリングレートまで対応します (Table 7)。但し、8kHz~48kHzのサンプリングレートでは、MCLK= 256fs/384fsでのDR, S/Nは、MCLK= 512fs/768fsの時に比べて3dB程度劣化します。 ACKS bit MCLK DR,S/N L 256fs/384fs/512fs/768fs 108dB H 256fs/384fs 105dB H 512fs/768fs 108dB Table 7. MCLK周波数とDR, S/Nの関係(fs = 44.1kHz) 016001925-J-00 2016/03 - 23 - [AK4438] ■ ディエンファシスフィルタ IIRフィルタによる3周波数(32kHz, 44.1kHz, 48kHz)対応のディエンファシスフィルタ(50/15µs特性)を 内蔵しています。Double Speed Mode、Quad Speed Mode 時ディエンファシスフィルタは自動的にOFF になります。設定はレジスタから行い、DAC1(SDTI1), DAC2(SDTI2), DAC3(SDTI3), DAC4(SDTI4)に対 して独立に設定できます。 Mode 0 1 2 3 Sampling Speed Mode Normal Speed Mode Normal Speed Mode Normal Speed Mode Normal Speed Mode DEM11 (DEM41-21) 0 0 1 1 DEM10 (DEM40-20) 0 1 0 1 DEM 44.1kHz OFF 48kHz 32kHz (default) Table 8. ディエンファシスコントロール 016001925-J-00 2016/03 - 24 - [AK4438] ■ オーディオインタフェースフォーマット TDM1-0 bits, DIF2-0 bits, SDS2-0 bits, TDM1-0 pins, DIF pinは動作中に切り替えないでください。 Normal Mode (TDM1-0 bit=“00”) オーディオデータはBICKとLRCKを使ってSDTI1-4から8ch分のデータが入力されます。データは SDS2-0 bitsで選択可能です。8種類のデータフォーマット(Table 9)がDIF2-0 bitで選択できます。全モー ドともMSBファースト、2’sコンプリメントのデータフォーマットでBICKの立ち上がりでラッチされま す。Mode 2を16ビット、20ビットで使用する場合、また、Mode 6を16ビット、20ビット、24ビットで 使用する場合はデータのないLSBには“0”を入力して下さい。 TDM128 Mode (TDM1-0 bit=“01”) オーディオデータはBICKとLRCKを使ってSDTI1-2から8ch分のデータが入力されます。データは SDS2-0 bitsで選択可能です。SDTI3-4への入力データは無視されます。BICKは128fs固定です。6種類の データフォーマット(Table 9)がDIF2-0 bitで選択できます。全モードともMSBファースト、2’sコンプリ メントのデータフォーマットでBICKの立ち上がりでラッチされます。 TDM256 Mode (TDM1-0 bit=“10”) オーディオデータはBICKとLRCKを使ってSDTI1-2から16ch分のデータが入力されます。データは SDS2-0 bitsで選択可能です。SDTI3-4への入力データは無視されます。BICKは256fs固定です。6種類の データフォーマット(Table 9)がDIF2-0 bitで選択できます。全モードともMSBファースト、2’sコンプリ メントのデータフォーマットでBICKの立ち上がりでラッチされます。 TDM512 Mode (TDM1-0 bit=“11”) オーディオデータはBICKとLRCKを使ってSDTI1から16ch分のデータが入力されます。データは SDS2-0 bitsで選択可能です。SDTI2-4への入力データは無視されます。BICKは512fs固定です。6種類の データフォーマット(Table 9)が及びDIF2-0 bitで選択できます。全モードともMSBファースト、2’sコン プリメントのデータフォーマットでBICKの立ち上がりでラッチされます。 016001925-J-00 2016/03 - 25 - [AK4438] Mode TDM1 TDM0 DIF2 0 0 0 DIF1 0 0 1 DIF0 0 1 0 SDTI Format 0 16-bit 後詰め 1 20-bit 後詰め 2 24-bit 前詰め 16-bit I2S 互換 3 0 1 1 Normal 0 0 24-bit I2S 互換 (Note 21) 4 1 0 0 24-bit 後詰め 5 1 0 1 32-bit 後詰め 6 1 1 0 32-bit 前詰め 7 1 1 1 32-bit I2S 互換 0 0 0 N/A 0 0 1 N/A 8 0 1 0 24-bit 前詰め 9 0 1 1 24-bit I2S 互換 TDM128 0 1 10 1 0 0 24-bit 後詰め 11 1 0 1 32-bit 後詰め 12 1 1 0 32-bit 前詰め 13 1 1 1 32-bit I2S 互換 0 0 0 N/A 0 0 1 N/A 14 0 1 0 24-bit 前詰め 15 0 1 1 24-bit I2S 互換 TDM256 1 0 16 1 0 0 24-bit 後詰め 17 1 0 1 32-bit 後詰め 18 1 1 0 32-bit 前詰め 19 1 1 1 32-bit I2S 互換 0 0 0 N/A 0 0 1 N/A 20 0 1 0 24-bit 前詰め 21 0 1 1 24-bit I2S 互換 TDM512 1 1 22 1 0 0 24-bit 後詰め 23 1 0 1 32-bit 後詰め 24 1 1 0 32-bit 前詰め 25 1 1 1 32-bit I2S 互換 Note 21. 各chに対して、設定したビット以上のBICKを入力してください。 LRCK H/L H/L H/L L/H L/H H/L H/L H/L L/H BICK 32fs 40fs 48fs 32fs 48fs 48fs 64fs 64fs 64fs 128fs 128fs 128fs 128fs 128fs 128fs 128fs 128fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs 256fs 512fs 512fs 512fs 512fs 512fs 512fs 512fs 512fs (N/A: Not Available) Table 9. オーディオデータフォーマット 016001925-J-00 2016/03 - 26 - [AK4438] LRCK 0 1 10 11 12 13 14 15 0 1 10 11 12 13 14 15 0 1 BICK (32fs) SDTI1-4 Mode 0 15 0 14 6 1 5 14 4 15 3 16 2 1 17 0 31 15 0 14 6 1 5 14 4 15 3 16 2 1 17 0 31 15 14 0 1 0 1 0 1 BICK (64fs) SDTI1-4 Mode 0 Don’t care 15 14 0 Don’t care 15 14 0 15:MSB, 0:LSB Lch Data Rch Data Figure 11. Mode 0 Timing LRCK 0 1 8 9 10 11 12 31 0 1 8 9 10 11 12 31 BICK (64fs) SDTI1-4 Mode 1 Don’t care 19 0 Don’t care 19 0 Don’t care 19 0 19 0 19:MSB, 0:LSB SDTI1-4 Mode 4 Don’t care 23 22 21 20 23 22 20 21 23:MSB, 0:LSB Lch Data Rch Data Figure 12. Mode 1/4 Timing LRCK 0 1 2 22 23 24 30 31 0 1 2 22 23 24 30 31 BICK (64fs) SDTI1-4 23 22 1 0 Don’t care 23 22 1 0 Don’t care 23 22 23:MSB, 0:LSB Lch Data Rch Data Figure 13. Mode 2 Timing 016001925-J-00 2016/03 - 27 - [AK4438] LRCK 0 1 2 3 23 24 25 31 0 1 2 3 23 24 25 31 0 1 BICK (64fs) SDTI1-4 23 1 22 0 Don’t care 23 22 1 0 Don’t care 23 23:MSB, 0:LSB Lch Data Rch Data Figure 14. Mode 3 Timing LRCK 0 1 2 22 23 24 30 31 0 1 2 22 23 24 30 31 0 1 BICK (64fs) SDTI1-4 Mode 5,6 31 30 1 0 31 30 1 0 31 30 32:MSB, 0:LSB Lch Data Rch Data Figure 15. Mode 5/6 Timing LRCK 0 1 2 3 23 24 25 31 0 1 0 31 2 3 23 24 25 31 0 1 0 31 BICK (64fs) SDTI1-4 31 30 1 30 1 30 32:MSB, 0:LSB Lch Data Rch Data Figure 16. Mode 7 Timing 016001925-J-00 2016/03 - 28 - [AK4438] 128 BICK LRCK BICK(128fs) SDTI1-2 Mode8 23 22 SDTI1-2 Mode11,12 31 30 0 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 31 30 2 L1 R1 L2 R2 32 BICK 32 BICK 32 BICK 32 BICK Figure 17. Mode 8/11/12 Timing 128 BICK LRCK BICK(128fs) SDTI1-2 Mode9 SDTI1-2 Mode13 0 23 22 0 23 22 31 30 0 23 22 0 31 30 23 22 0 31 30 L1 R1 32 BICK 32 BICK 23 0 0 31 30 2 0 31 30 L2 R2 32 BICK 32 BICK Figure 18. Mode 9/13 Timing 128 BICK LRCK BICK(128fs) SDTI1-2 23 22 0 23 22 0 23 22 0 23 22 0 L1 R1 L2 R2 32 BICK 32 BICK 32 BICK 32 BICK 23 Figure 19. Mode 10 Timing 016001925-J-00 2016/03 - 29 - [AK4438] 256 BICK LRCK BICK (256fs) SDTI1-2 Mode14 SDTI1-2 Mode17,18 23 22 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 0 31 30 23 22 0 31 30 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 23 23 Figure 20. Mode 14/17/18 Timing 256 BICK LRCK BICK (256fs) SDTI1-2 Mode15 SDTI1-2 Mode19 23 0 23 31 30 0 23 0 31 30 0 23 0 31 30 0 23 0 31 30 0 23 0 31 30 0 0 31 30 0 0 31 30 0 0 31 30 23 0 31 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK Figure 21. Mode 15/19 Timing 256 BICK LRCK BICK(256fs) SDTI1-2 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 L1 R1 L2 R2 L3 R3 L4 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 0 23 Figure 22. Mode 16 Timing 016001925-J-00 2016/03 - 30 - [AK4438] 512BICK LRCK BICK(512fs) SDTI1 Mode20 SDTI1 Mode23,24 23 22 0 23 22 0 23 22 23 22 0 0 23 22 0 23 22 0 23 22 23 22 0 23 0 2 31 22 0 31 22 0 31 22 R1 L1 0 31 22 0 31 22 R2 L2 0 31 22 0 31 22 R3 L3 0 31 22 31 0 R4 L4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK Figure 23. Mode 20/23/24 Timing 512BICK LRCK BICK(512fs) SDTI1 Mode21 SDTI1 Mode25 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 0 23 22 23 0 2 31 22 0 31 22 0 31 22 R1 L1 0 31 22 0 31 22 R2 L2 0 31 22 0 31 22 R3 L3 0 31 22 31 0 R4 L4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK Figure 24. Mode 21/25 Timing 512BICK LRCK BICK(512fs) SDTI1 Mode22 23 22 L1 0 23 22 2 R1 0 23 22 L2 0 23 22 R2 0 23 22 L3 0 23 22 R3 0 23 22 L4 0 23 22 23 0 R4 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK 32 BICK Figure 25. Mode 22 Timing 016001925-J-00 2016/03 - 31 - [AK4438] [2] データセレクト AK4438はSDS2-0 bitで各DACの再生するデータを選択できます。 LRCK SDTI1 L1 R1 SDTI2 L2 R2 SDTI3 L3 R3 SDTI4 L4 R4 Figure 26. Data Slot in Normal Mode 128 BICK LRCK SDTI1 L1 R1 L2 R2 SDTI2 L3 R3 L4 R4 Figure 27. Data Slot in TDM128 Mode 256 BICK LRCK SDTI1 L1 R1 L2 R2 L3 R3 L4 R4 SDTI2 L5 R5 L6 R6 L7 R7 L8 R8 Figure 28. Data Slot in TDM256 Mode 512 BICK LRCK SDTI1 L1 R1 L2 R2 L3 R3 L4 R4 L5 R5 L6 R6 L7 R7 L8 R8 Figure 29. Data Slot in TDM512 Mode 016001925-J-00 2016/03 - 32 - [AK4438] 0 DAC1 Lch Rch L1 R1 DAC2 Lch Rch L2 R2 DAC3 Lch Rch L3 R3 DAC4 Lch Rch L4 R4 0 1 L2 R2 L3 R3 L4 R4 L1 R1 * 1 0 L3 R3 L4 R4 L1 R1 L2 R2 * 1 1 L4 R4 L1 R1 L2 R2 L3 R3 * 0 0 L1 R1 L2 R2 L3 R3 L4 R4 * 0 1 L2 R2 L3 R3 L4 R4 L1 R1 * 1 0 L3 R3 L4 R4 L1 R1 L2 R2 * 1 1 L4 R4 L1 R1 L2 R2 L3 R3 0 0 0 0 0 1 L1 L2 R1 R2 L2 L3 R2 R3 L3 L4 R3 R4 L4 L5 R4 R5 0 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 L3 L4 L5 L6 L7 L8 R3 R4 R5 R6 R7 R8 L4 L5 L6 L7 L8 L1 R4 R5 R6 R7 R8 R1 L5 L6 L7 L8 L1 L2 R5 R6 R7 R8 R1 R2 L6 L7 L8 L1 L2 L3 R6 R7 R8 R1 R2 R3 0 0 0 0 0 1 L1 L2 R1 R2 L2 L3 R2 R3 L3 L4 R3 R4 L4 L5 R4 R5 0 0 TDM512 1 1 1 1 (*: Do not care) 1 1 0 0 1 1 0 1 0 1 0 1 L3 L4 L5 L6 L7 L8 R3 R4 R5 R6 R7 R8 L4 L5 L6 L7 L8 L1 R4 R5 R6 R7 R8 R1 L5 L6 L7 L8 L1 L2 R5 R6 R7 R8 R1 R2 L6 L7 L8 L1 L2 L3 R6 R7 R8 R1 R2 R3 Normal TDM128 TDM256 SDS2 SDS1 SDS0 * 0 * Table 10. Data Select 016001925-J-00 2016/03 - 33 - [AK4438] ■ ディジタルフィルタ AK4438ではSD bit, SLOW bit, SSLOW bitで5種類のディジタルフィルタを設定できます。それぞれ好み の音質で音楽再生が可能です。 SSLOW 0 0 0 0 1 SD bit 0 0 1 1 * SLOW bit Mode 0 Sharp roll-off filter 1 Slow roll-off filter 0 Short delay Sharp roll-off filter 1 Short delay Slow roll-off filter * Super Slow roll-off Mode Table 11. Digital Filter Setting (*: Do not care) (default) ■ ゼロ検出機能 AK4438はTable 12のようなゼロ検出機能を持ちます。ゼロ検出するチャネルは07H, 08Hレジスタ(L1-4, R1-4)で設定可能です。ゼロ検出するチャネルの入力データにSMUTEとDATTの演算を施したデータが 8192回連続して“0”となると、DZF pinが “H”になります。その後、ゼロ検出するチャネルのデータが“0” でなくなるとDZF pinが“L”になります。RSTN bitが“0”の場合、DZF pinは “H”になります。RSTN bitが“1” になった後、ゼロ検出するチャネルのデータが“0”でなくなるとDZF pinは4 5LRCK後に“L”になります。 DZF pinの極性はDZFB bitで反転することが可能です。全てのチャネルがDisableのとき、Not zeroとな ります。 DZFB bit Data DZF pin Not zero L 0 Zero detect H Not zero H 1 Zero detect L Not zero: 07H, 08Hレジスタ (L1-4, R1-4)の “1”に設定されたチャンネルのいずれかがゼロ検出しない Zero detect: 07H, 08Hレジスタ (L1-4, R1-4)の “1”に設定されたチャンネル全てがゼロ検出 Table 12. DZF Pin Function 016001925-J-00 2016/03 - 34 - [AK4438] ■ ディジタルボリューム機能 AK4438はチャネル独立ディジタルボリューム(256レベル, 0.5dBステップ)を内蔵しています。減衰量は レジスタのATT7-0 bitでそれぞれ設定します(Table 13)。 ATT7-0bits (register 0A-11H) FFH FEH FDH : : 02H 01H 00H Attenuation Level +0dB -0.5dB -1.0dB : : -126.5dB -127.0dB MUTE (-∞) (default) Table 13. ディジタルボリュームの減衰量 ディジタルボリュームの遷移時間はATS1-0 bitで設定します(Table 14)。Mode0, Mode1, Mode2では設 定値間の遷移はソフト遷移です。したがって、遷移中にスイッチングノイズは発生しません。 Mode 0 1 2 3 ATS1 0 0 1 1 ATS0 0 1 0 1 ATT speed 4080/fs 2040/fs 510/fs 255/fs (default) Table 14. ディジタルボリュームの遷移時間 Mode0の場合、ATT設定間の遷移は4080レベルでソフト遷移します。FFH (0dB)から00H (MUTE)まで には4080/fs (85ms@fs=48kHz)かかります。PDN pinを “L” にすると、ATT7-0 bitはFFHに初期化されま す。 リセット期間中にディジタルボリュームを変更した場合、リセット解除後に設定値になります。リセッ ト解除後5/fsの間にディジタルボリュームを変更した場合、ソフト遷移せず即座に設定値になります。 016001925-J-00 2016/03 - 35 - [AK4438] ■ LRチャネル出力信号選択機能 AK4438はMONO1-4 bitとSELLR1-4 bitで入力と出力の組み合わせをAOUTL1-4, AOUTR1-4それぞれで 変更できます。また、出力位相反転機能 (INVL1-4, INVR1-4 bit)と併せて使用することも可能です。この 機能はすべてのオーディオフォーマットで使用できます。 MONO1 bit 0 SELLR1 bit INVL1 bit INVR1 bit L1ch Out R1ch Out 0 0 1 0 1 0 0 1 1 L1ch In L1ch In Invert L1ch In L1ch In Invert R1ch In R1ch In R1ch In Invert R1ch In Invert 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 R1ch In R1ch In Invert R1ch In R1ch In Invert L1ch In L1ch In Invert L1ch In L1ch In Invert L1ch In L1ch In L1ch In Invert L1ch In Invert L1ch In L1ch In L1ch In Invert L1ch In Invert 0 0 R1ch In 1 0 R1ch In Invert 0 1 R1ch In 1 1 R1ch In Invert Table 15. Output Select for DAC1 R1ch In R1ch In R1ch In Invert R1ch In Invert 0 1 1 0 1 1 MONO2 bit SELLR2 bit INVL2 bit INVR2 bit L2ch Out R2ch Out 0 0 1 0 1 0 0 1 1 L2ch In L2ch In Invert L2ch In L2ch In Invert R2ch In R2ch In R2ch In Invert R2ch In Invert 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 R2ch In R2ch In Invert R2ch In R2ch In Invert L2ch In L2ch In Invert L2ch In L2ch In Invert L2ch In L2ch In L2ch In Invert L2ch In Invert L2ch In L2ch In L2ch In Invert L2ch In Invert 0 0 R2ch In 1 0 R2ch In Invert 0 1 R2ch In 1 1 R2ch In Invert Table 16. Output Select for DAC2 R2ch In R2ch In R2ch In Invert R2ch In Invert 0 0 1 1 0 1 1 016001925-J-00 2016/03 - 36 - [AK4438] MONO3 bit SELLR3 bit INVL3 bit INVR3 bit L3 R3 0 0 1 0 1 0 0 1 1 L3ch In L3ch In Invert L3ch In L3ch In Invert R3ch In R3ch In R3ch In Invert R3ch In Invert 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 R3ch In R3ch In Invert R3ch In R3ch In Invert L3ch In L3ch In Invert L3ch In L3ch In Invert L3ch In L3ch In L3ch In Invert L3ch In Invert L3ch In L3ch In L3ch In Invert L3ch In Invert 0 0 R3ch In 1 0 R3ch In Invert 0 1 R3ch In 1 1 R3ch In Invert Table 17. Output Select for DAC3 R3ch In R3ch In R3ch In Invert R3ch In Invert 0 0 1 1 0 1 1 MONO4 bit SELLR4 bit INVL4 bit INVR4 bit L4 R4 0 0 1 0 1 0 0 1 1 L4ch In L4ch In Invert L4ch In L4ch In Invert R4ch In R4ch In R4ch In Invert R4ch In Invert 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 R4ch In R4ch In Invert R4ch In R4ch In Invert L4ch In L4ch In Invert L4ch In L4ch In Invert L4ch In L4ch In L4ch In Invert L4ch In Invert L4ch In L4ch In L4ch In Invert L4ch In Invert 0 0 R4ch In 1 0 R4ch In Invert 0 1 R4ch In 1 1 R4ch In Invert Table 18. Output Select for DAC4 R4ch In R4ch In R4ch In Invert R4ch In Invert 0 0 1 1 0 1 1 016001925-J-00 2016/03 - 37 - [AK4438] ■ ソフトミュート機能 ソフトミュートはディジタル的に実行されます。SMUTE pinを“H”またはSMUTE bitを“1”にするとその 時点のATT設定値からATT設定値 ATT遷移時間で入力データが (“0”)までアテネーションされます。 SMUTE pinを“L”またはSMUTE bitを“0”にすると状態が解除され、からATT設定値 ATT遷移時間 でATT設定値まで復帰します。ATT遷移時間はATS1-0 bitsで設定します。ソフトミュート開始後、ま でアテネーションされる前に解除されるとアテネーションが中断され、同じサイクルでATT設定値まで 復帰します。ソフトミュート機能は信号を止めずに信号源を切り替える場合などに有効です。 SMUTE pin or SMUTE bit (1) (1) ATT_Level (3) Attenuation - GD (2) GD (2) AOUT DZF pin (4) 8192/fs 注： (1) ATT設定値 ATT遷移時間。例えば、Normal Speed Mode時、ATT設定値が“255”の場合は4080LRCK サイクルです。 (2) ディジタル入力に対するアナログ出力は群遅延(GD)をもちます。 (3) ソフトミュート開始後、までアテネーションされる前に解除されるとアテネーションが中断さ れ、同じサイクルでATT設定値まで復帰します。 (4) ゼロ検出するチャネルの入力データが8192回連続して“0”の場合、DZF pinは“H”になります。その 後、ゼロ検出するチャネルの入力データが“0”でなくなると、対応するチャネルのDZF pinが“L”に なります。 Figure 30. ソフトミュート機能とゼロ検出機能 016001925-J-00 2016/03 - 38 - [AK4438] ■ エラー検出 AK4438は、3項目のエラー検出が可能です(Table 19)。エラーが検出されるとLDOがパワーダウンし、 レジスタへのアクセスができなくなり、ディジタル回路の動作が停止します。一旦エラーが検出される と、エラーの原因が解決されても自動復帰はしません。PDN pin = “L”で、一旦リセットしてから、再立 ち上げを行ってください。I2C使用時は、ACKをモニタすることで、エラーが発生したことを検知でき ます。エラーが発生するとACKが返らなくなります。 エラー項目 エラー判定条件 1 内部リファレンス電圧エラー 内部リファレンス電圧が立ち上がらない 2 LDO過電圧検出 LDO電圧 > 1.5V (typ.) 3 LDO過電流検出 LDO電流 > 51mA (typ.) No Table 19. エラー検出 ■ システムリセット 電源 ON 時には、PDN pinに一度 “L” を入力してリセットして下さい。LDO, VCOMなど基準電圧のパワ ーダウンはPDN pin = “H”で解除され、その後1ms以降にレジスタの書き込みが可能になります。DACは MCLKおよびLRCKが入力された後、パワーアップします。MCLKおよびLRCK が入力されるまではパワ ーダウン状態です。 016001925-J-00 2016/03 - 39 - [AK4438] ■ パワーダウン機能 PDN pinを“L”にするとパワーダウン状態になり、アナログ出力はフローティング状態(Hi-Z)になります。 Figure 31にパワーダウン及びパワーアップ時のシステムタイミング例を示します。 Power PDN pin (1) LDOO pin (2) Internal PDN Internal State Reset Normal Operation(レジスタお書き込み、 DAC 入力可能 ) DAC In (Digital) “0”data “0”data GD (4) DAC Out (Analog) (3) GD (5) (5) (4) (6) Clock In Don’t care Don’t care MCLK,LRCK,BICK (8) DZF External Mute (7) Mute ON Mute ON 注： (1) AVDDおよびTVDD立ち上げと、PDNピンを800ns"L"にしてください。 (2) パワーアップ後、REF発生回路（アナログ基準電圧源）、LDO（内部ディジタル駆動用電源） が立ち上がります。また、コントロールレジスタが初期化されます。コントロールレジスタへ の設定はPDN pin＝“H”から1ms以上後に行ってください。 (3) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。 (4) パワーダウン時、アナログ出力はHi-Zです。 (5) PDN信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の場合で も出力されます。 (6) パワーダウン状態(PDN pin = “L”)では各クロック入力(MCLK, BICK, LRCK)を止めることができ ます。 (7) クリックノイズ(5)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング 例を示します。 (8) パワーダウン状態(PDN pin = “L”)では、DZF pinは“L”になります。 Figure 31. ピンパワーダウン／ピンパワーアップシーケンス例 016001925-J-00 2016/03 - 40 - [AK4438] ■ パワーオフ、リセット機能 RSTN 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 PW4-1 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 アナログ出力 DAC3 DAC2 Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z VCOM Hi-Z VCOM VCOM Hi-Z VCOM Hi-Z VCOM VCOM VCOM VCOM Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z VCOM Hi-Z VCOM VCOM Hi-Z VCOM Hi-Z VCOM VCOM VCOM VCOM Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Normal Hi-Z Normal Normal Hi-Z Normal Hi-Z Normal Normal Normal Normal Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Normal Hi-Z Normal Normal Hi-Z Normal Hi-Z Normal Normal Normal Normal DAC4 Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z VCOM VCOM VCOM VCOM VCOM VCOM VCOM VCOM Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Hi-Z Normal Normal Normal Normal Normal Normal Normal Normal DAC1 Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z VCOM Hi-Z Normal Hi-Z Normal Hi-Z Normal Hi-Z Normal Hi-Z Normal Hi-Z Normal Hi-Z Normal Hi-Z Normal Table 20. Power OFF and Reset Function 016001925-J-00 2016/03 - 41 - [AK4438] (1) パワーオフ機能 (PW4-1 bit) PW4-1 bitを“0”に設定するとDAC4-1が瞬時にパワーオフ状態になり、アナログ出力はフローティング状 態(Hi-Z)になります。RSTN bitを“0”にするとDACはリセットされ、デジタル部はパワーダウンします。 リセット時、DACがパワーオンし、MCLK、LRCK、BICKが供給されていればアナログ出力はVCOM電 圧になります(Table 20)。ビットパワーオフ、リセットで内部レジスタは初期化されません。Figure 32 にパワーオフ及びパワーオン時のシステムタイミング例を示します。 PW4-1bit Internal State Normal Operation Power-off D/A In (Digital) Normal Operation “0” data GD D/A Out (Analog) (1) GD (3) (2) (3) (1) (4) Clock In Don’t care MCLK, BICK, LRCK DZF External MUTE (6) (5) Mute ON (1) ディジタル入力に対するアナログ出力は群遅延(GD)を持ちます。 (2) パワーオフ時、アナログ出力はHi-Zです。 (3) 内部PW4-1信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の 場合でも出力されます。 (4) パワーオフ状態(PW4-1 bit= “0000”)では各クロック入力(MCLK, BICK, LRCK)を止めることがで きます。 (5) クリックノイズ(3)が問題になる場合はアナログ出力を外部でミュートして下さい。タイミング 例を示します。 (6) パワーオフ状態(PW4-1bit= “0000”)では、DZF pin は“L”になります。 Figure 32. Power-off/on Sequence Example 1 016001925-J-00 2016/03 - 42 - [AK4438] (2)リセット機能 (RSTN bit) RSTN bitを“0”にするとDACはリセットされますが、内部レジスタは初期化されません。この時、MCLK、 LRCK、BICKが供給されていればアナログ出力はVCOM電圧になり、DZF pinは“H”になります。Figure 33 にRSTN bitによるリセットシーケンスを示します。 RSTN bit 3~4/fs (5) 2~3/fs Internal RSTN bit Internal State Normal Operation Power-down D/A In (Digital) “0” data (1) D/A Out (Analog) Clock In BICK Normal Operation Digital Block GD GD (3) (2) (3) (1) Don’t care 2/fs (4) DZF 注： (1) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。 (2) RSTN bit = “0”時、アナログ出力はVCOMです。 (3) 内部RSTN信号のエッジ(“ ”)でクリックノイズが出力されます。このノイズはデータが“0”の場 合でも出力されます。 (4) DZF pinはRSTN bitの立ち下がりエッジで“H”になり、LSI内部のRSTN bitの立ち上がりエッジの 2/fs後、“L”になります。 (5) RSTN bitを書き込んでからLSI内部のRSTN bitが変化するまでの立ち下がり時に3 ~ 4/fsかかり ます。また、立ち上がり時に2 ~ 3/fsかります。 Figure 33. Reset Sequence Example 016001925-J-00 2016/03 - 43 - [AK4438] (3)MCLK停止によるリセット 動作中 (RSTN pin = “H”) にMCLKが止まった場合は、AK4438は自動的にリセット状態になり、アナロ グ出力はVCOM出力になります。MCLKを再入力後、リセット状態が解除され動作を再開します。MCLK を止めているときは、ゼロ検出機能は動作しません。 AVDD pin TVDD pin RSTN bit (1) Internal State Power-down D/A In (Digital) Power-down Normal Operation (2) GD (5) Hi-Z (3) (2) (5) (5) Clock In MCLK Stop MCLK External MUTE Normal Operation (4) GD D/A Out (Analog) Digital Circuit Power-down (6) (6) (6) Notes: (1) 電源投入後PDN pinを “L”からスタートし800ns以上の間、PDN pinを“L”にして下さい。 (2) ディジタル入力に対してアナログ出力は群遅延(GD)を持ちます。 (3) MCLK停止時、アナログ出力はVCOMを出力します。 (4) ディジタルデータの入力を止めることができます。この区間に“0”データを入力しておくことで、 MCLK再入力後のクリックノイズを軽減できます。 (5) PDN pinの立ち上がり(“”)及びMCLKの入力から、3~4LRCK以内にクリックノイズが出力されま す。このノイズはデータが“0”の場合でも出力されます。 (6) クリックノイズ(5)が問題になる場合はアナログ出力を外部でミュートしてください。タイミング 例をFigure 34に記します Figure 34. Reset Sequence Example2 016001925-J-00 2016/03 - 44 - [AK4438] ■ クロック同期化機能 AK4438は内部クロックFS1の立下りエッジが外部クロックのエッジから3/256fsの範囲内になるよう、 内部カウンタをリセットする機能を備えています。PCM modeで動作中にSYNCE bitを”1”に設定すると、 全てのチャネルの入力データが8192回連続して“0”の場合、もしくはRSTN bit= “0”の場合に、クロック 同期化機能が有効になります。PCM mode時はLRCKの立下りエッジ(データフォーマットI2S mode時は 立上りエッジ)に同期させます。 ゼロ検出もしくはRSTN bit= “0”の場合、アナログ出力はVCOM電圧になります。Figure 35に入力データ が8192回連続して“0”の場合のシーケンス、Figure 36にRSTN bitを用いたシーケンスを示します。 (1) 入力データが8192回連続して“0”の場合の同期化 入力データが8192回連続して “0”の場合、もしくはアッテネーション(ミュート) 設定により全チャネル のデータが8192回連続して “0”になった場合、同期化機能が有効になります。Figure 35に入力データが 8192回連続して“0”の場合のシーケンスを示します。 D/A In (Digital) SMUTE (1) (1) ATT_Level Attenuation - GD GD (4) AOUT DZF pin (2) 8192/fs (2) 8192/fs Operation (2) Internal Counter Reset Internal Data Reset GD Operation (2) (5) 4~5/fs (3) 注： (1) 内部データがATTの遷移時間についてはTable 14を参照してください。 (2) 全チャネルの入力データが8192回連続して“0”の場合、同期化機能は有効になります。 (3) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に “0” に固定します。 (4) 内部カウンタリセット時にクリックノイズが出力されることがあります。このノイズはデータが “0”の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力を外部でミュートし てください。 (5) 内部クロックと外部クロック入力が同期している場合は、同期化機能が有効であってもカウンタ リセットはされません。 Figure 35. 入力データが8192回連続して“0”の場合の同期化シーケンス 016001925-J-00 2016/03 - 45 - [AK4438] (2) RSTN-bitを用いたシーケンス RSTN bitを“0”にするとDZF pinは“H”になり、その後3～4/fs後にDACがリセットされアナログ出力が VCOM電圧になります。同期化機能は両方のDZF pinが “H”になると有効になります。 Figure 36にRSTN bitを用いた同期化シーケンスを示します。 RSTN bit 3~4/fs (4) 2~3/fs (4) Internal RSTN bit Internal State Normal Operation D/A In (Digital) force”0” (2) (3) D/A Out (Analog) Normal Operation Digital Block Power-down GD GD (3) (5) (5) 2/fs(4) DZF Operation (1) Internal Counter Reset Internal Data Reset 4~5/fs (2) 注： (1) DZF pinはRSTN bitの立ち下がりエッジで “H”になり、LSI内部のRSTN bitの立ち上がりエッジの 2/fs後 “L”になります。この間、同期化機能は有効になります。 (2) 内部カウンタリセット時は4~5/fsの間、内部データを強制的に “0”に固定します。 (3) ディジタル入力に対してアナログ出力は群遅延(GD)を持つため、RSTN bitに “0”を書き込む際は群 遅延期間以上の間無入力状態にしておくことを勧めます。 (4) RSTN bitを書き込んでからLSI内部のRSTN信号が変化するまでの立ち下がり時に3 ~4/fs かかり ます。また、立ち上がり時に2 ~ 3/fsかります。同期化機能はRSTN bit= “0”の書き込みと同時に有 効になるため、LSI内部のRSTN信号が “1”に変化する前に内部カウンタがリセットされる場合があ ります。 (5) 内部RSTN信号のエッジ(“ ”)や内部カウンタリセット時にクリックノイズが出力されます。この ノイズはデータが “0”の場合でも出力されます。クリックノイズが問題になる場合はアナログ出力 を外部でミュートしてください。 Figure 36. RSTN bitを用いた同期化シーケンス 016001925-J-00 2016/03 - 46 - [AK4438] ■ パラレルモード AK4438はI2C pin = “H”, PS pin = “H”とすることでパラレルモードを選択できます。パラレルモードでは レジスタ設定が必要な機能は使用できませんが、以下の2つの機能はピン設定により、使用することが 可能です。 ピンで設定できない機能は、レジスタのdefault設定で動作します。但し、システムクロックのみ強制的 にAuto Setting Modeに切り替わります（レジスタのdefault設定はManual Setting Mode） 。 ■ オーディオインターフェース TDM1-0, DIF pin により、オーディオインタフェースモードを設定できます(Table 21)。 TDM1 pin 0 0 0 0 1 1 1 1 TDM0 pin DIF pin 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 Table 21. Parallel Mode Mode Mode6 (Table 9) Mode7 (Table 9) Mode12(Table 9) Mode13(Table 9) Mode18(Table 9) Mode19(Table 9) Mode24(Table 9) Mode25(Table 9) ■ ソフトミュート SMUTE pinによりSMUTE信号を制御することにより、ソフトミュート機能を使用できます(Figure 30)。 016001925-J-00 2016/03 - 47 - [AK4438] ■ シリアルコントロールインタフェース AK4438の各機能はピンまたはレジスタで設定できます。レジスタへの書き込み方式は2種類(3線シリア ル、I2Cバス)あります。チップアドレスはCAD0, CAD1 pinの設定で決定されます。PDN pinを “L” にす ると内部レジスタ値は初期化されます。RSTN bitに “0” を書き込むと内部タイミング回路がリセットさ れます。但し、この時レジスタの内容は初期化されません。 * PDN = “L”時はコントロールレジスタへの書き込みはできません。 (1) 3線シリアルコントロールモード (I2C pin = “L”) このモードでは3線式シリアルI/F pin: CSN, CCLK, CDTIで書き込みを行います。I/F上のデータはChip address (2bit, C1/0), Read/Write (1bit, “1”固定, Write only), Register address (MSB first, 5bit)とControl data (MSB first, 8bit)で構成されます。データ送信側はCCLKの“”で各ビットを出力し、受信側は“”で取 り込みます。データの書き込みはCSNの“”で有効になります。CCLKのクロックスピードは5MHz (max) です。 PDN pinを“L”にすると内部レジスタ値が初期化されます。また、シリアルモードではRSTN bitに“0”を書 き込むと内部タイミング回路がリセットされます。但し、このときレジスタの内容は初期化されません。 CSN 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CCLK CDTI C1 C0 R/W A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 C1-C0: R/W: A4-A0: D7-D0: Chip Address (C1=CAD1, C0=CAD0) READ/WRITE (Fixed to “1”, Write only) Register Address Control Data Figure 37. Control I/F Timing * 3線シリアルモードはデータ読み出しをサポートしません。 * PDN pin = “L”時は、コントロールレジスタへの書き込みはできません。 * CSN = “L” 期間中に CCLKの“”が15回以下または17回以上の場合、データは書き込まれません。 016001925-J-00 2016/03 - 48 - [AK4438] (2) I2Cバスコントロールモード (I2C pin = “H”) AK4438のI2Cバスモードのフォーマットは、高速モード(max:400kHz)に対応しています。 (2)-1. WRITE命令 I2Cバスモードにおけるデータ書き込みシーケンスはFigure 38に示されます。バス上のICへのアクセス には、最初に開始条件 (Start Condition) を入力します。SCLラインが “H”の時にSDAラインを “H”から “L” にすると、開始条件が作られます(Figure 44)。開始条件の後、スレーブアドレスが送信されます。この アドレスは7ビットから構成され、8ビット目にはデータ方向ビット(R/W) が続きます。上位5ビットは “00100”固定、次の2ビットはアクセスするICを選ぶためのアドレスビットで、CAD1, CAD0 pinにより 設定されます(Figure 39)。アドレスが一致した場合、AK4438は確認応答 (Acknowledge) を生成し、命 令が実行されます。マスタは確認応答用のクロックパルスを生成し、SDAラインを解放しなければなり ません(Figure 45)。R/W bitが “0”の場合はデータ書き込み、R/W bitが “1”の場合はデータ読み出しを行 います。 第2バイトはサブアドレス(レジスタアドレス)です。サブアドレスは8ビット、MSB firstで構成され、上 位3ビットは “0”固定です(Figure 40)。第3バイト以降はコントロールデータです。コントロールデータ は8ビット、MSB firstで構成されます(Figure 41)。AK4438は、各バイトの受信を完了するたびに確認応 答を生成します。データ転送は、必ずマスタが生成する停止条件 (Stop Condition) によって終了します。 SCLラインが “H”の時にSDAラインを “L”から “H”にすると、停止条件が作られます(Figure 44)。 AK4438は複数のバイトのデータを一度に書き込むことができます。データを1バイト送った後、停止条 件を送らず更にデータを送ると、サブアドレスが自動的にインクリメントされ、次のデータは次のサブ アドレスに格納されます。アドレス “10H”にデータを書き込んだ後、さらに次のアドレスに書き込んだ 場合にはアドレス“00H”にデータが書き込まれます。 クロックが “H”の間は、SDAラインの状態は一定でなければなりません。データラインが “H”と “L”の間 で状態を変更できるのは、SCLラインのクロック信号が “L”の時に限られます(Figure 46)。SCLラインが “H”の時にSDAラインを変更するのは、開始条件、停止条件を入力するときのみです。 S T A R T SDA S T O P R/W="0" Slave S Address Sub Address(n) A C K Data(n) A C K Data(n+1) A C K Data(n+x) A C K A C K P A C K Figure 38. I2Cバスモードのデータ転送シーケンス 0 0 1 0 0 CAD1 CAD0 R/W A1 A0 D1 D0 (CAD1,CAD0は pinにより設定) Figure 39. 第1バイトの構成 0 0 0 A4 A3 A2 Figure 40. 第2バイトの構成 D7 D6 D5 D4 D3 D2 Figure 41. 第3バイト以降の構成 016001925-J-00 2016/03 - 49 - [AK4438] (2)-2. READ命令 R/W bitが “1”の場合、AK4438はREAD動作を行います。指定されたアドレスのデータが出力された後、 マスタが停止条件を送らず確認応答を生成すると、サブアドレスが自動的にインクリメントされ、次の アドレスのデータを読み出すことができます。アドレス “14H”のデータを読み出した後、さらに次のア ドレスを読み出す場合にはアドレス “00H”のデータが読み出されます。 AK4438はカレントアドレスリードとランダムリードの2つのREAD命令を持っています。 (2)-2-1. カレントアドレスリード AK4438は内部にアドレスカウンタを持っており、カレントアドレスリードではこのカウンタで指定さ れたアドレスのデータを読み出します。内部のアドレスカウンタは最後にアクセスしたアドレスの次の アドレス値を保持しています。例えば、最後にアクセス(READでもWRITEでも)したアドレスが “n”であ り、その後カレントアドレスリードを行った場合、アドレス “n+1”のデータが読み出されます。カレン トアドレスリードでは、AK4438はREAD命令のスレーブアドレス(R/W bit = “1”)の入力に対して確認応 答を生成し、次のクロックから内部のアドレスカウンタで指定されたデータを出力したのち内部カウン タを1つインクリメントします｡データが出力された後､マスタが確認応答を生成せず停止条件を送る と、READ動作は終了します。 S T A R T SDA S T O P R/W="1" Slave S Address Data(n) Data(n+1) MA AC SK T E R A C K Data(n+2) MA AC SK T E R Data(n+x) MA AC SK T E R MA AC SK T E R P MN AA SC T EK R Figure 42. カレントアドレスリード (2)-2-2. ランダムアドレスリード ランダムアドレスリードにより任意のアドレスのデータを読み出すことができます。ランダムアドレス リードはREAD命令のスレーブアドレス(R/W bit = “1”)を入力する前に、ダミーのWRITE命令を入力する 必要があります。ランダムアドレスリードでは最初に開始条件を入力し、次にWRITE命令のスレーブア ドレス(R/W bit = “0”)、読み出すアドレスを順次入力します。AK4438がこのアドレス入力に対して確認 応答を生成した後、再送条件、READ命令のスレーブアドレス(R/W bit= “1”)を入力します。AK4438はこ のスレーブアドレスの入力に対して確認応答を生成し、指定されたアドレスのデータを出力し、内部ア ドレスカウンタを1つインクリメントします。データが出力された後、マスタが確認応答を生成せず停 止条件を送ると、READ動作は終了します。 S T A R T SDA S T A R T R/W="0" Slave S Address Sub Address(n) A C K Slave S Address A C K S T O P R/W="1" Data(n) A C K Data(n+1) MA AC S K T E R Data(n+x) MA AC S T K E R MA AC S T K E R P MN A A S T C E K R Figure 43. ランダムアドレスリード 016001925-J-00 2016/03 - 50 - [AK4438] SDA SCL S P start condition stop condition Figure 44. 開始条件と停止条件 DATA OUTPUT BY TRANSMITTER not acknowledge DATA OUTPUT BY RECEIVER acknowledge SCL FROM MASTER 2 1 8 9 S clock pulse for acknowledgement START CONDITION Figure 45. I2Cバスでの確認応答 SDA SCL data line stable; data valid change of data allowed Figure 46. I2Cバスでのビット転送 016001925-J-00 2016/03 - 51 - [AK4438] ■ レジスタマップ Addr 00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 10H 11H 12H 13H 14H Register Name Control 1 Control 2 Control 3 L1ch ATT R1ch ATT Control 4 Control 6 Control 7 Control 8 Control 9 Control 10 Control 11 Control 12 L2ch ATT R2ch ATT L3ch ATT R3ch ATT L4ch ATT R4ch ATT D7 ACKS 0 0 ATT7 ATT7 INVL1 0 L3 L1 0 TDM1 ATS1 INVR4 MONO4 DEM41 ATT7 ATT7 ATT7 ATT7 ATT7 ATT7 D6 0 0 0 ATT6 ATT6 INVR1 0 R3 R1 0 TDM0 ATS0 INVL4 MONO3 DEM40 ATT6 ATT6 ATT6 ATT6 ATT6 ATT6 D5 0 SD 0 ATT5 ATT5 INVL2 0 L4 L2 0 SDS1 0 INVR3 MONO2 DEM31 ATT5 ATT5 ATT5 ATT5 ATT5 ATT5 D4 0 DFS1 0 ATT4 ATT4 INVR2 0 R4 R2 0 SDS2 SDS0 INVL3 0 DEM30 ATT4 ATT4 ATT4 ATT4 ATT4 ATT4 D3 DIF2 DFS0 MONO1 ATT3 ATT3 SELLR2 0 0 0 0 PW2 PW4 0 SELLR4 0 ATT3 ATT3 ATT3 ATT3 ATT3 ATT3 D2 DIF1 DEM11 DZFB ATT2 ATT2 0 0 0 0 0 PW1 PW3 0 SELLR3 0 ATT2 ATT2 ATT2 ATT2 ATT2 ATT2 D1 DIF0 DEM10 SELLR1 ATT1 ATT1 DFS2 0 0 0 0 DEM21 0 0 0 0 ATT1 ATT1 ATT1 ATT1 ATT1 ATT1 D0 RSTN SMUTE SLOW ATT0 ATT0 SSLOW 0 SYNCE 0 0 DEM20 0 0 0 0 ATT0 ATT0 ATT0 ATT0 ATT0 ATT0 注: アドレス15H1FHは書き込み不可です。“0”で指定されたビットへの “1”の書き込みは禁止です。 PDN pin を “L” にすると、レジスタ値は初期化されます。 RSTN bit を “0” にすると、内部のタイミングがリセットされ、DZF pin が “H” になります。但し、 レジスタ値は初期化されません。 016001925-J-00 2016/03 - 52 - [AK4438] ■ 詳細説明 Addr 00H Register Name Control 1 R/W Default D7 ACKS R/W 0 D6 0 R/W 0 D5 0 R/W 0 D4 0 R/W 0 D3 DIF2 R/W 1 D2 DIF1 R/W 1 D1 DIF0 R/W 0 D0 RSTN R/W 1 RSTN: 内部タイミングリセット 0: リセット DZF pinは “H” になりますが、レジスタ値は初期化されません。 1: 通常動作 (default) “0”で内部タイミング回路がリセットされますが、レジスタの内容は初期化されません。 DIF2-0: オーディオデータインタフェースモード選択 (Table 9) 初期値: “110” (mode 6 : 32bit前詰め) ACKS: クロック自動認識モード有効 0: 無効, Manual Setting Mode (default) 1: 有効, Auto Setting Mode ACKS bit= “1”のとき、MCLK周波数は自動検出されます。 Addr 01H Register Name Control 2 R/W Default D7 0 R/W 0 D6 0 R/W 0 D5 SD R/W 1 D4 DFS1 R/W 0 D3 DFS0 R/W 0 D2 DEM11 R/W 0 D1 DEM10 R/W 1 D0 SMUTE R/W 0 SMUTE: ソフトミュート機能有効 0: 通常動作 (default) 1: 全DAC出力がソフトミュートされます。 DEM11-10: DAC1のディエンファシス応答コントロール (Table 8) 初期値: “01”, OFF DFS2-0: サンプリングスピードコントロール (Table 1) 初期値: “000” (Normal Speed) DFS2-0 bitを切り替えた場合、クリックノイズが発生します。 SD: Short delay Filter Enable (Table 11) 0: Sharp roll off filter or Slow roll off filter 1: Short delay Sharp roll off filter or Short delay Slow roll off filter (default) 016001925-J-00 2016/03 - 53 - [AK4438] Addr 02H Register Name Control 3 R/W Default D7 0 R/W 0 D6 0 R/W 0 D5 0 R/W 0 D4 0 R/W 0 D3 MONO1 R/W 0 D2 DZFB R/W 0 D1 SELLR1 R/W 0 D0 SLOW R/W 0 D2 ATT2 ATT2 R/W 1 D1 ATT1 ATT1 R/W 1 D0 ATT0 ATT0 R/W 1 SLOW: Slow Roll-off Filter Enable (Table 11) 0: Sharp Roll-off Filter (default) 1: Slow Roll-off Filter SELLR1: The data selection of DAC1 (Table 15) 初期値: “0” DZB: Inverting Enable of DZF (Table 12) 0: DZF pin goes “H” at Zero Detection (default) 1: DZF pin goes “L” at Zero Detection MONO1: MONO1 bitが“1”の時DAC1がモノラル出力になります (Table 15) 0: Stereo mode (default) 1: MONO mode Addr 03H 04H Register Name L1ch ATT R1ch ATT R/W Default D7 ATT7 ATT7 R/W 1 D6 ATT6 ATT6 R/W 1 D5 ATT5 ATT5 R/W 1 D4 ATT4 ATT4 R/W 1 D3 ATT3 ATT3 R/W 1 ATT7-0: アテネーションレベル(Table 13) 初期値: “FF” (0dB) Addr 05H Register Name Control 4 R/W Default D7 INVL1 R/W 0 D6 INVR1 R/W 0 D5 INVL2 R/W 0 D4 INVR2 R/W 0 D3 SELLR2 R/W 0 D2 0 R/W 0 D1 DFS2 R/W 0 D0 SSLOW R/W 0 SSLOW: Digital Filter bypass mode Enable (Table 11) 0: Disable (default) 1: Enable DFS2-0: サンプリングスピードコントロール (Table 1) 初期値: “000” (Normal Speed) DFS2-0 bitを切り替えた場合、クリックノイズが発生します。 SELLR2: The data selection of DAC2 (Table 16) 初期値: “0” INVL1: AOUTL1出力位相反転ビット (Table 15) INVR1: AOUTR1出力位相反転ビット (Table 15) INVL2: AOUTL2出力位相反転ビット (Table 16) INVR2: AOUTR2出力位相反転ビット (Table 16) 0: 正転 (default) 1: 反転 016001925-J-00 2016/03 - 54 - [AK4438] Addr 07H Register Name Control 6 R/W Default D7 L3 R/W 0 D6 R3 R/W 0 D5 L4 R/W 0 D4 R4 R/W 0 D3 0 R/W 0 D2 0 R/W 0 D1 0 R/W 0 D0 SYNCE R/W 1 D3 0 R/W 0 D2 0 R/W 0 D1 0 R/W 0 D0 0 R/W 0 D3 PW2 R/W 1 D2 PW1 R/W 1 D1 DEM21 R/W 0 D0 DEM20 R/W 1 SYNCE: SYNC Mode Enable 0: SYNC Mode Disable 1: SYNC Mode Enable (default) L3-4, R3-4: Zero Detect Flag Enable Bit for the DZF pin 0: Disable(default) 1: Enable Addr 08H Register Name Control 7 R/W Default D7 L1 R/W 0 D6 R1 R/W 0 D5 L2 RD 0 D4 R2 RD 0 L1-2, R1-2: Zero Detect Flag Enable Bit for the DZF pin 0: Disable(default) 1: Enable Addr 0AH Register Name Control 8 R/W Default D7 TDM1 R/W 0 D6 TDM0 R/W 0 D5 SDS1 R/W 0 D4 SDS2 R/W 0 DEM21-20: DAC2のディエンファシス応答コントロール (Table 8) 初期値: “01”, OFF PW2-1: Power Down control for DAC PW2: Power management for DAC2 0: DAC2 power OFF 1: DAC2 power ON (default) PW1: Power management for DAC1 0: DAC1 power OFF 1: DAC1 power ON (default) SDS2-0: DAC1-4のデータ選択 0: 通常動作 1: 別スロットのデータを出力 (Table 10) 初期値は“000”です。 TDM1-0: TDMフォーマット選択 (Table 9) 初期値は“00”です。 016001925-J-00 2016/03 - 55 - [AK4438] Addr 0BH Register Name Control 9 R/W Default D7 ATS1 R/W 0 D6 ATS0 R/W 0 D5 0 R/W 0 D4 SDS0 R/W 0 D3 PW4 R/W 1 D2 PW3 R/W 1 D1 0 R/W 0 D0 0 R/W 0 PW4-3: Power Down control for DAC PW4: Power management for DAC4 0: DAC4 power OFF 1: DAC4 power ON (default) PW3: Power management for DAC3 0: DAC3 power OFF 1: DAC3 power ON (default) SDS2-0: DAC1-4のデータ選択 0: 通常動作 1: 別スロットのデータを出力 (Table 10) 初期値は“000”です。 ATS1-0: Transition Time between Set Values of ATT7-0 bits (Table 14) 初期値: “00” Addr 0CH Register Name Control 6 R/W Default D7 INVR4 R/W 0 D6 INVL4 R/W 0 D5 INVR3 R/W 0 D4 INVL3 R/W 0 D3 0 R/W 0 D2 0 R/W 0 D1 0 R/W 0 D0 0 R/W 0 D4 0 R/W 0 D3 SELLR4 R/W 0 D2 SELLR3 R/W 0 D1 0 R/W 0 D0 0 R/W 0 INVL3: AOUTL3出力位相反転ビット (Table 17) INVR3: AOUTR3出力位相反転ビット (Table 17) INVL4: AOUTL4出力位相反転ビット (Table 18) INVR4: AOUTR4出力位相反転ビット (Table 18) 0: 正転 (default) 1: 反転 Addr 0DH Register Name Control 6 R/W Default D7 MONO4 R/W 0 D6 MONO3 R/W 0 D5 MONO2 R/W 0 SELLR3: The data selection of DAC3 (Table 17) SELLR4: The data selection of DAC4 (Table 18) 初期値: “0” MONO2: MONO2 bitが“1”の時DAC2がモノラル出力になります(Table 16) MONO3: MONO3 bitが“1”の時DAC3がモノラル出力になります(Table 17) MONO4: MONO4 bitが“1”の時DAC4がモノラル出力になります(Table 18) 0: Stereo mode (default) 1: MONO mode 016001925-J-00 2016/03 - 56 - [AK4438] Addr 0EH Register Name Control 6 R/W Default D7 DEM41 R/W 0 D6 DEM40 R/W 1 D5 DEM31 R/W 0 D4 DEM30 R/W 1 D3 0 R/W 0 D2 0 R/W 0 D1 0 R/W 0 D0 0 R/W 0 DEM31-30: DAC3のディエンファシス応答コントロール (Table 8) DEM41-40: DAC4のディエンファシス応答コントロール (Table 8) 初期値: “01”, OFF Addr 0FH 10H 11H 12H 13H 14H Register Name L2ch ATT R2ch ATT L3ch ATT R3ch ATT L4ch ATT R4ch ATT R/W Default D7 ATT7 ATT7 ATT7 ATT7 ATT7 ATT7 R/W 1 D6 ATT6 ATT6 ATT6 ATT6 ATT6 ATT6 R/W 1 D5 ATT5 ATT5 ATT5 ATT5 ATT5 ATT5 R/W 1 D4 ATT4 ATT4 ATT4 ATT4 ATT4 ATT4 R/W 1 D3 ATT3 ATT3 ATT3 ATT3 ATT3 ATT3 R/W 1 D2 ATT2 ATT2 ATT2 ATT2 ATT2 ATT2 R/W 1 D1 ATT1 ATT1 ATT1 ATT1 ATT1 ATT1 R/W 1 D0 ATT0 ATT0 ATT0 ATT0 ATT0 ATT0 R/W 1 ATT7-0: アテネーションレベル(Table 13) 初期値: “FF” (0dB) 016001925-J-00 2016/03 - 57 - [AK4438] 13. 外部接続回路例 ■ システム接続例 L1ch out R1ch out L2ch out R2ch out L3ch out R3ch out L4ch out R4ch out Power Supply 3.0 3.6V 21 20 19 18 VCOM VREFL VREFH AOUTR2 17 22 VSS2 AOUTL2 23 AVDD AOUTR3 AOUTR1 16 26 AOUTL4 AOUTL1 15 27 AOUTR4 PS/CAD0_SPI 14 28 TEST CAD0_I2C/CSN/DIF 13 SCL/CCLK/TDM1 12 AK4438 Top View 29 I2C 30 TVDD SDA/CDTI/TDM0 11 31 VSS1 SMUTE/CAD1 10 32 LDOO PDN P BICK LRCK SDTI1 SDTI2 SDTI3 SDTI4 DZF 3 4 5 6 7 8 0.1u 2 2.2u 25 MCLK 10u + 10u + 0.1u 1 Power Supply 1.7 3.6V H : I2C L : SPI AOUTL3 24 10u 2.2u + 0.1u 9 Analog Ground Digital Ground Analog Ground Digital Ground DSP Figure 47. システム接続例 注: AK4438はスムージングフィルタを内蔵しています。 016001925-J-00 2016/03 - 58 - [AK4438] 1. グランドと電源のデカップリング 電源とグランドの取り方には十分注意して下さい。通常AVDD, TVDDにはシステムのアナログ電源を供 給します。AVDD, TVDDが別電源で供給される場合は、電源立ち上げシーケンスを考える必要はありま せん。VSS1とVSS2はアナロググランドに接続して下さい。システムのグランドはアナログとディジタ ルで分けて配線し、PCボード上の電源に近いところで接続して下さい。小容量のデカップリングコンデ ンサはなるべく電源ピンの近くに接続して下さい。 2. 基準電圧 VREFH pin とVREFL pin の電位差によりアナログ出力のフルスケールを決定します。電源の揺れによる 特性への影響を抑えるため、AVDD pin とVREFH pin及び VSS2 pin とVREFL pinを分離していますが、 VREFH pinはAVDDに、VREFL pin はVSSに接続してください。VREFH pinとVREFL pinとの間に0.1µF のセラミックコンデンサと10µFの電解コンデンサを接続してください。 VCOMはAVDDx1/2電圧を出力しており、アナログ信号のコモン電圧として使われます。このピンには 高周波ノイズを除去するために2.2F ±50% (温度特性を含む)のセラミックコンデンサをVSS2との間に 接続して下さい。セラミックコンデンサはピンに出来るだけ近づけて接続して下さい。有極性のコンデ ンサを使用する場合、正極端子をVCOM側に接続してください。VCOM pinから電流を取ってはいけま せん。また、ディジタル信号、特にクロック信号は変調器へのカップリングを避けるためVREFH, VCOM からできるだけ離して下さい。 LDOOは1.2Vの電圧を出力しており、内部ディジタル回路を駆動するための電源として使われます。こ のピンには、LDOを安定化させるために2.2F ±50% (温度特性を含む) のセラミックコンデンサをVSS1 との間に接続してください。セラミックコンデンサはピンに出来るだけ近づけて接続して下さい。有極 性のコンデンサを使用する場合、正極端子をVCOM側に接続してください。LDOO pinから電流を取っ てはいけません。 3. アナログ出力 DAC出力の出力レンジはVCOM電圧を中心に0.86xVREFH Vpp (typ)です。入力コードのフォーマットは 2’sコンプリメント(2の補数)で、7FFFFFFFH (@32bit)に対しては正のフルスケール、80000000H (@32bit)に対しては負のフルスケール、00000000H (@32bit)での理想値はVCOM電圧が出力されます。 ΔΣ変調器が発生する帯域外ノイズ(シェーピングノイズ) はシングルエンド出力時には内蔵のスイッチ トキャパシタフィルタ(SCF)と連続フィルタ(CTF)で除去されます。本LSIのアナログ出力はVCOM電圧 に対して数mV程度のオフセットを持つため通常の使用ではコンデンサでDC成分をカットします。 016001925-J-00 2016/03 - 59 - [AK4438] 4. 外部アナログ出力回路 この回路の出力レベルは2.83Vpp (AK4438: typ. 2.83Vpp)です。アナログ出力は VCOM + 数 mV 程度の DC オフセットを持つため、通常の使用ではコンデンサで DC 成分をカットします。HPFのカットオフ 周波数は下式により決まります。 fc= 1/(2 × π × R × C) [Hz] Cは外部DCカットコンデンサ、Rは負荷抵抗を表します。C = 1μF で R = 10kΩのとき、 fc = 16Hz にな ります。 AK4438 AOUT Analog Out C=1F R=10k 2.83Vppv (typ) Figure 48. Output Buffer Circuit Example 016001925-J-00 2016/03 - 60 - [AK4438] 14. パッケージ ■ 外形寸法図 32-pin QFN (Unit: mm) ■ 材質・メッキ仕様 パッケージ材質: リードフレーム材質: 端子処理: エポキシ系樹脂、ハロゲン(臭素、塩素)フリー 銅 半田(無鉛)メッキ 016001925-J-00 2016/03 - 61 - [AK4438] ■ マーキング 4438 XXXX 1 1) Pin #1 indication 2) Date Code: XXXX (4 digits) 3) Marking Code: 4438 15. オーダリングガイド ■ オーダリングガイド AK4438VN AKD4438 -40 +105C 評価ボード 32-pin QFN (0.5mm pitch) 16. 改訂履歴 Date (Y/M/D) 16/03/04 Revision 00 Reason 初版 Page Contents 016001925-J-00 2016/03 - 62 - [AK4438] 重要な注意事項 0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を 検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社 特約店営業担当にご確認ください。 1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任にお いて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対 し、弊社はその責任を負うものではありません。 2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用 機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、 生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を 要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別 途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。 万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責 任を一切負うものではありません。 3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場 合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産 等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に 必要な安全設計を行うことをお願いします。 4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出ま たは非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法 令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法 令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでくだ さい。 5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用 される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客 様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかね ます。 6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。 7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを 禁じます。 016001925-J-00 2016/03 - 63 -