FEJ 74 02 141 2001

富士時報
Vol.74 No.2 2001
600 V スーパー LLD
北村 祥司（きたむら しょうじ）
松井 俊之（まつい としゆき）
まえがき
生させ，高調波電流の発生源となり，機器誤動作や電力供
給の力率低下などの問題を引き起こしている。そして近年
富士電機は，電源用途向け整流ダイオードとして，低損
新たに高調波ノイズに対するガイドラインが設けられ，力
失高速ダイオード（LLD：Low Loss fast recovery Diode）
率を改善するコンバータへの要求が高まっている。しかし
や シ ョ ッ ト キ ー バ リ ヤ ダ イ オ ー ド （ SBD： Schottky
これらのコンバータでは，付加した力率改善回路のスイッ
Barrier Diode）など各種ダイオードの製品化，系列化を
チング損失によりさらなる損失増加が懸念されている。
図ってきた。現在，①低損失・高効率，②低ノイズ，③小
力率改善回路は，整流回路にチョッパ回路を接続して，
型・軽量を基本コンセプトに特色のあるチューンアップ製
入力電流を正弦波状に制御し波形改善を図るものである。
品の開発を行っている。本稿では，スイッチング電源用の
その制御方式としては，リアクトル電流を不連続とする方
整流ダイオードとして，逆電圧が 600 V でかつ超高速，ソ
式と連続とする方式がある。電流不連続方式は，制御回路
フトリカバリーを特徴とする 600 V スーパー LLD を新た
が簡単で小容量電源（＜ 200 W）に主に用いられる。この
に開発したので紹介する。
場合は，ダイオードのスイッチング損失は問題とならず，
順損失低減のためのさらなる低順方向電圧（VF）化が要
背 景
求される。電流連続方式は，主に数百 kW 以上の電源に
用いられ，この場合は順方向通電時でのスイッチオフ
商用電源を使用している電子回路に採用されている
AC-DC
（MOSFET オン時）となるため，スイッチング損失，高
変換では，半導体デバイスを用い，小型・軽量化
調波ノイズの発生低減が最も重要となり，そのためには，
を特徴とするスイッチング電源が多く使用されている。そ
ダイオードの逆回復電流の低減およびソフトリカバリー化
の入力整流部には，コンデンサインプット型整流回路が多
が必要になる。さらに順損失低減のための低 VF 化は当然
く用いられているが，これがひずみの大きな電流波形を発
である。図１に代表的な昇圧チョッパ型力率改善回路と電
図１ 力率改善回路と波形
AC
ライン
整流器
インダクタ
L
チョッパ回路
ダイオード
D
Q
スイッチング素子
MOSFET
CH 1 100 V/div
CH 2 2 A/div
50 ns/div
I
平滑コンデンサ
CH 1 100 V/div
CH 2 2 A/div
負
荷
50 ns/div
V
I
V
北村 祥司
松井 俊之
小容量ダイオードの開発設計に従
小容量ダイオードの設計開発に従
事。現在，富士日立パワーセミコ
事。現在，富士日立パワーセミコ
ンダクタ
（株）
松本事業所開発設計
ンダクタ
（株）
松本事業所開発設計
部チームリーダー。
部主任。
141（41）
富士時報
600 V スーパー LLD
Vol.74 No.2 2001
流連続方式での，MOSFET オン時（ダイオードオフ時）の
リカバリー（S ＞ 1）の特性が必要となる。
ダイオード D と MOSFET Q での電流・電圧波形を示す。
今回は，市場要求から電流連続方式用 600 V LLD の開
発を行った。その要求特性をまとめると以下のとおりであ
３.３ シミュレーション
開発効率化のため，逆回復特性のデバイスシミュレーショ
ンを実施した。まず図２に示した構造での，ライフタイム
る。
キラー条件を変えた 2 素子（1，2）について，二次元シミュ
（1） 低逆回復電流
（2 ） ソフトリカバリー
に示
レーション結果と，実測結果との整合の一例を図４
（a）
（3） 低 VF
す。シミュレーションには，各層の厚み，不純物分布，さ
らに電子，ホールに対するライフタイム分布を考慮してい
素子設計
る。1，2 ともに計算値は実測値とよく一致し，逆回復特
（b）
性のシミュレーション手法の妥当性を示している。図４
は，上記計算でのホール濃度分布を示す。逆回復電流は
３.１ 素子構造
図２ に 600 V スーパー LLD の素子断面構造を示す。基
n−層内のホール濃度に依存することが分かる。
本構造は，n＋基板上に低濃度の n−層を形成後，p＋層を不
図５ は，n−層厚さ（Wb）を変えた 2 素子（a，b）の逆
純物拡散で形成する pin 構造であり，さらにライフタイム
の逆回復
回復特性のシミュレーション結果を示す。図５
（a）
キラーを導入している。耐圧構造は，外周のガードリング
波形では，a はソフトリカバリー（S ＝ 1.3）
，b はハード
とパッシベーション膜で構成する。
（b）
，
にはこ
リカバリー（S ＝ 0.7）となっている。 図５
（c）
逆回復特性は，pin 構造の最適化で改善を図る。特に，
の素子の逆回復時のホール分布の時間経過を示している。
逆回復電流と順方向電圧（VF）とのトレードオフ改善が
逆回復電流が，IRP に達した後に n−層と n＋基板間にホー
ポイントである。pin 構造の設計パラメータとしては，p＋
ルが残っていれば空乏層が緩やかにのびてソフトリカバリー
層不純物濃度，p＋層拡散深さ（xj）
，n−層厚さ（Wb）など
特性となることが分かる。このように LLD の過渡特性は
を考慮し，後述するシミュレーション解析を基に新規設計
ホール分布に強く依存することがシミュレーションから確
を行った。また，逆耐圧 600 V の確保はガードリング配置
の最適化で達成した。
図３ ダイオードの逆回復特性
I
３.２ 逆回復特性
図３にダイオードの逆回復特性の電流・電圧波形を示す。
dI F
dt
IF
Q rr
t
0
ダイオードが順バイアスされているとき，順方向電流（IF）
I RP
に比例した蓄積電荷（Qrr）を持つ。MOSFET オンでダ
ソフト性
t2
S＝
t1
t1 t2
イオードが電流転換するとき，IF は回路のインダクタン
t rr
スと電圧で決まる速さ（dIF/dt）で減少する。しかしなが
V
ら，上記 Qrr のためダイオードとその周辺回路を循環する
逆電流（ピーク電流：IRP）が流れ，この電流が損失を発
VF
0
t
V PK
生させる。Qrr がなくなり逆電流がなくなるまでの時間を
VR
逆回復時間（trr）とし，さらに図のように t1，t2 を定義す
る。ソフト性は，S ＝ t2 /t1 で表現する。S が小さい素子で
は，逆方向電流 I ＝ IRP となった後，急激に電流が減少し，
図３に示したように電圧の跳ね上がりを生じ，これがノイ
図４ 逆回復特性シミュレーション（1）
5
：実測値
：計算
4
図２ 素子断面構造
3
Wb
p
＋
n
−
xj
電極
1
0
−1
2
−2
ガードリング
n＋
142（42）
パッシベーション膜
I（A）
2
電極
−3
1
−4
−5
0
50
100
時間（ns）
150
（a）実測結果との整合
ホール濃度（cm−3）at I ＝ I F（5A）
ズ発生の原因となる。したがって緩やかに減少するソフト
1020
1019
1018
1017
1 2
1016
1015
xj
Wb
1014
1013
0 10 20 30 40 50 60 70
表面からの深さ（ m）
（b）ホ−ル濃度分布
富士時報
600 V スーパー LLD
Vol.74 No.2 2001
認できる。以上のような手法で，各種設計パラメータによ
素子特性
る逆回復特性の変化を調査した。図６にその一例として，
−
＋
（a ＞ b ＞ c）で，p 層濃度およ
３種類の n 層厚さ（Wb）
びライフタイム分布を変化させたときの 100 ℃での順方向
力率改善回路用途として，新規 LLD を設計，試作した。
電圧（VF）と逆回復電流ピーク値（IRP）の相関を示す。
本素子は，上記シミュレーション結果を参考にして，p 層
VF と IRP はトレードオフの関係にあることが分かる。こ
濃度，拡散深さ，キャリヤライフタイム，n−層厚さ（Wb）
こで図中の境界はソフトリカバリーとハードリカバリーの
の最適化を図ったものである。図７に一連の試作結果の逆
境界（S ＝ 1）を示す。n−層が厚くなればソフト性が増す
（従来品との比で表示）と順方向
回復電流ピーク値（IRP）
が，VF − IRP トレードオフは悪化する。
電圧（VF）の測定値を示す。従来品に比べて，IRP は大幅
したがって，設計指針としては VF − IRP トレードオフ
改善とソフト性を両立させるよう，パラメータの最適化を
図６ 逆回復特性シミュレーション（3）
図ることになる。
6.0
100 ℃
S ＝1
5.0
I RP（A）
ソフトリカバリー
図５ 逆回復特性シミュレーション（2）
5
4.0
3.0
W b：a
2.0
b
c
4
ハードリカバリー
1.0
3
I（A）
a
2
0
0
b
0.5
1.0
1.5
2.0
1
2.5
V F（V）
3.0
3.5
4.0
4.5
0
−1
図７ 開発品試作結果
−2
−3
0
100
50
150
200
時間（ns）
250
300
1.1
1.0
1018
xj
I RP/ I RP（従来品）
（a）逆回復波形
Wb
1017
濃度（cm−3）
10
16
①
1015
② ③ ④
1014
10
10
⑤
1011
従来品
0.8
0.7
0.6
開発品
0.5
0.4
0.3
0.2
13
12
0.9
V F（V）
① ＝0
t
② ＝
I
I RP
③ I RP から7 ns後
④ I RP から13 ns後
⑤ I RP から20 ns後
図８ 逆回復特性電流波形
1010
表面からの深さ（ m）
（b）素子aのホール分布の時間経過
1018
xj
Wb
1017
濃度（cm−3）
1016
①
1015
1014
10
②
0
13
③
1012
1011
④
⑤
1010
表面からの深さ（ m）
（c）素子bのホール分布の時間経過
I F ＝5 A
dI
＝−100 A/ s
dt
143（43）
富士時報
600 V スーパー LLD
Vol.74 No.2 2001
図９ 順方向電流・電圧特性
表１ 特性比較表（実測例）
項目
T j ＝100 ℃ T j ＝125 ℃
T j＝25 ℃
T j ＝100 ℃
10 T j ＝125 ℃
T j ＝25 ℃
開発品
従来品
IR
25℃
V R ＝600 V
条 件
1.5
4.5
VF
25℃
I F ＝10 A
2.8
1.3
V
35
50
ns
60
70
ns
1.4
2.7
A
2.3
4.5
A
25℃
t rr
100℃
5
25℃
順方向電流 I F（A）
I RP
I F ＝5 A
dl /dt ＝100 A/ s
100℃
1
単位
A
図１１ 実装試験での波形
0.5
50
s
50
s
I
0
：従来品
：開発品
0.1
0.5
1.0
1.5 2.0 2.5 3.0
順方向電圧 VF（V）
3.5
I
V
0
4.0
（a）600 V LLD波形
V
（b）MOSFET波形
図１０ 逆方向電流・電圧特性
また図９に順方向特性を，図１０に逆方向特性を示す。
表１に開発品と従来品の特性比較結果を示す。この表か
T j ＝125 ℃
T j ＝100 ℃
10
ら分かるように，従来品より VF は少々増加しているもの
の，逆回復特性（trr，IRP）は，25 ℃，100 ℃とも大幅に
−1
T j ＝125 ℃
改善されている。
逆方向電流 I R（mA）
T j ＝100 ℃
実装試験結果
10−2
T j ＝25 ℃
T j ＝25 ℃
10
従来品
−3
サーバ電源の力率改善回路を模擬した実装試験装置を用
い，開発品の特性向上を確認した。 図１１にダイオードと
MOSFET での電流・電圧波形を示す。MOSFET のター
開発品
10−4
ンオン損失の低減により，MOSFET の温度上昇は，従来
品実装時より，10 ℃程度の低減を確認した。
あとがき
10−5
0
100 200 300 400 500 600 700
逆方向電圧 V R（V）
以上，力率改善回路用に開発を行った 600 V スーパー
LLD について概要を紹介した。今回の開発は，5 A，8 A，
10 A 定格を予定しており，製品外形は TO-220，TO-3P
に低減されていることが分かる。また，ソフト性も改善さ
を用意している。この分野は今後ますます市場を拡大して
れている。図中の矢印のポイントの逆回復特性波形を図８
いくことが予測されており，さらなる低損失化，高性能化
に示す。従来品に比べ，IRP は 40 ％以上低減され，ソフト
のためダイオードの特性改善を図り，系列化を進めていく
リカバリーな特性（S ＝ 1.3）が得られている。
予定である。
144（44）
＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する
商標または登録商標である場合があります。