Data Sheet

LPC4350/30/20/10
32 位 ARM Cortex-M4/M0 MCU ；最高 264 kB SRAM ；以太网；
2 个高速 USB 控制器；高级可配置外设
修订版： 3.1 — 2012 年 1 月 5 日
客观数据手册
1. 简介
LPC4350/30/20/10 是针对嵌入式应用的 ARM Cortex-M4 微控制器，搭载 1 个 ARM
Cortex-M0 协处理器、高达 264 kB SRAM、高级可配置外设（如状态可配置定时器 (SCT)
和串行通用 I/O (SGPIO) 接口）、2 个高速 USB 控制器、以太网、液晶显示器、1 个外部存
储控制器和多个数字和模拟外设。 LPC4350/30/20/10 系列 CPU 工作频率高达 204MHz。
ARM Cortex-M4 是下一代 32 位微控制器内核，具有低功耗、易调试、易集成等多种系统
增强优势。 ARM Cortex-M4 内核 CPU 采用 3 级流水线和哈佛架构，具有独立的本地指令
和数据总线以及用于系统外设的第三总线，同时还包含一个支持不确定分支操作的内部预
取单元。 ARM Cortex-M4 支持单周期数字信号处理和 SIMD 指令。内核集成硬件浮点处理
器。
ARM Cortex-M0 协处理器是一款易用性能突出的高能效 32 位内核，其代码和工具均与
Cortex-M4 兼容。作为现有 8/16 位微处理器的替代器件，Cortex-M0 协处理器提供高达 204
MHz 的卓越性能，采用简单的指令集，代码尺寸也有所降低。
注：本数据手册描述的是 LPC4350/30/20/10 器件的 “A”修订版。与以前的版本相比，在
以下方面进行了更新：
•
•
•
•
•
工作频率升至 204 MHz。
增加了 C_CAN1。
引脚多路复用增至 9 级。
更新了 GPIO。
更新了引脚说明。
2. 特性和优势
 Cortex-M4 处理器内核
 ARM Cortex-M4 处理器，工作频率高达 204 MHz。
 ARM Cortex-M4 内置存储器保护单元 (MPU)，支持 8 个区域。
 ARM Cortex-M4 内置可嵌套中断向量控制器 (NVIC)。
 硬件浮点单元。
 非屏蔽中断 (NMI) 输入。
 JTAG 和串行线调试 (SWD)、串行线路、 8 个中断点及 4 个观察点。
 强化的跟踪模块 (ETM) 和强化的跟踪缓冲区 (ETB) 支持。
 系统定时器。
 Cortex-M0 处理器内核
 ARM Cortex-M0 协处理器能分担 ARM Cortex-M4 主应用处理器的负荷。
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
 工作频率高达 204 MHz。
 JTAG、串行线调试和内置 NVIC。
 片内存储器
 最高 264 kB SRAM，供代码和数据使用。
 多个 SRAM 块，支持独立总线存取。 2 个 SRAM 块可以独立进入掉电模式。
 64 kB ROM，含引导代码和片内软件驱动程序。
 128 位通用一次性可编程 (OTP) 存储器。
 可配置的数字外设
 串行 GPIO (SGPIO) 接口。
 位于 AHB 上的状态可配置定时器 (SCT) 子系统。
 全局输入多路复用器阵列(GIMA)允许将多个输入和输出交叉连接至事件驱动型外设
（如定时器、 SCT 和 ADC0/1）。
 串行接口
 四通道 SPI 闪存接口 (SPIFI)，搭载 4 个通道，吞吐量高达 40 Mb/ 秒。
 10/100T以太网MAC，搭载RMII和MII接口以及DMA支持，在低CPU负载下也可实现
高吞吐量。支持 IEEE 1588 时间戳 / 高级时间戳 (IEEE 1588-2008 v2)。
 1 个高速 USB 2.0 主机 / 设备 /OTG 接口，搭载 DMA 支持和片内高速 PHY。
 1 个高速 USB 2.0 主机 / 设备接口，搭载 DMA 支持、片内全速 PHY 和可连接外部高速
PHY 的 ULPI 接口。
 ROM USB 协议栈集成 USB 接口电气测试软件。
 1 个 550 UART，搭载 DMA 支持和全调制解调器接口。
 3个550 USART，搭载DMA和同步模式支持，并配备1个符合ISO7816规范的智能卡
接口。 1 个 USART，搭载 IrDA 接口。
 2 个 C_CAN 2.0B 控制器，各搭载一个通道。
 2 个 SSP 控制器，搭载 FIFO 和多协议支持。 2 个 SSP 控制器均支持 DMA。
 1 个 SPI 控制器。
 一个超快速模式 Plus I2C 总线接口，具备监控器模式和符合完整 I2C 总线规范的开漏
I/O 引脚。处理高达 1 Mbit/s 的数据速率。
 一个标准 I2C 总线接口，支持监控器模式，搭载标准 I/O 引脚。
 2 个 I2S 接口，均搭载 DMA 支持及 1 个输入和 1 个输出。
 数字外设
 外部存储控制器 (EMC)，支持外部 SRAM、 ROM、 NOR 闪存和 SDRAM 设备。
 LCD 控制器具有 DMA 支持以及高达 1024 H × 768 V 的可编程显示分辨率。支持单色
和彩色 STN 面板和 TFT 彩色面板；支持 1/2/4/8 bpp 彩色查找表 (CLUT) 和 16/24
位直接像素映射。
 安全数字输入输出 (SD/MMC) 卡接口。
 八通道通用 DMA (GPDMA) 控制器，可以存取 AHB 上的所有存储器和所有支持 DMA
的 AHB 从属存储器。
 多达 164 个通用输入 / 输出 (GPIO) 引脚，搭载可配置上拉 / 下拉电阻和开漏模式。
 GPIO 寄存器位于 AHB 上，以支持快速存取。 GPIO 端口支持 DMA。
 最多可以从所有 GPIO 引脚中选择 8 个 GPIO 引脚，作为边缘和电平敏感型中断源。
 2 个 GPIO 分组中断模块，支持基于一组 GPIO 引脚的输入状态的可编程范式进行中
断。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 2 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
 4 个通用定时器 / 计数器，支持捕获和匹配。
 1 个电机控制脉冲宽度调制器 (PWM)，用于三相电机控制。
 1 个正交编码器接口 (QEI)。
 重复中断定时器（RI 定时器）。
 窗口看门狗定时器 (WWDT)。
 独立的电源域搭载超低功耗实时时钟 (RTC)，配有 256 字节的电池供电型备份寄存
器。
 警报定时器；可通过电池供电。
 模拟外设
 1 个 10 位 DAC，支持 DMA，数据转换速率最高可达 400 kSamples/s。
 2 个 10 位 ADC，支持 DMA，数据转换速率最高可达 400 kSamples/s。 ADC 输入
在两个 ADC 之间共用。
 安全
 AES 引擎，可通过片内 API 进行编程。
 2 个 128 位安全 OTP 存储器，供存储 AES 密钥和客户使用。
 每只芯片有唯一的 ID。
 时钟产生单元
 晶振，工作频率范围为 1 MHz 至 25 MHz。
 12 MHz 内部 RC (IRC) 振荡器，温度及电压可精确到 1 %。
 超低功耗实时时钟 (RTC) 晶振。
 3 个 PLL，使 CPU 可达最高速率，而无需使用高频晶振。第二个 PLL 专门用于高速
USB，第三个 PLL 可用作音频 PLL。
 时钟输出。
 电源
 采用 3.3 V（2.2 V 至 3.6 V）单电源供电，搭载片内 DC-DC 转换器，为内核和 RTC 电
源域供电。
 RTC 电源域可由 3 V 电池单独供电。
 四种低功耗模式：睡眠模式、深度睡眠模式、掉电模式和深度掉电模式。
 可通过多种外设的唤醒中断从睡眠模式唤醒处理器。
 支持通过外部中断和 RTC 电源域中电池供电模块产生的中断从深度睡眠、掉电和深
度掉电三种模式唤醒。
 掉电检测，为中断和强制复位设有 4 个独立的阈值。
 上电复位 (POR)。
 提供256引脚、180引脚和100引脚LBGA封装，以及208引脚、144引脚、和100引脚
LQFP 封装。
3. 应用




 嵌入式音频应用
 工业自动化
 电子计量
电机控制
电源管理
白色家电
RFID 读卡器
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 3 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
4. 订购信息
表 1.
订购信息
产品型号
封装技术
名称
描述
版本
LPC4350FET256
LBGA256
塑封薄型球栅阵列封装； 256 引脚；主体尺寸 17× 17 × 1 mm
SOT740-2
LPC4350FET180
TFBGA180 薄型小间距球栅阵列封装； 180 引脚
SOT570-3
LPC4350FBD208 LQFP208
塑封薄型四侧扁平封装； 208 引脚；主体尺寸 28× 28 × 1.4 mm
SOT459-1
LPC4330FET256
LBGA256
塑封薄型球栅阵列封装； 256 引脚；主体尺寸 17× 17 × 1 mm
SOT740-2
LPC4330FET180
TFBGA180 薄型小间距球栅阵列封装； 180 引脚
SOT570-3
LPC4330FET100
TFBGA100 塑封细间距球栅阵列封装； 100 引脚；主体尺寸 9× 9 × 0.7 mm
SOT926-1
塑封薄型四侧扁平封装； 144 引脚；主体尺寸 20× 20 × 1.4 mm
SOT486-1
TFBGA100 塑封细间距球栅阵列封装； 100 引脚；主体尺寸 9× 9 × 0.7 mm
SOT926-1
LPC4330FBD144 LQFP144
LPC4320FET100
LPC4320FBD144 LQFP144
塑封薄型四侧扁平封装； 144 引脚；主体尺寸 20× 20 × 1.4 mm
SOT486-1
LPC4320FBD100 LQFP100
LPC4310FET100
塑封薄型四侧扁平封装； 100 引脚；主体尺寸 14× 14 × 1.4 mm
SOT407-1
TFBGA100 塑封细间距球栅阵列封装； 100 引脚；主体尺寸 9× 9 × 0.7 mm
SOT926-1
塑封薄型四侧扁平封装； 144 引脚；主体尺寸 20× 20 × 1.4 mm
SOT486-1
LPC4310FBD144 LQFP144
4.1 订购选项
表 2.
订购选项
产品型号
总
SRAM
LCD 以太网
LPC4350FET256
264 KB 是
LPC4350FET180
U S B 0 USB1 （主 ADC 通道 PWM
（主机、机、设备）
设备、 /ULPI 接口
OTG）
QEI
GPIO
封装技术
是
是
有/有
8
是
是
164
LBGA256
264 KB 是
是
是
有/有
8
是
是
118
TFBGA180
LPC4350FBD208 264 KB 是
是
是
有/有
8
是
是
142
LQFP208
LPC4330FET256
264 KB 否
是
是
有/有
8
是
是
164
LBGA256
LPC4330FET180
264 KB 否
是
是
有/有
8
是
是
118
TFBGA180
LPC4330FET100
264 KB 否
是
是
有/无
4
否
否
49
TFBGA100
LPC4330FBD144 264 KB 否
是
是
有/无
8
是
否
83
LQFP144
200 kB
否
否
是
否
4
否
否
49
TFBGA100
LPC4320FBD144 200 kB
否
否
是
否
8
是
否
83
LQFP144
LPC4320FBD100 200 kB
否
否
是
否
5
否
否
49
LQFP100
LPC4310FET100
168 kB
否
否
否
否
4
否
否
49
TFBGA100
LPC4310FBD144 168 kB
否
否
否
否
8
是
否
83
LQFP144
LPC4320FET100
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 4 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
5. 功能框图
LPC4350/30/20/10
⍻䈅
䈳䈅᧕ਓ
⍻䈅
䈳䈅᧕ਓ
ARM
CORTEX-M0
儈䙏 PHY
ARM
CORTEX-M4
㌫㔏ᙫ㓯
D ԓ⸱ᙫ㓯
I ԓ⸱ᙫ㓯
GPDMA
ԕཚ㖁(1)
10/100
MAC
IEEE 1588
儈䙏
USB0(1)
ѫᵪ/
䇮༷/OTG
儈䙏
USB0(1)
ѫᵪ/䇮༷
LCD(1)
SD/
MMC
ѫᵪ
Ӿᵪ
AHB ཊቲ⸙䱥
Ӿᵪ
ẕ᧕ 0
ẕ᧕ 1
ẕ᧕ 2
ẕ᧕ 3
ẕ᧕
128 kB ᵜൠ SRAM
72 kB ᵜൠ SRAM
ẕ᧕
64 kB ROM
I2C1
RI ᇊᰦಘ
USART0
⭥ᵪ
᧗ࡦ
PWM(1)
USART2
10-bit DAC
CCU1
༷ԭᇴᆈಘ
UART1
I2C0
USART3
C_CAN0
CCU2
࣏㙇⁑ᔿ᧗ࡦ
SSP0
I2S0
ᇊᰦಘ2
10-bit ADC0
RGU
䝽㖞ᇴᆈಘ
ᇊᰦಘ0
I2S1
ᇊᰦಘ3
10-bit ADC1
ᇊᰦಘ1
C_CAN1
WWDT
SCU
GPIO
ѝᯝ
CGU
ᣕ䆖ᇊᰦಘ
32 kB AHB SRAM
16 +16 kB AHB SRAM
SCT
EMC
HS GPIO
һԦ䐟⭡ಘ
SSP1
OTP ᆈۘಘ
QEI(1)
RTC
RTC OSC
GIMA
12 MHz IRC
GPIO GROUP0
ѝᯝ
AES
SPI
SGPIO
SPIFI
RTC ࣏⦷ฏ
GPIO GROUP1
ѝᯝ
= 䘎᧕㠣 GPDMA
002aaf772
(1) 并非在所有器件上均可用（参见表 2)。
图 1.
LPC4350/30/20/10 功能框图
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 5 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
6. 引脚信息
6.1 引脚配置
LPC4350/30FET256
⨳ḵA1
㍒ᕅ४
2
1
4
3
6
8
5
7
10
9
12
11
14
13
LPC4350/30FET180
⨳ḵA1
㍒ᕅ४
16
2
15
1
A
4
3
6
5
8
7
10
9
14
13
A
B
B
C
C
D
D
E
E
F
G
F
J
H
L
K
G
H
K
J
M
L
N
M
P
N
R
P
T
002aaf813
002aag374
䘿᰾‫؟‬㿶മ
图 2.
12
11
䘿᰾‫؟‬㿶മ
引脚配置 LBGA256 封装
图 3.
⨳ḵA1
㍒ᕅ४
引脚配置 TFBGA180 封装
LPC4330/20/10FET100
1
2
3
4
5
6
7
8
9 10
A
B
C
D
E
F
G
H
J
K
002aag375
䘿᰾‫؟‬㿶മ
图 4.
引脚配置 TFBGA100 封装
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 6 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
156
LPC4350FBD208
73
002aag376
图 6.
002aag377
引脚配置 LQFP144 封装
100
引脚配置 LQFP208 封装
72
36
37
53
图 5.
108
LPC4330/20/10FBD144
105
104
52
109
1
76
1
144
157
208
32 位 ARM Cortex-M4/M0 微控制器
1
75
LPC4320FBD100
图 7.
50
51
26
25
002aag381
引脚配置 LQFP100 封装
6.2 引脚描述
在 LPC4350/30/20/10 上，数字引脚将分组到 16 个端口，即 P0 到 P9 和 PA 到 PF，每个
端口最多使用 20 个引脚。每个数字引脚可以支持最多 8 个不同的数字功能，包括通用 I/O
(GPIO)，可通过系统配置单元 (SCU) 寄存器选择。引脚名称并不表示所指派的 GPIO 端口。
并非所有封装都提供表 3 列出的所有功能。如需了解是否提供 USB0、 USB1、以太网和
LCD 功能，请参见表 2。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 7 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP100[1]
47
32
22
类型
LQFP144
G2
[2]
LQFP208[1]
x
描述
复位状态
TFBGA100
LBGA256
符号
TFBGA180[1]
表 3. 引脚描述
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
多路复用数字引脚
P0_0
P0_1
L3
M2
x
G1
50
34
23
[3]
[3]
I；
PU
I；
PU
I/O
GPIO0[0] — 通用数字输入 / 输出引脚。
I/O
SSP1_MISO — SSP1 主机输入从机输出。
I
ENET_RXD1 — 以太网接收数据 1 （RMII/MII
接口）。
I/O
SGPIO0 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I/O
I2S1_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I/O
GPIO0[1] — 通用数字输入 / 输出引脚。
I/O
SSP1_MOSI — SSP1 主机输出从机输入。
I
ENET_COL — 以太网冲突检测（MII 接口）。
I/O
SGPIO1 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
ENET_TX_EN — 以太网发送使能（RMII/MII 接
口）。
P1_0
P2
x
H1
54
38
25
[3]
I；
PU
I/O
I2S1_TX_SDA — I2S1 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I/O
GPIO0[4] — 通用数字输入 / 输出引脚。
I
CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。
I/O
EMC_A5 — 外部存储器地址线 5。
-
R — 保留功能。
-
R — 保留功能。
I/O
SSP0_SSEL — SSP0 的从机选择。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 8 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P1_2
P1_3
P1_4
LQFP144
LQFP100[1]
K2
58
42
28
R3
P5
T3
x
x
x
K1
J1
J2
60
61
64
43
44
47
29
30
32
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R2
描述
复位状态
TFBGA180[1]
P1_1
LBGA256
符号
I/O
GPIO0[8] — 通用数字输入 / 输出引脚。启动引
脚（参见表 5）。
O
CTOUT_7 — SCT输出7 定时器1的匹配输出3。
I/O
EMC_A6 — 外部存储器地址线 6。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SSP0_MISO — SSP0 主机输入从机输出。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO0[9] — 通用数字输入 / 输出引脚。启动引
脚（参见表 5）。
O
CTOUT_6 — SCT输出6 定时器1的匹配输出2。
I/O
EMC_A7 — 外部存储器地址线 7。
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SSP0_MOSI — SSP0 主机输出从机输入。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO0[10] — 通用数字输入 / 输出引脚。
O
CTOUT_8 — SCT输出8 定时器2的匹配输出0。
I/O
SGPIO10 — 通用数字输入 / 输出引脚。
O
EMC_OE — 低电平有效输出使能信号。
O
USB0_IND1 — USB0 端口 LED 指示灯控制输
出1
I/O
SSP1_MISO — SSP1 主机输入从机输出。
-
R — 保留功能。
O
SD_RST — MMC4.4 卡的 SD/MMC 复位信号。
I/O
GPIO0[11] — 通用数字输入 / 输出引脚。
O
CTOUT_9 — SCT输出9 定时器2的匹配输出1。
I/O
SGPIO11 — 通用数字输入 / 输出引脚。
O
EMC_BLS0 — 低电平有效“字节通道”选择信
号 0。
O
USB0_IND0 — USB0 端口 LED 指示灯控制输
出 0。
I/O
SSP1_MOSI — SSP1 主机输出从机输入。
-
R — 保留功能。
O
SD_VOLT1 — SD/MMC 总线电压选择输出 1。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 9 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P1_6
P1_7
LQFP144
LQFP100[1]
J4
65
48
33
T4
T5
x
x
K4
G4
67
69
49
50
34
35
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R5
描述
复位状态
TFBGA180[1]
P1_5
LBGA256
符号
I/O
GPIO1[8] — 通用数字输入 / 输出引脚。
O
CTOUT_10 — SCT 输出 10 定时器 2 的匹配输
出 2。
-
R — 保留功能。
O
EMC_CS0 — 低电平有效芯片选择 0 信号。
O
USB0_PWR_FAULT — 端口电源故障信号，指
示过流状态；该信号监控 USB 总线上的过流状
态（需要外部电路来检测过流条件）。
I/O
SSP1_SSEL — SSP1 的从机选择。
I/O
SGPIO15 — 通用数字输入 / 输出引脚。
O
SD_POW — SD/MMC 电源监控输出。
I/O
GPIO1[9] — 通用数字输入 / 输出引脚。
I
CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。
-
R — 保留功能。
O
EMC_WE — 低电平有效写使能信号。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO14 — 通用数字输入 / 输出引脚。
I/O
SD_CMD — SD/MMC 命令信号。
I/O
GPIO1[0] — 通用数字输入 / 输出引脚。
I
U1_DSR — UART1 数据设置就绪输入。
O
CTOUT_13 — SCT 输出 13。定时器 3 的匹配
输出 1。
I/O
EMC_D0 — 外部存储器数据线 0。
O
USB0_PPWR — VBUS 驱动信号（发送至外部
充电泵或电源管理单元）；指示 Vbus 必须被驱
动（有效高电平）。
增加了下拉电阻以在复位时禁用电源开关。与恩
智浦 LPC 其它产品使用的 USB_PPWR 相比，
该信号拥有相反的极性。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 10 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P1_9
P1_10
P1_11
LQFP144
LQFP100[1]
H5
71
51
36
T7
R8
T9
x
x
x
J5
H6
J7
73
75
77
52
53
55
37
38
39
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R7
描述
复位状态
TFBGA180[1]
P1_8
LBGA256
符号
I/O
GPIO1[1] — 通用数字输入 / 输出引脚。
O
U1_DTR — UART1 数据终端就绪输出。
O
CTOUT_12 — SCT 输出 12。定时器 3 的匹配
输出 0。
I/O
EMC_D1 — 外部存储器数据线 1。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
SD_VOLT0 — SD/MMC 总线电压选择输出 0。
I/O
GPIO1[2] — 通用数字输入 / 输出引脚。
O
U1_RTS — UART1 请求发送输出。
O
CTOUT_11 — SCT 输出 11。定时器 2 的匹配输
出 3。
I/O
EMC_D2 — 外部存储器数据线 2。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_DAT0 — SD/MMC 数据总线 0。
I/O
GPIO1[3] — 通用数字输入 / 输出引脚。
I
U1_RI — UART1 振铃指示器输入。
O
CTOUT_14 — SCT 输出 14。定时器 3 的匹配
输出 2。
I/O
EMC_D3 — 外部存储器数据线 3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_DAT1 — SD/MMC 数据总线 1。
I/O
GPIO1[4] — 通用数字输入 / 输出引脚。
I
U1_CTS — UART1 准许发送输入。
O
CTOUT_15 — SCT 输出 15。定时器 3 的匹配
输出 3。
I/O
EMC_D4 — 外部存储器数据线 4。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_DAT2 — SD/MMC 数据总线 2。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 11 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P1_13
P1_14
P1_15
LQFP144
LQFP100[1]
K7
78
56
40
R10
R11
T12
x
x
x
H8
J8
K8
83
85
87
60
61
62
41
42
43
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R9
描述
复位状态
TFBGA180[1]
P1_12
LBGA256
符号
I/O
GPIO1[5] — 通用数字输入 / 输出引脚。
I
U1_DCD — UART1 数据载波检测输入。
-
R — 保留功能。
I/O
EMC_D5 — 外部存储器数据线 5。
I
T0_CAP1 — 定时器 0 的捕获输入 1。
-
R — 保留功能。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
I/O
SD_DAT3 — SD/MMC 数据总线 3。
I/O
GPIO1[6] — 通用数字输入 / 输出引脚。
O
U1_TXD — UART1 的发送器输出。
-
R — 保留功能。
I/O
EMC_D6 — 外部存储器数据线 6。
I
T0_CAP0 — 定时器 0 的捕获输入 0。
-
R — 保留功能。
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
I
SD_CD — SD/MMC 卡检测输入。
I/O
GPIO1[7] — 通用数字输入 / 输出引脚。
I
U1_RXD — UART1 的接收器输入。
-
R — 保留功能。
I/O
EMC_D7 — 外部存储器数据线 7。
O
T0_MAT2 — 定时器 0 的匹配输出 2。
-
R — 保留功能。
I/O
SGPIO10 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
GPIO0[2] — 通用数字输入 / 输出引脚。
O
U2_TXD — USART2 的发送器输出。
I/O
SGPIO2 — 通用数字输入 / 输出引脚。
I
ENET_RXD0 — 以太网接收数据 0 （RMII/MII
接口）。
O
T0_MAT1 — 定时器 0 的匹配输出 1。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 12 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P1_17
P1_18
P1_19
LQFP144
LQFP100[1]
H9
90
64
44
M8
N12
M11
x
x
x
H10
J10
K9
93
95
96
66
67
68
45
46
47
[3]
[4]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
M7
描述
复位状态
TFBGA180[1]
P1_16
LBGA256
符号
I/O
GPIO0[3] — 通用数字输入 / 输出引脚。
I
U2_RXD — USART2 的接收器输入。
I/O
SGPIO3 — 通用数字输入 / 输出引脚。
I
ENET_CRS — 以太网载波感应（MII 接口）。
O
T0_MAT0 — 定时器 0 的匹配输出 0。
-
R — 保留功能。
-
R — 保留功能。
I
ENET_RX_DV
—
（RMII/MII 接口）。
I/O
GPIO0[12] — 通用数字输入 / 输出引脚。
I/O
U2_UCLK — 同步模式下 USART2 的串行时钟
输入 / 输出。
-
R — 保留功能。
I/O
ENET_MDIO — 以太网 MIIM 数据输入和输出。
I
T0_CAP3 — 定时器 0 的捕获输入 3。
O
CAN1_TD — CAN1 发送器输出。
I/O
SGPIO11 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
GPIO0[13] — 通用数字输入 / 输出引脚。
I/O
U2_DIR — USART2 的 RS-485/EIA-485 输出使
能 / 方向控制。
-
R — 保留功能。
O
ENET_TXD0 — 以太网发送数据 0 （RMII/MII
接口）。
以太网接收数据有效
O
T0_MAT3 — 定时器 0 的匹配输出 3。
I
CAN1_RD — CAN1 接收器输入。
I/O
SGPIO12 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
ENET_TX_CLK (ENET_REF_CLK) — 以太网
发送时钟（MII 接口）或以太网参考时钟（RMII
接口）。
I/O
SSP1_SCK — SSP1 的串行时钟。
-
R — 保留功能。
-
R — 保留功能。
O
CLKOUT — 时钟输出引脚。
-
R — 保留功能。
O
I2S0_RX_MCLK — I2S 接收主机时钟。
I/O
I2S1_TX_SCK — 发送时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 13 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P2_0
LQFP144
LQFP100[1]
K10
100
70
48
T16
x
G10
108
75
50
[3]
[3]
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
M10
描述
复位状态
TFBGA180[1]
P1_20
LBGA256
符号
I/O
GPIO0[15] — 通用数字输入 / 输出引脚。
I/O
SSP1_SSEL — SSP1 的从机选择。
-
R — 保留功能。
O
ENET_TXD1 — 以太网发送数据 1 （RMII/MII
接口）。
I
T0_CAP2 — 定时器 0 的捕获输入 2。
-
R — 保留功能。
I/O
SGPIO13 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
O
U0_TXD — USART0 的发送器输出。
I/O
EMC_A13 — 外部存储器地址线 13。
O
USB0_PPWR — VBUS 驱动信号（发送至外部
充电泵或电源管理单元）；指示 Vbus 必须被驱
动（有效高电平）。
增加了下拉电阻以在复位时禁用电源开关。与恩
智浦 LPC 其它产品使用的 USB_PPWR 相比，
该信号拥有相反的极性。
P2_1
N15
x
G7
116
81
54
[3]
I；
PU
I/O
GPIO5[0] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP0 — 定时器 3 的捕获输入 0。
O
ENET_MDC — 以太网 MIIM 时钟。
I/O
SGPIO5 — 通用数字输入 / 输出引脚。
I
U0_RXD — USART0 的接收器输入。
I/O
EMC_A12 — 外部存储器地址线 12。
O
USB0_PWR_FAULT — 端口电源故障信号，指
示过流状态；该信号监控 USB 总线上的过流状
态（需要外部电路来检测过流条件）。
I/O
GPIO5[1] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP1 — 定时器 3 的捕获输入 1。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 14 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P2_3
LQFP144
LQFP100[1]
F5
121
84
56
J12
x
D8
127
87
57
[3]
[4]
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
M15
描述
复位状态
TFBGA180[1]
P2_2
LBGA256
符号
I/O
SGPIO6 — 通用数字输入 / 输出引脚。
I/O
U0_UCLK — 同步模式下 USART0 的串行时钟
输入 / 输出。
I/O
EMC_A11 — 外部存储器地址线 11。
O
USB0_IND1 — USB0 端口 LED 指示灯控制输
出 1。
I/O
GPIO5[2] — 通用数字输入 / 输出引脚。
I
CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。
I
T3_CAP2 — 定时器 3 的捕获输入 2。
-
R — 保留功能。
I/O
SGPIO12 — 通用数字输入 / 输出引脚。
I/O
I2C1_SDA — I2C1 数据输入 / 输出（此引脚不
使用专用的 I2C pad）。
O
U3_TXD — USART3 的发送器输出。
I
CTIN_1 — SCT 输入 1。定时器 0 的捕获输入
1。定时器 2 的捕获输入 1。
I/O
GPIO5[3] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT0 — 定时器 3 的匹配输出 0。
O
USB0_PPWR — VBUS 驱动信号（发送至外部
充电泵或电源管理单元）；指示 Vbus 必须被驱
动（有效高电平）。
增加了下拉电阻以在复位时禁用电源开关。与恩
智浦 LPC 其它产品使用的 USB_PPWR 相比，
该信号拥有相反的极性。
P2_4
K11
x
D9
128
88
58
[4]
I；
PU
I/O
SGPIO13 — 通用数字输入 / 输出引脚。
I/O
I2C1_SCL — I2C1 时钟输入 / 输出（此引脚不
使用专用的 I2C pad）。
I
U3_RXD — USART3 的接收器输入。
I
CTIN_0 — SCT 输入 0。定时器 0、1、2、3 的
捕获输入 0。
I/O
GPIO5[4] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT1 — 定时器 3 的匹配输出 1。
O
USB0_PWR_FAULT — 端口电源故障信号，指
示过流状态；该信号监控 USB 总线上的过流状
态（需要外部电路来检测过流条件）。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 15 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
LQFP144
LQFP100[1]
D10
131
91
61
[4]
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
K14
描述
复位状态
TFBGA180[1]
P2_5
LBGA256
符号
I/O
SGPIO14 — 通用数字输入 / 输出引脚。
I
CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。
I
USB1_VBUS — 监控是否存在 USB1 总线供
电。
注：要进行 USB 复位，该信号必须为高电平。
P2_6
P2_7
K16
H14
x
x
G9
C10
137
138
95
96
64
65
[3]
[3]
I；
PU
I；
PU
I
ADCTRIG1 — ADC 触发器输入 1。
I/O
GPIO5[5] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT2 — 定时器 3 的匹配输出 2。
O
USB0_IND0 — USB0 端口 LED 指示灯控制输
出 0。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
I/O
U0_DIR — USART0 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
EMC_A10 — 外部存储器地址线 10。
O
USB0_IND0 — USB0端口 LED 指示灯控制输出
输出 0
I/O
GPIO5[6] — 通用数字输入 / 输出引脚。
I
CTIN_7 — SCT 输入 7。
I
T3_CAP3 — 定时器 3 的捕获输入 3。
-
R — 保留功能。
I/O
GPIO0[7] — 通用数字输入 / 输出引脚。如果该
引脚在复位时被拉低，则器件使用 USART0 进
入 ISP 模式。
O
CTOUT_1 — SCT 输出 1。定时器 0 的匹配输出
1。
I/O
U3_UCLK — 同步模式下 USART3 的串行时钟
输入 / 输出。
I/O
EMC_A9 — 外部存储器地址线 9。
-
R — 保留功能。
-
R — 保留功能。
O
T3_MAT3 — 定时器 3 的匹配输出 3。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 16 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P2_9
P2_10
P2_11
LQFP144
LQFP100[1]
C6
140
98
67
H16
G16
F16
x
x
x
B10
E8
A9
144
146
148
102
104
105
70
71
72
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
J16
描述
复位状态
TFBGA180[1]
P2_8
LBGA256
符号
I/O
SGPIO15 — 通用数字输入 / 输出引脚。启动引
脚（参见表 5）。
O
CTOUT_0 — SCT 输出 0。定时器 0 的匹配输出
0。
I/O
U3_DIR — USART3 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
EMC_A8 — 外部存储器地址线 8。
I/O
GPIO5[7] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO1[10] — 通用数字输入 / 输出引脚。启动引
脚（参见表 5）。
O
CTOUT_3 — SCT 输出 3。定时器 0 的匹配输出
3。
I/O
U3_BAUD — USART3 的波特引脚。
I/O
EMC_A0 — 外部存储器地址线 0。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO0[14] — 通用数字输入 / 输出引脚。
O
CTOUT_2 — SCT 输出 2。定时器 0 的匹配输出
2。
O
U2_TXD — USART2 的发送器输出。
I/O
EMC_A1 — 外部存储器地址线 1。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO1[11] — 通用数字输入 / 输出引脚。
O
CTOUT_5 — SCT 输出 5。定时器 1 的匹配输出
1。
I
U2_RXD — USART2 的接收器输入。
I/O
EMC_A2 — 外部存储器地址线 2。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 17 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P2_13
P3_0
LQFP144
LQFP100[1]
B9
153
106
73
C16
F13
x
x
A10
A8
156
161
108
112
75
78
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
E15
描述
复位状态
TFBGA180[1]
P2_12
LBGA256
符号
I/O
GPIO1[12] — 通用数字输入 / 输出引脚。
O
CTOUT_4 — SCT 输出 4。定时器 1 的匹配输出
0。
-
R — 保留功能。
I/O
EMC_A3 — 外部存储器地址线 3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
U2_UCLK — 同步模式下 USART2 的串行时钟
输入 / 输出。
I/O
GPIO1[13] — 通用数字输入 / 输出引脚。
I
CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。
-
R — 保留功能。
I/O
EMC_A4 — 外部存储器地址线 4。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
U2_DIR — USART2 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
I2S0_RX_SCK — I2S 接收时钟。由主机驱动，
由从机接收。对应于 I2S 总线规范中的 SCK 信
号。
O
I2S0_RX_MCLK — I2S 接收主机时钟。
I/O
I2S0_TX_SCK — 发送时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
O
I2S0_TX_MCLK — I2S 发送主机时钟。
I/O
SSP0_SCK — SSP0 的串行时钟。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 18 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P3_2
P3_3
LQFP144
LQFP100[1]
F7
163
114
79
F11
B14
x
x
G6
A7
166
169
116
118
80
81
[3]
[3]
[5]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
G11
描述
复位状态
TFBGA180[1]
P3_1
LBGA256
符号
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I/O
I2S0_RX_WS — 接收字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I
CAN0_RD — CAN 接收器输入。
O
USB1_IND1 — USB1 端口 LED 指示灯控制输
出 1。
I/O
GPIO5[8] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
LCD_VD15 — LCD 数据。
-
R — 保留功能。
I/O
I2S0_TX_SDA — I2S 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I/O
I2S0_RX_SDA — I2S 接收数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
O
CAN0_TD — CAN 发送器输出。
O
USB1_IND0 — USB1 端口 LED 指示灯控制输
出 0。
I/O
GPIO5[9] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
LCD_VD14 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
I/O
SPI_SCK — SPI 的串行时钟。
I/O
SSP0_SCK — SSP0 的串行时钟。
O
SPIFI_SCK — SPIFI 的串行时钟。
O
CGU_OUT1 — CGU 备用时钟输出 1。
-
R — 保留功能。
O
I2S0_TX_MCLK — I2S 发送主机时钟。
I/O
I2S1_TX_SCK — 发送时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 19 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P3_5
P3_6
LQFP144
LQFP100[1]
B8
171
119
82
C12
B13
x
x
B7
C7
173
174
121
122
84
85
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
A15
描述
复位状态
TFBGA180[1]
P3_4
LBGA256
符号
I/O
GPIO1[14] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SPIFI_SIO3 — SPIFI 的 I/O 通道 3。
O
U1_TXD — UART 1 的发送器输出。
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I/O
I2S1_RX_SDA — I2S1 接收数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
O
LCD_VD13 — LCD 数据。
I/O
GPIO1[15] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SPIFI_SIO2 — SPIFI 的 I/O 通道 2。
I
U1_RXD — UART 1 的接收器输入。
I/O
I2S0_TX_SDA — I2S 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I/O
I2S1_RX_WS — 接收字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
O
LCD_VD12 — LCD 数据。
I/O
GPIO0[6] — 通用数字输入 / 输出引脚。
I/O
SPI_MISO — SPI 主机输入从机输出。
I/O
SSP0_SSEL — SSP0 的从机选择。
I/O
SPIFI_MISO — SPIFI 四通道模式下的输入 1 ；
SPIFI 输出 IO1。
-
R — 保留功能。
I/O
SSP0_MISO — SSP0 主机输入从机输出。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 20 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P3_8
P4_0
P4_1
LQFP144
LQFP100[1]
D7
176
123
86
C10
D5
A1
x
x
x
E7
-
-
179
1
3
124
1
3
87
-
-
[3]
[3]
[3]
[6]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
C11
描述
复位状态
TFBGA180[1]
P3_7
LBGA256
符号
-
R — 保留功能。
I/O
SPI_MOSI — SPI 主机输出从机输入。
I/O
SSP0_MISO — SSP0 主机输入从机输出。
I/O
SPIFI_MOSI — SPIFI 四通道模式下的输入 I0 ；
SPIFI 输出 IO0。
I/O
GPIO5[10] — 通用数字输入 / 输出引脚。
I/O
SSP0_MOSI — SSP0 主机输出从机输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I
SPI_SSEL — SPI 的从机选择。请注意，该引脚
仅为输入引脚。SPI 在主机模式下不能驱动从机
上的 CS 输入。主机模式下，可通过任何 GPIO
引脚为 SPI 选择芯片。
I/O
SSP0_MOSI — SSP0 主机输出从机输入。
I/O
SPIFI_CS — SPIFI 串行闪存芯片选择。
I/O
GPIO5[11] — 通用数字输入 / 输出引脚。
I/O
SSP0_SSEL — SSP0 的从机选择。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[0] — 通用数字输入 / 输出引脚。
O
MCOA0 — 电机控制 PWM 通道 0，输出 A。
I
NMI — NMI 的外部中断输入。
-
R — 保留功能。
-
R — 保留功能。
O
LCD_VD13 — LCD 数据。
I/O
U3_UCLK — 同步模式下 USART3 的串行时钟
输入 / 输出。
-
R — 保留功能。
I/O
GPIO2[1] — 通用数字输入 / 输出引脚。
O
CTOUT_1 — SCT 输出 1。定时器 0 的匹配输出
1。
O
LCD_VD0 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
O
LCD_VD19 — LCD 数据。
O
U3_TXD — USART3 的发送器输出。
I
ENET_COL — 以太网冲突检测（MII 接口）。
I
ADC0_1 — ADC0 输入通道 1。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 21 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P4_3
P4_4
LQFP144
LQFP100[1]
-
12
8
-
C2
B1
x
x
-
-
10
14
7
9
-
-
[3]
[6]
[6]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
D3
描述
复位状态
TFBGA180[1]
P4_2
LBGA256
符号
I/O
GPIO2[2] — 通用数字输入 / 输出引脚。
O
CTOUT_0 — SCT 输出 0。定时器 0 的匹配输出
0。
O
LCD_VD3 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
O
LCD_VD12 — LCD 数据。
I
U3_RXD — USART3 的接收器输入。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
I/O
GPIO2[3] — 通用数字输入 / 输出引脚。
O
CTOUT_3 — SCT 输出 3。定时器 0 的匹配输出
3。
O
LCD_VD2 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
O
LCD_VD21 — LCD 数据。
I/O
U3_BAUD — 波特引脚 USART3
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
I
ADC0_0 — ADC0，输入通道 0。
I/O
GPIO2[4] — 通用数字输入 / 输出引脚。
O
CTOUT_2 — SCT 输出 2。定时器 0 的匹配输出
2。
O
LCD_VD1 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
O
LCD_VD20 — LCD 数据。
I/O
U3_DIR — USART3 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
SGPIO10 — 通用数字输入 / 输出引脚。
O
DAC — DAC 输出。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 22 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P4_6
P4_7
P4_8
LQFP144
LQFP100[1]
-
15
10
-
C1
H4
E2
x
x
x
-
-
-
17
21
23
11
14
15
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
D2
描述
复位状态
TFBGA180[1]
P4_5
LBGA256
符号
I/O
GPIO2[5] — 通用数字输入 / 输出引脚。
O
CTOUT_5 — SCT 输出 5。定时器 1 的匹配输出
1。
O
LCD_FP —
(TFT)。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO11 — 通用数字输入 / 输出引脚。
I/O
GPIO2[6] — 通用数字输入 / 输出引脚。
O
CTOUT_4 — SCT 输出 4。定时器 1 的匹配输出
0。
O
LCD_ENAB/LCDM — STN 交流偏置驱动或
TFT 数据使能输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO12 — 通用数字输入 / 输出引脚。
O； O
PU
I
I；
PU
帧脉冲 (STN)。垂直同步脉冲
LCD_DCLK — LCD 面板时钟。
GP_CLKIN — CGU 的通用时钟输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
I2S1_TX_SCK — 发送时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
I/O
I2S0_TX_SCK — 发送时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
-
R — 保留功能。
I
CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。
O
LCD_VD9 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[12] — 通用数字输入 / 输出引脚。
O
LCD_VD22 — LCD 数据。
O
CAN1_TD — CAN1 发送器输出。
I/O
SGPIO13 — 通用数字输入 / 输出引脚。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 23 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P4_10
P5_0
P5_1
LQFP144
LQFP100[1]
-
48
33
-
M3
N3
P3
x
x
x
-
-
-
51
53
55
35
37
39
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
L2
描述
复位状态
TFBGA180[1]
P4_9
LBGA256
符号
-
R — 保留功能。
I
CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。
O
LCD_VD11 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[13] — 通用数字输入 / 输出引脚。
O
LCD_VD15 — LCD 数据。
I
CAN1_RD — CAN1 接收器输入。
I/O
SGPIO14 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。
O
LCD_VD10 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[14] — 通用数字输入 / 输出引脚。
O
LCD_VD14 — LCD 数据。
-
R — 保留功能。
I/O
SGPIO15 — 通用数字输入 / 输出引脚。
I/O
GPIO2[9] — 通用数字输入 / 输出引脚。
O
MCOB2 — 电机控制 PWM 通道 2，输出 B。
I/O
EMC_D12 — 外部存储器数据线 12。
-
R — 保留功能。
I
U1_DSR — UART1 数据设置就绪输入。
I
T1_CAP0 — 定时器 1 的捕获输入 0。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[10] — 通用数字输入 / 输出引脚。
I
MCI2 — 电机控制 PWM 通道 2，输入。
I/O
EMC_D13 — 外部存储器数据线 13。
-
R — 保留功能。
O
U1_DTR — UART1 数据终端就绪输出。也可配
置为UART 1的RS-485/EIA-485输出使能信号。
I
T1_CAP1 — 定时器 1 的捕获输入 1。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 24 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P5_3
P5_4
P5_5
LQFP144
LQFP100[1]
-
63
46
-
T8
P9
P10
x
x
x
-
-
-
76
80
81
54
57
58
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R4
描述
复位状态
TFBGA180[1]
P5_2
LBGA256
符号
I/O
GPIO2[11] — 通用数字输入 / 输出引脚。
I
MCI1 — 电机控制 PWM 通道 1，输入。
I/O
EMC_D14 — 外部存储器数据线 14。
-
R — 保留功能。
O
U1_RTS — UART1 请求发送输出。也可配置为
UART 1 的 RS-485/EIA-485 输出使能信号。
I
T1_CAP2 — 定时器 1 的捕获输入 2。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[12] — 通用数字输入 / 输出引脚。
I
MCI0 — 电机控制 PWM 通道 0，输入。
I/O
EMC_D15 — 外部存储器数据线 15。
-
R — 保留功能。
I
U1_RI — UART 1 振铃指示器输入。
I
T1_CAP3 — 定时器 1 的捕获输入 3。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[13] — 通用数字输入 / 输出引脚。
O
MCOB0 — 电机控制 PWM 通道 0，输出 B。
I/O
EMC_D8 — 外部存储器数据线 8。
-
R — 保留功能。
I
U1_CTS — UART 1 准许发送输入。
O
T1_MAT0 — 定时器 1 的匹配输出 0。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[14] — 通用数字输入 / 输出引脚。
O
MCOA1 — 电机控制 PWM 通道 1，输出 A。
I/O
EMC_D9 — 外部存储器数据线 9。
-
R — 保留功能。
I
U1_DCD — UART 1 数据载波检测输入。
O
T1_MAT1 — 定时器 1 的匹配输出 1。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 25 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P5_7
P6_0
P6_1
LQFP144
LQFP100[1]
-
89
63
-
R12
M12
R15
x
x
x
-
H7
G5
91
105
107
65
73
74
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
T13
描述
复位状态
TFBGA180[1]
P5_6
LBGA256
符号
I/O
GPIO2[15] — 通用数字输入 / 输出引脚。
O
MCOB1 — 电机控制 PWM 通道 1，输出 B。
I/O
EMC_D10 — 外部存储器数据线 10。
-
R — 保留功能。
O
U1_TXD — UART 1 的发送器输出。
O
T1_MAT2 — 定时器 1 的匹配输出 2。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[7] — 通用数字输入 / 输出引脚。
O
MCOA2 — 电机控制 PWM 通道 2，输出 A。
I/O
EMC_D11 — 外部存储器数据线 11。
-
R — 保留功能。
I
U1_RXD — UART 1 的接收器输入。
O
T1_MAT3 — 定时器 1 的匹配输出 3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
I2S0_RX_MCLK — I2S 接收主机时钟。
-
R — 保留功能。
-
R — 保留功能。
I/O
I2S0_RX_SCK — 接收时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO3[0] — 通用数字输入 / 输出引脚。
O
EMC_DYCS1 — SDRAM 芯片选择 1。
I/O
U0_UCLK — 同步模式下 USART0 的串行时钟
输入 / 输出。
I/O
I2S0_RX_WS — 接收字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
-
R — 保留功能。
I
T2_CAP0 — 定时器 2 的捕获输入 2。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 26 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P6_3
LQFP144
LQFP100[1]
J9
111
78
-
P15
x
-
113
79
-
[3]
[3]
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
L13
描述
复位状态
TFBGA180[1]
P6_2
LBGA256
符号
I/O
GPIO3[1] — 通用数字输入 / 输出引脚。
O
EMC_CKEOUT1 — SDRAM 时钟使能 1。
I/O
U0_DIR — USART0 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
I2S0_RX_SDA — I2S 接收数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
-
R — 保留功能。
I
T2_CAP1 — 定时器 2 的捕获输入 1。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO3[2] — 通用数字输入 / 输出引脚。
O
USB0_PPWR — VBUS 驱动信号（发送至外部
充电泵或电源管理单元）；指示 VBUS 必须被驱
动（有效高电平）。
增加了下拉电阻以在复位时禁用电源开关。与恩
智浦 LPC 其它产品使用的 USB_PPWR 相比，
该信号拥有相反的极性。
P6_4
R16
x
F6
114
80
53
[3]
I；
PU
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
O
EMC_CS1 — 低电平有效芯片选择 1 信号。
-
R — 保留功能。
I
T2_CAP2 — 定时器 2 的捕获输入 2。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO3[3] — 通用数字输入 / 输出引脚。
I
CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。
O
U0_TXD — USART0 的发送器输出。
O
EMC_CAS — 低电平有效SDRAM列地址选通。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 27 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P6_6
P6_7
P6_8
LQFP144
LQFP100[1]
F9
117
82
55
L14
J13
H13
x
x
x
-
-
-
119
123
125
83
85
86
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
P16
描述
复位状态
TFBGA180[1]
P6_5
LBGA256
符号
I/O
GPIO3[4] — 通用数字输入 / 输出引脚。
O
CTOUT_6 — SCT输出6 。定时器1的匹配输出2。
I
U0_RXD — USART0 的接收器输入。
O
EMC_RAS — 低电平有效SDRAM行地址选通。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO0[5] — 通用数字输入 / 输出引脚。
O
EMC_BLS1 — 低电平有效“字节通道”选择信
号 1。
I/O
SGPIO5 — 通用数字输入 / 输出引脚。
O
USB0_PWR_FAULT — 端口电源故障信号，指
示过流状态；该信号监控 USB 总线上的过流状
态（需要外部电路来检测过流条件）。
-
R — 保留功能。
I
T2_CAP3 — 定时器 2 的捕获输入 3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A15 — 外部存储器地址线 15。
I/O
SGPIO6 — 通用数字输入 / 输出引脚。
O
USB0_IND1 — USB0 端口 LED 指示灯控制输
出 1。
I/O
GPIO5[15] — 通用数字输入 / 输出引脚。
O
T2_MAT0 — 定时器 2 的匹配输出 0。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A14 — 外部存储器地址线 14。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
O
USB0_IND0 — USB0 端口 LED 指示灯控制输
出 0。
I/O
GPIO5[16] — 通用数字输入 / 输出引脚。
O
T2_MAT1 — 定时器 2 的匹配输出 1。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 28 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P6_10
P6_11
P6_12
LQFP144
LQFP100[1]
F8
139
97
66
H15
H12
G15
x
x
x
-
C9
-
142
143
145
100
101
103
-
69
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
J15
描述
复位状态
TFBGA180[1]
P6_9
LBGA256
符号
I/O
GPIO3[5] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_DYCS0 — SDRAM 芯片选择 0。
-
R — 保留功能。
O
T2_MAT2 — 定时器 2 的匹配输出 2。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO3[6] — 通用数字输入 / 输出引脚。
O
MCABORT — 电机控制 PWM，低电平有效紧
急停机。
-
R — 保留功能。
O
EMC_DQMOUT1 — SDRAM 和静态设备使用
的数据掩码 1。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO3[7] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_CKEOUT0 — SDRAM 时钟使能 0。
-
R — 保留功能。
O
T2_MAT3 — 定时器 2 的匹配输出 3。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO2[8] — 通用数字输入 / 输出引脚。
O
CTOUT_7 — SCT 输出 7 。定时器 1 的匹配输
出 3。
-
R — 保留功能。
O
EMC_DQMOUT0 — 数据屏蔽 0，用于 SDRAM
和静态设备。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 29 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P7_1
P7_2
P7_3
LQFP144
LQFP100[1]
-
158
110
-
C14
A16
C13
x
x
x
-
-
-
162
165
167
113
115
117
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
B16
描述
复位状态
TFBGA180[1]
P7_0
LBGA256
符号
I/O
GPIO3[8] — 通用数字输入 / 输出引脚。
O
CTOUT_14 — SCT 输出 14。定时器 3 的匹配
输出 2。
-
R — 保留功能。
O
LCD_LE — 行结束信号。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
I/O
GPIO3[9] — 通用数字输入 / 输出引脚。
O
CTOUT_15 — SCT 输出 15。定时器 3 的匹配
输出 3。
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
O
LCD_VD19 — LCD 数据。
O
LCD_VD7 — LCD 数据。
-
R — 保留功能。
O
U2_TXD — USART2 的发送器输出。
I/O
SGPIO5 — 通用数字输入 / 输出引脚。
I/O
GPIO3[10] — 通用数字输入 / 输出引脚。
I
CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。
I/O
I2S0_TX_SDA — I2S 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
O
LCD_VD18 — LCD 数据。
O
LCD_VD6 — LCD 数据。
-
R — 保留功能。
I
U2_RXD — USART2 的接收器输入。
I/O
SGPIO6 — 通用数字输入 / 输出引脚。
I/O
GPIO3[11] — 通用数字输入 / 输出引脚。
I
CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。
-
R — 保留功能。
O
LCD_VD17 — LCD 数据。
O
LCD_VD5 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 30 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P7_5
P7_6
LQFP144
LQFP100[1]
-
189
132
-
A7
C7
x
x
-
-
191
194
133
134
-
-
[6]
[6]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
C8
描述
复位状态
TFBGA180[1]
P7_4
LBGA256
符号
I/O
GPIO3[12] — 通用数字输入 / 输出引脚。
O
CTOUT_13 — SCT 输出 13。定时器 3 的匹配
输出 1。
-
R — 保留功能。
O
LCD_VD16 — LCD 数据。
O
LCD_VD4 — LCD 数据。
O
TRACEDATA[0] — 线路数据、位 0。
-
R — 保留功能。
-
R — 保留功能。
I
ADC0_4 — ADC0，输入通道 4。
I/O
GPIO3[13] — 通用数字输入 / 输出引脚。
O
CTOUT_12 — SCT 输出 12。定时器 3 的匹配
输出 0。
-
R — 保留功能。
O
LCD_VD8 — LCD 数据。
O
LCD_VD23 — LCD 数据。
O
TRACEDATA[1] — 线路数据、位 1。
-
R — 保留功能。
-
R — 保留功能。
I
ADC0_3 — ADC0，输入通道 3。
I/O
GPIO3[14] — 通用数字输入 / 输出引脚。
O
CTOUT_11 — SCT 输出 1。定时器 2 的匹配输
出 3。
-
R — 保留功能。
O
LCD_LP — 行同步脉冲 (STN)。水平同步脉冲
(TFT)。
-
R — 保留功能。
O
TRACEDATA[2] — 线路数据、位 2。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 31 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P8_0
P8_1
P8_2
LQFP144
LQFP100[1]
-
201
140
-
E5
H5
K4
x
x
x
-
-
-
2
34
36
-
-
-
-
-
-
[6]
[4]
[4]
[4]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
B6
描述
复位状态
TFBGA180[1]
P7_7
LBGA256
符号
I/O
GPIO3[15] — 通用数字输入 / 输出引脚。
O
CTOUT_8 — SCT输出8 定时器2的匹配输出0。
-
R — 保留功能。
O
LCD_PWR — LCD 面板电源使能。
-
R — 保留功能。
O
TRACEDATA[3] — 线路数据、位 3。
O
ENET_MDC — 以太网 MIIM 时钟。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
I
ADC1_6 — ADC1，输入通道 6。
I/O
GPIO4[0] — 通用数字输入 / 输出引脚。
O
USB0_PWR_FAULT — 端口电源故障信号，指
示过流状态；该信号监控 USB 总线上的过流状
态（需要外部电路来检测过流条件）。
-
R — 保留功能。
I
MCI2 — 电机控制 PWM 通道 2，输入。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
T0_MAT0 — 定时器 0 的匹配输出 0。
I/O
GPIO4[1] — 通用数字输入 / 输出引脚。
O
USB0_IND1 — USB0 端口 LED 指示灯控制输
出 1。
-
R — 保留功能。
I
MCI1 — 电机控制 PWM 通道 1，输入。
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
T0_MAT1 — 定时器 0 的匹配输出 1。
I/O
GPIO4[2] — 通用数字输入 / 输出引脚。
O
USB0_IND0 — USB0 端口 LED 指示灯控制输
出 0。
-
R — 保留功能。
I
MCI0 — 电机控制 PWM 通道 0，输入。
I/O
SGPIO10 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
T0_MAT2 — 定时器 0 的匹配输出 2。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 32 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P8_4
P8_5
P8_6
LQFP144
LQFP100[1]
-
37
-
-
J2
J1
K3
x
x
x
-
-
-
39
40
43
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
J3
描述
复位状态
TFBGA180[1]
P8_3
LBGA256
符号
I/O
GPIO4[3] — 通用数字输入 / 输出引脚。
I/O
USB1_ULPI_D2 — ULPI 链路双向数据线 2。
-
R — 保留功能。
O
LCD_VD12 — LCD 数据。
O
LCD_VD19 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
O
T0_MAT3 — 定时器 0 的匹配输出 3。
I/O
GPIO4[4] — 通用数字输入 / 输出引脚。
I/O
USB1_ULPI_D1 — ULPI 链路双向数据线 1。
-
R — 保留功能。
O
LCD_VD7 — LCD 数据。
O
LCD_VD16 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
I
T0_CAP0 — 定时器 0 的捕获输入 0。
I/O
GPIO4[5] — 通用数字输入 / 输出引脚。
I/O
USB1_ULPI_D0 — ULPI 链路双向数据线 0。
-
R — 保留功能。
O
LCD_VD6 — LCD 数据。
O
LCD_VD8 — LCD 数据。
-
R — 保留功能。
-
R — 保留功能。
I
T0_CAP1 — 定时器 0 的捕获输入 1。
I/O
GPIO4[6] — 通用数字输入 / 输出引脚。
I
USB1_ULPI_NXT — ULPI 链路 NXT 信号。来
自 PHY 的数据流控制信号。
-
R — 保留功能。
O
LCD_VD5 — LCD 数据。
O
LCD_LP — 行同步脉冲 (STN)。水平同步脉冲
(TFT)。
-
R — 保留功能。
-
R — 保留功能。
I
T0_CAP2 — 定时器 0 的捕获输入 2。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 33 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P8_8
P9_0
P9_1
LQFP144
LQFP100[1]
-
45
-
-
L1
T1
N6
x
x
x
-
-
-
49
59
66
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
K1
描述
复位状态
TFBGA180[1]
P8_7
LBGA256
符号
I/O
GPIO4[7] — 通用数字输入 / 输出引脚。
O
USB1_ULPI_STP — ULPI 链路 STP 信号。已
确认结束或中断传输至 PHY。
-
R — 保留功能。
O
LCD_VD4 — LCD 数据。
O
LCD_PWR — LCD 面板电源使能。
-
R — 保留功能。
-
R — 保留功能。
I
T0_CAP3 — 定时器 0 的捕获输入 3。
-
R — 保留功能。
I
USB1_ULPI_CLK — ULPI链路CLK信号。PHY
生成的 60 MHz 时钟。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CGU_OUT0 — CGU 备用时钟输出 0。
O
I2S1_TX_MCLK — I2S1 发送主机时钟。
I/O
GPIO4[12] — 通用数字输入 / 输出引脚。
O
MCABORT — 电机控制 PWM，低电平有效紧
急停机。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I
ENET_CRS — 以太网载波感应（MII 接口）。
I/O
SGPIO0 — 通用数字输入 / 输出引脚。
I/O
SSP0_SSEL — SSP0 的从机选择。
I/O
GPIO4[13] — 通用数字输入 / 输出引脚。
O
MCOA2 — 电机控制 PWM 通道 2，输出 A。
-
R — 保留功能。
-
R — 保留功能。
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I
ENET_RX_ER — 以太网接收错误（MII接口）。
I/O
SGPIO1 — 通用数字输入 / 输出引脚。
I/O
SSP0_MISO — SSP0 主机输入从机输出。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 34 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
P9_3
P9_4
LQFP144
LQFP100[1]
-
70
-
-
M6
N10
x
x
-
-
79
92
-
-
-
-
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
N8
描述
复位状态
TFBGA180[1]
P9_2
LBGA256
符号
I/O
GPIO4[14] — 通用数字输入 / 输出引脚。
O
MCOB2 — 电机控制 PWM 通道 2，输出 B。
-
R — 保留功能。
-
R — 保留功能。
I/O
I2S0_TX_SDA — I2S 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I
ENET_RXD3 — 以太网接收数据3（MII接口）。
I/O
SGPIO2 — 通用数字输入 / 输出引脚。
I/O
SSP0_MOSI — SSP0 主机输出从机输入。
I/O
GPIO4[15] — 通用数字输入 / 输出引脚。
O
MCOA0 — 电机控制 PWM 通道 0，输出 A。
O
USB1_IND1 — USB1 端口 LED 指示灯控制输
出 1。
-
R — 保留功能。
-
R — 保留功能。
I
ENET_RXD2 — 以太网接收数据2（MII接口）。
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
O
U3_TXD — USART3 的发送器输出。
-
R — 保留功能。
O
MCOB0 — 电机控制 PWM 通道 0，输出 B。
O
USB1_IND0 — USB1 端口 LED 指示灯控制输
出 0。
-
R — 保留功能。
I/O
GPIO5[17] — 通用数字输入 / 输出引脚。
O
ENET_TXD2 — 以太网发送数据 2（MII 接口）。
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
I
U3_RXD — USART3 的接收器输入。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 35 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
LQFP144
LQFP100[1]
-
98
69
-
[3]
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
M9
描述
复位状态
TFBGA180[1]
P9_5
LBGA256
符号
-
R — 保留功能。
O
MCOA1 — 电机控制 PWM 通道 1，输出 A。
O
USB1_PPWR — VBUS 驱动信号（发送至外部
充电泵或电源管理单元）；指示 Vbus 必须被驱
动（有效高电平）。
增加了下拉电阻以在复位时禁用电源开关。与恩
智浦 LPC 其它产品使用的 USB_PPWR 相比，
该信号拥有相反的极性。
P9_6
PA_0
L11
L12
x
x
-
-
103
126
72
-
-
-
[3]
[3]
I；
PU
I；
PU
-
R — 保留功能。
I/O
GPIO5[18] — 通用数字输入 / 输出引脚。
O
ENET_TXD3 — 以太网发送数据 3（MII 接口）。
I/O
SGPIO3 — 通用数字输入 / 输出引脚。
O
U0_TXD — USART0 的发送器输出。
I/O
GPIO4[11] — 通用数字输入 / 输出引脚。
O
MCOB1 — 电机控制 PWM 通道 1，输出 B。
O
USB1_PWR_FAULT — 指示过电流状况的
USB1 端口电源故障信号；此信号监控 USB1 总
线上的过电流状况（检测过电流需要外部电
路）。
-
R — 保留功能。
-
R — 保留功能。
I
ENET_COL — 以太网冲突检测（MII 接口）。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
I
U0_RXD — USART0 的接收器输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
I2S1_RX_MCLK — I2S1 接收主机时钟。
O
CGU_OUT1 — CGU 备用时钟输出 1。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 36 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PA_2
PA_3
PA_4
LQFP144
LQFP100[1]
-
134
-
-
K15
H11
G13
x
x
x
-
-
-
136
147
151
-
-
-
-
-
-
[4]
[4]
[4]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
J14
描述
复位状态
TFBGA180[1]
PA_1
LBGA256
符号
I/O
GPIO4[8] — 通用数字输入 / 输出引脚。
I
QEI_IDX — 正交编码器接口 INDEX 输入。
-
R — 保留功能。
O
U2_TXD — USART2 的发送器输出。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO4[9] — 通用数字输入 / 输出引脚。
I
QEI_PHB — 正交编码器接口 PHB 输入。
-
R — 保留功能。
I
U2_RXD — USART2 的接收器输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO4[10] — 通用数字输入 / 输出引脚。
I
QEI_PHA — 正交编码器接口 PHA 输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_9 — SCT输出9 定时器2的匹配输出1。
-
R — 保留功能。
I/O
EMC_A23 — 外部存储器地址线 23。
I/O
GPIO5[19] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 37 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PB_1
PB_2
PB_3
LQFP144
LQFP100[1]
-
164
-
-
A14
B12
A13
x
x
x
-
-
-
175
177
178
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
B15
描述
复位状态
TFBGA180[1]
PB_0
LBGA256
符号
-
R — 保留功能。
O
CTOUT_10 — SCT 输出 10 定时器 2 的匹配输
出 2。
O
LCD_VD23 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[20] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I
USB1_ULPI_DIR — ULPI 链路 DIR 信号。控制
ULP 数据线方向。
O
LCD_VD22 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[21] — 通用数字输入 / 输出引脚。
O
CTOUT_6 — SCT输出6 定时器1的匹配输出2。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
USB1_ULPI_D7 — ULPI 链路双向数据线 7。
O
LCD_VD21 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[22] — 通用数字输入 / 输出引脚。
O
CTOUT_7 — SCT输出7。定时器1的匹配输出3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
USB1_ULPI_D6 — ULPI 链路双向数据线 6。
O
LCD_VD20 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[23] — 通用数字输入 / 输出引脚。
O
CTOUT_8 — SCT输出8。定时器2的匹配输出0。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 38 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PB_5
PB_6
PC_0
LQFP144
LQFP100[1]
-
180
-
-
A12
A6
D4
x
x
x
-
-
-
181
-
7
-
-
-
-
-
-
[3]
[3]
[6]
[6]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
B11
描述
复位状态
TFBGA180[1]
PB_4
LBGA256
符号
-
R — 保留功能。
I/O
USB1_ULPI_D5 — ULPI 链路双向数据线 5。
O
LCD_VD15 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[24] — 通用数字输入 / 输出引脚。
I
CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
USB1_ULPI_D4 — ULPI 链路双向数据线 4。
O
LCD_VD14 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[25] — 通用数字输入 / 输出引脚。
I
CTIN_7 — SCT 输入 7。
O
LCD_PWR — LCD 面板电源使能。
-
R — 保留功能。
-
R — 保留功能。
I/O
USB1_ULPI_D3 — ULPI 链路双向数据线 3。
O
LCD_VD13 — LCD 数据。
-
R — 保留功能。
I/O
GPIO5[26] — 通用数字输入 / 输出引脚。
I
CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。
O
LCD_VD19 — LCD 数据。
-
R — 保留功能。
I
ADC0_6 — ADC0，输入通道 6。
-
R — 保留功能。
I
USB1_ULPI_CLK — ULPI链路CLK信号。PHY
生成的 60 MHz 时钟。
-
R — 保留功能。
I/O
ENET_RX_CLK — 以太网接收时钟（MII 接
口）。
O
LCD_DCLK — LCD 面板时钟。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_CLK — SD/MMC 卡时钟。
I
ADC1_1 — ADC1，输入通道 1。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 39 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PC_2
PC_3
PC_4
LQFP144
LQFP100[1]
-
9
-
-
F6
F5
F4
-
-
-
-
-
-
13
11
16
-
-
-
-
-
-
[3]
[3]
[6]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
E4
描述
复位状态
TFBGA180[1]
PC_1
LBGA256
符号
I/O
USB1_ULPI_D7 — ULPI 链路双向数据线 7。
-
R — 保留功能。
I
U1_RI — UART 1 振铃指示器输入。
O
ENET_MDC — 以太网 MIIM 时钟。
I/O
GPIO6[0] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP0 — 定时器 3 的捕获输入 0。
O
SD_VOLT0 — SD/MMC 总线电压选择输出 0。
I/O
USB1_ULPI_D6 — ULPI 链路双向数据线 6。
-
R — 保留功能。
I
U1_CTS — UART 1 准许发送输入。
O
ENET_TXD2 — 以太网发送数据 2（MII 接口）。
I/O
GPIO6[1] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
SD_RST — MMC4.4 卡的 SD/MMC 复位信号。
I/O
USB1_ULPI_D5 — ULPI 链路双向数据线 5。
-
R — 保留功能。
O
U1_RTS — UART1 的请求发送输出。也可配置
为 UART 1 的 RS-485/EIA-485 输出使能信号。
O
ENET_TXD3 — 以太网发送数据 3（MII 接口）。
I/O
GPIO6[2] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
SD_VOLT1 — SD/MMC 总线电压选择输出 1。
I
ADC1_0 — ADC1、输入通道 0。
-
R — 保留功能。
I/O
USB1_ULPI_D4 — ULPI 链路双向数据线 4。
-
R — 保留功能。
ENET_TX_EN — 以太网传输使能（RMII/MII 接
口）。
I/O
GPIO6[3] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP1 — 定时器 3 的捕获输入 1。
I/O
SD_DAT0 — SD/MMC 数据总线 0。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 40 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PC_6
PC_7
PC_8
LQFP144
LQFP100[1]
-
20
-
-
H6
G5
N4
-
-
-
-
-
-
22
-
-
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
G4
描述
复位状态
TFBGA180[1]
PC_5
LBGA256
符号
-
R — 保留功能。
I/O
USB1_ULPI_D3 — ULPI 链路双向数据线 3。
-
R — 保留功能。
O
ENET_TX_ER — 以太网发送错误（MII 接口）。
I/O
GPIO6[4] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP2 — 定时器 3 的捕获输入 2。
I/O
SD_DAT1 — SD/MMC 数据总线 1。
-
R — 保留功能。
I/O
USB1_ULPI_D2 — ULPI 链路双向数据线 2。
-
R — 保留功能。
I
ENET_RXD2 — 以太网接收数据2（MII接口）。
I/O
GPIO6[5] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
T3_CAP3 — 定时器 3 的捕获输入 3。
I/O
SD_DAT2 — SD/MMC 数据总线 2。
-
R — 保留功能。
I/O
USB1_ULPI_D1 — ULPI 链路双向数据线 1。
-
R — 保留功能。
I
ENET_RXD3 — 以太网接收数据3（MII接口）。
I/O
GPIO6[6] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT0 — 定时器 3 的匹配输出 0。
I/O
SD_DAT3 — SD/MMC 数据总线 3。
-
R — 保留功能。
I/O
USB1_ULPI_D0 — ULPI 链路双向数据线 0。
-
R — 保留功能。
I
ENET_RX_DV
—
（RMII/MII 接口）。
I/O
GPIO6[7] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT1 — 定时器 3 的匹配输出 1。
I
SD_CD — SD/MMC 卡检测输入。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
以太网接收数据有效
© NXP B.V. 2012. 保留所有权利。
第 41 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PC_10
PC_11
PC_12
LQFP144
LQFP100[1]
-
-
-
-
M5
L5
L6
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
K2
描述
复位状态
TFBGA180[1]
PC_9
LBGA256
符号
-
R — 保留功能。
I
USB1_ULPI_NXT — ULPI 链路 NXT 信号。来
自 PHY 的数据流控制信号。
-
R — 保留功能。
I
ENET_RX_ER — 以太网接收错误（MII接口）。
I/O
GPIO6[8] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT2 — 定时器 3 的匹配输出 2。
O
SD_POW — SD/MMC 电源监控输出。
-
R — 保留功能。
O
USB1_ULPI_STP — ULPI 链接 STP 信号。产
生结束或中断到 PHY 的传输。
I
U1_DSR — UART 1 的数据设置就绪输入。
-
R — 保留功能。
I/O
GPIO6[9] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
T3_MAT3 — 定时器 3 的匹配输出 3。
I/O
SD_CMD — SD/MMC 命令信号。
-
R — 保留功能。
I
USB1_ULPI_DIR — ULPI 链路 DIR 信号。控制
ULP 数据线方向。
I
U1_DCD — UART 1 的数据载波检测输入。
-
R — 保留功能。
I/O
GPIO6[10] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_DAT4 — SD/MMC 数据总线 4。
-
R — 保留功能。
-
R — 保留功能。
O
U1_DTR — UART 1 数据终端就绪输出。也可配
置为UART 1的RS-485/EIA-485输出使能信号。
-
R — 保留功能。
I/O
GPIO6[11] — 通用数字输入 / 输出引脚。
I/O
SGPIO11 — 通用数字输入 / 输出引脚。
I/O
I2S0_TX_SDA — I2S 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I/O
SD_DAT5 — SD/MMC 数据总线 5。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 42 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PC_14
PD_0
PD_1
LQFP144
LQFP100[1]
-
-
-
-
N1
N2
P1
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
M1
描述
复位状态
TFBGA180[1]
PC_13
LBGA256
符号
-
R — 保留功能。
-
R — 保留功能。
O
U1_TXD — UART 1 的发送器输出。
-
R — 保留功能。
I/O
GPIO6[12] — 通用数字输入 / 输出引脚。
I/O
SGPIO12 — 通用数字输入 / 输出引脚。
I/O
I2S0_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的信号 WS。
I/O
SD_DAT6 — SD/MMC 数据总线 6。
-
R — 保留功能。
-
R — 保留功能。
I
U1_RXD — UART 1 的接收器输入。
-
R — 保留功能。
I/O
GPIO6[13] — 通用数字输入 / 输出引脚。
I/O
SGPIO13 — 通用数字输入 / 输出引脚。
O
ENET_TX_ER — 以太网接收错误（MII 接口）。
I/O
SD_DAT7 — SD/MMC 数据总线 7。
-
R — 保留功能。
O
CTOUT_15 — SCT 输出 15 定时器 3 的匹配输
出 3。
O
EMC_DQMOUT2 — 数据屏蔽 2，用于 SDRAM
和静态设备。
-
R — 保留功能。
I/O
GPIO6[14] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_CKEOUT2 — SDRAM 时钟使能 2。
-
R — 保留功能。
I/O
GPIO6[15] — 通用数字输入 / 输出引脚。
O
SD_POW — SD/MMC 电源管理输出。
-
R — 保留功能。
I/O
SGPIO5 — 通用数字输入 / 输出引脚。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 43 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PD_3
PD_4
PD_5
LQFP144
LQFP100[1]
-
-
-
-
P4
T2
P6
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
R1
描述
复位状态
TFBGA180[1]
PD_2
LBGA256
符号
-
R — 保留功能。
O
CTOUT_7 — SCT输出7。定时器1的匹配输出3。
I/O
EMC_D16 — 外部存储器数据线 16。
-
R — 保留功能。
I/O
GPIO6[16] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO6 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_6 — SCT输出7。定时器1的匹配输出2。
I/O
EMC_D17 — 外部存储器数据线 17。
-
R — 保留功能。
I/O
GPIO6[17] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_8 — SCT输出8。定时器2的匹配输出0。
I/O
EMC_D18 — 外部存储器数据线 18。
-
R — 保留功能。
I/O
GPIO6[18] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO8 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_9 — SCT输出9。定时器2的匹配输出1。
I/O
EMC_D19 — 外部存储器数据线 19。
-
R — 保留功能。
I/O
GPIO6[19] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO9 — 通用数字输入 / 输出引脚。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 44 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PD_7
PD_8
PD_9
LQFP144
LQFP100[1]
-
68
-
-
T6
P8
T11
-
-
-
-
-
-
72
74
84
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
R6
描述
复位状态
TFBGA180[1]
PD_6
LBGA256
符号
-
R — 保留功能。
O
CTOUT_10 — SCT 输出 10。定时器 2 的匹配
输出 2。
I/O
EMC_D20 — 外部存储器数据线 20。
-
R — 保留功能。
I/O
GPIO6[20] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO10 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
CTIN_5 — SCT 输入 5。定时器 2 的捕获输入 2。
I/O
EMC_D21 — 外部存储器地址线 21。
-
R — 保留功能。
I/O
GPIO6[21] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO11 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
CTIN_6 — SCT 输入 6。定时器 3 的捕获输入 1。
I/O
EMC_D22 — 外部存储器数据线 22。
-
R — 保留功能。
I/O
GPIO6[22] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO12 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_13 — SCT 输出 13。定时器 3 的匹配
输出 1。
I/O
EMC_D23 — 外部存储器数据线 23。
-
R — 保留功能。
I/O
GPIO6[23] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SGPIO13 — 通用数字输入 / 输出引脚。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 45 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PD_11
PD_12
PD_13
LQFP144
LQFP100[1]
-
86
-
-
N9
N11
T14
x
x
x
-
-
-
88
94
97
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
P11
描述
复位状态
TFBGA180[1]
PD_10
LBGA256
符号
-
R — 保留功能。
I
CTIN_1 — SCT 输入 1。定时器 0 的捕获输入
1。定时器 2 的捕获输入 1。
O
EMC_BLS3 — 低电平有效“字节通道”选择信
号 3。
-
R — 保留功能。
I/O
GPIO6[24] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_CS3 — 低电平有效芯片选择 3 信号。
-
R — 保留功能。
I/O
GPIO6[25] — 通用数字输入 / 输出引脚。
I/O
USB1_ULPI_D0 — ULPI 链路双向数据线 0。
O
CTOUT_14 — SCT 输出 14。定时器 3 的匹配
输出 2。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_CS2 — 低电平有效芯片选择 2 信号。
-
R — 保留功能。
I/O
GPIO6[26] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_10 — SCT 输出 10。定时器 2 的匹配
输出 2。
-
R — 保留功能。
-
R — 保留功能。
I
CTIN_0 — SCT 输入 0。定时器 0、1、2、3 的
捕获输入 0。
O
EMC_BLS2 — 低电平有效“字节通道”选择信
号 2。
-
R — 保留功能。
I/O
GPIO6[27] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_13 — SCT 输出 13。定时器 3 的匹配
输出 1。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 46 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PD_15
PD_16
PE_0
LQFP144
LQFP100[1]
-
99
-
-
T15
R14
P14
x
x
x
-
-
-
101
104
106
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
R13
描述
复位状态
TFBGA180[1]
PD_14
LBGA256
符号
-
R — 保留功能。
-
R — 保留功能。
O
EMC_DYCS2 — SDRAM 芯片选择 2。
-
R — 保留功能。
I/O
GPIO6[28] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
CTOUT_11 — SCT 输出 11。定时器 2 的匹配输
出 3。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A17 — 外部存储器地址线 17。
-
R — 保留功能。
I/O
GPIO6[29] — 通用数字输入 / 输出引脚。
I
SD_WP — SD/MMC 卡写保护输入。
O
CTOUT_8 — SCT输出8。定时器2的匹配输出0。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A16 — 外部存储器地址线 16。
-
R — 保留功能。
I/O
GPIO6[30] — 通用数字输入 / 输出引脚。
O
SD_VOLT2 — SD/MMC 总线电压选择输出 2。
O
CTOUT_12 — SCT 输出 12。定时器 3 的匹配
输出 0。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A18 — 外部存储器地址线 18。
I/O
GPIO7[0] — 通用数字输入 / 输出引脚。
O
CAN1_TD — CAN1 发送器输出。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 47 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PE_2
PE_3
PE_4
LQFP144
LQFP100[1]
-
112
-
-
M14
K12
K13
x
x
x
-
-
-
115
118
120
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
x
[2]
TFBGA100
N14
描述
复位状态
TFBGA180[1]
PE_1
LBGA256
符号
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I/O
EMC_A19 — 外部存储器地址线 19。
I/O
GPIO7[1] — 通用数字输入 / 输出引脚。
I
CAN1_RD — CAN1 接收器输入。
-
R — 保留功能。
-
R — 保留功能。
I
ADCTRIG0 — ADC 触发器输入 0。
I
CAN0_RD — CAN 接收器输入。
-
R — 保留功能。
I/O
EMC_A20 — 外部存储器地址线 20。
I/O
GPIO7[2] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CAN0_TD — CAN 发送器输出。
I
ADCTRIG1 — ADC 触发器输入 1。
I/O
EMC_A21 — 外部存储器地址线 21。
I/O
GPIO7[3] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I
NMI — NMI 的外部中断输入。
-
R — 保留功能。
I/O
EMC_A22 — 外部存储器地址线 22。
I/O
GPIO7[4] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 48 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PE_6
PE_7
PE_8
LQFP144
LQFP100[1]
-
122
-
-
M16
F15
F14
-
-
-
-
-
-
124
149
150
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
N16
描述
复位状态
TFBGA180[1]
PE_5
LBGA256
符号
-
R — 保留功能。
O
CTOUT_3 — SCT输出3。定时器0的匹配输出3。
O
U1_RTS — UART 1 请求发送输出。也可配置为
UART 1 的 RS-485/EIA-485 输出使能信号。
I/O
EMC_D24 — 外部存储器数据线 24。
I/O
GPIO7[5] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_2 — SCT输出2。定时器0的匹配输出2。
I
U1_RI — UART 1 的振铃指示器输入。
I/O
EMC_D25 — 外部存储器数据线 25。
I/O
GPIO7[6] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_5 — SCT输出5。定时器1的匹配输出1。
I
U1_CTS — UART1 准许发送输入。
I/O
EMC_D26 — 外部存储器数据线 26。
I/O
GPIO7[7] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_4 — SCT输出4。定时器0的匹配输出0。
I
U1_DSR — UART 1 的数据设置就绪输入。
I/O
EMC_D27 — 外部存储器数据线 27。
I/O
GPIO7[8] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 49 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PE_10
PE_11
PE_12
LQFP144
LQFP100[1]
-
152
-
-
E14
D16
D15
-
-
-
-
-
-
154
-
-
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
E16
描述
复位状态
TFBGA180[1]
PE_9
LBGA256
符号
-
R — 保留功能。
I
CTIN_4 — SCT 输入 4。定时器 1 的捕获输入 2。
I
U1_DCD — UART 1 的数据载波检测输入。
I/O
EMC_D28 — 外部存储器数据线 28。
I/O
GPIO7[9] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
I
CTIN_3 — SCT 输入 3。定时器 1 的捕获输入 1。
O
U1_DTR — UART 1 数据终端就绪输出。也可配
置为UART 1的RS-485/EIA-485输出使能信号。
I/O
EMC_D29 — 外部存储器数据线 29。
I/O
GPIO7[10] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_12 — SCT 输出 12。定时器 3 的匹配
输出 0。
O
U1_TXD — UART 1 的发送器输出。
I/O
EMC_D30 — 外部存储器数据线 30。
I/O
GPIO7[11] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_11 — SCT 输出 11。定时器 2 的匹配输
出 3。
I
U1_RXD — UART 1 的接收器输入。
I/O
EMC_D31 — 外部存储器数据线 31。
I/O
GPIO7[12] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 50 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PE_14
PE_15
PF_0
LQFP144
LQFP100[1]
-
-
-
-
C15
E13
D12
-
-
-
-
-
-
-
-
159
-
-
-
-
-
-
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
G14
描述
复位状态
TFBGA180[1]
PE_13
LBGA256
符号
-
R — 保留功能。
O
CTOUT_14 — SCT 输出 14 定时器 3 的匹配输
出 2。
I/O
I2C1_SDA — I2C1 时钟输入 / 输出（此引脚不
使用专用的 I2C pad）。
O
EMC_DQMOUT3 — 数据屏蔽 3，用于 SDRAM
和静态设备。
I/O
GPIO7[13] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
EMC_DYCS3 — SDRAM 芯片选择 3。
I/O
GPIO7[14] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CTOUT_0 — SCT输出0。定时器0的匹配输出0。
I/O
I2C1_SCL — I2C1 时钟输入 / 输出（此引脚不
使用专用的 I2C pad）。
O
EMC_CKEOUT3 — SDRAM 时钟使能 3。
I/O
GPIO7[15] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O ； I/O
PU
I
SSP0_SCK — SSP0 的串行时钟。
GP_CLKIN — CGU 的通用时钟输入。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
I2S1_TX_MCLK — I2S1 发送主机时钟。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 51 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PF_2
PF_3
PF_4
LQFP144
LQFP100[1]
-
-
-
-
D11
E10
D10
-
-
x
-
-
H4
168
170
172
-
-
-
-
120
83
[3]
[3]
[3]
[3]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
E11
描述
复位状态
TFBGA180[1]
PF_1
LBGA256
符号
-
R — 保留功能。
-
R — 保留功能。
I/O
SSP0_SSEL — SSP0 的从机选择。
-
R — 保留功能。
I/O
GPIO7[16] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO0 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
O
U3_TXD — USART3 的发送器输出。
I/O
SSP0_MISO — SSP0 的主机输入从机输出。
-
R — 保留功能。
I/O
GPIO7[17] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO1 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I
U3_RXD — USART3 的接收器输入。
I/O
SSP0_MOSI — SSP0 的主机输出从机输入。
-
R — 保留功能。
I/O
GPIO7[18] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO2 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O ； I/O
PU
I
SSP1_SCK — SSP1 的串行时钟。
GP_CLKIN — CGU 的通用时钟输入。
O
TRACECLK — 跟踪时钟。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
I2S0_TX_MCLK — I2S 发送主机时钟。
I/O
I2S0_RX_SCK — I2S 接收时钟。由主机驱动，
由从机接收。对应于 I2S 总线规范中的 SCK 信
号。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 52 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PF_6
PF_7
LQFP144
LQFP100[1]
-
190
-
-
E7
B7
-
-
-
-
192
193
-
-
-
-
[6]
[6]
[6]
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
E9
描述
复位状态
TFBGA180[1]
PF_5
LBGA256
符号
-
R — 保留功能。
I/O
U3_UCLK — 同步模式下 USART3 的串行时钟
输入 / 输出。
I/O
SSP1_SSEL — SSP1 的从机选择。
O
TRACEDATA[0] — 跟踪数据，位 0。
I/O
GPIO7[19] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO4 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
ADC1_4 — ADC1，输入通道 4。
-
R — 保留功能。
I/O
U3_DIR — USART3 的 RS-485/EIA-485 输出使
能 / 方向控制。
I/O
SSP1_MISO — SSP1 的主机输入从机输出。
O
TRACEDATA[1] — 线路数据、位 1。
I/O
GPIO7[20] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO5 — 通用数字输入 / 输出引脚。
I/O
I2S1_TX_SDA — I2S1 发送数据。由发送器驱
动，由接收器读取。对应于 I2S 总线规范中的 SD
信号。
I
ADC1_3 — ADC1，输入通道 3。
-
R — 保留功能。
I/O
U3_BAUD — USART3 的引脚波特率。
I/O
SSP1_MOSI — SSP1 的主机输出从机输入。
O
TRACEDATA[2] — 线路数据、位 2。
I/O
GPIO7[21] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO6 — 通用数字输入 / 输出引脚。
I/O
I2S1_TX_WS — 发送字选择。由主机驱动，由
从机接收。对应于 I2S 总线规范中的 WS 信号。
I/O
ADC1_7 — ADC1，输入通道 7 或带隙输出。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 53 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
PF_9
PF_10
PF_11
LQFP144
LQFP100[1]
-
-
-
-
D6
A3
A2
-
-
-
-
-
-
203
205
207
-
-
-
-
98
100
[6]
[6]
[6]
[6]
I；
PU
I；
PU
I；
PU
I；
PU
类型
LQFP208[1]
-
[2]
TFBGA100
E6
描述
复位状态
TFBGA180[1]
PF_8
LBGA256
符号
-
R — 保留功能。
I/O
U0_UCLK — 同步模式下 USART0 的串行时钟
输入 / 输出。
I
CTIN_2 — SCT 输入 2。定时器 0 的捕获输入 2。
O
TRACEDATA[3] — 跟踪数据，位 3。
I/O
GPIO7[22] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO7 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
ADC0_2 — ADC0，输入通道 2。
-
R — 保留功能。
I/O
U0_DIR — USART0 的 RS-485/EIA-485 输出使
能 / 方向控制。
O
CTOUT_1 — SCT输出1 定时器0的匹配输出1。
-
R — 保留功能。
I/O
GPIO7[23] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I/O
SGPIO3 — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
ADC1_2 — ADC1，输入通道 2。
-
R — 保留功能。
O
U0_TXD — USART0 的发送器输出。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO7[24] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
I
SD_WP — SD/MMC 卡写保护输入。
-
R — 保留功能。
I
ADC0_5 — ADC0，输入通道 5。
-
R — 保留功能。
I
U0_RXD — USART0 的接收器输入。
-
R — 保留功能。
-
R — 保留功能。
I/O
GPIO7[25] — 通用数字输入 / 输出引脚。
-
R — 保留功能。
O
SD_VOLT2 — SD/MMC 总线电压选择输出 2。
-
R — 保留功能。
I
ADC1_5 — ADC1，输入通道 5。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 54 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
LQFP208[1]
LQFP144
LQFP100[1]
K3
62
45
31
类型
TFBGA100
x
[2]
TFBGA180[1]
N5
描述
复位状态
LBGA256
符号
时钟引脚
CLK0
CLK1
CLK2
CLK3
T10
D14
P12
x
x
x
-
K6
-
-
141
-
-
-
99
-
68
-
[5]
[5]
[5]
[5]
O； O
PU
O
EMC_CLK0 — SDRAM 时钟 0。
CLKOUT — 时钟输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_CLK — SD/MMC 卡时钟。
O
EMC_CLK01 — SDRAM 时钟 0 和时钟 1 组合。
I/O
SSP1_SCK — SSP1 的串行时钟。
I
ENET_TX_CLK ENET_REF_CLK — 以太网发
送时钟（MII 接口）或以太网参考时钟（RMII
接口）。
O； O
PU
O
EMC_CLK1 — SDRAM 时钟 1。
CLKOUT — 时钟输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CGU_OUT0 — CGU 备用时钟输出 0。
-
R — 保留功能。
O
I2S1_TX_MCLK — I2S1 发送主机时钟。
O； O
PU
O
EMC_CLK3 — SDRAM 时钟 3。
CLKOUT — 时钟输出引脚。
-
R — 保留功能。
-
R — 保留功能。
I/O
SD_CLK — SD/MMC 卡时钟。
O
EMC_CLK23 — SDRAM 时钟 2 和时钟 3 组合。
O
I2S0_TX_MCLK — I2S 发送主机时钟。
I/O
I2S1_RX_SCK — 接收时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
O； O
PU
O
EMC_CLK2 — SDRAM 时钟 2。
CLKOUT — 时钟输出引脚。
-
R — 保留功能。
-
R — 保留功能。
-
R — 保留功能。
O
CGU_OUT1 — CGU 备用时钟输出 1。
-
R — 保留功能。
I/O
I2S1_RX_SCK — 接收时钟。由主机驱动，由从
机接收。对应于 I2S 总线规范中的 SCK 信号。
调试引脚
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 55 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
LQFP144
LQFP100[1]
A6
41
28
18
类型
LQFP208[1]
x
[2]
TFBGA100
L4
描述
复位状态
TFBGA180[1]
DBGEN
LBGA256
符号
[3]
I
I
JTAG 接口控制信号，也用于边界扫描。
I; F
I
JTAG 接口的测试时钟（默认）或串行 (SW) 时
钟。
TCK/SWDCLK
J5
x
H2
38
27
17
[3]
TRST
M4
x
B4
42
29
19
[3]
I；
PU
I
JTAG 接口的测试复位。
TMS/SWDIO
K6
x
C4
44
30
20
[3]
I；
PU
I
JTAG 接口的测试模式选择（默认）或 SW 调试
数据输入 / 输出。
TDO/SWO
K5
x
H3
46
31
21
[3]
O
O
JTAG 接口的测试数据输出（默认）或 SW 跟踪
输出。
TDI
J4
x
G3
35
26
16
[3]
I；
PU
I
JTAG 接口的测试数据。
F2
x
E1
26
18
9
[7]
-
I/O
USB0 双向 D+ 线。
11
[7]
-
I/O
USB0 双向 D− 线。
12
[7]
-
I/O
VBUS 引脚（上电 USB 线缆）。此引脚包含一
个 64kΩ( 典型值 ) 16kΩ 的内部下拉电阻。
I
向收发器指明是连接到器件 A （USB0_ID 低）
还是器件 B （USB0_ID 高）。对于 OTG，该引
脚具有一个内部上拉电阻。
USB0 引脚
USB0_DP
USB0_DM
USB0_VBUS
G2
F1
x
x
E2
E3
28
29
20
21
[8]
USB0_ID
H2
x
F1
30
22
13
[9]
-
USB0_RREF
H1
x
F3
32
24
15
[9]
-
F12
x
E9
129
89
59
[10]
-
I/O
USB1 双向 D+ 线。
-
I/O
USB1 双向 D− 线。
用于基准电流的 12.0 kΩ ( 精度 1%) 片内接地电
阻。
USB1 引脚
USB1_DP
G12
x
E10
130
90
60
[10]
I2C0_SCL
L15
x
D6
132
92
62
[11]
I; F
I/O
I2C 时钟输入 / 输出。开漏输出（符合 I2C 总线
规范）。
I2C0_SDA
L16
x
E6
133
93
63
[11]
I; F
I/O
I2C 数据输入 / 输出。开漏输出（符合 I2C 总线
规范）。
RESET
D9
x
B6
185
128
91
[12]
I；
IA
I
外部复位输入：此引脚为 LOW 时将复位设备，
导致 I/O 端口和外设呈现默认状态，并且处理器
从地址 0 开始执行。
WAKEUP0
A9
x
A4
187
130
93
[12]
I；
IA
I
外部唤醒输入；可以产生中断并从任何低功耗
模式中唤醒。
WAKEUP1
A10
x
-
-
-
-
[12]
I；
IA
I
外部唤醒输入；可以产生中断并从任何低功耗
模式中唤醒。
WAKEUP2
C9
x
-
-
-
-
[12]
I；
IA
I
外部唤醒输入；可以产生中断并从任何低功耗
模式中唤醒。
WAKEUP3
D8
x
-
-
-
-
[12]
I；
IA
I
外部唤醒输入；可以产生中断并从任何低功耗
模式中唤醒。
USB1_DM
I2C
总线引脚
复位和唤醒引脚
ADC 引脚
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 56 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
LQFP144
LQFP100[1]
x
A2
8
6
4、
[9]
I；
IA
I
ADC 输入通道 0。由 10 位 ADC0/1 和 DAC 共用。
ADC0_1
ADC1_1
C3
x
A1
4、
2
1
[9]
I；
IA
I
ADC 输入通道 1。由 10 位 ADC0/1 共用。
ADC0_2
ADC1_2
A4
x
B3
206
143
99
[9]
I；
IA
I
ADC 输入通道 2。由 10 位 ADC0/1 共用。
ADC0_3/
ADC1_3
B5
x
A3
200
139
96
[9]
I；
IA
I
ADC 输入通道 3。由 10 位 ADC0/1 共用。
ADC0_4/
ADC1_4
C6
x
-
199
138
-
[9]
I；
IA
I
ADC 输入通道 4。由 10 位 ADC0/1 共用。
ADC0_5/
ADC1_5
B3
x
-
208
144
-
[9]
I；
IA
I
ADC 输入通道 5。由 10 位 ADC0/1 共用。
ADC0_6/
ADC1_6
A5
x
-
204
142
-
[9]
I；
IA
I
ADC 输入通道 6。由 10 位 ADC0/1 共用。
ADC0_7/
ADC1_7
C5
x
-
197
136
-
[9]
I；
IA
I
ADC 输入通道 7。由 10 位 ADC0/1 共用。
A11
x
C3
186
129
92
[12]
-
O
RTC 控制输出。
88
[9]
-
I
RTC 32 kHz 超低功耗振荡器电路输入。
-
O
RTC 32 kHz 超低功耗振荡器电路输出。
类型
LQFP208[1]
E3
[2]
TFBGA100
ADC0_0
ADC1_0/DAC
复位状态
TFBGA180[1]
描述
LBGA256
符号
RTC
RTC_ALARM
RTCX1
RTCX2
A8
x
A5
182
125
B8
x
B5
183
126
89
[9]
D1
x
B1
18
12
5
[9]
-
I
振荡器电路和内部时钟发生器电路输入。
[9]
-
O
振荡器放大器输出。
晶体振荡器引脚
XTAL1
XTAL2
E1
x
C1
19
13
6
USB0_VDDA
3V3_DRIVER
F3
x
D1
24
16
7
-
-
驱动器独立模拟 3.3 V 电源。
USB0
_VDDA3V3
G3
x
D2
25
17
8
-
-
USB 3.3 V 独立电源电压。
USB0_VSSA
_TERM
H3
x
D3
27
19
10
-
-
用于终端电阻独立基准的专用模拟接地。
USB0_VSSA
_REF
G1
x
F2
31
23
14
-
-
基准电流和电压产生的专用独立模拟接地。
VDDA
B4
x
B2
198
137
95
-
-
模拟电源和 ADC 参考电压。
VBAT
B10
x
C5
184
127
90
-
-
RTC 供电：此引脚上 3.3 V 向 RTC 供电。
VDDREG
F10、 x
F9、
L8、
L7
E4、
E5、
F4
135、
188、
195、
82、
33
94、 131、
59、
25
-
主调压器电源。将 VDDREG 和 VDDIO 引脚都
与共同电源连接，以确保两者电源电压的爬坡时
间相同。
VPP
E8
-
-
-
-
OTP 编程电压。
电源和接地引脚
-
-
[13]
-
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 57 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
D7、 x
E12、
F7、
F8、
G10、
H10、
J6、
J7、
K7、
L9、
L10、
N7、
N13
F10、 6、
K5
52、
57、
102、
110、
155、
160、
202
5、
36、
41、
71、
77、
107、
111、
141
VDD
-
-
-
-
-
3、
24、
27、
49、
52、
74、
77、
97
VSS
G9、 x
H7、
J10、
J11、
K8
-
-
-
2、
26、
51、
76
[14]
C4、 x
D13、
G6、
G7、
G8、
H8、
H9、
J8、
J9、
K9、
K10、
M13、
P7、
P13
C8、
D4、
D5、
G8、
J3、
J6
5、
56、
109、
157
4、
40、
76、
109
-
[14]
B2
x
C2
196
135
B9
-
-
-
-
VSSIO
VSSA
-
类型
复位状态
[13]
VDDIO
[2]
描述
LQFP100[1]
LQFP144
LQFP208[1]
TFBGA100
LBGA256
符号
TFBGA180[1]
表 3. 引脚描述（续）
LCD、以太网、 USB0 以及 USB1 功能并非在所有器件上都可用。参见表 2。
-
I/O 电源。将 VDDREG 和 VDDIO 引脚都与共同
电源连接，以确保两者电源电压的爬坡时间相
同。
主调压器、 I/O 和 OTP 的电源。
-
-
接地。
-
-
接地。
94
-
-
模拟接地。
-
-
-
n.c.
[15]
[15]
未连接
[1]
x = 可用； - = 未引出。
[2]
I = 输入 , O = 输出 , IA = 无源 ; PU = 使能上拉电阻 ( 弱上拉电阻上拉引脚至 VDD(IO)); F = 悬空 ; 复位状态反映了在复位时无启动代码操作
的引脚状态。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 58 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
[3]
5V 容限的 pad 以及 15ns 的干扰过滤器（如出现 VDD(IO) 为 5V 容限；如不出现 VDD(IO), 则不超过 3.3 V); 提供数字 I/O 功能及 TTL 电平
和滞回；普通驱动强度。
[4]
5V 容限的 pad 以及 15ns 的干扰过滤器（如出现 VDD(IO) 为 5V 容限；如不出现 VDD(IO), 则不超过 3.3 V); 提供数字 I/O 功能及 TTL 电平
和滞回；普通驱动强度。
[5]
5V 容限的 pad 以及 15ns 的干扰过滤器（如出现 VDD(IO) 为 5V 容限；如不出现 VDD(IO), 则不超过 3.3 V); 提供高速数字 I/O 功能及 TTL 电
平和滞回。
[6]
5V 容限的 pad 提供数字 I/O 功能（带有 TTL 电平和滞回），以及模拟输入或输出 ( 如出现 VDD(IO) 为 5V 容限；如不出现 VDD(IO), 则不超
过 3.3 V)。当配置为 ADC 输入或 DAC 输出时，引脚非 5 V 容限，必须禁用 pad 的数字部分，方法为：将引脚设置为输入功能并通过引
脚的 SFSP 寄存器禁用上拉电阻。
[7]
5 V 容限的透明模拟 pad。
[8]
对最大负载 CL = 6.5 μF，最大电阻 Rpd = 80 kΩ,VBUS 信号在不受驱动时需要花 2 秒从 VBUS = 5V 降至 VBUS = 0.2V。
[9]
透明模拟 pad。非 5 V 容限。
[10] 如出现 VDD(IO)，pad 提供 5V 容限 USB 功能；如不出现 VDD(IO), 不超过 3.3V。其设计符合 USB 规范，2.0 版（仅限于全速和低速模式）。
此 pad 无法承受 5 V 电压。
[11] 容压为 5 V 的开漏数字 I/O pad，符合 I2C 总线超快速模式规范。此 pad 要求进行外部上拉，以提供输出功能。电源关闭后，连接到 I2C
总线的此引脚将处于悬空状态，并且不会干扰 I2C 线路。
[12] 5 V 容限的 pad 以及 20 ns 的干扰过滤器；提供数字 I/O 功能，带有低上拉电阻和滞回的开漏输出。
[13] 在 TFBGA100 和 LQFP208 封装中， VPP 内部连接至 VDDIO。
[14] 在 LQFP144 封装中， VSSIO 和 VSS 连接至同一个接地层。
[15] 在 TFBGA100 和 LQFP100/208 封装中， VSS 内部连接至 VSSIO。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 59 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7. 功能说明
7.1 架构概述
ARM Cortex-M4 处理器包含 3 条 AHB-Lite 总线：系统总线、I-CODE 总线和 D-code 总线。
I-code 和 D-code 核心总线允许从不同的从机端口同时访问代码和数据。
LPC4350/30/20/10 使用多层 AHB 矩阵将 ARM Cortex-M4 总线和其他总线主机灵活地连接
到外设上，允许该矩阵的不同从机端口上的外设可同时由不同的总线主机进行访问，从而优
化性能。
LPC4350/30/20/10 包含了一个 ARM Cortex-M0 协处理器，可减轻 ARM Cortex-M4 主应用
处理器的负载。大多数外设中断同时连接到这两个处理器上。两个处理器通过处理器间通信
协议互相通信。
7.2 ARM Cortex-M4 处理器
ARM Cortex-M4 内核 CPU 采用 3 级流水线和哈佛架构，具有独立的本地指令和数据总线
以及用于系统外设的第三总线，同时还包含一个支持不确定分支操作的内部预取单元。
ARM Cortex-M4 支持单周期数字信号处理和 SIMD 指令。内核集成硬件浮点处理器。该款
处理器配有最多为 53 个中断的 NVIC。
7.3 ARM Cortex-M0 协处理器
ARM Cortex-M0 是一款通用 32 位微处理器，不仅性能高，而且功耗极低。ARM Cortex-M0
协处理器使用 3 级流水线冯诺依曼架构，以及一个小而强大的指令集，提供高端的硬件处
理能力。该款协处理器配有 32 个中断的 NVIC。
7.4 处理器间通信
ARM Cortex-M4 和 ARM Cortex-M0 处理器间通信基于将共享 SRAM 用作邮箱。例如，一
个处理器在将新消息送到该邮箱后在另一处理器的 NVIC 上产生中断；接收的处理器可以
通过在发送处理器的 NVIC 上产生中断进行回复，以确认消息。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 60 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.5 AHB 多层矩阵
儈䙏 PHY
㌫㔏
ᙫ㓯
⍻䈅䈳䈅
᧕ਓ
⍻䈅䈳䈅
᧕ਓ
ARM
CORTEX-M4
ARM
CORTEX-M0
I
D
ԓ⸱ ԓ⸱
ᙫ㓯 ᙫ㓯
DMA
0
ԕཚ㖁
USB0
USB1
LCD
SD/
MMC
ѫᵪ
1
Ӿᵪ
64 kB ROM
128 kB ᵜൠ SRAM
72 kB ᵜൠ SRAM
32 kB AHB SRAM
16 kB + 16 kB
AHB SRAM
ཆ䜘
ᆈۘಘ
᧗ࡦಘ
AHB ཆ䇮
ᇴᆈಘ
᧕ਓ
APB,
RTC
ฏཆ䇮
AHB ཊቲ⸙䱥
= ѫᵪӾᵪ䘎᧕
图 8.
002aaf873
AHB 多层矩阵主机和从机连接
7.6 可嵌套中断向量控制器 (NVIC)
NVIC 是 Cortex-M4 的主要组成部分。它与 CPU 紧密结合，降低了中断延时，并让新进中
断可以得到高效处理。
ARM Cortex-M0 协处理器拥有 32 个向量中断的 NVIC。 Cortex-M0 和 Cortex-M4 NVIC 间
共享大多数的外设中断。
7.6.1 特性
•
•
•
•
•
可控制系统的异常及外设中断。
在 LPC4350/30/20/10 中 , Cortex-M4 NVIC 支持高达 53 个向量中断。
8 个可编程的中断优先级，带硬件优先级屏蔽功能。
可再定位的向量表。
非屏蔽中断 (NMI)。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 61 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 软件中断生成功能。
7.6.2 中断源
每个外围设备均有一条中断线连接到 NVIC，但可能有好几个中断标志。各个中断标志还可
能代表一个以上的中断源。
7.7 事件路由器
事件路由器结合了各种内部信号、中断和外部中断引脚（唤醒 [3:0]），以便在 NVIC （如
使能）中创建一个中断，并创建一个发送到 ARM 内核和 CCU 的唤醒信号，用以从睡眠模
式、深度睡眠模式、掉电模式和深度掉电模式中唤醒。各个事件均可配置为边沿或电平敏
感，并且可在事件路由器中使能或禁用。事件路由器可由电池供电。
如果在事件路由器中使能了以下事件，则这些事件会创建一个唤醒信号和 / 或中断：
•
•
•
•
•
外部引脚 WAKEUP0/1/2/3 和 RESET
警报定时器、 RTC、 WWDT、 BOD 中断
C_CAN 和 QEI 中断
以太网、 USB0、 USB1 信号
选定的组合定时器（SCT 和定时器 0/1/3）输出
7.8 全局输入多路复用器阵列 (GIMA)
使用 GIMA，可将信号发送至 SCT、定时器、事件路由器或 ADC 等事件驱动型外围设备目
标。
7.8.1 特性
•
•
•
•
•
来源的单种选择。
信号倒相。
如果输入事件源比目标时钟快，则可以捕获一个脉冲。
使输入事件与目标时钟保持同步。
为目标生成单周期脉冲。
7.9 系统节拍定时器 (SysTick)
ARM Cortex-M4 具有一个旨在每隔 10 ms 生成一个 SYSTICK 专用异常的系统节拍定时器
(SysTick)。
7.10 片内静态 RAM
LPC4350/30/20/10 支持高达 200kB 的本地 SRAM 和另外 64kB 的 AHB SRAM，并提供分
块的总线主机访问以实现更高的吞吐量，以及单独的功率控制以实现低功耗操作。
7.11 在系统编程 (ISP)
在系统编程 (ISP) 是指利用引导加载程序软件和 USART0 串行端口，对片内 SRAM 存储器
进行编程或重新编程。当器件位于最终用户端时，可执行此操作。ISP 可以将数据加载到片
内 SRAM 中并执行来自片内 SRAM 的代码。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 62 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.12 Boot ROM
内部 ROM 存储器用于存储 LPC4350/30/20/10 的启动代码。复位之后， ARM 处理器将从
此存储器开始执行其代码。
Boot ROM 存储器包括以下特性：
•
•
•
•
ROM 存储器的大小为 64 KB。
支持从 UART 接口和 NOR 闪存、 SPI 闪存等外部静态存储器启动。
用于 OTP 编程的 API。
包括一个灵活的 USB 设备栈，它支持人机接口设备 (HID)、海量存储设备类 (MSC) 和设
备固件升级 (DFU) 驱动程序。
支持 AES 的器件还支持：
• 对引导镜像进行 CMAC 验证。
• 从加密镜像进行安全引导。在开发模式中，也可从纯文本镜像引导。通过对 AES 密钥进
行编程可终止开发模式。
• AES 编程的 API。
根据 OTP 位 BOOT_SRC 的值，可使用若干启动模式。如果没有对 OTP 存储器进行编程，
或者 BOOT_SRC 位全部为零，则引导模式将由引导引脚 P2_9、 P2_8、 P1_2 和 P1_1 的
状态决定。
表 4.
OTP BOOT_SRC 位已编程时的引导模式
启动模式
BOOT_SRC BOOT_SRC BOOT_SRC BOOT_SRC 描述
位3
位2
位1
位0
引脚状态
0
0
0
0
启动源由 P1_1、P1_2、P2_8 和 P2_9 引脚的复位
状态进行定义。参见表 5。
USART0
0
0
0
1
从使用 P2_0 和 P2_1 连接到 USART0 的设备启动。
SPIFI
0
0
1
0
从使用 P3_3 至 P3_8 连接到 SPIFI 接口的四通道
SPI 闪存启动。
EMC 8 位
0
0
1
1
从使用 CS0 和 8 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
EMC 16 位
0
1
0
0
从使用 CS0 和 16 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
EMC 32 位
0
1
0
1
从使用 CS0 和 32 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
USB0
0
1
1
0
从 USB0 启动。
USB1
0
1
1
1
从 USB1 启动。
SPI (SSP)
1
0
0
0
从连接到 P3_3 （SSP0_SCK 功能）、 P3_6
（SSP0_MISO 功能）， P3_7 （SSP0_MOSI 功
能）和 P3_8 （SSP0_SSEL 功能）上的 SSP0 接
口的 SPI 闪存进行启动 )[1]。
USART3
1
0
0
1
从使用引脚 P2_3 和 P2_4 连接到 USART3 的设备
启动。
[1]
启动引导程序对复位时相应的引脚功能编程，以使用 SSP0 或 SPIFI 进行启动。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 63 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 5.
OPT BOOT_SRC 位为零时的引导模式
启动模式
引脚
描述
P2_9
P2_8
P1_2
USART0
低
低
低
低
从使用 P2_0 和 P2_1 连接到 USART0 的设备启动。
SPIFI
低
低
低
高
从连接到 P3_3 到 P3_8 上的 SPIFI 接口的四通道 SPI
闪存启动 [1]。
EMC 8 位
低
低
高
低
从使用 CS0 和 8 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
EMC 16 位
低
低
高
高
从使用 CS0 和 16 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
EMC 32 位
低
高
低
低
从使用 CS0 和 32 位数据总线的外部静态存储器（例
如 NOR 闪存）启动。
USB0
低
高
低
高
从 USB0 进行引导
USB1
低
高
高
低
从 USB1 启动。
SPI (SSP)
低
高
高
高
从连接到 P3_3 （SSP0_SCK 功能）、 P3_6
（SSP0_MISO 功能）， P3_7 （SSP0_MOSI 功能）
和 P3_8 （SSP0_SSEL 功能）上的 SSP0 接口的
SPI 闪存启动 )[1]。
USART3
高
低
低
低
从使用引脚 P2_3 和 P2_4 连接到 USART3 的设备启
动。
[1]
P1_1
启动引导程序对复位时相应的引脚功能编程，以使用 SSP0 或 SPIFI 进行启动。
7.13 存储器映射
图 9 和图 10 显示的存储器映射对 Cortex-M4 和 Cortex-M0 处理器是全局的，而且所有
SRAM 在两个处理器之间共享。每个处理器将自身的 ARM 专用总线存储器映射用于 NVIC
和其他系统功能。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 64 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LPC4350/30/20/10
4 GB
0xFFFF FFFF
‫⮉؍‬
0xE010 0000
ARM у⭘ᙫ㓯
‫⮉؍‬
SPIFI ᮠᦞ
256 MB ࣘᘱཆ䜘ᆈۘಘ DYCS3
256 MB ࣘᘱཆ䜘ᆈۘಘ DYCS2
‫⮉؍‬
ཆ䇮սᑖ࡛਽४
‫⮉؍‬
SGPIO
SPI
‫⮉؍‬
儈䙏GPIO
‫⮉؍‬
‫⮉؍‬
‫⮉؍‬
APB ཆ䇮 #3
‫⮉؍‬
APB ཆ䇮 #2
‫⮉؍‬
0x2000 0000
0x1F00 0000
0x1E00 0000
0x1D00 0000
0x1C00 0000
16 MB 䶉ᘱཆ䜘ᆈۘಘ CS3
APB ཆ䇮 #1
16 MB 䶉ᘱཆ䜘ᆈۘಘ CS2
‫⮉؍‬
16 MB 䶉ᘱཆ䜘ᆈۘಘ CS1
APB ཆ䇮 #0
16 MB 䶉ᘱཆ䜘ᆈۘಘ CS0
‫⮉؍‬
ᰦ䫏༽սཆ䇮
‫⮉؍‬
RTC ฏཆ䇮
0x1800 0000
0x1400 0000
0x1008 A000
0x1008 0000
0x1002 0000
0x1001 8000
0x8000 0000
0x7000 0000
0x6000 0000
0x4400 0000
0x4200 0000
0x4010 2000
0x4010 1000
0x4010 0000
0x400F 8000
0x400F 4000
0x400F 2000
0x400F 1000
0x400F 0000
0x400E 0000
0x400D 0000
0x400C 0000
0x400B 0000
0x400A 0000
0x4009 0000
0x4008 0000
0x4006 0000
0x4005 0000
0x4004 0000
0x4001 2000
AHB ཆ䇮
1 GB
256 MB ࣘᘱཆ䜘ᆈۘಘ DYCS1
0x1041 0000
0x1009 2000
0x8800 0000
‫⮉؍‬
SPIFI ᮠᦞ
‫⮉؍‬
0x1040 0000
0xE000 0000
64 kB ROM
128 MB ࣘᘱཆ䜘ᆈۘಘ DYCS0
‫⮉؍‬
0x4000 0000
0x3000 0000
0x2800 0000
‫⮉؍‬
32 kB ᵜൠ SRAM
(LPC4350/30)
0x2400 0000
32 MB AHB SRAM սᑖ࡛਽४
0x2200 0000
32 kB + 8 kB ᵜൠ SRAM
(LPC4350/30/20/10)
‫⮉؍‬
‫⮉؍‬
16 kB AHB SRAM (LPC4350/30/20/10)
32 kB ᵜൠ SRAM (LPC4350/30/20)
16 kB AHB SRAM (LPC4350/30)
16 kB AHB SRAM (LPC4350/30)
96 kB ᵜൠSRAM
(LPC4350/30/20/10)
16 kB AHB SRAM (LPC4350/30/20/10)
0x1000 0000
ᵜൠSRAM/
ཆ䜘䶉ᘱᆈۘಘᓃ
0 GB
256 MB 䱤ᖡ४
0x2001 0000
0x2000 C000
0x2000 8000
0x2000 4000
0x2000 0000
0x1000 0000
0x0000 0000
002aaf774
图 9.
LPC4350/30/20/10 存储器映射 ( 概述 )
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 65 页 / 共 138 页
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx xxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxxxxxxxxx
xxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx
xxxxxxxxxxxx
x
x
xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx
xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx
0x400E 5000
‫⮉؍‬
0x400E 4000
ADC1
0x400E 3000
ADC0
0x400E 2000
C_CAN0
0x400E 1000
DAC
0x400E 0000
0x400C 8000
I2C1
0x400C 7000
0x400C 6000
0xFFFF FFFF
APB3
ཆ䇮
ཆ䜘ᆈۘಘ઼
ARMу⭘ᙫ㓯
0x6000 0000
‫⮉؍‬
ཆ䇮ս⇥࡛਽४
‫⮉؍‬
GIMA
SGPIO
QEI
SPI
APB2
ཆ䇮
本文档中所有信息均受法律免责声明保护。
修订版： 3.1 — 2012 年 1 月 5 日
SSP1
0x400C 4000
ᇊᰦಘ3
0x400C 3000
ᇊᰦಘ2
0x400C 2000
USART3
0x400C 1000
USART2
0x400C 0000
0x400B 0000
RI ᇊᰦಘ
APB3 ཆ䇮
‫⮉؍‬
‫⮉؍‬
C_CAN1
APB2 ཆ䇮
0x400A 4000
0x400A 3000
0x400A 2000
0x400A 1000
0x400A 0000
I2S1
I2S0
I2C0
‫⮉؍‬
‫⮉؍‬
‫⮉؍‬
‫⮉؍‬
APB1 ཆ䇮
‫⮉؍‬
⭥ᵪ᧗ࡦPWM
APB0 ཆ䇮
0x4010 2000
ᰦ䫏
༽ս
᧗ࡦཆ䇮
0x4010 1000
0x4006 0000
0x4005 4000
RGU
0x4005 3000
CCU2
0x4005 2000
CCU1
0x4005 1000
CGU
0x4005 0000
0x4010 0000
‫⮉؍‬
GPIO GROUP0 ѝᯝ
GPIO ѝᯝ
ᰦ䫏༽սཆ䇮
0x4008 6000
SCU
0x4008 5000
ᇊᰦಘ1
0x4008 4000
ᇊᰦಘ0
0x4008 3000
SSP0
0x4008 2000
UART1 ˄ᑖ䈳ࡦ䀓䈳ಘ˅
0x4008 1000
USART0
0x4008 0000
WWDT
RTC ฏཆ䇮
0x4004 7000
RTC
0x4004 6000
0x400F 2000
OTP ᧗ࡦಘ
0x4004 5000
0x400F 1000
һԦ䐟⭡ಘ
0x4004 4000
CREG
0x4004 3000
0x400F 0000
0x400E 0000
࣏㙇⁑ᔿ᧗ࡦ
0x4004 2000
༷ԭᇴᆈಘ
0x4004 1000
ᣕ䆖ᇊᰦಘ
0x4004 0000
0x400A 0000
ԕཚ㖁
0x4001 2000
0x4001 0000
0x4009 0000
‫⮉؍‬
0x4000 9000
0x4008 0000
LCD
0x4000 8000
USB1
0x4000 7000
USB0
0x4000 6000
EMC
0x4000 5000
SD/MMC
0x4000 4000
SPIFI
0x4000 3000
DMA
0x4000 2000
‫⮉؍‬
0x4000 1000
SCT
0x4000 0000
0x400D 0000
0x400C 0000
0x400B 0000
0x4006 0000
0x4005 0000
0x4004 0000
‫⮉؍‬
AHB ཆ䇮
RTC ฏཆ䇮
0x4001 2000
0x4000 0000
SRAM ᆈۘಘ
ཆ䜘ᆈۘᓃ
AHB
ཆ䇮
0x0000 0000
第 66 页 / 共 138 页
© NXP B.V. 2012. 保留所有权利。
002aaf775
图 10.
LPC4350/30/20/10 存储器映射 ( 外设 )
LPC4350/30/20/10
GPIO GROUP1 ѝᯝ
‫⮉؍‬
0x400F 4000
32 位 ARM Cortex-M4/M0 微控制器
0x4008 A000
0x4008 9000
0x4008 8000
0x4008 7000
APB0
ཆ䇮
0x4200 0000
0x400F 8000
儈䙏 GPIO
APB1
ཆ䇮
0x4400 0000
‫⮉؍‬
‫⮉؍‬
0x400C 5000
0x400A 5000
恩智浦半导体
LPC4350_30_20_10
客观数据手册
LPC4350/30/20/10
0x400F 0000
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.14 安全功能
7.14.1 AES 解密引擎
硬件 AES 引擎可使用 AES 算法对数据进行解码。
7.14.1.1
特性
•
•
•
•
外部闪存数据的解码。
密钥的安全存储。
支持 CMAC 哈希计算，用以验证加密数据。
在小端模式下处理数据。这意味着，从闪存读取的第一个字节会被作为最低有效字节集
成到 AES 码字中。从闪存读取的第 16 个字节是第一个 AES 码字的最高有效字节。
• 1 个字节 / 时钟周期的 AES 引擎性能。
• 可通过片内 API 进行编程。
• 通过 GPDMA 支持 DMA 传输。
7.14.2 一次性可编程 (OTP) 存储器
OTP 提供通用的 128 位存储器和两个 128 位非易失性存储器来存储 AES 密钥或其他客户
数据。
7.15 通用 I/O (GPIO)
LPC4350/30/20/10 提供 8 个 GPIO 端口，每个端口具有多达 31 个 GPIO 引脚。
没有连接到特定外围设备功能的器件引脚由 GPIO 寄存器进行控制。引脚可动态配置为输入
或输出。独立的寄存器允许同时设置或清除任意数量的输出。可以读回输出寄存器的值以及
端口引脚的当前状态。
复位后所有 GPIO 引脚均会默认为输入，同时会使能上拉电阻。
7.15.1 特性
• 加速 GPIO 功能：
– GPIO 寄存器位于 AHB，这样可实现最快的 I/O 时序。
– 掩码寄存器允许把端口位集视作一组处理，保留其他位不变。
– 所有 GPIO 寄存器都是可进行字节和半字寻址的。
– 整个端口值可写在一个指令中。
•
•
•
•
位级设置和清除寄存器允许单一的指令集或清除一个端口中任何数量的位。
各个位的方向控制。
复位后所有 I/O 均会默认为输入。
可从所有 GPIO 引脚中选择多达 8 个 GPIO 引脚，以创建一个边沿或电平敏感的 GPIO 中
断请求（GPIO 中断）。
• 每个端口中的任何引脚均可触发 GPIO 组中的两个中断（GPIO 组 0 和组 1 中断）。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 67 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.16 可配置的数字外设
7.16.1 状态可配置定时器 (SCT) 子系统
SCT 允许执行各种各样的定时、计数、输出调制和输入捕获操作。 SCT 的输入和输出与捕
获共享，并与 32 位通用计数器 / 定时器的输入 / 输出相匹配。
SCT 可配置为两个 16 位计数器或一个统一的 32 位计数器。使用两个计数器时，除了计数
器值外，下列操作要素对于每个计数器来说都是独立的：
• 状态变量
• 限制、终止、停止和启动条件
• 匹配 / 捕获寄存器的值，以及重新载入或捕获控制值
如果使用两个计数器运行，以下操作要素是 SCT 通用的，但最后三个要素可以使用任一计
数器中的匹配条件：
•
•
•
•
•
7.16.1.1
时钟选择
输入
事件
输出
中断
特性
•
•
•
•
•
•
•
•
两个 16 位计数器或一个 32 位计数器。
由总线时钟或所选输入计时的计数器。
正计数或倒计数。
状态变量可以跨多个计数周期进行定序。
事件同时具有指定状态下的输入或输出条件和 / 或计数器匹配项。
事件可控制输出和中断。
所选事件可以限制、终止、启动或停止计数器操作。
提供如下支持：
– 8 种输入（一种内部连接的输入）
– 16 个输出
– 16 个匹配 / 捕获寄存器
– 16 个事件
– 32 个状态
7.16.2 串行 GPIO(SGPIO)
串行 GPIO 提供功能增强后的标准 GPIO 功能，以加快串行数据流的处理。
7.16.2.1
特性
• 每个 SGPIO 输入 / 输出位串可被用于执行从串行到并行或并行到串行的数据转换。
• 在每个移位时钟的周期中，各有32位FIFO的16SGPIO输入/输出位串可将引脚移至输入
值或将输出值移至引脚。
• 每个位串都是双缓冲。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 68 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 中断可由满 FIFO、移位时钟或模式匹配生成。
• 位串可通过级联来增加缓冲大小。
• 每个位串有一个 32 位的模式匹配过滤器。
7.17 AHB 外围设备
7.17.1 通用 DMA(GPDMA)
DMA 控制器允许外围设备到存储器、存储器到外围设备、外围设备到外围设备，以及存储
器到存储器之间的传输。每个 DMA 流为单个来源和目的地提供单向的串行 DMA 传输。例
如，一个双向端口需要一个发送流和一个接收流。对主机 1 而言，源和目标区都可以是一
个存储区或外设；但对主机 0 而言，仅为存储区。
7.17.1.1
特性
• 八个 DMA 通道。每个通道可支持一个单向传输。
• 16 条 DMA 请求线。
• 单发 DMA 和连发 DMA 请求信号。每个连接到 DMA 控制器的外设可以发出一个连发
DMA 请求或一个单发 DMA 请求。 DMA 连发大小通过编程 DMA 控制器进行设置。
• 支持存储器到存储器、存储器到外围设备、外围设备到存储器和外围设备到外围设备的
传输。
• 通过使用链表可支持分散或收集 DMA。这意味着源区和目标区不一定要占用连续的存
储区。
• 硬件 DMA 通道的优先级。
• AHB从机DMA编程接口。通过AHB从机接口对DMA控制寄存器写入，从而对DMA控制
器进行编程。
• 两个用于传输数据的AHB总线主机。这些接口在DMA请求有效时传输数据。主机1可以
访问存储器和外设，主机 0 仅可访问存储器。
•
•
•
•
•
•
•
•
32 位 AHB 主机总线宽度。
来源和目标的递增或非递增寻址。
可编程的 DMA 连发大小。编程 DMA 连发大小可以提高传输数据的效率。
每个通道的内部四字 FIFO。
支持 8、 16 和 32 位宽的传送。
支持大端和小端。 DMA 控制在复位时默认为小端模式。
在 DMA 完成后或当 DMA 发生错误时，可中断处理器。
原始中断状态。屏蔽前，可以读取 DMA 错误和 DMA 计数的原始中断状态。
7.17.2 SPI 闪存接口 (SPIFI)
SPI 闪存接口支持低成本串行闪存存储器连接到 ARM Cortex-M4 处理器，相对于引脚数量
更多的并行闪存器件而言，性能损失并不大。
经过几个命令在启动时配置接口后，整个闪存中的内容可以像正常存储器一样由处理器和 /
或 DMA 通道按字节、半字和整字访问。擦除和编程通过简单的命令序列即可处理。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 69 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
许多串行闪存器件使用半双工命令驱动的 SPI 协议进行器件设置和初始化，然后转为使用
半双工命令驱动的 4 位协议进行正常操作。不同的串行闪存厂商和器件接受或需要不同的
命令和命令格式。SPIFI 为此提供了足够的支持，可兼容常见的闪存器件，并预留了扩展功
能，确保兼容今后的产品。
7.17.2.1
特性
•
•
•
•
•
主存储器映射中的串行闪存接口。
支持经典的 4 位双向串行协议。
半双工协议与不同的供应商和器件兼容。
数据速率每秒高达 40 Mb。
支持 DMA 访问。
7.17.3 SD/MMC 卡接口
SD/MMC 卡接口支持以下模式：
•
•
•
•
安全数字存储器（SD 3.0 版）
安全数字 I/O （SDIO 2.0 版）
消费类电子产品先进的运输架构（CE-ATA 1.1 版）
多媒体卡（MMC 4.4 版）
7.17.4 外部存储控制器（EMC）
LPC4350/30/20/10EMC 是一个存储器控制器外围设备，它支持 RAM、ROM 和闪存等异步
静态存储器件。此外，它还可用作片外存储器映射的器件和外围设备的接口。
7.17.4.1
特性
•
•
•
•
•
•
•
支持包括单一数据传输速率 SDRAM 在内的动态存储器接口。
支持包括 RAM、ROM 和闪存在内的异步静态存储器件，带有或不带有异步分页模式。
低事务延迟。
读和写缓冲区用来降低延迟并提高性能。
支持具有 8/16/32 根数据线和 24 根地址线的宽范围静态存储器。
支持 16 位和 32 位宽片选型 SDRAM 存储器。
静态存储器特性包括：
– 异步页面模式读取
– 等待状态可编程
– 总线周转延迟
– 输出使能和写入使能延迟
– 更长的等待
•
•
•
•
四种芯片选择用于同步存储器，四种芯片选择用于静态存储器件。
掉电模式动态控制 SDRAM 的 EMC_CKEOUT 和 EMC_CLK 信号。
软件控制动态存储器的自动刷新模式；
控制器支持 2048（A0 至 A10）、4096（A0 至 A11）和 8192（A0 至 A12）行地址同步存
储器件。通常为 512 Mb、 256 Mb 和 128 Mb 器件，每个设备有 4 个、 8 个、 16 个或
32 个数据位。
• 如果需要，独立的复位域允许通过芯片复位进行自动刷新。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 70 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
注 : 不支持同步静态存储器件（同步连发模式）。
7.17.5 高速 USB 主机 / 设备 /OTG 接口 (USB0)
注 : USB0 控制器在器件 LPC4350/30/20 器件上可用。参见表 2。
USB OTG 模块允许 LPC4350/30/20/10 直接连接到 PC 等 USB 主机（在设备模式下）或
USB 设备（在主机模式下）。
7.17.5.1
特性
•
•
•
•
•
•
•
•
•
•
•
包含符合 UTMI+ 标准的收发器 (PHY)。
符合通用串行总线规范 2.0。
符合 USB OTG 补充规范。
符合增强型主机控制器接口规范。
支持 USB 2.0 自动模式发现。
支持符合 USB 标准的所有高速外围设备。
支持符合 USB 标准的所有全速外围设备。
支持 OTG 外围设备的软件主机协商协议 (HNP) 和会话请求协议 (SRP)。
支持中断。
这个模块有其自己集成的 DMA 引擎。
ROM USB 协议栈集成 USB 接口电气测试软件。
7.17.6 高速 USB 主机 / 设备的 ULPI(USB1) 接口
注：USB1 控制器在器件 LPC4350/30 上可用。参见表 2。
USB1 接口可用作一个全速 USB 主机 / 设备接口，也可连接到外部 ULPI PHY 以实现高速
运行。
7.17.6.1
特性
•
•
•
•
•
•
•
•
符合通用串行总线规范 2.0。
符合增强型主机控制器接口规范。
支持 USB 2.0 自动模式发现。
如果连接到外部 ULPI PHY，则支持符合 USB 标准的所有高速外围设备。
支持符合 USB 标准的所有全速外围设备。
支持中断。
这个模块有其自己集成的 DMA 引擎。
ROM USB 协议栈集成 USB 接口电气测试软件。
7.17.7 LCD 控制器
注 : LCD 控制器在器件 LPC4350 上可用。参见表 2。
LCD 控制器提供所有必需的控制信号，以直接传送到各种彩色和单色液晶面板。 STN （单
双面板）和 TFT 面板均可以操作。显示分辨率是可以选择的，最高可达 1024 × 768 像素。
提供有若干种彩色模式，最高的一种是 24 位真彩色非调色板模式。使用片内的 512 字节调
色板，可在降低总线利用率（即所显示数据的存储器大小）的同时仍能支持大量的颜色。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 71 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LCD 接口自带 DMA 控制器，可以不依赖 CPU 和其他系统功能而独立工作。内置的 FIFO
可作为显示数据的缓冲区，提供系统时序灵活性。硬件游标支持还可进一步减少显示所需的
CPU 时间。
7.17.7.1
特性
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
用以访问帧缓冲区的 AHB 主机接口。
通过单独的 AHB 从机接口来进行设置和控制。
提供了双 16 深度可编程 64 位宽 FIFO，为传入的显示数据提供缓冲支持。
通过 4 位或 8 位接口支持单双面板的单色超扭曲向列型 (STN) 显示器。
支持单面板和双面板彩色 STN 显示器。
支持薄膜晶体管 (TFT) 彩色显示器。
可编程显示分辨率包括但不仅限于 : 320 × 200, 320 × 240, 640 × 200, 640 × 240,
640 × 480, 800 × 600, 以及 1024 × 768。
为单面板显示器提供硬件游标支持。
提供 15 灰阶单色、 3375 彩色 STN 以及 32 K 彩色调色板式 TFT 支持。
为单色 STN 提供每像素 1 位、 2 位或 4 位 (bpp) 调色板式显示。
为彩色 STN 和 TFT 提供 1 bpp、 2 bpp、 4 bpp 或 8 bpp 调色板式彩色显示。
针对彩色 STN 和 TFT 的 16 bpp 真彩色非调色板显示。
针对彩色 TFT 的 24 bpp 真彩色非调色板显示。
为不同的显示板提供可编程定时。
256 项、 16 位调色板 RAM，以一个 128x32-bit RAM 的方式呈现。
提供帧、行和像素时钟信号。
为 STN 提供交流偏置信号，为 TFT 面板提供数据使能信号。
支持大小端格式以及 Windows CE 数据格式。
LCD 面板时钟可以通过外设时钟或时钟输入引脚来生成。
7.17.8 以太网
注 : 以太网外设在器件 LPC4350/30 器件上可用。参见表 2。
7.17.8.1
特性
•
•
•
•
•
•
10/100 Mbit/s
TCP/IP 硬件校验和
IP 校验和
DMA 支持
功耗管理远程唤醒帧和魔术包检测
同时支持全双工和半双工操作
– 支持半双工操作的 CSMA/CD 协议。
– 支持全双工操作的 IEEE 802.3x 流控制。
– 在全双工操作中，可选择将接收到的暂停控制帧向前发送到用户应用程序。
– 用于半双工操作的背压支持。
– 全双工操作中如果流控输入信号消失，自动发送零时间片暂停帧。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 72 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 支持 IEEE1588 时间戳和 IEEE1588 高级时间戳 (IEEE 1588-2008 v2)。
7.18 数字串行外围设备
7.18.1 UART1
LPC4350/30/20/10 包含一个带标准发送与接收数据线的 UART， UART1 还提供有一个完
全的调制解调器控制反馈检验接口，并支持 RS-485/9 位模式，从而允许使用 9 位模式进行
软件地址检测和自动地址检测。
UART1 包含一个小数波特率生成器。用高于 2 MHz 的任何晶频均可获得标准波特率，如
115200 Bd。
7.18.1.1
特性
•
•
•
•
•
•
•
•
•
最大 UART 数据比特率 8MBit/s。
16B 的接收与发送 FIFO。
寄存器位置符合 16C550 业界标准。
接收器 FIFO 的触发点为 1 B、 4 B、 8 B 和 14 B。
内置小数波特率生成器涵盖范围广泛的波特率，不需要特定值的外部晶体。
自动波特率功能和 FIFO 控制机制允许实施软件流量控制。
配备标准的调制解调器接口信号。此模块还完全支持硬件流量控制。
支持 RS-485/9 位 /EIA-485 模式 (UART1)。
DMA 支持。
7.18.2 USART0/2/3
LPC4350/30/20/10 含有三个 USART。除了标准发送与接收数据线外，USART 还支持同步
模式。
USART 包含一个小数波特率生成器。用高于 2 MHz 的任何晶频均可获得标准波特率，如
115200 Bd。
7.18.2.1
特性
•
•
•
•
•
•
•
•
•
•
•
最大 UART 数据比特率 8MBit/s。
16B 的接收与发送 FIFO。
寄存器位置符合 16C550 业界标准。
接收器 FIFO 的触发点为 1 B、 4 B、 8 B 和 14 B。
内置小数波特率生成器涵盖范围广泛的波特率，不需要特定值的外部晶体。
自动波特率功能和 FIFO 控制机制允许实施软件流量控制。
支持 RS-485/9 位 /EIA-485 模式。
USART3 包含一种支持红外线通信的 IrDA 模式。
所有 USART 均支持 DMA。
支持比特率高达 8Mbit/s 的同步模式。
智能卡模式符合 ISO7816 规范
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 73 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.18.3 SPI 串行 I/O 控制器
LPC4350/30/20/10 包含一个 SPI 控制器。SPI 一种全双工串行接口，用以处理多个连接到
指定总线上的主机和从机。在指定数据传送过程中，接口上只能有一个主机和一个从机进行
通信。在数据传送中，主机始终会向从机发送 8 位至 16 位的数据，而从机也始终会向主机
发送 8 位至 16 位的数据。
7.18.3.1
特性
•
•
•
•
•
•
最大 SPI 数据比特率 < 待定 >
符合 SPI 规范
同步、串行、全双工通信
SPI 主机和从机的结合
最大数据位速率为输入时钟速率的 1/8。
每次可以传送 8 至 16 位
7.18.4 SSP 串行 I/O 控制器
注 : LPC4350/30/20/10 包含两个 SSP 控制器。
SSP 控制器能够在 SPI、4 线 SSI 或 Microwire 总线上进行操作。它可与总线上的多个主机
和从机进行交互。在指定数据传送过程中，总线上只能有一个主机和一个从机进行通信。
SSP 支持全双工传输， 4 位至 16 位的数据帧可在主机与从机之间来回流动。在实际应用
中，两个数据流往往只有一个会传送有意义的数据。
7.18.4.1
特性
•
•
•
•
•
•
•
最大 SSP 速度 < 待定 > Mbit/s （主机）或 < 待定 > Mbit/s （从机）
兼容摩托罗拉 SPI、 4 线德州仪器 SSI 和国家半导体 Microwire 总线
同步串行通信
主机或从机操作
同时适用于发送与接收的 8 帧 FIFO
4 位至 16 位帧
GPDMA 支持 DMA 传输
7.18.5 I2C 总线接口
注 : 每个 LPC4350/30/20/10 均包含两个 I2C 总线接口。
I2C 总线是双向的，仅使用以下两根线进行 I2C 控制：串行时钟线 (SCL) 和串行数据线
(SDA)。每个设备均由一个唯一的地址进行识别，并且可用作一个纯接收器设备（例如，
LCD 驱动器）或一个同时具有信息收发功能的发送器（例如，存储器）。发送器和 / 或接
收器可在主机或从机模式下工作，具体取决于芯片是需要启动数据传输还是只被寻址。 I2C
是一种多主机总线，可由所连接的多个总线主机进行控制。
7.18.5.1
特性
• I2C0 是一种符合 I2C 标准的总线接口（具有开漏引脚）。I2C0 还支持超快速模式，比特
率最高为 1 Mbit/s。
• I2C1 使用标准 I/O 引脚，比特率最高为 400 kbit/s （快速 I2C 总线）。
• 易于配置为主机、从机或主机 / 从机。
• 可编程时钟实现了通用速率控制。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 74 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
•
•
•
•
•
•
•
在主机与从机之间的双向数据传输。
多主机总线（无中央主机）。
在同时发送的主机之间进行仲裁，从而避免总线上的串行数据的讹误。
串行时钟同步允许具有不同位率的设备通过一个串行总线通信。
串行时钟同步可用作一种反馈检验机制来挂起和恢复串行传输。
I2C 总线可用于测试和诊断。
所有 I2C 总线控制器均支持多个地址识别和总线监控模式。
7.18.6 I2S 接口
注 : 每个 LPC4350/30/20/10 包含两个 I2S 总线接口。
I2S 总线提供有一个适合数字音频应用程序的标准通信接口。
I2S 总线规范使用一条数据线、一条时钟线和一个字选择信号定义了一个 3 线串行总线。基
本的 I2S 总线连接具有一个主机（它始终作为主机）和一个从机。I2S 总线接口提供了一个
独立的发送与接收通道，其中每一个均可用作主机或从机。
7.18.6.1
特性
•
•
•
•
•
•
•
•
•
•
两个 I2S 接口都具有独立的输入 / 输出通道，其中每一个均可在主机或从机模式下工作。
能够处理 8 位、 16 位和 32 位字长。
支持单声道和立体声音频数据。
采样频率范围介于 16 kHz 至 192 kHz 之间（16、22.05、32、44.1、48、96、192）kHz。
支持音频主时钟。
主机模式下的可配置字选择周期（单独针对 I2S 总线输入和输出）。
提供两个 8 字 FIFO 数据缓冲区，其中一个用于发送，另一个用于接收。
当缓存级别超过预编程界限时将生成中断要求。
两个 DMA 请求每个 I2S 接口都由可编程缓冲区级别控制。这些都是连接到 GPDMA 块。
控件包括复位、停止和静音选项（单独针对 I2S 总线输入和 I2S 总线输出）。
7.18.7 C_CAN
注 : 每个 LPC4350/30/20/10 包含两个 C_CAN 器件。
控制器局域网络 (CAN) 定义为串行数据通信的高性能通信协议。C_CAN 控制器可根据 CAN
规范版本 2.0B，完全执行 CAN 协议。C_CAN 控制器支持具有高度可靠性的分布式实时控
制，可构建功能强大、低成本多路布线的局域网络。
7.18.7.1
特性
•
•
•
•
•
•
•
符合协议版本 2.0 部分 A 和 B。
支持最大 1 Mbit/s 的比特率。
支持 32 个消息对象。
每个消息对象都有自己的标识符掩码。
提供可编程 FIFO 模式（消息对象的级联）。
提供可掩蔽中断。
对于时间触发的 CAN 应用，支持 “禁用自动重传 (DAR)”模式。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 75 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 为自检操作提供可编程环回模式。
7.19 计数器 / 定时器和马达控制
7.19.1 32 位通用定时器 / 外部事件计数器
LPC4350/30/20/10 具有四个 32 位定时器 / 计数器。定时器 / 计数器旨在对系统导出的时
钟或外部提供的时钟的周期进行计数。它可根据四个匹配寄存器选择产生中断、产生定时
DMA 请求，或者在指定的定时器值执行其他操作。每个定时器 / 计数器还包括两个捕获输
入，用来在输入信号跳变时捕获定时器值，同时可根据需要产生一个中断。
7.19.1.1
特性
• 一个带有可编程 32 位前置分频器的 32 位定时器 / 计数器。
• 计数器或定时器操作。
• 每个定时器有两个32位捕获通道，可在输入信号跳变时快速捕获定时器值。捕获事件也
可能会产生一个中断。
• 四个 32 位匹配寄存器允许：
– 连续操作，可选择在匹配时产生中断。
– 在与可选中断生成相匹配时停止定时器运行。
– 在与可选中断生成相匹配时进行定时器复位。
• 匹配寄存器拥有四个外部输出，它们具有如下功能：
– 匹配时设置低电平。
– 匹配时设置高电平。
– 匹配时切换。
– 匹配时不执行任何操作。
• 最多有两个匹配寄存器可用来产生定时 DMA 请求。
7.19.2 马达控制 PWM
马达控制 PWM 是一个专门的 PWM，支持三相马达和其他组合。系统会提供反馈输入，以
便自动检测转子位置，并利用这些信息来加大或减小速度。此外还会提供中止输入，以便让
PWM 立即释放所有马达驱动输出。与此同时，可就其他通用定时、计数、捕获和比较应用
对马达控制 PWM 进行详细的配置。
7.19.3 正交编码器接口 (QEI)
正交编码器，又名双通道增量式编码器，把角位移转换成两个脉冲信号。通过监控脉冲的数
量和两个信号的相对相位，用户可以跟踪位置、旋转方向和速度。另外还有第三个通道，或
索引信号，可用于复位位置计数器。正交编码器接口会对正交编码器轮产生的数字脉冲进行
解码，以便求出位置对时间的积分并确定旋转的方向。此外， QEI 还可捕获编码器轮的速
度。
7.19.3.1
特性
•
•
•
•
•
跟踪编码器位置。
根据方向进行递增 / 递减计数。
可对 2× 或 4× 位置计数进行编程。
使用内置定时器来捕获速度。
速度比较功能，可产生 “小于”中断。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 76 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
•
•
•
•
•
•
•
使用 32 位寄存器来保存位置和速度。
三个位置比较寄存器，可产生中断。
用于记录转数的索引计数器。
索引比较寄存器，可产生中断。
可结合索引和位置中断来产生整个位移或局部旋转位移的中断。
带可编程编码器输入信号延迟的数字滤波器。
可接受已解码的信号输入（时钟和方向）。
7.19.4 重复中断 (RI) 定时器
重复中断定时器提供了一个自由运行的 32 位计数器，它将与一个可选值进行比较，在出现
匹配时会产生一个中断。可以屏蔽定时器 / 比较的任意位，使其避开匹配检测。重复中断定
时器可用于创建一个按预定的时间间隔重复的中断。
7.19.4.1
特性
• 32 位计数器。计数器可自由运行，或通过一个已产生的中断来复位。
• 32 位比较值。
• 32 位比较掩码。计数器值等于比较值时，会在遮蔽后生成中断。这样可实现简单比较无
法实现的组合。
7.19.5 窗口化看门狗定时器 (WWDT)
看门狗的用途是，在软件未能在可编程设定的时间窗口内定期为控制器提供服务时复位该
控制器。
7.19.5.1
特性
•
•
•
•
•
•
•
•
如果没有在可编程设定的超时期间内定期重新载入，则产生片内复位。
可选的窗口操作需要在最短与最长时间周期（这两者均可编程设定）范围内重新载入。
可在看门狗超时之前的可编程时间生成可选的警报中断。
可通过软件使能，但需要硬件复位或禁用看门狗复位 / 中断。
错误的喂狗时序会令看门狗产生复位或中断（如使能）。
具有指示看门狗复位的标志。
带内部前置分频器的可编程 24 位定时器。
可从 (Tcy(WDCLK) × 256 × 4) 到 (Tcy(WDCLK) × 224 × 4) 中选择 Tcy(WDCLK) × 4 倍数的时间周
期。
7.20 模拟外设
7.20.1 模数转换器 (ADC0/1)
7.20.1.1
特性
•
•
•
•
•
10 位逐次逼近型模数转换器。
输入在 8 个引脚中多路复用。
掉电模式。
测量范围：0 至 VDDA。
采样频率最高为 400 kSamples/s。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 77 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 用于单个或多个输入的连发转换模式。
• 可选择由ADCTRIG0或ADCTRIG1引脚、结合定时器输出8或15或者PWM输出MCOA2
跳变来触发转换。
• 每个 A/D 通道的独立结果寄存器可减少中断开销。
• DMA 支持。
7.20.2 数模转换器 (DAC)
7.20.2.1
特性
•
•
•
•
10 位分辨率
采用单调性设计（电阻串结构）
转换速度可控
低功耗
7.21 RTC 电源域中的外围设备
7.21.1 RTC
“实时时钟 (RTC)”是一组在系统电源开启时计量时间的计数器，电源关闭时也可使用。在
CPU 不访问其寄存器时耗电极低，特别是在低功耗模式下。 RTC 时钟由一个会产生 1 Hz
内部时间基准的独立 32 kHz 振荡器进行计时，并由其自己的电源引脚 VBAT 自行供电。
7.21.1.1
特性
• 测量时间流逝，以维护日历和时钟。提供秒、分钟、小时、月日期、月、年、周日期及
年日期。
• 超低功耗设计，支持电池供电系统。小于电池操作所需的 < 待定 >。使用 CPU 电源供电，
如果有。
•
•
•
•
•
专用电池供电引脚。
RTC 供电独立于芯片其它部分。
校准计数器允许使用 1 秒的分辨率进行调整，使每天误差不超过 1 秒。
时间寄存器任意方面的增量均可以生成周期性的中断。
可为具体日期 / 时间生成报警中断。
7.21.2 警报定时器
警报定时器是一个 16 位定时器，它从 1 kHz 开始按预设值倒计数，最多间隔 1 分钟会发出
警报。计数器达到 0x00 时触发状态位，并如果使能的话产生中断。
警报定时器是 RTC 电源域的一部分，可由电池供电。
7.22 系统控制
7.22.1 配置寄存器 (CREG)
以下设置在配置寄存器块中进行控制：
• BOD 断路设置
• 振荡器输出
• DMA 至外设复用
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 78 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
•
•
•
•
以太网模式
存储器映射
定时器 /USART 输入
使能 USB 控制器
此外， CREG 块还包含器件识别和器件配置信息。
7.22.2 系统控制单元 (SCU)
系统控制单元决定了数字引脚的功能和电气模式，允许在引脚说明可采用的两种模式（模
拟模式和数字模式）之间进行切换。所有引脚默认选择功能 0，并使能上拉电阻。
模拟 I/O （如一组 ADC 和 DAC 引脚）以及大多数 USB 功能均驻留于独立引脚上，并且不
通过 SCU 进行控制。
7.22.3 时钟产生单元 (CGU)
时钟产生单元 (CGU) 可产生若干个基准时钟。CGU 输出在频率和相位方面不相关，并且在
CGU 内可以有不同的时钟源。一个 CGU 输出会被发送至 CLKOUT 引脚。
每个时钟区域内可能有多个分支时钟，这就为电源管理提供了灵活的控制。所有分支时钟都
是两个时钟控制单元 (CCU) 之一的输出，并且可以单独进行控制。来自同一个基准时钟的
分支时钟在频率和相位方面会保持同步。
7.22.4 内部 RC 振荡器 (IRC)
IRC 用作 WWDT 的时钟源，以及 / 或者用作依次驱动 PLL 和 CPU 的时钟。标称的 IRC 频
率为 12 MHz。可对 IRC 进行调整，使其在整个电压和温度范围内精确到 1 %。
上电或任何芯片复位后，LPC4350/30/20/10 会使用 IRC 作为时钟源。软件稍后可能会切换
到其他可用时钟源之一。
7.22.5 PLL0USB （用于 USB0）
PLL0 是一种适用于 USB0 高速控制器的专用 PLL。
PLL0 接受来自外部振荡器的输入时钟频率，范围介于 14 kHz 与 25 MHz 之间。输入频率
可通过一个电流控制振荡器 (CCO) 倍增至高频。 CCO 的工作频率范围介于 4.3 MHz 与
550 MHz 之间。
7.22.6 PLL0AUDIO （用于音频）
音频 PLL PLL0AUDIO 是一个步长非常小的通用 PLL。此 PLL 接受来自外部振荡器或内部
IRC 的输入时钟频率。输入频率可通过一个电流控制振荡器 (CCO) 倍增至高频。Σ - Δ转
换器会调制 PLL 分频比率，以获得所需的输出频率。输出频率可设置为采样频率 fs 的倍数，
比如：32 × fs、 64 × fs、 128 × fs、 256 × fs、 384 × fs 和 512 × fs。采样频率 fs 的范围介于
16 kHz与192 kHz之间（16、22.05、32、44.1、48, 96、192）kHz。也可以是其他多个频率。
7.22.7 系统 PLL1
PLL1 接受来自外部振荡器的输入时钟频率，范围介于 10 MHz 与 25 MHz 之间。输入频率
可通过一个电流控制振荡器 (CCO) 倍增至高频。乘数可以是介于 1 至 32 之间的某个整数
值。 CCO 的工作频率范围介于 156 MHz 与 320 MHz 之间，因此在此锁相环中有一个额外
的分频器，用以确保 CCO 位于其频率范围内的同时，PLL 能提供所需的输出频率。输出分
频器可设置为按 2、4、8 或 16 分频，以产生输出时钟。由于输出分频器的最小值为 2，因
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 79 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
此这就确保了 PLL 输出有 50 % 的占空比。芯片复位后， PLL 会被关闭和绕过，并且可通
过软件使能。程序必须配置并激活 PLL、等待 PLL 锁定，然后连接到 PLL 作为时钟源。PLL
建立时间为 100 μs。
7.22.8 复位产生单元 (RGU)
RGU 允许为 LPC4350/30/20/10 上的各个模块和外围设备产生独立的复位信号。
7.22.9 功率控制
LPC4350/30/20/10 具有若干个独立的电源域，可控制内核和外围设备的功率（参见图
11）。RTC 及其关联的外围设备（警报定时器、CREG 块、OTP 控制器、备份寄存器和事
件路由器）均位于 RTC 电源域中，它可由电池电源或主调压器供电。功率选择开关可确保
RTC 模块始终处于上电状态。
LPC43xx
VDDIO
㠣 I/O ෛ
㠣޵Ṩ
VSS
䈳㢲ಘ
㠣ᆈۘಘǃ
ཆ䇮ǃ
ᥟ㦑ಘǃ
PLLs
VDDREG
ѫ⭥Ⓚฏ
VBAT
࣏⦷
䘹ᤙᔰ‫ޣ‬
㠣RTC
ฏཆ䇮
䎵վ࣏⦷
䈳㢲ಘ
RESET
WAKEUP0/1/2/3
༽ս୔䟂
᧗ࡦ
㠣RTC I/O
ෛ (Vps)
༷ԭᇴᆈಘ
RTCX1
RTCX2
32 kHz
ᥟ㦑ಘ
䆖ᣕ
ᇎᰦᰦ䫏
࿻㓸к⭥/RTC⭥Ⓚฏ
DAC
VDDA
VSSA
ADC
ADC ⭥Ⓚฏ
OTP
VPP
OTP ⭥Ⓚฏ
USB0_VDDA3V_DRIVER
USB0_VDDA3V3
USB0
USB0 ⭥Ⓚฏ
002aag378
图 11.
电源域
LPC4350/30/20/10 支持 4 种低功耗模式：睡眠模式、深度睡眠模式、掉电模式和深度掉电
模式。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 80 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LPC4350/30/20/10 可通过唤醒 [3:0] 引脚以及 RTC 电源域中的电池供电块所产生的中断，
从深度睡眠模式、掉电模式和深度掉电模式中唤醒。
7.23 串行线调试 /JTAG
调试和跟踪功能集成到 ARM Cortex-M4 中。除了标准 JTAG 调试和并行跟踪功能外，还支
持串行调试接口和跟踪功能。ARM Cortex-M4 经过配置后可支持多达 8 个断点和 4 个观察
点。
ARM Cortex-M0 协处理器支持 JTAG 边界扫描和串行线调试。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 81 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
8. 极限值
表 6.
极限值
依照 “绝对最大额定值体系 (IEC 60134)”。 [1]
符号
参数
条件
最小值
最大值
单位
VDD(REG)(3V3)
调压器的电源电压 (3.3 V)
位于引脚 VDD_REG 上
2.2
3.6
V
VDD(IO)
输入 / 输出电源电压
位于引脚 VDDIO 上
2.2
3.6
V
VDDA(3V3)
模拟电源电压 (3.3 V)
位于引脚 VDDA 上
2.2
3.6
V
VBAT
电池电源电压
用于 RTC
2.2
3.6
V
Vprog(pf)
polyfuse 编程电压
位于引脚 VPP 上
2.7
3.6
V
−0.5
5.5
V
为模拟功能配置的
ADC/DAC 引脚和数字
I/O 引脚（参见表 3）
−0.5
VDDA(3V3)
V
USB0 引脚（参见表 3）
0
5.2
V
USB1 引脚：USB1_DP
和 USB1_DM （参见表
3）
0
5.2
V
输入电压
VI
仅当存在 VDD(IO) 电源电压
时才有效
[2]
容压为 5 V 的 I/O 引脚
（参见表 3）
电源电流
IDD
每个电源引脚
[3]
-
100
mA
[3]
-
100
mA
-
100
mA
−65
+150
°C
-
1.5
W
−2000
+2000
V
ISS
接地电流
每个接地引脚
Ilatch
I/O 闩锁电流
−(0.5VDD(IO)) < VI <
(1.5VDD(IO)) ；
Tj < 125 °C
Tstg
存储温度
Ptot(pack)
总功耗（每个封装）
基于封装的热传递，不是
器件的功耗
VESD
静电放电电压
人体模型；所有引脚
[1]
[4]
[5]
以下情况适用于极限值：
a) 该产品包含专门设计用以保护其内部器件的电路，用来防止过量静电荷的破坏作用。但建议仍要采取一些常规预防措施避免超过最大
额定值。
b) 参数在工作温度范围内有效，除非另有说明。所有电压都是相对于 VSS 而言的，除非另有说明。
[2]
包含三态模式下输出端的电压；电压为 2.0 V 时速度将会减慢。
[3]
峰值电流的上限为对应最大电流的 25 倍。
[4]
取决于封装类型。
[5]
相当于通过 1.5 kΩ 的串联电阻对 100 pF 电容放电。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 82 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
9. 热学特性
芯片结温的平均值 Tj (°C) 可使用以下公式进行计算：
T j = T amb + ( P D × R th ( j – a ) )
(1)
• Tamb = 环境温度 (°C)，
• Rth(j-a) = 封装结点到环境的热阻 (°C/W)
• PD = 内部和 I/O 功耗的总和
内部功耗等于 IDD 和 VDD 的乘积。I/O 引脚的 I/O 功耗往往较小，很多时候都可以忽略不计。
不过，它在某些应用中可能比较重要。
表 7. 热学特性
VDD = 2.2 V 至 3.6 V ； Tamb = −40 °C 至 +85 °C，除非另有说明；
符号
参数
Tj(max)
最大结点温度
条件
最小值
典型值
最大值
单位
-
-
< 待定 >
°C
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 83 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
10. 静态特性
表 8. 静态特性
Tamb = −40 °C 至 +85 °C，除非另有说明。
符号
参数
条件
最小值
典型值 [1]
最大值
单位
电源引脚
VDD(IO)
输入 / 输出电源电压
2.2
-
3.6
V
VDD(REG)(3V3)
调压器的电源电压 (3.3
V)
2.2
-
3.6
V
VDDA(3V3)
模拟电源电压 (3.3 V)
2.2
-
3.6
V
VBAT
电池电源电压
2.2
-
3.6
V
VDD(3V3)
电源电压 (3.3 V)
2.2
-
3.6
V
IDD(REG)(3V3)
调压器的电源电流调压器电源的工作模式；
(3.3 V)
代码
while(1){}
位于引脚 VDDA 上
位于 VDD 引脚上；仅限于
LQFP100 封装
从 RAM 执行；禁用所有外
围设备
IDD(REG)(3V3)
IBAT
IDD(IO)
CCLK = 12 MHz ；禁用
PLL1
[2][3]
-
6.5
-
mA
CCLK = 12 MHz ；使能
PLL1
[2][4]
-
7.5
-
mA
CCLK = 120 MHz
[2][4]
-
25
-
mA
CCLK = 156 MHz
[2][4]
-
30
-
mA
睡眠模式
[2][4]
-
5.5
-
mA
深度睡眠模式
[2]
-
75
-
μA
掉电模式
[2]
-
16
-
μA
深度掉电模式
[2]
-
0.02
-
μA
深度睡眠模式
[2][5]
-
15
掉电模式
[2][5]
-
15
-
μA
深度掉电模式
[2][5]
-
3
-
μA
深度睡眠模式
-
1
-
μA
掉电模式
-
1
-
μA
调压器的电源电流调压器电源低功耗模式；
(3.3 V)
执行来自RAM的WFE/WFI
指令后；禁用所有外围设
备
电池电源电流
I/O 电源电流
-
0.03
-
μA
深度睡眠模式
[7]
-
0.4
-
μA
掉电模式
[7]
-
0.4
-
μA
深度掉电模式
[7]
-
0.007
-
μA
深度掉电模式
IDD(ADC)
ADC 电源电流
μA
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 84 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 8. 静态特性（续）
Tamb = −40 °C 至 +85 °C，除非另有说明。
符号
参数
条件
最小值
典型值 [1]
最大值
单位
V
RESET 引脚
VIH
高电平输入电压
[6]
0.8 × (Vps − 0.35)
5.5
VIL
低电平输入电压
[6]
−0.5
0.3 × (Vps − V
0.1)
Vhys
滞回电压
[6]
0.05 × (Vps − 0.35)
-
V
-
-
2
pF
-
标准 I/O 引脚 - 普通驱动强度
CI
输入电容
IIL
低电平输入电流
VI = 0 V ；禁用片内上拉电
阻
-
3
-
nA
IIH
高电平输入电流
VI = VDD(IO) ；禁用片内下
拉电阻
-
−3
-
nA
IOZ
断态输出电流
VO = 0 V 至 VDD(IO) ；禁用
片内上拉 / 下拉电阻；绝对
值
-
3
-
nA
VI
输入电压
引脚配置为提供数字功能；
VDD(IO) ≥ 2.2 V
0
-
5.5
V
VDD(IO) = 0 V
0
-
3.6
V
激活输出
0
-
VDD(IO)
V
[8]
VO
输出电压
VIH
高电平输入电压
0.7 ×
VDD(IO)
-
5.5
V
VIL
低电平输入电压
−0.5
-
0.3 ×
VDD(IO)
V
Vhys
滞回电压
0.1 ×
VDD(IO)
-
-
V
VOH
高电平输出电压
IOH = −6 mA
VDD(IO) −
0.4
-
-
V
VOL
低电平输出电压
IOL = 6 mA
-
-
0.4
V
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
−6
-
-
mA
IOL
低电平输出电流
VOL = 0.4 V
IOHS
高电平短路输出电流
6
-
-
mA
拉高；连接到地
[9]
-
-
86.5
mA
[9]
-
-
76.5
mA
[11]
-
93
-
μA
-
−62
-
μA
-
10
-
μA
IOLS
低电平短路输出电流
拉低；连接至 VDD(IO)
Ipd
下拉电流
VI = 5 V
[12]
[13]
Ipu
上拉电流
VI = 0 V
[11]
[12]
[13]
VDD(IO) < VI ≤ 5 V
Rs
串联电阻
位于 I/O 引脚上，具有模拟
功能；使能模拟功能
Ω
200
I/O 引脚 - 高驱动强度
CI
输入电容
-
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
-
2
pF
© NXP B.V. 2012. 保留所有权利。
第 85 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 8. 静态特性（续）
Tamb = −40 °C 至 +85 °C，除非另有说明。
符号
参数
条件
最小值
典型值 [1]
最大值
单位
IIL
低电平输入电流
VI = 0 V ；禁用片内上拉电
阻
-
3
-
nA
IIH
高电平输入电流
VI = VDD(IO) ；禁用片内下
拉电阻
-
−3
-
nA
IOZ
断态输出电流
VO = 0 V 至 VDD(IO) ；禁用
片内上拉 / 下拉电阻；绝对
值
-
3
-
nA
VI
输入电压
引脚配置为提供数字功能；
VDD(IO) ≥ 2.2 V
[8]
0
-
5.5
V
VDD(IO) = 0 V
0
-
3.6
V
激活输出
0
-
VDD(IO)
V
VO
输出电压
VIH
高电平输入电压
0.7 ×
VDD(IO)
-
5.5
V
VIL
低电平输入电压
−0.5
-
0.3 ×
VDD(IO)
V
Vhys
滞回电压
0.1 ×
VDD(IO)
-
-
V
Ipd
下拉电流
-
62
-
μA
-
−62
-
μA
VDD(IO) < VI ≤ 5 V
-
10
-
μA
−4
-
-
mA
4
-
-
mA
-
-
32
mA
-
-
32
mA
VI = VDD(IO)
[11]
[12]
[13]
Ipu
上拉电流
VI = 0 V
[11]
[12]
[13]
I/O 引脚 - 高驱动强度：标准驱动模式
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
IOL
低电平输出电流
VOL = 0.4 V
IOHS
高电平短路输出电流
拉高；连接到地
[9]
[12]
IOLS
低电平短路输出电流
拉低；连接至 VDD(IO)
[9]
[12]
I/O 引脚 - 高驱动强度：中等驱动模式
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
−8
-
-
mA
IOL
低电平输出电流
VOL = 0.4 V
8
-
-
mA
-
-
65
mA
-
-
63
mA
−14
-
-
mA
14
-
-
mA
-
-
113
mA
-
-
110
mA
IOHS
高电平短路输出电流
拉高；连接到地
[9]
[12]
IOLS
低电平短路输出电流
拉低；连接至 VDD(IO)
[9]
[12]
I/O 引脚 - 高驱动强度：高驱动模式
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
IOL
低电平输出电流
VOL = 0.4 V
IOHS
高电平短路输出电流
拉高；连接到地
[9]
[12]
IOLS
低电平短路输出电流
拉低；连接至 VDD(IO)
[9]
[12]
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 86 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 8. 静态特性（续）
Tamb = −40 °C 至 +85 °C，除非另有说明。
符号
参数
条件
最小值
典型值 [1]
最大值
单位
I/O 引脚 - 高驱动强度：超高驱动模式
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
−20
-
-
mA
IOL
低电平输出电流
VOL = 0.4 V
20
-
-
mA
IOHS
高电平短路输出电流
拉高；连接到地
-
-
165
mA
-
-
156
mA
-
-
2
pF
[9]
[12]
低电平短路输出电流
IOLS
拉低；连接至 VDD(IO)
[9]
[12]
I/O 引脚 - 高速
CI
输入电容
IIL
低电平输入电流
VI = 0 V ；禁用片内上拉电
阻
-
3
-
nA
IIH
高电平输入电流
VI = VDD(IO) ；禁用片内下
拉电阻
-
−3
-
nA
IOZ
断态输出电流
VO = 0 V 至 VDD(IO) ；禁用
片内上拉 / 下拉电阻；绝对
值
-
3
-
nA
VI
输入电压
引脚配置为提供数字功能；
VDD(IO) ≥ 2.2 V
0
-
5.5
V
0
-
3.6
V
0
-
VDD(IO)
V
[8]
VDD(IO) = 0 V
VO
输出电压
激活输出
VIH
高电平输入电压
0.7 ×
VDD(IO)
-
5.5
V
VIL
低电平输入电压
−0.5
-
0.3 ×
VDD(IO)
V
Vhys
滞回电压
0.1 ×
VDD(IO)
-
-
V
VOH
高电平输出电压
IOH = −8 mA
VDD(IO) −
0.4
-
-
V
VOL
低电平输出电压
IOL = 8 mA
-
-
0.4
V
IOH
高电平输出电流
VOH = VDD(IO) − 0.4 V
−8
-
-
mA
IOL
低电平输出电流
VOL = 0.4 V
高电平短路输出电流
IOHS
8
-
-
mA
拉高；连接到地
[9]
-
-
86
mA
[9]
-
-
76
mA
[11]
-
62
-
μA
-
−62
-
μA
-
0
-
μA
0.7 ×
VDD(IO)
-
-
V
IOLS
低电平短路输出电流
拉低；连接至 VDD(IO)
Ipd
下拉电流
VI = VDD(IO)
[12]
[13]
上拉电流
Ipu
VI = 0 V
[11]
[12]
[13]
VDD(IO) < VI ≤ 5 V
开漏
I2C0
总线引脚
VIH
高电平输入电压
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 87 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 8. 静态特性（续）
Tamb = −40 °C 至 +85 °C，除非另有说明。
符号
参数
VIL
最小值
典型值 [1]
最大值
低电平输入电压
−0.5
0.14
0.3
VDD(IO)
Vhys
滞回电压
0.1 ×
VDD(IO)
-
-
V
VOL
低电平输出电压
-
-
0.4
V
输入泄漏电流
ILI
条件
IOLS = 3 mA
VI = VDD(IO)
[10]
VI = 5 V
单位
× V
-
4.5
-
μA
-
-
10
μA
−0.5
-
1.2
V
振荡器引脚
Vi(XTAL1)
XTAL1 引脚输入电压
Vo(XTAL2)
XTAL2 引脚输出电压
[14]
输入 / 输出电容
Cio
−0.5
-
1.2
V
-
-
0.8
pF
USB0 引脚 [15]
Rpd
下拉电阻
位于引脚 USB0_VBUS 上
48
64
80
kΩ
VIC
共模输入电压
高速模式
−50
200
500
mV
全速 / 低速模式
800
-
2500
mV
线性调频模式
−50
-
600
mV
100
400
1100
mV
-
-
10
μA
-
-
5.25
V
差分输入电压
Vi(dif)
USB1 引脚
(USB1_DP/USB1_DM)[15]
[15]
IOZ
断态输出电流
VBUS
总线电源电压
VDI
差分输入灵敏度电压
|(D+) − (D−)|
0.2
-
-
V
VCM
差分共模电压范围
包括 VDI 范围
0.8
-
2.5
V
Vth(rs)se
单端接收器切换阈值
0.8
-
2.0
V
VOL
低速 / 全速的低电平输出 RL， 1.5 kΩ 至 3.6 V
电压
-
-
0.18
V
VOH
低速 / 全速的高电平输出 RL， 15 kΩ 至 GND
电压（驱动）
2.8
-
3.5
V
Ctrans
收发器电容
-
-
20
pF
36
-
44.1
Ω
ZDRV
0 V < VI < 3.3 V
引脚到 GND
无法达到高速的驱动器 33 Ω 串联电阻；稳态驱动
的输出阻抗
[16]
[1]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
[2]
VDD(REG)(3V3) = VDD(IO)= VDDA(3V3) = 3.3 V ； Tamb = 25 °C 适用于所有功耗测量。
[3]
禁用 PLL1。正常功率模式。
[4]
PLL1 使能。正常功率模式。
[5]
位于引脚 VBAT 上； Tamb = 25 °C。 VDD(REG)(3V3) 不存在。
[6]
Vps 对应于电源开关的输出（参见图 11），它由 VBAT 和 VDD(Reg)(3V3) 中的较大者确定。
[7]
VDDA(3V3) = 3.3 V ； Tamb = 25 °C。
[8]
VDD(IO) 电源电压必须存在。
[9]
只要电流限制不超过器件允许的最大电流即可。
[10] 到 VSS。
[11] 指定的值为模拟值和绝对值。
[12] 弱上拉电阻器与 VDD(IO) 轨连接，并将 I/O 引脚上拉至 VDD(IO) 电位。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 88 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
[13] 外加输入电源超过 VDD(IO) 时，输入单元禁用弱上拉电阻。
[14] 指定的参数值为模拟值，不包括结合电容。
[15] 对于 USB 操作， 3.0 V ≤ VDD((IO) ≤ 3.6 V。设计保证。
[16] 包括 33 Ω ± 1 % （在 D+ 和 D− 上）的外部电阻。
10.1 电气引脚特性
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：VDD(REG)(3V3) = VDD(IO) = 3.3 V ；标准端口引脚。
图 12.
典型高电平输出电压 VOH 与高电平输出源电流 IOH 的关系
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：VDD(REG)(3V3) = VDD(IO) = 3.3 V ；标准端口引脚。
图 13.
典型低电平输出电流 IOL 与低电平输出电压 VOL 的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 89 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
002aag625
+20
Ipu
(μA)
0
-20
T = 25 °C
-40 °C
-40
-60
-80
0
1
2
3
4
5
VI (V)
条件：VDD(IO)) = 3.3 V。模拟值。 T = 25 °C 时的值为典型值。 T = -40 °C 时的值与最小值对应。
图 14.
典型上拉电流 Ipu 与输入电压 VI 的关系
002aag626
120
Ipd
(μA)
90
60
T =25 °C
-40 °C
30
0
0
1
2
3
4
5
VI (V)
条件：VDD(IO)) = 3.3 V。模拟值。 T = 25 °C 时的值为典型值。 T = -40 °C 时的值与最大值对应。
图 15.
典型下拉电流 Ipd 与输入电压 VI 的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 90 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
10.2 功耗
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：<tbd>。
图 16.
典型电源电流与调压器的电源电压 VDD(REEG)(3V3) 在工作模式下的关系
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：<tbd>。
图 17.
典型电源电流与温度在工作模式下的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 91 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：<tbd>
图 18.
典型电源电流与温度在睡眠模式下的关系
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：<tbd>
图 19.
典型电源电流与温度在深度睡眠模式下的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 92 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
图 20.
典型电源电流与温度在掉电模式下的关系
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
图 21.
典型电源电流与温度在深度掉电模式下的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 93 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 9. 各个外围设备的功耗
Tamb = 25 °C ； VDD(REEG)(3V3) = 3.3 V。
外设
条件
<tbd>
<tbd>
[1]
典型 IDD[1]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 94 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
11. 动态特性
11.1 唤醒时间
表 10. 动态特性：从深度睡眠模式、掉电模式和深度掉电模式唤醒
Tamb = −40 °C 至 +85 °C
符号
参数
条件
最小值
twake
唤醒时间
从睡眠模式
典型值 [1]
最大单位
值
3 × Tcy(clk) 5 × Tcy(clk) -
ns
从深度睡眠模式和掉电模式
12
51
-
μs
从深度掉电模式
-
250
-
μs
复位后
-
250
-
μs
[2]
[1]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
[2]
Tcy(clk) = 1/CCLK, 其中 CCLK 表示 CPU 时钟频率。
11.2 外部时钟
表 11. 动态特性：外部时钟
Tamb = −40 °C 至 +85 °C ；规定范围内的 VDD(IO)。 [1]
符号
参数
条件
最小值
典型最大值
值 [2]
单位
fosc
振荡器频率
1
-
25
MHz
Tcy(clk)
时钟周期时间
40
-
1000
ns
tCHCX
时钟高电平时间
Tcy(clk) × 0.4
-
Tcy(clk) × 0.6
ns
tCLCX
时钟低电平时间
Tcy(clk) × 0.4
-
Tcy(clk) × 0.6
ns
[1]
参数在工作温度范围内有效，除非另有说明。
[2]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
tCHCX
tCLCX
Tcy(clk)
002aag698
图 22.
外部时钟时序（振幅至少为 Vi(RMS) = 200 mV)
11.3 晶体振荡器
表 12. 动态特性：振荡器
Tamb = −40 °C 至 +85 °C ；规定范围内的 VDD(IO)、 VDD(REG)(3V3)。 [1]
符号
参数
条件
低频模式 (1 MHz - 20
tjit(per)
最小值
典型值 [2] 最大值
单位
-
13.2
-
ps
10 MHz 晶体
-
6.6
-
ps
15 MHz 晶体
-
4.8
-
ps
MHz)[5]
周期抖动时间
5 MHz 晶体
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
[3][4]
© NXP B.V. 2012. 保留所有权利。
第 95 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 12. 动态特性：振荡器（续）
Tamb = −40 °C 至 +85 °C ；规定范围内的 VDD(IO)、 VDD(REG)(3V3)。 [1]
符号
参数
条件
高频模式 (20 MHz - 25
tjit(per)
最小值
典型值 [2] 最大值
单位
-
4.3
-
ps
-
3.7
-
ps
MHz)[6]
周期抖动时间
[3][4]
20 MHz 晶体
25 MHz 晶体
[1]
参数在工作温度范围内有效，除非另有说明。
[2]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
[3]
指示 RMS 周期抖动。
[4]
不包括 PLL 感应的抖动。
[5]
选择 XTAL_OSC_CTRL 寄存器内的 HF = 0。
[6]
选择 XTAL_OSC_CTRL 寄存器内的 HF = 1。
11.4 IRC 和 RTC 振荡器
表 13. 动态特性：IRC 和 RTC 振荡器
Tamb = −40 °C 至 +85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 [1]
符号
参数
条件
最小值
典型值最大值
单位
[2]
fosc(RC)
内部 RC 振荡器频率
-
11.88
12
12.12
MHz
fi(RTC)
RTC 输入频率
-
-
32.768
-
kHz
[1]
参数在工作温度范围内有效，除非另有说明。
[2]
无法保证得到典型额定值。上表列出的值是在室温 (25 °C)、标称的电源电压下测得的。
001aab173
X
X
(X)
X
X
<tbd>
X
X
X
X
X
X
X
X
X
X (X)
条件：频率值是典型值。
图 23.
内部 RC 振荡器频率与温度的关系
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 96 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
11.5 I2C 总线
表 14. 动态特性：I2C 总线引脚
Tamb = −40 °C 至 +85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。 [1]
符号
参数
条件
最小值
最大值
单位
fSCL
SCL 时钟频率
标准模式
0
100
kHz
快速模式
0
400
kHz
超快速模式
0
1
MHz
SDA 和 SCL 信号的
-
300
ns
快速模式
20 + 0.1 × Cb
300
ns
超快速模式
-
120
ns
下降时间
tf
[3][4][5][6]
标准模式
tLOW
tHIGH
tHD;DAT
tSU;DAT
SCL 时钟的低电平周期
SCL 时钟的高电平周期
数据保持时间
数据建立时间
[2][3][7]
[8][9]
标准模式
4.7
-
μs
快速模式
1.3
-
μs
超快速模式
0.5
-
μs
标准模式
4.0
-
μs
快速模式
0.6
-
μs
超快速模式
0.26
-
μs
标准模式
0
-
μs
快速模式
0
-
μs
超快速模式
0
-
μs
标准模式
250
-
ns
快速模式
100
-
ns
超快速模式
50
-
ns
[1]
参数在工作温度范围内有效，除非另有说明。
[2]
tHD;DAT 是根据 SCL 的下降沿测量得出的数据保持时间；适用于数据传输和确认。
[3]
对于 SDA 信号，器件的内部必须能够提供至少 300 ns 的保持时间（关于 SCL 信号的 VIH(min)），以便桥接 SCL 下降沿的未定义区域。
[4]
Cb = 一条总线的总电容（以 pF 为单位）。如果与采用 Hs 模式的器件混用，则允许使用更快的下降时间。
[5]
SDA 和 SCL 总线的最大 tf 被指定为 300 ns。 SDA 输出阶段的最大下降时间 tf 被指定为 250 ns。这将使得串联保护电阻能够在 SDA 和
SCL 引脚与 SDA/SCL 总线之间进行连接，而不会超出指定的最大 tf。
[6]
在超快速模式中，为输出阶段和总线时序指定的下降时间相同。如果使用串联电阻，那么设计者在考虑总线时序时应虑及这种情况。
[7]
标准模式和快速模式的最大 tHD;DAT 可以分别为 3.45 μs 和 0.9 μs，但必须小于按跳变时间计算的 tVD;DAT 或 tVD;ACK 的最大值。只有在器
件没有延长 SCL 信号的低电平周期 (tLOW) 时，才必须满足此最大值。如果时钟延长了 SCL，则在建立时间之前，数据必须一直有效，然
后才能释放时钟。
[8]
tSU;DAT 是根据 SCL 的上升沿测量得出的数据建立时间；适用于数据传输和确认。
[9]
快速模式 I2C 总线器件可在标准模式 I2C 总线系统中使用，但必须满足 tSU;DAT = 250 ns 这一要求。如果器件没有延长 SCL 信号的低电平
周期，则会自动默认为这种情况。如果此类器件没有延长 SCL 信号的低电平周期，则它必须将下一个数据位输出到 SDA 线 tr(max) + tSU;DAT
= 1000 + 250 = 1250 ns （根据标准模式 I2C 总线规格），然后才能释放 SCL 线。此外，确认时序也必须满足此建立时间。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 97 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
tf
SDA
tSU;DAT
70 %
30 %
70 %
30 %
tHD;DAT
tf
70 %
30 %
SCL
tVD;DAT
tHIGH
70 %
30 %
70 %
30 %
70 %
30 %
tLOW
1 / fSCL
S
002aaf425
图 24.
I2C 总线引脚时钟时序
11.6 I2S 总线接口
表 15. 动态特性：I2S 总线接口引脚
Tamb = 25 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V ； CL = 20 pF。条件和数据
参考 I2S0 和 I2S1 引脚。模拟值。
符号
参数
条件
最小值典型值最大值单位
通用输入和输出
tr
上升时间
-
tf
下降时间
-
4
-
ns
tWH
脉冲宽度高
位于 I2Sx_TX_SCK 和
I2Sx_RX_SCK 引脚上
<tbd>
-
-
-
tWL
脉冲宽度低
位于 I2Sx_TX_SCK 和
I2Sx_RX_SCK 引脚上
-
-
<tbd>
ns
数据输出有效时间
位于 I2Sx_TX_SDA 引
脚上
-
4.4
-
ns
-
4.3
-
ns
-
0
-
ns
4
-
ns
输出
tv(Q)
[1]
位于I2Sx_TX_WS引脚
上
输入
tsu(D)
数据输入建立时间
位于 I2Sx_RX_SDA 引
脚上
[1]
位于 I2Sx_RX_WS 引
脚上
th(D)
数据输入保持时间
位于 I2Sx_RX_SDA 引
脚上
位于 I2Sx_RX_WS 引
脚上
[1]
0.20
[1]
ns
-
3.7
-
ns
-
3.9
-
ns
I2S 总线接口时钟 BASE_APB1_CLK = 150 MHz ； I2S 总线接口外设时钟 PCLK = BASE_APB1_CLK / 12。
I2S 时钟周期时间 Tcy(clk) = 79.2 ns ；对应于 I2S 总线规格中的 SCK 信号。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 98 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
Tcy(clk)
tf
tr
I2Sx_TX_SCK
tWH
tWL
I2Sx_TX_SDA
tv(Q)
I2Sx_TX_WS
002aag497
tv(Q)
图 25.
I2S 总线时序（发送）
Tcy(clk)
tf
tr
I2Sx_RX_SCK
tWH
tWL
I2Sx_RX_SDA
tsu(D)
th(D)
I2Sx_RX_WS
tsu(D)
图 26.
002aag498
tsu(D)
I2S 总线时序（接收）
11.7 USART 接口
表 16. 动态特性：USART 接口
Tamb = 25 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V ； CL = 20 pF。模拟值。
符号
参数
条件
最小值典型值最大值单位
Tcy(clk)
时钟周期时间
位于 Ux_UCLK 引脚上
-
0.1
-
μs
数据输出有效时间
位于 Ux_TXD 引脚上
-
6.5
-
ns
输出
tv(Q)
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
© NXP B.V. 2012. 保留所有权利。
第 99 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
11.8 SSP 接口
表 17. 动态特性：SPI 模式下的 SSP 引脚
Tamb = 25 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V。模拟值。
符号
Tcy(clk)
参数
时钟周期时间
条件
最小值
典型值
最大值
单位
-
40
-
ns
仅当发送时
-
20
-
ns
-
ns
全双工模式
[1]
SSP 主机
tDS
数据建立时间
SPI 模式下
-
8.8
tDH
数据保持时间
SPI 模式下
-
−5.0
-
ns
tv(Q)
数据输出有效时间
SPI 模式下
-
3.9
-
ns
th(Q)
数据输出保持时间
SPI 模式下
-
0.4
-
ns
120
-
-
ns
SSP 从机
Tcy(PCLK)
PCLK 周期时间
10
[2]
ns
Tcy(clk)
时钟周期时间
tDS
数据建立时间
SPI 模式下
-
10.5
-
ns
tDH
数据保持时间
SPI 模式下
-
1
-
ns
tv(Q)
数据输出有效时间
SPI 模式下
-
4.0
-
ns
th(Q)
数据输出保持时间
SPI 模式下
-
0.2
-
ns
[1]
Tcy(clk) = (SSPCLKDIV × (1 + SCR) × CPSDVSR) / fmain。来自 SPI 比特率的时钟周期时间 Tcy(clk) 是主时钟频率 fmain、SSP 外围设备时钟
分频器 (SSPCLKDIV)、 SSP SCR 参数（在 SSP0CR0 寄存器中指定）以及 SSP CPSDVSR 参数（在 SSP 时钟前置分频寄存器中指
定）的一个函数。
[2]
Tcy(clk) = 12 × Tcy(PCLK)。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 100 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
Tcy(clk)
tclk(H)
tclk(L)
SCK (CPOL = 0)
SCK (CPOL = 1)
tv(Q)
th(Q)
ᮠᦞᴹ᭸
MOSI
ᮠᦞᴹ᭸
tDS
ᮠᦞᴹ᭸
MISO
th(Q)
ᮠᦞᴹ᭸
ᮠᦞᴹ᭸
tDH
tDS
MISO
ᮠᦞᴹ᭸
CPHA = 1
ᮠᦞᴹ᭸
tv(Q)
MOSI
tDH
CPHA = 0
ᮠᦞᴹ᭸
002aae829
图 27.
SPI 模式下的 SSP 主机时序
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 101 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
Tcy(clk)
tclk(H)
tclk(L)
tDS
tDH
SCK (CPOL = 0)
SCK (CPOL = 1)
MOSI
ᮠᦞᴹ᭸
ᮠᦞᴹ᭸
tv(Q)
MISO
th(Q)
ᮠᦞᴹ᭸
tDH
tDS
MOSI
ᮠᦞᴹ᭸
ᮠᦞᴹ᭸
tv(Q)
MISO
CPHA = 1
ᮠᦞᴹ᭸
th(Q)
ᮠᦞᴹ᭸
CPHA = 0
ᮠᦞᴹ᭸
002aae830
图 28.
SPI 模式下的 SSP 从机时序
11.9 外部存储器接口
表 18. 动态特性：静态外部存储器接口
CL = 22 pF，用于 EMC_Dn CL = 20 pF，用于所有其他接口； Tamb = −40 °C 至 85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ；
2.7 V ≤ VDD(IO) ≤ 3.6 V ；由设计保证的值。
符号
参数 [1]
条件
最小值
典型值
最大值
单位
−3.1
-
1.6
ns
−0.6 + Tcy(clk) ×
WAITOEN
-
1.3 + Tcy(clk) ×
WAITOEN
ns
−0.7
-
1.8
ns
读周期参数
tCSLAV
CS 低电平至地址有效的时间
[2]
tCSLOEL
CS 低电平至 OE 低电平的时
间
tCSLBLSL
CS低电平至BLS低电平的时 PB = 1
间
tOELOEH
OE 低电平至 OE 高电平的时
间
tam
−0.6 +
(WAITRD −
WAITOEN + 1) ×
Tcy(clk)
−0.4 +
ns
(WAITRD −
WAITOEN + 1) ×
Tcy(clk)
存储器访问时间
-
-
−16 +
(WAITRD −
WAITOEN +1) ×
Tcy(clk)
ns
th(D)
数据输入保持时间
−16
-
-
ns
tCSHBLSH
CS高电平至BLS高电平的时 PB = 1
间
−0.4
-
1.9
ns
[2]
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 102 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 18. 动态特性：静态外部存储器接口（续）
CL = 22 pF，用于 EMC_Dn CL = 20 pF，用于所有其他接口； Tamb = −40 °C 至 85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ；
2.7 V ≤ VDD(IO) ≤ 3.6 V ；由设计保证的值。
符号
参数 [1]
tCSHOEH
CS 高电平至 OE 高电平的时
间
tOEHANV
OE 高电平至地址无效
tCSHEOR
tCSLSOR
条件
最小值
典型值
最大值
单位
−0.4
-
1.4
ns
−2.0
-
2.6
ns
CS 高电平至读结束的时间
[3]
−2.0
-
0
ns
CS 低电平至读开始的时间
[4]
0
-
1.8
ns
PB = 1
写周期参数
tCSLAV
CS 低电平至地址有效的时间
−3.1
-
1.6
ns
tCSLDV
CS 低电平至数据有效的时间
−3.1
-
1.5
ns
tCSLWEL
CS 低电平至 WE 低电平的时 PB = 1
间
−1.5
-
0.2
ns
tCSLBLSL
CS低电平至BLS低电平的时 PB = 1
间
−0.7
-
1.8
ns
tWELWEH
WE 低电平至 WE 高电平的时 PB = 1
间
[2]
−0.6 +
(WAITWR −
WAITWEN + 1) ×
Tcy(clk)
−0.4 +
ns
(WAITWR −
WAITWEN + 1) ×
Tcy(clk)
tWEHDNV
WE 高电平至数据无效的时 PB = 1
间
[2]
−0.9 + Tcy(clk)
-
2.3 + Tcy(clk)
ns
tWEHEOW
WE 高电平至写结束的时间
[2]
−0.4 + Tcy(clk)
-
−0.3 + Tcy(clk)
ns
−0.7
-
1.8
ns
PB = 1
[5]
tCSLBLSL
CS 低电平至 BLS 低电平
tBLSLBLSH
BLS 低电平至 BLS 高电平的 PB = 0
时间
[2]
−0.9 +
(WAITWR −
WAITWEN + 1) ×
Tcy(clk)
−0.1 +
ns
(WAITWR −
WAITWEN + 1) ×
Tcy(clk)
tBLSHEOW
BLS 高电平至写结束的时间
[2]
−1.9 + Tcy(clk)
-
−0.5 + Tcy(clk)
ns
PB = 0
PB = 0
[5]
tBLSHDNV
BLS 高电平至数据无效的时 PB = 0
间
[2]
−2.5 + Tcy(clk)
-
1.4 + Tcy(clk)
ns
tCSHEOW
CS 高电平至写结束的时间
[5]
−2.0
-
0
ns
tBLSHDNV
BLS 高电平至数据无效的时 PB = 1
间
−2.5
-
1.4
ns
tWEHANV
WE 高电平至地址无效的时 PB = 1
间
−0.9 + Tcy(clk)
-
2.4 + Tcy(clk)
ns
[1]
对于上升沿，参数指定为 VDD(IO) 的 40% ；对于下降沿，参数指定为 VDD(IO) 的 60%。
[2]
Tcy(clk) = 1/CCLK （参见《LPC43xx 用户手册》）。
[3]
读结束 (EOR)：最长的 tCSHOEH、 tOEHANV 和 tCSHBLSH。
[4]
读开始 (SOR)：最长的 tCSLAV、 tCSLOEL 和 tCSLBLSL。
[5]
写结束 (EOW)：最早的无效地址或 EMC_BLSn 高电平。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 103 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
EMC_An
tCSLAV
tCSLAV
tOEHANV
tCSHEOW
EMC_CSn
tCSLOEL
tOELOEH
EMC_OE
tCSHOEH
tBLSHEOW
tCSLBLSL tBLSLBLSH
EMC_BLSn
EMC_WE
tCSLDV
tam
tCSHEOR
tCSLSOR
tBLSHDNV
th(D)
EMC_Dn
SOR
EOW
EOR
002aag699
图 29.
外部静态存储器读 / 写访问 (PB = 0)
EMC_An
tCSLAV
tCSLAV
tOEHANV
tCSHEOW
EMC_CSn
tCSLOEL
tOELOEH
EMC_OE
tCSLBLSL
tCSHOEH
tCSLBLSL
EMC_BLSn
tCSHBLSH
tCSLWEL tWELWEH
tWEHEOW
EMC_WE
tBLSHDNV
tam
tCSHEOR
th(D)
tCSLSOR
tCSLDV
tWEHDNV
EMC_Dn
SOR
EOR
EOW
002aag700
图 30.
外部静态存储器读 / 写访问 (PB = 1)
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 104 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 19. 动态特性：动态外部存储器接口
温度和过程范围中的模拟数据； CL = 10 pF，用于 EMC_DYCSn、 EMC_RAS、 EMC_CAS、 EMC_WE、 EMC_An ；
CL = 9 pF，用于 EMC_Dn ； CL = 5 pF，用于 EMC_DQMOUTn、EMC_CLKn、EMC_CKEOUTn ； Tamb = −40 °C 至 85 °C ；
2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； VDD(IO) =3.3 V 10 % ； RD = 1（参见《LPC43xx 用户手册》）； EMC_CLKn 延迟 CLK0_DELAY
= CLK1_DELAY = CLK2_DELAY = CLK3_DELAY = 0。
符号
参数
最小值
典型值
最大值
单位
Tcy(clk)
时钟周期时间
8.4
-
-
ns
td(DYCSV)
DYCS 有效延迟时间
-
3.1 + 0.5 × Tcy(clk)
5.1 + 0.5 × Tcy(clk)
ns
th(DYCS)
DYCS 保持时间
0.3 + 0.5 × Tcy(clk)
0.9 + 0.5 × Tcy(clk)
-
ns
td(RASV)
通用读写周期
行地址选通有效延迟时间
-
3.1 + 0.5 × Tcy(clk)
4.9 + 0.5 × Tcy(clk)
ns
th(RAS)
行地址选通保持时间
0.5 + 0.5 × Tcy(clk)
1.1 + 0.5 × Tcy(clk)
-
ns
td(CASV)
列地址选通有效延迟时间
-
2.9 + 0.5 × Tcy(clk)
4.6 + 0.5 × Tcy(clk)
ns
th(CAS)
列地址选通保持时间
0.3 + 0.5 × Tcy(clk)
0.9 + 0.5 × Tcy(clk)
-
ns
td(WEV)
WE 有效延迟时间
-
3.2 + 0.5 × Tcy(clk)
5.9 + 0.5 × Tcy(clk)
ns
th(WE)
WE 保持时间
1.3 + 0.5 × Tcy(clk)
1.4 + 0.5 × Tcy(clk)
-
ns
td(DQMOUTV)
DQMOUT 有效延迟时间
-
3.1 + 0.5 × Tcy(clk)
5.0 + 0.5 × Tcy(clk)
ns
th(DQMOUT)
DQMOUT 保持时间
0.2 + 0.5 × Tcy(clk)
0.8 + 0.5 × Tcy(clk)
-
ns
td(AV)
地址有效延迟时间
-
3.8 + 0.5 × Tcy(clk)
6.3 + 0.5 × Tcy(clk)
ns
th(A)
地址保持时间
0.3 + 0.5 × Tcy(clk)
0.9 + 0.5 × Tcy(clk)
-
ns
td(CKEOUTV)
CKEOUT 有效延迟时间
-
3.1 + 0.5 × Tcy(clk)
5.1 + 0.5 × Tcy(clk)
ns
th(CKEOUT)
CKEOUT 保持时间
0.5 × Tcy(clk)
0.7 + 0.5 × Tcy(clk)
-
ns
tsu(D)
数据输入建立时间
−1.5
−0.5
-
ns
th(D)
数据输入保持时间
-
0.8
2.2
ns
数据输出有效延迟时间
-
3.8 + 0.5 × Tcy(clk)
6.2 + 0.5 × Tcy(clk)
ns
数据输出保持时间
0.5 × Tcy(clk)
0.7 + 0.5 × Tcy(clk)
-
ns
读周期参数
写周期参数
td(QV)
th(Q)
表 20. 动态特性：动态外部存储器接口； EMC_CLK[3:0] 延迟值
Tamb = −40 °C 至 85 °C ； VDD(IO) =3.3 V 10 % ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V。
符号
td
[1]
参数
延迟时间
条件
最小值
典型值
最大值
单位
延迟值
CLKn_DELAY = 0
[1]
0.0
0.0
0.0
ns
CLKn_DELAY = 1
[1]
0.4
0.5
0.8
ns
CLKn_DELAY = 2
[1]
0.7
1.0
1.7
ns
CLKn_DELAY = 3
[1]
1.1
1.6
2.5
ns
CLKn_DELAY = 4
[1]
1.4
2.0
3.3
ns
CLKn_DELAY = 5
[1]
1.7
2.6
4.1
ns
CLKn_DELAY = 6
[1]
2.1
3.1
4.9
ns
CLKn_DELAY = 7
[1]
2.5
3.6
5.8
ns
对 EMCDELAYCLK 寄存器中的 EMC_CLKn 延迟值进行编程（参见《LPC43xx 用户手册》）。对于所有
SDRAM 时钟，必须采用同一个延迟值 EMC_CLKn：CLK0_DELAY = CLK1_DELAY = CLK2_DELAY =
CLK3_DELAY。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 105 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
EMC_CLKn
ᔦ䘏 > 0
EMC_CLKn ᔦ䘏 td˗ਟ㕆〻 CLKn_DELAY
Tcy(clk)
EMC_CLKn
ᔦ䘏 = 0
td(xV) - td
EMC_DYCSn,
EMC_RAS,
EMC_CAS,
EMC_WE,
EMC_CKEOUTn,
EMC_A[22:0],
EMC_DQMOUTn
td(xV)
th(x) - td
th(x)
td(QV) - td
td(QV)
th(Q) - td
th(Q)
EMC_D[31:0]
߉
tsu(D)
th(D)
EMC_D[31:0]
䈫˗ᔦ䘏 > 0
tsu(D)
th(D)
EMC_D[31:0]
䈫˗ᔦ䘏 = 0
002aag703
有关可编程 EMC_CLK[3:0] 时钟延迟 CLKn_DELAY，请参见表 20。
备注：对于 SDRAM 操作，设置 EMCDELAYCLK 寄存器内的 CLK0_DELAY = CLK1_DELAY = CLK2_DELAY = CLK3_DELAY。
图 31.
SDRAM 时序
11.10 USB 接口
表 21. 动态特性：USB0 和 USB1 引脚（全速）
CL = 50 pF ； Rpu = 1.5 kΩ （D+ 上）至 VDD(IO) ； 3.0 V ≤ VDD(IO) ≤ 3.6 V。
符号
参数
条件
最小值
典型值
最大值
单位
tr
上升时间
10 % 至 90 %
8.5
-
13.8
ns
tf
下降时间
10 % 至 90 %
7.7
-
13.7
ns
tFRFM
差分上升和下降时间
tr / tf
-
-
109
%
VCRS
输出信号交叉电压
tFEOPT
EOP 的来源 SE0 间隔
tFDEOP
tJR1
1.3
-
2.0
V
160
-
175
ns
针对差分跳变到 SE0 跳变的来源抖动参见图 32
−2
-
+5
ns
接收器抖动到下次跳变
−18.5
-
+18.5
ns
参见图 32
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 106 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 21. 动态特性：USB0 和 USB1 引脚（全速）（续）
CL = 50 pF ； Rpu = 1.5 kΩ （D+ 上）至 VDD(IO) ； 3.0 V ≤ VDD(IO) ≤ 3.6 V。
符号
参数
条件
tJR2
针对配对跳变的接收器抖动
10 % 至 90 %
tEOPR1
接收器中的 EOP 宽度
必须拒绝作为
EOP ；参见图
32
[1]
tEOPR2
接收器中的 EOP 宽度
必须接受作为
EOP ；参见图
32
[1]
[1]
最小值
典型值
最大值
单位
−9
-
+9
ns
40
-
-
ns
82
-
-
ns
已描述特性，但未作为生产测试进行实施。设计保证。
TPERIOD
Ӕ৹⛩ᢙኅ
Ӕ৹⛩
ᐞ࠶
ᮠᦞ㓯
ᶕⓀEOPᇭᓖ˖tFEOPT
ᐞ࠶ᮠᦞ㠣
SE0/EOP‫ٿ‬㖞
n x TPERIOD + tFDEOP
᧕᭦ಘEOPᇭᓖ˖tEOPR1, tEOPR2
002aab561
图 32.
差分数据至 EOP 跳变偏差和 EOP 宽度
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 107 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 22. 静态特性：USB0 PHY 引脚 [1]
符号
参数
条件
最小典型值最大单位
值
值
高速模式
Pcons
[2]
功耗
IDDA(3V3) 模拟电源电流 (3.3V)
IDDD
-
68
-
MW
总电源电流
-
18
-
mA
发送过程中
-
31
-
mA
接收过程中
-
14
-
mA
驱动器为三态
-
14
-
mA
-
7
-
mA
-
15
-
MW
总电源电流
-
3.5
-
mA
发送过程中
-
5
-
mA
接收过程中
-
3
-
mA
驱动器为三态
-
3
-
mA
-
3
-
mA
-
24
-
μA
驱动器为三态
-
24
-
μA
使能 OTG 功能
-
3
-
mA
-
30
-
μA
用于 VBUS 有效
4.4
-
-
V
用于会话结束
0.2
-
0.8
V
用于 A 有效
0.8
-
2
V
用于 B 有效
2
-
4
V
用于会话结束
-
150
10
mV
A 有效
-
200
10
mV
B 有效
-
200
10
mV
位于 USB0_VDDA3V3_DRIVER 引脚上
[3]
数字电源电流
全速 / 低速模式
Pcons
[2]
功耗
IDDA(3V3) 模拟电源电流 (3.3V)
IDDD
位于 USB0_VDDA3V3_DRIVER 引脚上
数字电源电流
挂起模式
IDDA(3V3) 模拟电源电流 (3.3V)
IDDD
数字电源电流
VBUS 检测器输出
阈值电压
Vth
Vhys
滞回电压
[1]
已描述特性，但未作为生产测试进行实施。
[2]
总平均功耗。
[3]
驱动器只在 20% 的时间内处于工作状态。
11.11 以太网
表 23. 动态特性：以太网
Tamb = −40 °C 至 85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V。由设计保证的值。
符号
参数
条件
时钟频率
针对 ENET_RX_CLK
最小值最大值单位
RMII 模式
fclk
δclk
时钟占空比
[1]
-
50
MHz
[1]
50
50
%
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 108 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 23. 动态特性：以太网（续）
Tamb = −40 °C 至 85 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V。由设计保证的值。
符号
参数
条件
最小值最大值单位
tsu
建立时间
针对 ENET_TXDn、 ENET_TX_EN、
E N E T _ R X D n 、 E N ET _R X _ ER 、
ENET_RX_DV
[1][2]
th
保持时间
针对 ENET_TXDn、 ENET_TX_EN、
E N E T _ R X D n 、 E N ET _R X _ ER 、
ENET_RX_DV
[1][2]
2
-
ns
时钟频率
针对 ENET_TX_CLK
[1]
-
25
MHz
时钟占空比
[1]
50
50
%
tsu
建立时间
针对 ENET_TXDn、 ENET_TX_EN、
ENET_TX_ER
[1][2]
4
-
ns
th
保持时间
针对 ENET_TXDn、 ENET_TX_EN、
ENET_TX_ER
[1][2]
2
-
ns
fclk
时钟频率
针对 ENET_RX_CLK
[1]
-
25
MHz
[1]
50
50
%
4
-
ns
MII 模式
fclk
δclk
δclk
时钟占空比
tsu
建立时间
针对 ENET_RXDn、ENET_RX_ER、
ENET_RX_DV
[1][2]
4
-
ns
th
保持时间
针对 ENET_RXDn、ENET_RX_ER、
ENET_RX_DV
[1][2]
2
-
ns
[1]
输出驱动器可驱动一个 ≥ 25 pF 的负载，以容纳超过 12 英寸的 PCB 线路和接收器件的输入电容。
[2]
时序值的给定范围是从时钟信号波形越过 1.4 V 的点开始，到有效输入或输出电平结束。
ENET_RX_CLK
ENET_TX_CLK
ENET_RXD[n]
ENET_RX_DV
ENET_RX_ER
ENET_TXD[n]
ENET_TX_EN
ENET_TX_ER
图 33.
tsu
th
002aag210
以太网时序
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 109 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
11.12 SD/MMC
表 24. 动态特性：SD/MMC
Tamb = 25 °C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V， CL = 20 pF。模拟值。
符号
参数
条件
最小典型值
值
fclk
时钟频率
位于 SD_CLK 引脚上；数据传输模式
40
最大单位
值
<tbd> MHz
位于 SD_CLK 引脚上；识别
模式
<tbd> MHz
tsu(D)
数据输入建立时间
位于 SD_CMD、SD_DATn 引 <tbd> 9.9
脚上作为输入
-
ns
th(D)
数据输入保持时间
位于 SD_CMD、SD_DATn 引 <tbd> 0.3
脚上作为输入
-
ns
td(QV)
数据输出有效延迟时位于 SD_CMD、SD_DATn 引间
脚上作为输出
th(Q)
数据输出保持时间
6.9
位于 SD_CMD、SD_DATn 引 <tbd> 0.3
脚上作为输出
<tbd> ns
-
ns
Tcy(clk)
SD_CLK
td(QV)
th(Q)
SD_CMD (O)
SD_DATn (O)
tsu(D)
th(D)
SD_CMD (I)
SD_DATn (I)
002aag204
图 34.
SD/MMC 时序
11.13 LCD
表 25. 动态特性：LCD
Tamb = 25 C ； 2.2 V ≤ VDD(REG)(3V3) ≤ 3.6 V ； 2.7 V ≤ VDD(IO) ≤ 3.6 V ； CL = 20 pF。模拟值。
符号
参数
条件
最小典型值
值
fclk
时钟频率
位于 LCD_DCLK 引脚上
-
tsu(D)
50
最大单位
值
<tbd> MHz
数据输入建立时间
<tbd>
-
ns
th(D)
数据输入保持时间
<tbd> <tbd>
-
ns
td(QV)
数据输出有效延迟时
间
-
<tbd> ns
th(Q)
数据输出保持时间
<tbd> <tbd>
14.1
-
ns
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 110 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
12. ADC/DAC 电气特性
表 26. ADC 特性
规定范围内的 VDDA(3V3) ； Tamb = −40 °C 至 +85 °C ； ADC 频率 4.5 MHz ；除非另有说明。
符号
参数
VIA
Cia
ED
微分线性误差
条件
最小值典型值
最大值
模拟输入电压
0
-
VDDA(3V3)
V
模拟输入电容
-
-
2
pF
-
0.8
-
LSB
-
1.0
-
LSB
-
0.8
-
LSB
-
1.5
-
LSB
-
0.15
-
LSB
-
0.15
-
LSB
-
0.3
-
%
-
0.35
-
%
-
3
-
LSB
2.2 V ≤ VDDA(3V3) < 2.7 V
-
4
-
LSB
参见图 36
-
-
1/(7 × fclk(ADC) kΩ
× Cia)
-
-
1.2
MΩ
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[1][2]
2.2 V ≤ VDDA(3V3) < 2.7 V
EL(adj)
积分非线性
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[3]
2.2 V ≤ VDDA(3V3) < 2.7 V
偏移误差
EO
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[4]
2.2 V ≤ VDDA(3V3) < 2.7 V
增益误差
EG
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[5]
2.2 V ≤ VDDA(3V3) < 2.7 V
绝对误差
ET
Rvsi
电压源接口电阻
Ri
输入电阻
fclk(ADC)
ADC 时钟频率
fc(ADC)
ADC 转换频率
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[6]
[7][8]
10 位分辨率； 11 个时钟周期
单位
-
-
4.5
MHz
-
-
400
每秒 k 个样本
1.5
每秒M个样本
2 位分辨率； 3 个时钟周期
[1]
ADC 是单调的，不存在失码的情况。
[2]
微分线性误差 (ED) 是指实际步长宽度与理想步长宽度之间的差异。参见图 35。
[3]
积分非线性 (EL(adj)) 是指在对增益和偏移误差进行适当的调整后，实际与理想传递曲线的步长中心之间的峰值差异。参见图 35。
[4]
偏移误差 (EO) 是指拟合实际曲线的直线与拟合理想曲线的直线之间的绝对差异。参见图 35。
[5]
增益误差 (EG) 是指消除了偏移误差后拟合实际传递曲线的直线与拟合理想传递曲线的直线之间的相对差异百分比。参见图 35。
[6]
绝对误差 (ET) 是指非校准 ADC 的实际传递曲线与理想传递曲线的步长中心之间的最大差异。参见图 35。
[7]
Tamb = 25 °C ；最大采样频率 fs = 4.5 MHz，模拟输入电容 Cia = 2 pF。
[8]
输入电阻 Ri 取决于采样频率 fs：Ri = 2 kΩ + 1 / (fs × Cia)。
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 111 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
‫〫ٿ‬
䈟ᐞ
EO
໎⳺
䈟ᐞ
EG
1023
1022
1021
1020
1019
1018
(2)
7
ԓ⸱
䗃ࠪ
(1)
6
5
(5)
4
(4)
3
(3)
2
1 њᴰվᴹ᭸ս
˄⨶ᜣ˅
1
0
1
2
3
‫〫ٿ‬䈟ᐞ
EO
4
5
6
7
1018
1019
1020
1021
1022
1023
1024
VIA (LSBideal)
1 LSB =
VDDA(3V3) −VSSA
1024
002aaf959
(1) 实际传递曲线的例子。
(2) 理想传递曲线。
(3) 微分线性误差 (ED)。
(4) 积分非线性 (EL(adj))。
(5) 实际传递曲线的步长中心。
(6) VDDA 指的是 VDDA 引脚上的 VDDA(3V3) 以及 VSSA 引脚上至模拟地的 VSSA。
图 35.
10 位 ADC 特性
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 112 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
Rvsi
LPC43xx
2 kΩ˄⁑ᤏᕅ㝊˅
2.2 kΩ˄ཊ䐟༽⭘ᕅ㝊˅
ADC
∄䖳ಘ
ADC0_n/ADC1_n
Rs
Cia = 2 pF
VEXT
VSS
002aag704
Rs < 1/((7 × fclk(ADC) × Cia) − 2 kΩ
图 36.
至引脚的 ADC 接口
表 27. DAC 特性
规定范围内的 VDDA(3V3) ； Tamb = −40 °C 至 +85 °C ；除非另有说明。
符号
ED
参数
条件
微分线性误差
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
[1]
2.2 V ≤ VDDA(3V3) < 2.7 V
EL(adj)
积分非线性
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
偏移误差
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
增益误差
2.7 V ≤ VDDA(3V3) ≤ 3.6 V
负载电容
RL
负载电阻
ts
单位
-
LSB
1.0
-
LSB
-
1.0
-
LSB
-
1.5
-
LSB
[1]
-
0.8
-
LSB
-
1.0
-
LSB
-
0.3
-
%
[1]
2.2 V ≤ VDDA(3V3) < 2.7 V
CL
最大值
0.8
-
2.2 V ≤ VDDA(3V3) < 2.7 V
EG
典型值
-
[1]
2.2 V ≤ VDDA(3V3) < 2.7 V
EO
最小值
-
1.0
-
%
-
-
200
pF
1
-
-
kΩ
[1]
建立时间
[1]
在 DAC CR 寄存器中，位 BIAS = 0 （参见《LPC43xx 用户手册》）。
[2]
计算的建立时间在最终值的 1/2 LSB 之内。
0.4
μs
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 113 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
13. 应用信息
13.1 LCD 面板信号的使用
表 28. STN 单面板模式的 LCD 面板连接
外部引脚
4 位单色 STN 单面板
8 位单色 STN 单面板
彩色 STN 单面板
用到的
LPC43xx 引脚
LCD 功能
用到的 LPC43xx LCD 功能
引脚
用到的 LPC43xx LCD 功能
引脚
LCD_VD[23:8]
-
-
-
-
-
-
LCD_VD7
-
-
P8_4
UD[7]
P8_4
UD[7]
LCD_VD6
-
-
P8_5
UD[6]
P8_5
UD[6]
LCD_VD5
-
-
P8_6
UD[5]
P8_6
UD[5]
LCD_VD4
-
-
P8_7
UD[4]
P8_7
UD[4]
LCD_VD3
P4_2
UD[3]
P4_2
UD[3]
P4_2
UD[3]
LCD_VD2
P4_3
UD[2]
P4_3
UD[2]
P4_3
UD[2]
LCD_VD1
P4_4
UD[1]
P4_4
UD[1]
P4_4
UD[1]
LCD_VD0
P4_1
UD[0]
P4_1
UD[0]
P4_1
UD[0]
LCD_LP
P7_6
LCDLP
P7_6
LCDLP
P7_6
LCDLP
LCD_ENAB/
LCDM
P4_6
LCDENAB/
LCDM
P4_6
LCDENAB/
LCDM
P4_6
LCDENAB/
LCDM
LCD_FP
P4_5
LCDFP
P4_5
LCDFP
P4_5
LCDFP
LCD_DCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
LCD_LE
P7_0
LCDLE
P7_0
LCDLE
P7_0
LCDLE
LCD_PWR
P7_7
CDPWR
P7_7
LCDPWR
P7_7
LCDPWR
GP_CLKIN
PF_4
LCDCLKIN
PF_4
LCDCLKIN
PF_4
LCDCLKIN
表 29. STN 双面板模式的 LCD 面板连接
外部引脚
4 位单色 STN 双面板
8 位单色 STN 双面板
彩色 STN 双面板
用到的
LPC43xx 引脚
LCD 功能
用到的 LPC43xx LCD 功能
引脚
用到的 LPC43xx LCD 功能
引脚
LCD_VD[23:16] -
-
-
-
-
-
LCD_VD15
-
-
PB_4
LD[7]
PB_4
LD[7]
LCD_VD14
-
-
PB_5
LD[6]
PB_5
LD[6]
LCD_VD13
-
-
PB_6
LD[5]
PB_6
LD[5]
LCD_VD12
-
-
P8_3
LD[4]
P8_3
LD[4]
LCD_VD11
P4_9
LD[3]
P4_9
LD[3]
P4_9
LD[3]
LCD_VD10
P4_10
LD[2]
P4_10
LD[2]
P4_10
LD[2]
LCD_VD9
P4_8
LD[1]
P4_8
LD[1]
P4_8
LD[1]
LCD_VD8
P7_5
LD[0]
P7_5
LD[0]
P7_5
LD[0]
LCD_VD7
-
-
UD[7]
P8_4
UD[7]
LCD_VD6
-
-
P8_5
UD[6]
P8_5
UD[6]
LCD_VD5
-
-
P8_6
UD[5]
P8_6
UD[5]
LCD_VD4
-
-
P8_7
UD[4]
P8_7
UD[4]
LCD_VD3
P4_2
UD[3]
P4_2
UD[3]
P4_2
UD[3]
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 114 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 29. STN 双面板模式的 LCD 面板连接（续）
外部引脚
4 位单色 STN 双面板
8 位单色 STN 双面板
彩色 STN 双面板
用到的
LPC43xx 引脚
LCD 功能
用到的 LPC43xx LCD 功能
引脚
用到的 LPC43xx LCD 功能
引脚
LCD_VD2
P4_3
UD[2]
P4_3
UD[2]
P4_3
UD[2]
LCD_VD1
P4_4
UD[1]
P4_4
UD[1]
P4_4
UD[1]
LCD_VD0
P4_1
UD[0]
P4_1
UD[0]
P4_1
UD[0]
LCD_LP
P7_6
LCDLP
P7_6
LCDLP
P7_6
LCDLP
LCD_ENAB/
LCDM
P4_6
LCDENAB/
LCDM
P4_6
LCDENAB/
LCDM
P4_6
LCDENAB/
LCDM
LCD_FP
P4_5
LCDFP
P4_5
LCDFP
P4_5
LCDFP
LCD_DCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
LCD_LE
P7_0
LCDLE
P7_0
LCDLE
P7_0
LCDLE
LCD_PWR
P7_7
LCDPWR
P7_7
LCDPWR
P7_7
LCDPWR
GP_CLKIN
PF_4
LCDCLKIN
PF_4
LCDCLKIN
PF_4
LCDCLKIN
表 30. TFT 面板的 LCD 面板连接
外部引脚
TFT 12 位（4:4:4 模式） TFT 16 位（5:6:5 模式）
TFT 16 位（1:5:5:5 模式） TFT 24 位
用到的
LPC43xx
引脚
LCD 功能
用到的
LPC43xx 引
脚
LCD 功能
用到的
LPC43xx 引
脚
LCD 功能
用到的
LPC43xx
引脚
LCD 功能
LCD_VD23 PB_0
蓝色 3
PB_0
蓝色 4
PB_0
蓝色 4
蓝色 7
LCD_VD22 PB_1
蓝色 2
PB_1
蓝色 3
PB_1
蓝色 3
蓝色 6
LCD_VD21 PB_2
蓝色 1
PB_2
蓝色 2
PB_2
蓝色 2
蓝色 5
LCD_VD20 PB_3
蓝色 0
PB_3
蓝色 1
PB_3
蓝色 1
蓝色 4
蓝色 0
蓝色 3
LCD_VD19 -
-
P7_1
蓝色 0
P7_1
LCD_VD18 -
-
-
-
P7_2
强度
LCD_VD17 -
-
-
-
-
-
P7_3
蓝色 1
LCD_VD16 -
-
-
-
-
-
P7_4
蓝色 0
LCD_VD15 PB_4
绿色 3
PB_4
绿色 5
PB_4
绿色 4
PB_4
绿色 7
LCD_VD14 PB_5
绿色 2
PB_5
绿色 4
PB_5
绿色 3
PB_5
绿色 6
LCD_VD13 PB_6
绿色 1
PB_6
绿色 3
PB_6
绿色 2
PB_6
绿色 5
LCD_VD12 P8_3
绿色 0
P8_3
绿色 2
P8_3
绿色 1
P8_3
绿色 4
LCD_VD11
绿色 3
蓝色 2
-
-
P4_9
绿色 1
P4_9
绿色 0
P4_9
LCD_VD10 -
-
P4_10
绿色 0
P4_10
强度
P4_10
绿色 2
LCD_VD9
-
-
-
-
-
-
P4_8
绿色 1
LCD_VD8
-
-
-
-
-
-
P7_5
绿色 0
LCD_VD7
P8_4
红色 3
P8_4
红色 4
P8_4
红色 4
P8_4
红色 7
LCD_VD6
P8_5
红色 2
P8_5
红色 3
P8_5
红色 3
P8_5
红色 6
LCD_VD5
P8_6
红色 1
P8_6
红色 2
P8_6
红色 2
P8_6
红色 5
LCD_VD4
P8_7
红色 0
P8_7
红色 1
P8_7
红色 1
P8_7
红色 4
LCD_VD3
-
-
P4_2
红色 0
P4_2
红色 0
P4_2
红色 3
LCD_VD2
-
-
-
-
P4_3
强度
P4_3
红色 2
LCD_VD1
-
-
-
-
-
-
P4_4
红色 1
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 115 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 30. TFT 面板的 LCD 面板连接（续）
外部引脚
TFT 12 位（4:4:4 模式） TFT 16 位（5:6:5 模式）
TFT 16 位（1:5:5:5 模式） TFT 24 位
用到的
LPC43xx
引脚
LCD 功能
用到的
LPC43xx 引
脚
LCD 功能
用到的
LPC43xx 引
脚
LCD 功能
用到的
LPC43xx
引脚
LCD_VD0
-
-
-
-
-
-
P4_1
红色 0
LCD_LP
P7_6
LCDLP
P7_6
LCDLP
P7_6
LCDLP
P7_6
LCDLP
LCD 功能
LCD_ENAB P4_6
/LCDM
LCDENAB/ P4_6
LCDM
LCDENAB/ P4_6
LCDM
LCDENAB/ P4_6
LCDM
LCDENAB/
LCDM
LCD_FP
LCDFP
P4_5
LCDFP
P4_5
LCDFP
P4_5
LCDFP
LCD_DCLK P4_7
LCDDCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
P4_7
LCDDCLK
LCD_LE
P7_0
LCDLE
P7_0
LCDLE
P7_0
LCDLE
P7_0
LCDLE
LCD_PWR
P7_7
LCDPWR
P7_7
LCDPWR
P7_7
LCDPWR
P7_7
GP_CLKIN
PF_4
LCDCLKIN PF_4
LCDCLKIN
PF_4
LCDCLKIN PF_4
P4_5
LCDPWR
LCDCLKIN
13.2 晶体振荡器
晶体振荡器由CGU中的XTAL_OSC_CTRL寄存器进行控制（参见《LPC43xx 用户手册》）。
晶体振荡器工作频率的范围介于 1 MHz 到 25 MHz。此频率可通过 PLL 提高到更高的频率，
高达 CPU 的最大工作频率。
振荡器有两种工作模式：从机模式和振荡模式。
• 在从机模式下，输入时钟信号应通过 100 pF 的电容（CC，图 37 中）进行耦合，振幅至
少为 200 mV (rms)。在此配置下， XTAL2 引脚可断开。
• 振荡模式中使用的外部元件和模型如图 38、表 31 和表 32 中所示。如果是基本模式的振
荡，由于反馈电阻集成在芯片上，因此只有一个晶体以及电容 CX1 和 CX2 需要从外部进
行连接（基本频率由 L、CL 和 RS 表示）。电容 CP （如图 38 中所示）表示并联封装电
容，它不得大于 7 pF。参数 FC、 CL、 RS 和 CP 由晶体制造商提供。
表 31. 振荡模式（晶体和外部元件参数）低频模式下 CX1/X2 推荐值
基本振荡频率
2 MHz
4 MHz
8 MHz
12 MHz
16 MHz
20 MHz
最大晶体串联电阻 RS
外部负载电容 CX1、 CX2
< 200 Ω
33 pF、 33 pF
< 200 Ω
39 pF、 39 pF
< 200 Ω
56 pF、 56 pF
< 200 Ω
18 pF、 18 pF
< 200 Ω
39 pF、 39 pF
< 200 Ω
56 pF、 56 pF
< 200 Ω
18 pF、 18 pF
< 200 Ω
39 pF、 39 pF
< 160 Ω
18 pF、 18 pF
< 160 Ω
39 pF、 39 pF
< 120 Ω
18 pF、 18 pF
< 80 Ω
33 pF、 33 pF
<100 Ω
18 pF、 18 pF
< 80 Ω
33 pF、 33 pF
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 116 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 32. 振荡模式（晶体和外部元件参数）高频模式下 CX1/X2 推荐值
基本振荡频率
最大晶体串联电阻 RS
外部负载电容 CX1、 CX2
15 MHz
< 80 Ω
18 pF、 18 pF
20 MHz
< 80 Ω
39 pF、 39 pF
< 100 Ω
47 pF、 47 pF
LPC43xx
XTAL1
Ci
100 pF
Cg
002aag379
图 37.
片内振荡器的从机模式运行
LPC43xx
L
XTAL1
XTAL2
=
CL
CP
XTAL
RS
CX1
CX2
002aag380
图 38.
带外部晶体模型（用来评估 CX1/CX2 的值）的振荡器模式
13.3 XTAL 和 RTCX 印刷电路板 (PCB) 布局指南
晶体应在尽可能靠近芯片的振荡器输入和输出引脚的 PCB 上进行连接。请注意，如果使用
第三个谐波晶体，则负载电容 Cx1、 Cx2 和 Cx3 具有一个公共的接地层。外部元件也必须连
接到该接地层。循环和寄生效应必须尽可能的小，以使通过 PCB 进行耦合时所产生的噪声
尽可能的小。如果 PCB 布局中的寄生现象增多，则选择较小的 Cx1 和 Cx2 值。
13.4 标准 I/O 引脚配置
图 39 显示标准 I/O 引脚（具有模拟输入功能）的几种可用引脚模式：
• 数字输出驱动器：开漏模式使能 / 禁用
• 数字输入：上拉使能 / 禁用
• 数字输入：下拉使能 / 禁用
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 117 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
• 数字输入：中继模式使能 / 禁用
• 模拟输入
标准 I/O 引脚的默认配置为使能上拉电阻的输入。弱 MOS 器件的驱动能力与上拉电阻和下
拉电阻的相当。
VDD(IO)
VDD(IO)
ᔰ┿֯㜭
䝽㖞Ѫᮠᆇ
䗃ࠪ傡ࣘಘⲴ
ᕅ㝊
䗃ࠪ֯㜭
ᕪк᣹
ESD
ᮠᦞ䗃ࠪ
PIN
ᕪл᣹
ESD
VSS
VDD(IO)
ᕡк᣹
к᣹֯㜭
䝽㖞Ѫᮠᆇ
䗃‫Ⲵޕ‬ᕅ㝊
ѝ㔗⁑ᔿ֯㜭
ᕡл᣹
л᣹֯㜭
ᮠᦞ䗃‫ޕ‬
䘹ᤙ⁑ᤏ䗃‫ޕ‬
䝽㖞Ѫ⁑ᤏ
䗃‫Ⲵޕ‬ᕅ㝊
图 39.
⁑ᤏ䗃‫ޕ‬
002aag701
带模拟输入的标准 I/O 引脚配置
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 118 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
13.5 复位引脚配置
VDD(IO)
VDD(IO)
VDD(IO)
Rpu
ESD
20 ns RC
ᒢᢠ└⌒ಘ
༽ս
PIN
ESD
VSS
图 40.
002aag702
复位引脚配置
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 119 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
14. 封装尺寸
LBGA256φງሷ㮺ශ⨹ḻ䱫ࡍሷ㻻χ
φງሷ㮺ශ⨹ḻ䱫ࡍሷ㻻χ256ᕋ㝐χѱ։ተሮ
ᕋ㝐χѱ։ተሮ17 x 17 x 1 mm
A
B
D
SOT740-2
⨳ḵA1
㍒ᕅ४
A2
A
E
A1
䈖മ X
C
e1
e
∅v M C A B
b
1/2 e
y
y1 C
∅w M C
T
R
e
P
N
M
L
K
J
e2
H
G
1/2 e
F
E
D
C
B
A
⨳ḵA1
㍒ᕅ४
1
3
2
5
4
7
6
9
8
11
10
13
12
15
14
16
X
5
0
10 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
ঋփ
A
ᴶཝ‫ٲ‬
A1
A2
b
D
E
e
e1
e2
v
w
y
y1
mm
1.55
0.45
0.35
1.1
0.9
0.55
0.45
17.2
16.8
17.2
16.8
1
15
15
0.25
0.1
0.12
0.35
图 41.
৸㘹ᮽ⥤
ተሮ
⡾ᵢ
IEC
JEDEC
JEITA
SOT740-2
---
MO-192
---
ㅢж䀈
ᣋᖧ
ਇ㺂ᰛᵕ
05-06-16
05-08-04
LBGA256 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 120 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
TFBGA180φ㓼䰪䐓⨹ḻ䱫ࡍሷ㻻χ
φ㓼䰪䐓⨹ḻ䱫ࡍሷ㻻χ180 ᕋ㝐
SOT570-3
A
B
D
⨳ḵA1
㍒ᕅ४
E
A2
A
A1
䈖മ X
e1
e
1/2 e
C
∅v M C A B
b
y
y1 C
∅w M C
P
N
M
L
K
J
H
G
F
E
D
C
B
A
⨳ḵA1
㍒ᕅ४
e
e2
1/2 e
1
2
3
4
5
6
7
8
9
10
11
12
13
X
14
0
5
10 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
ঋփ
mm
A
ᴰབྷ٬ 1.20
ḷ߶٬ 1.06
ᴰሿ٬ 0.95
ተሮ
⡾ᵢ
A1
A2
b
D
E
e
e1
e2
v
w
y
y1
0.40
0.35
0.30
0.80
0.71
0.65
0.50
0.45
0.40
12.1
12.0
11.9
12.1
12.0
11.9
0.8
10.4
10.4
0.15
0.05
0.12
0.1
৸㘹ᮽ⥤
IEC
JEDEC
JEITA
ਇ㺂ᰛᵕ
08-07-09
10-04-15
SOT570-3
图 42.
ㅢж䀈
ᣋᖧ
TFBGA180 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 121 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP208χງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ
χງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ208 ᕋ㝐χѱ։ተሮ 28 x 28 x 1.4 mm
SOT459-1
c
y
X
A
105
156
157
104
ZE
e
E HE
(A 3)
A A2 A1
wM
θ
Lp
bp
L
䈖മ X
pin 1 index
53
208
1
52
v M A
ZD
wM
bp
e
D
B
HD
v M B
0
5
10 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
A
ঋփ ᴶཝ‫ ٲ‬A 1
mm
1.6
0.15
0.05
A2
A3
bp
c
D (1)
E (1)
e
1.45
1.35
0.25
0.27
0.17
0.20
0.09
28.1
27.9
28.1
27.9
0.5
HD
HE
30.15 30.15
29.85 29.85
L
Lp
v
w
y
ZD
ZE
θ
1
0.75
0.45
0.12
0.08
0.08
1.43
1.08
1.43
1.08
7o
o
0
⌞ᝅ
1. нवᤜ⇿䗩ᴰབྷ0.25 mm Ⲵກᯉᡆ䠁኎ケ䎧䜘࠶Ǆ
图 43.
৸㘹ᮽ⥤
ተሮ
⡾ᵢ
IEC
JEDEC
SOT459-1
136E30
MS-026
JEITA
ㅢж䀈
ᣋᖧ
ਇ㺂ᰛᵕ
00-02-06
03-02-20
LQFP208 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 122 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
TFBGA100φງᯏ㓼䰪䐓⨹ḻ䱫ࡍሷ㻻χ
φງᯏ㓼䰪䐓⨹ḻ䱫ࡍሷ㻻χ100 ᕋ㝐χѱ։ተሮ 9 x 9 x 0.7 mm
B
D
SOT926-1
A
⨳ḵA1
㍒ᕅ४
A2
E
A
A1
䈖മ X
e1
C
e
∅v M C A B
b
1/2 e
y
y1 C
∅w M C
K
J
e
H
G
F
e2
E
D
1/2 e
C
B
A
⨳ḵA1
㍒ᕅ४
1
2
3
4
5
6
7
8
9
10
X
0
2.5
5 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
ঋփ
A
ᴶཝ‫ٲ‬
A1
A2
b
D
E
e
e1
e2
v
w
y
y1
mm
1.2
0.4
0.3
0.8
0.65
0.5
0.4
9.1
8.9
9.1
8.9
0.8
7.2
7.2
0.15
0.05
0.08
0.1
图 44.
৸㘹ᮽ⥤
ተሮ
⡾ᵢ
IEC
JEDEC
JEITA
SOT926-1
---
---
---
ㅢж䀈
ᣋᖧ
ਇ㺂ᰛᵕ
05-12-09
05-12-22
TFBGA100 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 123 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP144φງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ
φງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ144 ᕋ㝐χѱ։ተሮ 20 x 20 x 1.4 mm
SOT486-1
c
y
X
A
73
72
108
109
ZE
e
E HE
A A2
(A 3)
A1
θ
wM
Lp
bp
L
pin 1 index
䈖മ X
37
144
1
36
v M A
ZD
wM
bp
e
D
B
HD
v M B
0
5
10 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
ঋփ
A
ᴶཝ‫ٲ‬
A1
A2
A3
bp
c
D (1)
E (1)
e
mm
1.6
0.15
0.05
1.45
1.35
0.25
0.27
0.17
0.20
0.09
20.1
19.9
20.1
19.9
0.5
HD
HE
22.15 22.15
21.85 21.85
L
Lp
v
w
y
1
0.75
0.45
0.2
0.08
0.08
Z D(1) Z E(1)
1.4
1.1
1.4
1.1
θ
7o
o
0
⌞ᝅ
1. нवᤜ⇿䗩ᴰབྷ0.25 mm Ⲵກᯉᡆ䠁኎ケ䎧䜘࠶Ǆ
图 45.
৸㘹ᮽ⥤
ተሮ
⡾ᵢ
IEC
JEDEC
SOT486-1
136E23
MS-026
JEITA
ㅢж䀈
ᣋᖧ
ਇ㺂ᰛᵕ
00-03-14
03-02-20
LQFP144 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 124 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP100φງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ
φງᯏ㮺ශ഑‫ם‬ᡷᒩሷ㻻χ100 ᕋ㝐χѱ։ተሮ 14 x 14 x 1.4 mm
SOT407-1
c
y
X
A
51
75
50
76
ZE
e
E HE
A A2
(A 3)
A1
w M
θ
bp
Lp
pin 1 index
L
100
䈖മ X
26
1
25
ZD
e
v M A
w M
bp
D
B
HD
v M B
0
5
10 mm
࡫ᓖ
ተሮδmm ᱥ৕ခተሮε
ተሮδ
ঋփ
A
ᴶཝ‫ٲ‬
A1
A2
A3
bp
c
D (1)
E (1)
e
mm
1.6
0.15
0.05
1.45
1.35
0.25
0.27
0.17
0.20
0.09
14.1
13.9
14.1
13.9
0.5
HD
HE
16.25 16.25
15.75 15.75
L
Lp
v
w
y
1
0.75
0.45
0.2
0.08
0.08
Z D (1) Z E (1)
θ
1.15
0.85
7o
o
0
1.15
0.85
⌞ᝅ
1. нवᤜ⇿䗩ᴰབྷ0.25 mm Ⲵກᯉᡆ䠁኎ケ䎧䜘࠶Ǆ
图 46.
৸㘹ᮽ⥤
ተሮ
⡾ᵢ
IEC
JEDEC
SOT407-1
136E20
MS-026
JEITA
ㅢж䀈
ᣋᖧ
ਇ㺂ᰛᵕ
00-02-01
03-02-20
LQFP100 的封装尺寸
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 125 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
15. 焊接
LBGA256 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT740-2
Hx
P
P
Hy
৲㿱䈖മ X
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
✺㞿䟿
✺ⴈ࣐✺㞿
SL
SP
ঐս䶒〟
SR
䱫✺
䈖മ X
ቪረ˄ԕmm Ѫঅս˅
P
SL
SP
SR
1.00
0.450
0.450
0.600
图 47.
Hx
Hy
17.500 17.500
sot740-2_fr
LBGA256 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 126 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
TFBGA180 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT570-3
Hx
P
P
Hy
৲㿱䈖മ X
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
✺㞿䟿
✺ⴈ࣐✺㞿
SL
SP
ঐս䶒〟
SR
䱫✺
䈖മ X
ቪረ˄ԕmm Ѫঅս˅
P
SL
SP
SR
0.80
0.400
0.400
0.550
图 48.
Hx
Hy
12.575 12.575
sot570-3_fr
TFBGA180 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 127 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP208 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT459-1
Hx
Gx
P2
Hy
(0.125)
P1
Gy
By
Ay
C
D2 (8 )
D1
Bx
Ax
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
ঐս䶒〟
ቪረ˄ԕmm Ѫঅս˅
P1
P2
0.500
图 49.
Ax
Ay
Bx
By
0.560 31.300 31.300 28.300 28.300
C
D1
D2
1.500
0.280
0.400
Gx
Gy
Hx
Hy
28.500 28.500 31.550 31.550
sot459-1_fr
LQFP208 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 128 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP144 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT486-1
Hx
Gx
P2
Hy
(0.125)
P1
Gy
By
Ay
C
D2 (8)
D1
Bx
Ax
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
ঐս䶒〟
ቪረ˄ԕmm Ѫঅս˅
P1
P2
0.500
图 50.
Ax
Ay
Bx
By
0.560 23.300 23.300 20.300 20.300
C
D1
D2
1.500
0.280
0.400
Gx
Gy
Hx
Hy
20.500 20.500 23.550 23.550
sot486-1_fr
LQFP144 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 129 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
TFBGA100 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT926-1
Hx
P
P
Hy
৲㿱䈖മ X
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
✺㞿䟿
✺ⴈ࣐✺㞿
SL
SP
ঐս䶒〟
SR
䱫✺
䈖മ X
ቪረ˄ԕmm Ѫঅս˅
P
SL
SP
SR
Hx
Hy
0.80
0.330
0.400
0.480
9.400
9.400
图 51.
sot926-1_fr
TFBGA100 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 130 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
LQFP100 ሷ㻻Ⲻഔ⍷❀㝐փ‫ؗ‬ᚥ
SOT407-1
Hx
Gx
P2
Hy
(0.125)
P1
Gy
By
Ay
C
D2 (8 )
D1
Bx
Ax
䙊⭘㝊ս⁑ᔿ
䈧৲㿱ሱ㻵ቪረമԕḕⴻᇎ䱵ᐳተ
✺ⴈ
ঐս䶒〟
ቪረ˄ԕmm Ѫঅս˅
P1
P2
0.500
图 52.
Ax
Ay
Bx
By
0.560 17.300 17.300 14.300 14.300
C
D1
D2
1.500
0.280
0.400
Gx
Gy
Hx
Hy
14.500 14.500 17.550 17.550
sot407-1
LQFP100 封装的回流焊
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 131 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
16. 缩略词
表 33. 缩略词
首字母缩略词
描述
ADC
模数转换器
AES
高级加密标准
AHB
高级高性能总线
APB
高级外设总线
API
应用程序编程接口
BOD
掉电检测
CAN
控制器局域网
CMAC
基于密文的消息认证码
CSMA/CD
带检测冲突的载波侦听多路存取
DAC
数模转换器
DC-DC
直流对直流
DMA
直接存储器访问
GPIO
通用输入 / 输出
IRC
内部 RC
IrDA
红外数值标准协会
JTAG
联合测试行动小组
LCD
液晶显示器
LSB
最低有效位
MAC
介质访问控制
MCU
微控制器
MIIM
介质独立接口管理
n.c.
未连接
OHCI
开放式主控制器接口
OTG
移动
PHY
物理层
PLL
锁相环
PMC
电源模式控制
PWM
脉冲宽度调制器
RIT
重复中断定时器
RMII
精简的媒体独立接口
SDRAM
同步动态随机存取存储器
SIMD
单指令多数据
SPI
串行外设接口
SSI
串行同步接口
SSP
同步串口
TCP/IP
传输控制协议 / 因特网协议
TTL
晶体管 - 晶体管逻辑
UART
通用异步收发器
ULPI
UTMI+ 低管脚接口
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 132 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 33. 缩略词（续）
首字母缩略词
描述
USART
通用同步异步收发器
USB
通用串行总线
UTMI
USB2.0 收发器宏单元接口
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 133 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
17. 修订记录
表 34. 修订记录
文档 ID
发布日期
数据手册状态
LPC4350_30_20_10 v.3.1
20120105
客观数据手册
变更内容：
LPC4350_30_20_10 v.3
变更内容：
LPC4350_30_20_10 v.2.1
•
取代版本
LPC4350_30_20_10 v.3
表 4 和表 5 中增加了 SPIFI 启动引脚。
20111205
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
更改说明
客观数据手册
LPC4350_30_20_10 v.2.1
VDDA(3V3) 的最小值更改为 2.2 V。
静态特性表和动态特性表中增加了 VDD(IO) 和 VDD(REG)(3V3) 的范围。
更新了图 29 和图 30。
第 11.7 节规定了 UART 和 USART 的最大比特率。
表 3 （仅该表）中确定了 VDD(IO) 容压为 5 V 的引脚。
表 8 中增加了 USB1 引脚的引脚特性。
增加了参数 Rvsi 的释义（图 36）。
删除了 ROM 中的 SPIFI 驱动器（表 4 和表 5）。
整个数据手册中替换了多个 <tbd>。
表 26 中更新了参数 Cia = 2 pF。
表 6 中增加了 ESD 参数。
删除了存储器映射中的 AES。
表 24 中增加了 SD/MMC 时序参数。
表 25 中增加了 LCD 时序参数。
表 20 中更新了 EMC SDRAM 时序参数。
表 17 中增加了 SSP 时序参数。
表 16 中增加了 USART 时序参数。
表 27 中增加了 DAC 特性数据。
DBGEN 引脚复位状态：删除了 PD （表 3）。
TDO 引脚复位状态：删除了 PU （表 3）。
USB0_ID 引脚：更新了引脚说明（表 3）。
USB0_VBUS 引脚：更新了引脚说明（表 3）。
增加了晶体振荡器的动态特性（第 11.3 节）。
增加了 LQFP208 引脚配置。
增加了 EMC 静态和动态 SRAM 特性数据。
纠正了 LQFP208 封装中 GPIO 的数量（表 2 中）。
增加了 ADC 特性（表 26）。
增加了 DAC 特性（表 27）。
表 3 中更新了 PF_0 和 PF_4 引脚的复位状态。
表 8 中增加了功耗数据。
表 8、图 14 和图 15 中增加了引脚电气特性。
表 3 中引脚功能 USB0_PWR_EN 更改为 USB0_PPWR 并更新了说明。
表 3 中引脚功能 USB1_VBUS_EN 更改为 USB1_PPWR 并更新了说明。
20110923
客观数据手册
LPC4350_30_20_10 v.2
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 134 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
表 34. 修订记录（续）
文档 ID
发布日期
数据手册状态
•
•
•
变更内容：
•
•
•
•
•
•
•
•
•
•
更改说明
取代版本
表 3 中增加了 LQFP100 封装。
引脚 P2_7 被指定为 ISP 入口引脚。
表 3和表 5中纠正了启动引脚：引脚P2_9替换引脚P2_7作为启动引脚。
表 5 中纠正了第 4 个启动引脚（引脚 P2_9）的引脚电平。
表 5 中增加了 USART3 启动模式。
增加了 ISP 模式的说明（第 7.11 节）。
更新了 I/O 引脚的 VI （参见表 6）。
更新了表 2。
更新了引脚 P2_2 的引脚说明：功能 CTOUT_6 更改为 CTIN_6。
更新了引脚 PF_9 的引脚说明：功能 SGPIO7 更改为 SGPIO3。
表 3 中增加了 LQFP208 封装。
图 9 中增加了 SPIFI 存储器。
图 8 中更新了 AHB 多层矩阵连接。
引脚 P7_2，列 LQFP144：表 3 中 113 更换为 115。
LPC4350_30_20_10 v.2
20110714
客观数据手册
LPC4350_30_20_10 v.1
20101029
客观数据手册
LPC4350_30_20_10 v.1
-
-
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 135 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
18. 法律信息
18.1 数据手册状态
文档状态 [1][2]
产品状态 [3]
定义
客观 [ 缩略版 ] 数据手册
开发
该文档包含产品开发客观规范的数据。
初始 [ 缩略版 ] 数据手册
验证
该文档含有初始规范的数据。
产品 [ 缩略版 ] 数据手册
产量
该文档含有产品规范。
[1]
请在开始或完成设计之前查看最新发布文件。
[2]
有关 “缩略版数据手册”的说明见 “定义”部分。
[3]
自本文件发布以来，文件中的器件产品状态可能已发生变化；如果存在多个器件，则可能存在差异。欲了解最新产品状态信息，请访问：http://www.nxp.com。
18.2 定义
初稿 — 本文仅为初稿版本。其内容仍在内部审核中，
尚未正式批准，可能会有进一步修改或补充。恩智浦半
导体对本文信息的准确性或完整性不做任何说明或保
证，并对因使用此信息而带来的后果不承担任何责任。
缩略版数据手册 — 缩略版数据手册为产品型号和标题完全相同的完全版数据
手册的节选。缩略版数据手册仅供快速参考使用，不包括详细和完整的信息。
欲了解详细、完整的信息，请查看相关的完整版数据手册，可向当地的恩智浦
半导体销售办事处索取。如完整版与缩略版存在任何不一致或冲突，请以完整
版为准。
产品规格 — 产品数据手册中提供的信息和数据规定了恩智浦半导体与其客户
之间约定的产品规格，恩智浦半导体及客户另行书面说明时除外。在任何情况
下，若协议认为恩智浦半导体产品需要具有超出产品数据手册规定的功能和质
量，则该协议无效。
18.3 免责声明
有限担保和责任 — 本文中的信息据信是准确和可靠的。但是，恩智浦半导体对
此类信息的准确性或完整性不做任何明示或暗示的说明或保证，并对因使用此
类信息而带来的后果不承担任何责任。恩智浦半导体不对本文中非源自恩智浦
半导体的信息内容负责。
任何情况下，对于任何间接、意外、惩罚性、特殊或衍生性损害（包括但不限
于利润损失、积蓄损失、业务中断、因拆卸或更换任何产品而产生的开支或返
工费用），无论此等损害是否基于侵权行为（包括过失）、担保、违约或任何
其他法理，恩智浦半导体均不承担任何责任。
对于因任何原因给客户带来的任何损害，恩智浦半导体对本文所述产品的总计
责任和累积责任仅限于恩智浦 “商业销售条款和条件”所规定的范围。
修改权利 — 恩智浦半导体保留对本文所发布的信息（包括但不限于规格和产
品说明）随时进行修改的权利，恕不另行通知。本文档将取代并替换之前就此
提供的所有信息。
适宜使用 — 恩智浦半导体产品并非设计、授权或担保适合用于生命保障、生命
关键或安全关键系统或设备，军事、飞机、太空或生命保障设备，亦非设计、
授权或担保适合用于在恩智浦半导体产品失效或故障时会导致人员受伤、死亡
或严重财产或环境损害的应用。恩智浦半导体及其供应商对在此类设备或应用
中加入和 / 或使用恩智浦半导体产品不承担任何责任，客户需自行承担因加入
和 / 或使用恩智浦半导体产品而带来的风险。
应用 — 本文件所述任何产品的应用仅限于例证目的。此类应用如不经进一步
测试或修改用于特定用途，恩智浦半导体对其适用性不做任何说明或保证。
客户负责自行利用恩智浦半导体的产品进行设计和应用，对于应用或客户产品
设计，恩智浦半导体无义务提供任何协助。客户须自行负责检验恩智浦半导体
的产品是否适用于其规划的应用和产品，以及是否适用于其第三方客户的规划
应用和使用。客户须提供适当的设计和操作安全保障措施，以降低与应用和产
品相关的风险。
对于因客户的应用或产品中的任何缺陷或故障，或者客户的第三方客户的应用
或使用导致的任何故障、损害、费用或问题，恩智浦半导体均不承担任何责任。
客户负责对自己基于恩智浦半导体的产品的应用和产品进行所有必要测试，以
避免这些应用和产品或者客户的第三方客户的应用或使用存在任何缺陷。恩智
浦半导体不承担与此相关的任何责任。
极限值 — 超过一个或多个限值（如 IEC 60134 绝对最大额定值体系所规定）
会给器件带来永久性损坏。限值仅为强度额定值，若器件工作于这些条件下或
者超过 “建议工作条件部分”（若有）或者本文档 “特性”部分规定的条件
下，则不在担保范围之内。持续或反复超过限值将对器件的质量和可靠性造成
永久性、不可逆转的影响。
商业销售条款和条件 — 除非有效书面单项协议另有规定，恩智浦半导体的产
品的销售遵循关于商业销售的一般条款和条件（见
http://www.nxp.com/profile/terms）。如果只达成了单项协议，则该协议的条款
和条件适用。恩智浦半导体特此明确反对，应用客户就其购买恩智浦半导体的
产品而制定的一般条款和条件。
无销售或许可要约 — 本文档中的任何信息均不得被理解或解释为对承诺开放
的销售产品的要约，或者授予、让与或暗示任何版权、专利或其他工业或知识
产权的任何许可。
出口管制 — 本文件以及此处所描述的产品可能受出口法规的管制。出口可能
需要事先经主管部门批准。
非汽车应用产品 — 除非本数据手册明确表示，恩智浦半导体的本特定产品适
用于汽车应用，否则，均不适用于汽车应用。未根据汽车测试或应用要求进行
验证或测试。对于在汽车器件或应用中包括和 / 或使用非汽车应用产品的行为，
恩智浦半导体不承担任何责任。
客户将产品用于设计导入以及符合汽车规范和标准的汽车应用时，客户须 (a)
使用产品但恩智浦半导体不对产品的此等汽车应用、用途和规范作任何担保；
并且 (b) 若客户超越恩智浦半导体所提供规格使用汽车应用产品，须自行承担
所有风险；并且 (c) 对于因客户设计以及客户超出恩智浦半导体标准担保范围
和恩智浦半导体所提供规格使用汽车应用产品而导致的任何责任、损害或产品
故障索赔，客户须免除恩智浦半导体的全部责任。
18.4 商标
注意：所有引用的品牌、产品名称、服务名称以及商标均为其各自所有者的财
产。
I2C 总线 — 标识是 NXP B.V. 的商标。
19. 联系信息
欲获取更多信息，请访问：http://www.nxp.com
欲咨询销售办事处地址，请发送电子邮件至：[email protected]
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 136 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
20. 内容
1
简介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
2
特性和优势 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
3
应用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
4
订购信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
4.1
订购选项 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5
功能框图 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
6
引脚信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
6.1
引脚配置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
6.2
引脚描述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
7
功能说明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
7.1
架构概述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60
7.2
ARM Cortex-M4 处理器 . . . . . . . . . . . . . . . . . .60
7.3
ARM Cortex-M0 协处理器 . . . . . . . . . . . . . . . .60
7.4
处理器间通信 . . . . . . . . . . . . . . . . . . . . . . . . . .60
7.5
AHB 多层矩阵 . . . . . . . . . . . . . . . . . . . . . . . . .61
7.6
可嵌套中断向量控制器 (NVIC) . . . . . . . . . . . . .61
7.6.1
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
7.6.2
中断源 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
7.7
事件路由器 . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
7.8
全局输入多路复用器阵列 (GIMA) . . . . . . . . . . .62
7.8.1
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62
7.9
系统节拍定时器 (SysTick) . . . . . . . . . . . . . . . .62
7.10
片内静态 RAM . . . . . . . . . . . . . . . . . . . . . . . . .62
7.11
在系统编程 (ISP) . . . . . . . . . . . . . . . . . . . . . . .62
7.12
Boot ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
7.13
存储器映射 . . . . . . . . . . . . . . . . . . . . . . . . . . . .64
7.14
安全功能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
7.14.1
AES 解密引擎 . . . . . . . . . . . . . . . . . . . . . . . . .67
7.14.1.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
7.14.2
一次性可编程 (OTP) 存储器 . . . . . . . . . . . . . . .67
7.15
通用 I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . .67
7.15.1
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
7.16
可配置的数字外设 . . . . . . . . . . . . . . . . . . . . . .68
7.16.1
状态可配置定时器 (SCT) 子系统 . . . . . . . . . . .68
7.16.1.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
7.16.2
串行 GPIO(SGPIO) . . . . . . . . . . . . . . . . . . . . .68
7.16.2.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68
7.17
AHB 外围设备 . . . . . . . . . . . . . . . . . . . . . . . . .69
7.17.1
通用 DMA(GPDMA) . . . . . . . . . . . . . . . . . . . . .69
7.17.1.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
7.17.2
SPI 闪存接口 (SPIFI) . . . . . . . . . . . . . . . . . . . .69
7.17.2.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
7.17.3
SD/MMC 卡接口 . . . . . . . . . . . . . . . . . . . . . . .70
7.17.4
外部存储控制器（EMC） . . . . . . . . . . . . . . . .70
7.17.4.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
7.17.5
高速 USB 主机 / 设备 /OTG 接口 (USB0) . . . . .71
7.17.5.1 特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
7.17.6
7.17.6.1
7.17.7
7.17.7.1
7.17.8
7.17.8.1
7.18
7.18.1
7.18.1.1
7.18.2
7.18.2.1
7.18.3
7.18.3.1
7.18.4
7.18.4.1
7.18.5
7.18.5.1
7.18.6
7.18.6.1
7.18.7
7.18.7.1
7.19
7.19.1
7.19.1.1
7.19.2
7.19.3
7.19.3.1
7.19.4
7.19.4.1
7.19.5
7.19.5.1
7.20
7.20.1
7.20.1.1
7.20.2
7.20.2.1
7.21
7.21.1
7.21.1.1
7.21.2
7.22
7.22.1
7.22.2
7.22.3
7.22.4
7.22.5
7.22.6
高速 USB 主机 / 设备的 ULPI(USB1) 接口 . . . 71
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
LCD 控制器 . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
以太网 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
数字串行外围设备 . . . . . . . . . . . . . . . . . . . . . . 73
UART1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
USART0/2/3 . . . . . . . . . . . . . . . . . . . . . . . . . . 73
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
SPI 串行 I/O 控制器 . . . . . . . . . . . . . . . . . . . . . 74
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
SSP 串行 I/O 控制器 . . . . . . . . . . . . . . . . . . . . 74
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
I2C 总线接口 . . . . . . . . . . . . . . . . . . . . . . . . . . 74
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
I2S 接口 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
C_CAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
计数器 / 定时器和马达控制 . . . . . . . . . . . . . . . 76
32 位通用定时器 / 外部
事件计数器 . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
马达控制 PWM . . . . . . . . . . . . . . . . . . . . . . . . 76
正交编码器接口 (QEI) . . . . . . . . . . . . . . . . . . . 76
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
重复中断 (RI) 定时器 . . . . . . . . . . . . . . . . . . . . 77
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
窗口化看门狗定时器 (WWDT) . . . . . . . . . . . . . 77
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
模拟外设 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
模数转换器 (ADC0/1) . . . . . . . . . . . . . . . . . . . 77
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
数模转换器 (DAC) . . . . . . . . . . . . . . . . . . . . . . 78
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
RTC 电源域中的外围设备 . . . . . . . . . . . . . . . . 78
RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
警报定时器 . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
系统控制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
配置寄存器 (CREG) . . . . . . . . . . . . . . . . . . . . 78
系统控制单元 (SCU) . . . . . . . . . . . . . . . . . . . . 79
时钟产生单元 (CGU) . . . . . . . . . . . . . . . . . . . . 79
内部 RC 振荡器 (IRC) . . . . . . . . . . . . . . . . . . . 79
PLL0USB （用于 USB0） . . . . . . . . . . . . . . . . 79
PLL0AUDIO （用于音频） . . . . . . . . . . . . . . . . 79
续 ->>
LPC4350_30_20_10
本文档中所有信息均受法律免责声明保护。
© NXP B.V. 2012. 保留所有权利。
客观数据手册
修订版： 3.1 — 2012 年 1 月 5 日
第 137 页 / 共 138 页
LPC4350/30/20/10
恩智浦半导体
32 位 ARM Cortex-M4/M0 微控制器
7.22.7
7.22.8
7.22.9
7.23
8
9
10
10.1
10.2
11
11.1
11.2
11.3
11.4
11.5
11.6
11.7
11.8
11.9
11.10
11.11
11.12
11.13
系统 PLL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
复位产生单元 (RGU) . . . . . . . . . . . . . . . . . . . .80
功率控制 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
串行线调试 /JTAG . . . . . . . . . . . . . . . . . . . . . .81
极限值 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
热学特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83
静态特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
电气引脚特性 . . . . . . . . . . . . . . . . . . . . . . . . . .89
功耗 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
动态特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
唤醒时间 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
外部时钟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
晶体振荡器 . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
IRC 和 RTC 振荡器 . . . . . . . . . . . . . . . . . . . . .96
I2C 总线 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
I2S 总线接口 . . . . . . . . . . . . . . . . . . . . . . . . . .98
USART 接口 . . . . . . . . . . . . . . . . . . . . . . . . . .99
SSP 接口 . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
外部存储器接口 . . . . . . . . . . . . . . . . . . . . . . .102
USB 接口 . . . . . . . . . . . . . . . . . . . . . . . . . . . .106
以太网 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .108
SD/MMC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
LCD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
12
13
13.1
13.2
13.3
ADC/DAC 电气特性 . . . . . . . . . . . . . . . . . . . . . 111
应用信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
LCD 面板信号的使用 . . . . . . . . . . . . . . . . . . . 114
晶体振荡器 . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
XTAL 和 RTCX 印刷电路板
(PCB) 布局指南 . . . . . . . . . . . . . . . . . . . . . . . 117
标准 I/O 引脚配置 . . . . . . . . . . . . . . . . . . . . . 117
复位引脚配置 . . . . . . . . . . . . . . . . . . . . . . . . . 119
封装尺寸 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .120
焊接 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .126
缩略词 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
修订记录 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
法律信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
数据手册状态 . . . . . . . . . . . . . . . . . . . . . . . . .136
定义 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
免责声明 . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
商标 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
联系信息 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .136
内容 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
13.4
13.5
14
15
16
17
18
18.1
18.2
18.3
18.4
19
20
This translated version is for reference only, and the English version shall prevail in case of any
discrepancy between the translated and English versions.
版权所有 2012 恩智浦有限公司未经许可，禁止转载
注意：关于本文及相关产品的重要说明详见 “法律信息”一节。
© NXP B.V. 2012。
保留所有权利。
欲获取更多信息，请访问：http://www.nxp.com
欲咨询销售办事处地址，请发送电子邮件至：[email protected]
发布日期：2012 年 1 月 5 日
文档号：LPC4350_30_20_10

Open as PDF

Similar pages: NXP 70-MHz, 32-bit Cortex-M0 microcontrollers LPC1300 (Chinese versio ...; CY7C1061G, CY7C1061GE 16-Mbit (1 M words × 16 bit) Static RAM with Error-Correcting Code (ECC) Datasheet (Chinese).pdf; ETC LPC2210; SIRECTIFIER SI24R1; 简体中文; PHILIPS LPC4310FET100; PHILIPS LQFP144; PHILIPS LPC4333; PHILIPS AN11275