技术文章 MS-2022 . 成功进行模数信号转换的七个步 骤(为实现正确信号调理的噪声 计算) 设计模拟前端时，请遵循以下七个步骤： 作者：Reza Moghimi，ADI公司应用工程经理 4) 为运算放大器找到最大增益并定义搜索条件。 1) 描述传感器或增益模块前端的电气输出。 2) 计算ADC的需求。 3) 为信号转换找到最佳ADC + 基准电压。 5) 找到最佳放大器并设计增益模块。 6) 根据设计目标检查解决方案总噪声。 7) 运行仿真并验证。 内容提要 高精度应用需要精心设计的低噪声模拟前端来获得最佳信 噪比(SNR)，这就要求采用明智的方法来选择ADC以全面 准确地捕捉传感器信号。还要选用驱动运算放大器和基准 电压源等支持器件来优化电路性能。 第1步：描述传感器或增益模块前端的电气输出 信号可能直接来源于传感器，也可能在到达增益模块之前 经过EMI和RFI滤波器。为了设计增益模块，必须知道信号 的交流和直流特性以及可用的电源。知道了信号的特性和 噪声电平后，我们就能知道选择ADC时需要何种输入电 动、温度、压力和光等现实世界的信号需要精 压范围和噪声电平。假设有一个传感器，以250 mV p-p 确的信号调理和信号转换，才能在数字域中进 (88.2 mV rms)和25 μV p-p噪声的满量程幅度输出一个10 kHz 行进一步数据处理。为了克服高精度应用的多 信号。进一步假设系统中有一个可用的5 V电源。有了这些 种挑战，需要一个精心设计的低噪声模拟前端来实现最佳 信息，我们应该能计算出第2步中的ADC输入端的信噪 信噪比(SNR)。但许多系统既负担不起最昂贵的器件，也 比。为简化数据处理和避免混淆，假设我们将该解决方案 无法承受低噪声器件的更高功耗。本文解决有关利用噪声 设计为在室温下工作。 振 优化方法来设计完整解决方案的问题。本文提出了一种系 统的方法来设计增益模块和ADC组合，并给出一个实例供 大家参考。以调理低频(接近直流)信号为例，对该电路进 行噪声计算和分析。 第2步：计算ADC的需求 我们需要何种ADC、采样速率如何、多少位、噪声指标如 何？若从第一步知道了输入信号幅度以及噪声信息，我们 就能计算出增益模块输入端的信噪比(SNR)。我们需要选 择一个有较高信噪比的ADC。在选择ADC时，知道SNR将 有助于我们计算有效位数(ENOB)。此关系表达式如下。好 的ADC数据手册总会标出SNR和ENOB。此例中所需要的 86.8 dB SNR和14.2位ENOB决定了我们应选择一个16位的模 数转换器。此外，奈奎斯特准则要求采样率(fs)应至少两 倍于最大输入频率(fin)，因此一个20 kSPS ADC应该就已 足够。 图1. 典型信号调理链 May 2011 | Page 1 of 5 www.analog.com ©2011 Analog Devices, Inc. All rights reserved. MS-2022 下一步我们需要设计总体解决方案，使得噪声密度不超过 ADC(20 kSPS × 256)，或是42过采样的14位ADC；若1.28 MSPS 416 nV/√Hz。这就把信号调理电路的噪声确定为输入噪声 则更佳。然而这些选择的成本却和AD7685(16位、250 kSPS 的1/10。 ADC)相当。 从列表中我们选择了AD7685(16位PulSAR® ADC)。该转换 器具有90 dB SNR和250 kSPS采样率，符合我们的需要。此 ADC推荐搭配使用ADR421/ADR431精密XFET®基准电 压源。2.5 V的输入范围超过了我们需要的250 mV p-p输入 特性。 第3步：为信号转换找到最佳ADC + 基准电压 有了一系列的搜索条件，我们就有许多种方法找到合适的 ADC。要找到一个16位ADC，最简单的方法之一就是使用 厂商网站上的搜索工具。输入分辨率与采样速率，就可找 到许多推荐的ADC。 许多16位的ADC满足14.5位ENOB需求。如果您想得到更 佳的噪声性能，可使用过采样迫使ENOB达到16位(由4n过 AD7685基准输入具有动态输入阻抗，因此需进行去耦以使 采样得到n位增强)。通过过采样，您可以使用较低分辨率 寄生电感最小(方法是在引脚附近放置一个陶瓷去耦电容， 的ADC：256过采样的12位ADC(44过采样)可得到16位噪声 并用较宽的低阻抗走线进行连接)。一个22 μF陶瓷芯片电 性能。在我们的例子中，这意味着5.126 MHz采样率的12位 容可提供最佳性能。 图2. 典型的ADC选型表 www.analog.com ©2011 Analog Devices, Inc. All rights reserved. May 2011 | Page 2 of 5 MS-2022 第4步：为运算放大器找到最大增益并定义搜索条件 运算放大器的输入端允许多大的噪声？牢记我们设计的总 有了ADC的输入电压范围将有助于我们设计增益模块。为 体解决方案的噪声密度不超过416 nV/rt-Hz。我们设计的 了最大化动态范围，我们需要在给定的输入信号和ADC输 增益模块应具有更低的本底噪声，系数为10，因为我们的 入范围内选取尽可能高的增益。这意味着我们可以将该例 增益为10。这将确保来自放大器的噪声远低于传感器的本 子中的增益模块设计成具有10倍的增益。 底噪声。计算噪声裕量时，我们可假设运算放大器输入端 的噪声大致等于运算放大器的总噪声加上ADC的噪声。 虽然AD7685很容易驱动，但驱动放大器需要满足某些要 求。例如，为保持AD7685的SNR和转换噪声性能，驱动放 第5步：找到最佳放大器并设计增益模块 大器产生的噪声必须尽可能低，但要注意增益模块可同时 知道了输入信号带宽后，运算放大器选型的第一步是选择 放大信号和噪声。若要使得噪声在增益模块前后都保持不 一个具有合理的增益带宽积(GBWP)的运算放大器，并且 变，我们需要选择具有更低噪声值的放大器和相关元件。 该放大器可以最小的直流和交流误差处理该信号。为得到 此外，驱动器的THD性能应与AD7685相当，并且必须使 最佳的增益带宽积，需要知道信号带宽、噪声增益以及增 ADC电容阵列以16位水平(0.0015%)建立满量程阶跃。来自 益误差。下面给出这些术语的定义。一般而言，若想保持 放大器的噪声可使用外部滤波器进一步过滤。 增益误差小于0.1%，推荐选用增益带宽比输入信号带宽大 100倍的放大器。另外，我们需要一个可快速建立且驱动 能力良好的放大器。注意，我们的噪声预算要求运算放大 VCC V2 + 5V U6 – R3 1.47kΩ AVDD DVDD 3 V+ 2 250mV p-p V5 + 2.5V V1 VIN U5 6 OEN VOUT R4 14.7Ω CLOCK V– C3 0.47µF AD8641 R2 13.3kΩ VINB REF_IN REF_OUT REF_GND VCC R1 1.47kΩ VINA U7 VS CF 0.47nF ADR421 GND – OUT C4 10nF AD7685 MSB MSB BIT2 BIT3 BIT4 BIT5 BIT6 BIT7 BIT8 BIT9 BIT10 BIT11 BIT12 BIT13 BIT14 BIT15 BIT16 OTR AGND 图3. 完整的解决方案 May 2011 | Page 3 of 5 www.analog.com ©2011 Analog Devices, Inc. All rights reserved. MS-2022 器输入端的总噪声低于40.8 nV/√Hz，而ADC规定的指标为 我们可算出运算放大器输入端的总噪声，并确保其低于 7.9 nV/√Hz。总结运算放大器的查找条件如下：UGBW > 41.6 nV/√Hz，一如我们所预期的那样。 1 MHz、5 V单电源、良好的电压噪声、电流噪声、THD特 性、低直流误差(不降低ADC性能)。 搜 索 ADC时 采 用 相 似 的 查 找 方 法 ， 本 例 我 们 选 择 为了在整个带宽上对总噪声进行积分，我们可看到在滤波 AD8641。AD8641为低功耗、精密JFET输入放大器，具有 器带宽上的ADC输入端的总噪声是3.05 μV，低于设计所需 极低的输入偏置电流和轨到轨输出特性，可在5 V至26 V电 的4.16 μV。由于AD8641的转折频率低于100 Hz，故此例中 源下工作。相关数据在下表中列出。我们可采用表中的元 的低频噪声(1/f)可忽略不计。 件值对运算放大器进行同相配置。 所有有源和无源元件都各自产生噪声，因此选择不降低性 能的元件尤其重要。例如，购买一个低噪声运算放大器并 在其周围放置大电阻就是一种浪费。牢记一个1 kΩ的电阻 器可产生4 nV的噪声。 如前所述，可考虑在ADC和该增益模块之间使用一个RC 滤波器，这样应该有助于缩小带宽并优化SNR。 表1. 图3所示完整解决方案的元件值 元件 R1 R2 R3 En In Cf 值 1.47 kΩ 13.3 kΩ 1.47 kΩ 28.5 nV/√Hz 50 fA/√Hz 0.47 nF 保持良好的信噪比需要关注信号路径中每一处细节的噪 声，并有良好的PCB布局。避免在任何ADC下方布设数字 线路，否则会将噪声耦合至芯片管芯，除非在ADC下方铺 一个接地层用作屏蔽。诸如CNV或时钟之类的快速开关信 号不应靠近模拟信号路径。应避免数字信号与模拟信号 交叠。 第6步：根据设计目标检查解决方案总噪声 充分了解所设计电路中的各种误差源是极其重要的。为了 获得最佳SNR，我们需要写出前述方案的总噪声方程。方 程如下式所示。 www.analog.com ©2011 Analog Devices, Inc. All rights reserved. May 2011 | Page 4 of 5 MS-2022 第7步：运行仿真并验证 总结 刚开始验证电路设计时，使用PSpice宏模型(可从ADI网站 如今许多设计要求低功耗、低成本，而许多系统既负担不 下载)比较合适。快速仿真显示出我们为解决方案所设计的 起最昂贵的器件，也无法承受低噪声器件的更高功耗。为 信号带宽。图4显示了位于AD7685输入端可选RC滤波器之 了从信号调理电路得到最低的本底噪声和最佳性能，设计 前和之后的响应。 者必须了解元件级别的噪声源。保持良好的信噪比需要关 注信号路径每一处细节的噪声。通过遵循以上步骤，便 可成功调理小型模拟信号，并使用超高分辨率ADC将其 转换。 参考文献 1. 应用笔记AN-202，IC放大器用户指南：去耦、接地及 其他一些要点。ADI公司。 2. 应用笔记AN-347，如何排除干扰型噪声——方法及原 理：一种理性方法。ADI公司。 图4. 图3所示电路的带宽仿真 如图5所示，10 kHz带宽上的总输出噪声接近31 μV rms， 略低于41 μV rms的设计目标。在量产之前需要制作原型并 验证整套解决方案。 3. Barrow, J和A. Paul Brokaw。1989.“低频和高频电路接 地”，Analog Dialogue。(23-3) ADI公司。 4. 研讨会：传感器信号调理电路中的噪声优化(第一部分)。 5. 研讨会：传感器信号调理电路中的噪声优化(第二部分)。 资源 有关该话题及相关话题的在线研讨会，请访问 www.analog.com/seminars 本文提到的产品 . 图5. 图3电路的噪声响应仿真 产品 AD7685 AD8641 描述 16位、250 kSPS PulSAR® ADC，采用MSOP/QFN封装 低功耗、轨到轨输出精密JFET放大器 One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com Trademarks and registered trademarks are the property of their respective owners. T09517sc-0-5/11(0) May 2011 | Page 5 of 5 www.analog.com ©2011 Analog Devices, Inc. All rights reserved.