中文数据手册

20 V、500 mA低噪声LDO
稳压器，具有软启动功能
ADP7105
产品特性
典型应用电路
OFF
ON
+
CIN
1µF
VIN
VOUT
SENSE
100kΩ
100kΩ
V OUT = 5V
+ COUT
1µF
100kΩ
EN/
UVLO
PG
PG
GND SS
CSS
11641-001
V IN = 8V
图1. 提供5 V固定输出电压的ADP7105
V IN = 8V
OFF
ON
CIN
1µF
+
VIN
V OUT = 5V
+ COUT
1µF
VOUT
40.2kΩ
ADJ
13kΩ
100kΩ
100kΩ
EN/
UVLO
100kΩ
PG
PG
GND SS
CSS
11641-002
输入电压范围：3.3 V至20 V
最大输出电流：500 mA
低噪声：15 (固定输出型)
PSRR性能：60 dB(10 kHz，VOUT = 3.3 V)
反向电流保护
低压差：350 mV (500 mA)
初始精度： 0.8%
在整个线路、负载与温度范围内的精度：-2%至+1%
低静态电流：900 μA(VIN = 10 V，IOUT = 500 mA)
低关断电流：<50
μA (VIN = 12 V时)，利用1 μF小型陶瓷输出电容实现稳
定工作
3种固定输出电压选项：1.8 V、3.3 V和5 V
可调输出电压：1.22 V至19 V
可编程软启动：控制浪涌电流
折返型限流和热过载保护
用户可编程的精密UVLO/使能功能
电源良好指示
8引脚LFCSP和8引脚SOIC封装
图2. 提供5 V可调输出电压的ADP7105
应用
适应噪声敏感应用：ADC和DAC电路、精密放大器、高频
振荡器、时钟和PLL
通信和基础设施
医疗和保健
工业和仪器仪表
概述
ADP7105是一款CMOS、低压差(LDO)线性稳压器，采用
请注意，在本数据手册中，SENSE/ADJ引脚的检测功能
3.3 V至20 V电源供电，最大输出电流为500 mA。这款高输
(SENSE)仅应用于固定输出电压模式，而可调输入功能
入电压LDO适用于调节采用1.22 V至19 V电轨供电的高性能
(ADJ)仅应用于可调输出电压模式。例如，图1显示检测功
模拟和混合信号电路。该器件采用先进的专有架构，提供
能，图2显示可调输入功能。
高电源抑制、低噪声特性，仅需一个1 μF小型陶瓷输出电
ADP7105输出噪声电压为15 μV rms，并不受输出电压影响。
容，便可实现出色的线路与负载瞬态响应性能。
该器件具有一个“电源良好指示”数字输出引脚，允许电源
ADP7105提供3个固定输出电压选项和可调输出版本，可通过
系统监控器检查输出电压是否正常。用户可编程精密欠压
外置反馈分压器，将输出电压调节至1.22 V至19 V。ADP7105
闭锁功能则便于控制多个电源的时序。
可以连接外部软启动电容，对启动进行编程设置。
ADP7105提供8引脚3 mm 3 mm LFCSP和8引脚SOIC两种封
装。LFCSP不仅提供一种超紧凑的解决方案，而且散热性
能出色，在小尺寸薄型电路板空间中满足高达500 mA输出
电流的应用需求。
Rev. 0
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提
供的最新英文版数据手册。
ADP7105
目录
产品特性 ......................................................................................... 1
工作原理 ....................................................................................... 17
应用.................................................................................................. 1
应用信息 ....................................................................................... 18
典型应用电路 ................................................................................ 1
电容选择.................................................................................. 18
概述.................................................................................................. 1
可编程欠压闭锁(UVLO)...................................................... 19
修订历史 ......................................................................................... 2
软启动功能 ............................................................................. 19
技术规格 ......................................................................................... 3
电源良好特性 ......................................................................... 20
推荐规格：输入和输出电容................................................. 4
ADP7105可调型号的降噪特性........................................... 20
绝对最大额定值............................................................................ 5
限流与热过载保护 ................................................................ 21
热数据 ........................................................................................ 5
散热考虑.................................................................................. 21
热阻 ............................................................................................ 5
印刷电路板布局考虑 ................................................................. 24
ESD警告..................................................................................... 5
外形尺寸 ....................................................................................... 25
引脚配置和功能描述 ................................................................... 6
订购指南.................................................................................. 26
典型性能参数 ................................................................................ 7
修订历史
2013年7月—修订版0：初始版
Rev. 0 | Page 2 of 28
ADP7105
技术规格
除非另有说明，VIN = (VOUT + 1 V)或3.3 V(取较大者)，EN = VIN，IOUT = 10 mA，CIN = COUT = 1 ，TA = 25。
表1.
参数
输入电压范围
工作电源电流
符号
VIN
IGND
关断电流
IGND-SD
输入反向电流
IREV-INPUT
输出电压精度
固定输出电压精度
VOUT
可调输出电压精度
VADJ
电压调整率
负载调整率1
∆VOUT/∆VIN
∆VOUT/∆IOUT
ADJ输入偏置电流2
ADJI-BIAS
检测输入偏置电流2
SENSEI-BIAS
压差3
VDROPOUT
启动时间4
tSTART-UP
限流阈值5
PG输出逻辑电平
PG输出逻辑高电平
PG输出逻辑低电平
PG输出阈值
输出电压下降
输出电压上升
热关断
热关断阈值
热关断迟滞
ILIMIT
PGHIGH
PGLOW
测试条件/注释
IOUT = 100 µA, VIN = 10 V
IOUT = 100μA，VIN = 10 V，TJ = −40°C至+125°C
IOUT = 10 mA, VIN = 10 V
IOUT = 10 mA，VIN = 10 V，TJ = −40°C至+125°C
IOUT = 300 mA, VIN = 10 V
IOUT = 300 mA，VIN = 10 V，TJ = −40°C至+125°C
IOUT = 500 mA, VIN = 10 V
IOUT = 500 mA，VIN = 10 V，TJ = −40°C至+125°C
EN = GND, VIN = 12 V
EN = GND，VIN= 12 V，TJ= −40°C至+125°C
EN = GND, VIN = 0 V, VOUT = 20 V
EN = GND，VIN = 0 V，VOUT = 20 V, TJ = −40°C
至+125°C
IOUT = 10 mA
1 mA < IOUT < 500 mA，VIN = (VOUT + 1 V)至20 V，
TJ = −40°C至+125°C
IOUT = 10 mA
1 mA < IOUT < 500 mA，VIN = (VOUT + 1 V)至20 V，
TJ = −40°C至+125°C
VIN= (VOUT+ 1 V)至20 V，TJ= −40°C至+125°C
1 mA < IOUT < 500 mA
1 mA < IOUT < 500 mA，TJ =−40°C至+125°C
1 mA < IOUT < 500 mA，VIN = (VOUT + 1 V)至20 V，
ADJ连接到VOUT
1 mA < IOUT < 500 mA，VIN = (VOUT + 1 V)至20 V，
SENSE连接到VOUT，VOUT = 1.5 V
IOUT = 10 mA
IOUT = 10 mA，TJ = −40°C至+125°C
IOUT = 150 mA
IOUT = 150 mA，TJ = −40°C至+125°C
IOUT = 300 mA
IOUT = 300 mA，TJ = −40°C至+125°C
IOUT = 500 mA
IOUT = 500 mA，TJ = −40°C至+125°C
CSS = 0 nF, IOUT = 10 mA
CSS = 10 nF, IOUT = 10 mA
IOH < 1 µA
IOL < 2 mA
TJ上升
Rev. 0 | Page 3 of 28
典型值 最大值
20
400
900
450
1050
750
1400
900
1600
40
50
75
0.3
5
−0.8
−2
1.21
1.196
1.22
−0.015
单位
V
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
µA
+0.8
+1
%
%
1.23
1.232
V
V
+0.015
%/V
%/A
%/A
nA
0.2
0.75
10
1
20
1000
mV
mV
mV
mV
mV
mV
mV
mV
µs
ms
mA
0.4
V
V
40
100
175
200
325
350
550
625
PGFALL
PGRISE
TSSD
TSSD-HYS
最小值
3.3
625
11.5
775
1.0
−9.2
−6.5
%
%
150
15
°C
°C
ADP7105
参数
软启动源电流
可编程EN/UVLO
UVLO阈值上升
UVLO阈值下降
符号
SSI-SOURCE
测试条件/注释
SS = GND
最小值
典型值 最大值
1
单位
µA
UVLORISE
UVLOFALL
1.18
1.23
1.13
1.28
V
V
UVLO迟滞电流
使能下拉电流
启动阈值
关断阈值
迟滞
输出噪声
UVLOHYS
IEN-IN
VSTART
VSHUTDOWN
3.3 V ≤ VIN ≤ 20 V，TJ = −40°C至+125°C
3.3 V ≤ VIN ≤ 20 V，TJ = −40°C至+125°C，
10 kΩ电阻与使能输入引脚串联
VEN > 1.25 V，TJ = −40°C至+125°C
EN = VIN
TJ = −40°C至+125°C
TJ = −40°C至+125°C
7.5
9.8
500
12
250
15
15
15
15
18
µA
nA
V
V
mV
µV rms
µV rms
µV rms
µV rms
µV rms
30
µV rms
65
µV rms
50
50
60
60
50
60
60
60
80
80
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
电源抑制比
OUTNOISE
电源抑制比
(PSRR)
3.2
2.45
10 Hz至100 kHz，VIN = 5.5 V，VOUT = 1.8 V
10 Hz至100 kHz，VIN = 6.3 V，VOUT = 3.3 V
10 Hz至100 kHz，VIN = 8 V，VOUT = 5 V
10 Hz至100 kHz，VIN = 12 V，VOUT = 9 V
10 Hz至100 kHz，VIN = 5.5 V，VOUT = 1.5 V，
可调模式
10 Hz至100 kHz，VIN = 12 V，VOUT = 5 V，
可调模式
10 Hz至100 kHz，VIN = 20 V，VOUT = 15 V，
可调模式
100 kHz, VIN = 4.3 V, VOUT = 3.3 V
100 kHz, VIN = 6 V, VOUT = 5 V
10 kHz, VIN = 4.3 V, VOUT = 3.3 V
10 kHz, VIN = 6 V, VOUT = 5 V
100 kHz，VIN = 3.3 V，VOUT = 1.8 V，可调模式
100 kHz，VIN = 6 V，VOUT = 5 V，可调模式
100 kHz，VIN = 16 V，VOUT = 15 V，可调模式
10 kHz，VIN = 3.3 V，VOUT = 1.8 V，可调模式
10 kHz，VIN = 6 V，VOUT = 5 V，可调模式
10 kHz，VIN = 16 V，VOUT = 15 V，可调模式
基于使用1 mA和500 mA负载的端点计算。1 mA以下负载的典型负载调整性能见图6。
SENSE/ADJ引脚的可调输入功能(ADJ)仅适用于可调输出电压模式；而检测功能(SENSE)仅适用于固定输出电压模式。
3
压差定义为将输入电压设置为标称输出电压时的输入至输出电压差。该规格仅适用于高于3.0 V的输出电压。
4
启动时间定义为EN的上升沿到VOUT达到其标称值90%的时间。
5
限流阈值定义为输出电压降至额定典型值90%时的电流。例如，5.0 V输出电压的电流限值定义为引起输出电压降至5.0 V的90%或4.5 V的电流。
1
2
推荐规格：输入和输出电容
表2.
参数
最小输入和输出电容1
电容ESR
1
符号
CMIN
RESR
测试条件/注释
TA = −40至+125
TA = −40至+125
最小值
0.7
0.001
典型值 最大值 单位
µF
0.2
Ω
确保在所有工作条件下，输入和输出电容至少大于0.7 μF。选择器件时必须考虑应用的所有工作条件，确保达到最小电容要求。与任何LDO稳压器配合使用时，
建议使用X7R型和X5R型电容，而不建议使用Y5V和Z5U电容。
Rev. 0 | Page 4 of 28
ADP7105
绝对最大额定值
板结构的详细信息，请参考JEDEC JESD51-7和JESD51-9。欲
表3.
参数
VIN至GND
VOUT至GND
EN/UVLO至GND
PG至GND
SENSE/ADJ至GND
SS至GND
存储温度范围
工作结温范围
焊接条件
额定值
−0.3 V至+22 V
−0.3 V至+20 V
−0.3 V至VIN
−0.3 V至VIN
−0.3 V至VOUT
−0.3 V至+3.6 V
−65°C至+150°C
−40°C至+125°C
JEDEC J-STD-020
了解更多信息，请参阅应用笔记AN-772“引线框芯片级封
装(LFCSP)设计与制造指南”(www.analog.com)。
ΨJB是结至板热特性参数，单位为°C/W。封装的ΨJB基于使
用4层板的建模和计算方法。JEDEC JESD51-12——“报告和
使用电子封装热信息指南”中声明，热特性参数与热阻不
是一回事。ΨJB衡量沿多条热路径流动的器件功率，而θJB只
涉及一条路径。因此，ΨJB热路径包括来自封装顶部的对流
和封装的辐射，这些因素使得ΨJB在现实应用中更有用。最
高结温(TJ)由板温度(TB)和功耗(PD)通过下式计算：
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
热数据
TJ = TB + (PD × ΨJB)
有关ΨJB的更多详细信息，请参考JESD51-8和JESD51-12。
热阻
θJA和ΨJB针对最差条件，即器件焊接在电路板上以实现表贴
封装。θJC是带顶部安装散热器的表贴封装的参数，这里提
供的θJC仅供参考。
各绝对最大额定值只能单独应用，而不能一起应用。如果
温度超过结温(TJ)限值，ADP7105可能会受损。监控环境
温度并不能保证TJ不会超出额定温度限值。在功耗高、印
表4. 热阻
温度。
封装类型
8引脚 LFCSP
8引脚 SOIC
在功耗适中、PCB热阻较低的应用中，只要结温处于额定
ESD警告
刷电路板(PCB)热阻差的应用中，可能需要降低最大环境
限值以内，最大环境温度可以超过最大限值。器件的结温
(TJ)取决于环境温度(TA)、器件的功耗(PD)和封装的结至环
境热阻(θJA)。
最高结温(TJ)由环境温度(TA)和功耗(PD)通过下式计算：
TJ = TA + (PD × θJA)
封装的结至环境热阻(θJA)基于使用4层板的建模和计算方
法，主要取决于应用和板布局。在最大功耗较高的应用中，
需要特别注意热板设计。θJA的值可能随PCB材料、布局和环
境条件不同而异。θJA的额定值基于4" × 3"的4层电路板。有关
Rev. 0 | Page 5 of 28
θJA
40.1
48.5
θJC
27.1
58.4
ΨJB
17.2
31.3
单位
°C/W
°C/W
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放
电。尽管本产品具有专利或专有保护电路，但在遇
到高能量ESD时，器件可能会损坏。因此，应当采
取适当的ESD防范措施，以避免器件性能下降或功
能丧失。
ADP7105
引脚配置和功能描述
8 VIN
GND 3
TOP VIEW
(Not to Scale)
SS 4
VOUT 1
7 PG
6 GND
5 EN/UVLO
NOTES
1. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
8
ADP7105
VIN
PG
TOP VIEW
GND 3 (Not to Scale) 6 GND
5 EN/UVLO
SS 4
SENSE/ADJ 2
7
NOTES
1. IT IS HIGHLY RECOMMENDED THAT THE
EXPOSED PAD ON THE BOTTOM OF THE
PACKAGE BE CONNECTED TO THE GROUND
PLANE ON THE BOARD.
11641-003
ADP7105
图3. 引脚配置，LFCSP封装
11641-004
VOUT 1
SENSE/ADJ 2
图4. 引脚配置，窄体SOIC封装
表5. 引脚功能描述
引脚编号
1
2
引脚名称
VOUT
SENSE/ADJ
3
4
5
GND
SS
EN/UVLO
6
7
GND
PG
8
VIN
EPAD
说明
输出电压。使用1 μF或更大的电容旁路VOUT至GND。
检测(SENSE)。SENSE测量负载上的实际输出电压，并将其馈入误差放大器。应使SENSE引
脚尽可能靠近负载，以使稳压器输出与负载之间的IR压降的影响最小。此功能仅适用于固
定电压模式。调整输入(ADJ)。外部电阻分压器设置输出电压。此功能仅适用于可调电压
模式。
地。
地。
使能输入(EN)。将EN接到高电平时，稳压器启动；将EN接到低电平时，稳压器关闭。若
要实现自动启动，请将EN接VIN。
可编程欠压闭锁(UVLO)。使用可编程UVLO功能时，阈值上下限由编程电阻决定。
地。
电源良好指示。此开漏输出需要一个外部上拉电阻连接至VIN或VOUT。如果器件处于关断
模式、限流模式或热关断，或者如果VOUT降至标称输出电压的90%以下，PG将立即变为低
电平。如果不用电源良好功能，可将此引脚悬空或连接到地。
稳压器输入电源。使用1 μF或更大的电容旁路VIN至GND。
裸露焊盘。封装底部的裸露焊盘可增强散热性能，它与封装内部的GND之间存在电气连接。
强烈建议将裸露焊盘连接到板上的接地层。
Rev. 0 | Page 6 of 28
ADP7105
典型性能参数
除非另有说明，VIN = 7.5 V，VOUT = 5 V，IOUT = 10 mA，CIN = COUT = 1 ，TA = 25。
1000
3.31
3.29
3.27
800
600
400
200
–40
–5
25
85
125
0
11641-005
3.25
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
TJ (°C)
–40
–5
25
85
125
11641-008
VOUT (V)
3.33
1200
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
GROUND CURRENT (µA)
3.35
TJ (°C)
图8. 接地电流与结温的关系(VOUT = 3.3 V)
图5. 输出电压与结温的关系(VOUT = 3.3 V)
800
3.35
700
GROUND CURRENT (µA)
VOUT (V)
3.33
3.31
3.29
600
500
400
300
200
3.27
1
10
100
1000
ILOAD (mA)
0
0.1
11641-006
3.25
0.1
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
GROUND CURRENT (µA)
1000
3.29
3.27
800
600
400
4
6
8
10
12
14
16
18
VIN (V)
20
0
4
6
8
10
12
14
16
18
VIN (V)
图7. 输出电压与输入电压的关系(VOUT = 3.3 V)
图10. 接地电流与输入电压的关系(VOUT = 3.3 V)
Rev. 0 | Page 7 of 28
20
11641-010
200
11641-007
VOUT (V)
1200
3.31
3.25
100
图9. 接地电流与负载电流的关系(VOUT = 3.3 V)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
3.33
10
ILOAD (mA)
图6. 输出电压与负载电流的关系(VOUT = 3.3 V)
3.35
1
11641-009
100
ADP7105
120
1200
GROUND CURRENT (µA)
140
SHUTDOWN CURRENT (µA)
1400
3.3V
4.0V
6.0V
8.0V
12.0V
20.0V
100
80
60
40
1000
800
600
400
200
20
–25
0
25
50
75
100
0
3.1
11641-011
0
–50
125
TEMPERATURE (°C)
3.3
3.4
3.5
3.6
3.7
图14. 低压差下接地电流与输入电压的关系(VOUT = 3.3 V)
5.05
VOUT = 3.3V
TA = 25°C
5.04
300
5.03
250
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.02
200
VOUT (V)
DROPOUT VOLTAGE (mV)
3.2
VIN (V)
图11. 不同输入电压下关断电流与温度的关系
350
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
11641-014
160
150
5.01
5.00
4.99
4.98
100
4.97
50
10
100
1000
ILOAD (mA)
4.95
–40°C
–5°C
25°C
85°C
125°C
TJ (°C)
11641-015
1
11641-012
0
4.96
图15. 输出电压与结温的关系(VOUT = 5 V)
图12. 压差与负载电流的关系(VOUT = 3.3 V)
5.05
3.4
5.04
3.3
5.03
VOUT (V)
5.02
3.1
3.0
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
5.00
4.99
3.2
3.3
3.4
3.5
3.6
3.7
VIN (V)
4.97
4.96
4.95
0.1
1
10
100
ILOAD (mA)
图16. 输出电压与负载电流的关系(VOUT = 5 V)
图13. 低压差下输出电压与输入电压的关系(VOUT = 3.3 V)
Rev. 0 | Page 8 of 28
1000
11641-016
2.8
2.7
3.1
5.01
4.98
2.9
11641-013
VOUT (V)
3.2
ADP7105
5.05
300
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
5.03
5.02
VOUT (V)
VOUT = 5V
TA = 25°C
250
DROPOUT VOLTAGE (mV)
5.04
5.01
5.00
4.99
4.98
200
150
100
4.97
50
10
12
14
16
18
20
VIN (V)
0
1
5.00
4.95
4.85
VOUT (V)
4.90
600
500
400
4.80
4.75
300
4.70
200
4.65
100
4.60
–40
–5
25
85
125
4.55
4.8
11641-118
GROUND CURRENT (µA)
5.05
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
700
0
TJ (°C)
2000
GROUND CURRENT (µA)
600
500
400
300
200
100
ILOAD (mA)
5.0
5.1
5.2
5.3
5.4
1500
1000
500
0
100
1000
11641-119
GROUND CURRENT (µA)
2500
10
4.9
21. 低压差下输出电压与输入电压的关系(VOUT = 5 V)
700
1
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
VIN (V)
图18. 接地电流与结温的关系(VOUT = 5 V)
0
0.1
1000
图20. 压差与负载电流的关系(VOUT = 5 V)
1000
800
100
ILOAD (mA)
图17. 输出电压与输入电压的关系(VOUT = 5 V)
900
10
11641-019
8
–500
4.80
LOAD = 5mA
LOAD = 10mA
LOAD = 100mA
LOAD = 200mA
LOAD = 300mA
LOAD = 500mA
4.90
5.00
5.10
5.20
5.30
5.40
VIN (V)
图22. 低压差下接地电流与输入电压的关系(VOUT = 5 V)
图19. 接地电流与负载电流的关系(VOUT = 5 V)
Rev. 0 | Page 9 of 28
11641-020
6
11641-017
4.95
11641-018
4.96
ADP7105
1.85
800
700
GROUND CURRENT (µA)
1.83
VOUT (V)
900
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1.81
1.79
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
600
500
400
300
200
1.77
100
–5
25
85
125
0
TJ (°C)
–40
25
–5
85
125
11641-126
–40
11641-021
1.75
TJ (°C)
图23. 输出电压与结温的关系(VOUT = 1.8 V)
图26. 接地电流与结温的关系(VOUT = 1.8 V)
1.85
700
600
GROUND CURRENT (µA)
VOUT (V)
1.83
1.81
1.79
500
400
300
200
1.77
1
10
100
1000
ILOAD (mA)
0
11641-022
1.75
0.1
0.1
1000
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
GROUND CURRENT (µA)
1000
1.79
1.77
800
600
400
2
4
6
8
10
12
14
16
18
VIN (V)
20
0
2
4
6
8
10
12
14
16
18
VIN (V)
图28. 接地电流与输入电压的关系(VOUT = 1.8 V)
图25. 输出电压与输入电压的关系(VOUT = 1.8 V)
Rev. 0 | Page 10 of 28
20
11641-024
200
11641-023
VOUT (V)
1200
1.81
1.75
100
图27. 接地电流与负载电流的关系(VOUT = 1.8 V)
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
1.83
10
ILOAD (mA)
图24. 输出电压与负载电流的关系(VOUT = 1.8 V)
1.85
1
11641-127
100
ADP7105
5.07
5.06
2.0
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
REVERSE INPUT CURRENT (µA)
5.08
VOUT (V)
5.05
5.04
5.03
5.02
5.01
5.00
3.3V
4V
5V
6V
8V
10V
12V
15V
18V
20V
1.5
1.0
0.5
–40
–5
25
85
125
0
–40
11641-025
4.98
TJ (°C)
–20
0
20
40
60
80
100
120
140
TEMPERATURE (°C)
图29. 输出电压与结温的关系(VOUT = 5 V，可调)
11641-054
4.99
图32. 反相输入电流与温度的关系(VIN = 0 V，VOUT 为差分电压)
5.08
5.07
5.06
VOUT (V)
5.05
EN
1
5.04
5.03
VOUT
2
5.02
5.01
5.00
IIN
4.99
1
10
100
1000
ILOAD (mA)
CH1 2.00V
CH3 20mA
11641-026
4.98
0.1
0
5.07
–10
5.06
–20
5.05
–30
5.04
–40
PSRR (dB)
5.08
5.03
5.02
3.00V
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–60
–70
5.01
LOAD = 100µA
LOAD = 1mA
LOAD = 10mA
LOAD = 100mA
LOAD = 300mA
LOAD = 500mA
4.99
6
8
10
–80
–90
12
14
16
18
20
VIN (V)
–100
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
图34. 电源抑制比与频率的关系(VOUT = 1.8 V，VIN = 3.3 V)
图31. 输出电压与输入电压的关系(VOUT = 5 V，可调)
Rev. 0 | Page 11 of 28
11641-028
5.00
4.98
M2.00ms
A CH1
T
5.95ms
图33. 启动时间(VEN 和VIN = 6 V，
CIN 和COUT = 1 ，CSS = 10 nF，IOUT = 10 mA，VOUT = 5 V)
11641-027
VOUT (V)
图30. 输出电压与负载电流的关系(VOUT = 5 V，可调)
CH2 2.00V
11641-133
3
ADP7105
–20
–30
–40
–40
–50
–60
–60
–70
–80
–80
–90
–90
–100
10
–100
10
1k
10k
100k
1M
10M
FREQUENCY (Hz)
0
–10
–20
0
–10
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–80
–80
–90
–100
10
–100
10
100k
1M
10M
11641-030
–90
10k
0
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–70
–80
–90
–90
1k
10k
100k
1M
10M
FREQUENCY (Hz)
100
1k
10k
100k
1M
10M
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–60
–80
100
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–50
–70
–100
10
10M
图39. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V)
11641-031
PSRR (dB)
–20
1M
FREQUENCY (Hz)
图36. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.3 V)
–10
100k
–60
–70
FREQUENCY (Hz)
10k
–50
–70
1k
1k
图38. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6.5 V)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
100
100
FREQUENCY (Hz)
图35. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 4.8 V)
PSRR (dB)
–50
–70
100
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
11641-032
PSRR (dB)
–30
11641-029
PSRR (dB)
–20
–10
11641-033
–10
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–100
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
图40. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.5 V)
图37. 电源抑制比与频率的关系(VOUT = 3.3 V，VIN = 3.8 V)
Rev. 0 | Page 12 of 28
11641-034
0
ADP7105
–20
–30
–40
–40
PSRR (dB)
–30
–50
–60
–50
–60
–70
–70
–80
–80
–90
–90
10
100
1k
10k
100k
1M
10M
FREQUENCY (Hz)
–100
11641-035
–100
0
–10
–20
–20
–30
–30
–40
–40
PSRR (dB)
PSRR (dB)
0
–50
–60
–70
–100
10
–20
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–60
100
1k
10k
100k
1M
10M
–100
0.25
0.50
0.75
1.00
0
–20
–40
PSRR (dB)
–40
–50
–60
–50
–60
–70
–80
–80
–90
–90
100k
FREQUENCY (Hz)
1M
10M
11641-037
–70
10k
1.50
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
1k
1.25
图45. 电源抑制比与裕量电压的关系(100 Hz，VOUT = 5 V)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
100
0
HEADROOM VOLTAGE (V)
–30
10
10M
–50
–30
–100
1M
–90
图42. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.2 V)
0
100k
–80
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
FREQUENCY (Hz)
–10
10k
–70
11641-036
–90
1k
图44. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，
可调并带降噪电路)
–10
–80
100
FREQUENCY (Hz)
图41. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 5.3 V)
PSRR (dB)
10
11641-038
–20
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
11641-039
–10
PSRR (dB)
0
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
图43. 电源抑制比与频率的关系(VOUT = 5 V，VIN = 6 V，可调)
Rev. 0 | Page 13 of 28
–100
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
图46. 电源抑制比与裕量电压的关系(1 kHz，VOUT = 5 V)
11641-040
0
ADP7105
0
10
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
–20
NOISE (µV/√Hz)
–30
PSRR (dB)
–40
–50
–60
–70
3.3V
5V
5VADJ
5VADJ NR
1
0.1
–80
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
0.01
10
–20
10k
100k
图50. 输出噪声频谱密度(ILOAD = 10 mA，COUT = 1 μF)
LOAD = 500mA
LOAD = 300mA
LOAD = 100mA
LOAD = 10mA
LOAD = 1mA
–10
1k
FREQUENCY (Hz)
图47. 电源抑制比与裕量电压的关系(10 kHz，VOUT = 5 V)
0
100
LOAD CURRENT
1
–30
PSRR (dB)
–40
–50
–60
OUTPUT VOLTAGE
2
–70
–80
0
0.25
0.50
0.75
1.00
1.25
1.50
HEADROOM VOLTAGE (V)
CH1 500mA Ω
B
W
CH2 50mV
B
W
M 20µs
T 10%
A CH1
270m A
11641-045
–100
11641-042
–90
图51. 负载瞬态响应(CIN = COUT = 1 μF，
ILOAD = 1 mA至500 mA，VOUT = 1.8 V，VIN = 5 V)
图48. 电源抑制比与裕量电压的关系(100 kHz，VOUT = 5 V)
30
LOAD CURRENT
25
15
OUTPUT VOLTAGE
2
3.3V
1.8V
5V
5VADJ
5VADJ NR
5
0
0.00001
0.0001
0.001
0.01
0.1
1
ILOAD (A)
CH1 500mA Ω
B
W
CH2 50mV
B
W
M 20µs A CH1
T 10.2%
280m A
图52. 负载瞬态响应(CIN = COUT = 1 μF，
ILOAD = 1 mA至500 mA，VOUT = 3.3 V，VIN = 5 V)
图49. 输出噪声与负载电流和输出电压的关系(COUT = 1 μF)
Rev. 0 | Page 14 of 28
11641-046
10
11641-043
NOISE (µV rms)
1
20
11641-044
0
11641-041
–90
–100
ADP7105
LOAD CURRENT
INPUT VOLTAGE
1
OUTPUT VOLTAGE
2
B
W
CH2 50mV
B
W
M 20µs A CH1
T 10.2%
300m A
1
11641-047
CH1 500mA Ω
CH1 1V
图53. 负载瞬态响应(CIN = COUT = 1 μF，
ILOAD = 1 mA至500 mA，VOUT = 5 V，VIN = 7 V)
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
图56. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 500 mA，VOUT = 5 V)
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
CH2 10mV
11641-050
OUTPUT VOLTAGE
2
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-048
CH1 1V
CH1 1V
图54. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 500 mA，VOUT = 1.8 V)
B
W
B
W
M 4µs
T 9.8%
A CH4
1.56V
图57. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 1 mA，VOUT = 1.8 V)
INPUT VOLTAGE
INPUT VOLTAGE
OUTPUT VOLTAGE
2
CH2 10mV
11641-051
1
1
OUTPUT VOLTAGE
2
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-049
CH1 1V
CH1 1V
图55. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 500 mA，VOUT = 3.3 V)
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-052
1
1
图58. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 1 mA，VOUT = 3.3 V)
Rev. 0 | Page 15 of 28
ADP7105
INPUT VOLTAGE
1
CH1 1V
B
W
CH2 10mV
B
W
M 4µs
T 9.8%
A CH4
1.56V
11641-053
OUTPUT VOLTAGE
2
图59. 线路瞬态响应(CIN = COUT = 1 μF，ILOAD = 1 mA，VOUT = 5 V)
Rev. 0 | Page 16 of 28
ADP7105
工作原理
ADP7105是一款低静态电流、LDO线性稳压器，采用3.3 V
流，提高输出电压。如果反馈电压高于基准电压，PMOS器
至20 V电源供电，最大输出电流为500 mA。ADP7105满载时
件的栅极将被拉高，以便通过较少电流，降低输出电压。
静态电流典型值低至900 μA，非常适合电池供电的便携式设
ADP7105提供3种固定输出电压选项：1.8 V、3.3 V和5 V，以
备使用。室温时，关断模式下的功耗典型值为40 μA。
及可调输出版本，可通过外部分压器在1.22 V至19 V范围内
ADP7105经过优化，利用1 陶瓷电容可实现出色的瞬态性能。
设置输出电压。输出电压可根据下式设置：
VOUT = 1.22 V(1 + R1/R2)
GND
EN/
UVLO
VOUT
VREG
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
9.8µA
PGOOD
R1
V IN = 8V
PG
SENSE
OFF
R2
ON
CIN
1µF
+
R3
100kΩ
R4
100kΩ
SS
GND
EN/
UVLO
9.8µA
SHORT-CIRCUIT,
THERMAL
PROTECT
SHUTDOWN
PGOOD
R2
13kΩ
RPG
100kΩ
PG
PG
SS
V OUT = 5V
+ COUT
1µF
CSS
确保R2的值低于200 kΩ，以便将ADJ输入电流引起的输出
VOUT
VREG
EN/
UVLO
R1
40.2kΩ
图62. 典型可调输出电压应用原理图
图60. 固定输出电压型号内部框图
VIN
VOUT
ADJ
GND
11641-055
1.22V
REFERENCE
VIN
11641-075
VIN
电压误差降至最低。例如，当R1和R2都是200 kΩ时，输出
PG
电压为2.46 V。假设25时ADJ输入电流典型值为10 nA，则ADJ
输入电流引起的输出电压误差为2 mV或0.08%。
R2
ADJ
在正常工作条件下，ADP7105利用EN/UVLO引脚使能和禁用
SS
11641-056
1.22V
REFERENCE
VOUT引脚。EN/UVLO为高电平时，VOUT开启；EN/UVLO
图61. 可选输出电压型号内部框图
为低电平时，VOUT关闭。若要实现自动启动，可将EN/
UVLO接至VIN。
ADP7105内置一个基准电压源、一个误差放大器、一个反
ADP7105内置反向电流保护电路，当输出电压高于输入电压
馈分压器和一个PMOS调整管。输出电流经由PMOS调整管
时，它可防止电流通过调整元件回流。比较器检测输入电压
提供，其受误差放大器控制。误差放大器比较基准电压与
与输出电压之间的差值。当该差值超过55 mV时，PFET的本
输出端的反馈电压，并放大该差值。如果反馈电压低于基
体切换到VOUT并关闭或开路。换言之，栅极连接到VOUT。
准电压，PMOS器件的栅极将被拉低，以便通过更多电
Rev. 0 | Page 17 of 28
ADP7105
应用信息
电容选择
图64所示为0402、1 μF 、10 V、X5R电容的电容与电压偏置
输出电容
特性关系图。电容的电压稳定性受电容尺寸和电压额定值
ADP7105设计采用节省空间的小型陶瓷电容，不过只要注
影响极大。一般而言，封装较大或电压额定值较高的电
意等效串联电阻(ESR)值要求，也可以采用大多数常用电
容具有较好的稳定性。X5R电介质的温度变化率在−40至
容。输出电容的ESR会影响LDO控制环路的稳定性。为了
+85温度范围内约为~±15%，与封装或电压额定值没有函
确保ADP7105稳定工作，推荐使用至少1 μF、ESR为1 Ω或更
数关系。
1.2
小的电容。输出电容还会影响负载电流变化的瞬态响应。
采用较大的输出电容值可以改善ADP7105对大负载电流变
1.0
CAPACITANCE (µF)
化的瞬态响应。图63显示了输出电容值为1 时的瞬态响应。
LOAD CURRENT
1
0.8
0.6
0.4
OUTPUT VOLTAGE
2
0
0
2
4
6
8
VOLTAGE (V)
10
11641-058
0.2
图64. 电容与电压偏置特性的关系
CH1 500mA Ω
CH2 50mV
M 20µs
T 10%
A CH1
270m A
11641-057
考虑电容随温度、元件容差和电压的变化时，可以利用公
式1确定最差情况下的电容。
CEFF = CBIAS × (1 − TEMPCO) × (1 − TOL)
图63. 输出瞬态响应(VOUT = 1.8 V，COUT = 1 )
(1)
其中：
输入旁路电容
在VIN至GND之间连接一个1 μF电容可以降低电路对PCB布
CBIAS为工作电压下的有效电容。TEMPCO是最差情况下的
局布线的敏感性，特别是遇到长输入走线或高信号源阻抗
电容温度系数。TOL是最差情况下的元件容差。
时。如果要求输出电容大于1 μF，可选用更高的输入电容来
本例中，假定X5R电介质在−40至+85范围内的最差条件温
与其相匹配。
度系数(TEMPCO)为15%。如图64所示，在1.8 V电压下，假
输入和输出电容特性
定电容容差(TOL)为10%，CBIAS=0.94 μF。
只要符合最小电容和最大ESR要求，ADP7105可以采用任
将这些值代入公式1中可得到：
何质量优良的陶瓷电容。陶瓷电容可采用各种各样的电介
质制造，温度和所施加的电压不同时其特性也不相同。电
容必须具有足以在必要的温度范围和直流偏置条件下确保
最小电容的电介质。推荐使用额定电压为6.3 V至25 V的X5R
CEFF
因此，在选定输出电压条件下，本例中所选电容满足LDO
稳压器在温度和容差方面的最小电容要求。
或X7R电介质。Y5V和Z5U电介质的温度和直流偏置特性
为了保证ADP7105的性能，必须针对每一种应用来评估直
不佳，建议不要使用。
流偏置、温度和容差对电容性能的影响。
Rev. 0 | Page 18 of 28
ADP7105
可编程欠压闭锁(UVLO)
图65显示了EN/UVLO引脚的典型迟滞，这可以防止EN/
在正常工作条件下，ADP7105利用EN/UVLO引脚使能和禁
UVLO引脚上的噪声在经过阈值点时引起开关振荡。
用VOUT引脚。如图65所示，当EN/UVLO上的上升电压越
过上阈值时，VOUT开启。当EN/UVLO上的下降电压越过
下阈值时，VOUT关闭。EN/UVLO阈值的迟滞由与EN/
UVLO引脚串联的戴维宁等效电阻决定。
针对要求受控启动的应用，ADP7105提供可编程软启动功
能。可编程软启动可以降低启动时的涌入电流并提供电压时
序控制。若要实现软启动，应在SS与GND之间连接一个小型
2.0
陶瓷电容。启动时，1 μA 电流源对此电容充电。ADP7105的
1.8
启动输出电压受SS引脚电压的限制，平稳地上升至标称输
1.6
出电压。软启动时间计算公式如下：
1.4
tSS = VREF × (CSS/ISS)
1.2
VOUT, EN/UVLO RISE
VOUT, EN/UVLO FALL
其中：
0.8
tSS为软启动延迟。
0.6
VREF为1.22 V基准电压。
0.4
CSS为SS和GND之间的软启动电容。
0.2
ISS为SS提供的电流(1 μA) 。
0
1.00
1.25
1.50
1.75
2.00
2.25
2.50
2.75
3.00
EN/UVLO (V)
当ADP7105禁用(通过将EN驱动至低电平)时，软启动电容
通过内部5 Ω电阻放电至GND。
图65. 对EN/UVLO引脚工作方式的典型VOUT响应
7
上下阈值是用户可编程的，可以利用两个电阻来设置。当
EN/UVLO引脚电压低于1.23 V时，LDO禁用。当EN/UVLO
迟滞电流以提升电压，从而提供阈值迟滞。通常由两个外
部电阻设置LDO的最小工作电压。R1和R2电阻的值可通过
下式确定：
R1 = VHYS
R2 = 1.23 V × R1/(VIN − 1.23 V)
EN
OUTPUT VOLTAGE (V)
引脚电压跃迁至1.23 V以上时，LDO使能，该引脚提供10 μA
6
5
0nF
2
1
VHYS为所需的EN/UVLO迟滞电平。
0
在图66所示的例子中，使能阈值为2.46 V，迟滞为1 V。
OFF
ON
C IN +
1µF
R1
100kΩ
R2
100kΩ
VIN
VOUT
SENSE
+C
OUT
1µF
V OUT = 5V
100kΩ
EN/
UVLO
PG
PG
GND SS
C SS
11641-059
V IN = 8V
0
5
10
TIME (ms)
迟滞也可以通过在EN/UVLO引脚上串联一个电阻来实现。
图66. EN/UVLO引脚的典型分压器
Rev. 0 | Page 19 of 28
10nF
3
其中：
VIN为所需的开启电压。
6.8nF
2.7nF
4
图67. 典型启动性能
15
11641-061
1.0
11641-060
VOUT (V)
软启动功能
ADP7105
电源良好特性
ADP7105可调型号的降噪特性
ADP7105提供一个电源良好引脚(PG)来指示输出的状态。此
开漏输出需要一个外部上拉电阻连接至VIN或VOUT。如果
器件处于关断模式、限流模式或热关断，或者如果VOUT降至
标称输出电压的90%以下，电源良好引脚(PG)将立即变为低
电平。软启动期间，电源良好信号的上升阈值为标称输出
电压的93.5%。
固定输出ADP7105的超低输出噪声特性是通过如下方法实
当ADP7105有足够的输入电压来开启内部PG晶体管时，此
开漏输出保持低电平。PG晶体管通过一个上拉电阻端接至
VOUT或VIN。
当此电压上升时，电源良好精度为稳压器标称输出电压的
93.5%；当此电压下降时，跳变点为标称输出电压的90.8%。
如果VOUT降至标称输出电压的90.8%以下，则表明稳压器输
入电压关断或受到干扰，从而触发电源不良信号。
现的：LDO误差放大器保持单位增益，并设置基准电压等
于输出电压。这种架构不适用于可调输出电压LDO稳压
器。可调输出ADP7105采用更为传统的架构，其中基准电
压为固定值，误差放大器增益与输出电压成函数关系。传
统LDO架构的缺点是输出电压噪声与输出电压成比例。
可以对可调LDO电路稍加修改，以将输出电压噪声降低到
与固定输出ADP7105接近的水平。图70所示的电路在输出
电压设置电阻分压器上增加了2个元件：CNR和RNR，它们与
RFB1并联，用以降低误差放大器的交流增益。选择RNR等于
RFB2，从而将误差放大器的交流增益限制在约6 dB。实际增
益为RNR和RFB1的并联组合除以RFB2，这可以确保误差放大
器始终以大于1的增益工作。
当VOUT降至90.8%以下时，正常关断将导致电源良好信号变
为低电平。
选择的CNR应使得在频率为50 Hz至100 Hz时，CNR的电抗等
图68和图69显示了整个温度范围内的典型电源良好上升和下
降阈值。
流增益比直流增益低3 dB。
5
V IN = 8V
–40°C
–5°C
+25°C
+85°C
+125°C
OFF
PG (V)
4
CIN
1µF
R3
ON 100kΩ
R4
100kΩ
+
VIN
ADJ
R FB1
40.2kΩ
R FB2
13kΩ
EN/
UVLO
GND
3
VOUT
V OUT = 5V
+ COUT
1µF
+ C NR
100nF
R NR
13kΩ
RPG
100kΩ
PG
PG
SS
CSS
2
11641-064
6
于RFB1 − RNR。此电容值设置的频率将使得误差放大器的交
图70. 更改可调输出LDO稳压器以降低噪声
可调LDO稳压器的噪声可通过下式计算，计算时假定固定
1
输出LDO的噪声约为15 μV：
4.3
4.4
4.5
4.6
4.7
4.8
4.9
5.0
VOUT (V)
11641-062
0
4.2



1
 / 13 kΩ 
15 μV × 1 +  

 1/13 kΩ + 1/ 40.2 kΩ




图68. 典型电源良好阈值与输出电压和温度的关系(VOUT 上升)
6
5
基于图70所示的元件值，ADP7105具有下列特性：
–40°C
–5°C
+25°C
+85°C
+125°C
•
•
•
•
•
•
3
2
1
0
4.2
4.3
4.4
4.5
4.6
VOUT (V)
4.7
4.8
4.9
5.0
11641-063
PG (V)
4
直流增益：4.09 (12.2 dB)
3 dB滚降频率：59 Hz
高频交流增益：1.76 (4.89 dB)
降噪系数：1.33 (2.59 dB)
无降噪功能的ADP7105可调LDO的RMS噪声：27.8
有降噪功能的ADP7105可调LDO的RMS噪声(假定固定电
压选项为15 )：19.95
图69. 典型电源良好阈值与输出电压和温度的关系(VOUT 下降)
Rev. 0 | Page 20 of 28
ADP7105
限流和热过载保护
的参数。这些参数包括环境温度、功率器件的功耗、结与
ADP7105内置限流和热过载保护电路，可防止功耗过大导
周围空气之间的热阻(θJA)。θJA值取决于所用的封装填充物
致受损。当输出负载达到775 mA(典型值)时，限流电路就会
和将封装GND引脚焊接到PCB所用的覆铜数量。
起作用。当输出负载超过775 mA时，输出电压会被降低，以
表6给出了各种PCB覆铜尺寸时8引脚SOIC和8引脚LFCSP封
保持恒定的电流限制。随着输出电压下降，电流折返至大
约50 mA，以最大程度降低LDO稳压器内部的发热量。
装的典型θJA值。表7给出了8引脚SOIC和8引脚LFCSP封装
的典型ΨJB值(含PCB面积)。
热过载保护电路将结温限制在150 °C(典型值)以下。在极端
表6. 典型θJA值
条件下(即高环境温度和/或高功耗)，当结温开始升至150 °C
以上时，输出就会关闭，从而将输出电流降至0。当结温
降至135 °C以下时，输出又会开启，输出电流恢复为正常工
作值。
考虑VOUT至地发生负载短路的情况。首先，ADP7105的
限流功能起作用，因此，仅有775 mA电流传导至短路电路。
覆铜面积(mm2)
251
100
500
1000
6400
如果结的自发热量足够大，使其温度升至150 °C以上，热关
1
断功能就会激活，输出关闭，输出电流降至0。当结温冷
表7. 典型ΨJB值(含PCB面积)
却下来并降至135以下时，输出开启，将775 mA电流传导至
模型
8引脚 LFCSP1
8引脚 SOIC
短路路径中，再次导致结温升至150 °C以上。结温在135 °C
至150 °C范围内的热振荡导致电流在775 mA和0 mA之间振
LFCSP
165.1
125.8
68.1
56.4
42.1
器件焊接在最小尺寸引脚走线上。
ΨJB (°C/W)
15.1
31.3
荡；只要输出端存在短路，振荡就会持续下去。
1
限流和热过载保护旨在保护器件免受偶然过载条件影响。
ADP7105的结温可通过下式计算：
为保证器件稳定工作，必须从外部限制器件的功耗，使结
温不会超过125 °C。
TJ = TA + (PD × θJA)
其中：
散热考虑
TA是环境温度。
在输入至输出电压差很小的应用中，ADP7105不会产生很
多热量。然而，在环境温度很高和/或输入电压很大的应用
注意，LFCSP封装的ΨJB值包括PCB面积，该PCB面积通过裸露焊盘用作散
热器，而表4中的数值依据JEDEC标准。
PD为芯片的功耗，计算公式如下：
PD = [(VIN − VOUT) × ILOAD] + (VIN × IGND)
结温125 °C。
其中：
当结温超过150°C时，稳压器进入热关断模式。只有当结
ILOAD为负载电流。
此，为了保证器件在所有条件下具有可靠性能，必须对具
(2)
θJA为结至环境热阻。
中，封装发出的热量可能非常大，导致芯片结温超过最高
温降至135°C以下时，它才会恢复，以防永久性受损。因
θJA (°C/W)
SOIC
167.8
111
65.9
56.1
45.8
(3)
VIN和VOUT分别为输入和输出电压。
IGND为接地电流。
体应用进行热分析。芯片的结温为环境温度与功耗所引起
接地电流引起的功耗相当小，可忽略不计。因此，结温的
的封装温升之和，如公式2所示。
计算公式可简化为：
为保证器件可靠工作，ADP7105的结温不得超过125°C。为
确保结温低于此最高结温，用户需要注意会导致结温变化
TJ = TA + {[(VIN − VOUT) × ILOAD] × θJA}
(4)
如公式4所示，针对给定的环境温度、输入与输出电压差
和连续负载电流，需满足PCB的最小覆铜尺寸要求，以确保
结温不升至125 °C以上。图71至图76显示了不同环境温度、
功耗和PCB覆铜面积下的结温计算结果。
Rev. 0 | Page 21 of 28
145
135
135
125
125
115
105
95
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
2.2
2.4
TOTAL POWER DISSIPATION (W)
85
75
65
55
6400mm 2
500mm 2
25mm 2
TJ MAX
45
35
25
0
0.2
0.4
0.6
130
130
JUNCTION TEMPERATURE (°C)
140
120
110
100
90
80
70
6400mm 2
500mm 2
25mm 2
TJ MAX
60
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
70
50
6400mm 2
500mm 2
25mm 2
TJ MAX
0
0.2
0.4
JUNCTION TEMPERATURE (°C)
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
0.6
0.7
TOTAL POWER DISSIPATION (W)
0.6
0.8
1.0
1.2
1.4
1.6
1.8
TOTAL POWER DISSIPATION (W)
0.8
0.9
1.0
125
115
105
95
85
6400mm 2
500mm 2
25mm 2
TJ MAX
75
11641-067
JUNCTION TEMPERATURE (°C)
115
0.5
2.4
图75. SOIC，TA = 50°C
125
0.4
2.2
80
135
0.3
2.0
90
135
0.2
1.8
100
145
0.1
1.6
110
145
0
1.4
120
图72. LFCSP，TA = 50°C
65
1.2
60
11641-066
JUNCTION TEMPERATURE (°C)
140
0
1.0
图74. SOIC，TA = 25°C
图71. LFCSP，TA = 25°C
50
0.8
TOTAL POWER DISSIPATION (W)
11641-069
0
95
图73. LFCSP，TA = 85°C
65
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
TOTAL POWER DISSIPATION (W)
图76. SOIC，TA = 85°C
Rev. 0 | Page 22 of 28
0.8
0.9
1.0
11641-070
25
115
105
11641-068
JUNCTION TEMPERATURE (°C)
145
11641-065
JUNCTION TEMPERATURE (°C)
ADP7105
ADP7105
140
在已知板温的情况下，可以利用热特性参数(ΨJB)来估算结
温上升情况(见图77和图78)。最高结温(TJ)可由板温度(TB)
(5)
8引脚LFCSP封装的Ψ JB典型值为15.1 °C/W，8引脚SOIC封
装则为31.3 °C/W(见表7)。
140
80
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
100
0
80
0.5
1.0
1.5
2.0
图78. SOIC封装
60
40
TB = 25°C
TB = 50°C
TB = 65°C
TB = 85°C
TJ MAX
20
0
0
2.5
TOTAL POWER DISSIPATION (W)
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0
TOTAL POWER DISSIPATION (W)
11641-071
JUNCTION TEMPERATURE (TJ)
120
100
图77. LFCSP封装
Rev. 0 | Page 23 of 28
3.0
3.5
11641-072
TJ = TB + (PD × ΨJB)
120
JUNCTION TEMPERATURE (TJ)
和功耗(PD)通过下式计算：
ADP7105
印刷电路板布局考虑
通过增加ADP7105引脚处的覆铜用量，可改善封装的散热
性能。但是，如表6所示，这种增加存在效益递减的现
象，当覆铜量达到某一数量点后，再继续增加覆铜的用量
并不会带来明显的散热效益。
11641-074
输入电容应尽可能靠近VIN和GND引脚放置。输出电容应
尽可能靠近VOUT和GND引脚放置。在板面积受限的情况
下，采用0805或0603尺寸的电容和电阻可实现最小尺寸解
决方案。
11641-073
图80. SOIC PCB布局示例
图79. LFCSP PCB布局示例
Rev. 0 | Page 24 of 28
ADP7105
外形尺寸
2.48
2.38
2.23
3.10
3.00 SQ
2.90
8
5
EXPOSED
PAD
INDEX
AREA
4
TOP VIEW
SEATING
PLANE
0.30
0.25
0.18
0.20 MIN
PIN 1
INDICATOR
(R 0.2)
1
BOTTOM VIEW
0.80 MAX
0.55 NOM
0.80
0.75
0.70
1.74
1.64
1.49
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
0.50 BSC
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
02-05-2013-B
0.50
0.40
0.30
COMPLIANT TO JEDEC STANDARDS MO-229-WEED-4
图81. 8引脚引线框芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双列引脚
(CP-8-5)
图示尺寸单位：mm
5.00
4.90
4.80
3.098
0.356
5
1
4
6.20
6.00
5.80
4.00
3.90
3.80
2.41
0.457
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
BOTTOM VIEW
1.27 BSC
3.81 REF
TOP VIEW
1.65
1.25
1.75
1.35
SEATING
PLANE
0.51
0.31
0.50
0.25
0.10 MAX
0.05 NOM
COPLANARITY
0.10
8°
0°
45°
0.25
0.17
1.04 REF
1.27
0.40
COMPLIANT TO JEDEC STANDARDS MS-012-A A
图82. 8引脚标准小型封装，带裸露焊盘[SOIC_N_EP]
窄体(RD-8-2)
图示尺寸单位：mm
Rev. 0 | Page 25 of 28
06-03-2011-B
8
ADP7105
订购指南
型号1
ADP7105ACPZ-1.8-R7
ADP7105ACPZ-3.3-R7
ADP7105ACPZ-5.0-R7
ADP7105ACPZ-R2
ADP7105ACPZ-R7
ADP7105ARDZ-1.8
ADP7105ARDZ-1.8-R7
ADP7105ARDZ-3.3
ADP7105ARDZ-3.3-R7
ADP7105ARDZ-5.0
ADP7105ARDZ-5.0-R7
ADP7105ARDZ
ADP7105ARDZ-R7
1
温度范围
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
−40°C至+125°C
输出电压(V)
1.8
3.3
5
可调
可调
1.8
1.8
3.3
3.3
5
5
可调
可调
Z = 符合RoHS标准的器件。
Rev. 0 | Page 26 of 28
封装描述
8引脚 LFCSP_WD
8引脚 LFCSP_WD
8引脚 LFCSP_WD
8引脚 LFCSP_WD
8引脚 LFCSP_WD
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
8引脚 SOIC_N_EP
封装选项
CP-8-5
CP-8-5
CP-8-5
CP-8-5
CP-8-5
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
RD-8-2
标识
LNS
LNT
LNU
LNV
LNV
ADP7105
注释
Rev. 0 | Page 27 of 28
ADP7105
注释
©2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11641sc-0-7/13(0)
Rev. 0 | Page 28 of 28