日本語版

ゲイン設定可能（G＝1、2、4、8）な
10MHz、20V/µsのiCMOS®計装アンプ
AD8251
機能ブロック図
特長
小型パッケージ：10ピンMSOP
ゲイン設定可能：1、2、4、8
ゲインをデジタルまたはピンにより設定
広い電源電圧範囲：±5∼±15V
優れたDC性能
高CMRR：最小98dB、G＝8
低ゲイン・ドリフト：最大10ppm/℃
低オフセット・ドリフト：最大1.8µV/℃、G＝8
優れたAC性能
高速セトリング時間：0.001%までで最大785ns
高スルーレート：最小20V/µs
低歪み：1kHzでTHD＝−110dB、振幅10V
周波数全域で高CMRR：50kHzまで最小80dB
低ノイズ：最大18nV/ Hz 、G＝10
低消費電力：4mA
DGND WR
2
A1
A0
5
4
6
LOGIC
–IN 1
7
OUT
+IN 10
8
3
9
+V S
–V S
REF
06287-001
AD8251
図1
アプリケーション
25
データ・アクイジション
バイオメディカル分析
テストおよび計測
20
G=8
15
G=4
G=2
5
G=1
0
–5
–10
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
図2.
表1.
AD82201
AD8221
High
Mil
Low
Voltage Grade Power
AD6231
AD628
1
AD8553 AD629
AD8222
1
AD8224
1
ゲインの周波数特性
計装／差動アンプの分類
High
Low
Performance Cost
AD8251のユーザ・インターフェースはパラレル・ポートから
構成されており、ユーザは2 種類の方法でゲインを設定するこ
とができます（図1の機能ブロック図を参照）
。バスを介して送
___
信される2ビット・ワードは、WR入力を使ってラッチできます。
また、トランスペアレント・ゲイン・モードを使用して、ゲイ
ン・ポートのロジック・レベルの状態でゲインを決めることも
できます。
10
06287-002
AD8251 は、GΩ 入力インピーダンス、低出力ノイズ、低歪み
の特性を持つデジタル・プログラマブル・ゲイン計装アンプ
（PGIA）であるため、センサとのインターフェースや高速サン
プリング・レートのA/Dコンバータ（ADC）の駆動に最適です。
このデバイスは、 10MHz の広帯域幅、− 110dB の低 THD 、
785ns（max）の高速セトリング時間（0.001%）を持っていま
す。オフセット・ドリフトおよびゲイン・ドリフトは、G＝8で
それぞれ1.8µ V/℃および10ppm/℃です。本製品は広い入力同
相電圧範囲だけではなく、DCから50kHzまで80dB（G＝1）と
いう優れたCMRR（同相ノイズ除去）性能も持っています。高
精度の DC 性能と高速機能の組み合わせにより、データ・アク
イジション向けの最適な選択肢になっています。また、このモ
ノリシック・ソリューションは、設計および製造を簡素化し、
内部抵抗と内部アンプとの高い整合性を維持することにより計
測性能を向上させます。
G A IN ( dB)
概要
Digital
Gain
AD620 AD6271 AD82311
AD621
AD8250
AD524
AD85551
AD526
AD85561
AD624
AD85571
レールtoレール出力
AD8251 は 10 ピン MSOP パッケージを採用しており、− 40 ∼
＋85℃の温度範囲で仕様が規定されています。本製品は、サイ
ズや集積度が重視されるアプリケーションの優れたソリュー
ションとなります。
REV. 0
アナログ・デバイセズ株式会社
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2007 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
AD8251
目次
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
タイミング図. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
最大消費電力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
ピン配置とピン機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ゲインの選択. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
電源レギュレーションとバイパス. . . . . . . . . . . . . . . . . . . . . 18
入力バイアス電流のリターン・パス. . . . . . . . . . . . . . . . . . . 18
入力保護. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
リファレンス・ピン. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
同相入力電圧範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
レイアウト. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
RF干渉 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
A/Dコンバータの駆動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
差動出力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
マイクロコントローラによるゲインの設定. . . . . . . . . . . . . 21
データ・アクイジション. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
改訂履歴
―Revision 0: Initial Version
5/07―
―2―
REV. 0
AD8251
仕様
特に指定のない限り、＋VS＝＋15V、−VS＝−15V、VREF＝0V@TA＝25℃、G＝1、RL＝2kΩ。
表2
Parameter
COMMON-MODE REJECTION RATIO (CMRR)
CMRR to 60 Hz with 1 kΩ Source Imbalance
G=1
G=2
G=4
G=8
CMRR to 50 kHz
G=1
G=2
G=4
G=8
Conditions
Min
Typ
80
86
94
98
94
104
105
105
INPUT CURRENT
Input Bias Current
Over Temperature
Average TC
Input Offset Current
Over Temperature
Average TC
DYNAMIC RESPONSE
Small Signal –3 dB Bandwidth
G=1
G=2
G=4
G=8
Settling Time 0.01%
G=1
G=2
G=4
G=8
REV. 0
Unit
+IN = –IN = –10 V to +10 V
dB
dB
dB
dB
+IN = –IN = –10 V to +10 V
80
84
86
86
NOISE
Voltage Noise, 1 kHz, RTI
G=1
G=2
G=4
G=8
0.1 Hz to 10 Hz, RTI
G=1
G=2
G=4
G=8
Current Noise, 1 kHz
Current Noise, 0.1 Hz to 10 Hz
VOLTAGE OFFSET
Offset RTI VOS
Over Temperature
Average TC
Offset Referred to the Input vs. Supply (PSR)
Max
dB
dB
dB
dB
nV/
nV/
nV/
nV/
2.5
2.5
1.8
1.2
µV p-p
µV p-p
µV p-p
µV p-p
pA/ Hz
pA p-p
±200 + 600/G
±260 + 900/G
±1.2 + 5/G
±6 + 20/G
µV
µV
µV/℃
µV/V
30
40
400
30
30
160
nA
nA
pA/℃
nA
nA
pA/℃
5
60
G = 1, 2, 4, 8
T = –40℃ to +85℃
T = –40℃ to +85℃
VS = ±5 V to ±15 V
5
T = –40℃ to +85℃
T = –40℃ to +85℃
5
T = –40℃ to +85℃
T = –40℃ to +85℃
10
10
8
2.5
Hz
Hz
Hz
MHz
MHz
MHz
MHz
ΔOUT = 10 V step
615
460
460
625
―3―
Hz
40
27
22
18
ns
ns
ns
ns
AD8251
Parameter
Conditions
Max
Unit
G=1
785
ns
G=2
700
ns
G=4
700
ns
G=8
770
ns
Settling Time 0.001%
Min
Typ
ΔOUT = 10 V step
Slew Rate
G=1
20
V/µs
G=2
30
V/µs
G=4
30
V/µs
G=8
30
Total Harmonic Distortion + Noise
f = 1 kHz, RL = 10 kΩ, ±10V,
G = 1, 10 Hz to 22 kHz bandpass filter
V/µs
–110
dB
GAIN
Gain Range
G = 1, 2, 4, 8
Gain Error
OUT = ±10 V
1
G=1
G = 2, 4, 8
Gain Nonlinearity
8
V/V
0.03
%
0.04
%
OUT = –10 V to +10 V
G=1
RL = 10 kΩ, 2 kΩ, 600 Ω
9
ppm
G=2
RL = 10 kΩ, 2 kΩ, 600 Ω
12
ppm
G=4
RL = 10 kΩ, 2 kΩ, 600 Ω
12
ppm
15
ppm
10
ppm/℃
RL = 10 kΩ, 2 kΩ, 600 Ω
G=8
Gain vs. Temperature
All gains
3
INPUT
Input Impedance
Differential
1||2pF
Common Mode
GΩ||pF
1||2pF
GΩ||pF
Input Operating Voltage Range
VS = ±5 V to ±15 V
–VS + 1.5
+VS – 1.5
V
Over Temperature
T = –40℃ to +85℃
–VS + 1.6
+VS – 1.7
V
–13.5
+13.5
V
+13.5
V
OUTPUT
Output Swing
Over Temperature
T = –40℃ to +85℃
–13.5
Short-Circuit Current
37
mA
REFERENCE INPUT
RIN
20
IIN
+IN, –IN, REF = 0
Voltage Range
kΩ
1
–VS
Gain to Output
+VS
1 ± 0.0001
µA
V
V/V
DIGITAL LOGIC
Digital Ground Voltage, DGND
Referred to GND
–VS + 4.25
Digital Input Voltage Low
Referred to GND
DGND
Digital Input Voltage High
Referred to GND
2.8
Digital Input Current
Gain Switching Time
tSU
0
+VS – 2.7
V
2.1
V
+VS
V
1
1
µA
325
See Figure 3 timing diagram
ns
20
ns
tHD
10
ns
__
tWR
-LOW
t__
20
ns
40
ns
WR-HIGH
―4―
REV. 0
AD8251
Parameter
Conditions
Min
Typ
Max
Unit
POWER SUPPLY
Operating Range
±5
Quiescent Current, +IS
Quescent Current, –IS
Over Temperature
±15
V
4.1
4.5
mA
3.7
4.5
mA
4.5
mA
+85
℃
T = –40℃ to +85℃
TEMPERATURE RANGE
Specified Performance
1
–40
ゲイン変化の全時間は、出力が変化する時間とセトリングする時間を加算したものです。
タイミング図
tWR-HIGH
tWR-LOW
WR
tHD
06287-003
tSU
A0, A1
図3.
REV. 0
ラッチ・ゲイン・モードのタイミング図（「ラッチ・ゲイン・モードのタイミング」を参照）
―5―
AD8251
絶対最大定格
表3
合計駆動電力と負荷電力の差が、パッケージ内で消費される駆
動電力です。
Parameter
Rating
Supply Voltage
±17 V
Power Dissipation
See Figure 4
PD ＝ Quiescent Power＋( Total Drive Power−Load Power )
PD ＝ (VS × I S ) ＋
1
Output Short-Circuit Current
Indefinite
Common-Mode Input Voltage
±VS
Differential Input Voltage
±VS
Digital Logic Inputs
±VS
Storage Temperature Range
–65℃ to +125℃
Operating Temperature Range2
–40℃ to +85℃
Lead Temperature (Soldering 10 sec)
300℃
Junction Temperature
140℃
θJA (4-Layer JEDEC Standard Board)
112℃/W
VS
2
×
VOUT
VOUT 2
−
RL
RL
RLが−VSを基準とする単電源動作の場合、最悪時はVOUT＝V S /2
となります。
空気流があると放熱効果が良くなりθJAが小さくなります。また、
メタル・パターン、スルー・ホール、グラウンド・プレーン、
電源プレーンからパッケージ・ピンへ直接接続されるメタルが
増えた場合にも、θJAが小さくなります。
図 4 は、 JEDEC 規格 4 層ボードにおける、パッケージ内での安
全な最大消費電力と周辺温度の関係です。
Package Glass Transition Temperature 140℃
2.00
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
最大消費電力
AD8251パッケージでの安全な最大消費電力は、チップのジャ
ンクション温度（TJ）の上昇によって制限されます。チップを
1.75
1.50
1.25
1.00
0.75
0.50
0.25
0
–40
プラスチック封止すると、局所的にジャンクション温度に到達
します。約140℃のガラス転移温度で、プラスチックの属性が
変わります。この温度規定値を一時的にせよ超えた場合は、
パッケージからチップに加えられる応力が変化し、AD8251の
パラメータ性能が永久的に変化することがあります。140℃の
ジャンクション温度を長時間超えると、シリコン・デバイス内
に変化が発生し、故障の原因になることがあります。
パッケージとPCボードの自然空冷時の熱特性（θJA）、周辺温度
（TA）、パッケージ内の合計消費電力（PD）によって、チップの
ジャンクション温度が決定されます。ジャンクション温度は次
式で計算されます。
TJ＝TA＋(PD×θJA)
パッケージ内の消費電力（PD）は、静止消費電力と、全出力で
の負荷駆動により発生するパッケージ内の消費電力との和にな
ります。静止電力は、電源ピン間の電圧（VS）に静止電流（IS）
を乗算して計算されます。負荷（RL）は電源中央値を基準にす
ると、合計駆動電力はVS/2×IOUTになり、この電力がパッケー
ジ内と負荷（VOUT×IOUT）とで消費されます。
―6―
–20
0
20
40
60
80
AMBIENT TEMPERATURE (°C)
図4.
100
120
06287-004
負荷は電源中央値を基準とします。
2
規定の性能は−40∼＋85℃の温度範囲の場合です。＋125℃までの性能については、
「代表的な性能特性」を参照してください。
MA XIMUM PO WE R DISSIPA T IO N ( W)
1
周辺温度 対 最大消費電力
ESDに関する注意
ESD（静電放電）の影響を受けやすいデバイス
です。電荷を帯びたデバイスや回路ボードは、
検知されないまま放電することがあります。本
製品は当社独自の特許技術であるESD保護回路
を内蔵してはいますが、デバイスで高エネル
ギーの静電放電が発生した場合、損傷を生じる
可能性があります。性能劣化や機能低下を防止
するため、ESDに対して適切な予防措置をとる
ことが推奨されます。
REV. 0
AD8251
–IN 1
10
+IN
9
REF
TOP VIEW
A0 4 (Not to Scale)
8
+V S
7
OUT
A1 5
6
WR
DGND 2
AD8251
–V S 3
図5.
表4.
06287-005
ピン配置とピン機能の説明
10ピンMSOP（RM-10）のピン配置
ピン機能の説明
ピン番号
名前
説明
1
–IN
反転入力端子。真の差動入力
2
DGND
デジタル・グラウンド
3
–VS
負電源端子
4
A0
ゲイン設定ピン（LSB）
5
ゲイン設定ピン（MSB）
6
A1
___
WR
7
OUT
出力端子
8
+VS
正電源端子
9
REF
リファレンス電圧端子
10
+IN
非反転入力端子。真の差動入力
REV. 0
書込みイネーブル
―7―
AD8251
代表的な性能特性
特に指定のない限り、TA@25℃、+VS＝+15V、−VS＝−15V、RL＝10kΩ。
2700
800
2400
700
1500
1200
900
600
500
400
300
600
200
300
100
0
–120
–90
–60
–30
0
30
60
90
120
CMRR (µV/V)
図6.
06287-009
NUMBE R O F UNITS
1800
0
06287-006
NUMBER O F UNIT S
2100
–30
–20
–10
0
10
20
30
INPUT OFFSET CURRENT (nA)
代表的なCMRR分布（G＝1）
図9.
代表的な入力オフセット電流分布
90
80
500
NO ISE ( n V / Hz)
300
200
60
50
G=1
40
30
G=2
G=4
20
100
G=8
06287-010
NUMBE R OF UNIT S
70
400
10
–200
–100
0
100
200
INPUT OFFSET VOLTAGE, V OSI , RTI (µV)
図7.
0
06287-007
0
1
10
100
1k
100k
10k
FREQUENCY (Hz)
代表的なオフセット電圧分布（VOSI）
図10.
電圧スペクトル密度の周波数特性
600
400
2µV/DIV
0
–30
–20
–10
0
10
20
INPUT BIAS CURRENT (nA)
図8.
30
1s/DIV
06287-011
200
06287-008
NUMBE R O F UNITS
800
図11.
代表的な入力バイアス電流分布
―8―
0.1∼10Hz時の入力換算電圧ノイズ（G＝1）
REV. 0
AD8251
150
130
G=4
PS R R ( d B )
110
90
G=2
G=1
70
G=8
50
06287-016
30
06287-012
1s/DIV
1.25µV/DIV
10
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
図12.
0.1∼10Hz時の入力換算電圧ノイズ（G＝8）
図15.
正電源PSRRの周波数特性（RTI）
150
18
16
130
14
G=4
PS R R ( d B )
NOISE ( pA / Hz)
110
12
10
8
G=8
90
70
G=1
6
50
4
G=2
2
0
1
10
100
1k
10
10
100k
10k
06287-017
06287-013
30
100
1k
図13.
10k
100k
1M
FREQUENCY (Hz)
FREQUENCY (Hz)
図16.
電流ノイズ・スペクトル密度の周波数特性
負電源PSRRの周波数特性（RTI）
20
INPUT BIA S CURRENT ( n A )
15
IB +
10
5
IB –
0
IOS
1s/DIV
–10
–60
06287-019
140pA/DIV
06287-014
–5
–40
–20
0
20
40
60
80
100
120
140
TEMPERATURE (ºC)
図14.
REV. 0
0.1∼10Hz時の電流ノイズ
図17.
―9―
入力バイアス電流とオフセット電流の温度特性
AD8251
140
25
G=4
V S = ±15V
V IN = 200m Vp-p
RLOAD = 2kΩ
G=8
20
G=8
120
15
G=2
G A IN ( dB)
CMRR ( dB)
G=4
100
80
10
G=2
5
G=1
G=1
0
60
40
10
100
1k
10k
100k
06287-023
06287-020
–5
–10
1k
1M
10k
100k
図18.
1M
100M
10M
FREQUENCY (Hz)
FREQUENCY (Hz)
CMRRの周波数特性
図21.
ゲインの周波数特性
40
140
30
NO NL INE A RIT Y ( 10ppm/DIV )
120
CMRR ( dB)
G=8
100
G=4
G=2
80
G=1
20
10
0
–10
–20
60
40
10
100
1k
10k
100k
–40
–10
1M
06287-024
06287-021
–30
–8
–6
–4
図19.
–2
0
2
4
6
8
10
OUTPUT VOLTAGE (V)
FREQUENCY (Hz)
CMRRの周波数特性（1kΩ信号源不平衡）
図22.
ゲイン非直線性（G＝1、RL＝10kΩ、2kΩ、600Ω）
40
15
30
NO NL INE A RIT Y ( 10ppm/DIV )
10
0
–5
–10
–30
–10
10
30
50
70
90
110
10
0
–10
–20
–40
–10
130
–8
–6
–4
–2
0
2
4
6
8
10
OUTPUT VOLTAGE (V)
TEMPERATURE (°C)
図20.
06287-025
–15
–50
20
–30
06287-022
Δ CMRR ( µV /V )
5
CMRRの温度特性（G＝1）
図23.
― 10 ―
ゲイン非直線性（G＝2、RL＝10kΩ、2kΩ、600Ω）
REV. 0
AD8251
40
16
0V, +13.5V
–13V, +13.5V
12
COMMON-MODE V OL T A G E ( V )
20
10
0
–10
–20
06287-026
–40
–10
–8
–6
–4
–2
0
2
4
6
8
V S ±15V
8
–4V, +4V
–4
–4V, –3.9V
0V, –3.9V
–16
–16
10
0V, –13.5V
–13V, –13.1V
–12
–8
–4
0
ゲイン非直線性（G＝4、RL＝10kΩ、2kΩ、600Ω）
図27.
16
12
+V S
+125°C
20
10
0
–10
–20
–40
–10
06287-027
–30
–8
–6
–4
–2
0
2
4
6
8
–1
+25°C
+2
–40°C
+25°C
+1
–V S
10
–40°C
–2
+125°C
4
6
8
OUTPUT VOLTAGE (V)
06287-030
INPUT V O L T A G E ( V )
RE FE RRE D TO SUPPL Y V O L T A G E S
NO NL INE A RIT Y ( 10ppm/DIV )
8
出力電圧 対 入力同相電圧範囲（G＝8）
+85°C
+85°C
10
12
14
16
SUPPLY VOLTAGE (±VS )
ゲイン非直線性（G＝8、RL＝10kΩ、2kΩ、600Ω）
図28.
電源電圧 対 入力電圧限界値
（G＝1、VREF＝0V、RL＝10kΩ）
15
16
0V, +13.5V
+VS
–14.2V, +7.1V
+14V, +7V
0V, ±15V
10
8
0V, +3.85V
–4V, +2.2V
4
CURRE NT ( mA )
COMMON-MODE V OL T A GE ( V )
+13V, –13.5V
4
OUTPUT VOLTAGE (V)
30
12
+4V, –4V
–8
–12
40
図25.
+4V, +3.9V
V S = ±5V
0
OUTPUT VOLTAGE (V)
図24.
0V, +4V
4
06287-029
–30
+13V, +13V
+4V, +2V
V S = ±5V
0
–4V, –2V
–4
+4V, –2V
0V, –3.9V
FAULT CONDITION
(OVER DRIVEN INPUT)
G=8
5
FAULT CONDITION
(OVER DRIVEN INPUT)
G=8
+IN
0
–IN
–5
–8
–16
–16
–14.2V, –7.1V
06287-028
–10
–12
+14V, –7V
0V, –13.5V
–12
–8
–4
0
4
8
12
–15
–16
16
REV. 0
–12
–8
–4
0
4
8
12
16
DIFFERENTIAL INPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
図26.
–VS
06287-031
NO NL INE A RIT Y ( 10ppm/DIV )
30
出力電圧 対 入力同相電圧範囲（G＝1）
図29.
― 11 ―
入力電圧 対 故障電流（G＝8、RL＝10kΩ）
AD8251
+V S
+V S
–0.6
+125°C
–0.8
–1.0
–40°C
+25°C
+25°C
–40°C
+1.0
+0.8
+0.6
+85°C
+0.4
+125°C
+0.2
4
6
8
10
12
14
+125°C
–0.8
–1.2
+25°C
–40°C
–1.6
–2.0
+2.0
–40°C
+1.6
+25°C
+1.2
+0.8
+125°C
+0.4
–V S
16
+85°C
4
6
8
SUPPLY VOLTAGE (±VS )
図30.
06287-035
+85°C
O UT PUT V O L TA G E SWING ( V )
RE FE RRED T O SUPPL Y V OL T A G E S
–0.4
–V S
+85°C
–0.4
06287-032
O UT PUT V O L T A G E SWING ( V )
RE FE RRE D TO SUPPL Y V O L T A G E S
–0.2
10
12
14
16
OUTPUT CURRENT (mA)
電源電圧 対 出力電圧振幅（G＝8、RL＝2kΩ）
図33.
出力電流 対 出力電圧振幅
+V S
NO
LOAD
+125°C
+85°C
–0.4
47pF
100pF
–0.6
–0.8
–1.0
–40°C
+25°C
–40°C
+1.0
+0.8
+0.4
+25°C
+125°C
+85°C
+0.2
–V S
4
6
8
10
12
14
20mV/DIV
2µs/DIV
06287-036
+0.6
06287-033
O UT PUT V O L T A G E SWING ( V )
RE FE RRE D TO SUPPL Y V O L T A G E S
–0.2
16
SUPPLY VOLTAGE (±VS )
図31.
電源電圧 対 出力電圧振幅（G＝8、RL＝10kΩ）
図34.
各種容量負荷の小信号パルス応答
15
+25°C
+85°C
–40°C
+125°C
5V/DIV
5
0
585ns TO 0.01%
723ns TO 0.001%
–5
0.002%/DIV
+125°C
–40°C
+85°C
+25°C
–15
100
1k
2µs/DIV
06287-037
–10
06287-034
O UT PUT V O L TA G E SWING ( V )
10
10k
LOAD RESISTANCE (Ω)
図32.
図35.
負荷抵抗 対 出力電圧振幅
― 12 ―
大信号パルス応答とセトリング時間
（G＝1、RL＝10kΩ）
REV. 0
AD8251
5V/DIV
400ns TO 0.01%
600ns TO 0.001%
図36.
25mV/DIV
図39.
大信号パルス応答とセトリング時間
（G＝2、RL＝10kΩ）
2µs/DIV
06287-041
2µs/DIV
06287-038
0.002%/DIV
小信号応答（G＝1、RL＝2kΩ、CL＝100pF）
5V/DIV
376ns TO 0.01%
640ns TO 0.001%
図37.
25mV/DIV
図40.
大信号パルス応答とセトリング時間
（G＝4、RL＝10kΩ）
2µs/DIV
06287-042
2µs/DIV
06287-039
0.002%/DIV
小信号応答（G＝2、RL＝2kΩ、CL＝100pF）
5V/DIV
364ns TO 0.01%
522ns TO 0.001%
図38.
REV. 0
25mV/DIV
図41.
大信号パルス応答とセトリング時間
（G＝8、RL＝10kΩ）
― 13 ―
2µs/DIV
06287-043
2µs/DIV
06287-040
0.002%/DIV
小信号応答（G＝4、RL＝2kΩ、CL＝100pF）
AD8251
1200
1000
800
T IME ( n s)
SETTLED TO 0.001%
600
400
SETTLED TO 0.01%
2µs/DIV
06287-047
25mV/DIV
06287-044
200
0
2
4
6
8
10
12
14
16
18
20
STEP SIZE (V)
図42.
小信号応答（G＝8、RL＝2kΩ、CL＝100pF）
1200
1200
1000
1000
SETTLED TO 0.001%
600
ステップ・サイズ 対 セトリング時間
（G＝4、RL＝10kΩ）
800
T IME ( n s)
800
TIME ( n s )
図45.
SETTLED TO 0.01%
SETTLED TO 0.001%
600
400
400
200
200
0
2
4
6
8
10
12
14
16
18
06287-048
06287-045
SETTLED TO 0.01%
0
20
2
4
6
STEP SIZE (V)
図43.
8
10
12
14
16
18
20
STEP SIZE (V)
図46.
ステップ・サイズ 対 セトリング時間
（G＝1、RL＝10kΩ）
ステップ・サイズ 対 セトリング時間
（G＝8、RL＝10kΩ）
–50
1200
–55
–60
1000
–65
–70
THD + N ( dB)
SETTLED TO 0.001%
600
400
SETTLED TO 0.01%
–75
–80
–85
G=8
–90
G=4
–95
–100
–105
200
0
2
4
6
8
10
12
14
16
18
G=2
–115
G=1
–120
10
20
STEP SIZE (V)
図44.
06287-049
–110
06287-046
TIME ( n s )
800
100
1k
10k
100k
1M
FREQUENCY (Hz)
図47.
ステップ・サイズ 対 セトリング時間
（G＝2、RL＝10kΩ）
― 14 ―
全高調波歪みの周波数特性（10∼22kHz
バンドパス・フィルタ、2kΩ負荷）
REV. 0
AD8251
–50
–55
–60
–65
THD + N ( dB)
–70
–75
–80
G=8
G=4
–85
G=2
–90
–95
–100
–105
–110
06287-050
G=1
–115
–120
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
図48.
REV. 0
全高調波歪みの周波数特性（10∼500kHz
バンドパス・フィルタ、2kΩ負荷）
― 15 ―
AD8251
動作原理
+V S
+V S
A0
A1
2.2kΩ
+V S
–V S
–V S
2.2kΩ
–IN
10kΩ
A1
10kΩ
–V S
+V S
DIGITAL
GAIN
CONTROL
OUT
A3
–V S
+V S
+V S
10kΩ
10kΩ
A2
REF
+IN
2.2kΩ
–V S
+V S
–V S
+V S
2.2kΩ
–V S
06287-061
DGND
WR
–V S
図49.
AD8251は従来型の3オペアンプ構成を採用したモノリシック計
装アンプです（図49）。本製品は、高精度、直線性性能、堅牢
なデジタル・インターフェースを可能とするアナログ・デバイ
セズ独自の iCMOS プロセスで製造されています。パラレル・
インターフェースにより、1、2、4、8倍のゲイン設定を行うこ
とができます。ゲインは、内部の高精度抵抗アレイ内の抵抗を
切り替えて制御します（図 49 ）。 AD8251 は電圧帰還回路を備
えていますが、ゲイン帯域幅積はゲイン1、2、4に対して増加
します。 これは、各ゲインでそれぞれ別々の周波数補償が行わ
れるためです。これにより、高いゲインで、帯域幅を最大にし
ています。
簡略回路図
トランスペアレント・ゲイン・モード
ゲインを設定する最も簡単な方法は、A0およびA1に入力され
るロジック・ハイ電圧またはロジック・ロー電圧によって直接
ゲインを設定する方法です。図50は、トランスペアレント・ゲ
イン・モード（このデータシートではすべてのこの名前で統一）
___
によるゲイン設定方法の１例です。WRを負電源に接続すると
トランスペアレント・ゲイン・モードになります。このモード
では、A0およびA1入力する電圧をロジック・ローからロジッ
ク・ハイ（またはその逆）に変化させると、ゲインが直ちに変
わります。表5にこのモードの真理値表を、図50にこのモード
に設定されたAD8251を、それぞれ示します。
すべての内部アンプは、歪みキャンセル回路を使って高直線性
と超低THDを達成します。レーザートリムされた薄膜抵抗によ
り、G＝1で0.03%未満の最大ゲイン誤差、G＝8で98dBの最小
CMRR を実現しています。ピン配置は全周波数範囲で高CMRR
を可能にするよう最適化されているため、 50kHz で最小 80dB
（G＝1）のCMRRを可能にしています。バランスのとれた入力
により、これまでCMRR性能に悪影響を与えていた寄生を減少
させています。
+15V
10µF
0.1µF
WR
–15V
+5V
A1
A0
+IN
+5V
G=8
AD8251
REF
ゲインの選択
–IN
DGND
10µF
–15V
NOTE:
1. IN TRANSPARENT GAIN MODE, WR IS TIED TO −VS.
THE VOLTAGE LEVELS ON A0 AND A1 DETERMINE
THE GAIN. IN THIS EXAMPLE, BOTH A0 AND A1 ARE
SET TO LOGIC HIGH, RESULTING IN A GAIN OF 8.
図50.
― 16 ―
DGND
0.1µF
06287-051
ここでは、AD8251の基本動作の設定方法について説明します。
ロジック・ローとロジック・ハイの電圧規定値は「仕様」に記
載します。ロジック・ローの代表値は 0V 、ロジック・ハイは
5Vであり、 両電圧ともDGNDを基準に測定されます。DGND
の許容電圧範囲については、表 2 の仕様を参照してください。
AD8251のゲインは、次の2つの方法で設定できます。
トランスペアレント・ゲイン・モード
（A0およびA1＝ハイレベル、G＝8）
REV. 0
AD8251
表5.
表6.
ロジック・レベル真理値表
（トランスペアレント・ゲイン・モード）
ロジック・レベル真理値表（ラッチ・ゲイン・モード）
___
WR
A1
A0
Gain
Change to 1
___
WR
A1
A0
Gain
High to Low
Low
Low
–VS
Low
Low
1
High to Low
Low
High Change to 2
–VS
Low
High
2
High to Low
High Low
–VS
High
Low
4
High to Low
High High Change to 8
–VS
High
High
8
Low to Low
X1
X1
No Change
Low to High
X
1
X1
No Change
X
1
1
No Change
ラッチ・ゲイン・モード
アプリケーションには、同じPCボード上にマルチプレクサ／そ
の他のプログラマブル・ゲイン計装アンプなど、複数のデバイ
スを備えているものがあります。このような場合、デバイスは
データ・バスを共有できます。
AD8251のゲインはラッチ機能
___
を持つ WR を使って設定できるため、他のデバイスは A0 と A1
を共用できます。図51に、この方法を使用する回路図、すなわ
ちラッチ・ゲイン・モードを示します。
AD8251がこのモード
___
になるのは、WRがロジック・ハイ（代表値5V）またはロジッ
ク・ロー（代表値
0V）に保持されているときです。A0とA1の
___
電圧は、WR信号がロジック・ハイからロジック・ローに変化
するときの立下がりエッジで読み出されます。これによってA0
とA1のロジック・レベルがラッチ入力され、ゲインが変更され
ます。このゲインの変更については、表6 の真理値表を参照し
てください。
+15V
WR
+5V
0V
+5V
0V
WR
10µF
0.1µF
A1
A1
A0
+IN
+
A0
G = PREVIOUS
STATE
+5V
0V
G=8
AD8251
–IN
DGND
10µF
DGND
0.1µF
パワーアップ時にAD8251がラッチ・ゲイン・モードになった
ときは、デフォルトのゲイン値1が使用されます。一方、
AD8251がトランスペアレント・ゲイン・モードに設定されて
いるときは、パワーアップ時にA0とA1の電圧レベルで選択さ
れたゲインが使用されます。
ラッチ・ゲイン・モードのタイミング
___
ラッチ・ゲイン・モードの場合は、WRの立下がりエッジで ゲ
）の間、
インをラッチ入力する前の最小セットアップ時間（tSU___
A0 とA1 のロジック・レベルを保持します。同様に、WR の立
下がりエッジ後の最小ホールド時間（ t HD ）の間もそのロジッ
ク・レベルを保持して、ゲインが正しくラッチ入力されるよう
にします。
tHD後に A0とA1でロジック・レベルを変更しても、
___
___
WRの次の立下がりエッジまでゲインは変わりません。
WRが
___
__
ハイレベルを維持できる最小時間はtWR
-HIGHで、WRがローレベ
__
ルを維持できる最小時間はtWR
です。表
2に、デジタル・タ
-LOW
イミング仕様を示します。アンプのセトリング時間は、ゲイン
変更に必要な時間より長くなります。図52にタイミング図を示
します。
06287-052
–15V
NOTE:
1. ON THE DOWNWARD EDGE OF WR, AS IT TRANSITIONS
FROM LOGIC HIGH TO LOGIC LOW, THE VOLTAGES ON A0
AND A1 ARE READ AND LATCHED IN, RESULTING IN A
GAIN CHANGE. IN THIS EXAMPLE, THE GAIN SWITCHES TO G = 8.
図51.
X
X＝ドント・ケア
データ・バスを他のデバイスと共有する場合には、これらのデ
バイスに入力されるロジック・レベルがAD8251の出力に混入
する可能性があります。混入は、ロジック信号のエッジ・レー
トを下げて最小限に抑えることができます。また、PCボードの
優れたレイアウトにより、ボードのデジタル部とアナログ部と
の結合を削減することもできます。
REF
–
High to High
1
ラッチ・ゲイン・モード（G＝8）
tWR-HIGH
tWR-LOW
WR
tHD
06287-053
tSU
A0, A1
図52.
REV. 0
Change to 4
ラッチ・ゲイン・モードのタイミング図
― 17 ―
AD8251
INCORRECT
電源レギュレーションとバイパス
CORRECT
+V S
AD8251は高いPSRRを備えていますが、最適な性能を達成す
るには、安定した DC 電圧で計装アンプに電源を供給する必要
があります。電源ピンのノイズは性能に悪影響を与えることが
あります。すべてのリニア回路の場合と同様、バイパス・コン
デンサを使ってアンプをデカップリングします。
+V S
AD8251
AD8251
REF
REF
0.1µFのコンデンサは、各電源ピンの近くに接続します。10µF
のタンタル・コンデンサはデバイスから離れたところに接続で
きます（図53を参照）。多くの場合、これらのコンデンサは他
の高精度ICと共用できます。
–V S
10µF
AD8251
A0
AD8251
REF
10MΩ
–V S
LOAD
REF
–IN
REF
V OUT
AD8251
THERMOCOUPLE
+V S
10µF
–VS
+V S
C
C
06287-054
0.1µF
–V S
THERMOCOUPLE
DGND
図53.
+V S
fHIGH-PASS = 2π1RC
AD8251
電源デカップリング（REFと出力はグラウンドを基準）
C
REF
R
AD8251
C
REF
R
入力バイアス電流のリターン・パス
AD8251の入力バイアス電流には、ローカル・アナログ・グラ
–V S
ウンドへのリターン・パスが必要です。熱電対のように信号源
がリターン電流パスを持っていない場合には、図54のように接
続します。
–V S
CAPACITIVELY COUPLED
図54.
CAPACITIVELY COUPLED
06287-055
0.1µF
WR
A1
DGND
TRANSFORMER
+V S
+VS
+IN
–V S
TRANSFORMER
IBIASパスの構成
入力保護
AD8251のすべてのピンは、ESD保護されています。図49に示
すように、ESDダイオードの前に2.2kΩの直列抵抗が接続され
ています。この抵抗によってダイオードに流れる電流が制限さ
れるため、正電源の13V上、また負電源の13V下までのDC過負
荷状態が許容されています。各電源レールを超える13V以上の
電圧に対しては、各入力に直列に外付け抵抗を接続して電流を
制限します。いずれの場合でも、AD8251は室温で連続6mAの
電流を安全に処理できます。AD8251に非常に大きな過負荷電
圧が入力されるアプリケーションでは、外付け直列抵抗と、
BAV199L 、 FJH1100 、 SP720 のような低リーク・ダイオー
ド・クランプを使う必要があります。
― 18 ―
REV. 0
AD8251
カップリング・ノイズ
リファレンス・ピン
リファレンス・ピン（ REF ）には 10kΩ の抵抗を接続します
（図49を参照）。計装アンプの出力は、REFピンの電圧を基準に
しています。これは、出力信号をローカル・アナログ・グラウ
ンド以外の電圧にオフセットさせる場合に便利です。たとえば、
AD8251が単電源ADCとインターフェースできるように、電圧
源をREFピンに接続して出力をレベル・シフトさせることがで
きます。許容リファレンス電圧範囲は、ゲイン、同相入力、電
源電圧の関数になります。 REF ピンは、＋ V S または− V S を
0.5V以上超えることはできません。
最適な性能を得るためには、特に出力がREFピンを基準に測定
されない場合はREFピンへのソース・インピーダンスを小さく
維持して、寄生抵抗がCMRRとゲイン精度に悪影響を与えない
ようにします。
INCORRECT
CORRECT
AD8251
す。
• アナログ・グラウンド・プレーンは AD8251 の下を通しま
す。
• ボードの他の部分へのノイズの拡散を防ぐため、高速ス
イッチング信号はデジタル・グラウンドでシールドして、
アナログ信号パスの近くを通らないようにします。
• デジタル信号とアナログ信号が交差しないようにします。
• デジタルとアナログのグラウンドは1箇所（通常はADCの下）
のみで接続します。
• 電源ラインはできるだけ太いパターンにして、低インピー
ダンス・パスとなるようにします。必要なデカップリング
については、「電源レギュレーションとバイパス」のガイド
ラインに従ってください。
全周波数範囲で高いCMRRを持つAD8251は、電源ノイズとそ
の高調波のような外乱に対する耐性が、一般的な計装アンプ
（200HzでCMRRが低下する）より優れています。これらの計
装アンプは、多くの場合、この不足を補償するために入力側に
コモン・モード・フィルタを必要とします。しかし、AD8251
は広い周波数範囲でCMRRを阻止できるため、フィルタは不要
になります。
V REF
V REF
+
06287-056
OP1177
図55.
• デジタル・ラインがデバイスの真下を通らないようにしま
同相ノイズ除去
AD8251
–
次のガイドラインに従って、AD8251へのカップリング・ノイ
ズを防止します。
リファレンス・ピンの駆動
同相入力電圧範囲
3オペアンプ構成のAD8251では、増幅後に同相電圧を除去しま
す。したがって、AD8251の内部ノードでは増幅信号と同相信
号の組み合わせが生じます。これらの組み合わせ信号は、入力
信号や出力信号で制限されないときでも、電源電圧で制限する
ことができます。図26と図27に、各種の出力電圧、電源電圧、
ゲインに対する許容同相入力電圧範囲を示します。
レイアウト
グラウンディング
ミックスド・シグナル回路では、低レベルのアナログ信号をノ
イズの多いデジタル環境から分離する必要があります。
AD8251を使用するデザインも例外ではありません。このデバ
イスの電源電圧は、アナログ・グラウンドを基準とし、デジタ
ル回路はデジタル・グラウンドを基準とします。両グラウンド
を 1 つのグラウンド・プレーンに接続することは便利ですが、
グラウンド配線とPCボードを流れる電流が大きな誤差を発生さ
せることがあります。このため、アナログとデジタルのグラウ
ンド・プレーンは別々に使用します。アナログ・グラウンドと
デジタル・グラウンドの接続は、グラウンド・ポイントの1 箇
所でのみ行いスター結線にしてください。
適切なボード・レイアウトを行えばシステム性能を最大化でき
ます。周波数全体で高い CMRR を維持するためには、入力パ
ターンを対称に配置します。このパターンでは、抵抗や容量の
バランスを維持します。これは、入力ピンおよびパターンの下
に位置する他のPCボード・メタル層にも当てはまります。さら
に、ソース抵抗と容量は可能な限り入力の近くに配置しておき
ます。パターンが他の層からの入力と交差する場合は、入力パ
ターンに対して直角に配線します。
RF干渉
強い RF 信号が存在するアプリケーションでアンプを使用する
と、多くの場合、RF整流の問題が生じます。これらの外乱は小
さい DC オフセット電圧として現れることがあります。高周波
信号は、図56に示すように計装アンプの入力に接続されたロー
パスR-C回路で除去できます。このフィルタは、次式に従って
入力信号の帯域幅を制限します。
FilterFreq DIFF ＝
FilterFreqCM ＝
ここで、CD≧10CC
AD8251の出力電圧は、リファレンス・ピンの電位を基準にし
ています。REFは適切なローカル・アナログ・グラウンドに接
続するか、ローカル・アナログ・グラウンドを基準とする電圧
に接続するようにしてください。
REV. 0
― 19 ―
1
2πR (2CD ＋CC )
1
2πRCC
AD8251
下図の例では、1nFのコンデンサと49.9Ωの抵抗がAD7612用の
折り返し防止フィルタとして機能します。また、1nFのコンデ
ンサは、ADCのスイッチド・キャパシタ入力に必要な電荷を保
存／供給する働きもあります。49.9Ωの直列抵抗はアンプから
の1nF負荷の負担を減らし、AD7612のスイッチド･キャパシタ
入力から流出するキックバック電流がアンプに流れないように
します。小さい抵抗を選択すると、 AD8251 の出力電圧と
AD7612 の入力電圧との相関を良くすることができますが、
AD8251が不安定になることがあります。精度を維持するため
に小さい抵抗を使用するか、安定性を維持するために大きな抵
抗を使用するかは適正に選択する必要があります。
+15V
0.1µF
10µF
CC
R
+IN
V OUT
AD8251
CD
R
REF
–IN
CC
–15V
+15V
06287-057
10µF
0.1µF
10µF
図56.
0.1µF
RFIの除去
WR
+12V
A1
RとCCの値は、RFIを最小化するように選択します。正側入力
のR×CCと負側入力のR×CCとの不一致は、AD8251のCMRR
の性能を低下させます。C C の値より10 倍大きいC D の値を使う
A0
+IN
49.9Ω
REF
AD7612
1nF
+5V
–IN
A/Dコンバータの駆動
0.1µF
0.1µF
AD8251
と、不一致の影響は小さくなるため、性能が改善されます。
–12V
ADR435
― 20 ―
DGND
10µF
DGND
0.1µF
06287-058
計装アンプは、優れたCMRRが可能であるためにA/Dコンバー
タの前に使用されることがよくあります。一般に、計装アンプ
はADCを駆動するためのバッファを必要とします。しかし、低
出力ノイズ、低歪み、短いセトリング時間の特性を持つ
AD8251は優れたADCドライバとして機能します。
–15V
図57.
ADCの駆動
REV. 0
AD8251
この回路を使用して差動 ADC を駆動する場合は、 ADC のリ
ファレンスから抵抗分圧器を使用してVREFを設定することによ
り、出力をADCとレシオメトリックにできます。
アプリケーション
差動出力
マイクロコントローラによるゲインの設定
アプリケーションによっては、差動信号の発生が必要となりま
す。多くの場合、高分解能ADCは差動入力を必要とします。ま
た、長距離伝送で干渉の影響を少なくするために差動信号が必
要になる場合もあります。
+15V
10µF
0.1µF
WR
A1
図 59 に、差動信号を出力する AD8251 の構成方法を示します。
オペアンプAD817は、差動電圧を発生するために反転回路とし
て使用します。VREFは、図中の計算式に従って出力の中点を設
定します。オペアンプからの誤差は両出力に共通であるため同
相です。同様に、不一致抵抗使用による誤差により、同相 DC
オフセット誤差が発生します。このような誤差は、差動入力
ADCまたは計装アンプによる差動信号処理で除去されます。
A0
+IN
MICROCONTROLLER
+
AD8251
REF
–
–IN
DGND
DGND
0.1µF
06287-059
10µF
–15V
図58.
マイクロコントローラを使用したゲインの設定
+12V
0.1µF
AMPLITUDE
WR
+5V
A1
A0
+IN
–5V
AMPLITUDE
+
V OUT A = V IN + VREF
2
AD8251
V IN
G=1
–
0.1µF
+2.5V
0V
–2.5V
REF
TIME
4.99kΩ
DGND
–
+
–12V
–12V
4.99kΩ
AD817
+12V
V REF
0V
10pF
AMPLITUDE
10µF
0.1µF
–12V
0.1µF
10µF
DGND
V OUT B = –V IN + VREF
2
図59.
REV. 0
レベル・シフトによる差動出力
― 21 ―
+2.5V
0V
–2.5V
TIME
06287-060
+12V
AD8251
データ・アクイジション
–70
AD8251 は、優れた計装アンプとしてデータ・アクイジショ
–80
ン・システムで力を発揮します。このデバイスは広帯域幅、低
歪み、短いセトリング時間の特性を持っているため、各種 16
ビットADCの信号コンディショニングを行うことができます。
–90
A MPL ITUDE ( dB)
–100
図61に、デモ用のAD825xデータ・アクイジション・ボードの
回路図を示します。高速スルーレートのAD8251により、マル
チプレクサ入力からの急激に変化する信号に対してコンディ
ショニングを行うことができます。FPGAは、AD7612、
AD8251 、ADG1209 を制御します。また、トランスペアレン
ト・ゲイン・モードのときは、機械的スイッチやジャンパ線を
使ってゲインをピン設定することができます。
–110
–120
–130
–140
–150
06287-062
–160
–170
–180
このシステムは、テスト中に1kHzで−106dBのTHD、91dBの
S/N比を達成しています（図60を参照）。
0
5
10
15
20
25
30
35
40
50
45
FREQUENCY (kHz)
図60.
AD8251を使用したAD825x DAQデモ・ボードのFFT
（1kHz信号）
JMP
0.1µF
+CH2
+CH3
+CH4
–CH4
–CH3
–CH2
–CH1
V DD
4 S1A
DGND
EN
DGND
+5V
2kΩ
2
ALTERA
EPF6010ATC144-3
DGND 6
0Ω
7 S4A
0Ω
CC +IN
8
10
ADG1209
0Ω
0Ω
806Ω
–IN
CC
15
12 S2B
+
1
–
S1B A1
V SS 16
+V S
–V S
9
3
DGND
VOUT
+IN
7
0Ω 49.9Ω
AD7612
1nF
ADR435
8
A0
806Ω
5
WR
A1 4
A0
AD8251 VREF
CD
9
11 S3B
13
JMP
DGND
10 S4B
806Ω
2kΩ
10µF
6 S3A
806Ω
–V S
GND
5 S2A
806Ω
+5V
2
806Ω
806Ω
–12V
1
C4
0.1µF
C3
0.1µF
3
+12V –12V
JMP
0.1µF
–12V
+5V
2kΩ
DGND
JMP
+5V
R8
2kΩ
06287-067
+CH1
+
10µF
14
806Ω
JMP
+12V +
+12V
DGND
図61.
AD825x DAQデモ・ボード内のADG1209、AD8251、AD7612の回路図
― 22 ―
REV. 0
AD8251
外形寸法
3.10
3.00
2.90
1
6
5.15
4.90
4.65
5
D06287-0-5/07(0)-J
10
3.10
3.00
2.90
PIN 1
0.50 BSC
0.95
0.85
0.75
0.15
0.05
1.10 MAX
0.33
0.17
SEATING
PLANE
0.23
0.08
0.80
0.60
0.40
8°
0°
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
図62.
10ピン・ミニ・スモール・アウトライン・パッケージ［MSOP］
（RM-10）
寸法単位：mm
オーダー・ガイド
Model
1
Package Description
Package Option
Branding
AD8251ARMZ
–40℃ to +85℃
10-Lead MSOP
RM-10
H0T
AD8251ARMZ-RL1
–40℃ to +85℃
10-Lead MSOP
RM-10
H0T
1
–40℃ to +85℃
10-Lead MSOP
RM-10
H0T
AD8251ARMZ-R7
AD8251-EVALZ1
1
Temperature Range
Evaluation Board
Z＝RoHS準拠製品
REV. 0
― 23 ―