CMOS 単電源 シャットダウン機能付き レール to レール入／出力オペアンプ AD8591/AD8592/AD8594 特長 ピン構成 単電源動作：＋2.5 ∼ ＋6 V まで 高出力電流：±250 mA 6ピン SOT （サフィクス：RT） 極めて低いシャットダウン電源電流：100 nA 低い電源電流：アンプ当たり750 μA 広帯域幅：3 MHz スルーレート：5 V/μs 6 OUT A 1 V– 2 AD8591 +IN A 3 V+ 5 SD 4 –IN A 位相反転なし 超低入力バイアス電流 シャットダウン・モード時の高インピーダンス出力 安定したユニティ・ゲイン アプリケーション モバイル通信用ハンドセットのオーディオ PC オーディオ PCMCIA/モデムのライン・ドライブ バッテリ駆動の計測器 10ピン μSOIC （サフィクス：RM） –IN A LCD ディスプレイ・リファレンス・レベル・ドライバ 概要 AD8591/AD8592/AD8594 は、それぞれシングル、デュアル、ク ワッドのレール to レール入／出力単電源アンプで、250 mA の出力 ドライブ電流と省電力シャットダウン・モードを特長とします。 AD8592 は、 内蔵する各アンプを個別にシャットダウンでき、 両方の アンプがともにシャットダウン・モードに設定されているときは、 電源電流の合計は、 1μA 未満まで下がります。AD8591 および 9 OUT B 2 AD8592 +IN A 3 V– 4 SDA 5 データ・アクイジション ASIC 入／出力アンプ 10 V+ OUT A 1 （実寸では ありません） 8 –IN B 7 +IN B 6 SDB 16ピン狭体SOIC （サフィクス：R） OUT A 1 16 OUT D –IN A 2 15 –IN D +IN A 3 14 +IN D 13 V– V+ 4 +IN B 5 –IN B 6 AD8594 上面図 12 +IN C （実寸では ありません） 11 –IN C OUT B 7 NC 8 AD8594 のシャットダウンは、マスター・シャットダウン機能に 10 OUT C 9 SD NC = 接続なし よって一括制御されますが、 この場合にもシャットダウン時の電源 電流の合計は、1 μA 未満まで下がります。シャットダウン・モー 16ピン TSSOP ドでは、すべてのアンプの出力が高インピーダンスになります。 （サフィクス：RU） AD8591/AD8592/AD8594 は、入力バイアス電流が非常に低く、イ ンテグレータおよびダイオードの増幅に適しています。また、実質 的にあらゆる容量性負荷に対して安定した出力が得られます。な お、アクティブ・モードでのアンプ 1 基当たりの電源電流は、 750μA 未満です。 AD8591/AD8592/AD8594 のアプリケーションとしては、 ポータブ ル・コンピュータ用オーディオ・アンプ、携帯電話のヘッドセット、 OUT A –IN A +IN A V+ +IN B –IN B OUT B NC 1 16 AD8594 8 9 OUT D –IN D +IN D V– +IN C –IN C OUT C SD NC = 接続なし サウンド・ポート、サウンド・カードおよびセットトップ・ボック スなどが挙げられます。AD859x ファミリは、LCD パネルのリファ レンス・レベルのような大容量性負荷のドライブもできます。 さらに、レール to レールのスイングが得られるので、CMOS AD8591/AD8592/AD8594 は、産業温度範囲（−40 ∼ ＋85 ℃）全域 で仕様規定されています。シングルの AD8591 は、非常に小さい 6 ピン SOT、デュアルの AD8592 は10ピンμSOIC 表面実装パッケー D/AC、ASIC といった広範な出力スイング・デバイスを単電源シス ジ、クワッドの AD8594 には、 16ピン狭体SOIC および 16ピン TSSOP テムでバッファすることが可能になります。 パッケージが用意されています。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。 REV.A アナログ・デバイセズ株式会社 本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003 新大阪第２森ビル AD8591/AD8592/AD8594―仕様 電気的特性（特に指定のない限り、V ＝＋2.7 V，V S パラメータ 記号 ＝＋1.35 V，TA＝＋25 ℃ とします） CM 条件 Min Typ Max 単位 入力特性 オフセット電圧 VOS −40 ℃＜TA＜＋85 ℃ 入力バイアス電流 IB 入力オフセット電流 IOS 5 −40 ℃＜TA＜＋85 ℃ 1 −40 ℃＜TA＜＋85 ℃ 入力電圧範囲 0 25 mV 30 mV 50 pA 60 pA 25 pA 30 pA ＋2.7 V コモン・モード電圧除去比 CMRR VCM＝0 ∼ ＋2.7 V 大信号電圧ゲイン AVO RL＝2 kΩ, VO＝＋0.3 ∼ ＋2.4 V オフセット電圧ドリフト ΔVOS/ΔT 20 μV/℃ バイアス電流ドリフト ΔIB/ΔT 50 fA/℃ オフセット電流ドリフト ΔIOS/ΔT 20 fA/℃ 38 45 dB 25 V/mV 出力特性 出力電圧High VOH 出力電圧Low VOL 出力電流 IOUT オープン・ループ・インピーダンス ZOUT IL＝10 mA ＋2.55 −40 ∼ ＋85 ℃ ＋2.5 IL＝10 mA ＋2.61 60 −40 ∼ ＋85 ℃ f＝1 MHz, AV＝1 V V 100 mV 125 mV ±250 mA 60 Ω 電源 電源電圧除去比 PSRR VS＝＋2.5 ∼ ＋6 V 電源電流／アンプ ISY VO＝0 V シャットダウン・モード電源電流 ISD 全アンプをシャットダウン 45 55 dB 1 −40 ℃＜TA＜＋85 ℃ 0.1 mA 1.25 mA 1 μA −40 ℃＜TA＜＋85 ℃ 1 μA ISD1 アンプ1をシャットダウン（AD8592） 1.4 mA ISD2 アンプ2をシャットダウン（AD8592） 1.4 mA シャットダウン入力 ロジック High 電圧 VINH −40 ℃＜TA＜＋85 ℃ ロジック Low 電圧 VINL −40 ℃＜TA＜＋85 ℃ ＋0.5 V ロジック入力電流 IIN −40 ℃＜TA＜＋85 ℃ 1 μA スルーレート SR RL＝2 kΩ 3.5 V/μs セトリング・タイム tS 0.01 % まで 1.4 μs ゲイン帯域幅積 GBP 2.2 MHz 位相マージン ФO 67 度 チャンネル分離度 CS f＝1 kHz, RL＝2 kΩ 65 dB en f＝1 kHz 45 nV/√Hz f＝10 kHz 30 nV/√Hz f＝1 kHz 0.05 pA/√Hz ＋1.6 V ダイナミック性能 ノイズ性能 電圧ノイズ密度 電流ノイズ密度 in 仕様は、予告なく変更されることがあります。 −2− REV.A AD8591/AD8592/AD8594 電気的特性（特に指定のない限り、V ＝＋5.0 V，V S パラメータ 記号 ＝＋2.5 V，TA＝＋25 ℃ とします） CM 条件 Min Typ Max 単位 入力特性 オフセット電圧 VOS 2 −40 ℃＜TA＜＋85 ℃ 入力バイアス電流 IB 入力オフセット電流 IOS 5 −40 ℃＜TA＜＋85 ℃ 1 −40 ℃＜TA＜＋85 ℃ 入力電圧範囲 0 25 mV 30 mV 50 pA 60 pA 25 pA 30 pA ＋5 V コモン・モード電圧除去比 CMRR VCM＝0 ∼ ＋5 V 38 47 dB 大信号電圧ゲイン AVO RL＝2 kΩ, VO＝＋0.5 ∼ ＋4.5 V 15 30 V/mV オフセット電圧ドリフト ΔVOS/ΔT −40 ℃＜TA＜＋85 ℃ 20 μV/℃ バイアス電流ドリフト ΔIB/ΔT 50 fA/℃ オフセット電流ドリフト ΔIOS/ΔT 20 fA/℃ 出力特性 出力電圧High VOH 出力電圧Low VOL 出力電流 IOUT オープン・ループ・インピーダンス ZOUT IL＝10 mA ＋4.9 −40 ∼ ＋85 ℃ ＋4.85 IL＝10 mA ＋4.94 50 −40 ∼ ＋85 ℃ f＝1 MHz, AV＝1 V V 100 mV 125 mV ±250 mA 40 Ω 電源 電源電圧除去比 PSRR VS＝＋2.5 ∼ ＋6 V 電源電流／アンプ ISY VO＝0 V シャットダウン・モード電源電流 ISD 全アンプをシャットダウン 45 55 dB 1.25 −40 ℃＜TA＜＋85 ℃ 0.1 mA 1.75 mA 1 μA −40 ℃＜TA＜＋85 ℃ 1 μA ISD1 アンプ1をシャットダウン（AD8592） 1.6 mA ISD2 アンプ2をシャットダウン（AD8592） 1.6 mA シャットダウン入力 ロジック High 電圧 VINH −40 ℃＜TA＜＋85 ℃ ロジック Low 電圧 VINL −40 ℃＜TA＜＋85 ℃ ＋0.8 V ロジック入力電流 IIN −40 ℃＜TA＜＋85 ℃ 1 μA ＋2.4 V ダイナミック性能 スルーレート SR RL＝2 kΩ 5 フルパワー帯域幅 BWP ひずみ率＝1 % 325 kHz セトリング・タイム tS 0.01 % まで 1.6 μs ゲイン帯域幅積 GBP 3 MHz 位相マージン ФO チャンネル分離度 CS V/μs 70 度 f＝1 kHz, RL＝2 kΩ 65 dB ノイズ性能 電圧ノイズ密度 電流ノイズ密度 en in f＝1 kHz 45 nV/√Hz f＝10 kHz 30 nV/√Hz f＝1 kHz 0.05 pA/√Hz 仕様は、予告なく変更されることがあります。 REV.A −3− AD8591/AD8592/AD8594 最大絶対定格1 電源電圧 ……………………………………………………… ＋6 V 入力電圧 ………………………………………………… GND ∼ VS 差動入力電圧 ………………………………………………… ±6 V 対 GND 出力短絡 持続時間2 ………………………… ディレーティング曲線参照 θJA1 θJC 単位 6ピン SOT-23 （RT） 230 92 ℃/W 10ピン μSOIC （RM） 200 44 ℃/W 16ピン SOIC （R） 120 36 ℃/W 16ピン TSSOP （RU） 180 35 ℃/W 注 1 θJA は、最悪条件に対する仕様、つまり表面実装パッケージ用ソケットにデバイスが装着 されている場合の仕様です。 保管温度範囲 R, RT, RM, RU パッケージ …………………… パッケージ・タイプ −65 ∼ ＋150 ℃ 動作温度範囲 オーダー・ガイド AD8591/AD8592/AD8594 ………………………… −40 ∼ ＋85 ℃ パッケージ・ 接合温度範囲 モデル 温度範囲 パッケージ オプション リード温度範囲（ハンダ付け 60 秒）……………………… ＋300 ℃ AD8591ART −40 ∼ ＋85℃ 6ピン SOT-23 RT-6 注 1 上記の最大絶対定格を超えるストレスは、デバイスに回復不能なダメージを与えることが あります。このリストはストレス定格を示すことだけを目的とし、これらの条件におい て、あるいは本仕様書の動作に関するセクションに示した条件を超える条件において、こ のデバイスの機能的な動作が得られることを意味するものではありません。長時間にわ たって最大絶対定格条件で使用すると、デバイスの信頼性に影響が現れることがありま す。 2 ±5 V 未満の電源については、電源によって差動入力電圧が制限を受けます。 AD8592ARM −40 ∼ ＋85℃ 10ピン μSOIC RM-10 AD8594AR −40 ∼ ＋85℃ 16ピン SOIC R-16A AD8594ARU −40 ∼ ＋85℃ 16ピン TSSOP RU-16 R, RT, RM, RU パッケージ …………………… −65 ∼ ＋150 ℃ 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知され ることなく放電されることもあります。このAD8591/AD8592/AD8594には当社独自のESD保護回路が備えられていますが、 高 エネルギーの静電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失 を避けるために、適切なESD予防措置をとるようお奨めします。 WARNING! ESD SENSITIVE DEVICE 標準的な性能特性 10k 1k 0.90 VS = +5V TA = +25˚C VS = +2.7V TA = +25˚C 0.85 1k 流出 10 1 電源電流／アンプ – mA 流入 ∆出力電圧 – mV ∆ 出力電圧 – mV 100 100 流入 流出 10 1 0.80 0.75 VS = +5V 0.70 0.65 0.60 VS = +2.7V 0.55 0.1 0.01 0.1 1 10 負荷電流 – mA 100 1k 0.1 0.01 0.1 1 10 100 負荷電流 – mA 1k 0.50 –40 –20 0 20 40 温度 – ℃ 60 80 図 1. 負荷電流と電源レールを基準 図 2. 負荷電流と電源レールを基準 図 3. 温度とアンプ 1 基当たり とする出力電圧の関係 とする出力電圧の関係 の電源電流の関係 −4− 100 REV.A AD8591/AD8592/AD8594 0.8 –2 8 VS = +5V VCM = +2.5V TA = +25˚C 0.7 VS = +2.7V, +5V VCM = VS/2 –3 0.5 0.4 0.3 0.2 –4 –5 –6 –7 0.1 0 7 入力バイアス電流 – pA 入力オフセット電圧 – mV 電源電流／アンプ – mA 0.6 0.75 1.25 1.75 2.25 電源電圧 – ±V 図 4. 電源電圧とアンプ 1 基当たりの 5 4 3 –8 –50 3 2.75 6 –35 –15 5 25 温度 – ℃ 45 2 –50 85 65 図 5. 温度と入力オフセット電圧 –35 –15 5 25 温度 – ℃ 45 85 65 図 6. 温度と入力バイアス電流 電源電流 8 VS = +2.7V, +5V VCM = VS / 2 7 2 1 0 –1 VS = +2.7V RL = 無負荷 TA = +25˚C 60 6 ゲイン – dB 入力バイアス電流 – pA 入力オフセット電流 – pA 3 –2 –50 80 VS = +5V TA = +25˚C 5 4 40 90 20 135 0 180 3 2 –35 –15 5 25 温度 – ℃ 45 65 1 85 図 7. 温度と入力オフセット電流 0 1 2 3 4 コモン・モード電圧 – V 1k 5 図 8. コモン・モード電圧と入力 80 20 135 0 180 3 2 1 10k 100k 1M 周波数 – Hz 10M 100M 図 10. 周波数とオープン・ループの ゲインおよび位相 REV.A 0 1k 4 出力スイング – V p-p 90 出力スイング – V p-p 4 40 100M 5 VS = +2.7V RL = 2kΩ TA = +25˚C VIN = 2.5V p-p 45 位相シフト – 度 ゲイン – dB 60 10M ゲインおよび位相 5 VS = +5V RL = 無負荷 TA = +25˚C 100k 1M 周波数 – Hz 10k 図 9. 周波数とオープン・ループの バイアス電流 1k 45 VS = +5V RL = 2kΩ TA = +25˚C VIN = 4.9V p-p 3 2 1 10k 100k 周波数 – Hz 1M 10M 図 11. 周波数とクローズド・ループの 出力電圧スイング −5− 0 1k 10k 100k 周波数 – Hz 1M 10M 図 12. 周波数とクローズド・ループの 出力電圧スイング 位相シフト – 度 4 AD8591/AD8592/AD8594 200 140 100 80 CMRR – dB 90 120 AV = 10 100 80 80 60 40 –PSRR 20 0 –20 60 20 0 1k +PSRR 40 70 AV = 1 60 VS = +2.5V TA = +25˚C 120 100 160 インピーダンス – Ω 140 VS = +5V TA = +25˚C PSRR – dB 180 110 VS = +5V TA = +25˚C –40 10k 100k 1M 周波数 – Hz 10M 50 1k 100M 図 13. 周波数とクローズド・ループの 10k 100k 周波数 – Hz –60 100 10M 1M 図 14. 周波数とコモン・モード除去比 1k 10k 100k 周波数 – Hz 1M 10M 図 15. 周波数と電源電圧除去比 出力インピーダンス PSRR – dB 80 小信号オーバーシュート – % 100 50 –PSRR +PSRR 40 20 0 –20 VS = +2.5V RL = 2kΩ TA = +25˚C 50 小信号オーバーシュート – % VS = +5V TA = +25˚C 120 60 60 60 140 +OS 40 –OS 30 20 VS = +5V RL = 2kΩ TA = +25˚C 40 –OS 30 +OS 20 10 10 –40 –60 100 1k 10k 100k 周波数 – Hz 1M 図 16. 周波数と電源電圧除去比 0 10 10M 100 1k キャパシタンス – pF 0 10 10k 図 17. 負荷キャパシタンスと小信号 20mV/DIV 20mV/DIV VS = ±1.35V VIN = ±50mV AV = 1 RL = 2kΩ CL = 300pF TA = +25˚C オーバーシュート VS = ±1.35V AV = 1 100 90 RL = 2kΩ TA = +25˚C 0V VS = ±2.5V VIN = ±50mV AV = 1 RL = 2kΩ CL = 300pF TA = +25˚C 10 0% 500mV 500 ns/DIV 図 19. 小信号過渡応答 10k 図 18. 負荷キャパシタンスと小信号 オーバーシュート 0V 100 1k キャパシタンス – pF 500ns 500 ns/DIV 図 20. 小信号過渡応答 −6− 図 21. 大信号過渡応答 REV.A AD8591/AD8592/AD8594 1 VS = +5V TA = +25˚C 100 90 RL = 2kΩ 10µ s 1V 電流ノイズ密度 – pA/√Hz VS = ±2.5V AV = 1 100 90 TA = +25˚C VS = ±2.5V AV = 1 10 10 0% 500mV TA = +25˚C 1V 500ns 図 22. 大信号過渡応答 100 µV/DIV 90 図 23. 非位相反転 VS = +5V AV = 1000 TA = +25˚C FREQUENCY = 1kHz 100 90 200 µV/DIV 100 0.01 10 10 10 0% マーカー = 41µV/√Hz VS = +5V A V = 1000 500 TA = +25˚C FREQUENCY = 10kHz 400 100k VS = +2.7V VCM = +1.35V TA = +25˚C 300 –12 –10 –8 –6 –4 –2 0 2 入力オフセット電圧 – mV マーカー = 25.9µV/√Hz 図 26. 周波数と電圧ノイズ密度 VS = +5V VCM = +2.5V TA = +25˚C 400 量 – アンプ 10k 100 500 300 200 100 –12 –10 –8 –6 –4 –2 0 2 入力オフセット電圧 – mV 4 図 28. 入力オフセット電圧の分布 REV.A 1k 周波数 – Hz 200 0% 図 25. 周波数と電圧ノイズ密度 100 図 24. 周波数と電流ノイズ密度 量 – アンプ 0% 0.1 −7− 4 図 27. 入力オフセット電圧の分布 AD8591/AD8592/AD8594 AD8591/AD8592/AD8594 アプリケーション・セクション 出力位相反転 動作理論 AD8591/AD8592/AD8594 は、 入力電圧がデバイスの電源電圧の範 AD859x ファミリーのアンプはすべて、 低価格、 高出力電流ドライ ブのために設計された CMOS、高出力ドライブ、 レール to レール入 囲内にある限り、出力電圧の位相反転を起こすことがありません。 しかし、いずれかの入力電圧が電源レールを超えて、その差が＋0.6 ／出力信号の単電源アンプです。AD8591/AD8592/AD8594 は、省電 V より大きくなると、出力の位相が反転するおそれがあります。こ 力に役立つシャットダウン機能を備え、 ポータブルのマルチメディ れは、ESD 保護ダイオードが順方向バイアスになり、入力端子の極 ア・アプリケーションやテレコム・アプリケーションに理想的なオ 性を切り替えてしまうためです。 入力電圧が電源電圧を超える可能性のあるアプリケーションで ペアンプと言えます。 図 29 は、AD8591/AD8592/AD8594 を簡略化して示した回路図で す。nチャンネルのペア（M1∼M2）および pチャンネルのペア（M3 は、 「入力過電圧保護」 のセクションに提案したテクニックを適用し てください。 ∼M4）を構成している 2 組の入力差動ペアが、レール to レールの コモン・モード範囲を規定します。各入力差動ペアの出力は、複合 出力の短絡保護 折り返しカスケード段の中で合成され、第 2 の差動ペア・ゲイン段 AD859x ファミリーの出力は、高出力電流ドライブおよびレール に対する入力をドライブします。第 2 のゲイン段の出力は、レール to レール特性を達成するために、短絡保護回路を内蔵していませ to レール出力段に対するゲート電圧ドライブとなります。 ん。これらのアンプは、最大 250 mA の出力電流までのシンクもし レール to レール出力段は、M15 および M16 から構成され、共通 くはソースに耐えるように設計されていますが、 出力と正の電源が ソース構造を有しています。この出力段のゲイン、つまりアンプの 直接接続されると、デバイスがダメージを受けたり、破壊されるこ オープン・ループ・ゲインは、他のレール to レール出力アンプと とがあります。したがって、出力電流を ±250 mA に抑えて、出力 同様に、負荷抵抗に依存します。また、最大出力電圧スイングは、負 段を保護する必要があります。 図 30 に示したように、アンプ出力と直列に抵抗を挿入すること 荷電流に正比例します。電源レールと最大出力電圧の差、いわゆる ドロップアウト電圧については、 AD8591/AD8592/AD8594 の場合は、 によって、出力電流を制限することが可能です。次の式（2）は、こ 出力トランジスタのオン・チャンネル抵抗によって決定されます。 の抵抗 RX の最小値を求める式を表しています。 図 1 および図 2 に、この出力ドロップアウト電圧を示しました。 VSY RX≧―――― 250 mA （2） V+ 100µA これによれば、＋5 V の単電源アプリケーションの場合には、RX 50 µ A * * * * 100 µ A M11 INV M337 M5 SD M3 20 µA M12 ク・ループの内側に取り込まれてしまうので、VOUT への影響はあり ません。RX を使用することによるトレードオフは、出力電流負荷が M30 M8 VB2 M1 が少なくとも 20Ωである必要があります。 この RX は、 フィードバッ 重い場合に、出力電圧スイングがわずかに圧迫されることです。ま M4 た、RX を挿入することによって、アンプの有効出力インピーダンス M15 IN– OUT M2 M6 IN+ 20 µ A INV M340 * 50µ A M7 ピーダンスとします。 M16 M9 VB3 M10 が RO＋RX に増加します。ただし、この RO は、デバイスの出力イン M14 +5V * M13 VIN M31 + AD8592 RX 20Ω VOUT – V– 図 30. 出力の短絡保護 ＊注：シャットダウン・モードでは、 すべての電流ソースが 0µA になります。 消費電力 図 29. AD8591/AD8592/AD8594 の簡略回路図 AD859x ファミリーのアンプには、最大で 250 mA の負荷電流を 供給する能力がありますが、 デバイスの最大接続温度を超えること のないように充分な注意を払う必要があります。この接続温度は、 入力電圧保護 この簡略回路図には示されていませんが、 それぞれの入力から各 次式から求めることができます。 電源レールに向かって ESD 保護ダイオードが接続されています。 これらのダイオードは、通常、逆方向バイアスになっていますが、 いずれか一方の入力電圧が対応する電源レールを超えて、 その差が TJ ＝PDISS ×θJA＋TA (3) これにおいて、TJ = AD859x の接続温度 ＋0.6 V になるとオンになります。このような状態が発生した場合 PDISS＝AD859x の消費電力 には、入力電流を ±5mA 内に抑えなければなりません。これは、入 θJA＝AD859x のパッケージによる接続部対周辺温度抵抗 力と直列に抵抗を挿入することによって可能です。 挿入する抵抗の TA ＝回路の周辺温度 最小値は、次式から求められます。 VIN,MAX RIN≧――――― 5 mA （1） −8− REV.A AD8591/AD8592/AD8594 どのようなアプリケーションにおいても、絶対最大接続温度が ＋150 ℃ を超えてはなりません。この接続温度を超えると、デバイ 50mV スが回復不能なダメージを受けるおそれがあります。 出力電圧と出 100 47nF 負荷単独 力電流が同位相となる場合、たとえば、純粋抵抗性負荷が接続され 90 ている場合、AD859x の消費電力は次式で表されます。 PDISS ＝ILOAD × (VSY −VOUT) (4) スナバー回路 使用時 これにおいて、ILOAD＝AD859x の出力負荷電流 10 0% VSY＝AD859x の電源電圧 VOUT＝出力電圧 10µ s 50mV をそれぞれ表します。 図 33. スナバー回路によって改善される大容量性負荷ドライブ デバイスの消費電力を算出し、パッケージ・タイプに応じた温度 時のオーバーシュートおよびリンギング 抵抗を使用すれば、式（3）から、アプリケーション固有の最大許容 周辺温度が求まります。 スナバー回路を構成する各素子の最適値は、 容量性負荷のサイズ に基づく経験値から決定されます。次の表 I に、負荷のキャパシタ 容量性負荷 ンスに応じたスナバ回路の値の例を示します。 AD859x には、すぐれた容量性負荷のドライブ能力があり、10 nF までであれば直接ドライブすることができます。このデバイスは、 表 I. 大容量性負荷に使用するスナバー回路 大きな容量性負荷に対して安定性を維持しますが、 容量性負荷の増 負荷キャパシタンス（CL） 加に伴ってアンプの帯域幅が減少します。図 31 は、容量性負荷に 対する AD8592 のユニティ・ゲイン帯域幅の変化を表したグラフで す。 スナバー回路（RS, CS） 0.47 nF 300 Ω, 0.1 μF 4.7 nF 30 Ω, 1 μF 47 nF 5 Ω, 1 μF 4 VS = ±2.5V PC-98 適合ヘッドフォン／スピーカ・アンプ RL = 1kΩ 3.5 TA = +25˚C AD8592 は、高い出力電流性能とシャットダウン機能を備えてお 帯域幅 – MHz 3 り、これを使用してコンピュータ・アプリケーションのオーディオ 出力ジャックのドライブに最適なアンプを構成できます。図 34 に、 2.5 AD8592 と AC97 コーデックをインターフェースさせて、 ヘッドフォ 2 ンまたはスピーカをドライブする方法を示します。 1.5 +5V 1 0 0.01 +5V VDD 25 0.5 VDD 28 0.1 1 2 – U1-A 100 10 LEFTOUT 35 容量性負荷 – nF 3 + C1 100µF 10 4 1 +5V 5 図 31. 容量性負荷とユニティ・ゲイン帯域幅の関係 R2 2kΩ R4 20Ω NC R1 100kΩ AD1881 (AC97) AD859x の出力から直接大きな容量性負荷をドライブするときは、 スナバー回路を使用することにより、 過渡応答を改善することがで 6 きます。この回路は直列 R-C からなり、容量性負荷と並列にアンプ RIGHTOUT 36 出力とグラウンドの間に挿入します。図 32 は、その構成を示して VSS 26 います。 この回路によってアンプの帯域幅が増加することはありま 7 U1-B 8 せんが、 図 33 に示すように、 オーバーシュートが劇的に改善されま +5V 9 – 注意： 図の簡略化のため、 ピンの一部を省略して 示しています。 す。 C2 100µF + R5 20Ω R3 2kΩ U1 = AD8592 図 34. PC-98 適合ヘッドフォン／ライン・アウト・アンプ – VOUT AD8592 VIN 100mV p-p + RS 5Ω CS 1µF このジャックにヘッドフォンのプラグが差し込まれると、 ノーマ ル・クローズの接点がオーディオ接点から離れます。これによっ CL 47nF て、AD8592 のシャットダウン・ピンに印加される電圧が＋5 V に引 き上げられ、アンプがアクティブになります。この電圧は、出力 図 32. 容量性負荷を補償するためのスナバー回路の構成 ジャックにプラグが差し込まれていないと、 R1 および R3＋R5 から 構成される分圧回路によって 100 mV に引き込まれます。これによ り、AD8592 がパワーダウンするので、必要のないときは、電源また はバッテリの電流がセーブされます。 REV.A −9− AD8591/AD8592/AD8594 出力アンプからのゲインを必要とする場合には、図 35 に示すよ 携帯電話およびポータブル・ヘッドセットに用いられる うに、抵抗を 4 つ追加します。AD8592 のゲインは、次式を用いて設 複合型マイクロフォン／スピーカ用アンプ 定することができます。 R7 AV＝――― R6 びスピーカを備えるヘッドセットとのインターフェースを効率的に 2 基のアンプを備えた AD8592 を用いれば、マイクロフォンおよ （5） 設計することができます。図 36 に、コーデックとのインターフェー スを構成する簡単な方法を示します。 R3 100kΩ +5V +5V R7 20kΩ R1 2.2kΩ C1 0.1µF R2 10kΩ VDD 25 +5V VDD 38 LEFTOUT 35 R6 10kΩ 2 – U1-A 3 C1 100µF 4 +5V 5 +5V R8 100kΩ VREF コーデックから 6 C2 10µF + VREF 27 + 6 C2 100µF + RIGHTOUT 36 U1-B 8 – 9 – R5 20Ω 注意：図の簡略化のため、 ピンの一部を省略して 示しています。 コーデックの モノラル出力 （または左 チャンネル出力）から （コーデックの 右チャンネル出力） R6 10kΩ （オプション） R5 10kΩ R3 2kΩ R4 10kΩ 8 U1 = AD8592 VSS 26 R7 20kΩ 7 U1-B 9 7 コーデックへ 1 4 3 R7 1kΩ マイクロフォン＋ スピーカ・ジャック R1 100kΩ R6 10kΩ 10 + NC R2 2kΩ – U1-A R4 20Ω 1 5 AD1881 (AC97) 2 NC 10 + +5V 図 36. スピーカ／マイクロフォン・ヘッドセット・アンプの回路 U1 = AD8592 図示の値を用いた場合、AV = R7 マイクロフォン用のプリアンプに使用される U1-A のゲインは、 = +6dB R3/R2 により与えられます。R1 は、エレクトレット・マイクロフォ R6 ンのバイアスに使用され、C1 は、 アンプからの直流電圧のブロック 図 35. ゲインのあるPC-98 適合ヘッドフォン／ライン に使用されます。U1-B は、スピーカ用アンプになり、そのゲインは 出力アンプ R5/R4 という式により与えられます。なお、ステレオ出力を合成す る場合は、R4 と値の等しい R6 の追加が必要になります。 リファレンス電圧が AD1881 から供給されるので、 どちらの回路 も入力結合キャパシタを必要としません。 ヘッドセットを使用しないときは、前のセクションで説明したも のと同じ原理を用いて、マイクロフォン／スピーカ・ジャックによ R4 および R5 は、出力ジャックまたはヘッドフォン・ケーブルが り、AD8592 をシャットダウンすることができます。TTL 互換また グラウンドと短絡する偶発的な事故から AD8592の出力を保護しま は CMOS 互換のロジックを使用しても AD8592 のシャットダウン す。出力結合キャパシタ C1 および C2 は、次式により示されるコー を制御できるので、 必要に応じてマイクロフォンまたはスピーカを ナー周波数を持ったハイパス・フィルタの一部を構成し、ヘッド ミュートさせることも可能です。 フォンからの直流電流をブロックします。 1 f−3dB＝―――――― 2πC1(R4＋RL ) 低価格サンプル／ホールド回路 この場合、RL はヘッドフォンの抵抗を表します。 (6) AD8592 は、それぞれのアンプのシャットダウンを独立にコント ロールできるので、回路設計の柔軟性が高くなります。この機能が 役立つ特別なアプリケーションの設計例の 1 つに、データ・アクイ ジション用のサンプル／ホールド回路があります。図 37 に、 AD8592 単独で 1 つのキャパシタを使用した、単純ですが極めて効 果的なサンプル／ホールド回路を紹介します。 8 +5V 2 10 U1-B U1-A VIN 4 3 5 サンプリング ・クロック 1 C1 1nF 7 6 9 サンプル／ ホールド出力 +5V U1 = AD8592 図37. 高効率サンプル／ホールド回路 − 10 − REV.A AD8591/AD8592/AD8594 U1-A アンプは、1 nF のキャパシタをドライブするユニティ・ゲ イン・バッファとして構成されています。このアンプでは、非反転 入力に入力信号が印加され、サンプリング・クロックによって シャットダウンがコントロールされます。サンプリング・クロック がHighのとき、U1-A アンプがアクティブになって、VIN に応じた電 圧を出力します。サンプリング・クロックがLowに転じると、U1-A アンプがシャットダウンしてアンプ出力が高インピーダンスにな り、C1 キャパシタの充電電圧がホールドされます。 U1-B アンプは、C1 へのローディングを防止するユニティ・ゲイ ン・バッファとして使用されます。U1-B の CMOS 入力段の入力バ イアス電流が低いこと、 およびU1-A アンプがシャットダウンにより ハイ・インピーダンス状態になっていることから、ホールド期間の C1 からの電圧ドループはほとんどありません。この回路では、上 は 500 kHz から、下は 1 Hz までのサンプリング周波数が使用でき ます。なお、C1 の値を増加すれば、非常に低いサンプリング・レー トを使用する場合でも、 一段と低い電圧ドループを達成することが 可能です。 PCMCIA モデム用ダイレクト・アクセス装置 （電話回線インターフェース） 図 38 は、 ＋5 V の 600Ωシステム用の送／受信電話回線インター フェースです。この回路は、トランス結合の 600Ωライン上での全 二重送信を差動方式により実現します。アンプ A1 は、モデム出力 のドライブで必要な条件に適合するようにゲインを調整可能です。 A1 および A2 は、ともに、単電源で得られる最大可能信号がトラン スに印加されるように構成されています。AD8594 は高出力電流ド ライブ、低ドロップアウト電圧なので、＋5 V 単電源で、600Ω送信 システムの場合、使用できる最大信号は約 4.5 Vp-p になります。ア ンプ A3 は、 差動アンプとして構成されていますが、 その理由は 2 つ あります。つまり、 （1）これにより送信信号と受信信号の干渉を回 避できること、および（2）A4 による増幅のために、送信ラインから 受信信号を抽出できることです。アンプ A4 のゲインは、A1 と同じ 方法により調整し、 モデムの入力信号要件に適合させることができ ます。標準の抵抗値を用いるのであれば、SIP（シングル・インライ ン・パッケージ）フォーマットの抵抗アレイの使用が可能です。16 ピン TSSOP または SOIC に収められた省スペースの AD8594 と組 み合わせて、 コンパクトでコスト効果の高いソリューションが実現 します。 P1 Txゲイン 調整 2kΩ R3 360Ω 電話回線へ 1:1 – 1 R5 10kΩ 6.2V ZO 600Ω R2 9.09kΩ A1 + 5 C1 R1 10kΩ 0.1µF 2 送信 TxA 3 SHUTDOWN 6.2V R3 10kΩ R6 10kΩ 6 9 – A2 + 8 – A2 3 + R2 10kΩ VIN 10µF R10 10kΩ R9 10kΩ 2 R11 10kΩ R12 10kΩ 3 5 – A3 + 1 R13 R14 10kΩ 14.3kΩ 8 – 6 7 A4 + P2 Rxゲイン 調整 2kΩ 9 2 3 – 10 1 A1 + 4 A1, A2 = 1/2 AD8592 GAIN = R3 R2 C3 47µF + R6 10kΩ VO1 +5V +5V R1 10kΩ R10 10kΩ SET: R7, R10, R11 = R2 8 – A1 7 + 4 10 7 9 R11 R12 10kΩ 10kΩ 8 – 7 A2 + 9 R8 100kΩ R9 100kΩ RL 600Ω C2 1µF R14 50Ω R13 10kΩ C4 47µF + VO2 SET: R6, R12, R13 = R3 図 39. 低ノイズ単電源差動ライン・ドライバ R8 および R9 は、コモン・モード出力電圧を電源電圧の 2 分の 1 に等しい値にセットします。C1 は、入力信号のカップリング用で すが、入力の直流電圧が電源電圧の 2 分の 1 に等しいときは、省略 することができます。 必要に応じて、この回路にゲインの追加もできます。回路のゲイ ンは、次式によって表されます。 VOUT R3 （7） AV＝―――― ＝――― VIN R2 これにおいて、 VOUT＝VO1−VO2 R2 ＝R7＝R10＝R11 R3 ＝R6＝R12＝R13 とします。 R8 10kΩ 受信 RxA C2 0.1µF 図 38. PCMCIA モデム用単電源ダイレクト・アクセス装置 REV.A C1 22µF + 1 R7 10kΩ +5V R7 10kΩ 7 R5 50Ω 2 +5V T1 MIDCOM 671-8005 A1, A2 = 1/2 AD8592 A3, A4 = 1/2 AD8592 単電源差動ライン・ドライバ 図 39 に示した単電源差動ライン・ドライバ回路は、＋5 V の単 電源で動作して 4 Vp-p の入力信号から 600 Ωの負荷をドライブし、 しかも20 Hz ∼ 15 kHz までの範囲のひずみは 0.7 % 未満です。この 設計は、AD8594 を使用して完全な平衡型トランス・ベースの特性 を 実現します。しかも、極めて省スペースで低歪みを維持し、DC から動作可能です。この設計も、トランス・ベースの設計と同様に、 いずれか一方の出力をグラウンドに接続すれば、回路のゲイン （＝ 1）を変化させることなく、 不平衡ライン・ドライバ・アプリケー ションとして使用することができます。 − 11 − AD8591/AD8592/AD8594 AD8591/AD8592/AD8594 アンプ用 SPICE モデル SPICE モデル には、2 次的な特性も正確に反映されます。フリッ AD8591/AD8592/AD8594 アンプ用 SPICE モデルは、 実際のアンプ カ・ノイズは、入力段トランジスタの KF 項および AF 項を通じて 特性という意味において、現実と高い一致を見せるコンピュータ・ セットされる 1/f のコーナー周波数によって正確にモデリングされ シミュレーション・マクロ・モデルの 1 つです。このモデルは、リ ます。また、入力セクションにおける C1 および C2 の使用により、 スティング 1 に示すようにデバイスの標準値をベースにしており、 2 次ポールを生成して、 モデルの正確な位相マージン特性が達成さ 当社のインターネット・サイト（www.analog.com）からダウンロー れます。 このモデルは、 AD8591/AD8592/AD8594 のシャットダウン回路も ドすることができます。 このモデルは、共通ソース出力段を使用してレール to レール特 備えています。スイッチ S1∼S7 は、シャットダウン・モードでオ 性を提供します。これにより、負荷抵抗に対するオープン・ループ・ ペアンプ回路を非アクティブにします。シャットダウン回路のロ ゲインの依存、 および最大出力電圧と出力電流の関係をリアルにシ ジック・スレショルドは、リスティグの末尾近くで、VSWITCH モデ ミュレートすることが可能です。このモデルの入力段では、2 組の ル・パラメータを使用して正確にモデリングされます。さらに、電 差動ペアを使用して、AD8591/AD8592/AD8594 アンプのレール to 圧制御電流ソース GSY を通じて、実際の電源電流と電源電圧の関 レール入力段のシミュレーションを行っています。 係のモデリングも行われます。 このモデルは、＋27 ℃ における AD8591/AD8592/AD8594 アンプ EOS 電圧ソースは、入力オフセット電圧を設定するだけでなく、 これを使用してコモン・モード電源電圧除去、およびモデルの入力 の標準値をベースにして特性が設定されています。つまり、モデル 電圧ノイズ特性のシミュレーションを行うことが可能です。さら の特性が、＋27 ℃ に対して最適化されているので、 シミュレーショ に、G2、R2 および CF は、このモデルのオープン・ループ・ゲイン ンの温度がこれと異なると精度が下がることもあります。 の設定、ならびに GB 積（ゲイン帯域幅積）の設定に使用できます。 − 12 − REV.A AD8591/AD8592/AD8594 リスティング 1：AD859x SPICE マクロ・モデル * AD8592 SPICE マクロ・モデルの標準値 * 98 年 9 月，バージョン 1 * TAM / ADSC * * Copyright 1998 by Analog Devices * * 使用許諾契約については、 「README.DOC」ファイルを参照して * ください。このモデルを使用すると、当該使用許諾契約の条件な * らびに規定に承諾したものとなります。 * * ノードの割り当て * 非反転入力 * 反転入力 * 正の電源 * 負の電源 * 出力 * シャットダウン * .SUBCKT AD8592 1 2 99 50 45 80 * * 入力段 * M1 4 1 3 3 PIX L=0.8E-6 W=125E-6 M2 6 7 3 3 PIX L=0.8E-6 W=125E-6 RC1 4 50 4E3 RC2 6 50 4E3 C1 4 6 2E-12 I1 99 8 100E-6 M3 M4 RC3 RC4 C2 I2 10 11 10 11 10 13 1 7 99 99 11 50 12 12 12 12 4E3 4E3 2E-12 100E-6 NIX NIX L=0.8E-6 L=0.8E-6 EOS 7 2 POLY(3) (21,98) +1E-3 1 1 1 IOS 1 2 2.5E-12 V1 99 9 0.9 D1 3 9 DX V2 14 50 0.9 D2 14 12 DX S1 3 8 (82,98) SOPEN S2 99 8 (98,82) SCLOSE S3 12 13 (82,98) SOPEN S4 13 50 (98,82) SCLOSE * * CMRR=64dB, ZERO AT 20kHz * ECM1 20 98 POLY(2) (1,98) RCM1 20 21 79.6E3 CCM1 20 21 100E-12 RCM2 21 98 50 * * PSRR=80dB, ZERO AT 200Hz * RPS1 70 0 1E6 RPS2 71 0 1E6 CPS1 99 70 1E-5 REV.A W=125E-6 W=125E-6 (73,98) 0 .5 (61,0) .5 − 13 − AD8591/AD8592/AD8594 CPS2 50 71 1E-5 EPSY 98 72 POLY(2) (70,0) (0,71) 0 1 1 RPS3 72 73 1.59E6 CPS3 72 73 500E-12 RPS4 73 98 80 * * 内蔵電圧リファレンス * EREF 98 0 POLY(2) (99,0) (50,0) 0 .5 .5 GSY 99 50 POLY(1) (99,50) 20E-6 10E-7 * * シャットダウン・セクション * E1 81 98 (80,50) 1 R1 81 82 1E3 C3 82 98 1E-9 * * 30nV/√Hz の電圧ノイズ・リファレンス * VN1 60 0 0 RN1 60 0 16.45E-3 HN 61 0 VN1 30 RN2 61 0 1 * * ゲイン段 * G2 98 30 POLY(2) (4,6) (10,11) 0 2.19E-5 +2.19E-5 R2 30 98 13E6 CF 45 30 5E-12 S5 30 98 (98,82) SCLOSE D3 30 31 DX D4 32 30 DX V3 99 31 0.6 V4 32 50 0.6 * * 出力段 * M5 45 46 99 99 POX L=0.8E-6 W=16E-3 M6 45 47 50 50 NOX L=0.8E-6 W=16E-3 EG1 99 48 POLY(1) (98,30) 1.06 1 EG2 49 50 POLY(1) (30,98) 1.05 1 RG1 48 46 10E3 RG2 49 47 10E3 S6 46 99 (98,82) SCLOSE S7 47 50 (98,82) SCLOSE * * モデル * .MODEL PIX PMOS (LEVEL=2,KP=20E-6,VTO=-0.7, LAMBDA=0.01, AF=1, KF=1E-31) .MODEL NIX NMOS (LEVEL=2,KP=20E-6,VTO=0.7, LAMBDA=0.01, AF=1, KF=1E-31) .MODEL POX PMOS (LEVEL=2,KP=8E-6,VTO=-1, LAMBDA=0.067) .MODEL NOX NMOS (LEVEL=2,KP=13.4E-6,VTO=1, LAMBDA=0.067) .MODEL SOPEN VSWITCH (VON=2.4, VOFF=0.8, RON=10, ROFF =1E9) .MODEL SCLOSE VSWITCH (VON=-0.8, VOFF=-2.4, RON=10, ROFF =1E9) .MODEL DX D(IS=1E-14) .ENDS AD8592 − 14 − REV.A AD8591/AD8592/AD8594 外形寸法 サイズはインチと（mm）で示します。 6ピン SOT 10ピン μSOIC （RT-6） （RM-10） 0.124 (3.15) 0.112 (2.84) 0.122 (3.10) 0.106 (2.70) 10 0.071 (1.80) 0.059 (1.50) 6 5 4 1 2 3 0.118 (3.00) 0.098 (2.50) 6 0.124 (3.15) 0.112 (2.84) 0.199 (5.05) 0.187 (4.75) 1 5 ピン1 ピン1 0.037 (0.95) BSC 0.0197 (0.50) BSC 0.075 (1.90) BSC 0.051 (1.30) 0.035 (0.90) 0.057 (1.45) 0.035 (0.90) 0.020 (0.50) 0.010 (0.25) 0.059 (0.15) 0.000 (0.00) 実装面 0.038 (0.97) 0.030 (0.76) 10˚ 0.009 (0.23) 0˚ 0.003 (0.08) 0.022 (0.55) 0.014 (0.35) 0.122 (3.10) 0.110 (2.79) 0.120 (3.05) 0.112 (2.84) 0.043 (1.09) 0.037 (0.94) 0.006 (0.15) 0.002 (0.05) 0.016 (0.41) 0.006 (0.15) 実装面 0.011 (0.28) 0.003 (0.08) 16ピン薄型シュリンク・スモール・アウトライン 16ピン狭体SO （RU-16） （R-16A） 6˚ 0˚ 0.022 (0.56) 0.021 (0.53) 0.201 (5.10) 0.193 (4.90) 0.3937 (10.00) 0.3859 (9.80) 9 0.256 (6.50) 0.246 (6.25) 0.177 (4.50) 0.169 (4.30) 16 1 16 0.1574 (4.00) 0.1497 (3.80) 1 0.2440 (6.20) 0.2284 (5.80) 8 ピン1 0.0098 (0.25) 0.0040 (0.10) ピン1 0.006 (0.15) 0.002 (0.05) 0.0256 実装面 (0.65) BSC REV.A 9 8 0.0433 (1.10) MAX 0.0118 (0.30) 0.0075 (0.19) 0.0079 (0.20) 0.0035 (0.090) 8˚ 0˚ 0.0500 実装面 (1.27) BSC 0.028 (0.70) 0.020 (0.50) − 15 − 0.0688 (1.75) 0.0532 (1.35) 0.0192 (0.49) 0.0138 (0.35) 0.0099 (0.25) 0.0075 (0.19) 0.0196 (0.50) x 45° 0.0099 (0.25) 8° 0° 0.0500 (1.27) 0.0160 (0.41) うにやさ ゅ い し ちき PRINTED IN JAPAN D9116-2.7-10/99,1A AD8591/AD8592/AD8594 み る 「この取扱説明書はエコマーク認定の再生紙を使用しています。」 ど りをまも − 16 − REV.A