低噪声、1 GHz FastFET运算放大器 ADA4817-1/ADA4817-2 CONNECTION DIAGRAMS 高速 ADA4817-1 TOP VIEW (Not to Scale) −3 dB带宽：1050 MHz（G = 1，RL = 100 Ω） 7 OUT –IN 3 6 NC +IN 4 5 –VS 低输入电容 共模电容：1.3 pF NC = NO CONNECT 图1. 8引脚LFCSP (CP-8-2) 差模电容：0.1 pF ADA4817-1 TOP VIEW (Not to Scale) 低噪声 4 nV/√Hz (100 kHz) 2.5 fA/√Hz (100 kHz) 低失真 FB 1 8 PD –IN 2 7 +VS +IN 3 6 OUT –VS 4 5 NC −90 dBc（10 MHz，G = 1，RL = 1 kΩ） 失调电压：2 mV（最大值） 07756-001 8 +VS FB 2 NC = NO CONNECT 07756-002 低输入偏置电流：2 pA PD 1 图2. 8引脚SOIC (RD-8-1) 高输出电流：40 mA ADA4817-2 TOP VIEW (Not to Scale) 16 FB1 每个放大器的电源电流：19 mA 掉电模式下，每个放大器的电源电流：1.5 mA 14 +VS1 0.1%建立时间：9 ns 13 OUT1 压摆率：870 V/μs 15 PD1 特性 11 NC NC 3 10 +IN2 –VS2 4 9 –IN2 OUT2 5 滤波器 ADC驱动器 CCD输出缓冲器 概述 FB2 8 仪器仪表 12 –VS1 PD2 7 数据采集前端 –IN1 1 +IN1 2 +VS2 6 光电二极管放大器 NC = NO CONNECT 07756-003 应用 图3. 16引脚LFSCP (CP-16-4) ADA4817-1（单通道）和ADA4817-2（双通道）FastFET™ ADA4817-1/ADA4817-2具有5 V至10 V的宽电源电压范围， 放大器是具有FET输入的单位增益稳定、超高速电压反馈 可采用单电源或双电源供电，适合包括有源滤波和ADC驱 型放大器。这些放大器采用ADI公司的专有超快速互补双 动在内的多种应用。 极性(XFCB)工艺进行开发，这一工艺可使放大器实现超低 ADA4817-1采用3 mm × 3 mm 8引脚LFCSP和8引脚SOIC封 的噪声（4 nV/√Hz；2.5 fA/√Hz）及极高的输入阻抗。 装，ADA4817-2采用4 mm × 4 mm 16引脚LFSCP封装。这些 ADA4817-1/ADA4871-2具有1.3 pF的输入电容、4 nV/√Hz 封装都采用低失真引脚排列，可以改善二次谐波失真，并 的低噪声、最大2 mV的低失调电压，以及1050 MHz的−3 简化电路板布局。此外，这些封装都具有裸露焊盘，提供 dB带宽，非常适合数据采集前端及宽带跨导应用，如光电 到达印制电路板(PCB)的低热阻路径，可实现更有效的热 二极管前置放大器等。 传输，并提高可靠性。这两款产品均可在−40°C至+105°C 的扩展工业温度范围内工作。 Rev. A Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2008–2009 Analog Devices, Inc. All rights reserved. ADA4817-1/ADA4817-2 目录 特性.....................................................................................................1 驱动容性负载 .............................................................................15 应用.....................................................................................................1 散热考虑 ......................................................................................15 连接图 ................................................................................................1 掉电工作模式 .............................................................................15 概述.....................................................................................................1 容性反馈 ......................................................................................16 修订历史 ............................................................................................2 更高频率衰减 .............................................................................16 技术规格 ............................................................................................3 布局布线、接地和旁路考虑.......................................................17 ±5 V工作 ........................................................................................3 信号布线 ......................................................................................17 5 V工作...........................................................................................4 电源旁路 ......................................................................................17 绝对最大额定值...............................................................................5 接地...............................................................................................17 热阻.................................................................................................5 裸露焊盘 ......................................................................................17 最大安全功耗 ...............................................................................5 漏电流 ..........................................................................................18 ESD警告 .........................................................................................5 输入电容 ......................................................................................18 引脚配置和功能描述 ......................................................................6 输入至输入/输出耦合...............................................................18 典型工作特性 ...................................................................................8 应用信息 ..........................................................................................19 测试电路 ..........................................................................................13 低失真引脚排列.........................................................................19 工作原理 ..........................................................................................14 宽带光电二极管前置放大器 ...................................................19 闭环频率响应 .............................................................................14 高速JFET输入仪表放大器 .......................................................21 同相闭环频率响应 ....................................................................14 有源低通滤波器(LPF) ..............................................................22 反相闭环频率响应 ....................................................................14 外形尺寸 ..........................................................................................24 宽带工作 ......................................................................................15 订购指南 ......................................................................................25 修订历史 2009年3月—修订版0至修订版A 增加8引脚SOIC封装 ................................................................ 通篇 更改特性和概述部分 ......................................................................1 更改表1 ..............................................................................................3 更改表2 ..............................................................................................4 更改图4 ..............................................................................................5 更改图9、图11和图12 ....................................................................8 更改图21、图22和图24 ................................................................10 更改图33 ......................................................................................... 12 增加图34；重新排序 ....................................................................12 更改散热考虑和掉电工作模式部分..........................................15 更改容性反馈部分和图46 ...........................................................16 增加更高频率衰减部分、图47、图48和图49； 重新排序 ..........................................................................................16 更新外形尺寸 .................................................................................24 更改订购指南部分 ........................................................................25 2008年11月—修订版0：初始版 Rev. A | Page 2 of 28 ADA4817-1/ADA4817-2 技术规格 ±5 V工作 除非另有说明，TA = 25°C，+VS = 5 V，−VS = −5 V，G = 1，RF = 348 Ω (G > 1)，RL = 100 Ω接地。 表1 参数 动态性能 −3 dB带宽 增益带宽积 全功率带宽 0.1 dB平坦度 压摆率 0.1%建立时间 噪声/谐波性能 谐波失真(HD2/HD3) 输入电压噪声 输入电流噪声 直流性能 输入失调电压 输入失调电压漂移 输入偏置电流 条件 最小值 MHz MHz MHz MHz MHz MHz V/µs ns f = 1 MHz, VOUT = 2 V 峰峰值, R L = 1 kΩ f = 10 MHz, VOUT = 2 V 峰峰值, RL = 1 kΩ f = 50 MHz, VOUT = 2 V 峰峰值, RL = 1 kΩ f = 100 kHz f = 100 kHz −113/−117 −90/−94 −64/−66 4 2.5 dBc dBc dBc nV/√Hz fA/√Hz 62 0.4 7 2 100 1 65 −77 500 1.3 0.1 −VS至+V S − 2.8 −90 GΩ pF pF V dB 8 −VS + 1.4 至 +VS − 1.3 −VS + 1 至 +VS − 1 40 100/170 ns V mA mA >+VS − 1 <+VS − 3 0.3/1 0.3 34 V V µs µA µA 共模 共模 差模 VCM = ±0.5 V VIN = ±2.5 V, G = 2 −VS + 1.5 to +VS − 1.5 −VS + 1.1 to +VS − 1.1 RL = 1 kΩ 线性输出电流 短路电流 掉电 PD引脚电压 开启/关闭时间 输入漏电流 电源 工作范围 每个放大器的静态电流 掉电静态电流 正电源抑制 负电源抑制 单位 1050 200 390 ≥410 60 60 870 9 输入偏置失调电流 开环增益 输入共模电压范围 共模抑制 输出特性 输出过驱恢复时间 输出电压摆幅 最大值 VOUT= 0.1 V峰峰值 VOUT= 2 V峰峰值 VOUT= 0.1 V峰峰值，G = 2 VOUT= 0.1 V峰峰值 VIN= 3.3 V峰峰值，G = 2 VOUT= 2 V峰峰值，RL = 100 Ω，G = 2 VOUT = 4 V步进 VOUT= 2 V步进，G = 2 TMIN 至 TMAX 输入特性 输入电阻 输入电容 典型值 1%输出误差 吸电流/源电流 使能 掉电模式 PD = +VS PD = −VS 5 +VS = 4.5 V 至 5.5 V, −VS = −5 V +VS = 5 V, −VS = −4.5 V 至 −5.5 V Rev. A | Page 3 of 28 −67 −67 19 1.5 −72 −72 2 20 mV µV/°C pA pA pA dB V 3 61 10 21 3 V mA mA dB dB ADA4817-1/ADA4817-2 5 V工作 除非另有说明，TA = 25°C，+VS = 3 V，−VS = −2 V，G = 1，RF = 348 Ω (G > 1)，RL = 100 Ω接地。 表2 参数 动态性能 –3 dB带宽 全功率带宽 0.1 dB平坦度 压摆率 0.1%建立时间 噪声/谐波性能 谐波失真(HD2/HD3) 输入电压噪声 输入电流噪声 直流性能 输入失调电压 输入失调电压漂移 输入偏置电流 条件 最小值 输入共模电压范围 共模抑制 输出特性 输出过驱恢复时间 输出电压摆幅 掉电 PD引脚电压 开启/关闭时间 输入漏电流 电源 工作范围 每个放大器的静态电流 掉电静态电流 正电源抑制 负电源抑制 单位 500 160 280 95 32 320 11 MHz MHz MHz MHz MHz V/µs ns f = 1 MHz, VOUT = 1 V 峰峰值, R L = 1 kΩ f = 10 MHz, VOUT = 1 V 峰峰值, R L = 1 kΩ f = 50 MHz, VOUT = 1 V 峰峰值, R L = 1 kΩ f = 100 kHz f = 100 kHz −87/−88 −68/−66 −57/−55 4 2.5 dBc dBc dBc nV/√Hz fA/√Hz 61 0.5 7 2 100 1 63 −72 500 1.3 0.1 −VS to +VS − 2.9 −83 GΩ pF pF V dB 13 −VS + 1 至 +VS − 1.2 −VS + 0.9 至 +VS − 1 20 40/130 ns V mA mA >+VS − 1 <+VS − 3 0.2/0.7 0.2 31 V V µs µA µA 共模 共模 差模 VCM = ±0.25 V VIN = ±1.25 V, G = 2 RL = 100 Ω RL = 1 kΩ 线性输出电流 短路电流 最大值 VOUT= 0.1 V峰峰值 VOUT= 1 V峰峰值 VOUT= 0.1 V峰峰值，G = 2 VIN= 1 V峰峰值，G = 2 VOUT= 1 V峰峰值，G = 2 VOUT = 2 V步进 VOUT= 1 V步进，G = 2 TMIN 至 TMAX 输入偏置失调电流 开环增益 输入特性 输入电阻 输入电容 典型值 −VS + 1.3 to +VS − 1.3 −VS + 1 to +VS − 1.1 1%输出误差 吸电流/源电流 使能 掉电模式 PD = +VS PD = −VS 5 +VS = 4.75 V 至 5.25 V, −V S = 0 V +VS = 5 V, −VS = −0.25 V 至 +0.25 V Rev. A | Page 4 of 28 −66 −63 14 1.5 −71 −69 2.3 20 mV µV/°C pA pA pA dB V 3 53 10 16 2.8 V mA mA dB dB ADA4817-1/ADA4817-2 绝对最大额定值 PD = 静态功耗 + (总驱动功耗 – 负载功耗) 表3. 参数 额定值 电源电压 功耗 共模输入电压 差分输入电压 存储温度范围 工作温度范围 引脚温度(焊接，10秒) 结温 10.6 V 见图4 −VS− 0.5 V至+VS+ 0.5 V ±VS −65°C至+125°C −40°C至+105°C 300°C 150°C 注意，超出上述绝对最大额定值可能会导致器件永久性损 VS VOUT VOUT PD = (VS × IS) + × − RL RL 2 (1) 2 (2) 应考虑RMS输出电压。如果RL以−VS为基准，像在单电源 供电情况下，则总驱动功耗为VS × IOUT。如果均方根信号电 平是不确定的，则考虑最差情况，即VOUT = VS/4（RL以中间 电源电压为基准）。 PD = (VS × IS) + (VS/4 ) 2 RL (3) 坏。这只是额定最值，不表示在这些条件下或者在任何其 单电源供电且RL以−VS为基准时，最差情况为VOUT = VS /2。 它超出本技术规范操作章节中所示规格的条件下，器件能 气流可增强散热，从而有效降低θJA。如金属直接与金属走 够正常工作。长期在绝对最大额定值条件下工作会影响器 线的封装引脚和裸露焊盘、通孔、接地、电源层接触，这 件的可靠性。 同样可降低θJA。 热阻 图4显示在JEDEC标准4层板上，裸露焊盘LFCSP_VD(单通 θJA针对最差条件，即器件焊接在电路板上以实现表贴封 道94°C/W)、SOIC_N_EP(单通道79°C/W)和LFCSP_VQ(双 装。 通道64°C/W)三种封装的最大安全功耗与环境温度的关 系。θJA值均为近似值。 表4. θJC 29 29 14 3.5 单位 °C/W °C/W °C/W 最大安全功耗 ADA4817-1/ADA4817-2的最大安全功耗受限于相应的芯片 结温(TJ)的升高情况。达到玻璃化转变温度150°C左右时， 塑料的特性会发生改变。即使只是暂时超过这一温度限值 也有可能改变封装对芯片作用的应力，从而永久性地转变 ADA4817-x的参数性能。长时间超过175°C的结温会导致芯 3.0 ADA4817-2, LFCSP 2.5 ADA4817-1, SOIC 2.0 1.5 ADA4817-1, LFCSP 1.0 0.5 0 –40 –30 –20 –10 0 片器件出现变化，因而可能造成功能降级或丧失。 10 20 30 40 50 60 70 80 90 100 AMBIENT TEMPERATURE (°C) 图4. 4层板最大安全功耗与环境温度的关系 封 装 的 功 耗 (PD)为 静 态 功 耗 与 芯 片 中 ADA4817-1/ ADA4817-2的输出端驱动所导致的功耗之和，而静态功耗 07756-008 θJA 94 79 64 MAXIMUM POWER DISSIPATION (W) 封装类型 LFCSP_VD (ADA4817-1) SOIC_N_EP (ADA4817-1) LFSCP_VQ (ADA4817-2) ESD警告 则为电源引脚之间的电压(VS)乘以静态电流(IS)。 ESD（静电放电）敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 Rev. A | Page 5 of 28 ADA4817-1/ADA4817-2 引脚配置和功能描述 ADA4817-1 PD 1 8 +VS FB 2 7 OUT –IN 3 6 NC +IN 4 5 –VS NC = NO CONNECT NOTES 1. EXPOSED PAD CAN BE CONNECTED TO GROUND PLANE OR NEGATIVE SUPPLY PLANE. 07756-005 TOP VIEW (Not to Scale) 图5. ADA4817-1引脚配置（8引脚LFCSP） 表5. ADA4817-1引脚功能描述（8引脚LFCSP） 引脚编号 1 2 3 4 5 6 7 8 引脚名称 PD FB −IN +IN −VS NC OUT +VS 裸露焊盘(EPAD) 描述 掉电。不要悬空。 反馈引脚。 反相输入。 同相输入。 负电源。 不连接。 输出。 正电源。 裸露焊盘。可以连接到GND、−VS层或悬空。 ADA4817-1 FB 1 8 PD –IN 2 7 +VS +IN 3 6 OUT –VS 4 5 NC NC = NO CONNECT 07756-006 TOP VIEW (Not to Scale) NOTES 1. EXPOSED PAD CAN BE CONNECTED TO GROUND PLANE OR NEGATIVE SUPPLY PLANE. 图6. ADA4817-1引脚配置（8引脚SOIC） 表6. ADA4817-1引脚功能描述（8引脚SOIC） 引脚编号 1 2 3 4 5 6 7 8 引脚名称 FB −IN +IN −VS NC OUT +VS PD Exposed pad (EPAD) 描述 反馈引脚。 反相输入。 同相输入。 负电源。 不连接。 输出。 正电源。 掉电。不要悬空。 裸露焊盘。可以连接到GND、−VS层或悬空。 Rev. A | Page 6 of 28 ADA4817-1/ADA4817-2 ADA4817-2 –IN1 1 12 –VS1 +IN1 2 11 NC FB2 8 PD2 7 9 –IN2 +VS2 6 10 +IN2 –VS2 4 OUT2 5 NC 3 NC = NO CONNECT NOTES 1. EXPOSED PAD CAN BE CONNECTED TO THE GROUND PLANE OR NEGATIVE SUPPLY PLANE. 07756-107 14 +VS1 13 OUT1 16 FB1 15 PD1 TOP VIEW (Not to Scale) 图7. ADA4817-2引脚配置（16引脚LFCSP） 表7. 16引脚LFCSP引脚功能描述 引脚编号 1 2 3, 11 4 5 6 7 8 9 10 12 13 14 15 16 引脚名称 −IN1 +IN1 NC −VS2 OUT2 +VS2 PD2 FB2 −IN2 +IN2 −VS1 OUT1 +VS1 PD1 FB1 Exposed pad (EPAD) 描述 反相输入1。 同相输入1。 不连接。 负电源2。 输出2。 正电源2。 掉电2。不要悬空。 反馈引脚2。 反相输入2。 同相输入2。 负电源1。 输出1。 正电源1。 掉电1。不要悬空。 反馈引脚1。 裸露焊盘。可以连接到GND、−VS层或悬空。 Rev. A | Page 7 of 28 ADA4817-1/ADA4817-2 典型工作特性 除非另有说明，TA = 25°C，VS = ±5 V，G = 1，RF = 348 Ω (G > 1)，RL = 100 Ω接地，小信号VOUT = 100 mV峰峰值，大信号 VOUT = 2 V峰峰值。 6 G =2 0 G=5 –3 –6 –9 –12 100k 1M 10M 100M FREQUENCY (Hz) 1G 10G 3 G = 1, DUAL 0 G=5 –3 –6 –9 –12 100k 图8. 不同增益下的小信号频率响应 (LFCSP) 6 G=2 G = 1, SINGLE 1M 10M 100M FREQUENCY (Hz) 1G 10G 07756-009 3 G = 1, SINGLE NORMALIZED CLOSED-LOOP GAIN (dB) G = 1, DUAL 07756-066 NORMALIZED CLOSED-LOOP GAIN (dB) 6 图11. 不同增益下的大信号频率响应 6 VS = 10V, SOIC VS = 10V, LFCSP 3 VS = 5V, LFCSP CLOSED-LOOP GAIN (dB) VS = 5V, SOIC 0 –3 –6 –3 VS = 5V –6 –9 1M 10M 100M FREQUENCY (Hz) 1G 10G VOUT = 1V p-p –12 100k 1M 07756-007 –12 100k 图9. 不同电源下的小信号频率响应 9 1G 10G 图12. 不同电源下的大信号频率响应 9 CL = 6.6pF CL = 4.4pF CL = 2.2pF RF = 348Ω RF = 274Ω 6 6 CLOSED-LOOP GAIN (dB) CL = 0pF 3 0 –3 RF = 200Ω 3 0 –3 –6 –6 G=2 RF = 274Ω –9 100k 1M 10M 100M FREQUENCY (Hz) 1G 10G 07756-068 CLOSED-LOOP GAIN (dB) 10M 100M FREQUENCY (Hz) 07756-010 –9 VS = 10V 0 图10. 不同CL 下的小信号频率响应 G=2 –9 100k 1M 10M 100M FREQUENCY (Hz) 1G 图13. 不同RF下的小信号频率响应 Rev. A | Page 8 of 28 10G 07756-011 CLOSED-LOOP GAIN (dB) 3 ADA4817-1/ADA4817-2 6 G = 2, SS 3 CLOSED-LOOP GAIN (dB) G = 2, LS 0.2 0.1 G = 1, SS 0 G = 1, LS –0.1 –0.2 0 –3 –6 –0.3 –9 –0.4 –0.5 100k 1M 10M 100M FREQUENCY (Hz) 1G 10G –12 100k –40 –40 –60 –60 DISTORTION (dBc) HD2, RL = 100Ω HD2, RL = 1kΩ –100 HD3, RL = 100Ω 100M 07756-014 10M –80 –100 HD2, VS = 10V –140 100k 1M 100M 10M 图18. 不同电源下失真与频率的关系，VOUT = 2 V峰峰值 –20 –20 –40 –40 DISTORTION (dBc) HD2, VS = 5V HD2, VS = 10V –80 –100 fC = 1MHz –60 –80 HD2, RL = 100Ω HD2, RL = 1kΩ –100 HD3, VS = 5V HD3, VS = 10V –120 –140 100k 1M 10M FREQUENCY (Hz) –120 100M 07756-016 DISTORTION (dBc) HD3, VS = 10V FREQUENCY (Hz) 图15. 不同负载下失真与频率的关系，VOUT = 2 V峰峰值 –60 10G HD2, VS = 5V –120 FREQUENCY (Hz) 1G HD3, VS = 5V HD3, RL = 1kΩ 1M 100M 图16. 不同电源下失真与频率的关系，G = 2，VOUT = 2 V峰峰值 Rev. A | Page 9 of 28 –140 HD3, RL = 100Ω HD3, RL = 1kΩ 0 1 2 3 4 5 OUTPUT VOLTAGE (V p-p) 图19. 不同负载下失真与输出电压的关系 6 07756-017 DISTORTION (dBc) –20 –140 100k 10M 图17. 小信号频率响应与温度的关系 –20 –120 1M FREQUENCY (Hz) 图14. 0.1 dB平坦度频率响应与增益和输出电压的关系 –80 TA = +25°C, SINGLE TA = +25°C, DUAL TA = –40°C, SINGLE TA = –40°C, DUAL TA = +105°C, SINGLE TA = +105°C, DUAL 07756-036 0.3 07756-013 0.4 07756-012 NORMALIZED CLOSED-LOOP GAIN (dB) 0.5 ADA4817-1/ADA4817-2 0.15 DUAL, CF = 0.5pF SINGLE, NO CF 0.10 SINGLE OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 0.10 DUAL, CF = 0.5pF SINGLE, NO CF 0.05 0 –0.05 DUAL –0.10 SINGLE 0.05 0 –0.05 DUAL 07756-018 –0.10 G=2 –0.15 –0.15 07756-021 0.15 VS = 5V G=2 TIME (5ns/DIV) TIME (5ns/DIV) 图20. 小信号瞬态响应 图23. 小信号瞬态响应 1.5 0.075 1.0 0 –0.025 DUAL, LFCSP RF = 0Ω RL = 100Ω VS = ±5V G = +1 –0.050 –0.075 0 –0.5 –1.0 SINGLE, LFCSP SINGLE, SOIC 0.5 TIME (5ns/DIV) 图21. 小信号瞬态响应与封装的关系 图24. 大信号瞬态响应 6 0.5 2 × VIN 0.4 4 SETTLING TIME SETTLING TIME (%) 0.3 2 0 –2 VOUT 0.2 0.1 0 –0.1 –0.2 07756-023 –0.3 –4 –0.4 G=2 TIME (10ns/DIV) 07756-019 OUTPUT VOLTAGE (V) SINGLE, LFCSP –1.5 TIME (5ns/DIV) –6 SINGLE,SOIC DUAL, LFCSP RF = 0Ω RL = 100Ω VS = ±5V G = +1 07756-024 OUTPUT VOLTAGE (V) 0.025 07756-022 OUTPUT VOLTAGE (V) 0.050 –0.5 TIME (5ns/DIV) 图22. 输出过驱恢复 图25. 0.1%短期建立时间 Rev. A | Page 10 of 28 ADA4817-1/ADA4817-2 0.5 –10 0.4 –20 0.3 –40 –PSRR +PSRR –50 –60 –70 0.2 0.1 0 –0.1 –0.2 –80 –0.3 –90 –0.4 1M 10M 100M 1G FREQUENCY (Hz) –0.5 –40 07756-032 –100 100k –20 40 60 80 100 图29. 失调电压与温度的关系 1000 INPUT VOLTAGE NOISE (nV/ Hz) –20 –25 –30 –35 –40 –45 –50 –55 –60 1M 10M 100M 1G FREQUENCY (Hz) 100 10 1 10 07756-029 CMRR (dB) 20 TEMPERATURE (°C) 图26. PSRR与频率的关系 –65 –70 –75 –80 –85 –90 –95 –100 100k 0 100 1k 10k 100k 1M 10M 100M 80 100 FREQUENCY (Hz) 图27. CMRR与频率的关系 07756-026 PSRR (dB) –30 07756-037 OFFSET VOLTAGE (mV) 0 图30. 输入电压噪声 100 24 VS = ±5V SUPPLY CURRENT (mA) 10 1 0.1 20 18 16 VS = +5V 14 0.01 100k 1M 10M 100M FREQUENCY (Hz) 1G 图28. 输出阻抗与频率的关系 10 –40 07756-033 12 07756-030 OUTPUT IMPEDANCE ( ) 22 –20 0 20 40 60 TEMPERATURE (°C) 图31. 不同电源电压下静态电流与温度的关系 Rev. A | Page 11 of 28 ADA4817-1/ADA4817-2 VS = ±5V RL = 100Ω 1.5 –V-S + VOUT 700 NUMBER OF HITS 1.4 1.3 +VS – VOUT 1.2 +VS – VOUT 1.1 1.0 400 300 –20 0 20 40 60 80 100 0 –1.5 100 图32. 输出饱和电压与温度的关系 60 GAIN 40 PHASE –90 30 20 10 PHASE (Degrees) –45 50 –135 10M 100M FREQUENCY (Hz) –180 1G 07756-015 0 1M –0.5 0 0.5 1.0 图34. 输入失调电压直方图 0 70 100k –1.0 VOS (mV) TEMPERATURE (°C) –10 10k 500 07756-025 VS = +5V 0.9 0.8 –40 600 200 –VS + VOUT GAIN (dB) N: 4197 MEAN: –0.0248457 SD: 0.245658 800 07756-034 OUTPUT SATURATION VOLTAGE (V) 1.6 图33. 开环增益和相位与频率的关系 Rev. A | Page 12 of 28 1.5 ADA4817-1/ADA4817-2 测试电路 输出反馈引脚用于简化布局，如图35至图40所示。 +VS +VS 10µF + 10µF + RG 0.1µF RF 0.1µF 0.1µF VOUT VIN VOUT VIN RL 49.9Ω 0.1µF RL 49.9Ω 10µF + 0.1µF 07756-147 0.1µF –VS –VS 图35. G = 1配置 图38. 同相增益配置 +VS +VS AC 07756-141 + 10µF 10µF + 49.9Ω 0.1µF VOUT VOUT RL RL 49.9Ω 10µF 07756-145 + 0.1µF –VS 07756-148 AC –VS 图36. 正电源抑制 图39. 负电源抑制 +VS +VS 10µF 10µF + + RF 1kΩ 0.1µF RSNUB VIN 49.9Ω 0.1µF VOUT CL 0.1µF 1kΩ VIN RL VOUT 1kΩ 53.6Ω 10µF 0.1µF RL 1kΩ –VS + 07756-142 + 10µF 0.1µF 0.1µF –VS 图37. 容性负载配置 图40. 共模抑制 Rev. A | Page 13 of 28 07756-146 RG ADA4817-1/ADA4817-2 工作原理 闭环−3 dB频率： ADA4817-1/ADA4817-2是电压反馈型运算放大器，集新型 f - 3dB = fCROSSOVER × FET输入运放结构与ADI公司的超快速互补双极性(XFCB) 工艺于一体，实现了高速度和低噪声的卓越组合。创新的 反相闭环频率响应 高速FET输入级能够处理从负电源电压到正供电轨2.7 V范 解传递函数： 围内的共模信号。此输入级与H桥相结合，实现870 V/μs的 VO - 2 π × fCROSSOVER × RF = VI (RG + RF)S + 2π × fCROSSOVER × RG 压摆率和低失真，以及输入电压噪声为4 nV/√Hz的特性。 该放大器具有一个高速输出级，能够驱动高负载，流出和 吸入最多40 mA的线性电流。电源电流和失调电流经过激 光 调 整 ， 从 而 获 得 最 佳 性 能 。 这 些 特 性 使 ADA48171/ADA4817-2成为高速仪器仪表和高分辨率数据采集系统 RG RF + RG VO RF =− VI RG 求出闭环−3 dB频率： 对于直流， f 的绝佳选择。低噪声、皮安级输入电流、精密失调和高速 - 3dB = fCROSSOVER × 特性使这些运放特别适合用作光电二极管应用中的前置放 RG RF + RG 大器。 闭环频率响应 A = (2π× fCROSSOVER )/s 80 环频率响应与积分器响应类似，如图43所示。反相和同相 配置的基本闭环频率响应可以从图41和图42所示的原理图 获得。 RF RG 40 RF 10 FREQUENCY (MHz) 1000 闭环带宽与运算放大器电路的噪声增益((RF + RG)/RG)成反 VOUT 07756-045 A 比。对于2倍以上的噪声增益，这一简单的模型精确可 行。当噪声增益等于或小于2时，电路的实际带宽高于利 图42. 反相配置 用此模型所预测的值，原因是实际运算放大器的频率响应 会被其它极点影响。 同相闭环频率响应 图44显示了电压反馈型放大器的直流误差。对于反相和同 解传递函数： VO 2 π × fCROSSOVER (RG + RF) = VI (RG + RF)S + 2π × fCROSSOVER × RG 相配置， (4) RF + RG RF + RG (10) VOUT (error) = Ib + ×RS − Ib − ×RF + VOS RG RG 其中fCROSSOVER为放大器开环增益等于0 dB时的频率。 RF 对于直流， VO RF + RG = VI RG 100 图43. 基本连接的开环增益与频率的关系 RG VE 1 0.1 07756-046 0 图41. 同相配置 VIN fCROSSOVER = 410MHz 20 +VOS – RG (5) VIN RS Ib – A Ib+ 图43. 基本连接的开环增益与频率的关系 Rev. A | Page 14 of 28 VOUT 07756-047 VIN VOUT A 60 07756-044 VE OPEN-LOOP GAIN (A) (dB) ADA4817-1/ADA4817-2是优秀的电压反馈型放大器，其开 ADA4817-1/ADA4817-2 如 果 R S =R F ||R G ， 则 I b +和 I b –所 引 起 的 电 压 误 差 最 小 请注意，这种电容会在频率响应中引起显著的峰化效应。 （ADA4817-1/ADA4817-2的输入电流在皮安范围，这一误 放大器可以驱动更大的电容值，但必须在输出端使用一个 差应当不是问题）。为了包括共模效应和电源抑制效应， 缓冲电阻(RSNUB)，如图45所示。增加一个小串联电阻RSNUB 可以将总VOS表示为： 可以创建一个零点，从而抵消负载电容所引入的极点。典 VOS 型RSNUB值在10 Ω至50 Ω范围，此值通常根据电路要求确 ΔVS ΔVCM = VOSnom + + PSR CMR 定。图45还显示了降低容性负载(CL)所引起的极点效应的 另一种方法：在反馈环路中放置一个与反馈电阻并联的电 其中： 容(CF)。典型电容值在0.5 pF至2 pF范围。图46显示了增加 VOSnom是标称条件下的额定失调电压。 一个反馈电容对频率响应的影响。 ΔVS是相对于标称条件的电源变化。PSR为电源抑制性能。 +VS 10µF + ΔVCM是相对于标称条件的共模电压变化。 CF CMR为共模抑制性能。 RG 宽带运作 RF 0.1µF 作为高速缓冲器，ADA4817-1/ADA4817-2能够提供出色的 RSNUB VIN 性能。图41所示电路用于确定高增益下的宽带特性。求和 49.9Ω 点阻抗(RF || RG) 与放大器的1.3pF输入电容形成环路响应的 电阻，也可以补偿频率响应的峰化效应，如图45所示。 RL 07756-143 + 0.1µF –VS 响铃振荡。建议使用100 Ω至400 Ω的反馈电阻，该电阻可 电容(CF)与该反馈电阻并联，或者在同相输入端串联一个 VOUT CL 10µF 一个极点，。如果其频率过低，此极点可能会引起峰化和 以使峰化最小，但不会降低输出级的性能。将一个小反馈 0.1µF 图45. 用于降低峰化效应的RSNUB 或CF 散热考虑 ADA4817-1/ADA4817-2以10 V电源和19 mA静态电流工作 时，空载功耗为190 mW。这意味着，对于LFCSP封装 失真性能取决于多个因素： ( ADA4817-1的 热 阻 为 94°C/W， ADA4817-2的 热 阻 为 • 应用的闭环增益 64°C/W)，结温通常比环境温度高出近25°。ADA4817- • 反相抑或同相 1/ADA4817-2旨在保持恒定带宽，能够不随温度而变化， • 放大器负载 因此在预热期间，功耗会有一个初始斜升过程。VOS温漂 • 信号频率和幅度 低于8 μV/°C；对于采用LFCSP封装、以10 V电源工作的 • 电路板布局布线 ADA4817-1/ADA4817-2，预热效应引起的VOS变化幅度最 获得最佳性能的条件一般是：G + 1配置、无反馈电阻、输 出负载电阻较大、电路板寄生电容非常小。 一般而言，高速放大器难以驱动容性负载，特别是在闭环 增益较低的情况下，因为此时相位裕量非常低。其困难在 于负载电容CL会与放大器的输出电阻RO形成一个极点。该 极点可以用下式来描述： 如果此极点太过靠近单位增益交越点，相位裕量就会降 1 fP = 2 πROCL 倍。 高负载会增加功耗并提升芯片结温，如绝对最大额定值部 驱动容性负载 低，原因是该极点会引起额外的相位损耗。 大可达0.3 mV。温度每升高10°C，输入偏置电流增大1.7 分所述。必须注意不要超过封装的额定功耗。 掉电工作模式 ADA4817-1/ADA4817-2的每个放大器都配有独立的掉电引 脚(PD)。当放大器不工作时，用户可以利用掉电功能将其 静态电源电流从19 mA降至2 mA以下。掉电阈值电平是从 施加于+VS引脚的电压推断出来的。在±5 V电源应用中， 使能电压高于+4 V；在+3 V、−2 V电源应用中，使能电压 高于+2 V。不过，只要施加于PD的电压比+VS低3 V，放大 器就会掉电。如果不用PD引脚，应将其连接到正电源，以 确保器件能够正确启动。 Rev. A | Page 15 of 28 ADA4817-1/ADA4817-2 表8. 掉电电压控制 PD 引脚 无效 有效 ±5 V +3 V, −2 V 图47显示了更高频率衰减，它降低了峰化，但同时也降低 >4 V <2 V >2 V <0 V 了−3 dB带宽。 6 RS = 75Ω 容性反馈 RS = 50Ω 3 应，ADA4817-2的峰化略大于ADA4817-1，特别是在增益 为2时。应对峰化的最佳办法是在反馈电阻上并联一个反 馈电容。图46显示了增益为2时ADA4817-2的小信号频率响 应与CF的关系。起先没有使用CF，然后使用0.5 pF和1 pF的 CF来显示如何降低甚至消除峰化。如图46所示，如果功耗 RS = 0Ω 0 RS = 100Ω –3 –6 是系统的考虑因素之一，那么只要使用一个并联反馈电容 来控制峰化，较大的反馈电容是可以接受的。然而，如果 –9 功耗不是问题，那么只需使用较小的反馈电阻，如200 Ω， RL = 100Ω VS = ±5V VOUT = 0.1V p-p G=1 1M 而无需使用额外的反馈电容来保持平坦度并降低峰化。 100M FREQUENCY (Hz) 10G 但−3 dB带宽也从1 GHz降至700 MHz。为了保持−3 dB带宽 并降低峰化，建议用RLC电路代替RS，如图48所示。 L C 10nH 0 2pF 07756-248 CF = 1pF 3 R –3 120Ω 图48. RLC电路 RF = 348 Ω G=2 VS = 10V VOUT = 100mV p-p RL = 100 Ω –9 1M 10M 07756-049 –6 1G 如图47所示，当RS从0 Ω增加到100 Ω时，峰化降低近2 dB， NO CF 6 CLOSED-LOOP GAIN (dB) 10M 图47. 不同RS下的小信号频率响应 (SOIC) 9 CF = 0.5pF 07756-247 CLOSED-LOOP GAIN (dB) 由于单通道与双通道型号之间的封装差异和引脚间寄生效 100M 1G 10G R与串联LC并联，形成一个陷波滤波器，可以对其整形以 补偿放大器所产生的峰化。结果便得到平滑的1 GHz −3 dB 带宽、250 MHz的0.1 dB平坦度和小于1 dB的峰化。当 FREQUENCY (Hz) ADA4817-x的增益为1时，应将此电路放在同相输入路径 图46. 小信号频率响应与反馈电容的关系(ADA4817-2) 更高频率衰减 中。根据源阻抗和所需的平坦度与带宽不同，可能需要调 SOIC封装与LFCSP封装之间还有一个封装差异问题。当增 整RLC值。图49显示了采用RLC电路时的频率响应。 6 益为1时，SOIC封装表现出大约1 dB到1.5 dB的额外峰化。 NO RLC 这是由SOIC封装的寄生效应引起的，超过1 GHz的极高频 一个一阶极点。 0 RLC –3 –6 –9 RL = 100Ω VS = 10V VOUT = 100mV p-p G=1 1M 10M 07756-249 在同相输入端串联一个电阻RS，它与共模输入电容CIN形成 3 CLOSED-LOOP GAIN (dB) 率器件不推荐使用这种封装。降低峰化的一种良好做法是 100M FREQUENCY (Hz) 1G 图49. 采用RLC电路时的频率响应 Rev. A | Page 16 of 28 10G ADA4817-1/ADA4817-2 布局布线、接地和旁路考虑 PCB布局布线一般是设计过程的最后一步，常常也是最重 电容回路（接地）的布线同样重要。放大器的接地回路应 要的步骤之一。如果布局布线不当，再精巧的设计也可能 靠近放大器负载，这一点对于失真性能至关重要。各电容 毫无用处。ADA4817-1/ADA4817-2能够在RF频谱内工作， 与负载的距离应较短并相等，这样可以实现最佳性能。 因此必须考虑高频电路板的布局布线做法。为了获得最佳 某些情况下，如果布局拥挤或比较困难，则在两个电源之 性能，务必充分注意PCB布局布线、信号布线、电源旁路 间进行旁路有助于提高PSRR并保持失真性能。这也是一种 和接地问题。 改善性能的办法。 信号布线 尽可能缩短走线长度并加宽从电容到放大器的走线可以降 ADA4817-1/ADA4817-2采用具有专用反馈引脚的新型低失 低走线电感。串联电感与并联电容可以形成振荡电路，从 真引脚排列，为实现紧凑的布局提供了条件。专用反馈引 而在输出端引起高频响铃振荡。因输出端的高频压缩，这 脚缩短了输出端到反相输入端的距离，可大大简化反馈网 一额外电感还可能使失真提高。在连接到放大器电源引脚 络的布线。 的直接路径中，应尽可能少用过孔，因为过孔会产生寄生 将ADA4817-1/ADA4817-2布局为单位增益放大器时，建议 电感，导致电路不稳定。当必须使用过孔时，应选择多个 在专用反馈引脚和放大器的反相输入端之间布设短而宽的 大直径过孔，以便降低等效寄生电感。 走线，-以便达到最大程度地减小杂散寄生电感。 接地 为使寄生电感最小，高频信号走线之下应使用接地层。不 为向电源和信号电流提供低阻抗回路，建议采用接地层和 过，输入和输出引脚之下的接地层则应予以移除，以减少 电源层。接地层和电源层还有助于降低杂散走线电感，并 寄生电容的形成，避免相位裕量降低。易受噪声影响的信 为放大器提供低热路径。不要在任何引脚之下使用接地层 号走线应布设在PCB内层，以提供最大程度的屏蔽。 和电源层。安装垫与接地或电源层可以在放大器的输入端 电源旁路 形成寄生电容。反相输入端的杂散电容与反馈电阻会形成 电源旁路是PCB设计过程的重要方面。为获得最佳性能， ADA4817-1/ADA4817-2的电源引脚需要适当的旁路。 值和尺寸的电容有助于确保电源引脚在较宽的频率范围内 都具有较低的交流阻抗，这对于减小放大器的噪声耦合非 常重要。直接从电源引脚开始，将值和尺寸最小的元件放 在电路板上与放大器相同的一侧，并尽可能靠近放大器， 然后将它连接到接地层。对下一个最大值电容重复此过 μF、0508尺寸的 裸露焊盘 ADA4817-1/ADA4817-2具有一个裸露焊盘，其热阻比标准 SOIC塑料封装降低25%。ADA4817-1/ADA4817-2的裸露焊 盘内部悬空，可提供极大的灵活性和易用性。可以将它连 接到接地层或负电源层。如果热量不是问题，裸露焊盘可 以保持悬空。 裸露焊盘的安装垫设计也可以考虑使用热过孔或热管道。 陶瓷电容。 0508提供低串联电感和出色的高频性能。0.1 μF可在高频时 提供低阻抗。将一个10 散电容如果过大，也会形成一个极点，导致相位裕量降 低。 将电容从每个电源引脚并联连接到接地最有效。并联不同 程。ADA4817-1/ADA4817-2建议采用0.1 一个极点，导致相位余量降低和电路不稳定。输出端的杂 μF电解质电容与该0.1 μF电容并 联。10 μF电容可在低频时提供低交流阻抗。根据电路要求 这些附加过孔有助于降低整体结至环境温度(θJA)。在焊接 放大器裸露焊盘的表面上使用较多的铜，可以大大降低 ADA4817-1/ADA4817-2的整体热阻。 不同，可以使用更低值的电解质电容。额外的较小值电容 有助于为更高频率的干扰噪声提供低阻抗路径，但不一定 是必需的。 Rev. A | Page 17 of 28 ADA4817-1/ADA4817-2 漏电流 输入电容 不良的PCB布局、污染和板绝缘材料可能会引起远大于 除旁路和接地外，高速放大器对输入端与接地之间的寄生 ADA4817-1/ADA4817-2输入偏置电流的漏电流。输入端与 电容也很敏感。几皮法的电容就会降低高频时的输入阻 邻近走线的任何压差都会引起漏电流通过PCB绝缘器，例 抗，进而提高放大器的增益，导致频率响应峰化，严重时 如：1 V / 100 GΩ = 10 pA。同样，任何污染（如电路板上 甚至引起振荡。建议将连接到输入引脚的外部无源器件尽 的护肤油等）都会造成显著的漏电流。为了大幅降低漏电 可能靠近输入端放置，避免产生寄生电容。接地层和电源 流，应在输入端和输入引脚周围放置一个保护环（屏 层应与电路板所有层上的输入引脚保持较短的距离。 蔽），并将其驱动至与输入端相同的电位。这样，输入端 输入至输入/输出耦合 与周围区域之间不存在压差，从而不会产生漏电流。为使 为将输入与输出之间的容性耦合降至最低，输出和输入信 保护环真正有效，必须用阻抗相对较低的源驱动它；在使 号走线不应平行。此外，输入走线彼此不应靠近。两路输 用多层板时，应将输入引脚四周及上下完全包围起来。 入之间建议保持至少7密耳的距离。 另一种能导致漏电流的效应是绝缘材料本身的电荷吸收。 尽可能减少输入引脚与保护环之间的材料量有助于降低电 荷吸收。此外，某些情况下可能需要使用特氟龙或陶瓷等 低吸收材料。 Rev. A | Page 18 of 28 ADA4817-1/ADA4817-2 应用信息 低失真引脚排列 此前置放大器所能实现的稳定带宽是以下参数的函数： ADA4817-1/ADA4817-2采用ADI公司的新型低失真引脚排 RF、放大器的增益带宽积，以及放大器求和点的总电容， 列。与传统引脚排列相比，这种引脚排列有两个优势。第 包括光电二极管电容(CS)和放大器输入电容。RF与该总电 一是同相输入引脚与负电源引脚物理隔离，因而二次谐波 容在放大器的环路传输中产生一个极点，它可能会导致峰 失真性能得以提高。第二是专用反馈引脚简化了布局布 化和电路不稳定。增加CF可以在环路传输中创建一个零 线，增益设置电阻回到反相输入引脚的布线非常简便。这 点，它能补偿上述极点的影响并降低信号带宽。在45°相位 就为实现紧凑的布局提供了条件，有助于降低寄生效应并 裕量(f(45))下获得的信号带宽可以表示为： 提高稳定性。 f( 45 ) = 设 计 人 员 不 必 使 用 专 用 反 馈 引 脚 来 提 供 ADA4817-1/ ADA4817-2的反馈，仍然可以使用输出引脚来提供反馈到 反相输入端。 其中： fCR为放大器的交越频率。 宽带光电二极管前置放大器 ADA4817-1/ADA4817-2具有宽带宽和低噪声特性，是跨导 放大器的理想选择，适用于高速光电二极管的信号调理等 应用。图50显示了一个电流电压转换器和一个光电二极管 的电气模型，其基本传递函数为： VOUT = fCR 2 π × RF × (CS + CM + CD) RF为反馈电阻。 CS为源电容，包括光电二极管和板的寄生电容。 CM为放大器的共模电容。 CD为放大器的差分电容。 产生f(45)的CF值可以表示为： IPHOTO × RF 1 + sCFRF CF = (CS + CM + CD) 2 π × RF × fCR 如果使用较大的CF值，可减低频率响应的峰化。 其中： 前置放大器的输出噪声与频率的关系如图51所示。 IPHOTO为光电二极管的输出电流。 RF和CF的并联组合设置信号带宽。 VOLTAGE NOISE (nV/ Hz) CF RF CM CS CD CM f2 = 1 2 RFCF f3 = fCR (CF + CS + CM + CD)/CF RF NOISE VEN (CF + CS + CM + CD)/CF f3 f2 f1 VOUT 07756-048 VEN VB 1 2 RF (CF + CS + CM + CD) NOISE DUE TO AMPLIFIER FREQUENCY (Hz) 图51. 光电二极管电压噪声贡献 图50. 宽带光电二极管前置放大器 Rev. A | Page 19 of 28 07756-043 RSH = 1011Ω IPHOTO f1 = ADA4817-1/ADA4817-2 45 CF引入的环路传输零点可以限制放大效应。噪声增益带宽 40 扩展至前置放大器信号带宽以外，最终通过放大器的环路 35 增益降低而滚降。对于大多数应用，反相端的电流等效噪 MAGNITUDE (dB) 30 25 声通常是可以忽略不计的。与传统FET输入放大器不同， 20 ADA4817-1/ADA4817-2的创新架构使得它不需要平衡两个 15 输入端。因此，为了获得最佳噪声性能，必须将从同相端 10 到接地的阻抗降至最低。 5 将输出电压噪声频谱密度的平方对频率积分，然后取平方 07756-051 G = 63V/V R = 100Ω 0 V L = 10V S VOUT = 6V p-p –5 0.1 1 10 100 根，可以获得前置放大器的总均方根输出噪声。表9列出 了放大器、反馈电阻和源电阻的近似噪声计算公式，同时 1000 FREQUENCY (MHz) 显示了一个示例前置放大器的噪声成分：RF = 50 kΩ、CS = 图52. 光电二极管前置放大器频率响应 环路传输中的极点相当于放大器噪声增益中的零点，这会 30 pF、CF = 0.5 pF（带宽约为6.4 MHz）。 导致整个频率范围内的输入电压噪声被放大。 表9. 光电二极管前置放大器的均方根噪声贡献 贡献因素 RF VEN Amp IEN Amp 均方根噪声（RF = 50 kΩ、CS = 30 pF、CF = 0.5 pF） 94 µV 表达式 4KT × RF × f2 × 1.57 VEN × C S + C M + CD + C F CF IEN × RF × 777.5 µV f3 × 1.57 0.4 µV f2 × 1.57 783 µV (总和) Rev. A | Page 20 of 28 ADA4817-1/ADA4817-2 高速JFET输入仪表放大器 仪表放大器的共模抑制主要由电阻比的匹配度决定： 图53显示了一个采用ADA4817-1/ADA4817-2构建的具有高 R1:R2对R3:R4。可以通过下式估算： 输入阻抗的高速仪表放大器示例。其直流传递函数为： VO (δ1 − δ2) = VCM (1 + δ1)δ2 2RF VOUT = (VN − VP) 1 + RG 前置放大器的求和点阻抗等于RF || 0.5(RG)。如同上例，保 对于G = 1，建议将两个前置放大器的反馈电阻设置为0 Ω， 持此值相对较低可以提高带宽响应性能。 并断开增益电阻。G = 1时系统带宽为400 MHz。对于2以上 的增益，带宽由前置放大器设置，可以近似表示为： In-amp−3 dB = (fCR × RG)/(2 × RF) VCC 0.1µF RS1 VN 10µF R2 350Ω ADA4817-2 U1 0.1µF VCC 10µF VEE 0.1µF R1 350Ω 10µF RF = 500Ω VO ADA4817-1 RG R3 350Ω RF = 500Ω 0.1µF 10µF VCC R4 350Ω 0.1µF VEE 10µF ADA4817-2 U2 0.1µF VP 10µF 07756-050 RS2 VEE 图53. 高速仪表放大器 Rev. A | Page 21 of 28 ADA4817-1/ADA4817-2 有源低通滤波器(LPF) 有源滤波器应用广泛，如抗混叠滤波器和高频通信中频片 为使噪声贡献和失调电压最小，以及获得最佳频率响应性 等。 能，电阻值应保持较低水平。由于该滤波器电路使用的电 ADA4817-1/ADA4817-2提供410 MHz的增益带宽和高压摆 容值较小，因此PCB布局布线至关重要，必须最大程度地 降低寄生电容。几皮法的寄生电容就可能使滤波器的转折 率，是构建有源滤波器的理想器件。此外，由于FET级提 频率fc失谐。图55所示的电容值实际上包括一定的杂散 供低输入偏置电流，因此ADA4817-1/ADA4817-2完全消除 PCB电容。 了直流误差。图54显示了90 MHz和45 MHz LPF的频率响 应。除带宽要求外，压摆率必须能够支持滤波器的全功率 电容选择对于实现滤波器最佳性能同样重要。温度系数较 带宽。这种情况下，90 MHz带宽和2 V峰峰值输出摆幅至 低的电容，如NPO陶瓷电容和镀银云母电容等，适合用作 少要求870 V/μs的压摆率。因为ADA4817-1/ADA4817-2提 滤波器元件。 能。 图55所示电路为一个4极点Sallen-Key低通滤波器(LPF)。该 MAGNITUDE (dB) 滤波器包括两个相同的级联Sallen-Key LPF部分，各自具有 固定增益G = 2。该滤波器的净增益为G = 4或12 dB。图54 所示的实际增益为12 dB，其中并未考虑输出电压被串联匹 配端接电阻RT和负载电阻平分的情况。 将这些电阻设置为彼此相等大大简化了Sallen-Key滤波器的 设计方程式。为实现90 MHz转折频率，R值应设置为182 Ω。 然而，如果R值加倍，转折频率将减半为45 MHz。这是一 种简单的滤波器调谐方法，只需将R值(182 Ω)乘以90 MHz 15 12 9 6 3 0 –3 –6 –9 –12 –15 –18 –21 –24 –27 –30 –33 –36 –39 –42 100k OUT2, f = 90MHz OUT1, f = 90MHz OUT1, f = 45MHz OUT2, f = 45MHz 1M 与新转折频率（单位MHz）的比值。图54显示了对应于R = 182 Ω和R = 365 Ω的两种不同滤波器的各级输出情况。由 于带宽和压摆率限制，不宜将转折频率提高到90 10M 100M FREQUENCY (Hz) 图54. 低通滤波器响应 MHz以 上，除非可以接受单位增益级。 C1 3.9pF +5V C3 3.9pF 10µF +5V RT 49.9Ω R U1 R R C2 5.6pF 10µF OUT1 U2 R C4 5.6pF 0.1µF RT 49.9Ω 10µF OUT2 0.1µF 0.1µF –5V R2 348Ω –5V R1 348Ω R4 348Ω 图55. 4极点Sallen-Key低通滤波器(ADA4817-2) Rev. A | Page 22 of 28 R3 348Ω 07756-054 +IN1 10µF 0.1µF 1G 07756-062 供宽带宽和高压摆率特性，所以能在90 MHz时实现这一性 ADA4817-1/ADA4817-2 1.2 0.15 45MHz 45MHz 0.4 0 0 –0.4 –0.05 –0.8 TIME (5ns/DIV) 07756-063 –0.10 –0.15 90MHz –1.2 图56. 小信号瞬态响应（低通滤波器） TIME (5ns/DIV) 图57. 大信号瞬态响应（低通滤波器） Rev. A | Page 23 of 28 07756-064 VOLTAGE (V) 0.05 0.8 90MHz VOLTAGE (V) 0.10 ADA4817-1/ADA4817-2 外形尺寸 0.60 MAX 0.50 BSC 0.60 MAX 5 2.95 2.75 SQ 2.55 TOP VIEW PIN 1 INDICATOR 8 4 12° MAX 0.90 MAX 0.85 NOM 1.89 1.74 1.59 0.05 MAX 0.01 NOM 0.30 0.23 0.18 SEATING PLANE 1 0.50 0.40 0.30 0.70 MAX 0.65 TYP 1.60 1.45 1.30 EXPOSED PAD (BOTTOM VIEW) PIN 1 INDICATOR FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.20 REF 090308-B 3.25 3.00 SQ 2.75 图58. 8引脚引脚架构芯片级封装[LFCSP_VD] 3 mm x 3 mm，超薄体，双列引脚(CP-8-2) 尺寸单位：mm 5.00 (0.197) 4.90 (0.193) 4.80 (0.189) 4.00 (0.157) 3.90 (0.154) 3.80 (0.150) 8 5 TOP VIEW 1 4 2.29 (0.090) 2.29 (0.090) 6.20 (0.244) 6.00 (0.236) 5.80 (0.228) BOTTOM VIEW 1.27 (0.05) BSC (PINS UP) 0.50 (0.020) 0.25 (0.010) 1.65 (0.065) 1.25 (0.049) 1.75 (0.069) 1.35 (0.053) 0.10 (0.004) MAX COPLANARITY 0.10 0.51 (0.020) 0.31 (0.012) FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. SEATING PLANE 0.25 (0.0098) 0.17 (0.0067) 8° 0° 45° 1.27 (0.050) 0.40 (0.016) 图59. 8引脚标准小型封装，带裸露焊盘[SOIC_N_EP] (RD-8-1) 尺寸单位：mm和（inches） Rev. A | Page 24 of 28 072808-A COMPLIANT TO JEDEC STANDARDS MS-012-A A CONTROLLING DIMENSIONS ARE IN MILLIMETER; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. ADA4817-1/ADA4817-2 4.00 BSC SQ 12° MAX 1.00 0.85 0.80 0.65 BSC TOP VIEW 3.75 BSC SQ 0.75 0.60 0.50 0.80 MAX 0.65 TYP SEATING PLANE 16 13 12 9 PIN 1 INDICATOR 1 2.25 2.10 SQ 1.95 8 5 4 0.25 MIN 1.95 BSC 0.05 MAX 0.02 NOM 0.35 0.30 0.25 (BOTTOM VIEW) 0.20 REF COPLANARITY 0.08 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VGGC 072808-A PIN 1 INDICATOR 0.60 MAX 0.60 MAX 图60.16引脚引脚架构芯片级封装[LFCSP_VQ] 4 mm x 4 mm，超薄四方体(CP-16-4) 尺寸单位：mm 订购指南 型号 ADA4817-1ACPZ-R2 1 ADA4817-1ACPZ-RL1 ADA4817-1ACPZ-R71 ADA4817-1ARDZ1 ADA4817-1ARDZ-RL1 ADA4817-1ARDZ-R71 ADA4817-2ACPZ-R21 ADA4817-2ACPZ-RL1 ADA4817-2ACPZ-R71 1 温度范围 封装描述 –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C –40°C至+105°C 8引脚LFCSP_VD 8引脚LFCSP_VD 8引脚LFCSP_VD 8引脚SOIC_N_EP 8引脚SOIC_N_EP 8引脚SOIC_N_EP 16引脚LFCSP_VQ 16引脚LFCSP_VQ 16引脚LFCSP_VQ Z = 符合RoHS标准的器件。 Rev. A | Page 25 of 28 封装选项 CP-8-2 CP-8-2 CP-8-2 RD-8-1 RD-8-1 RD-8-1 CP-16-4 CP-16-4 CP-16-4 订购数量 250 5,000 1,500 1 2,500 1,000 250 5,000 1,500 标识 H1F H1F H1F ADA4817-1/ADA4817-2 注释 Rev. A | Page 26 of 28 ADA4817-1/ADA4817-2 注释 Rev. A | Page 27 of 28 ADA4817-1/ADA4817-2 注释 ©2008–2009 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D07756-0-3/09(A) Rev. A | Page 28 of 28