超ローノイズ・プリアンプ と プログラマブルRIN内蔵のデュアルVGA AD8332 特長 機能ブロック図 超ローノイズのプリアンプ ・電圧ノイズ：0.74nV/√Hz ・電流ノイズ：2.5pA/√Hz 3dB帯域幅：120MHz 低消費電力：125mW/チャンネル プログラマブルなポストアンプ付きの広いゲインレンジ ・−4.5dB∼＋43.5dB ・＋7.5dB∼＋55.5dB 低い出力換算ノイズ：48nV/√Hz (typ) 入力インピーダンスのアクティブ・マッチング 10ビット／12ビットADCに最適化 出力クランプ・レベルが選択可能 5V単電源動作 省スペースのチップ・スケール・パッケージを採用 LON1 LOP1 VIP1 VIN1 25 24 VPSV VCM1 VCM2 15 21 22 VPS1 26 20 19 VMID COM1 23 +19dB 3.5dB/ 15.5dB [(−48 to 0) + 21] dB INH1 27 ポスト アンプ1 VGA 1 LNA 1 HILO 9 LMD1 28 バイアス （VMID） LMD2 1 INH2 2 VSP2 3 COM2 6 バイアスおよび インターポレータ LNA 2 ゲイン INT ポスト アンプ2 VGA 2 17 VOH1 16 VOL1 10 GAIN 13 VOL2 12 VOH2 クランプ アプリケーション 4 7 5 8 LON2 LOP2 VIP2 VIN2 超音波およびソナーのタイム・ゲイン制御 高性能AGCシステム I/Q信号処理 高速デュアルADCドライバ 50 概要 30 図1 14 18 11 COMM ENB RCLMP 28ピンTSSOP VGAIN = 1V 40 0.8V 0.6V ゲイン―dB AD8332は超ローノイズ、デュアル・チャンネルかつdB値 で直線的な可変ゲインを持つアンプ(VGA)です。超音波シス テム向けに最適化されていますが、最大周波数120MHzまで のアプリケーションにおけるローノイズ可変ゲイン制御用に 使うこともできます。 AD8332の各チャンネルは、超ローノイズ・プリアンプ (LNA)、48dBのゲインレンジを持つX-AMP VGA、調整可能な 出力制限機能を持つゲインが選択可能なポストアンプから構 成されています。LNAはシングルエンド入力と差動出力を持 ち、ゲインは19dBで、外付けの帰還抵抗を選択することによ り、正確でプログラマブルな入力インピーダンスのアクティ ブ・マッチングが可能です。このアクティブ・インピーダン ス制御機能により、入力マッチング機能を使用するアプリケ ーションにおけるノイズ性能が最適化されます。 AD8332のVGAは48dBのゲインレンジを持っているため、 様々なアプリケーションに適しています。レンジ全体にわた って、帯域幅の均一性が十分に維持されます。ゲイン制御イ ンターフェースは、40mV∼1Vの制御電圧に対して高精度か つdB値で直線的な50dB/Vのスケーリングを提供します。出荷 時の調整により、デバイスおよびチャンネル毎の優れたゲイ ン・マッチングを保証しています。差動信号パスにより、優 れた2次および3次の歪み性能とロー・クロストークが可能で す。 VGAの低い出力換算ノイズは、高速差動ADCを駆動する際 に有効です。ポストアンプのゲインは、ピン設定により3.5dB 20 0.4V 10 0.2V 0 0V −10 −20 100k 1M 10M 100M 1G 周波数―Hz 図2 周波数応答対ゲイン または15.5dBの選択が可能で、12ビットまたは10ビットのコ ンバータ・アプリケーションのゲインレンジと出力ノイズを 最適化できます。ユーザーが選択するクランピング・レベル に出力を制限できるため、後段のADCに対する入力過負荷を 防止できます。外付け抵抗によりクランピング・レベルを調 整できます。 AD8332は28ピンTSSOPおよび32ピンLFCSPパッケージを採 用しており、5Vの単電源で動作します。合計静止消費電力は 250mWで、パワーダウン・ピンも用意されています。動作温 度レンジは-40℃∼＋85℃です。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利 用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。 さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。 ＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。 REV.0 アナログ・デバイセズ株式会社 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （6350）6868 （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06 新大阪MTビル2号 AD8332 目次 AD8332―仕様‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3 絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥5 AD8332―代表的な性能特性‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥6 テスト回路‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥14 動作原理‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 概要‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥15 ローノイズ・アンプ(LNA)‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 15 可変ゲイン・アンプ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥18 ポストアンプ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥19 アプリケーション‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥21 LNA ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥21 VGA ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥22 ADCの駆動 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23 過負荷‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥23 レイアウト、グラウンド、およびバイパス‥‥‥‥‥‥‥‥24 複数入力のマッチング‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥24 測定時の考慮事項‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥25 超音波TGCアプリケーション‥‥‥‥‥‥‥‥‥‥‥‥‥‥25 ピン機能説明‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥26 ピン配置‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥27 外形寸法‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥28 オーダー・ガイド‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥28 改訂履歴 レビジョン0：初期バージョン 2 REV.0 AD8332−仕様 （特に指定のない限り、TA＝25℃、VS＝5V、RL＝500Ω、RS＝RIN＝50Ω、RFB＝280Ω、CSH＝22pF、f＝10MHz、RCLMP＝∞、 CL＝1pF、VCM＝2.5V、ゲイン＝−4.5dB∼＋43.5dB (HILO＝LO)、差動出力電圧。） パラメータ ゲイン 入力電圧レンジ 入力抵抗 LNAの特性 LNA＋VGAの特性 入力容量 出力インピーダンス −3dB小信号帯域幅 スルーレート 入力電圧ノイズ 入力電流ノイズ ノイズ係数 アクティブ終端マッチ 終端なし 高調波歪み(HD) (LOP1またはLOP2で) HD2 HD3 出力短絡電流 −3dB小信号帯域幅 −3dB大信号帯域幅 スルーレート 入力電圧ノイズ ノイズ係数 アクティブ終端マッチ 終端なし 出力換算ノイズ 出力インピーダンス、ポストアンプ 出力信号レンジ、ポストアンプ 差動 出力オフセット電圧 差動 コモン・モード 出力短絡電流 高調波歪み(HD) HD2 HD3 HD2 HD3 REV.0 条件 シングルエンド入力から差動出力まで 入力から出力まで(シングルエンド) AC結合 RFB= 280 Ω RFB= 412 Ω RFB= 562 Ω RFB= 1.13 kΩ RFB= ∞ Min シングルエンド、いずれかの出力 VOUT = 0.2 V p-p RS＝0Ω、HIまたはLOゲイン、RFB＝∞、f＝5MHz RFB＝∞、HIまたはLOゲイン、f＝5MHz f = 10 MHz, LOP 出力 RS = RIN = 50 Ω RS＝50Ω、RFB＝∞ VOUT＝0.5Vp-p、シングルエンド、f＝10MHz LONピン、LOPピン VOUT = 0.2 V p-p VOUT = 2 V p-p LOゲイン HIゲイン RS＝0Ω、HIまたはLOゲイン、RFB＝∞、f＝5MHz VGAIN = 1.0 V RS = RIN= 50Ω, f = 10 MHzで測定 RS = RIN= 200Ω, f = 5 MHzでシミュレート RS = 50Ω, RFB=∞, f = 10 MHzで測定 RS = 200 Ω, RFB=∞, f = 5 MHzでシミュレート VGAIN = 0.5 V, LO ゲイン VGAIN = 0.5 V, HI ゲイン DC∼1MHz RL≧500Ω、クランプなし、出力ピンのどちらも VCM= 2.5 V −50 −125 Typ 19 13 ±275 50 75 100 200 6 13 5 130 650 0.74 2.5 Max 単位 dB dB mV Ω Ω Ω Ω kΩ pF Ω MHz V/μs nV/√Hz pA/√ Hz 3.7 2.5 dB dB −56 −70 165 120 110 300 1200 0.82 dBc dBc mA MHz MHz V/μs V/μs nV/√Hz 4.15 2.0 2.5 1.0 48 178 1 VCM ± 1.125 4.5 dB dB dB dB nV/√Hz nV/√Hz Ω V V p-p ±5 −25 45 +50 +75 mV mV mA VGAIN = 0.5 V, VOUT = 1 V p-p f = 1 MHz f = 10 MHz 3 −88 −85 −68 −65 dBc dBc dBc dBc AD8332 パラメータ 条件 入力1dB圧縮ポイント 2調波相互変調歪み(IMD3) 出力3次インターセプト チャンネル間クロストーク 過負荷回復 群遅延変動 絶対ゲイン誤差2 精度 ゲインLOの適合性 3 チャンネル間ゲイン・マッチング ゲイン・スケーリング係数 ゲイン制御 インターフェース (GAINピン) コモン・モード・ インターフェース (VCM1ピン、VCM2ピン) ゲインレンジ 入力電圧(VGAIN)レンジ 入力インピーダンス 応答時間 入力抵抗 出力コモン・モード ・オフセット電圧 電圧レンジ 電源をイネーブルするロジック・レベル 電源をディスエーブルするロジック・レベル イネーブル・ インターフェース (ARパッケージ： 入力抵抗 ENBピン；ACパッ ケージ：ENBLピン、 パワーアップ応答時間 ENBVピン) HILOゲインレン ジ・インターフェ ース(HILOピン) 出力クランプ・ インターフェース (RCLMPピン； HIまたはLOゲイン) HIゲインレンジを選択するロジック・レベル LOゲインレンジを選択するロジック・レベル 入力抵抗 精度 HILO = LO HILO = HI Min VGAIN = 0.25 V, VOUT = 1 V p-p, f = 1 MHz−10 MHz VGAIN = 0.72 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 10 MHz VGAIN = 0.5 V, VOUT = 1 V p-p, f = 1 MHz VGAIN = 1.0 V, VIN = 50 mV p-p/1 V p-p, f = 10 MHz 5MHz <f <50MHz、フル・ゲインレンジ 0.05 V < VGAIN < 0.10 V 0.10 V < VGAIN < 0.95 V 0.95 V < VGAIN < 1.0 V 0.1 V < VGAIN < 0.95 V 0.1 V < VGAIN < 0.95 V 0.10 V < VGAIN < 0.95 V LO ゲイン HI ゲイン フル・スケール90%までの48dBのゲイン変化 ±1mAに電流制限 VCM = 2.5 V VOUT = 2.0 V p−p −10 −1 −2 −125 Typ dBm1 −80 −72 38 33 −84 dBc dBc dBm dBm dB 5 ns ±2 0.5 ±0.3 −1 ±0.2 ±0.1 50 −4.5 ∼ +43.5 +7.5 ∼ +55.5 0 ∼ 1.0 10 750 30 −25 1.5 ∼ 3.5 50 ns dB dB dB dB dB dB/V dB dB V MΩ ns Ω mV V V V kΩ kΩ kΩ μs ms V V kΩ ±50 mV RCLMP = 2.21 kΩ, VOU T = 1 V p−p (クランプあり) 表1 +75 5 1.0 2.25 0 正ゲイン・スロープに対するロジック・レベル モード・インター フェース(MODEピン、 負ゲイン・スロープに対するロジック・レベル ACパッケージのみ) 入力抵抗 電源電圧 電源(VPS1、VPS2、 チャンネル当たりの静止電流 消費電力 両チャンネルがアクティブ、信号なし VPSVピン) ディスエーブル電流 PSRR VGAIN = 0, f = 100 kHz +2 +1 +1 25 40 70 300 4 RCLMP = 2.74 kΩ, VOU T = 1 V p−p (クランプあり) 5 1.0 ±75 2.25 0 4.5 単位 7 2.25 0 ENBピン ENBLピン ENBVピン VINH = 30 mV p−p VINH = 150 mV p−p Max mV 5 1.0 200 5.0 25 250 300 −68 5.5 600 V V kΩ V mA mW μA dB 仕様 1 特に指定のない限り、すべてのdBm値は50Ωを基準とします。 2 理論ゲイン式に対する適合性(式1参照)。 3 dB値最適直線近似カーブに対する適合性。 4 REV.0 AD8332 絶対最大定格 パラメータ 電圧 消費電力 温度レンジ θJA 電源電圧(VPS1、VPS2、VPSV) 入力電圧(INH1、INH2) ENB、ENBL、ENBV、HILOの電圧 GAINの電圧 ARパッケージ1 ACパッケージ 動作温度 保管温度 ピン温度(ハンダ処理60秒) ARパッケージ1 ACパッケージ2 表2 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な 損傷を与えることがあります。この規定はストレス定格の規定のみを 目的とするものであり、この仕様の動作セクションに記載する規定値 以上でのデバイス動作を定めたものではありません。デバイスを長時 間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。 1 4層JEDECボード（252P) 2 露出パッドをボードにハンダ付け、パッドには9つの温度バイアス。JEDEC 4層ボード J-STD51-9 REV.0 5 定格 5.5 V VS + 200 mV VS + 200 mV 2.5 V 0.96W 1.97W −40° C ∼ +85° C −65° C ∼ +150° C 300° C 68℃/W 33° C/W AD8332−代表的な性能特性 （特に指定のない限り、TA＝25℃、VS＝5V、RL＝500Ω、RS＝RIN＝50Ω、RFB＝280Ω、CSH＝22pF、f＝10MHz、RCLMP＝∞、 CL＝1pF、VCM＝2.5V、ゲイン＝−4.5dB∼＋43.5dB (HILO＝LO)、差動信号電圧。） 60 50 サンプル・サイズ＝80ユニット VGAIN = 0.5V 50 40 HILO = HI 30 ユニット数の% ゲイン―dB 40 MODE = HI (AC パッケージ のみ) MODE = LO 20 30 20 10 HILO = LO 10 0 −10 0 0 0.4 0.2 0.6 0.8 1.0 1.1 −0.5 −0.4 −0.3 −0.2 −0.1 VGAIN − V 図3 0 0.1 0.2 0.3 0.4 0.5 ゲイン誤差―dB ゲイン対VGAINおよびMODE (ACパッケージでのMODE) 図6 2.0 ゲイン誤差のヒストグラム 25 サンプル・サイズ＝50ユニット 20 VGAIN = 0.2V 1.5 15 1.0 10 +25° C ユニット数の% ゲイン誤差―dB −40° C 0.5 0 −0.5 +85° C 5 0 25 20 VGAIN = 0.7V 15 −1.0 10 −1.5 0.4 0.2 0.8 0.6 1.0 1.1 VGAIN − V 図4 0.01 0.03 0.05 0.07 0.09 0.11 0.13 0.15 0.17 0.19 0.21 0 0 −0.17 −0.15 −0.13 −0.11 −0.09 −0.07 −0.05 −0.03 −0.01 −2.0 5 チャンネル間ゲイン・マッチ―dB 絶対ゲイン誤差対VGAINおよび温度 図7 VGAIN＝0.2Vおよび0.7Vに対するゲイン・マッチのヒストグラム 2.0 50 VGAIN = 1V 1.5 40 0.8V 30 10 MHz 0.5 0.6V 1 MHz ゲイン―dB ゲイン誤差―dB 1.0 0 −0.5 0.4V 10 0.2V 0 −1.0 30 MHz 70 MHz 0V −10 −1.5 −2.0 20 0 0.2 図5 0.4 0.6 VGAIN − V 0.8 1.0 −20 100k 1.1 絶対ゲイン誤差対VGAINおよび周波数 1M 図8 6 10M 周波数―Hz 100M 1G 周波数応答対ゲイン、HILO＝LO REV.0 AD8332 0 60 VGAIN = 1V −10 50 0.9V 0.7V −20 クロストーク―dB ゲイン―dB 40 0.5V 30 0.3V 20 0.1V −30 −40 −50 VGAIN = 1V −60 10 0.9V −70 0V 0 0.7V −80 −10 100k 10M 周波数―Hz 図9 100M −90 100k 1G 1M 10M 100M 周波数―Hz 周波数応答対VGAIN、HILO＝HI 図12 30 チャンネル間クロストーク対周波数およびVGAIN、 VOUT＝1Vp-p 50 VGAIN = 0.5V RIN = RS = 50Ω 20 45 10 RIN = RS = 1kΩ 40 RIN = RS = 500Ω 35 RIN = RS = 200Ω 30 0 群遅延―ns ゲイン―dB 0.4V 0.5V −10 −20 25 20 15 −30 10 5 −40 100k 1M 図10 30 10M 周波数―Hz 100M 1G 0 100k 1M 周波数応答、アクティブ終端マッチ 図13 VGAIN = 0.5V RFB = ∞ 周波数―Hz 10M 100M 群遅延対周波数 25 20 20 T = +85° C 15 オフセット電圧―mV ゲイン―dB 10 0 −10 −20 −30 10 5 0 T = +25° C −5 T = −40° C −10 −15 −20 −40 100k 1M 図11 REV.0 T = −40° C 10M 周波数―Hz 100M 1G −25 周波数応答、終端なし、RS＝50Ω 0 0.1 図14 7 0.2 0.3 0.4 0.5 0.6 0.7 VGAIN − V 0.8 0.9 1.0 差動出力オフセット対VGAINおよび温度 1.1 AD8332 50j 35 サンプル・サイズ＝100 0.2V < VGAIN < 0.7V 30 f = 100kHz RIN = 50Ω, RFB = 270Ω RIN = 75Ω, RFB = 412Ω 25 合計%値 100j 25j RIN = 100Ω, RFB = 549Ω 20 17Ω 0Ω 15 RIN = 200Ω, RFB = 1.1kΩ 10 5 RIN = 6kΩ, RFB = ∞ −25j 0 49.6 図15 −100j 49.7 49.8 49.9 50.0 50.1 50.2 50.3 50.4 50.5 ゲイン・スケーリング係数 −50j ゲイン・スケーリング係数のヒストグラム 図18 スミス・チャート、S11対周波数、0.1MHz∼200MHz 20 100 RIN = 50Ω, 75Ω AND 100 Ω 15 10 ゲイン―dB 出力インピーダンス―Ω RIN = 200Ω 10 RIN = 1k Ω 5 RIN = 200Ω RIN = 500Ω 0 −5 1 −10 −15 0.1 100k 10M 1M −20 100k 100M 1M 周波数―Hz 図16 出力インピーダンス対周波数、シングルエンド、VOH、 VOL、RL＝∞ 10M 周波数―Hz 100M 1G 図19 LNAの周波数応答、アクティブ終端マッチ、シングルエンド 20 10k RFB = ∞, CSH = 0pF 15 1k RFB = ∞ RFB = 3.01kΩ, CSH = 0pF ゲイン―dB 入力インピーダンス―Ω 10 RFB = 6.65kΩ, CSH = 0pF RFB = 1.1kΩ, CSH = 1.2pF 100 RFB = 549Ω, CSH = 8.2pF 5 0 −5 −10 RFB = 412Ω, CSH = 12pF RFB = 270Ω, CSH = 22pF 10 100k −15 1M 10M −20 100k 100M 周波数―Hz 図17 LNA入力インピーダンス対周波数 図20 8 1M 10M 周波数―Hz 100M 1G LNAの周波数応答、終端なし、シングルエンド REV.0 AD8332 500 1.00 f = 10MHz 400 0.90 300 200 0.85 入力ノイズ―nV/√Hz 出力換算ノイズ―nV/√Hz RS = 0, RFB = ∞, VGAIN = 1V, f = 10MHz 0.95 HILO = HI 0.80 0.75 0.70 0.65 100 0.60 HILO = LO 0.55 0 0 0.2 0.4 図21 1.6 0.8 0.6 VGAIN − V 0.50 −50 1.0 −10 10 30 50 70 90 温度―℃ 出力換算ノイズ対VGAIN 図24 短絡時入力換算ノイズ対温度 10 RS = 0, RFB = ∞,VGAIN = 1V HILO = LO OR HI 1.4 −30 f = 5MHz, R FB = ∞, VGAIN = 1V 入力ノイズ―nV/√Hz 入力ノイズ―nV/√Hz 1.2 1.0 0.8 0.6 1.0 0.4 RS＝熱ノイズのみ 0.2 0 100k 1M 10M 0.1 100M 1 10 周波数―Hz 図22 短絡時入力換算ノイズ対周波数 図25 1k 入力換算ノイズ対RS 7 100 VGAのノイズを含む RS = 0, RFB = ∞, HILO = LO OR HI, f = 10MHz 6 5 RIN = 50Ω 10 ノイズ係数―dB 入力ノイズ―nV/√Hz 100 ソース抵抗―Ω 1 4 75Ω 3 100Ω 200Ω 2 RFB = ∞ 1 0.1 0 0.2 図23 REV.0 0.4 0.6 VGAIN − V 0.8 0 1.0 50 100 1k ソース抵抗―Ω 短絡時入力換算ノイズ対VGAIN 図26 9 ノイズ係数対RSおよび固定RIN AD8332 50 −30 45 −40 HILO = LO, R IN = 50Ω 40 HILO = HI, R IN = 50Ω 30 25 20 HILO = LO, R FB = ∞ 15 HILO = LO, HD3 −50 高調波歪み―dBc 35 ノイズ係数―dB f = 10MHz VOUT = 1V p-p f = 10MHz, R S = 50Ω HILO = LO, HD2 −60 −70 HILO = HI, HD2 −80 HILO = HI, R FB = ∞ 10 HILO = HI, HD3 −90 5 0 0 0.1 0.2 0.3 0.4 図27 0.5 0.6 0.7 VGAIN − V 0.8 0.9 1.0 −100 1.1 0 200 ノイズ係数対VGAIN 400 600 図30 800 1.0k 1.2k RLOAD − Ω 1.8k 2.0k 高調波歪み対RLOAD f = 10MHz VOUT = 1V p-p HILO = HI, R IN = 50Ω 25 −50 HILO = HI, R FB = ∞ 20 高調波歪み―dBc ノイズ係数―dB 1.6k −40 30 HILO = LO, R IN = 50Ω 15 10 HILO = LO, R FB = ∞ 5 0 10 20 25 35 30 40 ゲイン―dB 45 50 55 ノイズ係数対ゲイン 10 HILO = LO, HD2 20 図31 30 40 50 高調波歪み対CLOAD ñ40 G = 30dB VOUT = 1V p-p f = 10MHz −50 −30 HILO = LO, HD3 高調波歪み―dBc HILO = LO, HD3 −40 −50 −70 HILO = HI, HD3 −80 CLOAD − pF −20 −60 −70 −100 0 60 0 −10 HILO = HI, HD2 HILO = LO, HD3 −60 −90 f = 10MHz, R S = 50Ω 15 図28 高調波歪み―dBc 1.4k HILO = LO, HD2 HILO = HI, HD2 HILO = HI, HD3 −80 HILO = HI, HD3 −60 −70 HILO = LO, HD2 HILO = HI, HD2 −80 −90 −90 −100 1M 10M 周波数―Hz 図29 −100 100M 高調波歪み対周波数 0 1 図32 10 2 VOUT − V p-p 3 4 高調波歪み対差動出力電圧 REV.0 AD8332 0 0 f = 1MHz VOUT = 1V p-p −20 HILO = LO, HILO＝LOのとき、 HD3 入力レンジ制限 −20 −30 HILO = LO, HD2 IMD3 − dBc 歪み―dBc −40 VOUT = 1V p-p コンポジット (f 1 + f 2) G = 30dB −10 HILO = HI, HD2 −60 −80 −40 −50 −60 HILO = HI, HD3 −70 −100 −80 −120 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 −90 1M 1.0 10M VGAIN − V 図33 高調波歪み対VGAIN、f＝1MHz 図36 0 35 −20 出力IP3―dBm HILO = LO, HD2 −60 HILO = HI, 1MHz 30 IHILO＝LOのとき、 HILO = LO, 入力レンジ制限 HD3 −40 歪み―dBc IMD3対周波数 40 f = 10MHz VOUT = 1V p-p HILO = HI, HD2 25 HILO = LO, 10MHz HILO = HI, 10MHz HILO = LO, 1MHz 20 15 ñ80 VOUT = 1V p-p コンポジット (f 1 + f 2) HILO = HI, HD3 10 −100 −120 100M 周波数―Hz 5 0.1 0 0.3 0.2 図34 0.4 0.5 0.6 VGAIN − V 0.7 0.8 0.9 0 0 1.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 VGAIN − V 高調波歪み対VGAIN、f＝10MHz 図37 出力3次インターセプト対VGAIN 10 2mV 5 f = 10MHz 100 0 入力電力―dBm HILO = HI 90 HILO = LO −5 −10 −15 −20 10 −25 0 −30 0 0.1 0.2 図35 REV.0 0.3 0.4 0.5 0.6 VGAIN − V 0.7 0.8 0.9 50mV 1.0 入力1dB圧縮対VGAIN 図38 11 10ns 小信号パルス応答、G＝30dB、上：入力、下：出力電圧、 HILO＝HIまたはLO AD8332 5 20mV 4 100 HILO = HI VOUT − V p-p 90 HILO = LO 3 2 1 10 0 500mV 図39 0 10ns 0 10 図42 大信号パルス応答、G＝30dB、HILO＝HIまたはLO、 上：入力、下：出力電圧 20 30 RCLMP − kΩ 40 50 クランプ・レベル対RCLMP 4 2 G = 40dB G = 30dB CL = 50pF 3 RCLMP = 48.1kΩ RCLMP = 16.5kΩ RCLMP = 7.15kΩ RCLMP = 2.67kΩ 2 入力 1 1 VOUT − V VOUT − V CL = 0pF 0 0 −1 −2 −1 −3 −4 −10 入力のスケールは調整してあります。 −2 −40 −30 −20 −10 図40 0 10 20 30 時間―ns 40 50 60 70 0 80 図43 10 20 30 時間―ns 40 50 60 クランプ・レベル・パルス応答 様々な容量負荷（CL＝0pF、10pF、20pF、50pF）に 対する大信号パルス応答 200mV 500mV 100 90 10 0 100ns 200mV 図41 400ns 図44 ピン・ゲイン過渡応答、上：VGAIN、下：出力電圧 12 LNAのオーバードライブ回復、VINH 0.05Vp-p∼1Vp-pの バースト、VGAIN＝0.27V、VGA出力 REV.0 AD8332 2V 50mV 100 90 10 0 100ns 図45 1V VGAのオーバードライブ回復、VINH 4mVp-p∼ 70mVp-pバースト、VGAIN＝1V、24dB減衰後のVGA出力 図48 1ms イネーブル応答、大信号、上：VENB、下：VOUT、 VINH＝150mVp-p 0 50mV −10 VPS1, VGAIN = 0.5V −20 100 90 PSRR − dB VPSV, VGAIN = 0.5V −30 −40 −50 VPS1, VGAIN = 0V −60 10 −70 0 −80 100k 100ns 図46 図49 VGAのオーバードライブ回復、VINH 4mVp-p∼ 275mVp-pバースト、VGAIN＝1V、24dB減衰後のVGA出力 1M 周波数―Hz 10M 100M PSRR対周波数(バイパス・コンデンサなし) 60 VGAIN = 0.5V 2V 静止電源電流―mA 55 50 45 40 35 200mV 図47 REV.0 30 −40 1ms 0 −20 20 40 60 温度―℃ 図50 イネーブル応答、上：VENB、下：VOUT、VINH＝30mVp-p 13 静止電源電流対温度 80 100 AD8332 テスト回路 ネットワーク・アナライザ 50Ω 50Ω OUT IN 1.8nF FB* 75Ω @ 100MHz 270Ω 237Ω 0.1μF 0.1μF INH 28Ω 22pF 1:1 DUT LMD 237Ω 0.1μF 28Ω 0.1μF *フェライト・ビード 図51 ゲインおよび帯域幅の測定に使用 オシロスコープ 1.8nF FB* 75Ω @ 100MHz 0.1μF 270Ω 237Ω 0.1μF 50Ω INH IN 28Ω 22pF 50Ω 1:1 DUT LMD 237Ω 0.1μF 28Ω 0.1μF *フェライト・ビード 図52 過渡電圧の測定に使用 A G 0.1μF 49Ω 1Ω FB* 75Ω @ 100MHz LMD IN 1:1 DUT 0.1μF 0.1μF *フェライト・ビード 図53 スペクトル・ アナライザ 50Ω 0.1μF INH 22pF 50Ω B ノイズ測定に使用 14 REV.0 AD8332 MODEがハイレベルに設定された場合は(ACパッケージのみ)、 GAIN(dB)＝−50(dB/V)×VGAIN＋45.5dB,(HILO＝LO) (3) または、 GAIN(dB)＝−50(dB/V)×VGAIN＋57.5dB,(HILO＝HI) (4) 動作原理 概要 AD8332は2チャンネルのVGAです。各チャンネルには、 入力端子の終端インピーダンスがユーザー調整可能なLNA、 差動X-AMP VGA、出力電圧制限機能を調整可能なプログラ マブル・ゲイン・ポストアンプが含まれています。図54に 簡略化したブロック図を示します。 VIN LON X-AMP VGA プリアンプ 19dB INH + LMD - LNAは、電圧ゲイン＝19dBでシングルエンド入力を差動 出力に変換します。一方の出力のみを使用する場合は、ゲ インは13dBになります。入力インピーダンスのアクティブ 終端には反転出力を使います。各LNA出力は、VGA入力へ 容量結合されます。VGAは、48dBのレンジを持つ減衰器と その後に続く21dBのゲインを持つアンプから構成されてお り、正味のゲインレンジは-27dB∼＋21dBになります。XAMPゲイン／インタポレーション技術の採用によりゲイン 誤差が小さく、帯域幅が均一で、差動信号パスが歪みを最 小化します。 最終段は、ゲイン＝3.5dBまたは15.5dBの、ロジックから 設定可能なアンプです。LOおよびHIゲイン・モードでは、 12ビットと10ビットのA/Dコンバータ・アプリケーションに 対して、出力換算ノイズと絶対ゲインレンジが最適化され ています。出力電圧制限機能は、ユーザーが設定すること ができます。 ポストアンプ [(−48 to 0) + 21] dB 3.5dB/15.5dB VOH LNA VOL VIP LOP RCLMP バイアス (VMID) ゲイン・ インターフェース* バイアスおよび インターポレータ* VMID クランプ* HILO VCM GAIN *チャンネル間で共用 図54 簡略化したブロック図 ローノイズ・アンプ(LNA) AD8332の性能は、シグナル・チェーンの先頭に位置する 当社独自の超ローノイズ・プリアンプに依存しており、超 ローノイズ・プリアンプが後段のVGAに対するノイズの影 響を抑えます。アクティブ・インピーダンス制御機能によ り、入力マッチング機能を使用するアプリケーションにお けるノイズ性能が最適化されます。 図56に、LNAの簡略化した回路図を示します。INHは信 号源に容量結合されます。内蔵のバイアス・ジェネレータ が、出力DCレベルの中心を2.5Vに、入力電圧の中心を 3.25Vに設定します。入力結合コンデンサCINHと同じ値を持 つコンデンサCLMDを、LMDピンとグラウンドの間に接続し ます。 dB値で直線的なゲイン制御インターフェースは、スロー プおよび絶対精度についてトリミングされています。 AD8332の全ゲインレンジは48dBで、HILOピンの設定に応 じて、-4.5dB∼＋43.5dBまたは＋7.5dB∼＋55.5dBになりま す。ゲイン制御インターフェースのスロープは50dB/Vで、 ゲイン制御レンジが40mV∼1Vなので、ゲインは次の式で得 られます。 (1) GAIN(dB)＝50(dB/V)×VGAIN−6.5dB,(HILO＝LO) または、 (2) GAIN(dB)＝50(dB/V)×VGAIN＋5.5dB,(HILO＝HO) 図55に、ゲイン特性を示します。 60 MODE = HI (ACパッケージのみ) 50 HILO = HI ゲイン―dB 40 30 20 10 HILO = LO 0 MODE = LO −10 0 0.4 0.2 0.6 0.8 1.0 1.1 VGAIN − V 図55 REV.0 ゲイン制御特性 15 AD8332 CFB ての負荷はAC結合にする必要があります。一般に、LOPピ ン出力は、ドプラー・モードの超音波イメージングなどで 使用される補助回路に対するシングルエンド・ドライバと して使用され、LONピンがRFBを駆動します。あるいは、ア クティブ帰還終端に加えて、差動の外部回路も2つの出力か ら駆動することができます。両ケースとも、「アプリケーシ ョン」に記載された重要な安定性を十分に考慮する必要が あります。 各LNA出力のインピーダンスは5Ωです。VGAを駆動する ときは、開放時ゲインが13.1dBから12.7dBへ少し減少し、 さらに出力に100Ω負荷を追加すると12.3dBに減少します。 LNAの差動ゲインは6dB高くなります。一方の負荷が200Ω より小さい場合は、他方の出力にも同じ負荷を使う必要が あります。 RFB VPOS I0 I0 LOP CINH LON INH LMD Q2 Q1 CLMD CSH RS I0 図56 I0 簡略化したLNAの回路図 LNAのノイズ AD8332の入力換算電圧ノイズは、システム性能の重要な 制約になります。LNAの短絡入力電圧ノイズは、VGAノイ ズを含み、0.74nV/√Hzまたは0.82nV/√Hz (最大ゲイン時)です。 開放時の電流ノイズは2.5pA/√Hzです。帰還抵抗なしで測定 したこれらの測定値は、様々な構成での入力ノイズ性能と ノイズ係数性能を計算する際の基礎を提供します。個別の アプリケーション・ノートでこれらを詳しく説明していま すが、図57、図58、図59にその概要を示しています。終端 なし時(RFB＝∞)の動作は、最小の等価入力ノイズとノイズ 係数を示しています。図58にノイズ係数対ソース抵抗のプ ロットを示します。ソース・ノイズに比べてLNA電圧ノイ ズが大きいところでは、R Sが小さい所でノイズ係数が大き くなり、電流ノイズに起因する大きなR Sでノイズ係数が再 び大きくなります。VGAの入力換算電圧ノイズ2.7 nv/√Hzは、 すべてのカーブに含まれています。 LNAは5Vp-pまでの差動出力電圧をサポートします。これ は端子電圧で、コモン・モード 電圧＋2.5V、振幅範囲正 負±1.25Vになります。差動ゲイン振幅が9なので、飽和し ない最大入力信号は± 275mVまたは550mVp-pになります。 過負荷保護により、大きな入力電圧からの迅速な回復を保 証しています。入力が電源電圧の1/2付近のバイアス電圧に 容量結合されているため、非常に大きな入力もESD保護に 影響を与えずに処理することができます。 帰還抵抗値が小さく、出力段の電流駆動能力が大きいた め、LNAでは0.74nV/√Hzの低い入力換算電圧ノイズが可能 です。これは、チャンネル当たり10mA (50mW)の小さな消 費電流で達成されます。内蔵のマッチング抵抗により、正 確なインピーダンス・コントロールに不可欠な片側4.5(差動 では9)の高精度ゲインが可能です。フル差動回路と負側帰 還の採用により、歪みが最小になっています。2次高調波歪 み(HD2)が低いことは、2次高調波の超音波イメージング・ アプリケーションでは特に重要です。差動信号処理により 各出力での振幅が小さくなり、さらに3次歪みを小さくしま す。 アクティブ・インピーダンス・マッチング AD8332のLNAは、LONピンとINHピンの間にシャント帰 還抵抗を外付けすることにより、アクティブ・インピーダ ンス・マッチング機能をサポートしています。入力抵抗RIN は式5で与えられます。ここで、Aはシングルエンド・ゲイ ン＝4.5で、6kΩは終端なし時の入力インピーダンスです。 RIN = 6 kΩ×RFB RFB 6 kΩ= 1+ A 33 kΩ+ RFB (5) LONピンとINHピンのDCレベルが等しくないため、CFBは RFBと直列に接続する必要があります。RINとしてのRFBの選 択とC FBの選択については、「アプリケーション」で説明し ています。CSHとフェライト・ビードを使うと、ループ・ゲ インが減少する高い周波数での安定性が向上し、ピーキン グを防止します。図19と図20に、LNAの周波数応答を示し ます。帯域幅は50Ω∼200Ωの一致した入力インピーダンス に対して約130MHzで、ソース・インピーダンスが高くなる と狭くなります。終端なし時の帯域幅(RFB＝∞)は約80MHz です。 各出力は、VGAの入力インピーダンス100Ω(差動では 200Ω)の他に、100Ωまでの小さい外部負荷を駆動すること ができます。容量負荷は最大10pFまで許容できます。すべ 16 REV.0 AD8332 7 終端なし VGAのノイズを含む RIN 6 RS VIN + VOUT 5 ノイズ係数―dB − 抵抗終端 RIN RS VIN 4 70Ω + RS RFB = ∞ 1 図59 IN RS + 1 + 4.5 図57 入力の構成 7 VGAのノイズを含む 6 抵抗終端 (RS = RIN) 5 ノイズ係数―dB 1k アクティブ・マッチされた様々なRIN固定値に対するRS 対ノイズ係数 入力インピーダンス・マッチングの主な目的は、システ ムの過渡応答を向上させることです。抵抗終端を使用する 場合は、マッチング抵抗の熱ノイズとLNAの入力電圧ノイ ズ・ジェネレータの影響が大きくなるため、入力ノイズが 増加します。アクティブ・インピーダンス・マッチングを 使用する場合は、両方の影響は抵抗終端の場合に比べて 1/(1＋LNAゲイン)に小さくなります。図58に、相対的なノ イズ係数(NF)性能を示します。このグラフでは、各ポイン トでR Sをマッチさせたまま入力インピーダンスを変えてい ます。ソース・インピーダンス50Ωでのノイズ係数は、抵 抗、アクティブ、終端なしの各構成に対して7.1dB、4.1dB、 2.5dBです。200Ωでのノイズ係数は、それぞれ4.6dB、2.0dB、 1.0dBです。 図59に、様々なRIN値に対するRS対NFの関係を示します。 これは設計の際に役立ちます。アクティブ・マッチ入力で のNFは平坦であるため、ソース・インピーダンスの変動は 緩和されます。比較のために、ゲイン＝19dB、ノイズ・ス ペクトル密度＝1.0nV/√Hzを持つプリアンプと3.75nV/√Hz のVGAを組合わせると、ノイズ係数が約1.5dB低下して(大 部分の入力インピーダンスに対して)、AD8332の性能を大 幅に下回ります。 LNAの等価入力ノイズは、シングルエンド・アプリケー ションおよび差動出力アプリケーションと同じです。LNA ノイズ係数はVGAノイズなしの50Ωで3.5dBに改善されます が、この値はLOPに接続された外部回路からだけのノイズ 成分です。別ボード上の外部回路を駆動する場合には、安 定性のために直列出力抵抗の使用が推奨されます(「アプリ ケーション」参照)。ローノイズ・アプリケーションでは、 フェライト・ビードの使用も推奨されます。 RFB RIN = 4 3 アクティブ・インピーダンス・マッチ 2 終端なし 1 REV.0 100 VOUT − 図58 50 RS − Ω アクティブ・インピーダンス・マッチ RFB R 50 200Ω VOUT 0 0 100Ω 3 2 − VIN RIN = 50Ω 100 RS − Ω 1k 抵抗、アクティブ・マッチ、終端なしの各入力構成での RS対ノイズ係数 17 AD8332 ゲイン制御 VGA減衰器のタップ位置はシングルエンドのアナログ制 御電圧VGAINによって制御され、入力レンジは40mV∼1.0Vで す。ゲイン制御のスケーリングは、50dB/V (20mV/dB)のス ロープになるように調整されます。制御レンジを超える VGAIN値は、最小ゲイン値または最大ゲイン値に抑えられま す。AD8332の両チャンネルは1つのゲイン・インターフェ ースから制御され、マッチングが維持されます。AD8332の ゲインは、前述の式1と式2を使って計算することができま す。 スケーリング係数と絶対ゲインの両方が出荷時に調整さ れているため、AD8332のゲイン精度は非常に優れています。 理論ゲインに対する全体精度は、温度、製造プロセス、電 源電圧、インターポレータのゲイン・リップル、トリム誤 差、テスタの規定値の変動に対して±1dBです。与えられた 条件での最適直線近似に対するゲイン誤差は、±0.2dB (typ) です。チャンネル間のゲイン・マッチングは0.1dB以上です (制御レンジの中央でのゲイン誤差を示した図7参照)。 可変ゲイン・アンプ 差動X-AMP VGAは、高精度の入力減衰とインターポレー ション機能を提供します。入力換算ノイズは2.7nV/√Hzと小 さく、優れたゲイン直線性を持っています。簡略化したブ ロック図を図60に示します。 GAIN ゲイン・インターポレータ (両チャンネル) + ポストアンプ gm VIP 6dB R 48dB 2R VIN − 図60 ポストアンプ VGAIN < 0.1 簡略化したVGAの回路図 または > 0.95 の場合、ゲイン誤差は少し大きくなります。 図55に示す反転ゲイン機能は32ピンのACパッケージで使 用可能です。最大ゲインから最小ゲインまでのゲイン制御 レンジで、-50dB/Vのスロープでゲインが低下します。この スロープは、制御電圧が測定された出力信号振幅に反比例 する、自動ゲイン制御などのアプリケーションで役立ちま す。MODEピンをHIに設定すると、反転ゲイン・モードが 選択されます。 AD8332のゲイン制御応答時間は、最小ゲインから最大ゲ インへの変化に対して、750ns以下で最終値の10%以内に整 定します。 X-AMP VGA VGAの入力は1ステージ当たり6dBの差動R-2Rラダー減衰 器回路で、差動200Ωの正味の入力インピーダンスを持って います。ラダー回路はLNAからのフル差動入力信号で駆動 され、シングルエンド動作はサポートしていません。LNA 出力は、オフセットを減らし、コモン・モード 電圧を分離 するためAC結合されています。VGA入力はラダーのセンタ ー・タップを介してVCMにバイアスされており、その値は 標準で＋2.5V、外部から提供されるクリーンなACグランド にバイパスされます。 X-AMPの入力減衰器内のラダー抵抗により、信号レベル は各タップポイントで 6dBステップの0∼−46dBに減衰され ます。ゲイン・インタポレータが入力タップポイントに与 えるバイアス電流を重複させることにより、一連のタップ からの信号を合流させて0dB∼−48dBの滑らかな減衰レン ジを提供しています。この回路技術の採用により、優れた dB値で直線的なゲイン則適合性、低い歪みレベル、理論値 からの偏差±0.2dB以下が実現されています。ゲイン・スロ ープは制御電圧に対して単調であり、製造プロセス、温度、 電源の変動に対して安定しています。 X-AMP入力段は、VGAを構成するゲイン12の帰還アンプ に含まれ、帯域幅は150MHzです。入力段は出力へのノイズ 混入を抑えるようにデザインされているため、ゲイン設定 に対して優れた周波数応答の均一性が保証されています(図 8および図9参照)。 VGAのノイズ 代表的なアプリケーションでは、AD8332は広いダイナミ ックレンジの入力信号とADCとの間でブリッジとして機能 します。LNAの入力換算ノイズは識別可能な最小入力信号 を決定しますが、主にVGAに依存する出力換算ノイズは、 任意の特定ゲイン制御電圧で処理可能な最大瞬時ダイナミ ックレンジを決定します。この制約は、ADCの量子化ノイ ズ・フロアとの組合わせにより設定されます。 短絡入力状態に対する、VGAINの関数としての出力および 入力換算ノイズを図21と図23に示します。入力ノイズ電圧 は、制御レンジ内の各ポイントで測定されたゲインで除算 した出力ノイズ値に等しくなります。 出力換算ノイズは、VGAの固定出力換算ノイズが支配的 であるため、ゲインレンジ内の大部分で平坦です。LOゲイ ン・モードでの値は48nV/√Hzで、HIゲイン・モードでは 178nV/√Hzです。ゲイン制御レンジの上端では、LNAのノイ ズとソースが支配的になります。VGAの入力換算成分が非 常に小さくなる最大ゲイン制御電圧付近では、入力換算ノ イズが最小値に近づきます。 18 REV.0 AD8332 ゲインが低いところでは、入力換算ノイズ、したがって ノイズ係数はゲインの減少とともに増加します。ただし、 入力容量を大きくするとシステムの瞬時ダイナミックレン ジも広くなるため、瞬時ダイナミックレンジがなくなって しまうことはありません。ADCノイズ・フロアの成分も、 同じ依存性を持っています。ADCのノイズ・フロアの大き さに対するVGA出力ノイズ・フロアの大きさの関係は重要 です。 AD8332は出力換算ノイズ・レベルが低いため、現在の ADCに対するドライバとして最適です。コンバータのノイ ズ・フロアは2ビットの分解能毎に12dB低下し、入力フル・ スケール電圧が低くなった場合およびサンプリング・レー トが高くなった場合にも、低下します。ADC量子化ノイズ については、「アプリケーション」で説明します。 前述のノイズ性能の説明は、差動VGA出力信号にも適用 されます。LNAのノイズ性能はシングルエンドおよび差動 のアプリケーションで同じですが、VGAの性能は同じでは ありません。VGAのバイアス・ノイズ成分は差動信号内で 相殺されるようにデザインされているため、シングルエン ドの場合にはVGAのノイズは遥かに大きくなります。ロー ノイズが必要な場合は、シングルエンド・アプリケーショ ンでトランスを使うことができます。 非常にローノイズのアプリケーションでは、ゲイン制御 ノイズがもう一つの問題点になります。ゲイン制御インタ ーフェース内の熱ノイズによってAD8332のゲインが変調さ れて、出力でノイズに似た変動が発生することがあります。 このノイズは出力信号レベルに比例し、通常は信号が大 きい場合にのみ顕著になります。この影響は、ノイズ・フ ロアが非常に低いLOゲイン・モードでのみ観測できます。 ゲイン・インターフェースにはノイズ・フィルタが内蔵さ れているため、この影響は5MHzを超える周波数で大幅に改 善できます。GAIN入力でのノイズを小さくするように注意 してください。外付けのRCフィルタを使うと、VGAINのソー ス・ノイズを除去することができます。このフィルタ帯域 幅は、目的の制御帯域幅を確保できるように十分広いもの を使用する必要があります。 ポストアンプ AD8332の最終段のゲインは、HILOピンを使って3.5dBま たは15.5dBが選択可能です。これらはリニア・ゲイン＝1.5 または6に対応します。ポストアンプの簡略化したブロック 図を図61に示します。 個別の帰還減衰器により、2つのゲイン設定が可能です。 2つのゲイン・モード間で一定の3dB帯域幅(約150MHz)を維 持するため、適切にスケールされた入力段と組合わせて、 これらのゲインを選択します。HIゲイン・モードとLOゲイ ン・モードでのスルーレートは、それぞれ1200V/μsと 300V/μsです。HIおよびLOゲイン・モードでの帰還回路は、 各チャンネルの絶対ゲインを調整するため出荷時に調整さ れています。 ノイズ ポストアンプのこの回路構成は、2種類のゲイン設定と可 変出力換算ノイズに対して一定の入力換算ノイズを提供し ます。HIゲイン・モードにおける出力換算ノイズはゲイン の増加とともに4倍に増えます。高いノイズ・フロアのコン バータを駆動する際には、この設定が推奨されます。ゲイ ンを大きくすると、AD8332の出力信号レベルとノイズ・フ ロアが大きくなります。低い入力ノイズ・フロアの回路を 駆動する際には、LOゲイン・モードを使用すると出力ダイ ナミックレンジが最適になります。 + VOH Gm1 F2 VCM F1 Gm2 コモン・モード ・バイアス 電源電圧の1/2の値に接続された内部バイアス回路が、 VGAおよびポストアンプのコモン・モード 電圧を設定して います。外部でバイパスされたバッファがこの電圧を維持 しています。VGAの差動入力減衰器のセンター・タップ、 VGAの固定ゲイン・アンプの帰還回路、両ゲイン設定にお けるポストアンプの帰還回路など、多くの重要な内部接続 をVCM回路が構成しているため、バイパス・コンデンサは 重要なACグラウンド接続を構成しています。最適な結果を 得るため、1nFと0.1μFのコンデンサを並列接続し、1nFを AD8332に近接して接続してください。VCMピンは各チャン ネルに個別に用意されています。追加機能として、AD8332 のVCMピンに外付け電圧源を接続すると、コモン・モード 電圧を電源電圧の1/2の値以外に設定することができます。 例えば、3VのADCへのDC結合接続に対して1.5Vのコモン・ モード ・レベルを設定することができます。 REV.0 Gm2 VOL − Gm1 図61 ポストアンプのブロック図 ADCの量子化ノイズ・フロアは多くの要因に依存します が、AD8332の48nV/√Hzおよび178nV/√Hzレベルは、ほとん どの12ビットおよび10ビット・コンバータに適しています。 「アプリケーション」で説明する追加技術を使用すると、14 ビットADCを使えるように、ノイズ・フロアをさらに低下 させることができます。 19 AD8332 出力のクランピング 出力は、2.5Vのコモン・モード 電圧で動作時、差動レベ ル4.5Vp-pに内部で制限されます。ポストアンプでは、RCLMP とグラウンドの間に接続した抵抗による出力クランプ選択 できます。表4に、推奨抵抗値のリストを示します。 出力クランピング機能は必要に応じて、ADCの入力過負 荷防止または、1.5Vのような低いコモン・モード ・レベル で動作させるときにポストアンプの過負荷防止に使うこと ができます。出力レベルがクランピング・レベルに近づく と歪み成分が増えるので、クランプ抵抗を調整する必要が あることに注意してください。「アプリケーション」も参照 してください。 クランピング・レベルの精度は、LOモードまたはHIモー ドで約±5%です。図62に、RCLMPの幾つかの値に対する出力 特性を示します。 5.0 4.5 RCLMP = ∞ 4.0 8.8kΩ 3.5 VOH, VOL − V 3.5kΩ 3.0 2.5 RCLMP = 1.86kΩ 2.0 1.5 1.0 0.5 0 −3 −2 −1 0 1 2 3 VINH − V 図62 出力のクランピング特性 20 REV.0 AD8332 アプリケーション 図63に、AD8332の1つのチャンネルに対する基本的な回 路接続を示します。 CLMD 0.1μF 1 LMD2 LMD1 INH2 INH1 0.1μF LNA SOURCE 28 FB LNA AD8332のLNAは複数の外付け部品を必要とします。図63 に示すように、LMDピン(内部でバイアス回路に接続)はグ ラウンドにデカップリングする必要があり、INHピンは信 号ソースに容量結合されます。両方とも、0.1μFのコンデ ンサの使用が推奨されます。 LNAの終端なし時の入力インピーダンスは6kΩです。50 Ω∼6kΩの間で、任意のLNA入力抵抗を合成できます。RFB は式6を使って計算するか、表3から選択できます。 RFB = R IN(Ω Ω) 50 75 100Ω 200 500 6k 33 kΩ×(RIN ) 6 kΩ−(RIN ) +5V 3 4 VPS2 VPS1 LON2 LON1 LOP2 LOP1 COM2 COM1 6 7 (6) 9 0.1μF CSH (pF) VGAIN 1nF 10 1nF 22 12 8 1.2 なし なし 11 12 13 14 VIP2 VIP1 VIN2 VIN1 VCM2 VCM1 GAIN HILO RCLMP ENB VOH2 VOH1 VOL2 VOL1 VPSV COMM 表3 コモン・ソース・インピーダンスに対するLNAの外付け部品値 CSH* CFB * 26 25 1nF RFB * 5V 0.1μF 24 0.1μF 23 0.1μF 22 21 20 1nF 0.1μF 19 5V 18 5V 17 * 16 * VGA OUT VGA OUT 5V 15 1nF 0.1μF ＊テキスト参照 図63 1つのチャンネルに対する基本接続(ARパッケージの場合) アクティブ入力終端を使う場合は、0.1μFのコンデンサ (CFB)を使って、LNAの入力バイアス電圧と出力バイアス電 圧を分離する必要があります。 シャント入力コンデンサCSHは、LNAのHFゲイン・ロール オフによってアクティブ終端マッチが失われてしまう高い 周波数でのゲイン・ピーキングを減少させます。表3に推奨 値を示します。終端なしのアプリケーションでは、コンデ ンサ値を1/2にします。 INHピンまでのパターンが長くなってしまう場合、また は両LNA出力が外部回路を駆動する場合は、小型のフェラ イト・ビード(FB)をINHピンに直列に接続すると、ノイズの 影響が小さくなるため、回路の安定性を維持できます。図 に示すビードは100MHzで75Ωです(MurataのBLM21または 同等品)。他の値でも有効な場合があります。 LNA出力の接続の詳細については、図64を参照してくだ さい。LNA出力とVGA入力の間には、DCレベルの差があり、 さらにLNAのオフセットを除去するために、容量結合が必 要になります。0.1μFのコンデンサ値が推奨されます。 LNA出力とVGA入力の間には、5Ωの出力抵抗に起因して 0.4dBのゲイン損失があります。LOP出力とLON出力での負 荷の追加がLNAゲインに影響を与えます。 REV.0 27 LNA OUT 5 8 R FB(最寄りのSTDの1%値、Ω ) 280 412 562 1.13k 3.01k ∞ 2 外部回路へ VIP 5Ω 50Ω 100Ω LON VCM CSH LNA 100Ω 5Ω LOP 50Ω VIN 外部回路へ 図64 LNAとVGAの間の接続 両方のLNA出力を外部回路の駆動に使うことができます。 この場合、シングルエンドLNA出力が必要なときはLOPピ ンを使う必要があります。LNA出力の浮遊容量負荷の影響 に注意する必要があります(特にLON)。LNAは10pFと並列 に100Ωを駆動することができます。離れたPCボードに LNA出力を接続する場合は、最大100pFまでの負荷容量と、 49.9Ωの直列抵抗またはフェライト75Ω/100MHzビードの追 加ができます。 21 AD8332 ロジック入力―ENB、MODE、HILO ARパッケージでは、ENBピンは両チャンネルに共通で、 LNAとVGAを制御します。ACパッケージでは、ENBLピン とENBVピンがLNAとVGAを制御します。ENBピンの入力 インピーダンスは25kΩ（nominal）で、5Vにプルアップす るか(プルアップ抵抗の使用を推奨)、または3Vまたは5Vの ロジック・ファミリーから駆動することができます。GAIN ピンの場合と同様に、複数のデバイスを並列に接続するこ とができ、共通のソースから駆動できます。 HILOピンも、3Vまたは5VのCMOSロジック・ファミリー と互換性を持っています。必要なゲインレンジと出力ノイ ズに応じて、グラウンドへの接続または5Vへのプルアップ を選択できます。 VGA ゲイン入力 GAINピンの入力インピーダンスは10MΩ（nominal）です。 GAINピンは両チャンネルに共通で、バイパスには100pF∼1 nFのコンデンサが必要です。 複数のAD8332を並列に接続する場合は、共通の電圧ソー スまたはDACで駆動することができます。駆動波形の帯域 幅を考慮する際は、ソース・デカップリングを考慮する必 要があり、デバイス間に分散配置されたバイパス容量の合 計値を使用します。 LOゲイン・モードでゲイン制御ノイズが大きくなってし まう場合には、GAINピンでのノイズを15nV/√Hz以下に維持 すると、満足なノイズ性能が得られます。内部ノイズは GAINピンで15nV/√Hz以下になります。HIゲイン・モードで は、ゲイン制御ノイズは無視できます。 オプションの出力電圧制限 RCLMPピンを使うと、入力のオーバードライブを防止す る機能がない負荷に接続する際に、出力電圧の振幅を制限 することができます。制限電圧のピークtoピーク値は、グ ラウンドとの間に抵抗を接続することで調節できます。表4 に、幾つかの電圧レベルとそれに対応する抵抗値のリスト を示します。抵抗を接続しない場合、制限レベルはデフォ ルトの4.5Vp-pになります。 波形振幅がクリップ・レベルに近づくと、3次高調波歪み が増えることに注意してください。歪みを小さくするには、 クランプ・レベルをコンバータ入力スパンより高く設定す る必要があります。クランプ・レベルとして、1Vp-pのリニ ア出力レンジには1.5Vp-pを、2Vp-pには2.7Vp-pを、0.5Vp-p には1Vp-pを推奨します。最適ソリューションは経験的に決 定することになります。図66に、2Vp-pの出力信号に対する 制限レベルの関数としての3次高調波歪みを示します。HIゲ イン・モードでは、制限レベルを広くする必要があります。 VCM入力 VCMピン、VOLピン、VOHピンのコモン・モード 電圧の デフォルト値は2.5VDCです。出力がAC結合されたアプリケ ーションでは、VCMピンは終端なしになりますが、内部回 路のACグラウンドの近くにバイパスする必要があります。 VGA出力は、ADCのような差動負荷にDC結合することがで きます。必要とする電圧をVCMピンに入力すると、1.5V∼ 3.5Vのコモン・モード 出力電圧レベルをVOHピンとVOLピ ンに設定することができます。別個のPCボード上の負荷を 駆動する場合には、DC結合動作はおすすめできません。 VCMピンの電圧は、30Ωの出力インピーダンスと±2mA のデフォルト出力電流を持つバッファから供給されます(図 65参照)。VCMピンを外部ソースから駆動する場合は、 出力インピーダンス<<30Ω、電流駆動能力>> 2mA である必要があります。複数のAD8332のVCMピンが並列に 接続されている場合には、外付けバッファは、合計出力電 流を供給する能力を持っている必要があります。2.5V以外 のコモン・モード 電圧を使う場合は、過負荷から保護する ために、電圧制限抵抗RCLMPが必要です。 VGAIN = 0.75V −30 −40 HD3 − dBc 2mA MAX −20 内部回路 30Ω VCM RO << 30Ω NEW VCM −50 HILO = LO −60 100pF 0.1μF HILO = HI −70 内部回路のACグラウンド 図65 VCMインターフェース −80 1.5 図66 22 2.0 2.5 3.0 3.5 4.0 クランプ制限レベル―Vp-p 4.5 5.0 HD3対2Vp-p差動入力に対するクランピング・レベル REV.0 AD8332 ADCの駆動 A8332は広範囲なADCに接続することができます。VGA のノイズ・フロア条件は、ビット分解能、サンプリング・ レート、フル・スケール電圧、ノイズ／折り返し防止フィ ルタ帯域幅など、多くのアプリケーション要因に依存しま す。AD8332の出力ノイズ・フロアとゲインレンジは、ゲイ ン・モードのHIまたはLOの選択により調節することができ ます。 2つのゲイン・モードの相対ノイズ性能と相対歪み性能 は、図21および図27∼図37で比較することができます。LO ゲイン・モードでの48nV/√Hzのノイズ・フロアは、高いサ ンプリング・レートまたは分解能(例えば12ビット)のコンバ ータに適しています。両ゲイン・モードとも、4Vp-pまでの ADCフル・スケール電圧に対応できます。AD8332の歪み性 能は4Vp-p までの出力電圧に対して望ましい性能を維持し ているため(図32)、出力に抵抗減衰器(またはトランス)を使 用することにより、出力換算ノイズをさらに低下させるこ とができます。図68に示す回路は、2Vp-pの出力フル・スケ ールレンジ、-10.5dB∼＋37.5dBのゲインレンジ、24nV/√ Hzの出力ノイズ・フロアを持っているため、14ビットの ADCアプリケーションに適しています。 クランプ抵抗値(kΩ) HILO＝LO HILO＝HI 1.21 2.74 2.21 4.75 4.02 7.5 6.49 11 9.53 16.9 14.7 26.7 23.2 49.9 39.2 100 73.2 クランプ・レベル (Vp-p) 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.4 表4 クランプ抵抗値 出力フィルタリングと直列抵抗の条件 AD8332が大きな容量負荷または他のボード上の回路を駆 動する場合は、直列抵抗をVOH出力とVOL出力に接続して、 ゲイン制御レンジの上端での安定性を確保する必要があり ます。これらの抵抗は、外付けノイズ・フィルタに含める ことができます。 LOゲイン・モードとHIゲイン・モードに対する推奨抵抗 値は、それぞれ84.5Ωと100Ωです(図63)。これらの抵抗は VOHピンとVOLピンの近くに配置します。負荷が近くにあ るアプリケーション、またはゲインが40dB未満のアプリケ ーションでは、これより小さい抵抗値を使うこともできま す。これらの抵抗は、出力フィルタ回路に含めることもで きます。小さい値が必要な場合は経験的に定めることもで きますが、出力の周波数応答に問題を生じない場合は、上 記値の使用が推奨されます。 ADCに対しては、一般に折り返し防止ノイズ・フィルタ が使用されます。フィルタ条件はアプリケーションによっ て決まります。 ADCが別のボードに実装されている場合は、フィルタ部 品の大部分をそのボード上に実装する必要があります。こ れにより、ボード間でのノイズ混入が軽減され、ADC入力 からの電荷の漏れが緩和されます。AD8332に必要とされる 以外のすべての直列抵抗は、ADCボード上に実装する必要 があります。図67に、帯域幅20MHzの2次ローパス・フィル タを示します。コンデンサは、ADCの10pFの入力容量と合 わせて選択します。 4V p-p DIFF, 2V p-p DIFF, 48nV/ Hz 24nV/ Hz AD8332 VOH 2:1 VOL 図68 84.5Ω 0.1μF 0.1μF 図67 REV.0 1.5μH 158Ω 1.5μH 158Ω 18pF LPF 374 ADC AD6644 187 14ビットADCでのノイズ・フロアの調節 過負荷 AD8332は、入力段で過負荷が生ずる大きな信号および、 ゲインが予想外に大きく設定された際にVGAで過負荷を生 ずる通常の信号に対して、安全に応答します。各ステージ は、過負荷時にはクリーンな波形制限を、およびゲイン設 定または入力振幅が減少した際には高速な回復を、それぞ れ行うようにデザインされています。 LNA入力で±275mVを超える信号は、VGAに入力される 前に差動5Vp-pにクリップされます。図44に、1Vp-pの入力 バーストに対する応答を示します。対称な過負荷波形は、 過負荷時のLNA出力のスペクトルが重要となるCWドプラー 超音波などのアプリケーションでは重要です。また、入力 段は、低速セトリングのESD入力保護ダイオードをトリガ ーすることなく±2.5Vまでの高い信号に対応できるように デザインされています。 オプションの バックプレーン 84.5Ω 187 ADC 20MHzの2次ローパス・フィルタ 23 AD8332 VGAの両ステージは、過負荷の影響を受けやすくなってい ます。ポストアンプの制限機能は広く採用されており、図45 に示すようにクリーンな出力特性を得ることができます。さ らに極端な条件下では、X-AMPが過負荷になり、図46に示す 小さいグリッチが発生します。どのケースでも回復は高速で す。図69のグラフに、様々な過負荷を発生する入力信号とゲ インの組合わせをまとめています。 ポストアンプ 過負荷 43.5 15mV X-AMP 過負荷 ポストアンプ 過負荷 25mV 56.5 4mV 0.01μF∼0.1μFの容量と100pF∼1nFの容量を並列接続しま す。さらに、フェライト・ビードを使って、各電源ピンを共 通の5V電源から分離すると最適です。これらのコンデンサは デカップリング・コンデンサと一体となって、電源ピンでの 不要高周波の除去に役立ちます(小さい値の抵抗を使う場合は ヘッドルームが小さくなりますが、このようなことはありま せん)。 AD8332には特別な注意が必要となる幾つかのクリティカル な領域があります。特にLNAは重要です。LON出力とLOP出 力のパターンは、VINピンとVIPピンに接続されている結合コ ンデンサまでの距離をできるだけ短くする必要があります。 RFBも、LONピンの近くに配置する必要があります。接続パタ ーンの負荷の影響を軽減するため、抵抗はVGA出力のVOLピ ンとVOHピンのできるたけ近くに配置する必要があります。 値は、「出力フィルタリング」と「直列抵抗の条件」で説明 しています。 寄生の影響を防止するため、信号パターンは短く、かつダ イレクトにする必要があります。相補信号が存在する場合は、 対称なレイアウトを採用して波形のバランスを維持する必要 があります。差動信号が長い場合は、2本のPCBパターンを近 づけて並行して配置する必要があります。差動配線は、形成 されるループ面積を小さくするためにツイストする必要があ ります。これにより、放射エネルギを減らし、回路は干渉に 強くなります。可能な場合には、信号をグラウンド・プレー ンの上に配置して放射を防止するか、放射源に対する感受性 を小さくします。 X-AMP 過負荷 25mV 41dB 24.5dB HIゲイン・モード LNA過負荷 ゲイン―dB 24.5dB LOゲイン・モード LNA過負荷 ゲイン―dB 29dB −4.5 1m 10m 0.1 入力振幅―V 図69 .275 1 7.5 1m 10m 0.1 0.275 1 入力振幅―V ゲインと信号の過負荷条件 前述のクランプ・インターフェースは、ポストアンプの最 大出力振幅とその過負荷応答を制御します。RCLMP抵抗がな い場合、このレベルはデフォルト値の差動約4.5Vp-pになり、 2.5Vのコモン・モード を中心にする出力を保護します。VCM ピンを使って他のコモン・モード ・レベルを設定した場合、 RCLMP値は安全な過負荷になるように選択する必要がありま す。1.5Vまたは3.5Vのコモン・モード ・レベルに対しては、 8.3kΩ以下の値が推奨されます(HIゲイン・モードに対しては 7.2kΩ)。これにより、出力振幅が差動2Vp-pに制限されます。 複数入力のマッチング アクティブ終端マッチング機能は、一致しないインピーダ ンスを持つ信号源では、特に役立ちます。リレーと低電源電 圧アナログ・スイッチを使って、複数の信号源と対応する帰 還抵抗との選択ができます。図70に、ADG736デュアルSPDT スイッチを使ってこの方式を実現する方法を示します。より 上位のスイッチも使用できます。スイッチとマルチプレクサ については、当社のセレクション・ガイドを参照してくださ い。 レイアウト、グラウンド、およびバイパス 他の高速デバイスの場合と同様に、AD8332もPCB環境に敏 感です。優れた性能仕様を実現するには、優れた高速性能に 要求される種々の一般的な事項およびAD8332に固有に要求さ れる事項に注意を払う必要があります。 基本条件は、AD8332を取り囲むボード領域をできるだけ多 くカバーする、非常に堅固なグラウンド・プレーンです。た だし、LNA出力ピン(LONとLOP)は例外で、グラウンド・プ レーンから数ミリメートル離す必要があります。これらのノ ードの浮遊容量を小さくして、帯域幅の維持に役立てるため、 これらのピンの真下からグラウンド・プレーンを除去する必 要があります。 デバイスに対する電源分配を強化するため複数の電源ピン とグラウンド・ピンが用意されており、すべてのピンを接続 する必要があります。各電源ピン(VPS1、VPS2、VPSV)は、 グラウンド・プレーンの近くでバイパスする必要がありま す。グラウンドまでの、広い周波数レンジでできるだけ低い インピーダンス・パスを用意するため、複数の値を持つ高周 波セラミック・チップ・コンデンサの使用が推奨されます。 これらのコンデンサはデバイスのできるだけ近くに配置し、 ADG736 1.13kΩ SELECT R FB 280Ω 18nF LON AD8332 5Ω Ω 200Ω INH 0.1μF LMD LNA 50Ω 5Ω 0.1μF 図70 24 LOP 複数の信号源への対応 REV.0 AD8332 測定時の考慮事項 図51、図52、図53に、50Ω条件での測定の代表的な測定構 成と正しいインターフェース値を示します。 短絡入力ノイズの測定は、図53を使って行います。入力換 算ノイズ・レベルは、出力ノイズをポイントAとポイントBの 間のゲインで除算して求め、スペクトル・アナライザのノイ ズ・フロアも考慮します。ゲインは注目する各周波数で測定 し、50Ω負荷を直接駆動しているため、低い信号レベルを使 う必要があります。ノイズの測定を行うときは、ジェネレー タを切り離します。 超音波TGCアプリケーション AD8332は、医用および工業用の超音波アプリケーションに 最適です。TGCアンプは反射超音波エネルギの反響位置決定 の手段を提供するため、このようなアプリケーションでは重 要なサブシステムです。 AD8332とAD9238を使うと、フル差動システムを設計でき ます。AD9238はデュアルのフル差動12ビットADCで、最大 65MSPSの変換速度を持っています。その他のフル差動高速 コンバータとしては、10ビットのAD9214 (シングル)、10ビッ トのAD9218 (デュアル)、12ビットのAD9235 (シングル)など があります。AD8332とADCの組み合わせの性能は、それぞ れの評価ボードを組合わせて評価することができます。 REV.0 25 AD8332 ピン機能の説明 28ピンTSSOP (ARパッケージ) ピン番号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 名前 LMD2 INH2 VPS2 LON2 LOP2 COM2 VIP2 VIN2 VCM2 GAIN RCLMP VOH2 VOL2 COMM VPSV VOL1 VOH1 ENB HILO VCM1 VIN1 VIP1 COM1 LOP1 LON1 VPS1 INH1 LMD1 表5 32ピンLFCSP (ACパッケージ) 説明 CH2のLNA信号グラウンド CH2のLNA入力 CH2の電源LNA、5V CH2のLNA反転出力 CH2のLNA非反転出力 CH2のLNAグラウンド CH2のVGA非反転入力 CH2のVGA反転入力 CH2のコモン・モード 電圧 ゲイン制御電圧 出力クランピング抵抗 CH2の非反転VGA出力 CH2の反転VGA出力 VGAグラウンド(両チャンネル) VGA電源、5V (両チャンネル) CH1の反転VGA出力 CH1の非反転VGA出力 イネーブル―VGA/LNA VGAゲインレンジの選択(HIまたはLO) CH1のコモン・モード 電圧 CH1のVGA反転入力 CH1のVGA非反転入力 CH1のLNAグラウンド CH1のLNA非反転出力 CH1のLNA反転出力 CH1のLNA電源、5V CH1のLNA入力 CH1のLNA信号グラウンド ピン番号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 ピン機能の説明―28ピンTSSOP 名前 LON1 VPS1 INH1 LMD1 LMD2 INH2 VPS2 LON2 LOP2 COM2 VIP2 VIN2 VCM2 MODE GAIN RCLMP COMM VOH2 VOL2 COMM VPSV VOL1 VOH1 COMM ENBV ENBL HILO VCM1 VIN1 VIP1 COM1 LOP1 表6 26 説明 CH1のLNA反転出力 CH1のLNA電源、5V CH1のLNA入力 CH1のLNA信号グラウンド CH2のLNA信号グラウンド CH2のLNA入力 CH2のLNA電源、5V CH2のLNA反転出力 CH2のLNA非反転出力 CH2のLNAグラウンド CH2のVGA非反転入力 CH2のVGA反転入力 CH2のコモン・モード 電圧 ゲイン・スロープ・ロジック入力 ゲイン制御電圧 出力クランピング・レベル入力 VGAグラウンド（両チャンネル） CH2の非反転VGA出力 CH2の反転VGA出力 VGAグラウンド（両チャンネル） VGA電源、5V（両チャンネル） CH1の反転VGA出力 CH1の非反転VGA出力 VGAグラウンド（両チャンネル） VGAイネーブル LNAイネーブル VGAゲインレンジの選択(HIまたはLO) CH1のコモン・モード 電圧 CH1のVGA反転入力 CH1のVGA非反転入力 CH1のLNAグラウンド CH1のLNA非反転出力 ピン機能の説明―32ピンLFCSP REV.0 AD8332 COM1 22 VIP1 VIP2 7 VIN2 8 AD8332 20 VCM1 GAIN 10 19 HILO RCLMP 11 18 ENB VOH2 12 17 VOH1 VOL2 13 16 VOL1 COMM 14 15 VPSV 26 25 LON1 1 24 COMM ピン1の識別 VPS1 2 22 VOL1 LMD1 4 AD8332 21 VPSV LMD2 5 上面図 (実寸ではありません) 20 COMM INH2 6 19 VOL2 VPS2 7 18 VOH2 LON2 8 17 COMM 9 10 11 12 図72 図71 REV.0 23 VOH1 INH1 3 上面図 (実寸ではありません) 21 VIN1 VCM2 9 ENBV 23 27 28ピンTSSOP 27 13 14 15 16 RCLMP COM2 6 ENBL LOP1 28 GAIN 24 HILO LOP2 5 29 MODE LON1 VCM1 25 30 VCM2 LON2 4 VIN1 VPS1 31 VIN2 26 VIP1 VPS2 3 32 VIP2 INH1 COM1 27 INH2 2 COM2 LMD1 ピン1の識別 LOP2 28 LMD2 1 LOP1 ピン配置 32ピンLFCSP AD8332 外形寸法 28 TDS03/2003/700 9.80 9.70 9.60 15 4.50 4.40 4.30 1 6.40 BS C 14 ピン1 0.65 BSC 1.20 MAX 0.15 0.10 0.30 0.19 平坦性 0.10 88 08 0.20 0.09 実装面 0.75 0.60 0.45 JEDEC標準MO-153AEに準拠 図73 28ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-28)―寸法はミリメートルで示します。 5.00 BSC SQ 0.60 MA X 0.60 MA X ピン1の 識別 25 24 ピン1の 識別 0.50 BSC 4.75 BSC SQ 上面図 0.50 0.40 0.30 128MAX 32 1 3.25 3.10 SQ 2.95 裏面図 17 16 9 8 3.50 REF 0.70 MAX 0.65 NOM 0.05 MA X 0.02 NOM 1.00 0.90 0.80 実装面 0.30 0.23 0.18 0.25 REF 平坦性 0.08 JEDEC標準MO-220-VHHD-2に準拠 図74 32ピン・フレーム・チップ・スケール・パッケージ[LFCSP] (CP-32)―寸法はミリメートルで示します。 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。 WARNING! ESD SENSITIVE DEVICE オーダー・ガイド 温度レンジ −40℃∼＋85℃ −40℃∼＋85℃ −40℃∼＋85℃ −40℃∼＋85℃ −40℃∼＋85℃ パッケージ 薄型シュリンクSO 薄型シュリンクSO 薄型シュリンクSO チップ・スケール・パッケージ(営業へご相談ください) チップ・スケール・パッケージ(営業へご相談ください) 表7 パッケージ外形 TSSOP TSSOP TSSOP LFCSP LFCSP PRINTED IN JAPAN AD8332製品 AD8332ARU AD8332ARU-REEL AD8332ARU-REEL7 AD8332ACP-REEL AD8332ACP-REEL7 オーダー・ガイド このデータシートはエコマーク認定の再生紙を使用しています。 28 REV.0