8通道、24位同步采样ADC AD7779 产品特性 电源 8通道24位同步采样ADC 双极性(±1.65 V)或单极性(3.3 V)电源 用于相干采样的采样速率转换器(SRC) 数字/IO电源1.8 V至3.6 V 可调相位同步 性能温度范围： –40°C至+105°C 每通道PGA(增益：1、2、4、8) 功能温度范围： –40°C至+125°C 低输入偏置电流： 4 nA 性能 单端或真差分输入 组合交流和直流性能 16 ksps输出数据速率/每通道 112dB SNR/动态范围(高精度模式下的8 kSPS) 2.5 V内部基准电压源 -108dB THD 优化功耗和性能 ±15ppm INL，±250 uV失调误差，±0.1%增益误差 两种功率模式： ±5 ppm/°C内部基准电压温度系数典型值 高分辨率模式 低功耗模式 应用 可编程输出数据速率和带宽 断路器应用 低延迟Sinc3滤波器路径 通用数据采集应用 用于系统和芯片诊断的低分辨率SAR ADC EEG应用 工业过程控制应用 功能框图 Rev. PrD 图1. AD7779功能框图 Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility isassumed by Analog Devices for itsuse, nor for any infringementsof patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices.Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com Fax: 781.461.3113 ©2015 Analog Devices, Inc. All rights reserved. ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD7779 目录 特性.................................................................................................. 1 集成式LDO ............................................................................. 21 电源.................................................................................................. 1 时钟和采样速率..................................................................... 21 应用.................................................................................................. 1 同步引脚.................................................................................. 22 功能框图 ......................................................................................... 1 数字滤波.................................................................................. 22 概述.................................................................................................. 3 控制AD7779 ................................................................................. 24 技术规格 ......................................................................................... 4 引脚控制.................................................................................. 24 DOUT时序特性 ....................................................................... 8 SPI控制..................................................................................... 27 SPI时序特性.............................................................................. 9 数字SPI接口............................................................................ 30 同步引脚和RESET时序特性 ............................................... 10 AD7779诊断与监控.................................................................... 31 SAR时序特性.......................................................................... 11 自诊断错误 ............................................................................. 33 GPIO 所有SCR都替换为SRCUPDATE时序特性 ............ 12 使用AD7779 SAR ADC监控(SPI控制模式) ..................... 35 绝对最大额定值..................................................................... 13 Σ-Δ型ADC诊断(SPI控制模式) ........................................... 37 热阻 .......................................................................................... 13 AD7779 SD输出数据 .................................................................. 38 ESD警告................................................................................... 13 ADC转换输出： 报头和数据 ............................................. 38 引脚配置和功能描述 ................................................................. 14 采样速率转换器(SRC)(SPI控制模式) ............................... 38 术语................................................................................................ 18 数据输出接口 ......................................................................... 40 工作原理 ....................................................................................... 19 如何计算CRC校验和 ............................................................ 45 模拟输入.................................................................................. 19 寄存器汇总： AD7779存储器映射 传递函数.................................................................................. 20 (ad7779_memmap_DS) ............................................................. 46 核心信号链 ............................................................................. 21 寄存器详解： AD7779存储器映射 容性PGA.................................................................................. 21 (ad7779_memmap_DS) ............................................................. 49 内部基准电压源和基准电压源缓冲器 ............................. 21 Rev. PrD | Page 2 of 86 AD7779 概述 AD7779是一款8通道同步采样模数转换器。片内集成8个完 AD7779包括一个12位SAR ADC。这款ADC可以用于AD7779 整的Σ-Δ型ADC。AD7779提供高达10 MOhm的输入阻抗， 诊断，这样就无需腾出一个Σ-Δ型ADC通道专用于系统测 以便直接连接传感器。每个输入通道具有满足1、2、4和8 量功能。通过外部多路复用器和信号调理，SAR ADC可在 增益的可编程增益级，将低幅度传感器输出映射到满量程 需要功能安全性的应用中用于验证Σ-Δ型ADC测量结果。 ADC输入范围，从而使信号链的动态范围最大。模拟输入 此外，AD7779提供有三个GPIO，可用来控制外部多路复 可接受0至2.5 V单极性或±1.25 V真双极性模拟输入信号，模 用器；以及一个内部多路复用器，可用来检测内部节点。 拟电源电压分别为 3.3 V或±1.65 V。模拟输入可配置为接受 AD7779包含一个2.5 V基准电压源和参考缓冲器。基准电压 真差分或单端信号以匹配不同的传感器输出配置。 源的最大温度系数为20 ppm/°C。 每个通道包含一个ADC调制器和Sinc 3低延迟数字滤波器。 采 用 采 样 速 率 转 换 器 (SRC)来 对 AD7779输 出 数 据 速 率 (ODR)进行精细分辨率控制。此方法可用于线频率变化为 0.01 Hz时，ODR分辨率可维持一致性的应用。 SRC可通过SPI 接口编程。AD7779可实现两种不同接口，数据输出接口和 SPI控制接口。ADC数据输出接口专门用于将ADC转换结 AD7779提供两种工作模式：高分辨率模式和低功率模式。 高分辨率模式提供较高的动态范围，同时功耗为13 mW/ch， 而低功率模式在较低的动态范围规格下功耗仅为5 mW/ch。 额定工作温度范围为–40°C至+105°C，同时器件工作温度 最高可达+125°C。 果从AD7779发送至处理器。SPI接口用以负责AD7779配置 寄存器的读写并用于控制和读取SAR ADC的数据。SPI接口 还可配置为输出Σ-Δ型转换数据。 Rev. PrD | Page 3 of 86 AD7779 规格 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V(内部/外部)，MCLK = 8192 kHz(高分辨率模式)，MCLK = 4096 kHz(低功耗模式)，ODR = 16 kHz(高分辨率模式)， ODR = 4 kHz(低功耗模式)；所有规格均相对于TMIN至TMAX而言。 表1. 技术规格表 最小值 参数 测试条件注释 模拟输入 差分输入电压范围 单端输入电压范围 VREF = (REF+ − REF−) 共模输入范围 绝对AIN电压限值 直流输入电流 直流差分输入电流 输入电流漂移 交流输入电容 PGA 增益设置 增益漂移 带宽 基准电压源 内部 输出电压 初始精度 温度系数 基准负载电流 直流电源抑制 负载调整率 电压噪声 电压噪声密度 开启建立时间 长期稳定性 外部 输入电压 缓冲器裕量 REF−输入电压 REFx平均电流 温度范围 额定性能 功能 AVSS1 +0.10 AVSSx +0.10 HP，MCLK=8192 kHz LP，MCLK=4096 kHz HP，MCLK=8192 kHz LP，MCLK=4096 kHz 典型值 (AVDD1−AVSS)/2 −0.2% −5mV 2.5 REF_OUT ±5 2.5V 4 1 kHz kHz +0.2% +5mV V V ppm/°C mA dB µV/mA µVrms nV/√Hz ms ppm +10 AVSSx AVDD1x AVDD1x – 0.1 AVDD1x–REFx+ 18 200 4.5 100 120 −40 −40 Rev. PrD | Page 4 of 86 V ppm/°C REFIN = (REF+) – (REF−) TMIN至T MAX TMIN至T MAX V V 1,2,4,8 ±3 95 100 6.8 273.5 1.5 待定 每通道电流 REF BUF禁用，HR模式 REF BUF PRE-Q，HR模式 EF BUF禁用，LP模式 REF BUF PRE-Q，LP模式 REF BUF使能 ±VREF/PGAGAIN 0至VREF/ PGAGAIN AVDD1 – 0.10 AVDD 1– 0.10 nA nA nA nA nA/°C pF IL −10 (电压调整率) ∆VOUT/∆IL eN p-p，0.1 Hz至10 Hz eN 1 kHz，2.5 V基准电压源 100 nF 1000小时 1 AVSSx + 0.1 单位 ±4 ±1.5 ±1.5 ±0.6 待定 8 小信号 大信号HR模式 大信号LP模式 REF_OUT TA = 25°C 最大值 V V µA/V nA/V µA/V nA/V nA/V +105 +125 °C °C AD7779 参数 温度传感器 精度 数字滤波器响应(SINC 3) 群延迟 建立时间 通带 时钟源 频率 输入低电压VIL 输入高电压VIH 占空比 输入电流 型ADC 速度和性能 分辨率 输出数据速率(ODR) 无失码 噪声 交流精度 动态范围 THD SINAD S FD R IMD 直流电源抑制 直流共模抑制比 通道间串扰 直流精度 积分非线性 失调误差 偏置误差漂移 测试条件注释 最小值 典型值 最大值 ±2 参见CRC详情 参见CRC详情 参见CRC详情 参见CRC详情 −0.1 dB −3 dB 高分辨率 低功耗 高分辨率模式 低功耗模式 XTAL1 XTAL2 XTAL1 XTAL2 °C 128 64 4095.99 4095.99 待定 待定 8.192 4.096 0.4 50:50 V 55:45 +10 % µA 16 8 位 kSPS kSPS 位 24 高分辨率模式 低功耗模式 24 短路输入 高分辨率模式 低功耗模式 MHz V 待定 45:55 −10 单位 90 250 nV/√ Hz nV/√ Hz 短路输入，增益 =1 16kSPS，高分辨率模式 4KSPS，高分辨率模式 dB 4KSPS，低功耗模式 1KSPS，低功耗模式 HR LP fIN = 60 Hz 106 116 -109 -105 106 107 125 105 -90 fA = 50 Hz，fB = 51 Hz, HR fA = 50 Hz，fB = 51 Hz, LP AVDD1x = 3.3V dB dB dB dB dB 80 最高2 kHz输入 基准电压源缓冲器全模式 -110 端点法 ±7 ±40 ±0.5 Rev. PrD | Page 5 of 86 dB ±15 ±250 FSR的ppm µV µV/°C AD7779 参数 测试条件注释 最小值 随时间而变 失调匹配 增益误差 增益温漂 增益匹配 SAR ADC 速度和性能 分辨率 模拟输入范围 模拟输入共模范围 模拟输入漏电流 吞吐速率 直流精度 INL DNL 失调 增益 TUE 交流性能 SNR THD VCM引脚 输出 负载电流 负载调整率 短路电流 逻辑输入 输入高电压VINH 输入低电压VINL 迟滞 12 AVSS4+0.1 漏电流 输出电容 单位 nV/1000 小时 µV %FS ppm/°C % 30 ±0.1 150 ±0.1 PGAGAIN = 1 AVDD4-0.1 位 V AVDD4 = 3.3V，AVSS4 = 0V ±10 256 nA kSPS 差模 1.5 1 0.6 12 待定 LSB LSB LSB LSB LSB 1 kHz 1 kHz 66 -83 dB dB IL ∆VOUT/∆IL (AVDD1−AVSS)/2 1 12 5 V mA 差模 无失码(12位) 1.65V≤ IOVDD ≤1.95V 2.3V≤ IOVDD ≤3.6V 1.65V≤ IOVDD ≤1.95V 2.3V≤ IOVDD ≤3.6V mA 0.65×IOVDD 0.7× IOVDD 0.35× IOVDD 0.4 0.2 0.1 IOVDD <2.7V 输出低电压VOL 最大值 待定 2 输入电流 逻辑输出(DOUT/RDY DCLK，SDOUT，GPIO) 输出高电压VOH 典型值 -10 +10 V V V V % % µA IOVDD ≥ 3V, ISOURCE = 1mA 2.3≤IOVDD< 3V, ISOURCE 0.8× IOVDD 0.8× IOVDD V V IOVDD <2.3V, ISOURCE = 0.8× IOVDD V IOVDD ≥3V, ISINK 2mA 2.3≤IOVDD <3V, ISINK 1mA IOVDD < 2.3V, ISINK 浮空态 浮空态 0.4 0.4 0.4 +10 -10 Σ-∆数据输出编码 SAR数据输出编码 Rev. PrD | Page 6 of 86 10 二进制补码 二进制 V V V µA pF AD7779 参数 电源 AVDD1x − AVSS I_AVDD1x12 测试条件注释 所有Σ-∆通道使能 最小值 典型值 3.0 最大值 单位 3.6 V 基准电压源缓冲器Pre-Q， VCM使能，内部基准电 压源使能 HR LP 17 4.5 mA mA 19 5 mA mA 13 3.5 mA mA V mA mA 基准电压源缓冲器使能， VCM使能，内部基准电 压源使能 HR LP 基准电压源缓冲器禁用， VCM禁用，内部基准电 压源禁用 HR LP AVDD2 – AVSS I_AVDD2 AVDD4 – AVSS4 IAVDD4 AVSS-DGND IOVDD − DGND I_IOVDD 1 2 2.2 HR LP 3.6 9 3.5 AVDD1x SAR使能 SAR禁用 3.6 10 -1.8 1.8 功耗 HR LP 内部缓冲器旁路，内部 基准电压源禁用，内部 振荡器禁用，SAR禁用 高分辨率模式 低功耗模式 关断 16ksps 4ksps 所有ADC禁用 0 3.6 8 3 104 40 待定 AVDDx = 3.3 V，AVSSx = GND，IOVDD = 1.8 V，CMOS时钟 禁用VCM或内部基准电压源可降低40 uA功耗 Rev. PrD | Page 7 of 86 mA V V mA mA mW mW AD7779 DOUT时序特性 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V内部/外部，MCLK = 8192 kHz；所有规格均相对于TMIN至TMAX而言。 表2. DOUT时序规格 参数1 MCLK频率 MCLK高电平时间 MCLK低电平时间 DCLK低电平时间 DCLK高电平时间 MCLK上升沿到DCLK下降沿 MCLK上升沿到DCLK下降沿 DCLK上升沿到DRDY上升沿 DCLK上升沿到DRDY下降沿 DOUTx建立时间 DOUTx保持时间 1 符号 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 注释 50:50 最小值 典型值 60 60 2/MCLK − TBD 2/MCLK − TBD 待定 待定 待定 待定 待定 待定 MCLK/2 MCLK/2 最大值 8.192 2/MCLK + TBD 2/MCLK + TBD 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的IOVDD)，并从(VIL + VIH)/2电平起开始计时 t1 t2 t3 MCLK DCLK t4 t5 t8 t6 t7 t9 DRDY DOUTx LSB MSB MSB-1 t10 t11 图2. 数据接口时序图 Rev. PrD | Page 8 of 86 LSB+1 LSB 单位 MHz ns ns ns ns ns ns ns ns ns ns AD7779 SPI时序特性 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V内部/外部，MCLK = 8192 kHz；所有规格均相对于TMIN至TMAX而言。 表3. SPI时序规格 参数1 SCLK周期 SCLK低电平时间 SCLK高电平时间 SCLK上升沿到CS下降沿 CS下降沿到 符号 t12 t13 t14 t15 t16 t17 t18 t19 t20 t21 t22A t22B t23 t24 t25 SCLK上升沿到CS上升沿 CS上升沿到SCLK上升沿 最小CS高电平时间 SDI建立时间 SDI保持时间 CS下降沿到SDO使能(SPI CPOL = 0) 下降沿到SDO使能(SPI CPOL = 1) SDO建立时间 SDO保持时间 CS上升沿至SDO禁用 1 注释 50:50 最小值 典型值 最大值 30 7 7 10 10 10 10 15 5 5 10 5 10 10 10 ns ns ns ns ns ns 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的IOVDD)，并从(VIL + VIH)/2电平起开始计时 t19 CS t15 t16 t13 t17 t14 t18 SCLK t20 SDI MSB t22A SDO MSB-1 t12 LSB+1 LSB t21 MSB t22B 单位 MHz ns ns ns ns ns ns MSB-1 t24 t23 图3. SPI控制接口 Rev. PrD | Page 9 of 86 LSB+1 LSB t25 AD7779 同步引脚和RESET时序特性 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V内部/外部，MCLK = 8192 kHz；所有规格均相对于TMIN至TMAX而言。 表4. 时序规格 参数1 START 建立时间 START 保持时间 MCLK下降沿到 SYNC_OUT 下降沿 SYNC_IN 建立时间 SYNC_IN 保持时间 第一个有效样本 第一个有效样本 RESET保持时间 开始时间 1 符号 t26 t27 t28 t29 t30 tINIT_/SYNC_IN tINIT_/RESET t31 tPOWER_UP 注释 16ksps, HP 16ksps, HP 最小值 10 MCLK MCLK 10 MCLK 典型值 320 2*MCLK 2 MCLK START t26 t27 SYNC_OUT t28 SYNC_IN t29 t30 DRDY tINIT_/SYNC_IN RESET tINIT_/RESET 图4. 同步引脚和复位控制接口 Rev. PrD | Page 10 of 86 单位 ns ns ns 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的IOVDD)，并从(VIL + VIH)/2电平起开始计时 t31 最大值 ns ns ns ms AD7779 SAR时序特性 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V内部/外部，MCLK = 8192 kHz；所有规格均相对于TMIN至TMAX而言。 表5. SAR时序规格 参数1 转换时间 采集时间 延迟时间 吞吐数据 1 符号 t32 t33 t34 t35 注释 最小值 2.5 500 50 典型值 最大值 256 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的IOVDD)，并从(VIL + VIH)/2电平起开始计时 CS t33 t32 t34 CONVST_SAR t35 图5. SAR时序图 Rev. PrD | Page 11 of 86 单位 us ns ns ksps AD7779 GPIO SCR UPDATE时序特性 除非另有说明，AVDD1x/AVSSx = ±1.65 V，3.3 V/AGND，AVDD2 - AVSSx = 2.2 V至3.6 V；IOVDD = 2.3 V至3.6 V；DGND = 0 V， REF = 2.5 V内部/外部，MCLK = 8192 kHz；所有规格均相对于TMIN至TMAX而言。 表6. 时序规格 参数1 GPIO2建立时间 GPIO2保持时间 MCLK上升沿到GPIO1上升沿时间 GPIO0建立时间 GPIO0保持时间 1 符号 t36 t37 t38 t39 t40 注释 最小值 10 MCLK 20 5 MCLK 所有输入信号均指定tR = tF = 1 ns/V(10%到90%的IOVDD)，并从(VIL + VIH)/2电平起开始计时 MCLK GPIO2 t36 t37 GPIO1 t38 GPIO0 t39 t40 图6. 用于SRC更新的GPIO引脚 Rev. PrD | Page 12 of 86 典型值 最大值 单位 ns ns ns ns ns AD7779 绝对最大额定值 热阻 表7. 绝对最大额定值 参数 AVDDx至AVSSx AVSSx至DGND ARegxCap至AVSSx DRegCap至DGND IOVDD至DGND IOVDD至AVSSx AVSS4至AVSSx 模拟输入电压 Refx输入电压 AUXIN+/AUXIN数字输入电压至DGND 数字输出电压至DGND XTAL1至DGND 额定值 −0.3 V至+3.96 V −1.98 V至+0.3 V −0.3 V至+1.98 V −0.3 V至+1.98 V −0.3 V至+3.96 V −0.3 V至+5.94 V AVDD1x −0.3 V至+3.96 V AVSSx− 0.3 V至AVDD1x+0.3 V或 +3.96 V(取较小者) AVSSx− 0.3 V至AVDD1x+0.3 V或 +3.96 V(取较小者) AVSSx− 0.3 V至AVDD4+0.3 V或 +3.96 V(取较小者) 0.3 V至(IOVDD + 0.3 V)或+3.96 V (取较小者) 0.3 V至(IOVDD + 0.3 V)或+3.96 V (取较小者) DGND −0.3 V至DRegCap +0. 3 V 或+1.98 V(取较小者) TBD mA −40°C至+125°C +150°C −65°C 至+150°C 260°C 2 kV 热性能与PCB设计和工作环境直接相关。必须慎重对待 PCB散热设计。 表8. 热阻 封装类型 64-CP-151 64-CP-152 12- θja 30.43 22.62 θJb 3.17 Ψjt 0.13 0.09 Ψjb 6.59 3.19 单位 °C/W °C/W 热阻仿真值基于JEDEC 2S2P无热过孔的热测试板。 参见JEDEC JESD51。 热阻仿真值基于JEDEC 2S2P带49个热过孔的热测试板。 参见JEDEC JESD51。 ESD警告 Ain/数字输入电流 工作温度范围 结温(TJ最大值) 存储温度范围 回流焊 ESD FICDM 转角引脚(1、16、17、 +750 V 32、33、48、49、64) 其它 +500 V 注意，超出上述绝对最大额定值可能会导致器件永久性 损坏。这只是额定最值，并不能以这些条件或者在任何其 他超出本技术规范操作章节中所示规格的条件下，推断器 件能否正常工作。长期在绝对最大额定值条件下工作会影 响器件的可靠性。 Rev. PrD | Page 13 of 86 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 AD7779 引脚配置和功能描述 图7. 引脚描述 Rev. PrD | Page 14 of 86 AD7779 表9. 引脚描述 引脚编号 引脚名称 类型 方向 描述 1 AIN0- 模拟输入 输入 模拟输入通道0 2 AIN0+ 模拟输入 输入 模拟输入通道0 3 AIN1− 模拟输入 输入 模拟输入通道1 4 AIN1+ 模拟输入 输入 模拟输入通道1 5 AVSS1A 电源 电源 用于通道0至3的负前端模拟电源，通常为−1.65 V(双电源)，以及AGND(单电 源)。 将所有AVSSx引脚连接到相同的电位。 6 AVDD1A 电源 电源 7 REF1− 基准电压源 输入 用于通道0至3的正前端模拟电源，通常为AVSSx + 3.3 V。 此引脚应连接 AVDD1B。 通道0至3的负基准电压源输入，通常为AVSSx。将所有REFx−引脚连接到相 同的电位。 8 REF1+ 基准电压源 输入 用于通道0至3的正基准电压源输入1，通常为REF1− +2.5 V 9 AIN2− 模拟输入 输入 模拟输入通道2 10 AIN2+ 模拟输入 输入 模拟输入通道2 11 AIN3− 模拟输入 输入 模拟输入通道3 12 AIN3+ 模拟输入 输入 模拟输入通道3 13 MODE0/GPIO0 数字I/O IO 引脚控制模式：MODE0输入引脚，更多详情参见表16。 SPI控制模式：可配置GPIO0。 如果不使用此引脚，则链接DGND或IOVDD。 14 MODE1/GPIO1 数字I/O IO 引脚控制模式：MODE1输入引脚，更多详情参见表16。 SPI控制模式：可配置GPIO1。 如果不使用此引脚，则链接DGND或IOVDD。 15 MODE2/GPIO2 数字I/O IO 引脚控制模式：MODE2输入引脚，更多详情参见表16。 SPI控制模式：可配置GPIO2。 如果不使用此引脚，则链接DGND或IOVDD。 16 MODE3/ALERT 数字I/O IO 17 CONVST_SAR 数字输入 输入 引脚控制模式：MODE3输入引脚，更多详情参见表16。 SPI控制模式：报警输出引脚 引脚控制模式 – Σ-∆输出接口选择，更多详情参见表15 SPI控制模式 – SAR转换开始 18 ALERT/CS 数字输入 输入 19 DCLK2 / SCLK 数字输入 输入 20 DCLK1 / SDI 数字输入 输入 21 DCLK0 / SDO 数字输入 输出 22 DGND 电源 电源 23 DREGCAP 电源 输出 数字LDO输出。采用1 uF电容去耦至DGND。 电源 IO IO数字电平和DLDO电源，从1.8 V至3.6 V。 IOVDD不可低于DRegCap。 24 25 IOVDD DOUT3 电源 数字输入 引脚控制模式：报警输出引脚 SPI控制模式：片选 引脚控制模式：DCLK频率选择，更多详情参见表14 SPI控制模式：SPI时钟 引脚控制模式：DCLK频率选择，更多详情参见表14 SPI控制模式：SPI数据输入。如果器件配置为引脚控制模式且SPI用作数据 输出接口，则将此引脚连接至DGND。 引脚控制模式： DCLK频率选择，更多详情参见表14 SPI控制模式：SPI数据输出 数字地 数据输出引脚3。如果器件配置为菊花链模式，则此引脚用作输入引脚， 更多详情参见菊花链模式。 Rev. PrD | Page 15 of 86 AD7779 引脚编号 引脚名称 类型 方向 描述 26 DOUT2 数字输出 IO 数据输出引脚2。如果器件配置为菊花链模式，则此引脚用作输入引 脚，更多详情参见菊花链模式。 27 DOUT1 数字输出 输出 数据输出引脚1 28 DOUT0 数字输出 输出 数据输出引脚0 29 DCLK 数字输出 输出 数据输出时钟 30 31 DRDY XTAL1 数字输出 时钟 输出 输入 32 XTAL2/MCLK 时钟 输入 33 START 数字输入 输入 34 SYNC_OUT 数字输出 输入 35 SYNC_IN 数字输入 输入 36 RESET 数字输入 输入 数据输出就绪 XTAL1输入连接；如果CMOS用作时钟源，则将此引脚与DGND相连。更 多详情参见表13。 XTAL2输入连接或CMOS时钟，更多详情参见表13。 同步脉冲。 此引脚用来将外部START异步脉冲内部同步至MCLK。同步信 号通过SYNC_OUT引脚移出。 如果不使用，则将其与DGND相连。 更多详情参见相位调节和同步引脚。 同步信号。此引脚生成同步脉冲，通过硬件(/START引脚)或软件(GENERAL_ USER_CONFIG_2 [ 0])驱动。 此引脚如不使用，则将其与SYNC_IN引脚 相连。 更多详情参见相位调节和同步引脚。 SYNC_IN复位内部SINC滤波器。使用相位比较寄存器(CHx_SYNC_OFFSET) 或同步多个器件时，需使用此引脚脉冲。 更多详情参见相位调节和同步引脚。 异步复位引脚。将所有寄存器复位至默认值。由于电源的慢速压摆率可 能在数字模块中生成不正确的初始化状态，建议器件上电后在此引脚上 生成一个脉冲。 37 AIN7+ 模拟输入 输入 模拟输入通道7 38 AIN7− 模拟输入 输入 模拟输入通道7 39 AIN6+ 模拟输入 输入 模拟输入通道6 40 AIN6− 模拟输入 输入 模拟输入通道6 41 42 REF2+ REF2− 基准电压源 基准电压源 输入 输入 43 44 AVDD1B AVSS1B 电源 电源 电源 电源 45 AIN5+ 模拟输入 输入 用于通道4至7的正基准电压源输入，推荐值为REF2− + 2.5 V 通道4至7的负基准电压源输入，通常为AVSSx。 将所有REFx−引脚连接到 相同的电位。 用于通道4至7的正前端模拟电源。此引脚应连接AVDD1A。 用于通道4至7的负前端模拟电源，通常为−1.65 V(双电源)，或AGND(单 电源)。 将所有AVSSx引脚相连。 模拟输入通道5 46 AIN5− 模拟输入 输入 模拟输入通道5 47 AIN4+ 模拟输入 输入 模拟输入通道4 48 AIN4− 模拟输入 输入 模拟输入通道4 49 REF_OUT 基准电压源 输出 2.5 V基准电压源输出 50 AVSS2B 电源 电源 负模拟电源。 将所有AVSSx引脚相连。 51 AReg2Cap 电源 输出 模拟LDO输出。 采用1 uF电容去耦至AVSS2。 52 AVDD2B 电源 电源 正模拟电源，此引脚应连接AVDD2A。 53 AVSS3 电源 电源 负模拟地。 将所有AVSSx引脚相连。 54 FORMAT1 数字输入 输入 输出数据帧，更多详情参见表15。 55 FORMAT0 数字输入 输入 输出数据帧，更多详情参见表15。 56 CLK_SEL 数字输入 输入 选择时钟源，更多详情参见表13。 Rev. PrD | Page 16 of 86 AD7779 引脚编号 引脚名称 类型 方向 描述 57 VCM 模拟输出 输出 共模电压输出，(AVDD1−AVSS)/2。 58 AVDD2A 电源 输入 模拟电源，从2.2 V至3.6 V。 AVSS2x不应低于ARegxCap。 AVSS2x不应低于 ARegxCap。 此引脚应连接AVDD2B。 59 AReg1Cap 电源 输出 模拟LDO输出。 采用1 uF电容去耦至AVSS。 60 AVSS2B 电源 输入 负模拟电源。 将所有AVSSx引脚相连。 61 AVSS4 电源 电源 负SAR模拟电源和基准电压源。 将所有AVSSx引脚相连。 62 AVDD4 电源 电源 正SAR模拟电源和基准电压源，电源范围为AVDD1x至3.6 V。 63 AuxAin+ 模拟输入 输入 SAR模拟输入通道。 64 AuxAin- 模拟输入 输入 SAR模拟输入通道。 Rev. PrD | Page 17 of 86 AD7779 术语 增益误差 共模抑制比(CMRR) 当模拟电压高于标称负满量程½ LSB时(对于±2.5 V范围为 共模抑制比定义为满量程频率f下的ADC输出功率与频率fS −4.0959375 V)，产生第一个码跃迁(从100...000跃迁至100...001)。 下施加于共模电压VIN+和VIN−的100 mV峰峰值正弦波功率的 比值。 当模拟电压低于标称正满量程1½ LSB时(对于±4.0959375 V 范围为2.5 V)，发生最后一个码跃迁(从011 … 110跃迁至011 … 111)。 增益误差指最后一个跃迁的实际电平与第一个跃 CMRR (dB) = 10 log(Pf/PfS) 其中： 迁的实际电平之差与二者的理想电平之差的偏差。 Pf为频率f下ADC的输出功率。 增益误差漂移 PfS是频率fS下ADC的输出功率。 1°C温度变化所产生的增益误差变化量与满量程范围(2N)的 差分非线性(DNL)误差 比率， 采用百万分率表示。 在一个理想ADC中，码跃迁相距1 LSB。 差分非线性是指实 最低有效位(LSB) 际值与此理想值的最大偏差。 经常用保证无失码的分辨率 最低有效位或LSB是转换器可以表示的最小增量。对于N位分 来描述这一规格。 辨率的全差分输入ADC，LSB(单位：伏特)的计算公式如下： 积分非线性(INL)误差 线性误差是指每个码与一条从负满量程画到正满量程的直 线偏差。用作负满量程的该点出现在第一个码跃迁之前的 ½ LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一 个电平。 从各码的中点到该直线的距离即为偏差。 动态范围 动态范围指满量程的均方根值与输入引脚短路情况下测得 的均方根噪声之比，用分贝(dB)表示。 通道间隔离 通道间隔离衡量通道之间的串扰水平。通过向所有7个未 选定的输入通道施加一个满量程TBD kHz正弦波信号，并决 定该信号在选定通道内随TBD kHz信号的衰减程度来测量。 图中所示针对AD7779全部8个通道的最差情况而言。 交调失真(IMD) 当输入由两个频率分别为fa和fb的正弦波组成时，任何非 线性有源器件都会以和与差频mfa和nfb(其中m，n = 0，1， 2，3等)的形式产生失真积。交调失真项的m和n都不等于0。 例如，二阶项包括(fa + fb)和(fa − fb)，而三阶项包括(2fa + fb)、 (2fa − fb)、(fa + 2fb)和(fa − 2fb)。 AD7779经过CCIF标准测 试，此标准使用最大输入带宽附近的两个输入频率。 在此 情况下，二阶项频率通常远离最初正弦波，而三阶项频率 通常靠近输入频率。 因此，二阶和三阶项需分别指定。交 调失真根据THD参数来计算，它是个别失真产物的均方根 和与基波和的振幅均方根的比值，用分贝(dB)表示。 LSB (V) = V INp-p 2N 电源抑制比(PSRR) 电源变化会影响转换器的满量程转换，但不会影响其线性。 电源抑制比指由于电源电压偏离标称值所引起的满量程转 换点的最大变化。 信噪比(SNR) SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐 波和直流以外所有其它频谱成分的均方根和之比，用分贝 (dB)表示。 信纳比(SINAD) SINAD指实际输入信号的均方根值与奈奎斯特频率以下包 括谐波但直流除外的所有其它频谱成分的均方根和之比， SINAD值用分贝(dB)表示。 无杂散动态范围(SFDR) SFDR指输入信号与峰值杂散信号(包括谐波)的均方根幅值 之差，用分贝(dB)表示。 总谐波失真(THD) THD指前五个谐波成分的均方根和与满量程输入信号的均 方根值之比，用分贝(dB)表示。 零电平误差 理想中间电平输入电压(0 V)与产生中间电平输出码的实际电 压之差称为零电平误差。 零电平误差漂移 1°C温度变化所产生的零电平误差与满量程代码范围(2N)的 比率， 采用百万分率表示。 Rev. PrD | Page 18 of 86 AD7779 工作原理 AD7779是一款8通道同步采样、低噪声、24位Σ-∆型模数转 能量移出目标频段外，如图8b所示。调制器之后的数字滤 换器(ADC)，各通道集成数字滤波和采样速率转换器(SRC)。 波器移除大量带外量化噪声，如图8c所示。 AD7779具有两种工作模式：高分辨率模式(最高16 ksps)以及 有 关 Σ-∆型 ADC的 更 多 基 本 信 息 和 进 阶 概 念 ， 请 参 见 低功耗模式(最高8ksps)。低功耗模式下器件规格保证最高 www.analog.com，并搜索MT-022和MT-023。 值为4 ksps，当ODR高于4 ksps时性能可能会下降。 与模拟滤波相比，数字滤波有一定的优势。由于数字滤波 表10显示了高性能模式下针对差分增益的折合到输入端的 发生在模数转换之后，因而可以移除转换时的注入噪声。 噪声(RTI)。 模拟滤波无法移除转换时的注入噪声。 表10. 高精度模式下折合到输入端的噪声(μVRMS) ODR 带宽(Hz) 增益1 增益2 增益4 增益8 16k 5021 7.68 5.62 4.67 4.14 8k 2538 4.18 2.74 2.11 1.84 4k 1273 2.64 1.59 1.12 0.94 2k 636.75 1.82 1.05 0.70 0.57 1k 318.5 1.27 0.73 0.48 0.38 AD7779采用Σ-∆转换技术，可将模拟输入信号转换为等效 数字字。简单而言，Σ-∆技术是指调制器对输入波形进行 采样，并以输入时钟频率fCLKIN输出等效数字字。 由 于 高 过 采 样 速 率 ， 量 化 噪 声 从 0扩 散 至 f CLKIN /2(考 虑 AD7779的情况，fCLKIN采用外部时钟)，因此目标频段内的 图8. Σ-∆型ADC的A、B、C三种工作情况(x轴线性调节) 模拟输入 噪声能量下降，如图8a所示。为进一步降低量化噪声，可 AD7779可工作在双极性或单极性模式下，支持真差分、伪 采用一个高阶调制器对噪声频谱进行整形，将大部分噪声 差分或单端输入信号，如图9所示。 表11总结了不同输入模式下的最大差分输入信号和动态 范围。 表11. 输入信号模式 输入信号模式 PGA 增益 真差分 全部 伪差分 x1 X2, x4, x8 单端 最大差分信号 最大动态范围 ± ±AVDD1x − 0.1V – VCM或±AVSSx + 0.1V + VCM (取较小者) ± 5Vpkpk 2x AVDD1x − 0.1V – VCM或 2x AVSSx + 0.1V + VCM 5Vpkpk 2.5pkpk 全部 Rev. PrD | Page 19 of 86 AD7779 图10. 最大差分输入信号下的最大共模电压范围 AD7779具有共模电压引脚(AVDD1−AVSS)/2，其位于单电 源、伪差分或真差分输入配置下的VCM引脚。 传递函数 AD7779可使用最高+3.6 V基准电压源(典型值为2.5 V)，并可将 模拟输入(AIN+和AIN−)之间的差分电压转换为数字输出。 ADC可将模拟输入引脚之间的电压差(AINx+ − AINx−)转换 为输出端的数字码。24位转换结果以MSB优先、二进制补 码格式提供，如表12和图11所示。 表12. PGA x1的输出码和理想输入电压 输入信号共模无限制，但任意AINx引脚上的绝对输入信号 电压应保持在AVSSx + 100 mV和AVDD1x − 100 mV之间，否 则输入信号的线性度会下降，且如果超过了绝对最大信号 额定值，就会损坏器件。 图10显示了最大差分输入电压情况下，不同PGA增益时的 最大和最小电压共模范围。 以二进制补码形式表示的 数字输出代码(十六进制数) 0x7FFFFF 0x000001 0V − 298nV 0x000000 0xFFFFFF −2.499999702V − 2.5 V 0x800001 0x800000 011 ... 111 011 ... 110 011 ... 101 100 ... 010 100 ... 001 100 ... 000 –FSR –FSR + 1LSB –FSR + 0.5LSB +FSR – 1LSB +FSR – 1.5LSB ANALOG INPUT 图11. 传递函数 Rev. PrD | Page 20 of 86 07648-031 图9. Σ-∆型ADC输入信号配置 ADC CODE (TWOS COMPLEMENT) 描述 FS − 1 LSB 中间电平 + 1 LSB 中间电平 中间电平 − 1 LSB −FS + 1 LSB −FS 模拟输入 (IN+ − IN−) REF = 2.5 V +2.499999702V +298nV AD7779 核心信号链 内部基准电压源和基准电压源缓冲器 AD7779上的每一个Σ-∆型ADC通道都有一个完全相同的信 AD7779集成2.5 V、20 ppm基准电压源，它在上电时禁用， 号路径，此路径起始于模拟输入引脚，终止于数字输出引 其缓冲基准电压位于引脚49，提供最高10 mA连续电流。 脚。图12显示了该路径的顶层部署。在每一个Σ-∆型ADC AD7779可以使用外部基准电压源，该外部基准电压源位于 之前，有一个PGA，用来将传感器输出映射到ADC输入， 从而在直流中提供低输入电流(2 nA共模和100 pF差分)，并 在交流中提供8 pF输入阻抗，可配置增益为1、2、4、8。每 REFx+和REFx−引脚之间。 推荐AD7779使用的基准电压源 有：ADR44X、ADR45xx系列基准电压源，它们是低噪声、 高精度基准电压源。 一个ADC通道都有自己的Σ-Δ型调制器，可对模拟输入进 行过采样，并将数字表示传输至数字滤波器模块。该数据 经过滤波、增益调节和失调处理，然后输出至数据接口。 如果器件配置为SPI控制模式，且使用了内部基准电压源， 则建议将REF_OUT引脚外部路由至REFx+引脚，以便最大 程度降低内部耦合噪声。这种情况下，器件应当配置为使 此外，为了最大程度降低功耗，通道还可单独关闭。 用外部基准电压源。 内部基准电压源可以在三种不同的模式下工作： 1. 缓冲器使能：该模式下缓冲器完全使能，最大程度降低 外部基准电压源的电流要求。注意，缓冲器输出电压裕量 为离开供电轨±100 mV。 2. 缓冲器旁路：外部基准电压源直接连接ADC基准电容。 该模式下，基准电压源应能提供足够的电流，从而正确为 内部ADC基准电容充电。 在这种工作模式下，串扰性能有 所下降，因为ADC通道互相之间不隔离。 3. 缓冲器预充电：这是默认的工作模式。它是一种混合模 图12. AD7779顶层核心信号链 式，内部基准电压源缓冲器在初始采集时连接，对内部 容性PGA ADC基准电容预充电。 在采集的最终阶段，基准电压源直 每一个Σ-∆型ADC都有一个专用的可编程增益放大器，提 接连接ADC电容。 相比前两个模式，该模式有如下优势： 供1、2、4、8增益范围。此PGA无需外部输入缓冲器，允 1- 最大程度降低基准电压源电流要求。 许用户提高微弱传感器信号的增益，以便使用AD7779的全 部动态范围。 该PGA可最大程度增加微弱传感器输出信号的信号链动态 范围。 AD7779通过PGA斩波来最大程度减少输入放大器的失调和 失调漂移。对于AD7779，斩波频率为64 KHz(高分辨率模式) 以及16 kHz(低功耗模式)，更多详情请参见AN-1131。 斩波 2- 减少内部基准电压源缓冲器的噪声影响。 该模式下，基准电压源缓冲器的上裕量/下裕量不应视为决 定ADC基准电容最终电压的参照。 集成式LDO AD7779集成3个调节内部电源的LDO、2个用于模拟模块的 LDO以及1个用于数字核心的LDO。内部LDO在DRegCap、 信号音由SINC滤波器衰减。 AReg1Cap和AReg2Cap引脚上需要一个1 μF去耦电容。LDO 容性PGA共模电压模式与增益无关，且只要输入信号电压 时产生一次硬件复位，使RESET引脚生成脉冲。 压摆率可能较低，因为它由主电源压摆率决定；建议上电 处于AVSSx + 100 mV至AVDD1x – 100 mV范围内，它就可以 是任意值。 最大差分输入信号时的最大共模电压，请参见 时钟和采样速率 图10。 AD7779集成8个Σ-∆型ADC内核。这些ADC都具有相同的 针对交流和直流，应当分别分析容性PGA的阻抗。在直流 主机时钟信号输入。 情况下，共模漏电流典型值为4 nA，差分输入电流典型值为 1.5 nA。 在交流情况下，阻抗为8 pF电容。 Rev. PrD | Page 21 of 86 AD7779 AD7779针对高分辨率模式和低功耗模式需要的外部MCLK 2- 内部触发SYNC_OUT。AD7779配置为SPI控制模式时， 频率分别为8192 kHz和4096 kHz，内部分频分别为4和8，产 切换GEN_USER_CONFIG_2[0]位将在SYNC_OUT引 生的mod_mclk信号用于ADC调制器采样时钟。如果SINC 脚上输出同步脉冲。 滤波器选择的最小ODR不够低，则可降低MCLK，以便适 应较低的输出数据速率。如果外部时钟低于250 kHz，则在 SPI控制模式下应置位CLK_QUAL_DIS位。 AD7779集成内部振荡器时钟，可在启动时初始化内部寄存 器。初始化之后，CLK SEL引脚决定使用哪个外部时钟，如 如果使用了内部同步，则SYNC_IN和SYNC_OUT引脚必须 外部相连。 如需同步多个AD7779，则一个器件的SYNC_OUT引脚可以 连接多个器件。这种同步方式需针对所有连接的AD7779共 用MCLK信号，如图14所示。 表13所示。 如果START引脚未使用，则将其连接至DGND。 表13. 时钟源 CLK SEL 时钟源 连接 0 CMOS 输入至XTAL2/MCLK。IOVDD逻 辑 电 平 。 X TA L 1 必 须 连 接 DGND。 1 Xtal 连接在XTAL1和XTAL2之间。 MCLK信号用来生成DCLK输出信号，后者作为AD7779 Σ-∆转换数据的时钟信号，如图13所示。 图13. AD7779的时钟生成 同步引脚 AD7779同步引脚SYNC_IN有两个作用： 1- 复 位 SINC滤 波 器 ， 保 证 正 确 施 加 相 位 补 偿 (CHx_ SYNC_OFFSET寄存器)。 2- 同步多个器件。 无 论 何 种 情 况 ， 同 步 (内 部 SINC滤 波 器 复 位 )均 通 过 在 SYNC_IN引脚上生成一个脉冲实现。此引脚脉冲必须与 MCLK同步。 图14. 多个AD7779 SYNC 数字滤波 AD7779提供低延迟SINC3滤波器。大多数精密Σ-∆型ADC 如果控制器/处理器无法生成同步脉冲，则有两种方法可以 采用SINC滤波器——SINC滤波器为需要低带宽信号的应用 实现： 提供低延迟路径，比如控制环路或需要专用后处理的情况。 1- 通过将异步脉冲施加在START引脚上，然后再内部同 数字滤波器增加的陷波为采样频率的倍数。 步至外部MCLK时钟，得到的同步信号输出至SYNC_ 数字滤波器具有3次主陷波，一次在最大ODR处(16 kHz或 OUT引脚。 8 kHz，具体取决于功耗模式)，另外两次在所选输出数据速率 频率处，阻止噪声混叠进入通带。 Rev. PrD | Page 22 of 86 AD7779 图15. SINC 3频率响应 图15显示了高精度和低功耗模式下使用256样本抽取速率的 典型滤波器传递函数。 采样速率转换器特性允许微调抽取速率，哪怕不等于抽取 速率2^n的整数倍。更多有关非整数抽取速率的滤波器配 置详细信息，请参见“采样速率转换器(SRC)”部分。 Rev. PrD | Page 23 of 86 AD7779 控制AD7779 以下两种方法均可控制AD7779： • 引脚控制模式 • SPI控制模式 引脚控制模式允许AD7779硬连线至预定义设置，提供AD7779整体功能的一部分。这种模式下，采样速率转换器和诊断功 能或扩展误差源不可用。 通过SPI控制AD7779可让用户访问全部监控、诊断和Σ-∆控制功能。SPI控制模式可提供额外的功能，比如各通道的失调、 增益和相位校正，此外还可使用灵活的采样速率转换器，实现相干采样。 有关不同配置的更多详细信息，请参见表15。 引脚控制 在引脚控制模式下，AD7779根据模式引脚电平(MODE0、MODE1、MODE2、MODE3)进行上电时配置。这四个引脚用于 设置AD7779的下列功能： 工作模式、抽取速率/ODR、PGA增益和基准电压源。 Σ-∆数据传输所需的DOUT线路使能数量以及时钟数量由CONV_START、FORMAT 0和FORMAT 1引脚的逻辑电平决定。配置为 引脚控制模式时，DCLK2、DCLK1和DCLK0引脚用来选择Σ-Δ输出接口以及控制DCLK分频功能(MCLK的约数)，如表14所 示。DCLK分频功能决定了数据输出接口DCLK信号的频率。 DCLK最小频率取决于抽取速率和工作模式。 请参见有关最小 DCLK频率的更多详情。 确定AD7779配置模式的所有引脚在每一次SYNC_IN引脚脉 冲时都会重新评估。引脚控制模式的典型连接图如图16所示。 表14. 引脚控制模式的DCLK选择 1 0 0 16 1 0 1 32 1 1 0 64 1 1 1 128 DCLK2 / SCLK DCLK1/ SDI DCLK0 / SDO MCLK 分频 0 0 0 1 0 0 1 2 0 1 0 4 抽取值和512/抽取值。表16显示可用的预定义配置。 0 1 1 8 根据所选模式，器件配置为使用外部或内部基准电压源。 由于模式引脚数量以及可用选项数量的限制，PGA增益控 制组成4个模块，输出数据速率选择抽取速率所确定的最 大值，高精度模式和低功耗模式下的ODR (kHz)分别为2048/ Rev. PrD | Page 24 of 86 AD7779 表15. 数据接口格式 CONV_START 格式1 格式0 控制模式 数据输出模式 1 0 0 引脚控制 SPI输出 0 1 引脚控制 SPI输出 1 1 引脚控制 SPI输出 1 1 SPI控制 寄存器0x014定义 0 0 引脚控制 DOUT0 – 通道[0:1] DOUT1 – 通道[2:3] DOUT2 – 通道[4:5] DOUT3 – 通道[6:7] 0 1 引脚控制 DOUT0 – 通道[3:0] DOUT1 – 通道[7:4] 1 0 引脚控制 DOUT0 – 通道[7:0] 1 1 SPI控制 寄存器0x014定义 0 表16. 引脚模式选项 模式3 模式2 模式1 模式0 抽取速率 功耗模式 PGA增益通道 0至3 PGA增益通道 4至7 基准 电压源 0 0 0 0 1024 高分辨率 1 1 外部 0 0 0 1 512 高分辨率 1 1 外部 0 0 1 0 256 高分辨率 1 1 外部 0 0 1 1 128 高分辨率 1 1 外部 0 1 0 0 256 高分辨率 1 2 外部 0 1 0 1 512 高分辨率 1 4 外部 0 1 1 0 256 高分辨率 1 4 外部 0 1 1 1 128 高分辨率 1 4 外部 1 0 0 0 512 高分辨率 1 1 内部 1 0 0 1 256 高分辨率 1 1 内部 1 0 1 0 128 高分辨率 1 1 内部 1 0 1 1 512 低功耗 1 1 外部 1 1 0 0 256 低功耗 1 1 外部 1 1 0 1 128 低功耗 1 1 外部 1 1 1 0 128 低功耗 1 1 内部 1 1 1 1 256 低功耗 1 1 内部 Rev. PrD | Page 25 of 86 AD7779 图16. AD7779引脚模式连接图 Rev. PrD | Page 26 of 86 AD7779 SPI控制 CHx_OFFSET_UPPER_BYTE = 0xFF 控制和监测AD7779的第二种方法是通过SPI接口。该选项 CHx_OFFSET_MID_BYTE = 0xFF 可开启AD7779的全部功能，包括SAR转换器、相位同步、 CHx_OFFSET_LOWER_BYTE = 0x70 失调和增益调节以及采样速率转换器(SRC)。如需使用SPI 增益需要以系数 控制，可将FORMAT 0和FORMAT 1位设为逻辑高电平。 0 7 0 7 0000 =1.0158进行调节，寄存器值应当 为0x555555x1.0158 = 0x56B015。 典型连接图如图17所示。 CHx_GAIN_UPPER_BYTE = 0x56 AD7779的SPI接口是AD7779控制和监测功能的独立路径。 CHx_GAIN_MID_BYTE = 0xB0 在该模式下，SPI接口还可用于读取Σ-∆转换数据。 CHx_GAIN_LOWER_BYTE = 0x15 SPI模式下的可用功能 注意，增益校正在失调校正之后施加，因此确保校准前增 AD7779的SPI控制模式为用户提供了丰富的功能集和诊断 益设为1，否则失调会乘以增益。 能力。表17显示了SPI控制模式下的功能和诊断。 表17. SPI控制功能 失调和增益校正 全局控制功能 各通道功能 提供失调和增益寄存器，可用于系统校准。增益寄存器在 工作模式： 高分辨率/低功耗 PGA增益 值覆盖。 输出数据速率： 采样速率转换器(SRC) Σ-∆通道关断 增益寄存器长度为24位，分割为3个寄存器：CHx_GAIN_ VCM缓冲器掉电 相位延迟： 各通道SYNC相位 失调 LOWER_BYTE，以各通道进行增益设置。 参考资料：内部/外部 失调校准 增益值相对于0x555555而言，代表增益1。 基准电压源缓冲器模式： 使能、预充电或旁路 增益校准 基准电压源缓冲器禁用 Σ-∆输入信号多路复用 OFFSET_LOWER_BYTE。上电时，默认值为0x000000。失 SAR诊断多路复用 通道误差寄存器 调应编程设置为二进制补码带符号24位数。 寄存器中设置 SAR关断 PGA增益 的值乘以3/4LSB，然后从调制器结果中去除。 GPIO写/读 Σ-∆通道关断 举一个校准的示例：失调测量值为−200 LSB(两个AINx引 SPI SAR转换回读 相位延迟：各通道SYNC相位 失调 最终投产期间预编程为PGA增益1，但如有需要可以用新 UPPER_BYTE、 CHx_GAIN_MID_BYTE和 CHx_GAIN_ 失调寄存器长度为24位，分割为3个字节寄存器：CHx_ OFFSET_UPPER_BYTE、CHx_OFFSET_MID_BYTE和CHx_ 脚连接相同的电位)，FS码(AINx+ − AINx− = VREF)等于 0x7E0000。 SDO和DOUT驱动强度 失调应当以200 LSB进行补偿，失调寄存器应编程设置为 内部LDO旁路 200*(-3/4) = -−150 -> 0xFFFFFF – 0x96 + 1 = 0xFFFF70。 CRC保护： 使能或禁用 SPI从机模式 – 读取Σ-∆结果 DOUT模式 DCLK分频 Rev. PrD | Page 27 of 86 AD7779 图17. AD7779 SPI模式连接图 相位调整 相位失调寄存器内部乘以一个系数，该系数由抽取速率 可以调节AD7779相位延迟，以补偿通道间由于AD7779之 决定，如表18所示。 前的传感器或信号通道相位误差导致的相位失配。此相位 调节可通过编程寄存器CHx_SYNC_OFFSET实现。这将会 延迟数个调制器时钟；对SYNC信号进行mod_CLK操作， 以便分别对每一个Σ-∆型ADC进行数字滤波器初始化。 在SYNC_IN脉冲期间读取相位调节寄存器，之后的寄存器 任何变化都不会有影响，除非生成一个SYNC_IN脉冲，有 关如何在SYNC_IN引脚上生成脉冲的更多详情请参见同步 引脚。 Rev. PrD | Page 28 of 86 AD7779 表18. 相位调节与抽取速率 抽取 抽取决定了采样频率： mod_mclk相位调节乘数 抽取速率 <=255 x1 <=511 x2 <=1023 x4 <=2047 x8 <=4095 x16 HP = MCLK / (4*抽取) LP = MCLK / (8*抽取) 更多详情请参见采样速率转换器(SRC)。 GPIO引脚 如果AD7779工作在SPI模式下，则模式0-2引脚作为GPIO引 脚使用，如图18所示。GPIO引脚可配置为输入或输出，配 最大相位延迟不可等于或高于抽取速率，否则失调值会受 置顺序无关。 内部抽取速率值影响。 例如，CH0和CH1之间的相位失配为5°，且ODR在HP模式 下为5 ksps。 这种情况下，抽取速率为2048 kHz/5 kHz = 409.6，表示失调 寄存器值内部扩大了2倍。 假设输入信号为50 Hz，对完整周期进行采样所需的mod_mclk 脉冲数量为2048 kHz/50 Hz = 40960 -> 360°/40960 = 8.78e-3°。 如果需要一个5°延迟，则mod_mclk延迟数量应当为569， 由于失调寄存器值扩大2倍，最终失调寄存器值应当为 569/2 = 0x11C。 图18. GPIO功能 寄存器GPIO_CONFIG [2:0](0 = 输入，1 = 输出)和GPIO_DATA 处理GPIO引脚的配置控制和回读。除了这些用途，GPIO 如果编程值高于抽取系数，即器件失调在内部强制等于 409，则相位补偿为409*8.78e-3° = 3.59°。 还可控制连接SAR ADC辅助输入的外部多路复用。这可以 用来验证Σ-Δ型ADC的结果。 PGA增益 另外，这些引脚可用于外部触发新的抽取速率。有关此功 适当选择CHx_CONFIG[7:6]寄存器位，便可独立选择PGA 能的更多详情，请参见采样速率转换器(SRC)。 增益，如表19所示。 表19. PGA增益 Σ-∆基准电压源配置 除了用于诊断，AD7779还可采用内部或外部基准电压源； CHx_CONFIG[7:6] 增益 00 X1 01 X2 10 X4 ADC_MUX_ CONFIG[7:6] 通道0 - 3 通道4 - 7 11 X8 00 REF1+ / REF1− REF2+ / REF2− 01 内部 内部 10 AVDD1A/AVSS1A AVDD1B/AVSS1B 11 REF1− / REF1+ REF2− / REF2+ 模拟电源可以用作基准电压源，如表20所示。 表20. S-D基准电压源 基准电压源缓冲器的工作情况说明参见表21。 Rev. PrD | Page 29 of 86 AD7779 表21. 基准电压源缓冲器工作模式 工作模式 REFx+ REFx− 使能 BUFFER_CONFIG_1[4] = 1, BUFFER_CONFIG_2[7] = 0 BUFFER_CONFIG_1[3] = 1; BUFFER_CONFIG_2[6] = 0 预充电 BUFFER_CONFIG_1[4] = 1, BUFFER_CONFIG_2[7] = 1 BUFFER_CONFIG_1[3] = 1; BUFFER_CONFIG_2[6] = 1 禁用 BUFFER_CONFIG_1[4] = 0 BUFFER_CONFIG_1[3] = 0 选中的基准电压源和缓冲器工作模式影响所有通道。 功耗模式 如果AD7779采用内部基准电压源，则建议通过外部将 AD7779提供各种功耗模式，改善电源效率——即高分辨率 REF_OUT引脚连接到REFx+引脚，然后选择外部基准电压 源工作模式。 模式和低功耗模式，可通过GENERAL_USER_CONFIG1[6] 控制。如需进一步降低功耗，则可分别禁用下述模块，如 表22所示。 . 表22. 可额外禁用的关断模块 模块 寄存器 注释 VCM GENERAL_USER_CONFIG1[5] 默认使能 基准电压源缓冲器 BUFFER_CONFIG_1[4:3] 内部基准电压源 缓冲器 GENERAL_USER_CONFIG1[4] 默认禁用 Σ-Δ通道 CH_DISABLE[7:0] 所有通道使能 SAR GENERAL_USER_CONFIG1[3] 默认禁用 内部振荡器 GENERAL_USER_CONFIG1[2] 默认使能 数字SPI接口 AD7779上的串行接口由四个信号组成：CS、SDI、SCLK和 而SDO可用来从片上寄存器中回读数据、读取SAR或Σ-∆转 SDO，典型连接如图19所示。 换结果，具体取决于所选工作模式。 SPI控制模式下的SDO数据源由寄存器GENERAL_USER_ CONFIG2和GENERAL_USER_CONFIG3决定，如表23所示。 表23. SPI控制模式下的SPI工作模式 GENERAL_USER _CONFIG2[5] GENERAL_USER_ CONFIG3[4] 模式 0 0 SPI读/写寄存器 模式 SPI接口工作在模式0和模式3，CPOL = 0，CPHA = 0(模式0) 0 1 Σ-∆数据模式 或CPOL = 1，CPHA = 1(模式3)。 1 X SAR模式 图19. SPI控制接口，AD7779为SPI从机，FPGA/DSP为主机 在引脚控制模式下，SDI可用来回读SD结果，具体取决于 CONV_START、FORMAT 0和FORMAT 1引脚的电平，如 在SPI控制模式下，SDO引脚上具有四种不同电平的I/O强度， 表15所述。 可通过GENERAL_USER_CONFIG2[4:3]选择，如表24所示。 在SPI控制模式下，SPI接口用来传输数据至片上寄存器， Rev. PrD | Page 30 of 86 AD7779 SPI接口可在8位的乘数下工作(举例而言)。在SPI控制模式 表24. SDO强度 下，如果SDO引脚用来从内部寄存器或SAR ADC中回读数 GENERAL_USER_CONFIG2[4:3] 模式 0 0 正常 24位宽(CRC使能)，如图21所示。例如在这种情况下，控 0 1 强 制器可生成16位/24位(带与不带CRC)的1帧，或者生成8位 1 0 弱 (带与不带CRC)的2/3帧。若SDO线路用于从SD通道回读数 1 1 非常强 位、2x32位、4x16位或8x8位的1帧。 据，则数据帧为16位宽(CRC禁用)，如图20所示；或者为 据，则应当从控制器中回读64位；此时，控制器可生成64 SCLK是器件的串行时钟输入，所有数据传输(无论是SDO 上还是SDI上)均相对于该SCLK信号进行。 SPI CRC校验和保护(SPI控制模式) AD7779具有校验和模式，可用来改善SPI控制模式下的SPI 接口鲁棒性。使用校验和可确保仅将有效数据写入寄存器， 并且可以对从寄存器读取的数据进行验证。如果寄存器写 入期间发生错误，错误寄存器的CRC_ERR位将置1。然而， 图20. 16位SPI传输 – CRC禁用 为确保寄存器写入成功，应回读该寄存器并验证校验和。 SPI传输期间，SDO线路上的数据包含8位0010 0000报头和8 CRC校验和计算始终使用如下多项式：x8 + x2 + x + 1。更多 详情请参见SPI控制模式校验和。 位寄存器数据(READ (R)操作)，以及8个零(WRITE (W) SPI 传输)。在Read (R) SPI的情况下，传输这8位数据将包含寄存 器内容；该寄存器地址对应SPI读取传输操作期间SDI线路 SPI读/写寄存器模式(SPI控制模式) 上的7位地址。 数据在SCLK下降沿读出AD7779。 AD7779集成板载寄存器，可配置和控制器件。基本数据帧 使能SPI_CRC_ERR_EN将导致CRC校验和在所有READ/ 为CRC禁用，传输时在SDI线路上进行，由R/W位(1 = 读， 0 = 写)、7位寄存器地址、8位数据组成，如图20所示。 WRITE操作上执行。SPI_CRC_ERR_EN使能时，会在所有 数据写/读操作后附加一个8位CRC字。使能CRC时，SPI传 AD7779寄存器具有7位地址——SDI线路上的7位寄存器地 输要求的最小帧长度为24 SCLK。SDO线路上的24位数据由 址用来选择读/写功能寄存器。7位寄存器地址跟随SDI数据 8位报头0010 0000、8位数据和8位CRC组成，见图21。 中的R/W位。如果SPI传输是写操作传输，则7位寄存器地 址后SDI线路上的8位是待写入所选寄存器的数据。SDI线 路上的数据在SCLK上升沿读入AD7779，如图3所示。 图21. 24位SPI传输CRC使能 SPI SAR诊断模式(SPI控制模式) 在此模式下，AD7779内部寄存器可以写入，但会忽略一切 置位GENERAL_USER_CONFIG2寄存器中的位5可将SDO 回读命令，因为SDO数据帧专用于从SAR ADC移出转换结果。 线路配置为移出来自SAR ADC转换的数据，如表23所示。 Rev. PrD | Page 31 of 86 AD7779 如需退出此工作模式，请复位GENERAL_USER_CONFIG2 Σ-∆数据ADC模式 寄存器的位5。 在引脚控制模式下，SPI接口可用来回读SD转换，如表 15 SPI传输期间，SDO线路上的数据包含4位0010报头和12位 所述。 SAR转换结果。 在SPI控制模式下，可通过置位GENERAL_USER_CONFIG3 数据帧包含16位或24位数据，具体取决于SPI_CRC_ERR_ [4]来使能SPI接口，如表23所示。在SPI控制模式下，可以 EN中使能CRC校验和的位，有关帧格式的更多内容请参见 写入AD7779内部寄存器，但会忽略一切回读命令，因为 图22。 根据SPI读/写寄存器模式，SDI线路包含R/W位、7位寄存 器地址、8位数据和8位CRC(若使能)。为了避免向内部寄 存 器 执 行 不 必 要 的 写 操 作 ， 建 议 发 送 回 读 命 令 (比 如 SDO数据帧专用于从Σ-∆型ADC移出转换结果。为了避免 向内部寄存器执行不必要的写操作，建议发送回读命令(比 如 0x8000)给器件，该命令会被忽略，因为SDO引脚用来移 出SD ADC的内容。 0x8000)给器件，该命令会被忽略，因为SDO引脚用来移出 SAR ADC的内容。 SDO引脚数据能以8位的任意倍数回读，比如：64位、2x32 位、4x16位，或8x8位。 图22. SAR ADC/诊断模式CRC使能 Rev. PrD | Page 32 of 86 AD7779 AD7779诊断与监控 自诊断错误 AD7779集成自诊断功能，确保正确工作。如果检测到了错 通用错误 MCLK开关错误(SPI控制模式) 误，则ALERT引脚拉高，生成一个外部中断至控制器。 上电后，AD7779初始化时钟移交时序，将时钟控制移交至 此外，Σ-∆输出数据报头含有一个位，用于通知控制器所 外部振荡器或CMOS时钟。在SPI模式下，如果移交期间出 谓“芯片错误”的错误信息。请参见ADC转换输出：报头和 错 ， 则 在 通 用 错 误 寄 存 器 GEN_ERROR_REG2中 置 位 数据。 EXT_MCLK_SWITCH_ERR位。如果发生了这样的事件， 此外，如果错误不再存在，ALERT引脚和芯片错误位都会 则需复位。 如果EXT_MCLK_SWITCH_ERR置位，则器件采用内部振 自动清零。 错误源有多个，详见下文。在引脚控制模式下，无法检查 荡器工作。 错误源，且某些错误源未使能。在SPI控制模式下，错误源 如需使用外部时钟，则置位CLK_QUAL_DIS位。这同样将 可通过读取适当的寄存器位而检查。 会清零错误位。 STATUS_REGx寄存器位识别产生错误的寄存器，如表25中 复位检测 的总结。 AD7779的通用错误寄存器包含reset_detected位。如果在 AD7779上施加一个复位脉冲，则该位置位；读取通用错误 表25. 寄存器错误源 寄存器则该位清零。该位表示POR正确对器件进行了初始化。 位名称 寄存器源 ERR_LOC_GEN2 GEN_ERR_REG_2 ERR_LOC_GEN1 GEN_ERR_REG_1 IN引脚，或者读取通用错误寄存器GEN_ERROR_REG2。 ERR_LOC_CH7 CH7_ERR_REG 在引脚控制模式下：信号通过切换/SYNC_IN引脚复位。 ERR_LOC_CH6 CH6_ERR_REG 内部LDO状态 ERR_LOC_CH5 CH5_ERR_REG ERR_LOC_CH4 CH4_ERR_REG ERR_LOC_CH3 CH3_ERR_REG ALDO1_PSM_ERR、ALDO2_PSM_ERR和DLDO_PSM_ERR ERR_LOC_CH2 CH2_ERR_REG 位表示LDO工作不正常。 ERR_LOC_CH1 CH1_ERR_REG 内部模拟和数字电压监控器可通过正确选择LDO PSM测试 ERR_LOC_CH0 CH0_ERR_REG ERR_LOC_SAT_CH6_7 CH6_7_SAT_ERR ERR_LOC_SAT_CH4_5 CH4_5_SAT_ERR ERR_LOC_SAT_CH2_3 CH2_3_SAT_ERR ERR_LOC_SAT_CH0_1 CH0_1_SAT_ERR 此外，该引脚可用来检测预料外的器件复位或复位引脚上 的毛刺。如需在SPI模式下复位该错误信号：切换/SYNC_ AD7779集成3个调节内部模拟和数字供电轨的内部LDO。 LDO内部集成电源监控器。内部比较器监控这些电源，一旦 它们超过了预定义的限值，便标记错误。 EN位而禁用。 SAR ADC可用来验证错误。 可以手动触发内部监控器以便检查检测器是否工作正常， 方法是正确置位LDO_PSM_TRIP_TEST_EN的位。 ROM和MEMMAP CRC 如果在ROM验证的上电期间发现错误，或者内部存储器映射 此外，STATUS_REG_x有一个位，可以表示是否触发了任 遭到了破坏，AD7779便会生成一个错误，置位MEMMAP_ 何内部错误，这与加入SD报头的CHIP ERROR位相似。如 CRC_ERR或ROM_CRC_ERR，具体取决于错误源。 果错误消失，并且寄存器回读，则此位清零。 清零MEMMAP_CRC_TEST_EN位和ROM_CRC_TEST_EN STATUS_REG_3中的INIT_COMPLETE位表示器件正确初 始化。 位可禁用检查器。 如果触发了任何这类错误，器件便需要复位。 Rev. PrD | Page 33 of 86 AD7779 Σ-∆型ADC错误 SPI传输错误(SPI控制模式) 基准电压源检测(SPI控制模式) 读取含有SPI错误的GEN_ERR_REG_1之后，所有SPI错误 在SPI控制模式下，AD7779含有片内基准电压检测电路， 都清零。 当用户选择外部基准电压为基准电压源时，该电路可以检 测器件是否有用于转换或校准的有效基准电压。如果选中 的REFx+和REFx–引脚之间的电压低于0.3 V，或者REFx+或 REFx–输入的其中之一开路，则AD7779便会检测到它不再 有可供查询的有效基准电压源CHx_ERR_REF_DET以识别 受影响的通道，如果错误消失则清零位寄存器。清零REF_ CRC校验和错误 若通过置位SPI_CRC_TEST_EN使能CRC校验和，则错误位 SPI_CRC_ERR会在CRC消息与AD7779内部CRC模块计算的 消息不匹配时置位。如果CRC消息与内部计算消息不匹配， 则寄存器不更新。 DET_TEST_EN位可禁用电压检测器。 SCLK计数器 Σ-Δ型ADC诊断或SAR ADC可用来验证错误。 /CS拉高之后，如果控制器生成的时钟数量不等于8的倍数， 则错误位SPI_CLK_COUNT_ERR置位。 过压和欠压 AD7779每一个模拟输入引脚上都集成片上过压/欠压电路。 可置位SPI_CLK_COUNT_TEST_EN位，禁用SCLK计数器。 当模拟输入引脚上的电压超过额定限值时，标记警报。如 无效读操作 果发生了欠压事件，则置位Ain_UV位。 当无效寄存器试图回读时，SPI_INVALID_READ_ERR位 CHx_ERR_AINM_UV、CHx_ERR_AINM_OV、CHx_ER- 置位。 R_AINP_UV和CHx_ERR_AINP_OV位可回读，以便验证受 置位SPI_INVALID_READ_TEST_EN位可禁用无效回读地 影响的通道输入，如果错误消失则清零位寄存器。过压和 址检测。 欠压检测可通过清零AINM_UV_TEST_EN、AINM_OV_ TEST_EN、AINP_UV_TEST_EN或AINP_OV_TEST_EN位 而单独禁用。 无效写操作 当 无 效 寄 存 器 试 图 执 行 写 操 作 时 ， SPI_INVALID_ WRITE_ERR位置位。 输入电压可通过SAR ADC独立检查。 置位SPI_INVALID_WRITE_TEST_EN位可禁用无效写操作 调制器饱和 地址检测。 AD7779的每一个Σ-Δ型ADC均集成调制器饱和检测。如果 调制器的20个连续码为全1或全0，则标记为调制器饱和事 件。如果错误自己得到了修复，则读取CHx_ERR_MOD_ SAT会将位清零。 清零MOD_SAT_TEST_EN位可禁用检测。 滤波器饱和 AD7779的每一个Σ-∆型ADC通道均集成数字滤波器饱和检 测。它可以指示滤波器输出超出范围。 如果错误自己得到 了修复，则读取CHx_ERR_FILTER_SAT位会将该位清零。 清零FILTER_SAT_TEST_EN位可禁用检测。 输出饱和 当增益和失调校准导致来自数字滤波器的输出在正满量程或 负满量程处削波时，会发生输出饱和，但此输出不会翻转。 如果错误自己得到了修复，则读取CHx_ERR_OUTPUT_ SAT位会将该位清零。 清零OUTPUT_SAT_TEST_EN位可禁用检测。 Rev. PrD | Page 34 of 86 AD7779 使用AD7779 SAR ADC监控(SPI控制模式) 辅助输入AUX_IN+和AUX_IN-可用来验证Σ-Δ测量。采用 AD7779片上集成SAR ADC，可用于芯片诊断、系统诊断或 SPI模式工作时，AD7779具有3个可用的GPIO端口，通过 测量验证。SAR ADC是一个12位ADC。AVDD4、AVSS4可 SPI接口控制。 完全独立于Σ-∆型ADC电源工作，因而可用于功能安全性 GPIO引脚可用来控制外部双通道8:1多路复用器，后者进 非常重要的系统芯片诊断。SAR转换过程的基准电压源来 而用来采样8个Σ-Δ通道。该诊断功能可用于需要功能安全 自SAR ADC电源电压(AVDD4-AVSS4)，因此SAR模拟输入 范围为AVSS4至AVDD4。 性的应用中。 这有助于在无需借助副边外部ADC的情况下 便验证Σ-Δ通道的原边测量。 SAR ADC的最大吞吐速率为256 kSPS。SAR_CONVST引脚 用于初始化SAR ADC上的转换。该SAR_CONVST引脚的最 表26. SAR多路复用输入 SAR 输入 信号+ 信号− 衰减 ÷6 0 AUX_IN+ AUX_IN- 否 位，所有后续SPI读操作都将从SAR ADC寄存器中读取，如 1 Vbe AVSSx 否 图24所示。 2 REF1+ REF1− 否 为了最大程度减少SAR转换过程对精密Σ-Δ转换的影响， 3 REF2+ REF2− 否 4 REF_OUT AVSS1B 否 计入最大SAR转换时间。 5 VCM AVSS1A 否 此外，SAR_CONVST引脚采用了去毛刺电路，可避免噪声 6 AReg1Cap AVSS1A 是 或其它杂散信号的误触发。清零CONVST_DEGLITCH_DIS 7 AReg2Cap AVSS1B 是 8 DREGCAP DGND 是 器可通过SPI接口配置，将SAR ADC的输入设为内部电路节 9 AVDD1A AVSS1A 是 点(采用诊断的情况)或选择外部AUX_IN+和AUX_IN-引脚。 10 AVDD1B AVSS1B 是 除了转换外部电压，SAR ADC还可用来监控AVDD、IOVDD 11 AVDD2A AVSS1A 是 12 AVDD2B AVSS1B 是 26所示。此特性的用处在于可以监控电源电压的波动。 13 IOVDD DGND 是 SAR的内部多路复用器由GLOBAL_MUX_CONFIG寄存器 14 AVDD4 AVSS4 否 控制，提供的不同输入见表26。 15 DGND AVSS1A 是 16 DGND AVSS1B 是 器有助于最大程度减少SAR转换器到诊断/SAR_Mux输入电 17 DGND AVSS4 是 路节点的反冲。 18 AVDD4 AVSS4 是 19 REF1P AVSS1A 否 20 REF2P AVSS1B 否 21 AVSS4 AVDD4 是 大允许频率为256 kHz。 SAR ADC仅提供SPI控制模式。如需从SAR ADC读取转换 结果，则需要置位SAR_DIAG_MODE_EN位。一旦该位置 SAR_CONVST信号可内部同步至Σ-Δ时钟，方法是清零 CONVST_MOD_ALIGN_DIS位。开启同步后，该同步时间 可使能去毛刺。 AD7779在SAR ADC之前集成内部多路复用器。该多路复用 和DGND的内部节点，同时监控DLDO和ALDO输出。某 些电压内部衰减到1/6，且输出电压施加至SAR ADC，如表 SAR ADC还含有ADC驱动放大器，如图23所示。该放大器 可在tacq时间内将SAR输入建立至12位精度。该驱动放大 Rev. PrD | Page 35 of 86 AD7779 温度传感器 内部芯片温度的测量误差可为±2°C。Vbe与折合为25°C时 的温度测量值成比例关系。 温度 (℃) = 图23. SAR_ADC配置和控制 图24. 配置AD7779以便操作SPI从 SAR ADC中读取 Rev. PrD | Page 36 of 86 − 0.6 2 AD7779 Σ-∆型ADC诊断(SPI控制模式) 1- 置位CHx_RX位 AD7779 SD ADC诊断功能可通过SPI接口访问。位于PGA之 该位使能输入SD多路复用。多路复用器输入说明见表27。 前的内部多路复用器具有不同的输入，可为Σ-∆型ADC选 择零值、正满量程或负满量程输入，并可将其转化，以验 转换期间使用的基准电压源由REF_MUX_CTRL位控制。 2- 置位CHx_REF_MONITOR 证Σ-∆型ADC通道是否正常工作。 所有Σ-∆通道均共享诊断输入多路复用。取决于所选诊 该 位 的 效 果 相 同 ， 可 使 能 CHx_R X位 并 选 为 主 基 准 断，Σ-∆型ADC基准电压源应连接不同的基准信号源，以 VDD1x-AVSSx电源。 保证转换处于可测量的范围内。此外，通道0的Σ-∆多路复 如果AINx+/−引脚连接AVSSx，则输入范围超出(AVSSx 用内部连接SAR输入多路复用。 + 100 mV)范围，因此结果相比预期值可能稍有不同。 有两种不同的方式可以使能诊断多路复用： 输入还可用来校准增益和失调误差。 表27. Σ-∆诊断 输入 0 1 2 3 4 5 6 7 8 9 电压 悬空 SAR多路复用输入 280mV差分信号 外部基准电压源+/− 外部基准电压源−/+ 外部基准电压源−/− 内部基准电压源+/− 内部基准电压源 −/+ 内部基准电压源 −/− 外部基准电压源+/+ 推荐使用的基准电压源 注释/结果 内部/外部 内部/外部 外部 外部 外部 内部 内部 内部 外部 仅适用于通道0 PGA增益校准 正满量程 负满量程 零值 正满量程 负满量程 零值 零值 Rev. PrD | Page 37 of 86 AD7779 AD7779 SD输出数据 图26. CRC报头 ADC转换输出：报头和数据 AD7779 Σ-Δ转换结果输出至DOUT0至DOUT3引脚，或者 输出至SPI，具体取决于所选接口。如果选择DOUTx接口， 则AD7770用作传输主机；而如果选择SPI接口，则控制 器用作主机。 /DRDY信号与所选接口无关，可回读SD转换，并生成转 换结束信号。使用SPI回读SD转换时，如果在上一次回 读以前完成了一次新的转换(/DRDY低电平)，则上一次 转换结果将被覆盖，而上一次转换也将遭到破坏。 各通道长度为32位，报头为8位，Σ-Δ转换为24位，如图25 所示。 表28. 通道ID CH ID2 0 0 0 0 1 1 1 1 CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH ID 1 0 0 1 1 0 0 1 1 CHID 0 0 1 0 1 0 1 0 1 生成的CRC长度为8位；CRC 4 MSB位于第一个通道的报头 中，4 LSB位于第二个通道的报头中，如下文所示： CH2报头 图25. ADC输出： 8位报头 + 24位转换数据 CE 在引脚控制模式下，报头固定为CRC；而在SPI模式 下，可以选择CRC或错误报头。 0 1 0 CRC7 CRC6 CRC5 CRC4 1 1 CRC3 CRC2 CRC1 CRC0 CH3报头 CRC报头 CE 0 如果DOUT_HEADER_FORMAT置位，则引脚控制模式 或SPI模式下均可生成此报头。 如果通道禁用，则该通道的24位输出数据为0x000000。 如图26所示，报头由一个芯片错误位、3个ADC通道位 ERROR报头(SPI控制模式) (如表28所示)以及4个CRC位组成。 在SPI控制模式下，默认报头可以替换为错误报头。如果 如果任意通道中检测到错误，则芯片错误位变为高电 平，如“通用错误”部分所述。Chip Error保持为‘1’，直 到错误消失。 SD转 换 通 过 SPI接 口 回 读 ， 则 应 当 通 过 清 零 SPI_CRC_ TEST_EN位来禁用CRC。如果使用了DOUTx接口，则应当 清零DOUT_HEADER_FORMAT位。 错误报头提供针对各通道的一般错误源信息，如表29所示。 哪怕检查器被禁用，也会指示调制器和滤波器错误，如 “Σ-∆型ADC错误”所述。 表29. 状态报头输出 位 7 名称 CHIP_ERROR 6:4 3 2 1 0 CH ID [2:0] 复位检测 调制器饱和 滤波器饱和 AIN_OV_UVERROR 名称 如果任何已使能诊断功能检测到外部时钟未能检测出的错误(比如存储器映射位翻转、 内部CRC错误)，则设为高电平。 该位与通道无关。 指示之后的转换数据来自哪个ADC通道，参见表28。 此位指示是否发生了复位。 该位与通道无关。 指示调制器输出20个连续0或1。 指示滤波器输出超出范围。 指示输入端存在AINx+过压/欠压条件。 采样速率转换器(SRC)(SPI控制模式) Rev. PrD | Page 38 of 86 AD7779 AD7779具有专利功能，其各Σ-∆通道上的“采样速率转 部MCLK时钟，得到的同步信号输出至GPIO1引脚。 换器”可将输出数据速率配置为任意值，包括非整数值。 GPIO1和GPIO0引脚必须外部相连。 SRC通过Σ-∆型ADC ODR可实现精密分辨率控制。在ODR 需要根据输入信号的变化而改变的应用中，为了保持相关 采样，可以采用SRC 对ODR进行精密控制。例如，对于电 源质量应用而言，为了达到最高的分类标准(A类)，要求能 如需同步多个AD7779，则一个器件的GPIO1引脚可以连接 多个器件。这种同步方式需针对所有连接的AD7779共用 MCLK信号，如图27所示。 够保持采样率和输入电源线上的0.01 Hz变化的相关性。可以使 用SRC来实现该采样频率精度。 在引脚控制模式中，ODR由于预定义引脚控制选项而固 定，因此无法选择非整数，如表15所示。 若要设置ODR，用户可能不得不编程设置最多4个寄存器 (具体取决于抽取值)，并采用2个寄存器来编程设置整数值 N(有效抽取速率)，以及2个寄存器来编程设置抽取值IF(插 值因子)。 整数值寄存器为SCR_N_MSB[3:0]和SCR_N_LSB[7:0]。 整数部分的数值寄存器为SCR_IF_MSB[7:0]和SCR_IF_LSB [7:0]。 例如，假设需要2.8 kHz输出数据速率，则： HP = 2048 / 2.8 = 731.428 LP = 512 / 2.8 = 182.857 HP模式的寄存器值为： 731d = 0x2DB SCR_N_MSB[3:0] = 0x02 SCR_N_LSB[7:0] = 0xDB 0.428d -> 0.428x2^16=28049d = 0x6D91 SCR_IF_MSB[7:0] = 0x6D SCR_IF_LSB[7:0] = 0x91 图27. 硬件ODR更新 ODR可随时更新，但新的ODR将在3次Σ-∆型ADC转换周期 ODR最高配置 后生效。这样可以保证平滑转换，转换结果不会超出范围。 表30和表31显示了给定DOUT引脚配置情况下，可以达到 新值写入SRC寄存器之后，有两种不同的方式可以更改ODR， 即通过软件或通过硬件，具体取决于SRC_UPDATE[7]。 如果SCR_LOAD_SOURCE位等于0，则将SRC_LOAD_UP- 的最高输出数据速率和最低DCLK频率要求。在SPI模式中， 使 用 数 据 格 式 寄 存 器 来 设 置 DCLK分 频 ， 参 见 DOUT3DOUT0数据接口。 DATE位置位为1可更新ODR值。 在引脚控制模式中，DCLK分频使用SDI、SCLK、SDO等 该位需至少在两个MLCK周期内保持高电平，并在试图进 请参见表16。 未使用的引脚来选择。有关引脚模式下的DCLK分频设置 行另一次更新前返回0。 表30. 高分辨率模式 如果SRC_LOAD_SOURCE为1，则利用GPIO0引脚可以从 抽取速率 外部控制ODR。 应当在GPIO2引脚上施加一个脉冲，然后再内部同步至外 Rev. PrD | Page 39 of 86 4095 ODR KSPS 0.500122 1 DOUT 2 DOUT 4 DOUT 最小DCLK (kHz) 最小DCLK (kHz) 最小DCLK (kHz) 128 64 32 AD7779 256 128 64 1024 2 512 256 128 6000 512 4 1024 512 256 5000 256 8 2048 1024 512 4000 128 16 4096 2048 1024 抽取速率 ODR KSPS 3dB Freq 1 表31. 低功耗模式 y = 0.3135x + 13.99 3000 2000 1000 1 DOUT 2 DOUT 4 DOUT 最小DCLK (kHz) 最小DCLK (kHz) 最小DCLK (kHz) 0 1000 6000 11000 16000 2048 0.25 64 32 16 1024 0.5 128 64 32 512 1 256 128 64 256 2 512 256 128 SRC群延迟 128 4 1024 512 256 群延迟取决于所选ODR和功耗模式，且由下列等式定义： SRC带宽 新的SINC滤波器架构允许选择非整数值作为输出数据速率。 这种多功能特性意味着滤波器陷波需要动态调节，在可变 频率处有2个陷波，另有一个固定陷波可消除PGA斩波信 号音。相应地，针对−0.1 dB和−3 dB带宽的传统公式需根据 图29. −3 dB校正系数 + _ _ × 其中，SRC_N是编程ODR的自然值。 群延迟 = ODR是已编程输出数据速率。PM值取决于功耗模式，HR 为64，LP为32。 建立时间由所有内部级、滤波器延迟和模块校准所决定。 带宽传递函数并非线性，但可以使用线性函数近似。 滤波器延迟定义为3/ODR。在一些极端情况下，随着施加 图28和图29显示了−0.1 dB和−3 dB带宽。在低功耗模式下， 失调需要进行4分频，比如： ODR = 1k，-0.1 dB点为： 2.9271 = 0.0581 × 1000 + = 59 4 1000 800 600 400 200 0 ODR / Hz 建立时间 所选抽取速率进行调节。 -0.1dB BW 图28. −0.1 dB校正系数 2048 外部脉冲，该值可高达4/ODR。 校准延迟定义如下。 HR模式：62 最大误差为2 y = 0.0581x + 2.9271 LP模式：121 最大误差为4 其中： 0 5000 10000 15000 20000 ODR (Hz) TMCLK是调制器周期，HR为488ns，LP为1.9us。 数据输出接口 DOUT3-DOUT0数据接口 SD输出数据接口由/CONV_SAR、FORMAT0和FORMAT1 独立工作模式 引脚(上电时引脚控制模式)定义。FORMAT引脚不可动态 此模式下AD7779接口用作主机。有3种不同的DOUT配置， 改变。表16显示了引脚控制模式的可用选项。 如果器件配 可在引脚控制模式下通过FORMAT引脚配置，如图30所示； 置为SPI控制模式，则寄存器SPI_SLAVE_MODE_EN将使能 或者在SPI控制模式下通过DOUT_FORMAT[7:6]寄存器配 SPI接口来传输Σ-∆型ADC转换结果，如表23所示。 置，如表32所述。 Rev. PrD | Page 40 of 86 AD7779 表32. Dout通道 DOUT3 – CH6 – CH7 DOUT _FORMAT DOUT线路使能的 数量 相关通道 00 4 DOUTs使能 DOUT0 – CH0 – CH1 01 2 DOUTs使能 DOUT1 – CH4 – CH5CH6-CH7 DOUT1 – CH2 – CH3 DOUT2 – CH4 – CH5 DOUT0 – CH0 – CH1CH2-CH3 10 1 DOUT使能 DOUT0 - CH0 – CH1CH2-CH3– CH4 – CH5CH6-CH7 图30. Format引脚配置 DCLK频率的选择应当以数据在完成新的转换之前完全移出 Doutx都将移出四个通道，并假设HR模式下达到最大输出 为准，否则之前的转换会被覆盖，导致传输被破坏。最小 速率，抽取 = 128， DCLK频率由抽取速率以及DOUT3-DOUT0数据接口上使 能的线路决定，其中DCLKMIN_RATIO < 抽取速率 / (8 * CHANNELS_ PER_DOUT) 举 例 而 言 ， 在 主 机 接 口 模 式 下 (DOUT模 式 2)， 每 一 个 DCLKMIN_RATIO < 128/8 * 4 = 4。 如果DCLKMIN_RATIO根据上述假设选择所需最小值，则 逻辑0将连续传输，直到有了新的样本。 图31、图32和图33显示了不同DOUT输出模式下的预期数 据输出。 Rev. PrD | Page 41 of 86 AD7779 图31. FORMAT [00]，每个DOUT输出2次ADC转换结果，数据速率取最大值(S0= 样本0；S1= 样本1) 图32. FORMAT [01]，通道0至3共享DOUT0，通道4至7共享DOUT1，数据速率取最大值(S0= 样本0；S1= 样本1) Rev. PrD | Page 42 of 86 AD7779 图33. FORMAT [10]，通道0至7仅在DOUT0上输出，数据速率取最大值(S0= 样本0；S1= 样本1) 如果AD7779工作在SPI控制模式下，则可以调节DOUTx强 这一特性尤其有助于减少器件数量和线路连接；例如在隔 度，该调节通过DOUT_DRIVE_STR位来进行选择，如表 离式多转换器应用或接口能力有限的系统中。 33所示。 菊花链工作模式下可以有两种不同的配置，如表34所示。 表33. DOUTx强度 表34. Dout模式菊花链 GENERAL_USER_CONFIG2[4:3] 模式 0 0 正常 DOUT模式 相关通道 0 1 强 01 DOUT0 – CH0 – CH1-CH2-CH3 1 0 弱 DOUT1 – CH4 – CH5-CH6-CH7 1 1 非常强 DOUT2 – DIN0 DOUT3 – DIN1 菊花链模式 这样多个器件就可以使用同一数据接口线。采用菊花链配 DOUT0 - CH0 – CH1-CH2-CH3– CH4 – CH5-CH6-CH7 置，则数据接口和数字主机之间只有一个ADC器件具有直 DOUT2 – DIN0 菊花链连接是将各个AD7779器件的多个ADC输出端级联， 接连接。对于AD7779而言，通过级联多个器件的DOUT0 和DOUT1，或者仅使用DOUT0可实现菊花链功能；具体 取决于所选DOUT模式。将器件以菊花链方式连接，以及 器件数量的限制取决于所选DOUT模式和采用的抽取速率。 10 此模式下，DOUT2和DOUT3用作输入引脚，图34显示了 使用DOUT 10模式的示例。该例中，AD7779器件的DOUT0 引脚级联链路中下一个器件的DOUT2引脚。数据回读与读 取移位寄存器相似，即数据在DCLK上升沿输出。 采用菊花链模式工作时，要求链路上的所有AD7779器件正 确同步，更多信息请参考“同步引脚”。 Rev. PrD | Page 43 of 86 AD7779 图34. 菊花链连接模式[10] DCLKMIN_RATIO由连接的器件数量、抽取速率和使能的 SPI工作在8位帧的倍数；图35显示了16位帧的回读示例， 通道数决定。举例而言，假设采用模式01，将3个器件相 而图36显示了24位帧的回读。 连，抽取速率为256， DCLKMIN_RATIO < 器件数/ ( 8 * DEVICES*(DOUT_CHANNELS)^2) 图35. SD 16位帧 DCLKMIN_RATIO < 256 / ((8^2) * 3) = 1.3 => 1 SPI接口 当处理器或控制器作为主机使用时，SPI接口提供从Σ-Δ型 图36. SD 24位帧 ADC读取转换结果的灵活性。 如果器件配置为SPI控制模式，并且如果SDI连续64个时钟 完成一次新的转换后，DRDY信号切换，表示数据可以访 周期采样高电平，则AD7779将会生成一次软件复位。为了 问。DRDY切换时，内部通道计数器复位，下一个SPI读操 避免复位以及不想要的寄存器写操作，建议传输一个 作再次从通道0开始。相反，最后的通道数据完成读取后， 0x8000命令，该命令生成为器件所忽略的回读命令，如 下一个DRDY信号之前的所有后续读取操作都将从通道7 LSB “Σ-∆数据ADC模式”所述。 开始。 Rev. PrD | Page 44 of 86 AD7779 如何计算CRC校验和 AD7779集成两个不同的CRC校验和生成器，一个用于Σ-Δ 结果，另一个用于SPI控制模式。 AD7779采用CRC多项式计算CRC校验和值。使用的8位 CRC多项式为x8 + x2 + x + 1。 对齐多项式，使其MSB与该数据最左侧的逻辑1对齐。对该 数据施加一个异或(XOR)函数，以产生一个更短的新数。 再次对齐多项式，使其MSB与新结果最左侧的逻辑1对齐， 重复上述步骤。最后，原始数据将减少至小于多项式的 值。此值即是8位校验和。 0 CRC 1 1 要生成校验和，需将数据左移8位，产生一个后8位为逻辑 1的数值。 CRC从两个连续/配对通道(0-1、2-3、4-5、6-7)的56位计算 而言。56位包括芯片错误、3位第一个ADC配对通道和24 位各配对通道数据。举例而言，比如第二个配对通道(通道2 和通道3)， 56位 = 芯片错误 + 3个ADC通道位(010) + 24个数据位CH2 + 芯片错误 + 3个ADC通道位(011) + 24个数据位CH3。 以12位数据为例，CRC计算如下所示： 数据 多项式 采用56位来计算8位CRC。该CRC分别两个通道报头。CRC 数据覆盖的通道对为：通道0和1、通道2和3、通道4和5、通 道6和7。 1 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 0 Σ-∆ CRC校验和 AD7779内部通过ADC对计算CRC消息。CRC使用来自两个 ADC的ADC输出数据以及来自报头7:4位进行计算。因此， SPI控制模式校验和 AD7779内部计算CRC消息。传输至AD7779的数据应当使 用W/R位、7位地址和8位数据，以便进行CRC计算。 CRC经过计算并附加到移出的数据之后，使用0010 0000报头 和8位数据进行寄存器回读，并使用0010报头和12位SAR转 换数据进行SAR回读传输。 Rev. PrD | Page 45 of 86 AD7779 寄存器汇总： AD7779存储器映射(AD7779_MEMMAP_DS) 表35. AD7779_memmap_DS寄存器汇总 地址 名称 描述 复位 访问类型 0x00 CH0_CONFIG 通道0配置。 0x00 R/W 0x01 CH1_CONFIG 通道1配置。 0x00 R/W 0x02 CH2_CONFIG 通道2配置。 0x00 R/W 0x03 CH3_CONFIG 通道3配置。 0x00 R/W 0x04 CH4_CONFIG 通道4配置。 0x00 R/W 0x05 CH5_CONFIG 通道5配置。 0x00 R/W 0x06 CH6_CONFIG 通道6配置。 0x00 R/W 0x07 CH7_CONFIG 通道7配置。 0x00 R/W 0x08 CH_DISABLE 禁用ADC通道时钟。 0x00 R/W 0x09 CH0_SYNC_OFFSET 通道0 SYNC失调。 0x00 R/W 0x0A CH1_SYNC_OFFSET 通道1 SYNC失调。 0x00 R/W 0x0B CH2_SYNC_OFFSET 通道2 SYNC失调。 0x00 R/W 0x0C CH3_SYNC_OFFSET 通道3 SYNC失调。 0x00 R/W 0x0D CH4_SYNC_OFFSET 通道4 SYNC失调。 0x00 R/W 0x0E CH5_SYNC_OFFSET 通道5 SYNC失调。 0x00 R/W 0x0F CH6_SYNC_OFFSET 通道6 SYNC失调。 0x00 R/W 0x10 CH7_SYNC_OFFSET 通道7 SYNC失调。 0x00 R/W 0x11 GENERAL_USER_CONFIG_1 通用用户配置1。 0x2C R/W 0x12 GENERAL_USER_CONFIG_2 通用用户配置2。 0x09 R/W 0x13 GENERAL_USER_CONFIG_3 通用用户配置3。 0x80 R/W 0x14 DOUT_FORMAT 数据输出格式。 0x20 R/W 0x15 ADC_MUX_CONFIG 主ADC计和基准多路复用控制。 0x00 R/W 0x16 GLOBAL_MUX_CONFIG 全局诊断多路复用。 0x00 R/W 0x17 GPIO_CONFIG GPIO配置。 0x00 R/W 0x18 GPIO_DATA GPIO数据。 0x00 R/W 0x19 BUFFER_CONFIG_1 缓冲器配置1。 0x38 R/W 0x1A BUFFER_CONFIG_2 缓冲器配置2。 0xC0 R/W 0x1C CH0_OFFSET_UPPER_BYTE 通道0失调高位字节。 0x00 R/W 0x1D CH0_OFFSET_MID_BYTE 通道0失调中间字节。 0x00 R/W 0x1E CH0_OFFSET_LOWER_BYTE 通道0失调低位字节。 0x00 R/W 0x1F CH0_GAIN_UPPER_BYTE 通道0增益高位字节。 0x00 R/W 0x20 CH0_GAIN_MID_BYTE 通道0增益中间字节。 0x00 R/W 0x21 CH0_GAIN_LOWER_BYTE 通道0增益低位字节。 0x00 R/W 0x22 CH1_OFFSET_UPPER_BYTE 通道1失调高位字节。 0x00 R/W 0x23 CH1_OFFSET_MID_BYTE 通道1失调中间字节。 0x00 R/W 0x24 CH1_OFFSET_LOWER_BYTE 通道1失调低位字节。 0x00 R/W 0x25 CH1_GAIN_UPPER_BYTE 通道1增益高位字节。 0x00 R/W 0x26 CH1_GAIN_MID_BYTE 通道1增益中间字节。 0x00 R/W 0x27 CH1_GAIN_LOWER_BYTE 通道1增益低位字节。 0x00 R/W Rev. PrD | Page 46 of 86 AD7779 地址 名称 描述 复位 访问类型 0x28 CH2_OFFSET_UPPER_BYTE 通道2失调高位字节。 0x00 R/W 0x29 CH2_OFFSET_MID_BYTE 通道2失调中间字节。 0x00 R/W 0x2A CH2_OFFSET_LOWER_BYTE 通道2失调低位字节。 0x00 R/W 0x2B CH2_GAIN_UPPER_BYTE 通道2增益高位字节。 0x00 R/W 0x2C CH2_GAIN_MID_BYTE 通道2增益中间字节。 0x00 R/W 0x2D CH2_GAIN_LOWER_BYTE 通道2增益低位字节。 0x00 R/W 0x2E CH3_OFFSET_UPPER_BYTE 通道3失调高位字节。 0x00 R/W 0x2F CH3_OFFSET_MID_BYTE 通道3失调中间字节。 0x00 R/W 0x30 CH3_OFFSET_LOWER_BYTE 通道3失调低位字节。 0x00 R/W 0x31 CH3_GAIN_UPPER_BYTE 通道3增益高位字节。 0x00 R/W 0x32 CH3_GAIN_MID_BYTE 通道3增益中间字节。 0x00 R/W 0x33 CH3_GAIN_LOWER_BYTE 通道3增益低位字节。 0x00 R/W 0x34 CH4_OFFSET_UPPER_BYTE 通道4失调高位字节。 0x00 R/W 0x35 CH4_OFFSET_MID_BYTE 通道4失调中间字节。 0x00 R/W 0x36 CH4_OFFSET_LOWER_BYTE 通道4失调低位字节。 0x00 R/W 0x37 CH4_GAIN_UPPER_BYTE 通道4增益高位字节。 0x00 R/W 0x38 CH4_GAIN_MID_BYTE 通道4增益中间字节。 0x00 R/W 0x39 CH4_GAIN_LOWER_BYTE 通道4增益低位字节。 0x00 R/W 0x3A CH5_OFFSET_UPPER_BYTE 通道5失调高位字节。 0x00 R/W 0x3B CH5_OFFSET_MID_BYTE 通道5失调中间字节。 0x00 R/W 0x3C CH5_OFFSET_LOWER_BYTE 通道5失调低位字节。 0x00 R/W 0x3D CH5_GAIN_UPPER_BYTE 通道5增益高位字节。 0x00 R/W 0x3E CH5_GAIN_MID_BYTE 通道5增益中间字节。 0x00 R/W 0x3F CH5_GAIN_LOWER_BYTE 通道5增益低位字节。 0x00 R/W 0x40 CH6_OFFSET_UPPER_BYTE 通道6失调高位字节。 0x00 R/W 0x41 CH6_OFFSET_MID_BYTE 通道6失调中间字节。 0x00 R/W 0x42 CH6_OFFSET_LOWER_BYTE 通道6失调低位字节。 0x00 R/W 0x43 CH6_GAIN_UPPER_BYTE 通道6增益高位字节。 0x00 R/W 0x44 CH6_GAIN_MID_BYTE 通道6增益中间字节。 0x00 R/W 0x45 CH6_GAIN_LOWER_BYTE 通道6增益低位字节。 0x00 R/W 0x46 CH7_OFFSET_UPPER_BYTE 通道7失调高位字节。 0x00 R/W 0x47 CH7_OFFSET_MID_BYTE 通道7失调中间字节。 0x00 R/W 0x48 CH7_OFFSET_LOWER_BYTE 通道7失调低位字节。 0x00 R/W 0x49 CH7_GAIN_UPPER_BYTE 通道7增益高位字节。 0x00 R/W 0x4A CH7_GAIN_MID_BYTE 通道7增益中间字节。 0x00 R/W 0x4B CH7_GAIN_LOWER_BYTE 通道7增益低位字节。 0x00 R/W 0x4C CH0_ERR_REG 通道0状态寄存器。 0x00 R 0x4D CH1_ERR_REG 通道1状态寄存器。 0x00 R 0x4E CH2_ERR_REG 通道2状态寄存器。 0x00 R 0x4F CH3_ERR_REG 通道3状态寄存器。 0x00 R 0x50 CH4_ERR_REG 通道4状态寄存器。 0x00 R Rev. PrD | Page 47 of 86 AD7779 地址 名称 描述 复位 访问类型 0x51 CH5_ERR_REG 通道5状态寄存器。 0x00 R 0x52 CH6_ERR_REG 通道6状态寄存器。 0x00 R 0x53 CH7_ERR_REG 通道7状态寄存器。 0x00 R 0x54 CH0_1_SAT_ERR 通道0/1 DSP错误。 0x00 R 0x55 CH2_3_SAT_ERR 通道2/3 DSP错误。 0x00 R 0x56 CH4_5_SAT_ERR 通道4/5 DSP错误。 0x00 R 0x57 CH6_7_SAT_ERR 通道6/7 DSP错误。 0x00 R 0x58 CHX_ERR_REG_EN 通道0-7错误寄存器使能。 0xFE R/W 0x59 GEN_ERR_REG_1 通用错误寄存器1。 0x00 R 0x5A GEN_ERR_REG_1_EN 通用错误寄存器1使能。 0x3E R/W 0x5B GEN_ERR_REG_2 通用错误寄存器2。 0x00 R 0x5C GEN_ERR_REG_2_EN 通用错误寄存器2使能。 0x3C R/W 0x5D STATUS_REG_1 错误状态寄存器1。 0x00 R 0x5E STATUS_REG_2 错误状态寄存器2。 0x00 R 0x5F STATUS_REG_3 错误状态寄存器3。 0x00 R 0x60 SRC_N_MSB 抽取速率(N) MSB。 0x00 R/W 0x61 SRC_N_LSB 抽取速率(N) LSB。 0x80 R/W 0x62 SRC_IF_MSB 抽取速率(IF) MSB。 0x00 R/W 0x63 SRC_IF_LSB 抽取速率(IF) LSB。 0x00 R/W 0x64 SRC_UPDATE SRC负载源和负载更新。 0x00 R/W Rev. PrD | Page 48 of 86 AD7779 寄存器详解：AD7779存储器映射(AD7779_MEMMAP_DS) 通道0配置寄存器 地址： 0x00；复位： 0x00；名称： CH0_CONFIG 表36. CH0_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH0_GAIN AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 CH0_RX 通道诊断多路复用使能。 复位 访问类型 0x0 R/W 0x0 R/W 复位 访问类型 0x0 R/W 0x0 R/W 通道1配置寄存器 地址： 0x01；复位： 0x00；名称： CH1_CONFIG 表37. CH1_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH1_GAIN CH1_RX AFE增益 0 增益1。 1 增益 = 2。 10 增益 = 4。 11 增益 = 8。 通道诊断多路复用使能。 Rev. PrD | Page 49 of 86 AD7779 通道2配置寄存器 地址： 0x02；复位： 0x00；名称： CH2_CONFIG 表38. CH2_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH2_GAIN AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 CH2_RX 通道诊断多路复用使能。 复位 访问类型 0x0 R/W 0x0 R/W 复位 访问类型 0x0 R/W 0x0 R/W 通道3配置寄存器 地址： 0x03；复位： 0x00；名称： CH3_CONFIG 表39. CH3_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH3_GAIN CH3_RX AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 通道诊断多路复用使能。 通道4配置寄存器 地址： 0x04；复位： 0x00；名称： CH4_CONFIG Rev. PrD | Page 50 of 86 AD7779 表40. CH4_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH4_GAIN AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 CH4_RX 通道诊断多路复用使能。 复位 访问类型 0x0 R/W 0x0 R/W 复位 访问类型 0x0 R/W 0x0 R/W 通道5配置寄存器 地址： 0x05；复位： 0x00；名称： CH5_CONFIG 表41. CH5_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] CH5_GAIN AFE增益 0 4 增益1。 1 增益2。 10 增益4。 11 增益8。 CH5_RX 通道诊断多路复用使能。 通道6配置寄存器 地址： 0x06；复位： 0x00；名称： CH6_CONFIG 表42. CH6_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH6_GAIN CH6_RX AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 通道诊断多路复用使能。 Rev. PrD | Page 51 of 86 复位 访问类型 0x0 R/W 0x0 R/W AD7779 通道7配置寄存器 地址： 0x07；复位： 0x00；名称： CH7_CONFIG 表43. CH7_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] 4 CH7_GAIN AFE增益 0 增益1。 1 增益2。 10 增益4。 11 增益8。 CH7_RX 通道诊断多路复用使能。 复位 访问类型 0x0 R/W 0x0 R/W 禁用ADC通道寄存器时钟 地址： 0x08；复位： 0x00；名称： CH_DISABLE . 表44. CH_DISABLE的位功能描述 位 位名称 设置 描述 复位 访问类型 7 CH7_DISABLE 通道禁用。 通道7。0：使能；1：待机 0x0 R/W 6 CH6_DISABLE 通道禁用。 通道6。0：使能；1：待机 0x0 R/W 5 CH5_DISABLE 通道禁用。 通道5。0：使能；1：待机 0x0 R/W 4 CH4_DISABLE 通道禁用。 通道4。0：使能；1：待机 0x0 R/W 3 CH3_DISABLE 通道禁用。 通道3。0：使能；1：待机 0x0 R/W 2 CH2_DISABLE 通道禁用。 通道2。0：使能；1：待机 0x0 R/W 1 CH1_DISABLE 通道禁用。 通道1。0：使能；1：待机 0x0 R/W 0 CH0_DISABLE 通道禁用。 通道0。0：使能；1：待机 0x0 R/W Rev. PrD | Page 52 of 86 AD7779 通道0同步失调寄存器 地址： 0x09；复位： 0x00；名称： CH0_SYNC_OFFSET 表45. CH0_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH0_SYNC_OFFSET 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 通道1同步失调寄存器 地址： 0x0A；复位： 0x00；名称： CH1_SYNC_OFFSET 表46. CH1_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH1_SYNC_OFFSET 通道2同步失调寄存器 地址： 0x0B；复位： 0x00；名称： CH2_SYNC_OFFSET 表47. CH2_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH2_SYNC_OFFSET 通道3同步失调寄存器 地址： 0x0C；复位： 0x00；名称： CH3_SYNC_OFFSET 表48. CH3_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH3_SYNC_OFFSET 通道4同步失调寄存器 地址： 0x0D；复位： 0x00；名称： CH4_SYNC_OFFSET Rev. PrD | Page 53 of 86 AD7779 表49. CH4_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH4_SYNC_OFFSET 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 描述 复位 访问类型 通道同步失调。 0x0 R/W 通道5同步失调寄存器 地址：0x0E；复位： 0x00；名称： CH5_SYNC_OFFSET 表50. CH5_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH5_SYNC_OFFSET 通道6同步失调寄存器 地址：0x0F；复位： 0x00；名称： CH6_SYNC_OFFSET 表51. CH6_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH6_SYNC_OFFSET 通道7同步失调寄存器 地址： 0x10；复位： 0x00；名称： CH7_SYNC_OFFSET 表52. CH7_SYNC_OFFSET的位功能描述 位 位名称 设置 [7:0] CH7_SYNC_OFFSET Rev. PrD | Page 54 of 86 AD7779 通用用户配置1寄存器 地址： 0x11；复位： 0x2C；名称： GENERAL_USER_CONFIG_1 表53. GENERAL_USER_CONFIG_1的位功能描述 位 位名称 设置 描述 7 ALL_CH_DIS__MCLK_EN 6 MOD_POWERMODE 0 1 复位 访问类型 如果所有通道禁用，则将此位设为高电平可让DCLK继续切换 操作。如果所有通道禁用，则将此位设为高电平可让DCLK继 续切换操作 0x0 R/W 调制器功耗模式，0 = LP，1 = HP。 调制器功耗模式 0x0 R/W 低功耗(1/4) 低功耗(1/4) 高分辨率(全部) 5 PDB_VCM PDb VCM缓冲器。 PDb内部基准电压源输出缓冲器 0x1 R/W 4 PDB_REFOUT_BUF PDb内部基准电压源输出缓冲器。PDb内部基准电压源输出缓 冲器 0x0 R/W 3 PDB_SAR PDb SAR。 PDb SAR 0x1 R/W 2 PDB_RC_OSC PDb内部振荡器。 用于内部振荡器的PDb信号。 0x1 R/W [1:0] SOFT_RESET 软复位。 软复位 – 首先需发送11，然后发送10，寄存器00 – 无 效01 – 无效10 – 第二次写入11 – 第一次写入 2'b0 – 无效 2'b1 – 无效 2'b10 – 第二次写入 2'b11 – 第一次写入 0x0 R/W 0 无效。 1 无效。 10 第二次写入。 11 第一次写入。 Rev. PrD | Page 55 of 86 AD7779 通用用户配置2寄存器 地址： 0x12；复位： 0x09；名称： GENERAL_USER_CONFIG_2 表54. GENERAL_USER_CONFIG_2的位功能描述 位 位名称 设置 描述 [7:6] FILTER_MODES 0 10 SINC3，1个固定陷波，uj 复位 访问类型 0x0 R/W SINC3，所有陷波位于ODR。 5 SAR_DIAG_MODE_EN 设置SPI接口，将SAR结果通过SDO回读。设置SPI接口，将 SAR结果通过SDO回读 0x0 R/W [4:3] SDO_DRIVE_STR 0x1 R/W 0 SDO驱动强度。 SDO驱动强度 – 00 – 标称 01 – 强 10 – 弱 11 – 极强 2'b0 – 标称 2'b1 – 强 2'b10 – 弱 2'b11 – 极强 标称。 1 强。 10 弱。 11 极强。 0x0 R/W 0x1 R/W [2:1] 0 DOUT驱动强度。DOUT驱动强度 – 00 – 标称 01 – 强 10 – 弱 11 – 极强 2'b0 – 标称 2'b1 – 强 2'b10 – 弱 2'b11 – 极强 DOUT_DRIVE_STR 0 标称。 1 强。 10 弱。 11 极强。 SPI_SYNC 0 软件SYNC_OUT。控制SYNC复位控制模块中，此信号与 STARTb引脚上的值进行AND运算。0 – 从mm开始的同步开始 值为LO 1(默认)- 从mm开始的同步开始值为HI 1'b0 – 从mm开始的同步开始值为Lo 1'b1 - (默认) 从mm开始的同步开始值为高电平 从mm开始的同步开始值为Lo。 1 (默认)从mm开始的同步开始值为高电平。 Rev. PrD | Page 56 of 86 AD7779 通用用户配置3寄存器 地址： 0x13；复位： 0x80；名称： GENERAL_USER_CONFIG_3 表55. GENERAL_USER_CONFIG_3的位功能描述 位 位名称 设置 7 CONVST_MOD_ALIGN_DIS 描述 复位 访问类型 选择CONV_SAR与SD同步。如果去毛刺使能，则选择去毛 刺方式；以下时钟可以选择0：MOD_CLOCK 1：MCLK 0x1 R/W 1'b0 - MOD_CLOCK(去毛刺) 1'b1 – MCLK(去毛刺) 1 MCLK(去毛刺) 0 MOD_CLOCK(去毛刺) 6 CONVST_DEGLITCH_DIS 禁用CONVST引脚去毛刺。 禁用CONVST引脚去毛刺 禁 用CONVST引脚去毛刺；该引脚用于SAR 0x0 R/W 4 SPI_SLAVE_MODE_EN 使能SPI从机模式，通过SPI回读ADC数据。使能SPI从机 模式，通过SPI回读ADC数据允许通过SPI接口回读8个 ADC通道结果 0x0 R/W [3:2] MOD_CLK_DELAY_EN 延迟MOD时钟使能。延迟MOD时钟使能 00 – 为所有通道 禁用延迟时钟 01 – 为通道0至3使能延迟时钟 10 – 为通道4 至7使能延迟时钟 11 – 为所有通道使能延迟时钟 2'b0 – 禁用针对所有通道的延迟时钟 2'b1 – 通道0至3 的延迟时钟 2'b10 – 通道4至7的延迟时钟 2'b11 – 所有通道 的延迟时钟 0x0 R/W 0 禁用针对所有通道的延迟时钟 1 通道0至3的延迟时钟 10 通道4至7的延迟时钟 11 所有通道的延迟时钟 Rev. PrD | Page 57 of 86 AD7779 位 位名称 1 POSITIVE_RETIME_EN 0 设置 描述 复位 访问类型 0x0 R/W 0 正重新计时使能。 正重新计时使能 - 0 – 禁用重新计时。 1 – 使能时钟正沿的SYNC重新计时。同步第一个器件的 STARTb，然后发送至所有器件的SYNC_INb(包括第一 个器件) 1'b0 – 禁用重新计时 1'b1 – 使能正沿的SYNC重新计时 禁用重新计时。 1 使能正沿的SYNC重新计时。 0x0 R/W 如果用户要求使用250 kHz以下的MCLK信号，则禁用时 钟认证器检查。 如果用户要求使用250 kHz以下的MCLK 信号，则禁用时钟认证器检查。 CLK_QUAL_DIS 数据输出格式寄存器 地址： 0x14；复位： 0x20；名称： DOUT_FORMAT 表56. DOUT_FORMAT的位功能描述 位 位名称 [7:6] 5 [3:1] 设置 DOUT_FORMAT 描述 复位 访问类型 数据输出格式。数据输出格式 00 - 4 DOUT线路。 通道0、 1 - DOUT0，通道2、3 - DOUT1... 01 - 2 DOUT线路。通道 1、2、3 - DOUT0.... 10 - 1 DOUT线路。 通道0、1、2、3、 4、5、6、7。 11 - 1 DOUT线路。 通道0、1、2、3、4、 5、6、7。当DOUT_FORMAT!=00时，菊花链自动使能。 2'b0 - 4 DOUT线路 2'b1 - 2 DOUT线路 2'b10 - 1 DOUT 线路 2'b11 - 1 DOUT线路 0x0 R/W 0x1 R/W 0x0 R/W 0 4 DOUT线路。 1 2 DOUT线路。 10 1 DOUT线路。 11 1 DOUT线路。 Dout报头格式。1'b0 - 0 – 状态位 1'b1 - 1 – CRC半字节 DOUT_HEADER_FORMAT 0 0 – 状态位。 1 1 – CRC半字节。 分频DCLK。分频DCLK 3'b0 – 1分频 3'b1 – 2分频 3'b10 – 4分频 3'b11 – 8分频 3'b101 – 32分频 3'b110 – 64分频 3'b111 – 128分频 DCLK_CLK_DIV 0 1分频。 1 2分频。 10 4分频。 Rev. PrD | Page 58 of 86 AD7779 位 位名称 设置 描述 11 8分频。 100 16分频。 101 32分频。 110 64分频。 111 128分频。 复位 访问类型 主ADC计和基准多路复用控制寄存器 地址： 0x15；复位： 0x00；名称： ADC_MUX_CONFIG 表57. ADC_MUX_CONFIG的位功能描述 位 位名称 设置 描述 [7:6] [5:2] REF_MUX_CTRL 诊断ADC基准多路复用 0 ExtRef_pn. 1 IntRef_pn. 10 AVDD3_AVSS. 11 ExtRef_np. SAR输入多路复用 MTR_MUX_CTRL 0 关 1 glob_diag_mux. 10 test_280mV. 11 ExtRef_pn. 100 ExtRef_np. 101 ExtRef_nn. 110 IntRef_pn. 111 IntRef_np. 1000 IntRef_nn. 1001 ExtRef_pp. Rev. PrD | Page 59 of 86 复位 访问类型 0x0 R/W 0x0 R/W AD7779 全局诊断多路复用寄存器 地址： 0x16；复位： 0x00；名称： GLOBAL_MUX_CONFIG 表58. GLOBAL_MUX_CONFIG的位功能描述 位 位名称 设置 描述 [7:3] GLOBAL_MUX_CTRL 全局诊断多路复用控制 0 Ain+ Ain- 1 DVBE AVSS1A. 10 REF1P REF1N. 11 REF2P REF2N. 100 REF_OUT AVSS1B. 101 VCM AVSS1. 110 AVDD1P8_1 AVSS1A. 111 AVDD1P8_2 AVSS1B. 1000 DVDD DGND. 1001 AVDD1A AVSS1A. 1010 AVDD1B AVSS1B. 1011 AVDD2A AVSS2A. 1100 AVDD2B AVSS2B. 1101 IOVDD_DGND. 1110 AVDD4 AVSS4. 1111 DGND AVSS1A. 10000 DGND AVSS1B. 10001 DGND AVSS4. 10010 AVDD4** AVSS4** 10011 REF1P AVSS1A. 10100 REF2P AVSS1B. 10101 AVSS4 AVDD4. GPIO配置寄存器 地址： 0x17；复位： 0x00；名称： GPIO_CONFIG Rev. PrD | Page 60 of 86 复位 访问类型 0x0 R/W AD7779 表59. GPIO_CONFIG的位功能描述 位 位名称 设置 [2:0] GPIO_OP_EN 描述 复位 访问类型 GPIO输入/输出。GPIO配置寄存器：该寄存器用来配置GPIO引脚0、 1、2。设置位2:0可将GPIO引脚配置为输入或输出。 0- 输入 1- 输出 寄存器0x18用来从GPIO引脚读写数据 0x0 R/W 描述 复位 访问类型 GPIO数据寄存器 地址： 0x18；复位： 0x00；名称： GPIO_DATA 表60. GPIO_DATA的位功能描述 位 位名称 设置 [5:3] GPIO_READ_DATA 数据从GPIO引脚读取。GPIO读取。GPIO设为输入模式时， 位5:3用来读取其上设置的值。位5:3对应GPIO引脚2:0 0x0 R [2:0] GPIO_WRITE_DATA 写入GPIO引脚。GPIO写入数值。当在输出模式下设置时， 设置位2:0可设置GPIO引脚2:0的值。 0x0 R/W 缓冲器配置1寄存器 地址： 0x19；复位： 0x38；名称： BUFFER_CONFIG_1 表61. BUFFER_CONFIG_1的位功能描述 位 位名称 设置 描述 复位 访问类型 6 BUF_POWERMODE 基准电压源缓冲器关断。 缓冲器电源 - 0 - 1/4x缓冲器电源 (默认值)1 – 缓冲器全功率 0x0 R/W 5 AFE buffer enable AFE缓冲器使能。 AFE缓冲器使能 0x1 R/W 4 REF_BUF_POS_EN 基准电压源缓冲器正使能。基准电压源缓冲器正使能 0x1 R/W 3 REF_BUF_NEG_EN 基准电压源缓冲器负使能。基准电压源缓冲器负使能 0x1 R/W 2 AFE缓冲器旁路 AFE缓冲器旁路。 AFE缓冲器旁路 0x0 R/W 1 REF_BUF_POS_BYP 基准电压源缓冲器正旁路。基准电压源缓冲器正旁路 0x0 R/W 0 REF_BUF_NEG_BYP 基准电压源缓冲器负旁路。基准电压源缓冲器负旁路 0x0 R/W Rev. PrD | Page 61 of 86 AD7779 缓冲器配置2寄存器 地址： 0x1A；复位： 0xC0；名称： BUFFER_CONFIG_2 表62. BUFFER_CONFIG_2的位功能描述 位 位名称 设置 描述 复位 访问类型 7 REFBUFP_PREQ 基准电压源缓冲器正预充电使能。 基准电压源缓冲器正预充 电使能 0x1 R/W 6 REFBUFM_PREQ 基准电压源缓冲器负预充电使能。 基准电压源缓冲器负预充 电使能 0x1 R/W 2 PDB_ALDO1_OVRDRV ALDO1过驱使能。关断LDO通流器件，允许连接外部电压源， 以便驱动调节模拟电源。ALDO1过驱使能关断LDO通流器件， 允许连接外部电压源，以便驱动调节模拟电源。0 – LDO通流 器件关断，1 – LDO通流器件导通 – 电压源应当在LDO输出关 断前连接。 0x0 R/W 1 PDB_ALDO2_OVRDRV ALDO2过驱使能。关断LDO通流器件，允许连接外部电压源， 以便驱动调节模拟电源。ALDO2过驱使能 关断LDO通流器 件，允许连接外部电压源，以便驱动调节模拟电源。0 – LDO 通流器件关断，1 – LDO通流器件导通 – 电压源应当在LDO输 出关断前连接。 0x0 R/W 0 PDB_DLDO_OVRDRV DLDO过驱使能 - 关断LDO通流器件，允许连接外部电压源， 以便驱动调节数字电源。DLDO过驱使能 - 关断LDO通流器 件，允许连接外部电压源，以便驱动调节模拟电源。关断 LDO通流器件，允许连接外部电压源，以便驱动调节模拟电 源。0 – LDO通流器件关断，1 – LDO通流器件导通 – 电压源应 当在LDO输出关断前连接。 0x0 R/W 通道0失调高位字节寄存器 地址： 0x1C；复位： 0x00；名称： CH0_OFFSET_UPPER_BYTE Rev. PrD | Page 62 of 86 AD7779 表63. CH0_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 复位 访问类型 [7:0] CH0_OFFSET_UPPER_BYTE 通道0失调高位字节 0x0 R/W [7:0] CH0_OFFSET_ALL[23:16] 通道0 全部 0x0 R/W 描述 复位 访问类型 通道0 全部 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道0失调中间字节寄存器 地址： 0x1D；复位： 0x00；名称： CH0_OFFSET_MID_BYTE 表64. CH0_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH0_OFFSET_ALL[15:8] 通道0失调低位字节寄存器 地址： 0x1E；复位： 0x00；名称： CH0_OFFSET_LOWER_BYTE 表65. CH0_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH0_OFFSET_ALL[7:0] 通道0 全部 通道0增益高位字节寄存器 地址： 0x1F；复位： 0x00；名称： CH0_GAIN_UPPER_BYTE 表66. CH0_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH0_GAIN ALL[23:16] 组合增益寄存器 通道0增益中间字节寄存器 地址： 0x20；复位： 0x00；名称： CH0_GAIN_MID_BYTE 表67. CH0_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH0_GAIN ALL[15:8] 组合增益寄存器 Rev. PrD | Page 63 of 86 AD7779 通道0增益低位字节寄存器 地址： 0x21；复位： 0x00；名称： CH0_GAIN_LOWER_BYTE 表68. CH0_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH0_GAIN ALL[7:0] 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 描述 复位 访问类型 通道0 全部 0x0 R/W 复位 访问类型 0x0 R/W 组合增益寄存器 通道1失调高位字节寄存器 地址： 0x22；复位： 0x00；名称： CH1_OFFSET_UPPER_BYTE 表69. CH1_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH1_OFFSET_ALL[23:16] 通道0 全部 通道1失调中间字节寄存器 地址： 0x23；复位： 0x00；名称： CH1_OFFSET_MID_BYTE 表70. CH1_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH1_OFFSET_ALL[15:8] 通道1失调低位字节寄存器 地址： 0x24；复位： 0x00；名称： CH1_OFFSET_LOWER_BYTE 表71. CH1_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH1_OFFSET_ALL[7:0] 通道0 全部 Rev. PrD | Page 64 of 86 AD7779 通道1增益高位字节寄存器 地址： 0x25；复位： 0x00；名称： CH1_GAIN_UPPER_BYTE 表72. CH1_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH1_GAIN ALL[23:16] 组合增益寄存器 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道1增益中间字节寄存器 地址： 0x26；复位： 0x00；名称： CH1_GAIN_MID_BYTE 表73. CH1_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH1_GAIN ALL[15:8] 组合增益寄存器 通道1增益低位字节寄存器 地址： 0x27；复位： 0x00；名称： CH1_GAIN_LOWER_BYTE 表74. CH1_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH1_GAIN ALL[7:0] 组合增益寄存器 通道2失调高位字节寄存器 地址： 0x28；复位： 0x00；名称： CH2_OFFSET_UPPER_BYTE 表75. CH2_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH2_OFFSET_ALL[23:16] 通道0 全部 Rev. PrD | Page 65 of 86 AD7779 通道2失调中间字节寄存器 地址： 0x29；复位： 0x00；名称： CH2_OFFSET_MID_BYTE 表76. CH2_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH2_OFFSET_ALL[15:8] 描述 复位 访问类型 通道0 全部 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道2失调低位字节寄存器 地址： 0x2A；复位： 0x00；名称： CH2_OFFSET_LOWER_BYTE 表77. CH2_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH2_OFFSET_ALL[7:0] 通道0 全部 通道2增益高位字节寄存器 地址： 0x2B；复位： 0x00；名称： CH2_GAIN_UPPER_BYTE 表78. CH2_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH2_GAIN ALL[23:16] 组合增益寄存器 通道2增益中间字节寄存器 地址： 0x2C；复位： 0x00；名称： CH2_GAIN_MID_BYTE 表79. CH2_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH2_GAIN ALL[15:8] 组合增益寄存器 Rev. PrD | Page 66 of 86 AD7779 通道2增益低位字节寄存器 地址： 0x2D；复位： 0x00；名称：CH2_GAIN_LOWER_BYTE 表80. CH2_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH2_GAIN ALL[7:0] 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 描述 复位 访问类型 通道0 全部 0x0 R/W 复位 访问类型 0x0 R/W 组合增益寄存器 通道3失调高位字节寄存器 地址： 0x2E；复位： 0x00；名称：CH3_OFFSET_UPPER_BYTE 表81. CH3_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH3_OFFSET_ALL[23:16] 通道0 全部 通道3失调中间字节寄存器 地址： 0x2F；复位： 0x00；名称：CH3_OFFSET_MID_BYTE 表82. CH3_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH3_OFFSET_ALL[15:8] 通道3失调低位字节寄存器 地址： 0x30；复位： 0x00；名称：CH3_OFFSET_LOWER_BYTE 表83. CH3_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH3_OFFSET_ALL[7:0] 通道0 全部 通道3增益高位字节寄存器 地址： 0x31；复位： 0x00；名称：CH3_GAIN_UPPER_BYTE Rev. PrD | Page 67 of 86 AD7779 表84. CH3_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH3_GAIN ALL[23:16] 组合增益寄存器 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道3增益中间字节寄存器 地址： 0x32；复位： 0x00；名称： CH3_GAIN_MID_BYTE 表85. CH3_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH3_GAIN ALL[15:8] 组合增益寄存器 通道3增益低位字节寄存器 地址： 0x33；复位： 0x00；名称： CH3_GAIN_LOWER_BYTE 表86. CH3_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH3_GAIN ALL[7:0] 组合增益寄存器 通道4失调高位字节寄存器 地址： 0x34；复位： 0x00；名称： CH4_OFFSET_UPPER_BYTE 表87. CH4_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH4_OFFSET_ALL[23:16] 通道0 全部 通道4失调中间字节寄存器 地址： 0x35；复位： 0x00；名称： CH4_OFFSET_MID_BYTE 表88. CH4_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH4_OFFSET_ALL[15:8] 描述 复位 访问类型 通道0 全部 0x0 R/W Rev. PrD | Page 68 of 86 AD7779 通道4失调低位字节寄存器 地址： 0x36；复位： 0x00；名称：CH4_OFFSET_LOWER_BYTE 表89. CH4_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH4_OFFSET_ALL[7:0] 通道0 全部 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道4增益高位字节寄存器 地址： 0x37；复位： 0x00；名称：CH4_GAIN_UPPER_BYTE 表90. CH4_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH4_GAIN ALL[23:16] 组合增益寄存器 通道4增益中间字节寄存器 地址： 0x38；复位： 0x00；名称：CH4_GAIN_MID_BYTE 表91. CH4_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH4_GAIN ALL[15:8] 组合增益寄存器 通道4增益低位字节寄存器 地址： 0x39；复位： 0x00；名称：CH4_GAIN_LOWER_BYTE 表92. CH4_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH4_GAIN ALL[7:0] 组合增益寄存器 Rev. PrD | Page 69 of 86 复位 访问类型 0x0 R/W AD7779 通道5失调高位字节寄存器 地址： 0x3A；复位： 0x00；名称： CH5_OFFSET_UPPER_BYTE 表93. CH5_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH5_OFFSET_ALL[23:16] 复位 访问类型 0x0 R/W 描述 复位 访问类型 通道0 全部 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道0 全部 通道5失调中间字节寄存器 地址： 0x3B；复位： 0x00；名称： CH5_OFFSET_MID_BYTE 表94. CH5_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 [7:0] CH5_OFFSET_ALL[15:8] 通道5失调低位字节寄存器 地址： 0x3C；复位： 0x00；名称： CH5_OFFSET_LOWER_BYTE 表95. CH5_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH5_OFFSET_ALL[7:0] 通道0 全部 通道5增益高位字节寄存器 地址： 0x3D；复位： 0x00；名称： CH5_GAIN_UPPER_BYTE 表96. CH5_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH5_GAIN ALL[23:16] 组合增益寄存器 通道5增益中间字节寄存器 地址： 0x3E；复位： 0x00；名称： CH5_GAIN_MID_BYTE Rev. PrD | Page 70 of 86 AD7779 表97. CH5_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH5_GAIN ALL[15:8] 组合增益寄存器 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道5增益低位字节寄存器 地址： 0x3F；复位： 0x00；名称： CH5_GAIN_LOWER_BYTE 表98. CH5_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH5_GAIN ALL[7:0] 组合增益寄存器 通道6失调高位字节寄存器 地址： 0x40；复位： 0x00；名称： CH6_OFFSET_UPPER_BYTE 表99. CH6_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_OFFSET_ALL[23:16] 通道0 全部 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道6失调中间字节寄存器 地址： 0x41；复位： 0x00；名称： CH6_OFFSET_MID_BYTE 表100. CH6_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_OFFSET_ALL[15:8] 通道0 全部 通道6失调低位字节寄存器 地址： 0x42；复位： 0x00；名称： CH6_OFFSET_LOWER_BYTE 表101. CH6_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_OFFSET_ALL[7:0] 通道0 全部 Rev. PrD | Page 71 of 86 AD7779 通道6增益高位字节寄存器 地址： 0x43；复位： 0x00；名称： CH6_GAIN_UPPER_BYTE 表102. CH6_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_GAIN ALL[23:16] 组合增益寄存器 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道6增益中间字节寄存器 地址： 0x44；复位： 0x00；名称： CH6_GAIN_MID_BYTE 表103. CH6_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_GAIN ALL[15:8] 组合增益寄存器 通道6增益低位字节寄存器 地址： 0x45；复位： 0x00；名称： CH6_GAIN_LOWER_BYTE 表104. CH6_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH6_GAIN ALL[7:0] 组合增益寄存器 通道7失调高位字节寄存器 地址： 0x46；复位： 0x00；名称： CH7_OFFSET_UPPER_BYTE 表105. CH7_OFFSET_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_OFFSET_ALL[23:16] 通道0 全部 Rev. PrD | Page 72 of 86 复位 访问类型 0x0 R/W AD7779 通道7失调中间字节寄存器 地址： 0x47；复位： 0x00；名称： CH7_OFFSET_MID_BYTE 表106. CH7_OFFSET_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_OFFSET_ALL[15:8] 通道0 全部 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 复位 访问类型 0x0 R/W 通道7失调低位字节寄存器 地址： 0x48；复位： 0x00；名称： CH7_OFFSET_LOWER_BYTE 表107. CH7_OFFSET_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_OFFSET_ALL[7:0] 通道0 全部 通道7增益高位字节寄存器 地址： 0x49；复位： 0x00；名称： CH7_GAIN_UPPER_BYTE 表108. CH7_GAIN_UPPER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_GAIN ALL[23:16] 组合增益寄存器 通道7增益中间字节寄存器 地址： 0x4A；复位： 0x00；名称： CH7_GAIN_MID_BYTE 表109. CH7_GAIN_MID_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_GAIN ALL[15:8] 组合增益寄存器 Rev. PrD | Page 73 of 86 AD7779 通道7增益低位字节寄存器 地址： 0x4B；复位： 0x00；名称： CH7_GAIN_LOWER_BYTE 表110. CH7_GAIN_LOWER_BYTE的位功能描述 位 位名称 设置 描述 [7:0] CH7_GAIN ALL[7:0] 组合增益寄存器 复位 访问类型 0x0 R/W 通道0状态寄存器 地址： 0x4C；复位： 0x00；名称： CH0_ERR_REG 表111. CH0_ERR_REG的位功能描述 位 位名称 设置 描述 复位 访问类型 4 CH0_ERR_AINM_UV CH0 – AINM欠压错误 0x0 R 3 CH0_ERR_AINM_OV CH0 – AINM过压错误 0x0 R 2 CH0_ERR_AINP_UV CH0 – AINP欠压错误 0x0 R 1 CH0_ERR_AINP_OV CH0 – AINP过压错误 0x0 R 0 CH0_ERR_REF_DET CH0 – 基准电压源检测错误 0x0 R 描述 复位 访问类型 通道1状态寄存器 地址： 0x4D；复位： 0x00；名称： CH1_ERR_REG 表112. CH1_ERR_REG的位功能描述 位 位名称 设置 4 CH1_ERR_AINM_UV CH1 – AINM欠压错误 0x0 R 3 CH1_ERR_AINM_OV CH1 – AINM过压错误 0x0 R 2 CH1_ERR_AINP_UV CH1 – AINP欠压错误 0x0 R 1 CH1_ERR_AINP_OV CH1 – AINP过压错误 0x0 R 0 CH1_ERR_REF_DET CH1 – 基准电压源检测错误 0x0 R Rev. PrD | Page 74 of 86 AD7779 通道2状态寄存器 地址： 0x4E；复位： 0x00；名称： CH2_ERR_REG 表113. CH2_ERR_REG的位功能描述 位 位名称 设置 描述 复位 访问类型 4 CH2_ERR_AINM_UV CH2 – AINM欠压错误 0x0 R 3 CH2_ERR_AINM_OV CH2 – AINM过压错误 0x0 R 2 CH2_ERR_AINP_UV CH2 – AINP欠压错误 0x0 R 1 CH2_ERR_AINP_OV CH2 – AINP过压错误 0x0 R 0 CH2_ERR_REF_DET CH2 – 基准电压源检测错误 0x0 R 描述 复位 访问类型 通道3状态寄存器 地址： 0x4F；复位： 0x00；名称： CH3_ERR_REG 表114. CH3_ERR_REG的位功能描述 位 位名称 设置 4 CH3_ERR_AINM_UV CH3 – AINM欠压错误 0x0 R 3 CH3_ERR_AINM_OV CH3 – AINM过压错误 0x0 R 2 CH3_ERR_AINP_UV CH3 – AINP欠压错误 0x0 R 1 CH3_ERR_AINP_OV CH3 – AINP过压错误 0x0 R 0 CH3_ERR_REF_DET CH3 – 基准电压源检测错误 0x0 R 通道4状态寄存器 地址： 0x50；复位： 0x00；名称： CH4_ERR_REG Rev. PrD | Page 75 of 86 AD7779 表115. CH4_ERR_REG的位功能描述 位 位名称 设置 描述 复位 访问类型 4 CH4_ERR_AINM_UV CH4 – AINM欠压错误 0x0 R 3 CH4_ERR_AINM_OV CH4 – AINM过压错误 0x0 R 2 CH4_ERR_AINP_UV CH4 – AINP欠压错误 0x0 R 1 CH4_ERR_AINP_OV CH4 – AINP过压错误 0x0 R 0 CH4_ERR_REF_DET CH4 – 基准电压源检测错误 0x0 R 描述 复位 访问类型 通道5状态寄存器 地址： 0x51；复位： 0x00；名称： CH5_ERR_REG 表116. CH5_ERR_REG的位功能描述 位 位名称 设置 4 CH5_ERR_AINM_UV CH5 – AINM欠压错误 0x0 R 3 CH5_ERR_AINM_OV CH5 – AINM过压错误 0x0 R 2 CH5_ERR_AINP_UV CH5 – AINP欠压错误 0x0 R 1 CH5_ERR_AINP_OV CH5 – AINP过压错误 0x0 R 0 CH5_ERR_REF_DET CH5 – 基准电压源检测错误 0x0 R 描述 复位 访问类型 通道6状态寄存器 地址： 0x52；复位： 0x00；名称： CH6_ERR_REG 表117. CH6_ERR_REG的位功能描述 位 位名称 设置 4 CH6_ERR_AINM_UV CH6 – AINM欠压错误 0x0 R 3 CH6_ERR_AINM_OV CH6 – AINM过压错误 0x0 R 2 CH6_ERR_AINP_UV CH6 – AINP欠压错误 0x0 R 1 CH6_ERR_AINP_OV CH6 – AINP过压错误 0x0 R 0 CH6_ERR_REF_DET CH6 – 基准电压源检测错误 0x0 R Rev. PrD | Page 76 of 86 AD7779 通道7状态寄存器 地址： 0x53；复位： 0x00；名称： CH7_ERR_REG 表118. CH7_ERR_REG的位功能描述 位 位名称 设置 描述 复位 访问类型 4 CH7_ERR_AINM_UV CH7 – AINM欠压错误 0x0 R 3 CH7_ERR_AINM_OV CH7 – AINM过压错误 0x0 R 2 CH7_ERR_AINP_UV CH7 – AINP欠压错误 0x0 R 1 CH7_ERR_AINP_OV CH7 – AINP过压错误 0x0 R 0 CH7_ERR_REF_DET CH7 – 基准电压源检测错误 0x0 R 描述 复位 访问类型 通道0/1 DSP错误寄存器 地址： 0x54；复位： 0x00；名称： CH0_1_SAT_ERR 表119. CH0_1_SAT_ERR的位功能描述 位 位名称 设置 5 CH1_ERR_MOD_SAT CH1 – MOD饱和错误。调制器输出饱和：如果调制器输出20个 连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 4 CH1_ERR_FILTER_SAT CH1 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 3 CH1_ERR_OUTPUT_SAT CH1 – ADC转换错误。检测到的ADC转换错误无法关闭。以 下两种情况会出现转换错误：1: 转换结果箝位至正满量程 2： 转换结果箝位至负满量程 0x0 R Rev. PrD | Page 77 of 86 AD7779 位 位名称 2 设置 描述 复位 访问类型 CH0_ERR_MOD_SAT CH0 – MOD饱和错误。调制器输出饱和：如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 1 CH0_ERR_FILTER_SAT CH0 – 滤波器输出饱和。ADC滤波器输出饱和： 该位指示 滤波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 0 CH0_ERR_OUTPUT_SAT CH0 – ADC转换错误。 检测到的ADC转换错误无法关闭。 以下两种情况会出现转换错误：1：转换结果箝位至正满量 程 2：转换结果箝位至负满量程 0x0 R 描述 复位 访问类型 通道2/3 DSP错误寄存器 地址： 0x55；复位： 0x00；名称： CH2_3_SAT_ERR 表120. CH2_3_SAT_ERR的位功能描述 位 位名称 设置 5 CH3_ERR_MOD_SAT CH3 – MOD饱和错误。调制器输出饱和：如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 4 CH3_ERR_FILTER_SAT CH3 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 3 CH3_ERR_OUTPUT_SAT CH3 – ADC转换错误。检测到的ADC转换错误无法关闭。 以下两种情况会出现转换错误：1：转换结果箝位至正满量 程 2：转换结果箝位至负满量程 0x0 R 2 CH2_ERR_MOD_SAT CH2 – MOD饱和错误。调制器输出饱和：如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 1 CH2_ERR_FILTER_SAT CH2 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 0 CH2_ERR_OUTPUT_SAT CH2 – ADC转换错误。检测到的ADC转换错误无法关闭。 以下两种情况会出现转换错误：1：转换结果箝位至正满量 程 2： 转换结果箝位至负满量程 0x0 R Rev. PrD | Page 78 of 86 AD7779 通道4/5 DSP错误寄存器 地址： 0x56；复位： 0x00；名称： CH4_5_SAT_ERR 表121. CH4_5_SAT_ERR的位功能描述 位 位名称 设置 描述 复位 访问类型 5 CH5_ERR_MOD_SAT CH5 – MOD饱和错误。调制器输出饱和：如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 4 CH5_ERR_FILTER_SAT CH5 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 3 CH5_ERR_OUTPUT_SAT CH5 – ADC转换错误。 检测到的ADC转换错误无法关闭。 以下两种情况会出现转换错误：1：转换结果箝位至正满 量程 2： 转换结果箝位至负满量程 0x0 R 2 CH4_ERR_MOD_SAT 0x0 R 1 CH4_ERR_FILTER_SAT CH4 – MOD饱和错误。调制器输出饱和：如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 CH4 – 滤波器输出饱和。 ADC滤波器输出饱和：该位指示 滤波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 0 CH4_ERR_OUTPUT_SAT CH4 – ADC转换错误。 检测到的ADC转换错误无法关闭。 以下两种情况会出现转换错误：1：转换结果箝位至正满 量程 2：转换结果箝位至负满量程 0x0 R 通道6/7 DSP错误寄存器 地址： 0x57；复位： 0x00；名称： CH6_7_SAT_ERR Rev. PrD | Page 79 of 86 AD7779 表122. CH6_7_SAT_ERR的位功能描述 位 位名称 设置 描述 复位 访问类型 5 CH7_ERR_MOD_SAT CH7 – MOD饱和错误。 调制器输出饱和： 如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 4 CH7_ERR_FILTER_SAT CH7 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 3 CH7_ERR_OUTPUT_SAT CH7 – ADC转换错误。检测到的ADC转换错误无法关闭。以 下两种情况会出现转换错误：1：转换结果箝位至正满量程 2： 转换结果箝位至负满量程 0x0 R 2 CH6_ERR_MOD_SAT CH6 – MOD饱和错误。 调制器输出饱和： 如果调制器输出 20个连续1或0，则该位置位，表示一次调制器饱和事件 0x0 R 1 CH6_ERR_FILTER_SAT CH6 – 滤波器输出饱和。ADC滤波器输出饱和：该位指示滤 波器在信号施加了增益和失调校准之后，是否发生了饱和 0x0 R 0 CH6_ERR_OUTPUT_SAT CH6 – ADC转换错误。 检测到的ADC转换错误无法关闭。以 下两种情况会出现转换错误：1：转换结果箝位至正满量程 2：转换结果箝位至负满量程 0x0 R 通道0-7错误寄存器使能寄存器 地址： 0x58；复位： 0xFE；名称： CHX_ERR_REG_EN 表123. CHX_ERR_REG_EN的位功能描述 位 位名称 设置 描述 复位 访问类型 7 OUTPUT_SAT_TEST_EN ADC转换错误测试使能 0x1 R/W 6 FILTER_SAT_TEST_EN MOD饱和错误使能 0x1 R/W 5 MOD_SAT_TEST_EN 调制器饱和错误标志使能 0x1 R/W 4 AINM_UV_TEST_EN AINM欠压测试使能 0x1 R/W 3 AINM_OV_TEST_EN AINM过压测试使能 0x1 R/W 2 AINP_UV_TEST_EN AINP欠压测试使能 0x1 R/W 1 AINP_OV_TEST_EN AINP过压测试使能 0x1 R/W 0 REF_DET_TEST_EN 基准电压源测试使能 0x0 R/W Rev. PrD | Page 80 of 86 AD7779 通用错误寄存器1 地址： 0x59；复位： 0x00；名称： GEN_ERR_REG_1 表124. GEN_ERR_REG_1的位功能描述 位 位名称 设置 描述 复位 访问类型 5 MEMMAP_CRC_ERR MemMap CRC错误。MemMap CRC错误 – MEMMAP的 CRC重新计算，并与“黄金”CRC比较。 0x0 R 4 ROM_CRC_ERR ROM CRC错误。ROM CRC错误 – 上电时，ROM 内容 复制到影子寄存器。从ROM 模块中移除偏压。使用CRC 校验验证ROM 内容和影子寄存器。 0x0 R 3 SPI_CLK_COUNT_ERR SPI时钟计数器错误。SPI时钟计数器错误 – 当CS为低电 平时，计数SCLK时钟。 必须为16/24/32。 0x0 R 2 SPI_INVALID_READ_ERR SPI无效读取地址。SPI无效读取地址 – 主机试图从无效 地址读取。 0x0 R 1 SPI_INVALID_WRITE_ERR SPI无效写入地址。SPI无效写入地址 – 主机试图写入无 效地址。 0x0 R 0 SPI_CRC_ERR SPI CRC错误。SPI CRC错误 – SPI读取和写入时8位CRC 上的错误。 0x0 R 通用错误寄存器1使能 地址： 0x5A；复位： 0x3E；名称： GEN_ERR_REG_1_EN 表125. GEN_ERR_REG_1_EN的位功能描述 位 位名称 设置 描述 复位 访问类型 5 MEMMAP_CRC_TEST_EN MemMap CRC错误使能 0x1 R/W 4 ROM_CRC_TEST_EN ROM CRC测试使能 0x1 R/W 3 SPI_CLK_COUNT_TEST_EN SPI时钟计数器测试使能 0x1 R/W 2 SPI_INVALID_READ_TEST_EN SPI无效读取地址测试使能 0x1 R/W 1 SPI_INVALID_WRITE_TEST_EN SPI无效写入地址测试使能 0x1 R/W 0 SPI_CRC_TEST_EN SPI CRC错误测试使能 0x0 R/W Rev. PrD | Page 81 of 86 AD7779 通用错误寄存器2 地址： 0x5B；复位： 0x00；名称： GEN_ERR_REG_2 表126. GEN_ERR_REG_2的位功能描述 位 位名称 设置 描述 复位 访问类型 5 RESET_DETECTED 检测到复位。检测到复位 0x0 R 4 EXT_MCLK_SWITCH_ERR 时钟未切换。时钟未切换 0x0 R 2 ALDO1_PSM_ERR ALDO1电源错误。ALDO1电源错误 0x0 R 1 ALDO2_PSM_ERR ALDO2电源错误。ALDO2电源错误 0x0 R 0 DLDO_PSM_ERR DLDO电源错误。DLDO电源错误 0x0 R 描述 复位 访问类型 通用错误寄存器2使能 地址： 0x5C；复位： 0x3C；名称： GEN_ERR_REG_2_EN 表127. GEN_ERR_REG_2_EN的位功能描述 位 位名称 设置 5 RESET_DETECT_EN 复位检测使能 0x1 R/W 4 EXT_MCLK_SWITCH_TEST_EN 时钟未切换 – 禁用检测 0x1 R/W [3:2] LDO PSM测试使能 LDO PSM测试使能 0x3 R/W 0 00 – 未使能电源监控器测试。 1 10 01 – 在ALDO1和ALDO2上运行电源监控器测试。 10 – 在DLDO上运行电源监控器测试。 11 11 – 在所有LDO上运行电源监控器测试。 Rev. PrD | Page 82 of 86 AD7779 位 位名称 [1:0] LDO_PSM_TRIP_TEST_EN 设置 描述 复位 访问类型 LDO PSM跳变错误使能 0x0 R/W 复位 访问类型 0 00 – 未使能跳变检测测试。 1 01 – 在ALDO1上运行跳变检测测试。 10 10 – 在ALDO2上运行跳变检测测试。 11 11 – 在DLDO上运行跳变检测测试。 错误状态寄存器1 地址： 0x5D；复位： 0x00；名称： STATUS_REG_1 表128. STATUS_REG_1的位功能描述 位 位名称 设置 描述 5 CHIP_ERROR 如果任何错误位为高电平，则设为高电平。 如果任何错误位为高电平，则设为高电平 0x0 R 4 ERR_LOC_CH4 通道4错误寄存器指示激活的错误。通道4错误寄存器指示激活的错误 0x0 R 3 ERR_LOC_CH3 通道3错误寄存器指示激活的错误。通道3错误寄存器指示激活的错误 0x0 R 2 ERR_LOC_CH2 通道2错误寄存器指示激活的错误。通道2错误寄存器指示激活的错误 0x0 R 1 ERR_LOC_CH1 通道1错误寄存器指示激活的错误。通道1错误寄存器指示激活的错误 0x0 R 0 ERR_LOC_CH0 通道0错误寄存器指示激活的错误。通道0错误寄存器指示激活的错误 0x0 R 错误状态寄存器2 地址： 0x5E；复位： 0x00；名称： STATUS_REG_2 Rev. PrD | Page 83 of 86 AD7779 表129. STATUS_REG_2的位功能描述 位 位名称 设置 描述 复位 访问类型 0x0 R 0x0 R 5 CHIP_ERROR 4 ERR_LOC_GEN2 如果任何错误位为高电平，则设为高电平。 如果任何错误位为高电平，则设为高电平 错误的寄存器位置。错误的寄存器位置 3 ERR_LOC_GEN1 错误的寄存器位置。错误的寄存器位置 0x0 R 2 ERR_LOC_CH7 错误的寄存器位置。错误的寄存器位置 0x0 R 1 ERR_LOC_CH6 通道0错误寄存器指示激活的错误。 错误的寄存器位置 0x0 R 0 ERR_LOC_CH5 通道0错误寄存器指示激活的错误。 错误的寄存器位置 0x0 R 错误状态寄存器3 地址： 0x5F；复位： 0x00；名称： STATUS_REG_3 表130. STATUS_REG_3的位功能描述 位 位名称 设置 描述 复位 访问类型 如果任何错误位为高电平，则设为高电平。表示该寄存器中 存在错误 熔丝初始化完成。器件上电且熔丝复制之后，INIT完成位置位。 0x0 R 0x0 R ERR_LOC_SAT_CH6_7 通道0错误寄存器指示激活的错误。如果任意通道上发生了饱 和事件，则该位置位 0x0 R 2 ERR_LOC_SAT_CH4_5 通道0错误寄存器指示激活的错误。如果任意通道上发生了饱 和事件，则该位置位 0x0 R 1 ERR_LOC_SAT_CH2_3 通道0错误寄存器指示激活的错误。如果任意通道上发生了饱 和事件，则该位置位 0x0 R 0 ERR_LOC_SAT_CH0_1 通道0错误寄存器指示激活的错误。如果任意通道上发生了饱 和事件，则该位置位 0x0 R 5 CHIP_ERROR 4 INIT_COMPLETE 3 抽取速率(N) MSB寄存器 地址： 0x60；复位： 0x00；名称： SRC_N_MSB 表131. SRC_N_MSB的位功能描述 位 位名称 设置 [3:0] SRC_N_ALL[11:8] 描述 复位 访问类型 SRC N已组合 0x0 R/W Rev. PrD | Page 84 of 86 AD7779 抽取速率(N) LSB寄存器 地址： 0x61；复位： 0x80；名称： SRC_N_LSB 表132. SRC_N_LSB的位功能描述 位 位名称 设置 [7:0] SRC_N_ALL[7:0] 描述 复位 访问类型 SRC N 组合 0x0 R/W 抽取速率(IF) MSB寄存器 地址： 0x62；复位： 0x00；名称： SRC_IF_MSB 表133. SRC_IF_MSB的位功能描述 位 位名称 设置 [7:0] SRC_IF_ALL[15:8] 描述 复位 访问类型 SRC IF 全部 0x0 R/W 抽取速率(IF) LSB寄存器 地址： 0x63；复位： 0x00；名称： SRC_IF_LSB 表134. SRC_IF_LSB的位功能描述 位 位名称 设置 [7:0] SRC_IF_ALL[7:0] 描述 复位 访问类型 SRC IF 全部 0x0 R/W SRC加载源和加载更新寄存器 地址： 0x64；复位： 0x00；名称： SRC_UPDATE 表135. SRC_UPDATE的位功能描述 位 位名称 设置 描述 复位 访问类型 7 SRC_LOAD_SOURCE 选择SRC更新加载选项。0= 软件，1= GPIO 0x0 R/W 0 SRC_LOAD_UPDATE 置位该位可将SRC寄存器加载至SRC 0x0 R/W Rev. PrD | Page 85 of 86 AD7779 外形尺寸 0.30 0.25 0.18 49 64 48 0.50 BSC EXPOSED PAD TOP VIEW 0.80 0.75 0.70 16 32 17 BOTTOM VIEW 7.50 REF 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.203 REF PKG-004396 SEATING PLANE PIN 1 INDICATOR 7.70 7.60 SQ 7.50 33 0.45 0.40 0.35 1 COMPLIANT TO JEDEC STANDARDS MO-220-WMMD 0.20 MIN 02-12-2014-A PIN 1 INDICATOR 9.10 9.00 SQ 8.90 图37. 封装图 订购指南 型号 AD7779 温度范围 −40°C至+105°C 封装描述 64引脚 LFCSP ©2015 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. PR13295sc-0-10/15(PrD) Rev. PrD | Page 86 of 86 封装选项 64-LFCSP-15