MSOP/QFNパッケージ採用の 1.33 MSPS、10.5 mW、18ビットPulSAR ADC AD7984 特長 アプリケーション図 ノーミス・コードの 18 ビット分解能 スループット: 1.33 MSPS 低消費電力: 1.33 MSPS で 10.5 mW INL: 最大±2.25 LSB ダイナミック・レンジ: 99.7 dB (typ) 真の差動アナログ入力範囲: ±VREF VREF = 2.9 V～5.0 V で 0 V～VREF 任意の入力範囲使用が可能 ADA4941の使用による容易な駆動 パイプライン遅延なし 1.8 V/2.5 V/3 V/5 V ロジック・インターフェースによる単電源 2.5 V 動作 シリアル・インターフェース: SPI/QSPI™/MICROWIRE™/DSP 互換 複数 ADC のディジーチェーン接続とビジー表示 MSOP-8 サイズの 10 ピン MSOP または SOT-23 サイズの 10 ピ ン 3 mm × 3 mm QFN (LFCSP)パッケージを採用 図1. 概要 AD7984 は、単電源(VDD)で動作する 18 ビット逐次比較型 A/D コンバータ(ADC)です。低消費電力高速 18 ビット・サン プリングの ADC と多機能シリアル・インターフェース・ポ ートを内蔵しています。IN+ピンと IN-ピンとの間の電位差を CNV の立ち上がりエッジでサンプルします。これらのピンの 電圧は、0 V～VREF で逆相に振れます。リファレンス電圧 (REF)は外部から与えられ、電源電圧 VDD から独立して設定 することができます。 アプリケーション バッテリ駆動の装置 データ･アクイジション･システム 医用計測機器 地震データ・アクイジション・システム また、SPI 互換のシリアル・インターフェースには、SDI 入力 を使って、複数の ADC を 3 線式バスによりディジーチェーン 接続する機能があります。さらにオプションとしてビジーを 表示することもできます。別電源 VIO を使って、1.8 V、2.5 V、 3 V、または 5 V ロジックとインターフェースすることができ ます。 AD7984 は、10 ピン MSOP または 10 ピン QFN (LFCSP)を採 用し、動作は−40°C～+85°C で規定されています。 表1.MSOP、QFN (LFCSP)の 14/16/18 ビット PulSAR® ADC Type 100 kSPS 250 kSPS 400 kSPS to 500 kSPS 14-Bit 16-Bit AD7940 AD7680 AD7683 AD7684 AD7942 AD7685 AD7687 AD7694 AD76911 AD7946 AD7686 AD7688 AD7693 AD7690 18-Bit 1 ≥1000 kSPS ADC Driver AD7980 AD7983 ADA4941-x ADA4841-x AD7982 AD7984 ADA4941-x ADA4841-x ピン・コンパチブル。 Rev. 0 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照くださ い。 ©2007 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868 本 AD7984 目次 特長 ................................................................................................. 1 ドライバ・アンプの選択 ........................................................ 14 アプリケーション .......................................................................... 1 シングル/差動ドライバ........................................................... 15 アプリケーション図 ...................................................................... 1 リファレンス電圧入力 ............................................................ 15 概要 ................................................................................................. 1 電源 ........................................................................................... 15 改訂履歴.......................................................................................... 2 デジタル・インターフェース ................................................ 16 仕様 ................................................................................................. 3 CS モード 3 線式、ビジー表示なし ...................................... 17 タイミング仕様.......................................................................... 5 CS モード 3 線式、ビジー表示あり ...................................... 18 絶対最大定格 .................................................................................. 6 CS モード 4 線式、ビジー表示なし ...................................... 19 ESD の注意 ................................................................................. 6 CS モード 4 線式、ビジー表示あり ...................................... 20 ピン配置およびピン機能説明 ...................................................... 7 チェーン・モード、ビジー表示あり .................................... 21 代表的な性能特性 .......................................................................... 8 チェーン・モード、ビジー表示あり .................................... 22 用語 ............................................................................................... 11 アプリケーション情報 ................................................................ 23 動作原理........................................................................................ 12 レイアウト ............................................................................... 23 回路説明 ................................................................................... 12 AD7984 の性能評価 ................................................................. 23 コンバータの動作 .................................................................... 12 外形寸法........................................................................................ 24 代表的な接続図........................................................................ 13 オーダー・ガイド.................................................................... 24 アナログ入力............................................................................ 14 改訂履歴 11/07—Revision 0: Initial Version Rev. 0 － 2/24 － AD7984 仕様 特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、REF = 5 V、TA = −40°C～+85°C。 表2. Parameter Conditions Min RESOLUTION ANALOG INPUT Voltage Range Absolute Input Voltage Common-Mode Input Range Analog Input CMRR Leakage Current at 25°C Input Impedance IN+ − IN− IN+, IN− IN+, IN− fIN = 450 kHz Acquisition phase Max −VREF −0.1 VREF × 0.475 +VREF VREF + 0.1 VREF × 0.525 18 −1 −2.25 +1.5 +2.25 VDD = 2.5 V 5% THROUGHPUT Conversion Rate Transient Response Full-scale step AC ACCURACY Dynamic Range Signal-to-Noise, SNR Spurious-Free Dynamic Range, SFDR Total Harmonic Distortion4, THD Signal-to-(Noise + Distortion), SINAD VREF = 5 V fIN = 1 kHz, VREF = 5 V, TA = 25°C fIN = 10 kHz fIN = 10 kHz fIN = 10 kHz, VREF = 5 V, TA = 25°C −0.075 −700 0.95 ±0.022 −0.6 ±100 0.3 90 0 96.5 Unit Bits VREF × 0.5 67 200 See the Analog Inputs section ACCURACY No Missing Codes Differential Linearity Error Integral Linearity Error Transition Noise Gain Error, TMIN to TMAX3 Gain Error Temperature Drift Zero Error, TMIN to TMAX3 Zero Temperature Drift Power Supply Sensitivity 1 Typ 18 +0.075 +700 1.33 290 99.7 98.5 112.5 −110.5 98 V V V dB1 nA Bits LSB2 LSB2 LSB2 % of FS ppm/°C µV ppm/°C dB1 MSPS ns dB1 dB1 dB1 dB1 dB1 デシベル値で表すすべての仕様はフル・スケール入力 FSR を基準とし、特に指定がない限り、フル・スケールより 0.5 dB 低い入力信号を使ってテス ト。 2 LSB は最下位ビットを意味します。入力範囲が±5 V の場合、1LSB = 38.15μV。 3 用語の節を参照してください。これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンス電圧の誤差成分は含まれません。 4 fIN = 1 kHz で出荷テストしています。 Rev. 0 － 3/24 － AD7984 特に指定がない限り、VDD = 2.5 V、VIO = 2.3 V～5.5 V、REF = 5 V、TA = −40°C～+85°C。 表3. Parameter REFERENCE Voltage Range Load Current Conditions Min VIO > 3 V VIO > 3 V VIO ≤ 3 V VIO ≤ 3 V POWER SUPPLIES VDD VIO VIO Range Standby Current1, 2 Power Dissipation Energy per Conversion TEMPERATURE RANGE3 Specified Performance 5.1 520 V µA 10 2 MHz ns 2.375 2.3 1.8 Specified performance VDD and VIO = 2.5 V 1.33 MSPS throughput すべてのデジタル入力を必要に応じて VIO または GND に接続。 アクイジション・フェーズ時。 3 拡張温度範囲については当社営業にご相談ください。 2.5 1.1 10.5 7.9 TMIN to TMAX 2 +0.3 × VIO VIO + 0.3 +0.1 × VIO VIO + 0.3 +1 +1 Serial 18 bits, twos complement Conversion results available immediately after completed conversion 0.4 VIO − 0.3 ISINK = +500 µA ISOURCE = −500 µA 1 Rev. 0 Unit –0.3 0.7 × VIO –0.3 0.9 × VIO −1 −1 DIGITAL OUTPUTS Data Format Pipeline Delay VOL VOH Max 2.9 1.33 MSPS SAMPLING DYNAMICS −3 dB Input Bandwidth Aperture Delay DIGITAL INPUTS Logic Levels VIL VIH VIL VIH IIL IIH Typ −40 － 4/24 － 2.625 5.5 5.5 14 +85 V V V V µA µA V V V V V mA mW nJ/sample °C AD7984 タイミング仕様 特に指定がない限り、TA = −40°C～+85°C、VDD = 2.37 V～2.63 V、VIO = 2.3 V～5.5 V1。 表4. Parameter Symbol Min Conversion Time: CNV Rising Edge to Data Available Acquisition Time Time Between Conversions CNV Pulse Width (CS Mode) tCONV tACQ tCYC tCNVH 300 250 750 10 SCK Period (CS Mode) tSCK VIO Above 4.5 V VIO Above 3 V VIO Above 2.7 V VIO Above 2.3 V SCK Period (Chain Mode) VIO Above 4.5 V VIO Above 3 V VIO Above 2.7 V VIO Above 2.3 V SCK Low Time SCK High Time SCK Falling Edge to Data Remains Valid SCK Falling Edge to Data Valid Delay VIO Above 4.5 V VIO Above 3 V VIO Above 2.7 V VIO Above 2.3 V CNV or SDI Low to SDO D15 MSB Valid (CS Mode) Typ Max Unit 500 ns ns ns ns 10.5 12 13 15 ns ns ns ns 11.5 13 14 16 4.5 4.5 3 ns ns ns ns ns ns ns tSCK tSCKL tSCKH tHSDO tDSDO 9.5 11 12 14 ns ns ns ns 10 15 20 ns ns ns tEN VIO Above 3 V VIO Above 2.3 V CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode) tDIS SDI Valid Setup Time from CNV Rising Edge SDI Valid Hold Time from CNV Rising Edge (CS Mode) tSSDICNV tHSDICNV 5 2 ns ns SDI Valid Hold Time from CNV Rising Edge (Chain Mode) SCK Valid Setup Time from CNV Rising Edge (Chain Mode) SCK Valid Hold Time from CNV Rising Edge (Chain Mode) SDI Valid Setup Time from SCK Falling Edge (Chain Mode) SDI Valid Hold Time from SCK Falling Edge (Chain Mode) SDI High to SDO High (Chain Mode with Busy Indicator) tHSDICNV tSSCKCNV tHSCKCNV tSSDISCK tHSDISCK tDSDOSDI 0 5 5 2 3 ns ns ns ns ns ns 負荷条件については図 2 と図 3 を参照してください。 500µA IOL Y% VIO1 X% VIO1 tDELAY 1.4V TO SDO CL 20pF IOH 1FOR 06973-002 500µA VIH2 VIL2 VIO ≤ 3.0V, X = 90, AND Y = 10; FOR VIO > 3.0V, X = 70, AND Y = 30. 2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS IH IL SPECIFICATIONS IN TABLE 3. 図2.デジタル・インターフェース・タイミングの負荷回路 Rev. 0 tDELAY VIH2 VIL2 図3.タイミング測定の電圧レベル － 5/24 － 06973-003 1 15 AD7984 絶対最大定格 表5. Parameter Analog Inputs IN+, IN− to GND1 Supply Voltage REF, VIO to GND VDD to GND VDD to VIO Digital Inputs to GND Digital Outputs to GND Storage Temperature Range Junction Temperature θJA Thermal Impedance 10-Lead MSOP 10-Lead QFN (LFCSP) θJC Thermal Impedance 10-Lead MSOP 10-Lead QFN (LFCSP) Lead Temperatures Vapor Phase (60 sec) Infrared (15 sec) 1 Rating −0.3 V to VREF + 0.3 V or ±130 mA −0.3 V to +6.0 V −0.3 V to +3.0 V +3 V to −6 V −0.3 V to VIO + 0.3 V −0.3 V to VIO + 0.3 V −65°C to +150°C 150°C 上記の絶対最大定格を超えるストレスを加えるとデバイスに 恒久的な損傷を与えることがあります。この規定はストレス 定格の規定のみを目的とするものであり、この仕様の動作の セクションに記載する規定値以上でのデバイス動作を定めた ものではありません。デバイスを長時間絶対最大定格状態に 置くとデバイスの信頼性に影響を与えます。 ESD の注意 ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。 200°C/W 48.7°C/W 44°C/W 2.96°C/W 215°C 220°C IN+と IN−については、アナログ入力のセクションを参照してくだ さい。 Rev. 0 － 6/24 － AD7984 ピン配置およびピン機能説明 IN+ 3 IN– 4 AD7984 9 SDI TOP VIEW (Not to Scale) 8 SCK GND 5 7 SDO 6 CNV REF 1 VDD 2 IN+ 3 IN– 4 GND 5 10 VIO AD7984 TOP VIEW (Not to Scale) 9 SDI 8 SCK 7 SDO 6 CNV 06973-005 10 VIO 06973-004 REF 1 VDD 2 図4.10 ピン MSOP のピン配置 図5.10 ピン QFN (LFCSP)のピン配置 表6.ピン機能の説明 ピン番 号 記号 タイ プ1 説明 1 REF AI リファレンス電圧入力。REF 範囲は 2.9 V～5.1 V。このピンは GND ピンを基準とするため、10 µF のコン デンサで GND ピンの近くにデカップリングする必要があります。 2 VDD P 電源。 3 IN+ AI 差動正アナログ入力。 4 IN− AI 差動負アナログ入力。 5 GND P 電源グラウンド。 6 CNV DI 変換入力。この入力は複数の機能を持っています。立ち上がりエッジで、変換が開始され、デバイスの インターフェース・モード(チェーン・モードまたはCSモード)が選択されます。CSモードでは、CNV が ロー・レベルのとき、SDO ピンがイネーブルされます。チェーン・モードでは、CNV がハイ・レベルの ときにデータを読み出す必要があります。 7 SDO DO シリアル・データ出力。変換結果がこのピンに出力されます。SCK に同期しています。 8 SCK DI シリアル・データ・クロック入力。デバイスが選択されたとき、変換結果がこのクロックでシフトアウ トされます。 9 SDI DI シリアル・データ入力。この入力は複数の機能を持っています。これらのビットは、次のように ADC の インターフェース・モードを設定します。 CNV の立ち上がりエッジ時に SDI がロー・レベルになると、チェーン・モードが選択されます。このモ ードでは、SDI はデータ入力として使用されて、複数の ADC の変換結果を 1 本の SDO ラインにディジー チェーン接続します。SDI のデジタル・データ・レベルが SDO に出力され、SCK の 18 サイクル分の遅延 が加わります。 CNV の立ち上がりエッジ時に SDI がハイ・レベルになると、CSモードが選択されます。このモードで は、SDI または CNV がロー・レベルのとき、シリアル出力信号をイネーブルすることができます。変換 が完了したとき SDI または CNV がロー・レベルの場合、ビジー・インジケータ機能がイネーブルされま す。 10 1 VIO P 入出力インターフェースのデジタル電源。公称では、ホスト・インターフェース(1.8 V、2.5 V、3 V、5 V)と同じ電源。 AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源。 Rev. 0 － 7/24 － AD7984 代表的な性能特性 VDD = 2.5 V、REF = 5.0 V、VIO = 3.3 V。 2.0 POSITIVE INL: +1.07LSB NEGATIVE INL: –0.73LSB 1.5 0.5 0.5 DNL (LSB) 1.0 0 –0.5 0 –0.5 –1.0 –1.5 –1.5 06973-032 –1.0 0 65536 131072 196608 –2.0 262144 0 65536 131072 CODE 図6.積分非直線性対コード 60k 60k 55354 31003 30k 20k 30k 20k 5992 0 0 0 7 326 1C 1D 1E 1F 20 21 22 23 24 16593 326 6 0 0 25 26 27 28 0 0 0 2 69 1D 1E 1F 20 1801 CODE IN HEX 24 25 26 27 0 0 28 29 99 98 97 SNR (dB) –60 23 100 SNR = 98.2dB THD = –110.6dB SFDR = 112.5dB SINAD = 98.0dB –40 22 図10.コード変化での DC 入力のヒストグラム fS = 1.33MSPS fIN = 10kHz –20 21 1378 37 CODE IN HEX 図7.コード中心での DC 入力のヒストグラム 0 14653 10k 5708 06973-041 10k –80 –100 –120 96 95 94 93 –140 92 06973-033 –160 0 100 200 300 400 500 06973-039 AMPLITUDE (dB of Full Scale) 48266 40k 32350 COUNTS COUNTS 48273 50k 40k 91 90 –10 600 FREQUENCY (kHz) –9 –8 –7 –6 –5 –4 –3 INPUT LEVEL (dB of Full Scale) 図8.FFT プロット Rev. 0 262144 図9.微分非直線性対コード 50k –180 196608 CODE 06973-042 INL (LSB) 1.0 –2.0 POSITIVE DNL: +0.63LSB NEGATIVE DNL: –0.34LSB 1.5 06973-038 2.0 図11.SNR 対入力レベル － 8/24 － –2 –1 0 AD7984 100 18 –100 17 –105 SNR 95 16 THD (dB) 90 ENOB (Bits) SNR, SINAD (dB) SINAD –110 ENOB 15 3.0 3.5 4.0 4.5 14 5.5 5.0 –120 2.5 06973-043 80 2.5 –115 REFERENCE VOLTAGE (V) 06973-045 85 3.0 3.5 4.0 4.5 5.0 5.5 REFERENCE VOLTAGE (V) 図12.SNR、SINAD、ENOB 対リファレンス電圧 図15.THD 対リファレンス電圧 100 –100 98 –105 THD (dB) SNR (dB) 96 94 –110 –115 –35 –15 5 25 45 65 85 –120 –55 105 06973-046 90 –55 06973-044 92 –35 –15 5 25 45 65 TEMPERATURE (°C) TEMPERATURE (°C) 図13.SNR の温度特性 図16.THD の温度特性 100 85 105 125 –80 –85 –90 THD (dB) 90 06973-034 –110 1 10 100 –115 1000 FREQUENCY (kHz) 1 10 100 FREQUENCY (kHz) 図14.SINAD の周波数特性 Rev. 0 –100 –105 85 80 –95 06973-040 SINAD (dB) 95 図17.THD の周波数特性 － 9/24 － 1000 AD7984 2.5 2.5 IVDD OPERATING CURRENTS (mA) 1.5 1.0 IREF 0.5 0 2.375 2.425 2.475 2.525 2.575 1.4 STANDBY CURRENTS (mA) 1.3 1.2 IVDD + IVIO 1.0 0.9 0.8 06973-036 0.7 0.6 –15 5 25 45 65 85 105 125 TEMPERATURE (°C) 図19.スタンバイ電流の温度特性 Rev. 0 0.5 –35 –15 5 25 45 65 図20.動作電流の温度特性 1.5 –35 IREF TEMPERATURE (°C) 図18.動作電流対電源 0.5 –55 1.0 0 –55 2.625 VDD VOLTAGE (V) 1.1 1.5 IVIO 06973-035 IVIO 2.0 06973-037 OPERATING CURRENTS (mA) IVDD 2.0 － 10/24 － 85 105 125 AD7984 用語 積分非直線性誤差(INL) INL は、負側のフル・スケールと正側のフル・スケールを結 ぶ直線と実際のコード出力との誤差として定義されます。負 側フル・スケールとして使用されるポイントは、最初のコー ド遷移より 1/2 LSB だけ下に存在します。正フル・スケール は、最後のコード遷移より 1+1/2 LSB だけ上のレベルと定義 されます。偏差は各コードの中央と直線との間の距離として 測定されます(図 22参照)。 ノイズ・フリー・コード分解能 超えると、個々のコードが区別できなくなるビット数。次のよ うに計算されます。 ノイズ・フリー・コード分解能= log2(2N/ピーク to ピー ク・ノイズ) ビット数で表されます。 微分非直線性誤差(DNL) 理論 ADC では、各コード遷移は 1 LSB だけ離れた位置で発 生します。DNL は、この理論値からの最大偏差を意味します。 微分非直線性は、ノーミス・コードが保証される分解能とし て規定されることがあります。 ゼロ誤差 ゼロ誤差は、理論ミッドスケール値入力電圧(0 V)とミッドス ケール値出力コードを発生する実際の電圧との差を意味しま す。 ゲイン誤差 最初の変化(100 … 00→100 … 01)は公称負フル・スケール(±5 V レンジの場合は-4.999981 V)より 0.5 LSB 上のレベルで発生 する必要があります。最後の変化(011 … 10→011 … 11)は、 公称フル・スケール(±5 V レンジの場合は+4.999943 V)より 1.5 LSB 低いアナログ電圧で発生します。ゲイン誤差は、最後 の変化の実際のレベルと最初の変化の実際のレベルとの差と、 対応する両理論レベル間の差との間の違いを表します。 スプリアス・フリー・ダイナミック・レンジ(SFDR) SFDR は入力信号の rms 振幅値とピーク・スプリアス信号と の差を意味し、dB 値で表します。 実効ビット数(ENOB) ENOB は、正弦波を入力したときの分解能を表します。 SINAD との関係は次のようになります。 ENOB = (SINADdB − 1.76)/6.02 ビット数で表されます。 実効分解能 次のように計算されます。 実行分解能= log2(2N/RMS 入力ノイズ) ビット数で表されます。 総合高調波歪み(THD) THD とは、基本波から 5 次高調波部品までの rms 値の総和の、 フル・スケール入力信号の rms 値に対する比を意味し、デシ ベル値で表します。 ダイナミック・レンジ 入力を短絡して測定した合計 rms ノイズに対するフル・スケ ールの rms 値の比を表します。ダイナミック・レンジの値は dB で表されます。すべてのノイズ・ソースと DNL 効果を含 むように−60 dBF の信号を使って測定します。 SNR (信号対ノイズ比) SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下 の全スペクトル成分の rms 値総和から高調波成分と DC 成分 を除いた分に対する比です。SNR は、デシベル値で表されま す。 信号対ノイズおよび歪み比(SINAD) SINAD は、測定した入力信号 rms 値の、ナイキスト周波数よ り下の全スペクトル成分の rms 値総和(DC 以外の高調波を含 む)に対する比です。SINAD は、デシベル値で表されます。 アパーチャ遅延 アパーチャ遅延はアクイジション性能を表し、CNV 入力の立 ち上がりエッジから入力信号が変換用にホールドされるまで の時間として測定されます。 過渡応答 フル・スケールのステップ関数が入力された後に ADC が正 確に入力を取得するまでに要する時間を表します。 Rev. 0 － 11/24 － AD7984 動作原理 IN+ SWITCHES CONTROL MSB REF GND 131,072C 65,536C LSB 4C 2C C SW+ C BUSY COMP 131,072C 65,536C 4C 2C C CONTROL LOGIC C MSB OUTPUT CODE LSB SW– 06973-011 CNV IN– 図21.ADC の簡略化した回路図 回路説明 AD7984 は単電源動作の逐次比較型アーキテクチャを採用し た高速高精度低消費電力 18 ビット A/D コンバータ(ADC)で、 毎秒 1,330,000 (1.33 MSPS)のサンプルを変換することができま す。 AD7984 はトラック・アンド・ホールドを内蔵し、パイプラ イン遅延またはレイテンシがないため、マルチプレクスされ た複数チャンネルのアプリケーションに最適です。 AD7984 は、1.8 V～5 V のデジタル・ロジック・ファミリーに インターフェースすることができます。省スペースと柔軟な 構成を可能にする 10 ピン MSOP パッケージまたは小型 10 ピ ン QFN (LFCSP)パッケージを採用しています。 このデバイスは、18 ビットのAD7982とピン・コンパチブル です。 コンバータの動作 AD7984 は、電荷再分配型 DAC を採用した逐次比較型 ADC です。図 21 に、ADC の簡略化した回路図を示します。容量 を使用するこの DAC は、2 進数の重みを持った 18 個コンデ ンサで構成される 2 個の同じアレイで構成されており、各ア レイは 2 個のコンパレータ入力に接続されています。 Rev. 0 アクイジション・フェーズでは、コンパレータ入力に接続さ れたアレイのピンは、SW+と SW-を経由して GND に接続さ れます。独立なすべてのスイッチはアナログ入力に接続され ます。したがって、コンデンサ・アレイはサンプリング・コ ンデンサとして使用されて、IN+入力と IN-入力上のアナログ 信号が取り込まれます。アクイジション・フェーズが終わる と、CNV 入力がロー・レベルになり、変換フェーズが開始さ れます。変換フェーズが開始されると、先ず SW+と SW-が開 きます。2 個のコンデンサ・アレイは入力から切り離されて、 GND 入力に接続されます。そのため、アクイジション・フェ ーズの終わりに取り込まれた、入力 IN+と IN-の間の差動電圧 がコンパレータ入力に接続されて、コンパレータは平衡しな くなります。コンデンサ・アレイの各エレメントを GND と REF の間でスイッチングすることにより、コンパレータ入力 を 2 進 数 重 み の 電 圧 ス テ ッ プ (VREF/2 、 VREF/4 … VREF/262,144)で変えます。コントロール・ロジックがこれら のスイッチをトグルして(MSB から開始)、コンパレータが再 度平衡するようにします。この処理が終了すると、デバイス はアクイジション・フェーズに戻り、コントロール・ロジッ クが ADC 出力コードとビジー表示を発生します。 AD7984 は変換クロックを内蔵しているため、変換プロセス のためのシリアル・クロック、SCK は不要です。 － 12/24 － AD7984 表7.出力コードと理論入力電圧 伝達関数 ADC CODE (TWOS COMPLEMENT) AD7984 の理論伝達特性を図 22と表 7に示します。 011 ... 111 011 ... 110 011 ... 101 Analog Input VREF = 5 V Digital Output Code (Hex) FSR − 1 LSB Midscale + 1 LSB Midscale Midscale − 1 LSB −FSR + 1 LSB −FSR +4.999962 V +38.15 µV 0V −38.15 µV −4.999962 V −5 V 0x1FFFF1 0x00001 0x00000 0x3FFFF 0x20001 0x200002 1 これは、アナログ入力範囲より上に対するコードでもあります(VREF - 2 これは、アナログ入力範囲より下に対するコードでもあります(VGND VGND より上の VIN+ - VIN-)。 100 ... 010 100 ... 001 より下の VIN+ - VIN-)。 –FSR + 1 LSB –FSR + 0.5 LSB +FSR – 1 LSB +FSR – 1.5 LSB ANALOG INPUT 図22.ADC の理論伝達関数 06973-012 100 ... 000 –FSR Description 代表的な接続図 図 23 に、複数の電源が使用可能な場合の AD7984 の推奨接続 図例を示します。 図23.複数の電源を使用する代表的なアプリケーション図 Rev. 0 － 13/24 － AD7984 アナログ入力 図 24 に、AD7984 のアナログ入力構造の等価回路を示します。 ダイオード D1 と D2 は、アナログ入力 IN+と IN-に対する ESD 保護用です。アナログ入力信号がリファレンス入力電圧 より 0.3V 以上高くならないよう注意する必要があります。ア ナログ入力信号がこのレベルを超えると、これらのダイオー ドが順方向にバイアスされて、電流が流れるようになります。 これらのダイオードは、最大 130 mA の順方向バイアス電流 を処理することができます。ただし、入力バッファの電源(た とえば図 23の ADA4841 の電源)が REF の電源と異なる場合に は、アナログ入力信号が電源レールを 0.3 V 以上超えること ができます。このような場合(たとえば入力バッファが短絡)、 短絡電流制限機能を使ってデバイスを保護することができま す。 駆動回路のソース・インピーダンスが小さい場合は、AD7984 を直接駆動することができます。ソース・インピーダンスが 大きい場合には、AC 性能、特に THD が大きい影響を受けま す。DC 性能は、入力インピーダンスからあまり影響を受け ません。最大ソース・インピーダンスは、許容可能な THD の 大きさに依存します。THD は、ソース・インピーダンスと最 大入力周波数の関数として性能低下します。 ドライバ・アンプの選択 AD7984 の駆動は簡単ですが、ドライバ・アンプは次の条件 を満たす必要があります。 REF D1 IN+ OR IN– CIN D2 06973-014 CPIN RIN AD7984 の SNR 性能と遷移ノイズ性能を維持するために は、ドライバ・アンプが発生するノイズをできるだけ低 く抑える必要があります。ドライバから発生するノイズ は、AD7984 アナログ入力回路の RIN と CIN から構成され る 1 次ローパス・フィルタまたは外付けフィルタ(使用し た 場 合 ) に よ り 除 去 さ れ ま す 。 AD7984 の ノ イ ズ は 36.24 µV rms(typ)であるため、アンプに起因する SNR の 性能低下は、次式で与えられます。 GND SNRLOSS 図24.等価アナログ入力回路 このアナログ入力構造を使うと、IN+と IN-との間の差動信号 のサンプリングが可能になります。この差動入力の採用によ り、両入力に共存する信号が除去されます。 CMRR (dB) 80 75 70 1 10 100 FREQUENCY (kHz) 1000 10000 06973-015 65 60 図25.アナログ入力 CMRR の周波数特性 アクイジション・フェーズでは、アナログ入力 (IN+または IN-)のインピーダンスは、コンデンサ CPIN と、RIN および CIN の直列接続の回路との並列組み合わせとしてモデル化するこ とができます。CPIN は主にピン容量です。RIN は 400 Ω (typ)で あり、直列抵抗とスイッチのオン抵抗から構成される集中定 数です。CIN は 30 pF(typ)であり、主に ADC サンプリング・コ ンデンサから構成されています。 AC アプリケーションの場合、ドライバは AD7984 と釣 り合う THD 性能を持つ必要があります。 多チャンネルをマルチプレクスするアプリケーションの 場合、ドライバ・アンプと AD7984 アナログ入力回路は、 コンデンサ・アレイへのフル・スケール・ステップに対 して 18 ビット・レベル(0.0004%、4 ppm)でセトリングす る必要があります。アンプのデータシートでは、一般に 0.1～0.01%でのセトリングが規定されています。18 ビッ ト・レベルでのセトリング・タイムから大幅に異なるこ とがあるため、ドライバを選択する前に確認する必要が あります。 表8.推奨ドライバ・アンプ Amplifier Typical Application ADA4941-x ADA4841-x AD8021 AD8022 OP184 AD8655 AD8605, AD8615 Very low noise, low power single-to-differential Very low noise, small, and low power Very low noise and high frequency Low noise and high frequency Low power, low noise, and low frequency 5 V single supply, low noise 5 V single supply, low power スイッチが閉じているサンプリング・フェーズでは、入力イ ンピーダンスは CPIN に制限されます。RIN と CIN により、1 次 ローパス・フィルタが構成されるため、不要な折り返し効果 が削減され、ノイズが制限されます。 Rev. 0 ここで、 f-3dB は AD7984 の入力帯域幅(10 MHz)、または入力フィ ルタのカットオフ周波数(使用した場合)。 N はアンプのノイズ係数(たとえばバッファ構成の場合は 1)。 eN は nV/√Hz で表したオペアンプの等価入力ノイズ電圧。 90 85 36.24 20 log π 36.24 2 f 3dB ( Ne N ) 2 2 － 14/24 － AD7984 バッファなしでリファレンス電圧を使う場合は、デカップリ ング値は使用するリファレンスに依存します。たとえば、22 µF のセラミック・チップ・コンデンサ(X5R、1206 サイズ)は、 低温度ドリフトADR43xリファレンスを使って最適性能を得 るためには十分です。 シングル/差動ドライバ シングルエンド・アナログ信号(バイポーラまたはユニポー ラ)を使うアプリケーションの場合、ADA4941-xシングルエン ド/差動変換ドライバを使うと、差動入力をデバイスに入力す ることができます。この回路を図 26に示します。 必要な場合には、2.2 µF までの小型なリファレンス・デカッ プリング・コンデンサ値を使うことができ、性能特に DNL へ の影響は最小に抑えられます。 R1 と R2 は、入力範囲と ADC 範囲(VREF)の間の減衰比を設定 します。R1、R2、CF は、入力抵抗、信号帯域幅、折り返しノ イズ除去、ノイズ成分に応じて決定されます。たとえば、±10 V 範囲で 4 kΩ インピーダンスの場合、R2 = 1 kΩ と R1 = 4 kΩ なります。 REF ピンと GND ピンの間に小さい値のセラミック・デカッ プリング・コンデンサ(たとえば、100 nF)を追加する必要はあ りません。 R3 と R4 は ADC の IN−入力の同相モードを、R5 と R6 は IN+入 力の同相モードを、それぞれ設定します。同相モードは VREF/2 に近い必要があります。たとえば、±10 V 範囲で単電源の場合、 R3 = 8.45 kΩ、R4 = 11.8 kΩ、R5 = 10.5 kΩ、R6 = 9.76 kΩ にな ります。 R5 R6 R3 R4 +5V REF 10µF +5.2V 100nF REF OUTN 15Ω 2.7nF 2.7nF OUTP 100nF 15Ω IN +2.5V IN+ REF 電源 AD7984 はコア電源(VDD)とデジタル入力/出力インターフェ ース電源(VIO)の 2 種類の電源ピンを使っています。VIO を使 うと、1.8 V～5.5 V で動作するロジックとの直接インターフ ェースが可能になります。必要な電源数を減らすときは、 VIO と VDD を接続することができます。AD7984 は VIO と VDD の間の電源シーケンスに依存しません。さらに、広い周 波数範囲で電源変動に対して安定です(図 27参照)。 95 VDD AD7984 90 IN– GND 85 FB –0.2V R2 CF 80 75 70 65 図26.シングルエンド/差動変換ドライバ回路 60 リファレンス電圧入力 AD7984 のリファレンス電圧入力 REF は動的入力インピーダ ンスを持っています。このため、REF 入力と GND 入力との 間を効果的にデカップリングした低インピーダンス・ソース から駆動する必要があります(レイアウトのセクション参照)。 REF を非常に小さいインピーダンス・ソースで駆動する場合 は(たとえばAD8031またはAD8605を使用するリファレンス・ バッファ)、10 µF のセラミック・チップ・コンデンサ(X5R、 0805 サイズ)は最適性能を得るために十分です。 Rev. 0 1 10 100 FREQUENCY (kHz) 1000 06973-017 R1 06973-016 ±10V, ±5V, .. PSRR (dB) ADA4941 図27.PSRR の周波数特性 最適性能を得るためには、VDD をリファレンス電圧入力 (REF)の約 1/2 にする必要があります。たとえば、REF = 5.0 V の場合、VDD = 2.5 V (±5%)にする必要があります。 － 15/24 － AD7984 デジタル・インターフェース AD7984 のピン数は少ないですが、シリアル・インターフェ ース・モードにより柔軟性を提供します。 CSモードでは、AD7984 は SPI、QSPI、デジタル・ホスト、 DSP と互換性を持っています。このモードでは、3 線式また は 4 線式のインターフェースを使うことができます。CNV 信 号、SCK 信号、SDO 信号を使う 3 線式インターフェースは、 配線数が少ないため、たとえば、孤立しているアプリケーシ ョンで便利です。SDI 信号、CNV 信号、SCK 信号、SDO 信号 を使う 4 線式インターフェースを使用すると、CNV(変換を開 始します)をリードバック・タイミング(SDI)に依存しないよ うにすることができます。この機能は、低ジッタ・サンプリ ング・アプリケーションまたは同時サンプリング・アプリケ ーションで便利です。 AD7984 をチェーン・モードで使うと、シフトレジスタに似た 1 本のデータ・ライン上での複数の ADC のカスケード接続に 対して、SDI 入力を使ったディジーチェーン機能を提供する ことができます。 Rev. 0 デバイスが動作するモードは、CNV の立ち上がりエッジ時の SDI のレベルで決定されます。SDI がハイ・レベルで、かつ SDI がロー・レベルの時にチェーン・モードが選択されると、 CSモードが選択されます。SDI ホールド・タイムは、SDI と CNV が接続されているとき、チェーン・モードが常に選択さ れるようにします。 いずれのモードででも、AD7984 はデータ・ビットの前にス タート・ビットを発生させるオプションを提供します。この スタート・ビットをビジー信号表示と組合せて使用して、デ ジタル・ホストに対して割込みを行い、データの読み出しを 開始させることができます。ビジー表示を使わない場合は、 リードバックの前に最大変換時間の経過を待たなければなり ません。 ビジー表示機能は、次のようにイネーブルされます。 － 16/24 － CS モードでは、ADC 変換が終了したとき CNV または SDI がロー・レベルになった場合( 図 31と図 35参照)。 チェーン・モードでは、 CNV 立ち上がりエッジ時に SCK がハイ・レベルになった場合(図 39参照)。 AD7984 持して、ビジー信号の発生を防止する必要があります。変換 が完了すると、AD7984 はアクイジション・フェーズに入り、 スタンバイ・モードになります。CNV がロー・レベルになる と、MSB が SDO に出力されます。残りのデータ・ビットは、 後続の SCK の立ち下がりエッジで出力されます。データは、 両 SCK エッジで有効です。立ち上がりエッジを使ってデータ を取込むことができますが、SCK の立ち下がりエッジを使う デジタル・ホストを使うと、ホールド・タイムが許容できる 限り、高速な読み出しレートが可能になります。18 番目の SCK 立ち下がりエッジの後、または CNV がハイ・レベルに なったときのいずれか早い方で、SDO は高インピーダンスに 戻ります。 CS モード 3 線式、ビジー表示なし このモードは、1 個の AD7984 を SPI 互換のデジタル・ホスト に接続する際に使用されます。接続図を図 28に、対応するタ イミングを図 29に、それぞれ示します。 SDI と VIO を接続した状態では、CNV の立ち上がりエッジで 変換が開始され、CSモードが選択され、SDO は高インピーダ ンスになります。変換が開始されると、CNV の状態に関係な く完了するまで継続されます。たとえば、CNV をロー・レベ ルにしてアナログ・マルチプレクサのような他の SPI デバイ スを選択することは便利ですが、最小変換時間の前に CNV がハイ・レベルに戻り、最大変換時間の間ハイ・レベルを維 CONVERT DIGITAL HOST CNV VIO SDI AD7984 DATA IN SDO 06973-018 SCK CLK 図28.CS モード 3 線式、ビジー表示なしの接続図(SDI ハイ・レベル) SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 16 tHSDO 18 tSCKH tDSDO tEN SDO 17 D17 D16 D15 tDIS D1 D0 06973-019 SCK 図29.CS モード 3 線式、ビジー表示なしのシリアル・インターフェース・タイミング(SDI ハイ・レベル) Rev. 0 － 17/24 － AD7984 変換が完了すると、SDO は高インピーダンスから低インピー ダンスになります。SDO ラインをプルアップして、この変化 を割り込み信号として使って、デジタル・ホストにより制御 されるデータの読み出しを開始させることができます。その 後 AD7984 はアクイジション・フェーズに入り、スタンバ イ・モードになります。その後データ・ビットは MSB ファ ーストで、後続の SCK の立ち下がりエッジで出力されます。 データは、両 SCK エッジで有効です。立ち上がりエッジを使 ってデータを取込むことができますが、SCK の立ち下がりエ ッジを使うデジタル・ホストを使うと、ホールド・タイムが 許容できる限り、高速な読み出しレートが可能になります。 18 番目の SCK 立ち下がりエッジの後、または CNV がハイ・ レベルになったときのいずれか早い方で、SDO は高インピー ダンスに戻ります。 CS モード 3 線式、ビジー表示あり このモードは、1 個の AD7984 を割込み入力を持つ SPI 互換の デジタル・ホストに接続する際に使用されます。 接続図を図 30に、対応するタイミングを図 31に、それぞれ示 します。 SDI と VIO を接続した状態では、CNV の立ち上がりエッジで 変換が開始され、CSモードが選択され、SDO は高インピーダ ンスになります。CNV の状態に無関係に変換が完了するまで SDO は高インピーダンスを維持します。最小変換時間の前に、 CNV を使ってアナログ・マルチプレクサのような他の SPI デ バイスを選択することができますが、最小変換時間が経過す る前に CNV がロー・レベルに戻り、最大変換時間の間ロ ー・レベルを維持して、ビジー信号が確実に発生するように する必要があります。 複数の AD7984 を同時に選択した場合、SDO 出力ピンが損傷 またはラッチアップなしにこの接続を処理します。余分な電 力消費を回避するためこの接続をできるだけ短くすることを お薦めします。 CONVERT VIO DIGITAL HOST CNV VIO 47kΩ AD7984 DATA IN SDO IRQ SCK 06973-020 SDI CLK 図30.CS モード 3 線式、ビジー表示ありの接続図(SDI ハイ・レベル) SDI = 1 tCYC tCNVH CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL 1 2 3 17 tHSDO 18 19 tSCKH tDSDO SDO D17 D16 tDIS D1 D0 06973-021 SCK 図31.CS モード 3 線式、ビジー表示ありのシリアル・インターフェース・タイミング(SDI ハイ・レベル) Rev. 0 － 18/24 － AD7984 最小変換時間が経過する前に SDI がハイ・レベルに戻り、最 大変換時間の間ハイ・レベルを維持して、ビジー信号の発生 を防止する必要があります。変換が完了すると、AD7984 は アクイジション・フェーズに入り、スタンバイ・モードにな ります。SDI 入力にロー・レベルを入力すると、各 ADC の変 換結果を読み出すことができ、MSB が SDO へ出力されます。 残りのデータ・ビットは、後続の SCK の立ち下がりエッジで 出力されます。データは、両 SCK エッジで有効です。立ち上 がりエッジを使ってデータを取込むことができますが、SCK の立ち下がりエッジを使うデジタル・ホストを使うと、ホー ルド・タイムが許容できる限り、高速な読み出しレートが可 能になります。18 番目の SCK 立ち下がりエッジの後、また は SDI がハイ・レベルになったときのいずれか早い方で、 SDO は高インピーダンスに戻り、もう一方の AD7984 を読み 出すことができるようになります。 CS モード 4 線式、ビジー表示なし このモードは、複数の AD7984 を SPI 互換のデジタル・ホス トに接続する際に使用されます。 図 32に 2 個の AD7984 を使ったった接続図を、図 33に対応す るタイミングを、それぞれ示します。 SDI にハイ・レベルを入力した状態では、CNV の立ち上がり エッジで変換が開始され、CSモードが選択され、SDO は高イ ンピーダンスになります。このモードでは、変換フェーズと それに続くデータ・リードバックの間、CNV をハイ・レベル に維持する必要があります(SDI と CNV がロー・レベルの場 合、SDO はロー・レベルに駆動されます)。最小変換時間の前 に、SDI を使ってアナログ・マルチプレクサのような他の SPI デバイスを選択することができますが、 CS2 CS1 CONVERT CNV SDI CNV AD7984 SDO SDI AD7984 SCK SDO DIGITAL HOST SCK 06973-022 DATA IN CLK 図32.CS モード 4 線式、ビジー表示なしの接続図 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI(CS1) tHSDICNV SDI(CS2) tSCK tSCKL 1 2 3 16 tHSDO 18 19 20 34 36 D17 D16 D15 tDIS D1 D0 D17 D16 図33.CS モード 4 線式、ビジー表示なしのシリアル・インターフェース・タイミング Rev. 0 35 tDSDO tEN SDO 17 tSCKH － 19/24 － D1 D0 06973-023 SCK AD7984 の SPI デバイスを選択することができますが、最小変換時間 が経過する前に SDI がロー・レベルに戻り、最大変換時間の 間ロー・レベルを維持して、ビジー信号が確実に発生するよ うにする必要があります。変換が完了すると、SDO は高イン ピーダンスから低インピーダンスになります。SDO ラインを プルアップして、この変化を割り込み信号として使って、デ ジタル・ホストにより制御されるデータのリードバックを開 始させることができます。その後 AD7984 はアクイジショ ン・フェーズに入り、スタンバイ・モードになります。その 後データ・ビットは MSB ファーストで、後続の SCK の立ち 下がりエッジで出力されます。データは、両 SCK エッジで有 効です。立ち上がりエッジを使ってデータを取込むことがで きますが、SCK の立ち下がりエッジを使うデジタル・ホスト を使うと、ホールド・タイムが許容できる限り、高速な読み 出しレートが可能になります。19 番目の SCK 立ち下がりエ ッジの後、または SDI がハイ・レベルになったときのいずれ か早い方で、SDO は高インピーダンスに戻ります。 CS モード 4 線式、ビジー表示あり このモードは、1 個の AD7984 を割り込み入力を持つ SPI 互換 のデジタル・ホストに接続し、かつ CNV の使用が必要な場合 に使われます。この CNV は、データの読み出しを選択する際 に使われる信号とは独立に、アナログ入力をサンプルするた めに使われます。この独立性は、CNV 上のジッタが小さいこ とが要求されるアプリケーションで特に重要です。 接続図を図 34に、対応するタイミングを図 35に、それぞれ示 します。 SDI にハイ・レベルを入力した状態では、CNV の立ち上がり エッジで変換が開始され、CSモードが選択され、SDO は高イ ンピーダンスになります。このモードでは、変換フェーズと それに続くデータ・リードバックの間、CNV がハイ・レベル に維持される必要があります(SDI と CNV をロー・レベルに すると、SDO がロー・レベルに駆動されます)。最小変換時間 の前に、SDI を使ってアナログ・マルチプレクサのような他 CS1 CONVERT VIO DIGITAL HOST CNV 47kΩ AD7984 DATA IN SDO IRQ SCK 06973-024 SDI CLK 図34.CS モード 4 線式、ビジー表示ありの接続図 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSSDICNV SDI tSCK tHSDICNV tSCKL 1 2 3 tHSDO 17 18 19 tSCKH tDSDO tDIS tEN SDO D17 D16 D1 D0 図35.CS モード 4 線式、ビジー表示ありのシリアル・インターフェース・タイミング Rev. 0 － 20/24 － 06973-025 SCK AD7984 換フェーズとそれに続くデータ・リードバックの間、CNV が ハイ・レベルに維持されます。変換が完了すると、MSB が SDO に出力され、AD7984 はアクイジション・フェーズに入 り、スタンバイ・モードになります。内部シフトレジスタに 保存されている残りのデータ・ビットは、後続の SCK の立ち 下がりエッジで出力されます。各 ADC で、SDI が内部シフト レジスタの入力に接続され、SCK の立ち下がりエッジでクロ ック駆動されます。チェーン内の各 ADC はデータを MSB フ ァーストで出力し、N 個の ADC をリードバックするためには 18 × N 個のクロックが必要です。データは、両 SCK エッジで 有効です。立ち上がりエッジを使ってデータを取込むことが できますが、SCK の立ち下がりエッジを使うデジタル・ホス トを使うと、ホールド・タイムが許容できる限り、高速な読 み出しレートが可能になり、かつチェーン内の AD7984 数を 増やすことができます。最大変換レートは、合計リードバッ ク時間により低下することがあります。 チェーン・モード、ビジー表示あり このモードを使って、3 線式シリアル・インターフェースに 複数の AD7984 をディジーチェーン接続することができます。 この機能は部品数と接続配線数の削減に役立ちます。たとえ ば、孤立した複数のコンバータを使用するアプリケーション またはインターフェース能力が制限されているシステムでは この接続が使用されます。データのリードバックは、シフト レジスタをクロック駆動するのに似ています。 図 36に 2 個の AD7984 を使ったった接続図を、図 37に対応す るタイミングを、それぞれ示します。 SDI と CNV をロー・レベルにすると、SDO がロー・レベル に駆動されます。SCK がロー・レベルのとき、CNV の立ち上 がりエッジで変換が開始され、チェーン・モードが選択され、 ビジー表示がディスエーブルされます。このモードでは、変 CONVERT SDI AD7984 CNV SDO SDI DIGITAL HOST AD7984 A B SCK SCK DATA IN SDO 06973-026 CNV CLK 図36.チェーン・モード、ビジー表示なしの接続図 SDIA = 0 tCYC CNV ACQUISITION tCONV tACQ CONVERSION ACQUISITION tSCK tSCKL tSSCKCNV SCK 1 tHSCKCNV 2 3 16 17 tSSDISCK 18 19 20 DA17 DA16 34 35 36 DA1 DA0 tSCKH tHSDISCK tEN SDOA = SDIB DA17 DA16 DA15 DA1 DA0 DB17 DB16 DB15 DB1 DB0 SDOB 図37.チェーン・モード、ビジー表示なしのシリアル・インターフェース・タイミング Rev. 0 － 21/24 － 06973-027 tHSDO tDSDO AD7984 ハイ・レベルに維持されます。チェーン内のすべての ADC で変換が完了すると、デジタル・ホストに最も近い ADC (図 38で C と表示された AD7984 の ADC)の SDO がハイ・レベル に駆動されます。SDO 上のこの変化をビジー表示として使っ て、デジタル・ホストから制御されるデータ・リードバック を開始することができます。その後 AD7984 はアクイジショ ン・フェーズに入り、スタンバイ・モードになります。内部 シフトレジスタに保存されているデータ・ビットは、後続の SCK の立ち下がりエッジで MSB ファーストで出力されます。 各 ADC で、SDI が内部シフトレジスタの入力に接続され、 SCK の立ち下がりエッジでクロック駆動されます。チェーン 内の各 ADC はデータを MSB ファーストで出力し、N 個の ADC をリードバックするためには 18 × N + 1 個のクロックが 必要です。立ち上がりエッジを使ってデータを取込むことが できますが、SCK の立ち下がりエッジを使うデジタル・ホス トを使うと、ホールド・タイムが許容できる限り、高速な読 み出しレートが可能になり、かつチェーン内の AD7984 数を 増やすことができます。 チェーン・モード、ビジー表示あり このモードを使うと、3 線式シリアル・インターフェースに 複数の AD7984 をディジーチェーン接続することができると 同時にビジー表示も提供できます。この機能は部品数と接続 配線数の削減に役立ちます。たとえば、孤立した複数のコン バータを使用するアプリケーションまたはインターフェース 能力が制限されているシステムではこの接続が使用されます。 データのリードバックは、シフトレジスタをクロック駆動す るのに似ています。 図 38に 3 個の AD7984 を使ったった接続図の例を、図 39に対 応するタイミングを、それぞれ示します。 SDI と CNV をロー・レベルにすると、SDO がロー・レベル に駆動されます。SCK がハイ・レベルのとき、CNV の立ち上 がりエッジで変換が開始され、チェーン・モードが選択され、 ビジー表示機能がイネーブルされます。このモードでは、変 換フェーズとそれに続くデータ・リードバックの間、CNV が CONVERT SDI CNV AD7984 SDO SDI CNV AD7984 SDO SDI DIGITAL HOST AD7984 A B C SCK SCK SCK SDO DATA IN IRQ 06973-028 CNV CLK 図38.チェーン・モード、ビジー表示ありの接続図 tCYC ACQUISITION tCONV tACQ ACQUISITION CONVERSION tSSCKCNV SCK tHSCKCNV tSCKH 1 tEN SDOA = SDIB SDOB = SDIC 2 tSSDISCK 3 4 17 18 19 20 21 35 36 37 38 39 53 tSCKL tHSDISCK DA17 DA16 DA15 tDSDOSDI tSCK DA1 tDSDOSDI tHSDO tDSDO tDSDOSDI DB17 DB16 DB15 DB1 DB0 DA17 DA16 DA1 DA0 DC17 DC16 DC15 DC1 DC0 DB17 DB16 DB1 DB0 DA17 DA16 tDSDOSDI 図39.チェーン・モード、ビジー表示ありのシリアル・インターフェース・タイミング Rev. 0 55 DA0 tDSDOSDI SDOC 54 － 22/24 － DA1 DA0 06973-029 CNV = SDIA AD7984 アプリケーション情報 レイアウト AD7984 AD7984 を実装するプリント回路ボードは、アナログ部とデ ジタル部を分離して、ボード内でそれぞれをまとめて配置す るようにデザインする必要があります。AD7984 では、すべ てのアナログ信号を左側に、すべてのデジタル信号を右側に 配置しているため、この作業が容易になります。 AD7984 の下のグラウンド・プレーンがシールドして使われ てない限り、ノイズがチップに混入するので、デバイスの真 下をデジタル・ラインが通らないようにしてください。CNV やクロックのような高速なスイッチング信号は、アナログ信 号パスの近くを通らないようにしてください。デジタル信号 とアナログ信号の交差は回避する必要があります。 06973-030 少なくとも 1 枚のグラウンド・プレーンを使う必要がありま す。デジタル部とアナログ部に共通または分けて使うことが できます。後者の場合、各プレーンは AD7984 の下で接続す る必要があります。 図40.AD7984 のレイアウト例(表面) AD7984 のリファレンス電圧入力 REF は動的入力インピーダ ンスを持つため、最小の寄生インダクタンスでデカップリン グする必要があります。これは、REF ピンと GND ピンの近 くに、理想的には直接に、太い低インピーダンスのパターン でリファレンス電圧のデカップリング・セラミック・コンデ ンサを接続することにより行われます。 最後に、AD7984 の電源 VDD と VIO は AD7984 の近くに配置 したセラミック・コンデンサ(一般に 100 nF)でデカップリン グし、低インピーダンス・パスを提供する短く太いパターン で接続して、電源ライン上のグリッチの影響を軽減します。 図 40と図 41に、これらのルールに則ったレイアウトの例を示 します。 06973-031 AD7984 の性能評価 AD7984 の そ の 他 の 推 奨 レ イ ア ウ ト は 、 AD7984 (EVALAD7984CBZ)用評価ボードのドキュメントにも記載してあり ます。評価ボードの梱包には、組み立て済みでテスト済みの 評価ボード、ドキュメント、EVAL-CONTROL BRD3Z を介し て PC からボードを制御するソフトウェアが添付されていま す。 Rev. 0 図41.AD7984 のレイアウト例(裏面) － 23/24 － AD7984 外形寸法 3.10 3.00 2.90 6 10 3.10 3.00 2.90 1 5 5.15 4.90 4.65 PIN 1 D06973-0-11/07(0)-J 0.50 BSC 0.95 0.85 0.75 1.10 MAX 0.15 0.05 0.33 0.17 SEATING PLANE 0.80 0.60 0.40 8° 0° 0.23 0.08 COPLANARITY 0.10 COMPLIANT TO JEDEC STANDARDS MO-187-BA 図42.10 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP] (RM-10) 寸法: mm 0.30 0.23 0.18 0.50 BSC 10 6 PIN 1 INDEX AREA *EXPOSED PAD (BOTTOM VIEW) 0.50 0.40 0.30 5 TOP VIEW 0.80 0.75 0.70 SEATING PLANE 0.80 MAX 0.55 NOM 1 2.48 2.38 2.23 0.05 MAX 0.02 NOM 0.20 REF 1.74 1.64 1.49 PIN 1 INDICATOR (R 0.19) *PADDLE CONNECTED TO GND. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES. 101207-B 3.00 BSC SQ 図43.10 ピン・リードフレーム・チップ・スケール・パッケージ[QFN (LFCSP_WD)] 3 mm × 3 mm ボディ、超極薄デュアル・ピン(CP-10-9) 寸法: mm オーダー・ガイド Model AD7984BRMZ1 AD7984BRMZ-RL71 AD7984BCPZ1 AD7984BCPZ-RL71 AD7984BCPZ-RL1 EVAL-AD7984CBZ1, 2 EVAL-CONTROL BRD3Z1, 3 Temperature Range −40°C to +85°C −40°C to +85°C −40°C to +85°C −40°C to +85°C −40°C to +85°C Package Description 10-Lead MSOP 10-Lead MSOP 10-Lead QFN (LFCSP_WD) 10-Lead QFN (LFCSP_WD) 10-Lead QFN (LFCSP_WD) Evaluation Board Evaluation Board Package Option RM-10 RM-10 CP-10-9 CP-10-9 CP-10-9 Ordering Quantity Tube, 50 Reel, 1,000 Tube, 75 Reel, 1,000 Reel, 5,000 1 Z = RoHS 準拠製品。 2 これは単独の評価ボードとして、または評価/デモ目的の EVAL-CONTROL BRD3Z と組み合わせて、使用することができます。 3 このボードを使うと、PC からの制御と CB サフィックスが付くすべてのアナログ・デバイセズ評価ボードとの通信が可能です。 Rev. 0 － 24/24 － Branding C60 C60 C60 C60 C60