双通道、128/256位、SPI、 非易失性数字电位计 AD5122/AD5142 产品特性 功能框图 10 kΩ和100 kΩ电阻可选 电阻容差：8%(最大值) 游标电流：±6 mA 低温度系数：35 ppm/℃ 宽带宽：3 MHz 快速启动时间 < 75 µs 线性增益设置模式 单电源及双电源供电 独立逻辑电源：1.8 V至5.5 V 宽工作温度范围：−40℃至+125℃ 3 mm × 3 mm封装可选 4 kV ESD保护 VLOGIC VDD INDEP POWER-ON RESET AD5122/ AD5142 RDAC1 INPUT REGISTER 1 RESET SCLK SDI A1 W1 B1 SERIAL INTERFACE RDAC2 7/8 INPUT REGISTER 2 SYNC A2 W2 B2 EEPROM MEMORY GND 10880-001 SDO VSS 应用 图1. 便携式电子设备的电平调整 LCD面板亮度和对比度控制 可编程滤波器、延迟和时间常数 可编程电源 表1. 该系列产品型号 概述 AD5122/AD5142电位计为128/256位调整应用提供一种非易 失性解决方案，保证±8%的低电阻容差误差，Ax、Bx和 Wx 引脚提供最高±6 mA的电流密度。 低电阻容差和低标称温度系数简化了开环应用和需要容差 匹配的应用。 线性增益设置模式允许对数字电位计端子RAW和RWB两串电 阻之间的电阻值独立编程，使电阻匹配非常精确。 宽带宽和低总谐波失真(THD)确保对于交流信号具有最佳 性能，适合滤波器设计。 在电阻阵列末端的游标电阻低，仅40 Ω，允许进行引脚到引 型号 AD5123 1 AD5124 AD5124 AD51431 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 1 通道 四通道 四通道 四通道 四通道 四通道 四通道 四通道 双通道 双通道 双通道 双通道 单通道 单通道 位置 128 128 128 256 256 256 256 128 128 256 256 128 256 接口 I2 C SPI/I2C SPI I2 C SPI/I2C SPI I2 C SPI I2 C SPI I2 C SPI/I2C SPI/I2C 封装 LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 两个电位计和两个可变电阻器。 脚连接。 游标电阻值可通过一个SPI兼容数字接口设置，也可利用该 接口回读游标寄存器和内容。 AD5122/AD5142采用紧凑型16引脚、3 mm × 3 mm LFCSP 封装以及16引脚TSSOP封装。保证工作温度范围为−40°C 至+125°C的扩展工业温度范围。 Rev. 0 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5122/AD5142 目录 特性....................................................................................................1 工作原理 ........................................................................................ 20 应用....................................................................................................1 RDAC寄存器和EEPROM...................................................... 20 功能框图 ...........................................................................................1 输入移位寄存器...................................................................... 20 概述....................................................................................................1 SPI串行数据接口 .................................................................... 20 修订历史 ...........................................................................................2 高级控制模式 .......................................................................... 23 技术规格 ...........................................................................................3 EEPROM或RDAC寄存器保护 ............................................. 24 电气特性—AD5122 ...................................................................3 INDEP引脚............................................................................... 24 电气特性—AD5142 ...................................................................6 RDAC架构................................................................................ 27 接口时序规格 .............................................................................9 对可变电阻进行编程............................................................. 27 移位寄存器和时序图............................................................. 10 对电位计分压器进行编程 .................................................... 28 绝对最大额定值........................................................................... 11 端电压范围 .............................................................................. 28 热阻 ........................................................................................... 11 上电时序................................................................................... 28 ESD警告.................................................................................... 11 布局和电源偏置...................................................................... 28 引脚配置和功能描述 .................................................................. 12 外形尺寸 ........................................................................................ 29 典型性能参数 ............................................................................... 14 订购指南................................................................................... 30 测试电路 ........................................................................................ 19 修订历史 2012年10月—修订版0：初始版 Rev. 0 | Page 2 of 32 AD5122/AD5142 技术规格 电气特性—AD5122 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V， −40℃ < TA < +125℃。 表2. 参数 直流特性—可变电阻器模式 (全部RDAC) 分辨率 电阻积分非线性2 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 标称电阻匹配 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 符号 测试条件/注释 N R-INL R-DNL AB/RAB AB/RAB RW 最小值 典型值1 最大值 7 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 RBS或RTS RAB1/RAB2 单位 位 −1 −2.5 ±0.1 ±1 +1 +2.5 LSB LSB −0.5 −1 −0.5 −8 +0.5 +1 +0.5 +8 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ ±0.1 ±0.25 ±0.1 ±1 35 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω RAB = 10 kΩ RAB = 100 kΩ 代码 = 0xFF −1 40 60 ±0.2 80 230 +1 Ω Ω % RAB = 10 kΩ RAB = 100 kΩ −0.5 −0.25 −0.25 ±0.1 ±0.1 ±0.1 +0.5 +0.25 +0.25 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −1.5 −0.5 −0.1 ±0.1 +0.5 LSB LSB INL 差分非线性(DNL) 误差： VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. 0 | Page 3 of 32 1 0.25 ±5 1.5 0.5 LSB LSB ppm/°C AD5122/AD5142 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低电平 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 IA、IB和IW CA, CB CW VINH VINL VHYST IIN CIN VOH VOL 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ VA = VW = V B −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC 典型值1 最大值 +6 +1.5 VDD 12 5 ±15 pF pF nA +500 0.2 × VLOGIC ±1 5 VLOGIC IDD ISS IDD_EEPROM_STORE IDD_EEPROM_READ ILOGIC PDISS 电源抑制比 (PSRR) 单电源，VSS = GND 双电源，VSS < GND VIH = VLOGIC或VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND ∆VDD/∆VSS = VDD ± 10%， 代码 = 满量程 Rev. 0 | Page 4 of 32 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V pF pF 0.1 × VLOGIC RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3 V 单位 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5122/AD5142 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C， f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V，VB = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ RAB = 10 kΩ RAB = 100 kΩ 总谐波失真(THD) eN_WB tS 串扰(CW1/CW2) CT 模拟串扰 耐久性10 CTA 最小值 TA = 25°C 典型值1 最大值 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 10 25 −90 1 µs µs nV-sec nV-sec dB 百万周期 千周期 年 100 50 数据保留期11 1 2 3 4 5 6 7 8 9 10 11 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 电阻积分非线性(R-INL)误差是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变 化。最大游标电流限制在(0.7 × VDD)/RAB。 通过设计和特性保证，但未经生产测试。 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 根据JEDEC 22标准方法A117，保持期限相当于125°C结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 Rev. 0 | Page 5 of 32 AD5122/AD5142 电气特性—AD5142 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V， −40℃ < TA < +125℃。 表3. 参数 直流特性—可变电阻器模式 (全部RDAC) 分辨率 电阻积分非线性2 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 标称电阻匹配 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 测试条件/注释 符号 N R-INL R-DNL AB/RAB AB/RAB RW 最小值 典型值1 最大值 8 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 RBS或RTS RAB1/RAB2 单位 位 −2 −5 ±0.2 ±1.5 +2 +5 LSB LSB −1 −2 −0.5 −8 +1 +2 +0.5 +8 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ ±0.1 ±0.5 ±0.2 ±1 35 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω RAB = 10 kΩ RAB = 100 kΩ 代码 = 0xFF −1 40 60 ±0.2 80 230 +1 Ω Ω % RAB = 10 kΩ RAB = 100 kΩ −1 −0.5 −0.5 ±0.2 ±0.1 ±0.2 +1 +0.5 +0.5 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −2.5 −1 −0.1 ±0.2 +1 LSB LSB INL 差分非线性(DNL) 误差： VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. 0 | Page 6 of 32 1.2 0.5 ±5 3 1 LSB LSB ppm/°C AD5122/AD5142 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低电平 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 IA、IB和IW CA, CB CW VINH VINL VHYST IIN CIN VOH VOL 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ VA = V W = VB −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC 典型值1 最大值 +6 +1.5 VDD 12 5 ±15 pF pF nA +500 0.2 × VLOGIC ±1 5 VLOGIC IDD ISS IDD_EEPROM_STORE IDD_EEPROM_READ ILOGIC PDISS 电源抑制比 (PSRR) 单电源，VSS = GND 双电源，VSS < GND VIH = VLOGIC或VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND ∆VDD/∆VSS = VDD ± 10%， 代码 = 满量程 Rev. 0 | Page 7 of 32 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V pF pF 0.1 × VLOGIC RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3 V 单位 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5122/AD5142 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C， f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V，VB = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ RAB = 10 kΩ RAB = 100 kΩ 总谐波失真(THD) eN_WB tS 串扰(CW1/CW2) 串扰(CW1/CW2) CT 模拟串扰 耐久性10 CTA 最小值 TA = 25°C 典型值1 最大值 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 10 25 −90 1 µs µs nV-sec nV-sec dB 百万周期 千周期 年 100 50 数据保留期11 1 2 3 4 5 6 7 8 9 10 11 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 电阻积分非线性(R-INL)误差是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变 化。最大游标电流限制在(0.7 × VDD)/RAB。 通过设计和特性保证，但未经生产测试。 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 根据JEDEC 22标准方法A117，保持期限相当于125°C结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 Rev. 0 | Page 8 of 32 AD5122/AD5142 接口时序规格 除非另有说明，VLOGIC = 1.8 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表4. SPI接口 参数1 t1 t2 t3 测试条件/注释 VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V 最小值 典型值 最大值 单位 20 ns 30 ns 10 ns 15 ns 10 ns 15 ns 10 ns 5 ns 5 ns 10 ns 20 ns 50 ns 500 ns t4 t5 t6 t7 t8 2 t9 3 t10 说明 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC到SCLK下降沿建立时间 数据建立时间 数据保持时间 SYNC 上升沿到下一个SCLK下降沿忽略 最小SYNC高电平时间 SCLK上升沿到SDO有效 SYNC 上升沿至SDO引脚禁用 所有输入信号均指tr = tf = 1 ns/V(10%至90%的VDD)条件下并从(VIL + VIH)/2电平起开始计时。 对于存储器命令操作，请参见tEEPROM_PROGRAM和tEEPROM_READBACK(见表5)。 3 RPULL_UP = 2.2 kΩ至VDD且带有168 pF的电容负载。 1 2 表5. 控制引脚 参数 t1 tEEPROM_PROGRAM 1 tEEPROM_READBACK tPOWER_UP 2 tRESET 1 2 最小值 0.1 典型值 最大值 10 15 50 7 30 75 30 单位 µs ms µs µs µs 说明 RESET 低电平时间 存储器编程时间(图5未显示) 存储器回读时间(图5未显示) 启动时间(图5中未显示) EEPROM复位恢复时间(图5未显示) EEPROM编程时间取决于温度和EEPROM写入周期。温度越低且写入周期越长，时序性能就越高。 VDD − VSS等于2.3 V后的最长时间。 Rev. 0 | Page 9 of 32 AD5122/AD5142 移位寄存器和时序图 C3 C2 C1 C0 A2 A3 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D0 D1 10880-002 DB15 (MSB) DATA BITS ADDRESS BITS CONTROL BITS 图2. 输入移位寄存器内容 t4 t1 t2 t7 SCLK t3 t8 SYNC t5 SDI C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 10880-003 t10 *PREVIOUS COMMAND RECEIVED. 图3. SPI串行接口时序图，CPOL = 0，CPHA = 1 t4 t1 t2 t7 SCLK t3 t8 SYNC t5 C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 t10 10880-004 SDI *PREVIOUS COMMAND RECEIVED. 图4. SPI串行接口时序图，CPOL = 1，CPHA = 0 SCLK t1 RESET 图5. 控制引脚时序图 Rev. 0 | Page 10 of 32 10880-005 SYNC AD5122/AD5142 绝对最大额定值 除非另有说明，TA = 25℃。 注意，超出上述绝对最大额定值可能会导致器件永久性损 表6. 坏。注意，超出上述绝对最大额定值可能会导致器件永久 参数 VDD至GND VSS至GND VDD至VSS VLOGIC至GND VA、VW、VB至GND IA, IW, IB 脉冲驱动1 频率> 10 kHz RAW = 10 kΩ RAW = 100 kΩ 频率≤ 10 kHz RAW = 10 kΩ RAW = 100 kΩ 数字输入 工作温度范围(TA) 最大结温(TJmax) 存储温度范围 回流焊 峰值温度 峰值温度时间 封装功耗 ESD 4 FICDM 1 2 3 4 3 额定值 −0.3 V至+7.0 V +0.3 V至−7.0 V 7V −0.3 V至VDD + 0.3 V或 +7.0 V(取较小者) VSS − 0.3 V、VDD + 0.3 V或 +7.0 V(取较小者) 性损坏。长期在绝对最大额定值条件下工作会影响器件的 可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测试 环境。 表7. 热阻 封装类型 16引脚 LFCSP 16引脚 TSSOP ±6 mA/d 2 ±1.5 mA/d2 1 ±6 mA/√d2 ±1.5 mA/√d2 −0.3 V至VLOGIC + 0.3 V或 +7 V(取较小者) −40°C 至+125°C 150°C θJA 89.51 150.41 θJC 3 27.6 单位 °C/W °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 ESD警告 −65°C至+150°C 260°C 20秒至40秒 (T J最大值 − T A)/θ JA 4 kV 1.5 kV 最大端电流受以下几个方面限制：开关的最大电流处理能力、封装的最 大功耗以及给定电阻条件下可在A、B和W端中任何两个之间施加的最大 电压。 d = 脉冲占空系数。 包括对EEPROM存储器进行编程。 人体模型(HBM)分类。 Rev. 0 | Page 11 of 32 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高能 量ESD时，器件可能会损坏。因此，应当采取适当的 ESD防范措施，以避免器件性能下降或功能丧失。 AD5122/AD5142 11 SCLK 10 VLOGIC 9 VDD NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10880-006 14 SYNC TOP VIEW (Not to Scale) VSS 5 B1 4 12 SDI B2 8 W1 3 AD5122/ AD5142 W2 7 A1 2 PIN 1 INDICATOR A2 6 GND 1 13 SDO 16 RESET 15 INDEP 引脚配置和功能描述 图6. 16引脚LFCSP的引脚配置 表8. 16引脚LFCSP引脚功能描述 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 引脚名称 GND A1 W1 B1 VSS A2 W2 B2 VDD VLOGIC SCLK SDI SDO SYNC INDEP 16 RESET EPAD 说明 接地引脚，逻辑地基准点。 RDAC1的A端。VSS ≤ VA ≤ VDD。 RDAC1的游标端。VSS ≤ VW ≤ VDD。 RDAC1的B端。VSS ≤ VB ≤ VDD. 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 RDAC2的A端。VSS ≤ VA ≤ VDD。 RDAC2的游标端。VSS ≤ VW ≤ VDD。 RDAC2的B端。VSS ≤ VB ≤ VDD。 正电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 串行时钟线。数据在逻辑低电平转换时读入。 串行数据输入。 串行数据输出。它是一个开漏输出引脚，需要一个外部上拉电阻。 同步输入，低电平有效。SYNC返回高电平时，数据加载至输入移位寄存器。 上电时的线性增益设置模式。各电阻串均从其相关存储器位置独立载入。 若INDEP使能，则它无法通过软件禁用。 硬件复位引脚。从EEPROM刷新RDAC寄存器。RESET在逻辑低电平时激活。 若不使用该引脚，则将RESET与VLOGIC相连。 裸露焊盘在内部连接至VSS。 Rev. 0 | Page 12 of 32 AD5122/AD5142 INDEP 1 16 SYNC RESET 2 15 SDO GND 3 14 SDI A1 4 13 SCLK W1 5 B1 6 AD5122/ AD5142 VSS 7 10 B2 A2 8 9 W2 10880-007 12 VLOGIC TOP VIEW (Not to Scale) 11 VDD 图7. 16引脚TSSOP、SPI接口引脚配置 表9. 16引脚TSSOP、SPI接口引脚功能描述 引脚编号 引脚名称 1 INDEP 2 RESET 3 4 5 6 7 8 9 10 11 12 13 14 15 16 GND A1 W1 B1 VSS A2 W2 B2 VDD VLOGIC SCLK SDI SDO SYNC 说明 上电时的线性增益设置模式。各电阻串均从其相关存储器位置独立载入。 若INDEP使能，则它无法通过软件禁用。 硬件复位引脚。从EEPROM刷新RDAC寄存器。RESET在逻辑低电平时激活。 若不使用该引脚，则将RESET与VLOGIC相连。 接地引脚，逻辑地基准点。 RDAC1的A端。VSS ≤ VA ≤ VDD。 RDAC1的游标端。VSS ≤ VW ≤ VDD。 RDAC1的B端。VSS ≤ VB ≤ VDD。 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 RDAC2的A端。VSS ≤ VA ≤ VDD。 RDAC2的游标端。VSS ≤ VW ≤ VDD。 RDAC2的B端。VSS ≤ VB ≤ VDD。 正电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 串行时钟线。数据在逻辑低电平转换时读入。 串行数据输入。 串行数据输出。它是一个开漏输出引脚，需要一个外部上拉电阻。 同步输入，低电平有效。SYNC返回高电平时，数据加载至输入移位寄存器。 Rev. 0 | Page 13 of 32 AD5122/AD5142 典型性能参数 0.5 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0.4 0.3 0.2 0.1 0 R-DNL (LSB) 0 –0.1 –0.2 –0.2 –0.3 –0.4 –0.5 –0.4 100 200 CODE (Decimal) 10880-008 0 –0.6 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.20 0.10 0.15 0.05 0 R-DNL (LSB) 0.05 0 –0.05 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C –0.20 0 –0.10 –0.15 –0.20 –0.25 50 100 CODE (Decimal) –0.30 10880-009 –0.15 –0.05 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 100 图12. R-DNL与代码的关系(AD5122) 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 50 CODE (Decimal) 图9. R-INL与代码的关系(AD5122) 0.3 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10880-012 R-INL (LSB) 200 图11. R-DNL与代码的关系(AD5142) 0.10 0.05 0 DNL (LSB) 0.1 0 –0.1 –0.05 –0.10 –0.15 –0.20 –0.2 –0.3 –0.25 0 100 200 CODE (Decimal) –0.30 10880-010 INL (LSB) 100 CODE (Decimal) 图8. R-INL与代码的关系 (AD5142) –0.25 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10880-011 –0.3 –0.5 –0.1 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 图13. DNL与代码的关系(AD5142) 图10. INL与代码的关系(AD5142) Rev. 0 | Page 14 of 32 10880-013 R-INL (LSB) 0.1 AD5122/AD5142 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 0.05 –0.02 DNL (LSB) INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.04 –0.06 –0.05 –0.08 –0.10 –0.10 50 –0.14 10880-014 0 100 CODE (Decimal) 0 450 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 50 100 150 200 255 AD5142 0 25 50 75 CODE (Decimal) 100 127 AD5122 图15. 电位计模式温度系数((ΔVW /VW )/ΔT × 10 6)与代码的关系 –50 0 50 100 150 200 255 AD5142 0 25 50 75 CODE (Decimal) 100 127 AD5122 图18. 可变电阻器模式温度系数((ΔRWB /RWB )/ΔT × 10 6)与代码的关系 800 1200 700 VLOGIC = 1.8V VLOGIC = 2.3V VLOGIC = 3.3V VLOGIC = 5V VLOGIC = 5.5V 1000 ILOGIC CURRENT (µA) 500 400 IDD, VDD = 2.3V IDD, VDD = 3.3V IDD, VDD = 5V ILOGIC, VLOGIC = 2.3V ILOGIC, VLOGIC = 3.3V ILOGIC, VLOGIC = 5V 300 200 0 –40 10 60 TEMPERATURE (°C) 110 125 800 600 400 200 VDD = VLOGIC VSS = GND 100 10880-016 CURRENT (nA) 600 0 0 1 2 3 4 INPUT VOLTAGE (V) 图19. ILOGIC 电流与数字输入电压的关系 图16. 电源电流与温度的关系 Rev. 0 | Page 15 of 32 5 10880-018 0 10880-019 –50 10kΩ 100kΩ 400 10880-015 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 图17. DNL与代码的关系(AD5122) 100kΩ 10kΩ 400 100 CODE (Decimal) 图14. INL与代码的关系(AD5122) 450 50 10880-017 –0.12 –0.15 AD5122/AD5142 10 0 0x80 (0x40) 0 –10 0x40 (0x20) 0x20 (0x10) 0x20 (0x10) –20 0x10 (0x08) 0x10 (0x08) 0x8 (0x04) GAIN (dB) GAIN (dB) –20 0x8 (0x04) –30 0x80 (0x40) –10 0x40 (0x20) 0x4 (0x02) 0x2 (0x01) –40 0x1 (0x00) –30 0x4 (0x02) –40 –50 0x2 (0x01) 0x1 (0x00) 0x00 –60 0x00 –70 –50 –80 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10880-020 100 100 –50 0 10M –20 –30 THD + N (dB) –70 –80 –40 –50 –60 –70 VDD/VSS = ±2.5V fIN = 1kHz CODE = HALF SCALE NOISE FILTER = 22kHz –80 200 2k 20k 200k FREQUENCY (Hz) –90 0.001 10880-021 –100 20 0.1 1 VOLTAGE (V rms) 图24. 总谐波失真加噪声(THD + N)与幅度的关系 图21. 总谐波失真加噪声(THD + N)与频率的关系 20 0.01 10880-024 –90 10 VDD/VSS = ±2.5V RAB = 10kΩ 0 0 –10 PHASE (Degrees) –20 –40 –60 –20 –30 –40 –50 –60 –70 –100 10 QUARTER SCALE MIDSCALE FULL-SCALE 100 1k –80 10k 100k 1M 10M FREQUENCY (Hz) 10880-022 –80 –90 10 QUARTER SCALE MIDSCALE FULL-SCALE 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k 1M FREQUENCY (Hz) 图25. 归一化相位平坦度与频率的关系，RAB = 100 kΩ 图22. 归一化相位平坦度与频率的关系，RAB = 10 kΩ Rev. 0 | Page 16 of 32 10880-025 THD + N (dB) 1M 10kΩ 100kΩ –10 –60 PHASE (Degrees) 100k 图23. 100 kΩ增益与频率和代码的关系 10kΩ 100kΩ VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 10k FREQUENCY (Hz) 图20. 10 kΩ增益与频率和代码的关系 –40 1k 10880-023 AD5142 (AD5122) AD5142 (AD5122) –60 10 AD5122/AD5142 300 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 0 1 2 3 4 5 VOLTAGE (V) 0.2 0 –600 –500 –400 –300 –200 –100 10880-026 100 0 1.0 0 7 300 400 500 0 600 VDD = 5V ±10% AC VSS = GND, VA = 4V, VB = GND CODE = MIDSCALE –30 5 4 –40 –50 –60 3 –70 2 20 10 40 20 60 80 30 40 CODE (Decimal) 100 50 120 AD5142 60 AD5122 –90 10 10880-027 0 0 100k 1M 10M 0.020 0.015 RELATIVE VOLTAGE (V) 0.6 0.5 0.4 0.3 0.2 0.1 0.010 0.005 0 –0.005 –0.010 5 10 TIME (µs) 15 10880-028 0 图28. 最大转换毛刺 –0.020 0 500 1000 TIME (ns) 图31. 数字馈通 Rev. 0 | Page 17 of 32 1500 2000 10880-031 –0.015 0 –0.1 10k 图30. 电源抑制比(PSRR)与频率的关系 0x80 TO 0x7F 100kΩ 0x80 TO 0x7F 10kΩ 0.7 1k FREQUENCY (Hz) 图27. 最大带宽与代码和净电容的关系 0.8 100 10880-030 –80 1 RELATIVE VOLTAGE (V) 200 –20 6 0 10kΩ, RDAC1 100kΩ, RDAC1 –10 PSRR (dB) BANDWIDTH (MHz) 8 100 图29. 电阻寿命漂移 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 9 0 RESISTOR DRIFT (ppm) 图26. 增量式游标导通电阻与正电源(VDD )的关系 10 CUMULATIVE PROBABILITY 400 1.2 0.0020 PROBABILITY DENSITY 500 WIPER ON RESISTANCE (Ω) 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, VDD = 2.3V 10kΩ, VDD = 2.7V 10kΩ, VDD = 3V 10kΩ, VDD = 3.6V 10kΩ, VDD = 5V 10kΩ, VDD = 5.5V 10880-029 600 AD5122/AD5142 10kΩ 100kΩ 7 SHUTDOWN MODE ENABLED THEORETICAL IMAX (mA) –20 –60 –80 –100 5 4 3 2 1 100 1k 10k 100k FREQUENCY (Hz) 1M 10M 10880-032 GAIN (dB) –40 –120 10 10kΩ 100kΩ 6 0 0 50 100 0 25 50 75 CODE (Decimal) 150 200 250 AD5142 100 125 AD5122 图33. 最大理论电流与代码的关系 图32. 关断隔离与频率的关系 Rev. 0 | Page 18 of 32 10880-033 0 AD5122/AD5142 测试电路 图34至图38定义了“技术规格”部分使用的测试条件。 NC B V+ 10880-034 VMS NC = NO CONNECT ~ VDD V+ = VDD ±10% A PSRR (dB) = 20 LOG W B VMS RSW = DUT V+ = VDD 1LSB = V+/2N B VMS IW = VDD/RNOMINAL DUT W VW B RW = VMS1/IW NC = NO CONNECT 10880-036 VMS1 – VSS TO VDD 图38. 增量导通电阻 NC A ISW A = NC 图35. 电位计分压器非线性误差(INL、DNL) 0.1V ISW + B 10880-035 V+ W ΔVDD ΔVDD% CODE = 0x00 W DUT ΔVMS 图37. 电源灵敏度与电源抑制比(PSS、PSRR) 图34. 电阻积分非线性误差(可变电阻器操作；R-INL，R-DNL) A PSS (%/%) = ΔVMS% ( 图36. 游标电阻 Rev. 0 | Page 19 of 32 0.1V ) 10880-037 VA IW 10880-038 DUT A W AD5122/AD5142 工作原理 AD5122/AD5142数字可编程电位计均设计用作真可变电 阻，用于处理端电压范围为VSS < VTERM < VDD的模拟信号。 电阻游标位置取决于RDAC寄存器内容。RDAC寄存器用作 暂存寄存器，允许无限制地更改电阻设置。辅助寄存器(输 入寄存器)可用于预载入RDAC寄存器数据。 SPI串行数据接口 AD5122/AD5142配有四线式SPI兼容型数字接口 (SDI、 SYNC、SDO和SCLK)。写序列通过将SYNC线置为低电平 来启动。SYNC引脚必须保持低电平，直到从SDI引脚载入 完整的数据字。数据在SCLK下降沿转换期间载入，如图3 可利用SPI接口(取决于具体型号)设置任意位，实现针对 和图4所示。当SYNC返回高电平时，器件根据表16中的说 RDAC寄存器的编程。找到所需的游标位置后，可以将该 明对串行数据字进行解码。 值存储在EEPROM存储器中。以后上电时游标位置始终会 恢复到该位置。存储EEPROM数据大约需要15 ms；在这段 时间内，器件会锁定并不会应答任何新命令，因而可防止 器件使能时，为了最大程度地降低数字输入缓冲器的功 耗，应在VLOGIC供电轨附近操作所有串行接口引脚。 SYNC 中断 出现任何更改。 在AD5122/AD5142的独立写序列中，SYNC线在16个SCLK RDAC寄存器和EEPROM RDAC寄存器直接控制数字电位计游标的位置。例如，当 RDAC寄存器载入0x80(AD5142，256抽头)时，游标连接到 的下降沿保持低电平，而在SYNC拉高时进行指令解码。 然而，若SYNC线保持为低电平的周期不足16个SCLK下降 沿，则忽略输入移位寄存器中的内容，写序列视为无效。 可变电阻的满量程。RDAC寄存器是一种标准逻辑寄存 SDO引脚 器，不存在更改次数限制。 串行数据输出引脚(SDO)用于两种目的：使用命令3回读控 可使用数字接口来写入和读取RDAC寄存器(见表10)。 制、EEPROM、RDAC和输入寄存器的内容(见表10和表 可使用命令9将RDAC寄存器的内容存储到EEPROM中(见 表16)。因此，在任何日后开关电源时序中，RDAC寄存器 会始终设置为该位置。可使用命令3回读保存到EEPROM 中的数据(见表10)。 16)，以及将AD5122/AD5142连接为菊花链模式。 SDO引脚包含内部开漏输出，后者需要一个外部上拉电 阻。当拉低SYNC时，SDO引脚使能，数据在SCLK的上升 沿读出SDO，如图3和图4所示。 或者，也可以使用命令11单独写入EEPROM(见表16)。 输入移位寄存器 对于AD5122/AD5142，输入移位寄存器为16位宽，如图2 所示。16位字由4个控制位后跟4个地址位以及8个数据位 组成。 若从AD5122 RDAC或EEPROM寄存器中读取数据(或写入 AD5122 RDAC或EEPROM寄存器)，则最低数据位(位0)被 忽略。 数据以MSB优先(位15)方式加载。四个控制位决定软件命 令的功能，见表10和表16。 Rev. 0 | Page 20 of 32 AD5122/AD5142 菊花链连接 为避免数据被误读(例如，由噪声导致)，该器件包括一个 菊花链形式可以最大程度地减少控制IC的端口引脚数量要 内部计数器，当时钟下降沿数据不是8的倍数时，器件忽 求。如图39所示，必须将一个封装的SDO引脚连接到下一 略该命令。合法的时钟数为16、24或32。当SYNC返回高 个封装的SDI引脚。由于后续器件之间的线路存在传播延 电平时，计数器复位。 迟，因此可能需要延长时钟周期。当两个AD5122/AD5142 器件以菊花链形式连接时，需要32位数据。前16位分配至 U2，后16位分配至U1，如图40所示。保持SYNC引脚为低 电平，直到全部32位数据都读入相应的串行寄存器中。然 后，SYNC引脚被拉高，以完成该操作。典型连接见图39。 VLOGIC VLOGIC SDI SYNC SDI SDO U1 AD5122/ AD5142 SCLK SYNC RP 2.2kΩ U2 SDO SCLK 10880-039 MOSI MICROCONTROLLER MISO SCLK SS RP 2.2kΩ DAISY-CHAIN AD5122/ AD5142 图39. 菊花链配置 SCLK 1 2 16 17 18 32 SYNC DB15 DB0 INPUT WORD FOR U1 INPUT WORD FOR U2 SDO_U1 DB0 DB15 DB0 DB15 DB15 UNDEFINED DB0 INPUT WORD FOR U2 图40. 菊花链配置框图 Rev. 0 | Page 21 of 32 10880-040 MOSI AD5122/AD5142 表10. 精简命令操作真值表 命令编号 0 1 控制位 [DB15:DB12] C3 C2 C1 C0 0 0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X 0 0 0 A0 2 0 0 1 0 0 0 0 3 0 0 1 1 X 0 9 10 14 15 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 0 X A3 0 0 X 0 1 D7 X D7 数据位[DB7:DB0]1 D6 D5 D4 D3 D2 X X X X X D6 D5 D4 D3 D2 D1 X D1 D0 X D0 A0 D7 D6 D5 D4 D3 D2 D1 D0 A1 A0 X X X X X X D1 D0 0 0 X 0 A0 A0 X A0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 X D0 操作 NOP：无操作。 将串行寄存器数据 内容写入RDAC 将串行寄存器数据 内容写入输入寄存器 回读内容 D1 D0 数据 0 1 EEPROM 1 1 RDAC 复制RDAC寄存器内容至EEPROM 复制EEPROM内容至RDAC 软件复位 软件关断 D0 条件 0 正常模式 1 关断模式 X = 无关位。 表11. 精简地址位表 A3 1 0 0 0 1 A2 X1 0 0 0 A1 X1 0 0 1 A0 X1 0 1 0 通道 所有通道 RDAC1 RDAC2 不适用 X = 无关位。 Rev. 0 | Page 22 of 32 保存的通道存储器 不适用 RDAC1 不适用 RDAC2 AD5122/AD5142 高级控制模式 低游标电阻特性 AD5122/AD5142数字电位计提供一组用户编程特性，满足 AD5122/AD5142包含两个命令，当器件实现满量程或零电 各种通用调节器件种类繁多的应用需求(见表16和表18)。 平时，可降低端点之间的游标电阻。这些额外位置称为 关键编程特性如下： “底部量程(BS)”和“顶部量程(TS)”。处于顶部量程时，A端 和W端之间的电阻称为RTS。与此类似，B端和W端之间的 • 输入寄存器 底部量程电阻称为RBS。 • 线性增益设置模式 当处于这些位置时，RDAC寄存器内容不发生改变。有三 • 低游标电阻特性 种方法可退出顶部量程或底部量程：使用命令12或命令13 • 线性增量和减量指令 (见表16)；载入新数据至RDAC寄存器，包括增量/减量操 • ±6 dB增量和减量指令 • 复位 作；或者使用命令15进入关断模式(见表16)。 • 关断模式 当使能电位计或线性增益设置模式时，表12和表13分别表 示顶部量程和底部量程的真值表。 输入寄存器 AD5122/AD5142的每一个RDAC寄存器均含有一个输入寄 表12. 顶部量程真值表 些寄存器可通过命令2写入，并通过命令3读出(见表16)。 线性增益设置模式 RAW RWB RAB RAB 该特性支持一个或所有RDAC寄存器同时进行同步更新。 表13. 底部量程真值表 可通过命令8，同步完成输入寄存器到RDAC寄存器的转移 线性增益设置模式 RAW RWB RTS RBS 存器。这些寄存器允许预载入相应RDAC寄存器的值。这 (见表16)。 若新数据载入RDAC寄存器，则该RDAC寄存器将自动覆盖 相应输入寄存器的内容。 RAW RTS 电位计模式 RWB RAB RAW RAB 电位计模式 RWB RBS 线性增量和减量指令 增量和减量命令(表16中的命令4和命令5)对线性阶跃调节 线性增益设置模式 应用而言非常有用。这些命令通过允许控制器向器件发送 AD5122/AD5142采用专利架构，可独立控制每串电阻(RAW 一个增量或减量命令，简化微控制器的软件编码。这种调 和RWB)。若要使能该特性，可使用命令16(见表16)设置控 节可以是独立进行的，也可以结合电位计进行，此时所有 制寄存器的位D2(见表18)。 游标位置同时改变。 相对电位计模式的互补型电阻(RAW = RAB − RWB)而言，该操 对于增量命令而言，执行命令4将自动将游标移动到下一 作模式能够控制电位计，使其作为连接同一点(端点W)的 个RDAC位置。该命令可在单通道或多通道下执行。 两个独立可变电阻器使用。 该特性使能每通道的第二路输入和RDAC寄存器，如表17 所示；然而，实际RDAC内容保持不变。同样的操作对电 位计和线性增益设置模式均有效。 线性增益设置模式中，若拉高INDEP引脚，则器件上电， 并加载每通道保存在相应存储器位置的数值(见表17)。 INDEP引脚和D2位从内部连接逻辑OR门；只要任意一个 为1，则器件便无法在电位计模式下工作。 Rev. 0 | Page 23 of 32 AD5122/AD5142 ±6 dB增量和减量指令 关断模式 两个编程指令产生可通过独立电位计或组合电位计控制的 执行软件关断命令(命令15，见表16)或将LSB (D0)设为1， 游标位置对数抽头增量或减量，此时所有RDAC寄存器位 即可将AD5122/AD5142置于关断模式。这一特性将RDAC 置均同步改变。+6 dB增量由命令6激活，−6 dB减量由命令 置于特殊状态。当处于关断模式时，RDAC寄存器内容不 7激活(见表16)。例如，从零电平位置开始并执行命令6十 发生改变。但在关断模式下，表16中所列命令均支持。执 次，则会将游标以6 dB阶跃移动至满量程位置。当游标位 行命令15(见表16)或将LSB (D0)设为0可退出关断模式。 置靠近最大设置时，最后6 dB的增量指令会导致游标移动 表15. 关断模式的真值表 到满量程位置(见表14)。 以+6 dB增加游标位置会使RDAC寄存器值翻倍，而以−6 dB 降低游标位置则会使该寄存器值减半。在AD5122/AD5142 内部，器件使用移位寄存器使数据位左移或右移，以便得 到±6 dB增量或减量。这些功能对各种音频/视频电平调节而 言非常有用，尤其是白光LED的亮度设定，因为相比较小 的调整，人眼对较大的调整更为敏感。 A2 0 1 1 线性增益设置模式 AW WB N/A1 开路 开路 N/A1 AW 开路 N/A1 电位计模式 WB RBS N/A1 N/A表示不适用。 EEPROM或RDAC寄存器保护 通过禁用EEPROM和RDAC寄存器更新，可保护这些寄存 器。可通过软件或硬件实现该特性。若这些寄存器由软件 表14. 左移和右移功能详情，阶跃值为±6 dB增量或减量 提供保护，则设置位D0和/或位D1(见表18)即可单独保护 左移(+6 dB/阶跃) 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 EEPROM和RDAC寄存器。 右移(−6 dB/阶跃) 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 当RDAC受到保护时，允许的唯一操作是将EEPROM中的 内容复制到RDAC寄存器。 INDEP引脚 若上电时拉高INDEP引脚，则器件工作在线性增益设置模 式下，并且每串电阻(RAWx和RWBx)均载入EEPROM的存储值 (见表17)。若拉低引脚，则器件上电为电位计模式。 INDEP引脚和D2位从内部连接逻辑OR门；只要任意一个 为1，则器件便无法在电位计模式下工作(见表18)。 复位 AD5122/AD5142可以通过软件由执行命令14(见表16)或通 过RESET硬件引脚上的低电平脉冲来进行复位。复位命令 会将EEPROM的内容载入RDAC寄存器，大约需要30 µs。 EEPROM在出厂时预加载至中间电平，因此首次上电时为 中间电平。若RESET引脚未使用，则将RESET连接至VLOGIC。 Rev. 0 | Page 24 of 32 AD5122/AD5142 表16. 高级命令操作真值表 命令 编号 0 1 控制位 [DB15:DB12] C3 C2 C1 C0 0 0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X 0 A2 0 A0 D7 X D7 2 0 0 1 0 0 A2 0 A0 3 0 0 1 1 0 A2 A1 4 5 6 7 8 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 A3 A3 A3 A3 A3 A2 A2 A2 A2 A2 9 0 1 1 1 0 10 11 0 1 1 0 1 0 1 0 12 1 0 0 13 1 0 14 15 1 1 16 1 1 D6 X D6 数据位[DB7:DB0]1 D5 D4 D3 D2 X X X X D5 D4 D3 D2 D1 X D1 D0 X D0 D7 D6 D5 D4 D3 D2 D1 D0 A0 X X X X X X D1 D0 0 0 0 0 0 A0 A0 A0 A0 A0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 1 0 X A2 0 A0 X X X X X X X 1 0 0 A2 0 0 A1 A0 A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 0 D0 1 A3 A2 0 A0 1 0 0 0 0 0 0 D0 0 1 A3 A2 0 A0 0 0 0 0 0 0 0 D0 0 1 1 0 1 0 X A3 X A2 X 0 X A0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 X D0 1 0 1 X X X X X X X X X D2 D1 D0 X = 无关位。 Rev. 0 | Page 25 of 32 操作 NOP：无操作 将串行寄存器数据 内容写入RDAC 将串行寄存器数据 内容写入输入寄存器 回读内容 D1 D0 数据D 0 0 输入寄存器 0 1 EEPROM 1 0 控制寄存器 1 1 RDAC 线性RDAC增量 线性RDAC减量 +6 dB RDAC增量 −6 dB RDAC减量 复制输入寄存器内容 至RDAC(软件LRDAC) 复制RDAC寄存器 内容至EEPROM 复制EEPROM内容至RDAC 将串行寄存器数据 内容写入EEPROM 顶部量程 D0 = 0；正常模式 D0 = 1；关断模式 底部量程 D0 = 1；进入 D0 = 0；退出 软件复位reset 软件关断 D0 = 0；正常模式 D0 = 1；器件置于关断模式 复制串行寄存器数据至 控制寄存器 AD5122/AD5142 表17. 地址位 A3 1 0 0 0 0 0 0 1 A2 X1 0 1 0 1 0 0 A1 X1 0 0 0 0 1 1 A0 X1 0 0 1 1 0 1 电位计模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RDAC1 RDAC1 不适用 不适用 RDAC2 RDAC2 不适用 不适用 不适用 不适用 不适用 不适用 线性增益设置模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RWB1 RWB1 RAW1 RAW1 RWB2 RWB2 RAW2 RAW2 不适用 不适用 不适用 不适用 X = 无关位。 表18. 控制寄存器位功能描述 位的名称 D0 D1 D2 说明 RDAC寄存器写保护 0 = 游标位置冻结至EEPROM存储器值 1 = 允许通过数字接口更新游标位置(默认) EEPROM编程使能 0 = EEPROM编程禁用 1 = 使能器件的EEPROM编程(默认) 线性设置模式/电位计模式 0 = 电位计模式(默认) 1 = 线性增益设置模式 Rev. 0 | Page 26 of 32 保存的通道 存储器 不适用 RDAC1/RWB1 不适用 RAW1 不适用 RDAC2/RWB2 RAW2 AD5122/AD5142 RDAC架构 A端和B端之间的标称电阻R AB为10 kΩ或100 kΩ，并具有 为了实现最佳性能，ADI公司的所有数字电位计均采用了 128/256个可供游标端访问的触点。RDAC锁存器中的7/8位 RDAC分段专利架构。具体而言，AD5122/AD5142采用三 数据经过解码，用于选择128/256种可能的游标设置之一。 级分段方法，如图41所示。AD5122/AD5142的游标开关设 确定W端和B端间的数字编程输出电阻的通用公式如下： 计采用传输门CMOS拓扑，以及从VDD和VSS获得的门电压。 AD5122: A STS 从0x00至0x7F (1) 从0x00至0xFF (2) AD5142: RH RM RH 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RM RL RAB是端到端电阻。 W RW是游标电阻。 RL 7-BIT/8-BIT ADDRESS DECODER 在电位计模式中，与机械电位计相似，W端和A端之间也 RM 产生一个数字可控互补电阻RWA。RWA还会产生最大8%的绝 RH 对电阻误差。RWA从最大电阻值开始，随着载入锁存器的 RM RH 数据增大而减小。此操作的通用公式如下： SBS AD5122: 10880-041 B 图41. AD5122/AD5142简化RDAC电路 从0x00至0x7F (3) 从0x00至0xFF (4) AD5142: 顶部量程/底部量程架构 此外，AD5122/AD5142包含新的位置，减少端之间的电 其中： 阻。这些位置称为“底部量程”和“顶部量程”。采用底部量 D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 程时，游标电阻典型值从130 Ω降至60 Ω (RAB = 100 kΩ)。采 RAB是端到端电阻。 用顶部量程时，A端和W端之间的电阻减少1 LSB，总电阻 则降至60 Ω (RAB = 100 kΩ)。 RW是游标电阻。 若器件配置为线性增益设置模式，则W端和A端之间的电 可变电阻编程 阻直接与载入相应RDAC寄存器的代码成比例。此操作的 可变电阻器操作——±8%电阻容差 通用公式如下： 只有两个端用作可变电阻时，AD5122/AD5142采用可变电 AD5122: 阻器模式工作。不用的一端可以悬空或者连接到W端，如 图42所示。 A W B W B W B 图42. 可变电阻器模式配置 (5) 从0x00至0xFF (6) AD5142: A 10880-042 A 从0x00至0x7F 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 Rev. 0 | Page 27 of 32 AD5122/AD5142 VDD 在底部量程或顶部量程条件下，总共存在40 Ω的有限游标电 以及W端和B端之间的电流限制为±6 mA的最大连续电流或 A 表6中规定的脉冲电流。否则，内部开关触点可能会出现 W 性能下降，甚至是发生损坏。 B 电位计分压器编程 VSS 电压输出操作 数字电位计很容易在游标至B和游标至A处产生分压器，其 电压与A至B处的输入电压成比例，如图43所示。 上电时序 电压，因此必须先给VDD供电，然后再向A端、B端和W端 A W VB 图44. 由VDD 和VSS 设置的最大端电压 由于会用二极管来限制A端、B端和W端(见图44)处的顺从 VOUT B 施加电压。否则，该二极管会正偏，以致VDD意外上电。 理想的上电时序为VSS、VDD、VLOGIC、数字输入、VA、VB 10880-043 VA 10880-044 阻。无论器件的设置如何，都应将A端和B端、W端和A端 和VW。只要在VSS、VDD和VLOGIC之后上电，VA、VB、VW和 图43. 电位计模式配置 将A端连接到5 V且B端连接到地时，可在游标W至B端处产 生0 V至5 V的输出电压。以下通用公式定义针对施加于A 端和B端的任意有效输入电压，VW处相对于地的输出电压： (7) 数字输入的上电顺序就无关紧要。无论电源的上电时序和 斜坡速率如何，一旦VLOGIC上电，上电预设即会激活，该 功能会将EEPROM值恢复到RDAC寄存器。 布局布线和电源偏置 使用紧凑且引线长度最短的布局设计始终是一种较好的做 法。这样可确保尽量做到直接输入，实现最小导线长度。 其中： 接地路径应具有低电阻、低电感。用优质电容将电源旁路 RWB(D)可从公式1和公式2获得。 也是一种较好的做法。电源处应运用低等效串联电阻(ESR) RAW(D)可从公式3和公式4获得。 的1 μF至10 μF钽电容或电解电容，以便尽可能减少瞬态干 在分压器模式下使用数字电位计，可提高整个温度范围内 扰，并滤除低频纹波。图45所示为AD5122/AD5142的基本 的操作精度。与可变电阻器模式不同，输出电压主要取决 电源旁路配置。 移降到5 ppm/°C。 VDD 端电压范围 AD5122/AD5142内置ESD二极管来提供保护功能。这些二 VSS 极管还设置端工作电压的电压边界。A端、B端或W端超过 + C3 10µF C1 0.1µF + C4 10µF C2 0.1µF VDD VLOGIC AD5122/ AD5142 VSS 图45. 电源旁路 Rev. 0 | Page 28 of 32 C6 10µF + VLOGIC GND VDD的正信号会被正偏二极管箝位。VA、VW和VB之间没有 极性限制，但不得超过VDD或低于VSS。 C5 0.1µF 10880-045 于内部电阻RAW和RWB的比值，而非绝对值。因此，温度漂 AD5122/AD5142 外形尺寸 PIN 1 INDICATOR 0.30 0.23 0.18 0.50 BSC 12 13 16 PIN 1 INDICATOR 1 1.75 1.60 SQ 1.45 EXPOSED PAD 9 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 5 8 BOTTOM VIEW 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 4 08-16-2010-E 3.10 3.00 SQ 2.90 COMPLIANT TO JEDEC STANDARDS MO-220-WEED-6. 图46. 16引脚引线框芯片级封装[LFCSP_WQ] 3 mm x 3 mm超薄体 (CP-16-22) 图示尺寸单位：mm 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.65 BSC 0.30 0.19 COPLANARITY 0.10 0.20 0.09 SEATING PLANE 8° 0° COMPLIANT TO JEDEC STANDARDS MO-153-AB 图47. 16引脚超薄紧缩小型封装[TSSOP] (RU-16) 图示尺寸单位：mm Rev. 0 | Page 29 of 32 0.75 0.60 0.45 AD5122/AD5142 订购指南 型号 1, 2 AD5122BCPZ10-RL7 AD5122BCPZ100-RL7 AD5122BRUZ10 AD5122BRUZ100 AD5122BRUZ10-RL7 AD5122BRUZ100-RL7 AD5142BCPZ10-RL7 AD5142BCPZ100-RL7 AD5142BRUZ10 AD5142BRUZ100 AD5142BRUZ10-RL7 AD5142BRUZ100-RL7 EVAL-AD5142DBZ 1 2 R (kΩ) 10 100 10 100 10 100 10 100 10 100 10 100 AB 分辨率 128 128 128 128 128 128 256 256 256 256 256 256 接口 SPI SPI SPI SPI SPI SPI SPI SPI SPI SPI SPI SPI 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C Z = 符合RoHS标准的器件。 评估板附带10 kΩ的电阻RAB；不过，评估板兼容所有适用电阻值大小。 Rev. 0 | Page 30 of 32 封装描述 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 LFCSP_WQ 16引脚 LFCSP_WQ 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 16引脚 TSSOP 评估板 封装选项 CP-16-22 CP-16-22 RU-16 RU-16 RU-16 RU-16 CP-16-22 CP-16-22 RU-16 RU-16 RU-16 RU-16 标识 DH8 DH9 DH5 DH6 AD5122/AD5142 注释 Rev. 0 | Page 31 of 32 AD5122/AD5142 注释 ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10880sc-0-10/12(0) Rev. 0 | Page 32 of 32