四通道、128/256位、I2C / SPI、 非易失性数字电位计 AD5124/AD5144/AD5144A 产品特性 功能框图 10 kΩ和100 kΩ电阻可选 VLOGIC VDD LRDAC 电阻容差：8%(最大值) AD5124/AD5144 游标电流：±6 mA POWER-ON RESET 低温度系数：35 ppm/°C RDAC1 A1 INPUT REGISTER 1 宽带宽：3 MHz W1 B1 RESET 快速启动时间：< 75 μs RDAC2 DIS 线性增益设置模式 A2 INPUT REGISTER 2 W2 SCLK/SCL 单电源及双电源供电 SDI/SDA 独立逻辑电源：1.8 V至5.5 V B2 SERIAL INTERFACE RDAC3 7/8 A3 INPUT REGISTER 3 W3 SYNC/ADDR0 宽工作温度范围：−40℃至+125℃ 4 mm × 4 mm 封装可选 B3 RDAC4 SDO/ADDR1 A4 INPUT REGISTER 4 4 kV ESD保护 W4 B4 便携式电子设备的电平调整 GND LCD面板亮度和对比度控制 VSS WP 10877-001 EEPROM MEMORY 应用 图1. AD5124/AD5144 24引脚LFCSP 可编程滤波器、延迟和时间常数 可编程电源 概述 AD5124/AD5144/AD5144A电位计为128/256位调整应用提 供一种非易失性解决方案，保证±8%的低电阻容差误差， Ax、Bx和Wx引脚提供最高±6 mA的电流密度。 低电阻容差和低标称温度系数简化了开环应用和需要容差 匹配的应用。 线性增益设置模式允许对数字电位计端子RAW和RWB两串电 阻之间的电阻值独立编程，使电阻匹配非常精确。 宽带宽和低总谐波失真(THD)确保对于交流信号具有最佳 性能，适合滤波器设计。 在电阻阵列末端的低游标电阻仅40 Ω，允许进行引脚到引脚 连接。 游标电阻值可通过一个SPI/I2C兼容数字接口设置，也可利 用该接口回读游标寄存器和EEPROM内容。 AD5124/AD5144/AD5144A采用紧凑型24引脚、4 mm × 4 mm LFCSP封装以及20引脚TSSOP封装。保证工作温度范围为 −40°C至+125°C的扩展工业温度范围。 表1. 该系列产品型号 型号 AD51231 AD5124 AD5124 AD51431 AD5144 AD5144 AD5144A AD5122 AD5122A AD5142 AD5142A AD5121 AD5141 1 Rev. A 通道 四通道 四通道 四通道 四通道 四通道 四通道 四通道 双通道 双通道 双通道 双通道 单通道 单通道 位置 128 128 128 256 256 256 256 128 128 256 256 128 256 接口 I2C SPI/I2C SPI I2C SPI/I2C SPI I2C SPI I2C SPI I2C SPI/I2C SPI/I2C 封装 LFCSP LFCSP TSSOP LFCSP LFCSP TSSOP TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP/TSSOP LFCSP LFCSP 两个电位计和两个可变电阻器。 Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2012 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5124/AD5144/AD5144A 目录 特性...................................................................................................... 1 RDAC寄存器和EEPROM......................................................... 23 应用...................................................................................................... 1 输入移位寄存器......................................................................... 23 功能框图 ............................................................................................. 1 串行数据数字接口选择，DIS ................................................ 23 概述...................................................................................................... 1 SPI串行数据接口 ....................................................................... 23 修订历史 ............................................................................................. 2 I2C串行数据接口 ....................................................................... 25 功能框图—TSSOP ........................................................................... 3 I2C地址......................................................................................... 25 技术规格 ............................................................................................. 4 高级控制模式 ............................................................................. 27 电气特性—AD5124 ..................................................................... 4 EEPROM或RDAC寄存器保护 ................................................ 28 电气特性—AD5144和AD5144A............................................... 7 载入RDAC输入寄存器(LRDAC)............................................ 28 接口时序规格 ............................................................................. 10 RDAC架构................................................................................... 31 移位寄存器和时序图................................................................ 11 对可变电阻进行编程................................................................ 31 绝对最大额定值.............................................................................. 13 对电位计分压器进行编程 ....................................................... 32 热阻 .............................................................................................. 13 端电压范围 ................................................................................. 32 ESD警告....................................................................................... 13 上电时序...................................................................................... 32 引脚配置和功能描述 ..................................................................... 14 布局和电源偏置......................................................................... 32 典型性能参数 .................................................................................. 17 外形尺寸 ........................................................................................... 33 测试电路 ........................................................................................... 22 订购指南...................................................................................... 34 工作原理 ........................................................................................... 23 修订历史 2012年12月—修订版0至修订版A 更改表12和13................................................................................... 25 2012年10月—修订版0：初始版 Rev. A | Page 2 of 36 AD5124/AD5144/AD5144A 功能框图—TSSOP VDD VLOGIC VDD AD5124/AD5144 POWER-ON RESET AD5144A RDAC 1 A1 INPUT REGISTER 1 W1 POWER-ON RESET RDAC 1 A1 INPUT REGISTER 1 W1 B1 RDAC 2 SCLK INPUT REGISTER 2 SDI SPI SERIAL INTERFACE SDO RDAC 3 7/8 INPUT REGISTER 3 RDAC 4 INPUT REGISTER 4 EEPROM MEMORY GND VSS B1 RDAC 2 RESET A2 W2 SCL B2 SDA A3 W3 INPUT REGISTER 2 I2C SERIAL INTERFACE ADDR B3 RDAC 3 8 INPUT REGISTER 3 RDAC 4 A4 INPUT REGISTER 4 W4 B4 EEPROM MEMORY 10877-002 SYNC GND 图2. AD5124/AD5144 20引脚TSSOP VSS 图3. AD5144A 20引脚TSSOP Rev. A | Page 3 of 36 A2 W2 B2 A3 W3 B3 A4 W4 B4 10877-003 VLOGIC AD5124/AD5144/AD5144A 技术规格 电气特性—AD5124 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V， −40°C < TA < +125°C。 表2. 参数 符号 直流特性—可变电阻器模式 (全部RDAC) 分辨率 电阻积分非线性2 N R-INL 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 标称电阻匹配 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 R-DNL AB/RAB AB/RAB RW 测试条件/注释 最小值 典型值1 最大值 7 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 RBS或RTS RAB1/RAB2 单位 位 −1 −2.5 ±0.1 ±1 +1 +2.5 LSB LSB −0.5 −1 −0.5 −8 +0.5 +1 +0.5 +8 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ ±0.1 ±0.25 ±0.1 ±1 35 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω RAB = 10 kΩ RAB = 100 kΩ 代码 = 0xFF −1 40 60 ±0.2 80 230 +1 Ω Ω % RAB = 10 kΩ RAB = 100 kΩ −0.5 −0.25 −0.25 ±0.1 ±0.1 ±0.1 +0.5 +0.25 +0.25 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −1.5 −0.5 −0.1 ±0.1 +0.5 LSB LSB INL DNL VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. A | Page 4 of 36 1 0.25 ±5 1.5 0.5 LSB LSB ppm/°C AD5124/AD5144/AD5144A 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 IA、IB和IW CA, CB CW VINH 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ V A = V W = VB −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC VINL VHYST IIN CIN VOH VOL 典型值1 最大值 +6 +1.5 VDD 12 5 ±15 pF pF nA +500 0.2 × VLOGIC ±1 5 VLOGIC IDD ISS IDD_EEPROM_STORE IDD_EEPROM_READ ILOGIC PDISS PSRR 单电源，VSS = GND 双电源，VSS < GND VIH = VLOGIC或VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND ∆VDD/∆VSS = VDD ± 10%, 代码 = 满量程 Rev. A | Page 5 of 36 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V pF pF 0.1 × VLOGIC RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3 V 单位 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5124/AD5144/AD5144A 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C， f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V，VB = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ RAB = 10 kΩ RAB = 100 kΩ THD eN_WB tS 串扰(CW1/CW2) CT 模拟串扰 耐久性10 CTA 最小值 TA = 25°C 典型值1 最大值 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 10 25 −90 1 µs µs nV-sec nV-sec dB 百万周期 千周期 年 100 50 数据保留期11 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 电阻积分非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变 化。最大游标电流限制在(0.7 × VDD)/RAB。 3 通过设计和特性保证，但未经生产测试。 4 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 6 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 7 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 8 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 9 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 10 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 11 根据JEDEC 22标准方法A117，保持期限相当于125℃结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 1 2 Rev. A | Page 6 of 36 AD5124/AD5144/AD5144A 电气特性—AD5144和AD5144A 除非另有说明，VDD = 2.3 V至5.5 V，VSS = 0 V；VDD = 2.25 V至2.75 V，VSS = −2.25 V至−2.75 V；VLOGIC = 1.8 V至5.5 V， −40°C < TA < +125°C。 表3. 参数 直流特性—可变电阻器模式 (全部RDAC) 分辨率 电阻积分非线性2 电阻差分非线性2 标称电阻容差 电阻温度系数3 游标电阻3 底部量程或顶部量程 标称电阻匹配 直流特性—电位计驱动器模式 (全部RDAC) 积分非线性4 差分非线性4 满量程误差 零刻度误差 分压器温度系数3 符号 测试条件/注释 N R-INL R-DNL RAB/RAB AB/RAB RW 最小值 典型值1 最大值 8 RAB = 10 kΩ VDD ≥ 2.7 V VDD < 2.7 V RAB = 100 kΩ VDD ≥ 2.7 V VDD < 2.7 V 6 RBS或RTS 位 −2 −5 ±0.2 ±1.5 +2 +5 LSB LSB −1 −2 −0.5 −8 ±0.1 ±0.5 ±0.2 ±1 35 +1 +2 +0.5 +8 LSB LSB LSB % ppm/°C 55 130 125 400 Ω Ω −1 40 60 ±0.2 80 230 +1 Ω Ω % RAB = 10 kΩ RAB = 100 kΩ −1 −0.5 −0.5 ±0.2 ±0.1 ±0.2 +1 +0.5 +0.5 LSB LSB LSB RAB = 10 kΩ RAB = 100 kΩ −2.5 −1 −0.1 ±0.2 +1 LSB LSB 代码 = 满量程 代码 = 零电平 RAB = 10 kΩ RAB = 100 kΩ RAB = 10 kΩ RAB = 100 kΩ 代码 = 0xFF RAB1/RAB2 单位 INL DNL VWFSE VWZSE W /VW 6 RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程 Rev. A | Page 7 of 36 1.2 0.5 ±5 3 1 LSB LSB ppm/°C AD5124/AD5144/AD5144A 参数 电阻端 最大连续电流 端电压范围5 电容A、电容B3 电容W3 共模漏电流3 数字输入 输入逻辑3 高 低 输入迟滞3 输入电流3 输入电容3 数字输出 输出高电压3 输出低电平3 符号 IA、IB和IW CA, CB CW VINH 负电源电流 EEPROM存储电流3、6 EEPROM读取电流3、7 逻辑电源电流 功耗8 电源抑制比 最小值 RAB = 10 kΩ RAB = 100 kΩ −6 −1.5 VSS f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ f = 1 MHz，针对GND测量， 代码 = 半量程 RAB = 10 kΩ RAB = 100 kΩ VA = V W = VB −500 VLOGIC = 1.8 V至2.3 V VLOGIC = 2.3 V至5.5 V 0.8 × VLOGIC 0.7 × VLOGIC VINL VHYST IIN CIN VOH VOL 典型值1 最大值 +6 +1.5 VDD 12 5 ±15 pF pF nA +500 0.2 × VLOGIC ±1 5 VLOGIC IDD ISS IDD_EEPROM_STORE IDD_EEPROM_READ ILOGIC PDISS PSRR 单电源，VSS = GND 双电源，VSS < GND VIH = VLOGIC或VIL = GND VDD = 5.5 V VDD = 2.3 V VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND VIH = VLOGIC或VIL = GND ∆VDD/∆VSS = VDD ± 10%, 代码 = 满量程 Rev. A | Page 8 of 36 2.3 ±2.25 1.8 2.25 −5.5 0.7 400 −0.7 2 320 1 3.5 −66 V V V V µA pF 0.4 0.6 +1 V V V µA pF 5.5 ±2.75 VDD VDD V V V V 5.5 µA nA µA mA µA nA µW dB 2 VSS = GND mA mA V pF pF 0.1 × VLOGIC RPULL-UP = 2.2 kΩ至VLOGIC ISINK = 3 mA ISINK = 6 mA, VLOGIC > 2.3 V 单位 25 12 −1 三态漏电流 三态输出电容 电源 单电源电压范围 双电源电压范围 逻辑电源电压范围 正电源电流 测试条件/注释 120 −60 AD5124/AD5144/AD5144A 参数 动态特性9 带宽 总谐波失真 电阻噪声密度 VW建立时间 符号 测试条件/注释 BW −3 dB RAB = 10 kΩ RAB = 100 kΩ VDD/VSS = ±2.5 V, VA = 1 V rms, VB = 0 V, f = 1 kHz RAB = 10 kΩ RAB = 100 kΩ 代码 = 半量程，TA = 25°C， f = 10 kHz RAB = 10 kΩ RAB = 100 kΩ VA = 5 V，VB = 0 V， 零电平至满量程， ±0.5 LSB误差带 RAB = 10 kΩ RAB = 100 kΩ RAB = 10 kΩ RAB = 100 kΩ THD eN_WB tS 串扰(CW1/CW2) CT 模拟串扰 耐久性10 CTA 最小值 TA = 25°C 典型值1 单位 3 0.43 MHz MHz −80 −90 dB dB 7 20 nV/√Hz nV/√Hz 2 12 10 25 −90 1 µs µs nV-sec nV-sec dB 百万周期 千周期 年 100 50 数据保留期11 最大值 典型值代表25°C、VDD = 5 V、VSS = 0 V且VLOGIC = 5 V时的读数平均值。 电阻积分非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变 化。最大游标电流限制在(0.7 × VDD)/RAB。 3 通过设计和特性保证，但未经生产测试。 4 INL和DNL在VWB处测得，条件是将RDAC配置为类似于电压输出DAC的电位计分压器。VA = VDD且VB = 0 V。单调性工作条件保证DNL规格限值为±1 LSB(最大值)。 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。双电源供电支持以地为参考的双极性信号调整。 6 与工作电流不同，EEPROM编程的电源电流持续约30 ms。 7 与工作电流不同，EEPROM读取的电源电流持续约20 µs。 8 PDISS可通过(IDD × VDD) + (ILOGIC × VLOGIC)计算。 9 所有动态特性均采用VDD/VSS = ±2.5 V且VLOGIC = 2.5 V。 10 耐久性在−40°C至+125°C时依据JEDEC 22标准方法A117认定为100,000个周期。 11 根据JEDEC 22标准方法A117，保持期限相当于125℃结温时的寿命。保持期限(基于1 eV的激活能)随Flash/EE存储器的结温递减。 1 2 Rev. A | Page 9 of 36 AD5124/AD5144/AD5144A 接口时序规格 除非另有说明，VLOGIC = 1.8 V至5.5 V，所有规格均相对于TMIN至TMAX而言。 表4. SPI接口 参数1 t1 t2 t3 测试条件/注释 VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V VLOGIC > 1.8 V VLOGIC = 1.8 V 最小值 典型值 最大值 20 30 10 15 10 15 10 5 5 10 20 50 500 t4 t5 t6 t7 t8 2 t9 3 t10 单位 ns ns ns ns ns ns ns ns ns ns ns ns ns 描述 SCLK周期时间 SCLK高电平时间 SCLK低电平时间 SYNC到SCLK下降沿建立时间 数据建立时间 数据保持时间 SYNC 上升沿到下一个SCLK下降沿忽略 最小SYNC高电平时间 SCLK上升沿到SDO有效 SYNC 上升沿至SDO引脚禁用 所有输入信号均指tr = tf = 1 ns/V(10%至90%的VDD)条件下并从(VIL + VIH)/2电平起开始计时。 对于存储器命令操作，请参见tEEPROM_PROGRAM和tEEPROM_READBACK(见表6)。 3 RPULL_UP = 2.2 kΩ至VDD且带有168 pF的电容负载。 1 2 表5. I2C接口 参数1 SCL 2 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t11A 测试条件/注释 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 标准模式 快速模式 最小值 4.0 0.6 4.7 1.3 250 100 0 0 4.7 0.6 4 0.6 4.7 1.3 4 0.6 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 20 + 0.1 CL 典型值 最大值 100 400 1000 300 300 300 1000 300 1000 单位 kHz kHz µs µs µs µs ns ns µs µs µs µs µs µs µs µs µs µs ns ns ns ns ns ns ns 300 ns 3.45 0.9 Rev. A | Page 10 of 36 描述 串行时钟频率 SCL高电平时间，tHIGH SCL低电平时间，tLOW 数据建立时间，tSU; DAT 数据保持时间，tHD; DAT 重复起始条件的建立时间，tSU; STA 起始条件的保持时间(重复)，tHD; STA 一个停止条件与一个起始条件之间的总线空闲时间tBUF 停止条件的建立时间，tSU; STO SDA信号的上升时间，tRDA SDA信号的下降时间，tFDA SCL信号的上升时间，tRCL 重复起始条件和应答位后的SCL信号上升时间， tRCL1(图5未显示) AD5124/AD5144/AD5144A 参数1 t12 tSP3 1 2 3 测试条件/注释 标准模式 快速模式 快速模式 最小值 典型值 最大值 300 300 50 20 + 0.1 CL 0 单位 ns ns ns 描述 SCL信号的下降时间，tFCL 抑制尖峰的脉冲宽度 最大总线电容限制在400 pF。 SDA和SCL时序通过输入滤波器使能来测量。关闭输入滤波器可提高传输速率，但对器件的EMC特性有不利影响。 SCL和SDA输入的输入滤波在快速模式下可抑制小于50 ns的噪声尖峰。 表6. 控制引脚 参数 t1 t2 t3 tEEPROM_PROGRAM1 tEEPROM_READBACK tPOWER_UP2 tRESET 1 2 最小值 1 50 0.1 典型值 最大值 10 50 30 75 15 7 30 单位 µs ns µs ms µs µs µs 描述 到LRDAC下降沿的终结命令 LRDAC最短低电平时间 RESET 低电平时间 存储器编程时间(图8未显示) 存储器回读时间(图8未显示) 启动时间(图8中未显示) EEPROM复位恢复时间(图8未显示) EEPROM编程时间取决于温度和EEPROM写入周期。温度越低且写入周期越长，时序性能就越高。 VDD − VSS等于2.3 V后的最长时间。 移位寄存器和时序图 C3 C2 C1 C0 A3 A2 A1 DB8 DB7 A0 D7 DB0 (LSB) D6 D5 D4 D3 D2 D1 D0 10877-004 DB15 (MSB) DATA BITS CONTROL BITS ADDRESS BITS 图4. 输入移位寄存器内容 t11 t12 t6 t8 t2 SCL t6 t4 t5 t1 t10 t3 t9 t7 P S S 图5. I 2C串行接口时序图(典型写序列) Rev. A | Page 11 of 36 P 10877-005 SDA AD5124/AD5144/AD5144A t4 t1 t2 t7 SCLK t3 t8 SYNC t5 SDI C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 10877-006 t10 *PREVIOUS COMMAND RECEIVED. 图6. SPI串行接口时序图，CPOL = 0，CPHA = 1 t1 t2 t4 t7 SCLK t3 t8 SYNC t5 C3 C2 C1 C0 D7 D6 D5 SDO C3* C2* C1* C0* D7* D6* D5* t6 D2 D1 D0 D2* D1* D0* t9 t10 10877-007 SDI *PREVIOUS COMMAND RECEIVED. 图7. SPI串行接口时序图，CPOL = 1，CPHA = 0 SCLK SPI INTERFACE SYNC SCL INTERFACE SDA P t1 t2 LRDAC t3 RESET 图8. 控制引脚时序图 Rev. A | Page 12 of 36 10877-008 I2C AD5124/AD5144/AD5144A 绝对最大额定值 除非另有说明，TA = 25℃。 注意，超出上述绝对最大额定值可能会导致器件永久性损 表7. 坏。这只是额定最值，并不能以这些条件或者在任何其它 参数 VDD至GND VSS至GND VDD至VSS VLOGIC至GND VA、VW、VB至GND IA, IW, IB 脉冲驱动1 频率> 10 kHz RAW = 10 kΩ RAW = 100 kΩ 频率≤ 10 kHz RAW = 10 kΩ RAW = 100 kΩ 数字输入 工作温度范围(TA)3 最大结温(TJmax) 存储温度范围 回流焊 峰值温度 峰值温度时间 封装功耗 ESD 4 FICDM 1 2 3 4 额定值 −0.3 V至+7.0 V +0.3 V至−7.0 V 7V −0.3 V至VDD + 0.3 V或 +7.0 V(取较小者) VSS − 0.3 V, VDD + 0.3 V 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 热阻 θJA由JEDEC JESD51标准定义，其取值取决于测试板和测试 环境。 表8. 热阻 封装类型 24引脚LFCSP 20引脚TSSOP ±6 mA/d 2 ±1.5 mA/d2 ±6 mA/√d2 ±1.5 mA/√d2 −0.3 V至VLOGIC + 0.3 V或 +7 V(取较小者) −40°C至+125°C 150°C −65°C至+150°C 1 θJA 351 1431 θJC 3 45 单位 °C/W °C/W JEDEC 2S2P测试板，静止空气(0 m/s气流)。 ESD警告 ESD(静电放电)敏感器件。 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 260°C 20秒至40秒 (TJ max − TA)/θJA 4 kV 1.5 kV 最大端电流受以下几个方面限制：开关的最大电流处理能力、封装的最 大功耗以及给定电阻条件下可在A、B和W端中任何两个之间施加的最大 电压。 d = 脉冲占空系数。 包括对EEPROM存储器进行编程。 人体模型(HBM)分类。 Rev. A | Page 13 of 36 AD5124/AD5144/AD5144A 引脚配置和功能描述 SYNC 1 20 SDO GND 2 19 SDI A1 3 18 SCLK W1 4 17 VLOGIC B1 5 A3 6 AD5124/ AD5144 VDD TOP VIEW 15 B4 (Not to Scale) W3 7 14 W4 B3 8 13 A4 VSS 9 12 B2 A2 10 11 W2 10877-010 16 图9. 20引脚TSSOP，SPI接口引脚可配置(AD5124/AD5144) 表9. 20引脚TSSOP，SPI接口引脚功能描述(AD5124/AD5144) 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 引脚名称 SYNC GND A1 W1 B1 A3 W3 B3 VSS A2 W2 B2 A4 W4 B4 VDD VLOGIC SCLK SDI SDO 描述 同步数据输入，低电平有效。SYNC返回高电平时，数据加载至输入移位寄存器。 接地引脚，逻辑地基准点。 RDAC1的A端。VSS ≤ VA ≤ VDD。 RDAC1的游标端。VSS ≤ VW ≤ VDD。 RDAC1的B端。VSS ≤ VB ≤ VDD. RDAC3的A端。VSS ≤ VA ≤ VDD。 RDAC3的游标端。VSS ≤ VW ≤ VDD。 RDAC3的B端。VSS ≤ VB ≤ VDD. 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 RDAC2的A端。VSS ≤ VA ≤ VDD。 RDAC2的游标端。VSS ≤ VW ≤ VDD。 RDAC2的B端。VSS ≤ VB ≤ VDD. RDAC4的A端。VSS ≤ VA ≤ VDD。 RDAC4的游标端。VSS ≤ VW ≤ VDD。 RDAC4的B端。VSS ≤ VB ≤ VDD. 正电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 串行时钟线。数据在逻辑低电平转换时读入。 串行数据输入。 串行数据输出。它是一个开漏输出引脚，需要一个外部上拉电阻。 Rev. A | Page 14 of 36 AD5124/AD5144/AD5144A RESET 1 20 ADDR GND 2 19 SDA A1 3 18 SCL W1 4 17 VLOGIC B1 5 A3 6 AD5144A W3 7 14 W4 B3 8 13 A4 VSS 9 12 B2 A2 10 11 W2 10877-011 16 VDD TOP VIEW (Not to Scale) 15 B4 图10. 20引脚TSSOP，I 2C接口引脚可配置(AD5144A) 表10. 20引脚TSSOP，I2C接口引脚功能描述(AD5144A) 引脚编号 1 引脚名称 RESET 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 GND A1 W1 B1 A3 W3 B3 VSS A2 W2 B2 A4 W4 B4 VDD VLOGIC SCL SDA ADDR 描述 硬件复位引脚。从EEPROM刷新RDAC寄存器。RESET在逻辑低电平时激活。 若不使用该引脚，则将RESET与VLOGIC相连。 接地引脚，逻辑地基准点。 RDAC1的A端。VSS ≤ VA ≤ VDD。 RDAC1的游标端。VSS ≤ VW ≤ VDD。 RDAC1的B端。VSS ≤ VB ≤ VDD. RDAC3的A端。VSS ≤ VA ≤ VDD。 RDAC3的游标端。VSS ≤ VW ≤ VDD。 RDAC3的B端。VSS ≤ VB ≤ VDD. 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 RDAC2的A端。VSS ≤ VA ≤ VDD。 RDAC2的游标端。VSS ≤ VW ≤ VDD。 RDAC2的B端。VSS ≤ VB ≤ VDD. RDAC4的A端。VSS ≤ VA ≤ VDD。 RDAC4的游标端。VSS ≤ VW ≤ VDD。 RDAC4的B端。VSS ≤ VB ≤ VDD. 正电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 串行时钟线。数据在逻辑低电平转换时读入。 串行数据输入/输出。 用于多个封装解码的可编程地址。 Rev. A | Page 15 of 36 24 23 22 21 20 19 RESET LRDAC ADDR0/SYNC ADDR1/SDO WP SDA/SDI AD5124/AD5144/AD5144A 1 2 3 4 5 6 PIN 1 INDICATOR AD5124/ AD5144 TOP VIEW (Not to Scale) 18 17 16 15 14 13 DIS SCL/SCLK VLOGIC VDD B4 W4 NOTES 1. INTERNALLY CONNECT THE EXPOSED PAD TO VSS. 10877-009 B3 VSS A2 W2 B2 A4 7 8 9 10 11 12 GND A1 W1 B1 A3 W3 图11. 24引脚TSSOP，SPI接口引脚可配置(AD5124/AD5144) 表11. 24引脚LFCSP引脚功能描述(AD5124/AD5144) 引脚编号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 引脚名称 GND A1 W1 B1 A3 W3 B3 VSS A2 W2 B2 A4 W4 B4 VDD VLOGIC SCL/SCLK 18 DIS 19 SDA/SDI 20 WP 21 ADDR1/SDO 22 ADDR0/SYNC 23 LRDAC 24 RESET EPAD 描述 接地引脚，逻辑地基准点。 RDAC1的A端。VSS ≤ VA ≤ VDD。 RDAC1的游标端。VSS ≤ VW ≤ VDD。 RDAC1的B端。VSS ≤ VB ≤ VDD. RDAC3的A端。VSS ≤ VA ≤ VDD。 RDAC3的游标端。VSS ≤ VW ≤ VDD。 RDAC3的B端。VSS ≤ VB ≤ VDD. 负电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 RDAC2的A端。VSS ≤ VA ≤ VDD。 RDAC2的游标端。VSS ≤ VW ≤ VDD。 RDAC2的B端。VSS ≤ VB ≤ VDD. RDAC4的A端。VSS ≤ VA ≤ VDD。 RDAC4的游标端。VSS ≤ VW ≤ VDD。 RDAC4的B端。VSS ≤ VB ≤ VDD. 正电源。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 逻辑电源；1.8 V至VDD。此引脚应通过0.1 µF陶瓷电容和10 µF电容去耦。 I2C串行时钟线(SCL)。数据在逻辑低电平转换时读入。 SPI串行时钟线(SCLK)。数据在逻辑低电平转换时读入。 数字接口选择(SPI/I2C选择)。DIS = 0 (GND)时为SPI，DIS = 1 (VLOGIC)时为I2C。 该引脚不可浮空。 DIS = 1时为串行数据输入/输出(SDA)。 DIS = 0时为串行数据输入(SDI)。 可选写保护。该引脚阻止任何改变RDAC和EEPROM当前内容的操作， 但将EEPROM重新载入RDAC寄存器的操作除外。WP于逻辑低电平时激活。 若不使用该引脚，则将WP与VLOGIC相连。 可编程地址(ADDR1)用于多个封装解码(DIS = 1时)。 串行数据输出(SDO)。开漏输出，当DIS = 0时需要一个外部上拉电阻。 可编程地址(ADDR0)用于多个封装解码，DIS = 1。 DIS = 0时为同步数据输入。该引脚低电平有效。 SYNC返回高电平时，数据加载至输入移位寄存器。 载入RDAC。若相应的输入寄存器之前使用命令2，则将内容转移至相应的RDAC寄存器(见表20)。 它允许同步更新所有RDAC寄存器。高电平转低电平时激活LRDAC。 若未使用，则将LRDAC与VLOGIC相连。 硬件复位引脚。从EEPROM刷新RDAC寄存器。RESET在逻辑低电平时激活。 若未使用，则将RESET与VLOGIC相连。 裸露焊盘在内部连接至VSS。 Rev. A | Page 16 of 36 AD5124/AD5144/AD5144A 典型性能参数 0.5 0.4 0.3 0.2 0.1 0 0.1 R-DNL (LSB) R-INL (LSB) 0.2 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 0 –0.1 –0.1 –0.2 –0.3 –0.2 –0.5 –0.4 0 100 200 CODE (Decimal) –0.6 10877-012 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.20 0.10 0.15 0.05 0 R-DNL (LSB) 0.05 0 –0.05 –0.10 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C –0.20 0 –0.05 –0.10 –0.15 –0.20 –0.25 50 100 CODE (Decimal) –0.30 10877-013 –0.15 10kΩ, +125°C 10kΩ, +25°C 10kΩ, –40°C 0 0.3 50 100 图16. R-DNL与代码的关系(AD5124) 0.10 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.2 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C CODE (Decimal) 图13. R-INL与代码的关系(AD5124) 0.05 0 DNL (LSB) 0.1 0 –0.1 –0.05 –0.10 –0.15 –0.20 –0.3 –0.25 0 100 200 CODE (Decimal) –0.30 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0 100 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 200 CODE (Decimal) 图17. DNL与代码的关系(AD5144/AD5144A) 图14. INL与代码的关系(AD5144/AD5144A) Rev. A | Page 17 of 36 10877-017 –0.2 10877-014 INL (LSB) 200 图15. R-DNL与代码的关系(AD5144/AD5144A) 0.10 R-INL (LSB) 100 CODE (Decimal) 图12. R-INL与代码的关系(AD5144/AD5144A) –0.25 100kΩ, +125°C 100kΩ, +25°C 100kΩ, –40°C 10877-016 –0.5 10877-015 –0.4 –0.3 AD5124/AD5144/AD5144A 0.15 0.06 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.10 100kΩ, –40°C 100kΩ, +25°C 100kΩ, +125°C 0.02 0 0.05 –0.02 DNL (LSB) INL (LSB) 10kΩ, –40°C 10kΩ, +25°C 10kΩ, +125°C 0.04 0 –0.04 –0.06 –0.05 –0.08 –0.10 –0.10 50 –0.14 10877-018 0 100 CODE (Decimal) 0 450 RHEOSTAT MODE TEMPERATURE COEFFICIENT (ppm/°C) 350 300 250 200 150 100 50 350 300 250 200 150 100 50 0 0 0 50 100 150 200 255 0 25 50 75 CODE (Decimal) 100 127 AD5144/ AD5144A AD5124 –50 图19. 电位计模式温度系数((ΔVW /VW )/ΔT × 10 6) 与代码的关系 800 700 IDD, IDD, IDD, VDD = 2.3V VDD = 3.3V VDD = 5V ILOGIC, ILOGIC, ILOGIC, VLOGIC = 2.3V VLOGIC = 3.3V VLOGIC = 5V 0 50 100 150 200 255 AD5144/ AD5144A 0 25 50 75 CODE (Decimal) 100 127 AD5124 图22. 可变电阻器模式温度系数((ΔRWB /RWB )/ΔT × 10 6) 与代码的关系 1200 VDD = VLOGIC VSS = GND I2C, VLOGIC = 1.8V I2C, VLOGIC = 2.3V I2C, VLOGIC = 3.3V I2C, VLOGIC = 5V I2C, VLOGIC = 5.5V SPI, VLOGIC = 1.8V SPI, VLOGIC = 2.3V SPI, VLOGIC = 3.3V SPI, VLOGIC = 5V SPI, VLOGIC = 5.5V 1000 ILOGIC CURRENT (µA) 500 400 300 800 600 400 200 0 –40 10 60 TEMPERATURE (°C) 110 125 0 0 1 2 3 4 INPUT VOLATGE (V) 图23. ILOGIC 电流与数字输入电压的关系 图20. 电源电流与温度的关系 Rev. A | Page 18 of 36 5 10877-023 200 100 10877-020 CURRENT (nA) 600 10877-122 –50 10kΩ 100kΩ 400 10877-019 POTENTIOMETER MODE TEMPERATURE COEFFICIENT (ppm/°C) 图21. DNL与代码的关系(AD5124) 100kΩ 10kΩ 400 100 CODE (Decimal) 图18. INL与代码的关系(AD5124) 450 50 10877-021 –0.12 –0.15 AD5124/AD5144/AD5144A 0 0 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) –30 0x10 (0x08) GAIN (dB) 0x8 (0x04) –30 0x4 (0x02) 0x2 (0x01) –40 0x1 (0x00) –40 –50 0x8 (0x04) 0x4 (0x02) 0x2 (0x01) 0x1 (0x00) 0x00 –60 0x00 –70 –50 –80 100 1k 10k 100k 1M 10M FREQUENCY (Hz) –90 10 10877-022 –60 10 100 –50 0 10M –20 –30 THD + N (dB) –70 –80 –40 –50 –60 –70 VDD/VSS = ±2.5V fIN = 1kHz CODE = HALF SCALE NOISE FILTER = 22kHz –90 –80 200 2k 20k 200k FREQUENCY (Hz) –90 0.001 10877-025 –100 20 1 图28. 总谐波失真加噪声(THD + N)与幅度的关系 10 VDD/VSS = ±2.5V RAB = 10kΩ 0 0 –10 –20 PHASE (Degrees) –20 –40 –60 –30 –40 –50 –60 –70 –80 QUARTER SCALE MIDSCALE FULL-SCALE 100 1k –80 10k 100k 1M 10M FREQUENCY (Hz) 10877-026 –100 10 0.1 VOLTAGE (V rms) 图25. 总谐波失真加噪声(THD + N)与频率的关系 20 0.01 10877-028 THD + N (dB) 1M 10kΩ 100kΩ –10 –60 PHASE (Degrees) 100k 图27. 100 kΩ增益与频率和代码的关系 10kΩ 100kΩ VDD/VSS = ±2.5V VA = 1V rms VB = GND CODE = HALF SCALE NOISE FILTER = 22kHz 10k FREQUENCY (Hz) 图24. 10 kΩ增益与频率和代码的关系 –40 1k 10877-123 AD5144/AD5144A (AD5124) AD5144/AD5144A (AD5124) 图26. 归一化相位平坦度与频率的关系，RAB = 10 kΩ –90 10 QUARTER SCALE MIDSCALE FULL-SCALE 100 VDD/VSS = ±2.5V RAB = 100kΩ 1k 10k 100k 1M FREQUENCY (Hz) 图29. 归一化相位平坦度与频率的关系，RAB = 100 kΩ Rev. A | Page 19 of 36 10877-029 GAIN (dB) –20 0x80 (0x40) –10 0x40 (0x20) 0x20 (0x10) –20 0x10 (0x08) AD5124/AD5144/AD5144A 300 200 0.8 0.0015 0.6 0.0010 0.4 0.0005 0 1 2 3 4 5 VOLTAGE (V) 0.2 0 –600 –500 –400 –300 –200 –100 10877-030 100 0 1.0 0 7 300 400 500 0 600 VDD = 5V ±10% AC VSS = GND, VA = 4V, VB = GND CODE = MIDSCALE –30 5 4 –40 –50 –60 3 –70 2 40 0 10 20 80 100 120 AD5144/ AD5144A 30 40 CODE (Decimal) 50 60 60 AD5124 –90 10 0x80 TO 0x7F, 100kΩ 0x80 TO 0x7F, 10kΩ 0.7 RELATIVE VOLTAGE (V) 0.3 0.2 0.1 15 10877-032 TIME (µs) 10M 0.010 0.005 0 –0.005 –0.010 VDD/VSS = ±2.5V VA = VDD VB = VSS CODE = HALF SCALE –0.015 0 10 1M 0.015 0.4 5 100k 0.020 VDD/VSS = ±2.5V VA = VDD VB = VSS 0.5 0 10k 图34. 电源抑制比(PSRR)与频率的关系 0.6 –0.1 1k FREQUENCY (Hz) 图31. 最大带宽与代码和净电容的关系 0.8 100 图32. 最大转换毛刺 –0.020 0 500 1000 TIME (ns) 图35. 数字馈通 Rev. A | Page 20 of 36 1500 2000 10877-035 20 10877-031 0 10877-034 –80 1 RELATIVE VOLTAGE (V) 200 –20 6 0 10kΩ 100kΩ –10 PSRR (dB) BANDWIDTH (MHz) 8 100 图33. 电阻寿命漂移 10kΩ + 0pF 10kΩ + 75pF 10kΩ + 150pF 10kΩ + 250pF 100kΩ + 0pF 100kΩ + 75pF 100kΩ + 150pF 100kΩ + 250pF 9 0 RESISTOR DRIFT (ppm) 图30. 增量式游标导通电阻与正电源(VDD )的关系 10 CUMULATIVE PROBABILITY 400 1.2 0.0020 PROBABILITY DENSITY 500 WIPER ON RESISTANCE (Ω) 0.0025 100kΩ, V DD = 2.3V 100kΩ, V DD = 2.7V 100kΩ, V DD = 3V 100kΩ, V DD = 3.6V 100kΩ, V DD = 5V 100kΩ, V DD = 5.5V 10kΩ, V DD = 2.3V 10kΩ, V DD = 2.7V 10kΩ, V DD = 3V 10kΩ, V DD = 3.6V 10kΩ, V DD = 5V 10kΩ, V DD = 5.5V 10877-033 600 AD5124/AD5144/AD5144A 0 10kΩ 100kΩ 7 SHUTDOWN MODE ENABLED 6 THEORETICAL IMAX (mA) –20 –60 –80 5 4 3 2 10kΩ –100 1 100kΩ 100 1k 10k 100k FREQUENCY (Hz) 1M 10M 图36. 关断隔离与频率的关系 0 0 50 100 0 25 50 75 CODE (Decimal) 150 200 100 图37. 最大理论电流与代码的关系 Rev. A | Page 21 of 36 AD5144/ 250 AD5144A 125 AD5124 10877-037 –120 10 10877-036 GAIN (dB) –40 AD5124/AD5144/AD5144A 测试电路 图38至图42定义了“技术规格”部分使用的测试条件。 NC VA IW V+ = VDD ±10% V+ VMS PSRR (dB) = 20 LOG W B 10877-038 NC = NO CONNECT ~ A 图38. 电阻积分非线性误差(可变电阻器操作；R-INL，R-DNL) VMS 0.1V ISW CODE = 0x00 RSW = W V+ W B VMS W IW = VDD/RNOMINAL VW B RW = VMS1/IW NC = NO CONNECT 10877-040 VMS1 – VSS TO VDD 图42. 增量导通电阻 NC DUT ISW A = NC 图39. 电位计分压器非线性误差(INL、DNL) A + B 10877-039 A V+ = VDD 1LSB = V+/2N 图40. 游标电阻 Rev. A | Page 22 of 36 ∆VDD% 图41. 电源灵敏度与电源抑制比 (PSS与PSRR) DUT DUT PSS (%/%) = ( ∆VMS ∆VDD ) ∆VMS% 0.1V 10877-045 B VDD 10877-041 DUT A W AD5124/AD5144/AD5144A 工作原理 AD5124/AD5144/AD5144A数字可编程电位计均设计用作 串行数据数字接口选择，DIS 真可变电阻，用于处理端电压范围为VSS < VTERM < VDD的模 AD5124/AD5144 LFSCP提供接口选择的灵活性。当数字接 拟信号。电阻游标位置取决于RDAC寄存器内容。RDAC寄 口选择(DIS)引脚连接低电平时，则启动SPI模式。当DIS引 存器用作暂存寄存器，允许无限制地更改电阻设置。辅助 脚连接高电平时，则启动I2C模式。 寄存器(输入寄存器)可用于预载入RDAC寄存器数据。 可利用I2C或SPI接口(取决于具体型号)设置任意位，实现针 SPI串行数据接口 AD5124/AD5144配有四线式SPI兼容型数字 接 口 (SDI、 对RDAC寄存器的编程。找到所需的游标位置后，可以将 SYNC、SDO和SCLK)。写序列通过将SYNC线置为低电平 该值存储在EEPROM存储器中。以后上电时游标位置始终 来启动。SYNC引脚必须保持低电平，直到从SDI引脚载入 会恢复到该位置。存储EEPROM数据大约需要15 ms；在这 完整的数据字。数据在SCLK下降沿转换期间载入，如图6 段时间内，器件会锁定并不会应答任何新命令，因而可防 所示。当SYNC返回高电平时，器件根据表20中的说明对 止出现任何更改。 串行数据字进行解码。 RDAC寄存器和EEPROM 器件使能时，为了最大程度地降低数字输入缓冲器的功 RDAC寄存器直接控制数字电位计游标的位置。例如，当 耗，应在VLOGIC供电轨附近操作所有串行接口引脚。 RDAC寄存器载入0x80(AD5144/AD5144A，256抽头)时， 游标连接到可变电阻的满量程。RDAC寄存器是一种标准 逻辑寄存器，不存在更改次数限制。 SYNC 中断 在AD5124/AD5144的独立写序列中，SYNC线在16个SCLK 的下降沿保持低电平，而在SYNC拉高时进行指令解码。 可使用数字接口来写入和读取RDAC寄存器(见表14)。 然而，若SYNC线保持为低电平的周期不足16个SCLK下降 可使用命令9将RDAC寄存器的内容存储到EEPROM中(见 沿，则忽略输入移位寄存器中的内容，写序列视为无效。 表14)。因此，在任何日后开关电源时序中，RDAC寄存器 SDO引脚 会始终设置为该位置。可使用命令3回读保存到EEPROM 中的数据(见表14)。 串行数据输出引脚(SDO)用于两种目的：使用命令3回读控 制、EEPROM、RDAC和输入寄存器的内容(见表14和表 或者，也可以使用命令11单独写入EEPROM(见表20)。 20)，以及将AD5124/AD5144连接为菊花链模式。 输入移位寄存器 SDO引脚包含内部开漏输出，后者需要一个外部上拉电 对于AD5124/AD5144/AD5144A，输入移位寄存器为16位 阻。当拉低SYNC时，SDO引脚使能，数据在SCLK的上升 宽，如图4所示。16位字由4个控制位后跟4个地址位以及8 沿读出SDO，如图6和图7所示。 个数据位组成。 若从AD5124 RDAC或EEPROM寄存器中读取数据(或写入 AD5124 RDAC或EEPROM寄存器)，则最低数据位(位0)被 忽略。 数据以MSB优先(位15)方式加载。四个控制位决定软件命 令的功能，见表14和表20。 Rev. A | Page 23 of 36 AD5124/AD5144/AD5144A 菊花链连接 为避免数据被误读(例如，由噪声导致)，该器件包括一个 菊花链形式可以最大程度地减少控制IC的端口引脚数量要 内部计数器，当SCLK下降沿数据不是8的倍数时，器件忽 求。如图43所示，必须将一个封装的SDO引脚连接到下一 略该命令。有效时钟计数为16、24、32、40，以此类推。 个封装的SDI引脚。由于后续器件之间的线路存在传播延 当SYNC返回高电平时，计数器复位。 迟，因此可能需要延长时钟周期。当两个AD5124/AD5144 器件以菊花链形式连接时，需要32位数据。前16位分配至 U2，后16位分配至U1，如图44所示。保持SYNC引脚为低 电平，直到全部32位数据都读入相应的串行寄存器中。然 后，SYNC引脚被拉高，以完成该操作。 VLOGIC VLOGIC AD5124/ AD5144 MOSI SDI AD5124/ AD5144 RP 2.2kΩ SDI SDO U1 RP 2.2kΩ U2 SDO SCLK SYNC SCLK DAISY-CHAIN SYNC 10877-046 MICROCONTROLLER MISO SCLK SS 图43. 菊花链配置 SCLK 1 2 16 17 18 32 SYNC DB15 DB0 DB15 DB0 INPUT WORD FOR U2 SDO_U1 INPUT WORD FOR U1 DB0 DB15 DB15 UNDEFINED DB0 INPUT WORD FOR U2 图44. 菊花链配置框图 Rev. A | Page 24 of 36 10877-047 MOSI AD5124/AD5144/AD5144A I2C串行数据接口 I2C地址 AD5144/AD5144A具有一个双线式I2C兼容串行接口，这些 AD5144/AD5144A各自具有两个不同的器件地址选项(见表 器件可作为从机连接到I C总线，受主机的控制。典型写序 12和表13)。 2 列的时序图参见图5。 表12. 20引脚TSSOP器件地址选择 AD5144/AD5144A支持标准(100 kHz)和快速(400 kHz)数据传 ADDR VLOGIC 无连接1 GND 输模式。不支持10位寻址和广播寻址。 双线式串行总线协议按如下方式工作： 1. 主机通过建立起始条件而启动数据传输；起始条件即为 SDA线上发生高低转换而SCL处于高电平时。之后的字 节是地址字节，由7位从机地址和一个R/W位组成。与 发送地址对应的从机通过在第9个时钟脉冲期间拉低 SDA来做出响应(这称为应答位)。在这个阶段，在选定 器件等待从移位寄存器读写数据期间，总线上的所有其 它器件保持空闲状态。 如果R/W位为高，则主机由从机读取数据。不过，如果 R/W位设为低电平，则主机对从机写入。 2. 数据按9个时钟脉冲(8个数据位和1个应答位)的顺序通过 串行总线发送。SDA线上的数据转换必须发生在SCL低 1 7位I2C器件地址 0101000 0101010 0101011 双极性模式下(VSS < 0 V)或低电压模式下(VLOGIC = 1.8 V)不可用。 表13. 24引脚LFCSP器件地址选择 ADDR0引脚 VLOGIC 无连接1 GND VLOGIC 无连接1 GND VLOGIC 无连接1 GND 1 ADDR1引脚 VLOGIC VLOGIC VLOGIC 无连接1 无连接1 无连接1 GND GND GND 7位I2C器件地址 0100000 0100010 0100011 0101000 0101010 0101011 0101100 0101110 0101111 双极性模式下(VSS < 0 V)或低电压模式下(VLOGIC = 1.8 V)不可用。 电平期间，并且在SCL高电平期间保持稳定。 3. 读取或写入所有数据位之后，停止条件随即建立。在写 入模式下，主器件在第10个时钟脉冲期间拉高SDA线， 以建立停止条件。在读取模式下，主机会向第9个时钟 脉冲发送不应答(即SDA线保持高电平)。主机在第10个 时钟脉冲前将SDA线拉低，然后在第10个时钟脉冲期间 再次拉高，以建立停止条件。 Rev. A | Page 25 of 36 AD5124/AD5144/AD5144A 表14. 精简命令操作真值表 命令编号 0 1 控制位 [DB15:DB12] C3 C2 C1 C0 0 0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X 0 0 A1 A0 2 0 0 1 0 0 0 A1 3 0 0 1 1 X 0 9 10 14 15 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 0 X A3 0 0 X 0 1 D7 X D7 数据位[DB7:DB0]1 D6 D5 D4 D3 D2 X X X X X D6 D5 D4 D3 D2 D1 X D1 D0 X D0 A0 D7 D6 D5 D4 D3 D2 D1 D0 A1 A0 X X X X X X D1 D0 A1 A1 X A1 A0 A0 X A0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 X D0 操作 NOP：无操作。 将串行寄存器数据 内容写入RDAC 将串行寄存器数据内容 写入输入寄存器 回读内容 D1 D0 数据 0 1 EEPROM 1 1 RDAC 复制RDAC寄存器内容至EEPROM 复制EEPROM内容至RDAC 软件复位 软件关断 D0 条件 0 正常模式 1 关断模式 X = 无关位。 表15. 精简地址位表 A3 1 0 0 0 0 1 A2 0 0 0 0 0 A1 X1 0 0 1 1 A0 X1 0 1 0 1 通道 所有通道 RDAC1 RDAC2 RDAC3 RDAC4 X = 无关位。 Rev. A | Page 26 of 36 保存的通道存储器 不适用 RDAC1 RDAC2 RDAC3 RDAC4 AD5124/AD5144/AD5144A 高级控制模式 低游标电阻特性 AD5124/AD5144/AD5144A数字电位计提供一组用户编程 AD5124/AD5144/AD5144A包含两个命令，当器件实现满 特性，满足各种通用调节器件种类繁多的应用需求(见表20 量程或零电平时，可降低端点之间的游标电阻。这些额外 和表22)。 位置称为“底部量程(BS)”和“顶部量程(TS)”。处于顶部量程 关键编程特性如下： 时，A端和W端之间的电阻称为RTS。与此类似，B端和W 端之间的底部量程电阻称为RBS。 • 输入寄存器 当处于这些位置时，RDAC寄存器内容不发生改变。有三 • 线性增益设置模式 种方法可退出顶部量程或底部量程：使用命令12或命令13 • 低游标电阻特性 (见表20)；载入新数据至RDAC寄存器，包括增量/减量操 • 线性增量和减量指令 • ±6 dB增量和减量指令 作；或者使用命令15进入关断模式(见表20)。 • 突发模式(仅I2C) 当使能电位计或线性增益设置模式时，表16和表17分别表 • 复位 示顶部量程和底部量程的真值表。 • 关断模式 表16. 顶部量程真值表 输入寄存器 AD5124/AD5144/AD5144A的每一个RDAC寄存器均含有一 线性增益设置模式 RAW RWB RAB RAB 电位器模式 RAW RTS RWB RAB 个输入寄存器。这些寄存器允许预载入相应RDAC寄存器 的值。这些寄存器可通过命令2写入，并通过命令3读出(见 表17. 底部量程真值表 该特性支持一个或所有RDAC寄存器同时进行同步和异步 线性增益设置模式 RAW RWB RTS RBS 更新。 线性增量和减量指令 可通过LRDAC引脚以异步方式，或通过命令8以同步方式 增量和减量命令(表20中的命令4和命令5)对线性阶跃调节 将输入寄存器内容转移到RDAC寄存器(见表20)。 应用而言非常有用。这些命令通过允许控制器向器件发送 表20)。 若新数据载入RDAC寄存器，则该RDAC寄存器将自动覆盖 相应输入寄存器的内容。 电位器模式 RAW RAB RWB RBS 一个增量或减量命令，简化微控制器的软件编码。这种调 节可以是独立进行的，也可以结合电位计进行，此时所有 游标位置同时改变。 线性增益设置模式 AD5124/AD5144/AD5144A采用专利性架构，可独立控制 每串电阻(RAW和RWB)。若要使能该特性，可使用命令16(见 对于增量命令而言，执行命令4将自动将游标移动到下一 个RDAC位置。该命令可在单通道或多通道下执行。 表20)设置控制寄存器的位D2(见表22)。 该操作模式能够控制电位计，使其作为连接同一点(W端) 的两个独立可变电阻器使用。 该特性使能每通道的第二路输入和RDAC寄存器，如表21 所示；然而，实际RDAC内容保持不变。同样的操作对电 位计和线性增益设置模式均有效。EEPROM命令仅影响 RWB电阻。复位或上电后，器件恢复电位计模式。 Rev. A | Page 27 of 36 AD5124/AD5144/AD5144A ±6 dB增量和减量指令 关断模式 两个编程指令产生可通过独立电位计或组合电位计控制的 可执行软件关断命令(命令15，见表20)并将LSB (D0)置1来 游标位置对数抽头增量或减量，此时所有RDAC寄存器位 关断AD5124/AD5144/AD5144A。此功能会将RDAC置于零 置均同步改变。+6 dB增量由命令6激活，−6 dB减量由命令 功耗状态，在该状态下器件工作在电位计模式，其中A端 7激活(见表20)。例如，从零电平位置开始并执行命令6十 开路，游标端W连接B端，但存在40 Ω的有限游标电阻。当 次，则会将游标以6 dB阶跃移动至满量程位置。当游标位 器件配置为线性增益设置模式时，被寻址的电阻RAW或RWB 置靠近最大设置时，最后6 dB的增量指令会导致游标移动 内部为高阻抗。表19显示取决于器件工作模式的真值表。 到满量程位置(见表18)。 当处于关断模式时，RDAC寄存器内容不发生改变。但在 以+6 dB增加游标位置会使RDAC寄存器值翻倍，而以−6 dB 关断模式下，表20中所列命令均支持。执行命令15(见表 降低游标位置则会使该寄存器值减半。在AD5124/AD5144/ 20)或将LSB (D0)设为0可退出关断模式。 AD5144A内部，器件使用移位寄存器使数据位左移或右 表19. 关断模式的真值表 移，以便得到±6 dB增量或减量。这些功能对各种音频/视频 电平调节而言非常有用，尤其是白光LED的亮度设定，因 为相比较小的调整，人眼对较大的调整更为敏感。 电位器模式 RAW 高阻抗 RWB RBS EEPROM或RDAC寄存器保护 表18. 左移和右移功能详情， 阶跃值为±6 dB增量或减量 左移(+6 dB/阶跃) 0000 0000 0000 0001 0000 0010 0000 0100 0000 1000 0001 0000 0010 0000 0100 0000 1000 0000 1111 1111 线性增益设置模式 RAW RWB 高阻抗 高阻抗 通过禁用EEPROM和RDAC寄存器更新，可保护这些寄存 器。可通过软件或硬件实现该特性。若这些寄存器由软件 右移(−6 dB/阶跃) 1111 1111 0111 1111 0011 1111 0001 1111 0000 1111 0000 0111 0000 0011 0000 0001 0000 0000 0000 0000 提供保护，则设置位D0和/或位D1(见表22)即可单独保护 RDAC和EEPROM寄存器。 若寄存器由硬件提供保护，则拉低WP引脚(仅对LFCSP封 装有效)。若执行命令时拉低WP引脚，则不使能保护特 性，直到命令执行完毕(仅对LFCSP封装有效)。 当RDAC受到保护时，允许的唯一操作是将EEPROM中的 内容复制到RDAC寄存器。 载入RDAC输入寄存器(LRDAC) 突发模式(仅I2C) 通过使能突发模式，多个数据字节可连续发送至器件。命 令字节之后，器件会将后续的连续字节看作该命令的数据 字节。 LRDAC软件或硬件将数据从输入寄存器传输到RDAC寄存 器中(以此更新游标位置)。默认情况下，输入寄存器值与 RDAC寄存器相同；因此，仅更新使用命令2更新过的输入 寄存器。 通过产生一个重复开始或停止-开始条件，即可发送一个新 的命令。 软件LRDAC、命令8允许更新单个RDAC寄存器，或一次更 新所有通道(见表20)。这是一次同步更新。 突发模式通过设置控制寄存器的位D3进行配置(见表22)。 硬件LRDAC完全是异步的，并且将所有输入寄存器的内容 复位 复制到相关的RDAC寄存器中。若执行了某个命令，则为 AD5124/AD5144/AD5144A可以通过软件由执行命令14(见 了避免破坏数据，器件将忽略所有LRDAC引脚的变化。 表20)或通过RESET硬件引脚上的低电平脉冲来进行复位。 复位命令会将EEPROM的内容载入RDAC寄存器，大约需 要30 µs。EEPROM在出厂时预加载至中间电平，因此首次 上电时为中间电平。若RESET引脚未使用，则将RESET连 接至VDD。 Rev. A | Page 28 of 36 AD5124/AD5144/AD5144A 表20. 高级命令操作真值表 控制位 [DB15:DB12] C2 C1 C0 0 0 0 0 0 1 地址位 [DB11:DB8]1 A3 A2 A1 A0 X X X X A3 A2 A1 A0 D7 X D7 D6 X D6 数据位[DB7:DB0]1 D5 D4 D3 D2 X X X X D5 D4 D3 D2 D1 X D1 D0 X D0 命令编号 0 1 C3 0 0 2 0 0 1 0 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 3 0 0 1 1 X A2 A1 A0 X X X X X X D1 D0 4 5 6 7 8 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 A3 A3 A3 A3 A3 A2 A2 A2 A2 A2 A1 A1 A1 A1 A1 A0 A0 A0 A0 A0 X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 1 0 1 0 X 9 0 1 1 1 0 0 A1 A0 X X X X X X X 1 10 11 0 1 1 0 1 0 1 0 0 0 0 0 A1 A1 A0 A0 X D7 X D6 X D5 X D4 X D3 X D2 X D1 0 D0 12 1 0 0 1 A3 A2 A1 A0 1 X X X X X X D0 13 1 0 0 1 A3 A2 A1 A0 0 X X X X X X D0 14 15 1 1 0 1 1 0 1 0 X A3 X A2 X A1 X A0 X X X X X X X X X X X X X X X D0 16 1 1 0 1 X X X X X X X X D3 D2 D1 D0 1 X = 无关位。 Rev. A | Page 29 of 36 操作 NOP：无操作 将串行寄存器数据 内容写入RDAC 将串行寄存器数据 内容写入输入寄存器 回读内容 D1 D0 数据 0 0 输入寄存器 0 1 EEPROM 1 0 控制寄存器 1 1 RDAC 线性RDAC增量 线性RDAC减量 +6 dB RDAC增量 −6 dB RDAC减量 复制输入寄存器内容 至RDAC(软件LRDAC) 复制RDAC寄存器内容 至EEPROM 复制EEPROM内容至RDAC 将串行寄存器数据内容 写入EEPROM 顶部量程 D0 = 0；正常模式 D0 = 1；关断模式 底部量程 D0 = 1；进入 D0 = 0；退出 软件复位 软件关断 D0 = 0；正常模式 D0 = 1；器件置于关断模式 复制串行寄存器数据 至控制寄存器 AD5124/AD5144/AD5144A 表21. 地址位 A3 1 0 0 0 0 0 0 0 0 1 A2 X1 0 1 0 1 0 1 0 1 A1 X1 0 0 0 0 1 1 1 1 A0 X1 0 0 1 1 0 0 1 1 电位器模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RDAC1 RDAC1 不适用 不适用 RDAC2 RDAC2 不适用 不适用 RDAC3 RDAC3 不适用 不适用 RDAC4 RDAC4 不适用 不适用 线性增益设置模式 输入寄存器 RDAC寄存器 所有通道 所有通道 RWB1 RWB1 RAW1 RAW1 RWB2 RWB2 RAW2 RAW2 RWB3 RWB3 RAW3 RAW3 RWB4 RWB4 RAW4 RAW4 X = 无关位。 表22. 控制寄存器位功能描述 位的名称 D0 D1 D2 D3 描述 RDAC寄存器写保护 0 = 游标位置冻结至EEPROM存储器值 1 = 允许通过数字接口更新游标位置(默认) EEPROM编程使能 0 = EEPROM编程禁用 1 = 使能器件的EEPROM编程(默认) 线性设置模式/电位计模式 0 = 电位计模式(默认) 1 = 线性增益设置模式 突发模式(仅I2C) 0 = 禁用(默认) 1 = 使能(停止或重复启动条件后不禁用) Rev. A | Page 30 of 36 保存的RDAC存储器 不适用 RDAC1 不适用 RDAC2 不适用 RDAC3 不适用 RDAC4 不适用 AD5124/AD5144/AD5144A RDAC架构 可变电阻编程 为了实现最佳性能，ADI公司的所有数字电位计均采用了 可变电阻器操作—±8%电阻容差 RDAC分段专利架构。具体来说，AD5124/AD5144采用三 只有两个端用作可变电阻时，AD5124/AD5144/AD5144A 级分段方法，如图45所示。AD5124/AD5144/AD5144A的游 采用可变电阻器模式工作。不用的一端可以悬空或者连接 标开关设计采用传输门CMOS拓扑，以及从VDD和VSS获得 到W端，如图46所示。 的门电压。 A STS A W RH A W B B W 10877-049 A B 图46. 可变电阻器模式配置 RH RM A端和B端之间的标称电阻RAB为10 kΩ或100 kΩ，并具有128/ 256个可供游标端访问的触点。RDAC锁存器中的7/8位数 RM 据经过解码，用于选择128/256种可能的游标设置之一。确 RL 定W端和B端间的数字编程输出电阻的通用公式如下： W AD5124： RL 7-BIT/8-BIT ADDRESS DECODER RM 从0x00到0x7F (1) RH AD5144/AD5144A： RM RH 从0x00到0xFF (2) SBS 其中： 10877-048 B 图45. AD5124/AD5144/AD5144A简化RDAC电路 D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 顶部量程/底部量程架构 在电位计模式中，与机械电位计相似，W端和A端之间也 此外，AD5124/AD5144/AD5144A包含新的位置，减少端之 产生一个数字可控互补电阻RWA。RWA还会产生最大8%的绝 间的电阻。这些位置称为“底部量程”和“顶部量程”。采用底 对电阻误差。RWA从最大电阻值开始，随着载入锁存器的 部量程时，游标电阻典型值从130 Ω降至60 Ω (RAB = 100 kΩ)。 采用顶部量程时，A端和W端之间的电阻减少1 LSB，总电 阻则降至60 Ω (RAB = 100 kΩ)。 数据增大而减小。此操作的通用公式如下： AD5124： 从0x00到0x7F (3) AD5144/AD5144A： 从0x00到0xFF (4) 其中： D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 RAB是端到端电阻。 RW是游标电阻。 Rev. A | Page 31 of 36 AD5124/AD5144/AD5144A 若器件配置为线性增益设置模式，则W端和A端之间的电 端电压范围 阻直接与载入相应RDAC寄存器的代码成比例。此操作的 AD5124/AD5144/AD5144A内置ESD二极管来提供保护功 通用公式如下： 能。这些二极管还设置端工作电压的电压边界。A端、B端 AD5124： 或W端超过VDD的正信号会被正偏二极管箝位。VA、VW和 从0x00到0x7F (5) VB之间没有极性限制，但不得超过VDD或低于VSS。 VDD AD5144/AD5144A： 从0x00到0xFF (6) A W 其中： RAB是端到端电阻。 VSS RW是游标电阻。 在底部量程或顶部量程条件下，总共存在40 Ω的有限游标 电阻。无论器件的设置如何，都应将A端和B端、W端和A 端以及W端和B端之间的电流限制为±6 mA的最大连续电流 或表7中规定的脉冲电流。否则，内部开关触点可能会出 现性能下降，甚至是发生损坏。 10877-051 B D为载入7/8位RDAC寄存器的二进制代码的十进制等效值。 图48. 由VDD 和VSS 设置的最大端电压 上电时序 由于会用二极管来限制A端、B端和W端(见图48)处的顺从 电压，因此必须先给VDD供电，然后再向A端、B端和W端 施加电压。否则，该二极管会正偏，以致VDD意外上电。 理想的上电时序为VSS、VDD、VLOGIC、数字输入、VA、VB 电位计分压器编程 和VW。只要在VSS、VDD和VLOGIC之后上电，VA、VB、VW和 电压输出操作 数字输入的上电顺序就无关紧要。无论电源的上电时序和 数字电位计很容易在游标至B和游标至A处产生分压器，其 斜坡速率如何，一旦VDD上电，上电预设即会激活，该功 电压与A至B处的输入电压成比例，如图47所示。 能会将EEPROM值恢复到RDAC寄存器。 布局布线和电源偏置 A W VB VOUT B 使用紧凑且引线长度最短的布局设计始终是一种较好的做 10877-050 VA 法。这样可确保尽量做到直接输入，实现最小导线长度。 接地路径应具有低电阻、低电感。用优质电容将电源旁路 图47. 电位计模式配置 将A端连接到5 V且B端连接到地时，可在游标W至B端处产 生0 V至5 V的输出电压。以下通用公式定义针对施加于A端 和B端的任意有效输入电压，VW处相对于地的输出电压： 也是一种较好的做法。电源处应运用低等效串联电阻(ESR) 的1 μF至10 μF钽电容或电解电容，以便尽可能减少瞬态干 扰，并滤除低频纹波。图49所示为AD5124/AD5144/AD5144A 的基本电源旁路配置。 (7) VDD 其中： RWB(D)可从公式1和公式2获得。 RAW(D)可从公式3和公式4获得。 VSS + C3 10µF C1 0.1µF + C4 10µF C2 0.1µF VDD VLOGIC AD5124/ AD5144/ AD5144A + C5 0.1µF C6 10µF VLOGIC VSS GND 10877-052 在分压器模式下使用数字电位计，可提高整个温度范围内 的操作精度。与可变电阻器模式不同，输出电压主要取决 于内部电阻RAW和RWB的比值，而非绝对值。因此，温度漂 移降到5 ppm/°C。 Rev. A | Page 32 of 36 图49. 电源旁路 AD5124/AD5144/AD5144A 外形尺寸 PIN 1 INDICATOR 0.30 0.25 0.20 PIN 1 INDICATOR 24 19 18 0.50 BSC 1 EXPOSED PAD 13 12 0.50 0.40 0.30 TOP VIEW 0.80 0.75 0.70 6 7 BOTTOM VIEW 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF SEATING PLANE 2.20 2.10 SQ 2.00 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 06-11-2012-A 4.10 4.00 SQ 3.90 COMPLIANT TO JEDEC STANDARDS MO-220-WGGD-8. 图50. 24引脚引脚架构芯片级封装[LFCSP_WQ] 4 mm x 4 mm，超薄体 (CP-24-10) 尺寸单位：mm 6.60 6.50 6.40 20 11 4.50 4.40 4.30 1 6.40 BSC 10 PIN 1 0.65 BSC 1.20 MAX 0.15 0.05 COPLANARITY 0.10 0.30 0.19 0.20 0.09 SEATING PLANE 8° 0° COMPLIANT TO JEDEC STANDARDS MO-153-AC 图51. 20引脚超薄紧缩小型封装[TSSOP] (RU-20) 尺寸单位：mm Rev. A | Page 33 of 36 0.75 0.60 0.45 AD5124/AD5144/AD5144A 订购指南 型号1, 2 AD5124BCPZ10-RL7 AD5124BCPZ100-RL7 AD5124BRUZ10 AD5124BRUZ100 AD5124BRUZ10-RL7 AD5124BRUZ100-RL7 AD5144BCPZ10-RL7 AD5144BCPZ100-RL7 AD5144BRUZ10 AD5144BRUZ100 AD5144BRUZ10-RL7 AD5144BRUZ100-RL7 EVAL-AD5144DBZ AD5144ABRUZ10 AD5144ABRUZ100 AD5144ABRUZ10-RL7 AD5144ABRUZ100-RL7 1 2 RAB (kΩ) 10 100 10 100 10 100 10 100 10 100 10 100 分辨率 128 128 128 128 128 128 256 256 256 256 256 256 接口 SPI/I2C SPI/I2C SPI SPI SPI SPI SPI/I2C SPI/I2C SPI SPI SPI SPI 温度范围 −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C 10 100 10 100 256 256 256 256 I2 C I2 C I2 C I2 C −40°C至+125°C −40°C至+125°C −40°C至+125°C −40°C至+125°C Z = 符合RoHS标准的器件。 评估板附带10 kΩ的电阻RAB；不过，评估板兼容所有适用电阻值大小。 Rev. A | Page 34 of 36 封装描述 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 24引脚 LFCSP_WQ 24引脚 LFCSP_WQ 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 评估板 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 20引脚 TSSOP 封装选项 CP-24-10 CP-24-10 RU-20 RU-20 RU-20 RU-20 CP-24-10 CP-24-10 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 RU-20 AD5124/AD5144/AD5144A 注释 Rev. A | Page 35 of 36 AD5124/AD5144/AD5144A 注释 I2C指最初由Philips Semiconductors(现为NXP Semiconductors)开发的一种通信协议。 ©2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D10877sc-0-12/12(A) Rev. A | Page 36 of 36