日本語版

不揮発性メモリ内蔵、デュアル
1024ポジション・プログラマブル抵抗
ADN2850*
特長
機能ブロック図
デュアル、1024ポジション分解能
フルスケール抵抗：25kΩ、250kΩ
ADN2850
低温度係数：35ppm/℃
アドレス・
デコード
CS
不揮発性メモリ1プリセットによりワイパー設定を保持
RDAC1
レジスタ
CLK
W1
シリアル・
インターフェース
SDI
恒久的なメモリ書き込み保護
SDO
ワイパー設定リードバック可能
実際の偏差をEEMEM1に保存
パワーオン・
リセット
PR
直線的なインクリメント／デクリメント
WP
対数テーパのインクリメント／デクリメント
RDAC2
レジスタ
EEMEM
制御
RDY
SPI互換シリアル・インターフェース
W2
VSS
定数保存用の26バイト・ユーザー不揮発性メモリ
26バイト・
ユーザーEEMEM
I1
V1
電流モニター
GND
設定可能な電流モニター機能
B2
RDAC2
EEMEM2
VDD
単電源動作：3V∼5Vまたは両電源動作：±2.5V
B1
RDAC1
EEMEM1
I2
V2
データ保持：TA＝55℃で100年（Typ値）
100
SONET、SDH、ATM、ギガビット・イーサネット、DWDMレ
ーザー、ダイオード・ドライバ光スーパーバイザ・システム
概要
ADN2850は、1024ポジションの分解能を持つデジタル的に制御可能
なデュアル・チャンネル抵抗2を提供します。これらのデバイスはポテンシ
ョメーターや機械的な可変抵抗と同じ電子的調整機能を持ち、優れた
RWB（D）―フルスケールRWBの%
アプリケーション
75
50
25
分解能、ソリッド・ステートの信頼性、非常に小さい温度係数性能を持
っています。標準シリアル・インターフェース経由でADN2850のさまざま
なプログラミング機能を使うと、スクラッチ・パッド・プログラミング、メモリ
0
0
512
256
768
1023
コード―10進数
への保存と読み出し、インクリメント／デクリメント、対数テーパ調整、ワ
イパー設定のリードバック、さらにユーザー定義のEEMEM1などの16種
図1
類の動作モードと調整が可能になります。
RWB（D）対 10進数コード
ADN2850のもう１つの重要な特長は、定格フルスケール抵抗RWB_FS
のパーセント誤差がEEMEMに保存されていることです。したがって、実
機能は内部プリセット・ストローブによりイネーブルにされます。また、
際のフルスケール抵抗を知ることができるため、公差のマッチングとキャ
EEMEMは、直接プログラミング機能と外部プリセット端子制御機能を
リブレーションのリファレンスとして役立ちます。
使って読み出すこともできます。
スクラッチ・パッド・プログラミング・モードでは、特定の設定をW端子
RDACレジスタ内の設定値を1度に1ステップずつ増減させる直線的
とB端子との間の抵抗を設定するRDAC2レジスタに直接プログラムする
なステップ・インクリメントとデクリメントのコマンドなどもあります。ワイパー
ことができます。また、それまでEEMEMレジスタに格納されていた値を
設定値の対数変化の場合は、左／右ビット・シフト・コマンドにより±6dB
RDACレジスタにロードすることもできます。EEMEMの値は変更すること
ステップでレベルを調整します。
も、保護することもできます。RDACレジスタの値を変更したときは、新し
ADN2850は、5mm×5mmの16端子フレーム・チップ・スケール
い設定値をEEMEMに保存することができます。その後、このような値は
LFCSPパッケージまたは薄型16端子TSSOPパッケージで供給されます。
システムのパワーオン時に自動的にRDACレジスタに転送されます。この
すべてのデバイスは、工業用拡張温度範囲−40℃∼＋85℃で動作保
証されています。
*特許申請中。
注
1 不揮発性メモリとEEMEMは同じ意味で使用される用語です。
2 可変抵抗とRDACは同じ意味で使用される用語です。
REV.0
アナログ・デバイセズ株式会社
アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利
用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。
さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。
＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。
本社／東京都港区海岸1-16-1 電話03
（5402）8200 〒105-6891
ニューピア竹芝サウスタワービル
大阪営業所／大阪市淀川区宮原3-5-36 電話06（6350）6868（代）〒532-0003
新大阪MTビル2号
ADN2850―仕様
電気的特性、25kΩバージョンおよび250kΩバージョン
1
（特に指定のない限り、VDD＝3V∼5.5V、−40℃＜TA＜＋85℃）
パラメータ
記号
条件
Min
DC特性可変抵抗器モード（すべてのRDACに適用する仕様）
抵抗の微分非直線性3
R-DNL
RWB
抵抗の積分非直線性3
R-INL
RWB
抵抗温度係数
ΔRWB/ΔT
ワイパー抵抗
RW
VDD＝5V、IW＝100μA
コード＝ハーフスケール
VDD＝3V、IW＝100μA,
コード＝ハーフスケール
チャンネル抵抗マッチング
ΔRWB/RWB Ch 1とCh 2のRWB、DX＝80H
公称抵抗偏差
ΔRWB
抵抗端子
端子間電圧範囲4
容量5Bx
VW、B
CB
容量5Wx
CW
コモン・モード・リーク電流6
ICM
デジタル入力およびデジタル出力
入力ロジック・ハイレベル
入力ロジック・ローレベル
入力ロジック・ハイレベル
入力ロジック・ローレベル
入力ロジック・ハイレベル
VIH
VIL
VIH
VIL
VIH
入力ロジック・ローレベル
VIL
出力ロジック・ハイレベル
（SDO、RDY）
出力ロジック・ローレベル
入力電流
入力容量5
VOH
VOL
IIL
CIL
電源
単電源電圧範囲
両電源電圧範囲
正電源電流
VDD
VDD/VSS
IDD
正電源電流
プログラミング・モードでの電流
リードバック・モードでの電流7
負電源電流
IDD
IDD（PG）
IDD（XFR）
ISS
消費電力8
対電源感受性
PDISS
PSS
電流モニター端子
V1の電流シンク9
V2の電流シンク
I1
I2
ダイナミック特性5、10
抵抗ノイズ密度
アナログ・クロストーク
（CW1/CW2）
eN_WB
CT
Max
単位
＋2
＋4
LSB
LSB
ppm/℃
100
Ω
−30
＋30
Ω
%
%
VSS
VDD
V
−2
−4
35
50
200
0.1
f＝1MHz、GNDに対して測定、
コード＝ハーフスケール
f＝1MHz、GNDに対して測定、
コード＝ハーフスケール
VW＝VB＝VDD/2
GND基準、VDD＝5V
GND基準、VDD＝5V
GND基準、VDD＝3V
GND基準、VDD＝3V
GND基準、V＝＋2.5V、
VSS＝−2.5V
GND基準、VDD＝＋2.5V、
VSS＝−2.5V
RPULL-UP＝5Vへ2.2kΩ
IOL＝1.6mA、VLOGIC＝5V
VIN＝0VまたはVDD
Typ2
11
80
0.01
pF
±2
2.4
0.8
2.1
0.6
2.0
0.5
4.9
0.4
±1
3.0
±2.25
VIH＝VDDまたはVIL＝GND,
TA＝25℃
VIH＝VDDまたはVIL＝GND
VIH＝VDDまたはVIL＝GND
VIH＝VDDまたはVIL＝GND
VIH＝VDDまたはVIL＝GND,
VDD＝＋2.5V、VSS＝−2.5V
VIH＝VDDまたはVIL＝GND
ΔVDD＝5V ± 10%
0.3
2
V
V
V
μA
pF
5.5
±2.75
V
V
4.5
6.0
2
3.5
35
3
9
μA
μA
mA
mA
3.5
18
0.002
6.0
50
0.01
μA
μW
%/%
10
10
mA
mA
0.0001
RWB_FS＝25kΩ/250kΩ、f＝1kHz
VB1＝VB2＝0V、VW2＝100mVp-p
@ f＝100kHz、コード1＝コード
2＝200HでVW1を測定
V
V
V
V
V
5
VSS＝0V
pF
μA
20/64
nV/√Hz
−65
dB
REV.0
ADN2850
パラメータ
記号
条件
Min
クロック・レベル・ハイまたはロー
CLKの立ち上がり変化から
CLKの立ち上がり変化から
20
10
1
10
5
5
Typ2
Max
単位
5、11
インターフェース・タイミング特性（全デバイスに適用）
クロック
・サイクル・タイム
（tCYC）
t1
＿＿
CS
セッ
ト
アップ・
タ
イ
ム
t2
＿＿
CSの立ち上がりまでのCLKシャットダウン時間
t3
入力クロック・パルス幅
t4、t5
データ・セットアップ・タイム
t6
データ
t7
＿＿・ホールド・タイム
CS
からSDO-SPIラ
イン取得まで
t
8
＿＿
CSからSDO-SPIライン開放まで
t9
CLKからのSDO伝搬遅延12
t10
＿＿
13
CS
ハイ
レベル・パルス幅
t12
＿＿
＿＿
CSのハイレベルからCS＿＿
のハイレベルまで13
t13
RDYの立ち上がりからCS
の立ち下がり
まで
t14
＿＿
CSの立ち上がりからRDY立ち下がりまで
t15
不揮発性EEMEMの読み出し／ストア14
t16
＿＿
CSの立ち上がりからクロック・エッジまでの
セットアップ・タイム
t17
プリセット・パルス幅（非同期）
tPRW
ワイパー設定までのプリセット応答時間
tPRESP
40
50
50
RP＝2.2kΩ、CL < 20pF
10
4
0
0.15
35
コマンド2H、3H、9Hに適用
タイミング図には表示なし
＿＿
PRパルスのローレベルからワイ
パー・ポジションのリフレッシュまで
FLASH/EEメモリの信頼性
書き込み回数15
データ保持16
10
50
0.3
ns
ns
tCYC
ns
ns
ns
ns
ns
ns
ns
tCYC
ns
ms
ms
ns
ns
140
μs
100
Kサイクル
年
100
注
1 デバイスは単電源2.7Vで動作可能。ただし、0℃∼−40℃は最小3Vが必要。
2 Typ値は、25℃およびVDD＝5Vでの平均測定値。
3 抵抗ポジション非直線性誤差R-INLは、最大抵抗ワイパー・ポジションと最小抵抗ワイパー・ポジションとの間で測定された理論値からの差を表します。
R-DNLは、連続タップ・ポジション間での理論値からの相対的ステップ変化を表します。VDD＝2.7VでIW≒50μA、VDD＝5VでIW≒400μA。
4 抵抗端子B、Wの極性は互いに制約されません。
5 設計上保証しますが、出荷テストは行いません。
6 コモン・モード・リーク電流は、任意の端子Bと端子Wからコモン・モード・バイアス・レベルV DD/2までのDCリークを測定。
7 転送（XFR）モード電流は不連続。EEMEMロケーションを読み出してRDACレジスタへ転送するとき、電流が消費されます。特性 9を参照。
8 PDISSは（IDD×VDD）＋（ISS×VSS）から計算。
9 光レシーバの光ダイオードに適用。
10 すべての動特性では、VDD＝＋2.5VかつVSS＝−2.5Vを使用。
11 測定場所についてはタイミング図を参照してください。すべての入力制御電圧はtR＝tF＝2.5ns（3Vの10%から90%）で規定し、1.5Vの電圧レベルからの時間とします。
スイッチング特性は、VDD＝3Vと5Vの両方を使って測定。
12 伝搬遅延は、VDD、RPULL_UP、CLの値に依存します。アプリケーションの節を参照してください。
13 RDY端子をアクティブにしないコマンドに対して有効。
＿＿
14 コマンド2、3、8、9、10、およびPRハードウェア・パルスの場合にのみRDY端子がローレベル：CMD_8≒1ms；CMD_9、10 ≒0.1ms； CMD_2、3≒20ms。TA＝−40℃かつVDD < 3Vでのデバイス動作
では保存時間が35msに延びます。
15 書き込みサイクルは、JEDEC Std.22メソッドA117に基づき100,000サイクルで評価し、−40℃、＋25℃、＋85℃で測定。25℃での書き込み回数は700,000サイクル（typ値）
。
16 JEDEC Std. 22、メソッドA117に基づく接合部温度（TJ）＝55℃と等価な。活性エネルギ0.6Vに基づくデータ保持寿命は、接合温度が上昇すると短くなります。
仕様は予告なく変更されることがあります。
ADN2850には16,000個のトランジスタが内蔵されています。チップ・サイズ：93ミル×103ミル、10,197平方ミル
REV.0
3
ADN2850
タイミング図
CS
CPHA = 1
t12
t13
t3
t1
t2
CLK
CPOL = 1
t5
t17
t4
t10
t8
SDO
t11
t9
MSB
*
LSB出力
t7
t6
SDI
MSB
LSB
t14
t15
t16
RDY
* 規定されていませんが、通常、文字のLSBが先に転送されます。
CPOL＝1マイクロコントローラ・コマンドが受信データをクロックの立ち上がりエッジに揃えます。
図2a
CPHA＝1でのタイミング図
CS
CPHA = 0
t12
t1
t3
t2
t13
t5
CLK
CPOL = 0
t17
t4
t8
t10
t11
SDO
MSB出力
LSB
t9
*
t7
t6
SDI
LSB
MSB入力
t14
t15
t16
RDY
* 規定されていませんが、通常、文字のMSBが先に転送されます。
CPOL＝0マイクロコントローラ・コマンドが受信データをクロックの立ち上がりエッジに揃えます。
図2b
CPHA＝0でのタイミング図
4
REV.0
ADN2850
絶対最大定格1
接合∼周辺間熱抵抗θJA
LFCSP-16 ････････････････････････････････････････35℃/W
（特に指定のない限り、TA＝25℃）
VDD∼GND ･･･････････････････････････････････−0.3V、＋7V
TSSOP-16 ･･･････････････････････････････････････150℃/W
VSS∼GND････････････････････････････････････＋0.3V、−7V
接合∼ケース間熱抵抗θJC、TSSOP-16 ･････････････････28℃/W
VDD∼VSS ･･･････････････････････････････････････････････7V
パッケージのワット損＝（TJ MAX−TA）/θJA
VB、VW∼GND ････････････････････････VSS−0.3V、VDD＋0.3V
注
IB、IW
1 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久破壊をもたらすことがあり
ます。この定格は、デバイスの単なるストレスの度合いであり、基本的な動作あるいは動作の
項に示す条件において、この定格は考慮されていません。デバイスを長期間絶対最大定格条件
に置くと、デバイスの信頼度に影響を与えます。
2 最大端子電流は、スイッチの最大処理電流、パッケージ最大消費電力、B端子、W端子内の任
意の2端子間の、設定された抵抗での最大入力電圧により制約されます。
3 不揮発性メモリのプログラミングを含みます。
4 TSSOP-16にのみ適用。LFCSP-16については、最寄りのアナログ・デバイセズにお尋ねください。
2
断続的･････････････････････････････････････････±20mA
連続･････････････････････････････････････････････±2mA
GNDを基準とするデジタル入力および出力電圧････−0.3V、VDD＋0.3V
動作温度範囲3 ･･････････････････････････････−40℃∼＋85℃
最大接合温度（TJ MAX）････････････････････････････････150℃
保管温度･･････････････････････････････････−65℃∼＋150℃
ハンダ処理時の端子温度4
蒸着（60秒）･･･････････････････････････････････････215℃
赤外線（15秒）･････････････････････････････････････220℃
オーダー・ガイド
モデル
RWB_FS RDNL
（kΩ）
（LSB）
RINL
（LSB）
温度範囲
（℃）
ADN2850BCP25
ADN2850BCP25-RL7
25
25
±2
±2
±4
±4
−40∼＋85
−40∼＋85
ADN2850BCP250
ADN2850BCP250-RL7
250
250
±2
±2
±4
±4
−40∼＋85
−40∼＋85
ADN2850BRU25
ADN2850BRU25-RL7
25
25
±2
±2
±4
±4
−40∼＋85
−40∼＋85
パッケージ
LFCSP-16
LFCSP-16
7インチ・リール
LFCSP-16
LFCSP-16
7インチ・リール
TSSOP-16
TSSOP-16
7インチ・リール
パッケージ・
オプション
注文単位
上面マーク*
CP-16
CP-16
96
1,000
BCP25
BCP25
CP-16
CP-16
96
1,000
BCP250
BCP250
RU-16
RU-16
96
1,000
2850B25
2850B25
*1行目は部品番号ADN2850、2行目は部品タイプの区別、3行目はロット番号、4行目はデート・コードYYWWです。
注意
ESD（静電放電）の影響を受けやすいデバイスです。4000Vにおよぶ高圧の静電気が人体やテスト装置に容易に帯
電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高
エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や
機能喪失を回避するために、適切なESD防止措置をとるようお奨めします。
REV.0
5
WARNING!
ESD SENSITIVE DEVICE
ADN2850
CLK
CS
RDY
CLK
SDI
端子配置
16 15 14 13
W1
5
6
7
8
W2
V1 4
チップ・スケール
パッケージ
B2
VSS 3
ADN2850BCP
B1
GND 2
GND 4
11 WP
W1 7
B1 8
ADN2850BCPの端子説明
記号
説明
1
SDO
シリアル・データ出力端子。オープン・
ドレイン出力で外
部プルアップ抵抗が必要。CMD_9とCMD_10が
SDO出力を有効にします。表IIの命令動作の真理値
表を参照。他のコマンドは、前にロードされたSDIビッ
ト・パターンを24クロック・パルス分遅延してシフト出
力。これにより、複数パッケージのディジーチェーン動
作が可能。
13 WP
12 VDD
上面図
V1 6 （縮尺は異なります） 11 V2
V2
端子
番号
14 PR
ADN2850BRU
VSS 5
10 VDD
9
15 CS
SDO 3
12 PR
SDO 1
16 RDY
1
SDI 2
10 W2
9
B2
ADN2850BRUの端子説明
端子
番号
記号
説明
1
CLK
シリアル入力レジスタ・クロック端子。クロックの立ち上
がりエッジで1ビットずつシフト入力。
2
SDI
シリアル・データ入力端子。CLKクロックの立ち上が
りエッジで1ビットずつシフト入力。MSB先頭でロード。
3
SDO
シリアル・データ出力端子。オープン・ドレイン出力で
外部プルアップ抵抗が必要。CMD_9とCMD_10が
SDO出力を有効にします。表IIの命令動作の真理値
表を参照。他のコマンドは、前にロードされたSDIビッ
ト・パターンを24クロック・パルス分遅延してシフト出
力。これにより、複数パッケージのディジーチェーン動
作が可能。
2
GND
グラウンド端子、ロジック・グラウンド・リファレンス
3
VSS
負電源。単電源アプリケーションの場合は0Vに接続
4
V1
内部ダイオードにより構成されたトランジスタから発生
される対数出力電圧1。
5
W1
RDAC1ADDR
（RDAC1）
のワイパー端子＝0H
4
GND
グラウンド端子、ロジック・グラウンド・リファレンス
6
B1
RDAC1のB端子
5
VSS
負電源。単電源アプリケーションの場合は0Vに接続。
7
B2
RDAC2のB端子
6
V1
8
W2
RDAC2のワイパー端子。ADDR
（RDAC2）
＝1H
トランジスタを構成する内部ダイオードにより発生され
た対数出力電圧1。
9
V2
トランジスタを構成する内部ダイオードにより発生され
る対数出力電圧2。
7
W1
RDAC1のワイパー端子。ADDR
（RDAC1）
＝0H
8
B1
RDAC1のB端子
正電源端子。
9
B2
RDAC2のB端子
10
W2
RDAC2のワイパー端子。ADDR（RDAC2）
＝1H
11
V2
内部ダイオードにより構成されたトランジスタから発生
される対数出力電圧2。
12
正電源端子。
13
VDD
＿＿
WP
14
＿＿
PR
15
＿＿
CS
16
RDY
10
11
12
VDD
＿＿
WP
＿＿
PR
13
＿＿
CS
14
RDY
＿＿
書き込み保護端子。WP
をアクティブ・ローレベルにす
＿＿
ると、PR 以外の現在のレジスタ値の変更が禁止され
ます。CMD_1とCMD_8はEEMEMの値によりRDAC
レジス
＿＿タをリフレッシュします。NOP命令を実行した後、
WPはハイレベルに戻ります。
ハードウェア・オーバーライド・プリセット端子。EEMEM
レジスタの現在の内容でスクラッチ・パッド・レジスタを
リフレッシュします。ユーザーがEEMEMに新しい値を
ロードするまで、出荷時デフ
＿＿ォルト値のミッドスケール
51210がロードされます
（PRはロジック・ハイレベルへの
変化でアクティブになります）
。
アクティブ
・ローレベルのシリアル・レジスタ・チップ・セ
＿＿
レクト。CSがロジック・ハイレベルに戻ると、シリアル・
レジスタの動作が開始されます。
レディ。アクティブ・ハイ
＿＿のオープン・ドレイン出力。コマ
ンド2、3、8、9、10、PRの完了を表示します。
15
CLK
シリアル入力レジスタ・クロック端子。クロックの立ち上
がりエッジで1ビットずつシフト入力。
16
SDI
シリアル・データ入力端子。CLKクロックの立ち上が
りエッジで1ビットずつシフト入力。MSB先頭でロード。
6
＿＿
書き込み保護端子。WP
をアクティブ・ローレベルにす
＿＿
ると、PR 以外の現在のレジスタ値の変更が禁止され
ます。CMD_1とCMD_8はEEMEMの値によりRDAC
レジスタをリフレッシュします。NOP命令を実行した後、
＿＿
WPはハイレベルに戻ります。
ハードウェア・オーバーライド・プリセット端子。EEMEM
レジスタの現在の内容でスクラッチ・パッド・レジスタを
リフレッシュします。ユーザーがEEMEMに新しい値を
ロードするまで、出荷時デフ
＿＿ォルト値のミッドスケール
51210がロードされます
（PRはロジック・ハイレベルへの
変化でアクティブになります）
。
アクティブ
・ローレベルのシリアル・レジスタ・チップ・セ
＿＿
レクト。CSがロジック・ハイレベルに戻ると、シリアル・
レジスタの動作が開始されます。
レディ。アクティブ・ハイ
＿＿のオープン・ドレイン出力。コマ
ンド2、3、8、9、10、PRの完了を表示します。
REV.0
ADN2850
表I
MSB
24ビット・シリアル・データ-ワード
命令バイト0
データ・バイト1
RDAC
C3
C2
C1
C0
0
0
0
EEMEM
C3
C2
C1
C0
A3
A2
A1
A0
X
X
X
X
X
X
データ・バイト0
LSB
D9
D8
D7
D6
D5
D4
D3
D2 D1
D0
A0 D15 D14 D13 D12 D11 D10 D9
D8
D7
D6
D5
D4
D3
D2 D1
D0
コマンド・ビットはC0∼C3。アドレス・ビットはA3∼A0。データ・ビットD0∼D9はRDACワイパー・レジスタ用、D0∼D15はEEMEMレジスタ用。コマンド命令コードは表IIに規定。
表II
命令
番号
命令動作の真理値表1、2、3
命令バイト0
データ・バイト1 データ・バイト0
B23 ･･････････ B16 B15 ･･ B8 B7 ･･･ B0 動作
C3 C2 C1 C0 A3 A2 A1 A0 X ･･･ D9、D8 D7 ･････ D0
0
0
0
0
0
X X
X
X････X X X･･････X
NOP：無動作。プログラミング例については表XIを参照してください。
1
0
0
0
1
0
0
0 A0 X ････ X X X ･･････ X
EEMEM（A0）
の値をRDAC（A0）
レジスタに取得。このコマンドはデ
バイスを読み出し／プログラム消費電力状態に維持します。デバイス
をアイドル状態に戻すときは、NOP命令#0を実行します。表XI参照。
2
0
0
1
0
0
0
0 A0 X ････ X X X ･･････ X
ワイパー設定値の保存：RDAC（A0）
の値をEEMEM（A0）へ書き込
みます。表X参照。
34
0
0
1
1 A3 A2 A1 A0 D15････ D8 D7 ･････ D0 シリアル・レジスタのデータ・バイト0とデータ・バイト1の内容
（合計16ビ
ット）
をEEMEM
（ADDR）
へ書き込みます。表XIII参照。
45
0
1
0
0
0
55
1
1
0
0
X X
X
65
0
1
1
0
0
5
1
1
1
0
X X
X
X
X････X X X･･････X
全RDACレジスタ値を
“1”だけデクリメントし、全ビット
“0”で停止。
8
1
0
0
0
X X
X
X
X････X X X･･････X
リセット：前に保存された対応するEEMEM値を全RDACにロードします。
9
1
0
0
1 A3 A2 A1 A0 X ････ X X X ･･････ X
EEMEM（ADDR）
の値をシリアル・レジスタのデータ・バイト0とデー
タ・バイト1に転送し、前に保存したデータをSDO端子から読み出すこ
とができます。表XIVを参照。
10
1
0
1
0
0
0
0 0A X ････ X X X ･･････ X
RDAC（A0）値をシリアル・レジスタのデータ・バイト0とデータ・バイト1
へ転送し、ワイパー設定をSDO端子から読み出すことができます。表
XV参照。
11
1
0
1
1
0
0
0 0A X ･･･D9、D8 D7 ･････ D0 シリアル・レジスタのデータ・バイト0とデータ・バイト1の内容
（合計11ビ
ット）
をRDAC
（A0）
へ書き込みます。表IX参照。
125
1
1
0
0
0
0
0 0A X ････ X X X ･･････ X
135
1
1
1
0
X X
X
145
1
1
1
0
0
0 0A X ････ X X X ･･････ X
RDAC
（A0）
レジスタ値を
“1”
だけインクリメントし、全ビット
“1”で停止。
表X参照。
155
1
1
1
1
X X
X
全RDACレジスタ値を
“1”だけインクリメントし、全ビット
“1”で停止。
7
X
0 0A 0
0
0
X････X X X･･････X
6dBデクリメント：RDAC
（A0）
レジスタの値を右シフトし、全ビット
“0”で
停止。
X････X X X･･････X
6dBデクリメント：全RDACレジスタ値を右シフトし、全ビット
“0”
で停止。
0 A0 X ････ X X X ･･････ X
RDAC
（A0）
レジスタ値を
“1”だけデクリメントし、全ビット
“0”で停止。
X
X
X
X････X X X･･････X
X････X X X･･････X
6dBインクリメント：RDAC
（A0）
の値を左シフトし、全ビット
“1”で停止。
表XII参照。
すべてを6dBインクリメント：全RDACレジスタ値を左シフトし、全ビット
“1”で停止。
注
1 SDO出力は、データ・クロックの最後の24ビットをシフト出力してディジーチェーン動作のシリアル・レジスタへ入力します。例外：命令9または10の後ろに続くすべての命令に対して、選択された
内部レジスタのデータがデータ・バイト0とデータ・バイト1に出力されます。また、シリアル・レジスタ値を完全にクロックで出力するために、9と10に続く命令は24ビットのデータ・ワードである
必要があります。
2 ＿＿
RDACレジスタは揮発性のスクラッチ・パッド・レジスタであり、パワーオン時に対応する不揮発性EEMEMレジスタ値でリフレッシュされます。
3 CSストローブがロジック・ハイレベルに戻ったとき、上記の動作が実行されます。
4 命令3は、2データ・バイト（合計16ビット）をEEMEMに書き込みます。アドレス0と1の場合、最後の10ビットのみがワイパー・ポジション設定として有効です。
5 インクリメント・コマンド、デクリメント・コマンド、シフト・コマンドは、シフトレジスタのデータ・バイト0とデータ・バイト1の値を無視します。
REV.0
7
ADN2850
動作概要
表 III 独立したデータを使ったRDACのEEMEMレジスタへの設定と保存
ADN2850プログラマブル抵抗は、真の可変抵抗として動作する
ように設計されています。抵抗のワイパー・ポジションは、RDACレ
ジスタの値により決定されます。RDACレジスタは、制約のない抵
SDI
SDO
動作
B00100H
XXXXXXH
20xxxxH
B00100H
B10200H
20xxxxH
21xxxxH
B10200H
データ100HをRDAC1レジスタにロード
して、ワイパーW1を1/4フルスケール・
ポジションに移動させます。
RDAC1レジスタ値のコピーを対応する
EEMEM1レジスタへ保存。
データ200HをRDAC2レジスタにロード
して、ワイパーW2を1/2フルスケール・
ポジションに移動させます。
RDAC2レジスタ値のコピーを対応する
EEMEM2レジスタへ保存。
抗設定を可能にするスクラッチ・パッド・レジスタとして機能します。
スクラッチ・パッド・レジスタには、標準のSPIシリアル・インターフェ
ースを使って24ビットのデータ・ワードをロードすることにより、任意
のポジション値をプログラムすることができます。データ・ワードの
フォーマットは、先頭の4ビットが命令、次の4ビットがアドレス、最後
の16ビットがデータになっています。特定の値が設定されると、この
値を対応するEEMEMレジスタに保存することができます。それ以
降のパワーアップでは、ワイパー設定にその値が自動的にロードさ
れます。EEMEMへのデータの保存には約25msかかり、約20mAを
システムのパワーオン時、スクラッチ・パッド・レジスタは対応するEEMEM
消費します。この保存処理時には、シフトレジスタがロックされて値
レジスタに直前に保存された値により自動的にリフレッシュされます。
の変化を防止します。RDY端子は、このEEMEM保存処理の完了を
表示します。13個のアドレスを持つ各2バイトのユーザー定義のデ
工場出荷時のEEMEM値はミッドスケールです。
ータもあり、これらはEEMEMに保存することができます。
動作中に、次の3つの手順により、スクラッチ・パッド・レジスタを
EEMEMレジスタの現在の値でリフレッシュすることもできます。まず、
命令1を実行して対応するEEMEM値を取得します。次に、命令8を実
＿＿
行して、両チャンネルのEEMEM値をリセットします。最後に、PR端子に
動作の詳細
ユーザーによるプログラミングをサポートする命令は16種類ありま
パルスを入力すると、両EEMEM設定がリフレッシュされます。ただし、
＿＿
ハードウェア制御のPR機能を動作させる場合は、完全なパルス信号
＿＿
が必要です。PRをローレベルにすると、内部ロジックがワイパーをミッド
＿＿
スケールに設定します。EEMEM値は、PRがハイレベルに戻るまで、ロ
す。表IIに示すように次の命令があります。
0. 無動作。
1. EEMEM内の設定値をRDACに設定します。
2. RDACの設定をEEMEMに保存します。
ードされません。
3. ユーザー・データまたはRDACの設定をEEMEMに保存します。
4. 6dBデクリメントさせます。
EEMEMの保護
＿＿
＿＿
書き込み保護（WP）
は、コマンド1、コマンド8およびPRパルスを使っ
＿＿
てEEMEM設定のリフレッシュが可能でWPが上書きされない限り、ソ
5. すべてを6dBデクリメントします。
6. 1ステップ・デクリメントさせます。
7. すべてを1ステップ・デクリメントさせます。
フトウェア・コマンドに無関係に、スクラッチ・パッド・レジスタ値の変更
＿＿
を不可能にします。WPをディスエーブルにするときは、NOPコマンドを
＿＿
実行させた後に、WPをロジック・ハイレベルに戻すことを推奨します。
8. RDACに対する全EEMEMの設定をリセットします。
9. EEMEMをSDOへリードバックします。
10. ワイパー設定をSDOへリードバックします。
連続したインクリメント・コマンドとデクリメント・コマンド
11. RDACへのデータを書き込みます。
インクリメントおよびデクリメント・コマンド
（14, 15, 6, 7）
は、連続なステ
12. 6dBインクリメントさせます。
ップ調整アプリケーションに便利です。これらのコマンドは、デバイスに
13. すべてを6dBインクリメントします。
14. 1ステップ・インクリメントさせます。
対してインクリメントまたはデクリメント・コマンドをコントローラから送信させ
15. すべてを1ステップ・インクリメントさせます。
るだけで済むため、マイクロコントローラのソフトウェア・コーディングを簡
単にします。調整は個々に、またはまとめて制御することができます。イ
表VIII∼表XIVに、これらの命令を使うプログラミング例を示します。
ンクリメント・コマンドの場合、命令14を実行すると、ワイパーが自動的に
次の抵抗セグメント・ポジションに移動します。マスター・インクリメント命
スクラッチ・パッドとEEMEMのプログラミング
令15は、すべての抵抗ワイパーを1ポジション上に移動させます。
可変抵抗ワイパー・ポジション設定の基本モード（スクラッチ・パ
ッド・レジスタのプログラミング）は、命令11を使ってシリアル・デー
対数テーパ・モード調整（±6dB／ステップ）
タ入力レジスタに該当するアドレスとデータをロードすることにより
対数テーパ・インクリメントと対数テーパ・デクリメントによるワイパー・
実行されます。スクラッチ・パッド・レジスタは標準のロジック・レジ
ポジション制御を個々に、またはまとめて行うプログラミング命令が4種
スタであるため、許容変更回数には制限がありません。目的のワイ
類用意されています。6dBインクリメントは命令12と13により、6dBデクリ
パー・ポジションが見つかったら、ユーザーは命令2を使ってシリア
メントは命令4と5により、それぞり実行されます。例えば、ゼロスケール
ル・データ入力レジスタにロードします。この命令は、設定値を該
から始めて、インクリメント命令12を11回実行すると、ステップ毎に6dB
当するEEMEMレジスタへコピーします。EEMEM値は何時でも変
＿＿
更することができます。あるいは、WPコマンドを起動することにより、
ずつフルスケールRWBの0%からフルスケールRWBまでワイパーが移動し
永久的に保存することもできます。表IIIに、シリアル・データ入力
スタ値を2倍にします。ワイパー・ポジションが最大設定値に近づくと、
（SDI）
ワード・シーケンスを示すプログラミング例とSDO端子上の対
最後の6dBインクリメント命令でワイパーがフルスケールの1023コード・
ます。6dBインクリメント命令は、コマンドが実行される毎にRDACレジ
応するシリアル・データ出力を16進数フォーマットで示します。
ポジションに移動します。それ以上6dBインクリメント命令を実行しても、
ワイパー・ポジションはフルスケールを超えることはありません。
6dBステップのインクリメントとデクリメントは、ビットを内部でそれぞれ左
および右にシフトすることにより実現されます。次に、一定条件下での
非理想的な±6dBステップの調整について説明します。
8
REV.0
ADN2850
内蔵追加不揮発性EEMEMの使い方
表IVに、各RDACレジスタ・データ・ビットに対するシフト機能の
動作を説明します。表内で下に続く各行は、一連のシフト動作を表
ADN2850は、定数やその他の16ビット・データを保存するための
しています。RDACレジスタ内のデータがゼロになり、さらにデータ
予備のユーザー用メモリ・レジスタ
（EEMEM）
を内蔵しています。
が左シフトされると、RDACレジスタがコード1に設定されるように、
表Vに、機能ブロック図でEEMEM1、EEMEM2、26バイトのユーザ
左シフトの12コマンドと13コマンドが変更されることに注意してくだ
ーEEMEM（13アドレス×2バイト）
と表示されている内部メモリ・レ
さい。同様に、RDACレジスタ内のデータがミッドスケール以上に
ジスタのアドレス・マップを示します。
なると、データが左シフトされて、RDACレジスタ内のデータは自動
表V
的にフルスケールに設定されます。これにより、左シフト機能は可
能な限り理想的な対数調整に近づきます。
LSBが“0”の場合（すなわち、理想対数―誤差なし）、右シフトの
4コマンドと5コマンドは理想的な動作になります。LSBが“1”の場
合は、右シフト機能は1/2 LSBの誤差を発生し、図3に示すビット数
依存の対数誤差の数に変換されます。このプロットは、ADN2850に
対する奇数ビットの誤差を表しています。
表 IV 6dBステップ・インクリメントとデクリメントの詳しい
左および右シフト機能
左シフト
左シフト
（＋ 6dB ／
ステップ）
00
00
00
00
00
00
00
00
00
01
10
11
11
0000
0000
0000
0000
0000
0001
0010
0100
1000
0000
0000
1111
1111
EEMEMのアドレス・マップ
EEMEM番号
アドレス
EEMEMの値
1
2
3
4
：
15
16
0000
0001
0010
0011
：
1110
1111
RDAC11、2
RDAC2
USER13
USER2
：
USER13
%公差4
注
＿＿
1 EEMEMロケーション内に保存されたRDACデータは、パワーオン時、または命令1、8、PR
の実行時に、対応するRDACレジスタに転送されます。
2 命令1を実行すると、デバイスは読み出しモード消費電力状態に維持されます。最後の命令1
が実行された後、ユーザーはNOP（命令0）を実行して、デバイスを低消費電力のアイドル
状態に戻す必要があります。
3 USER <data>は内蔵不揮発性EEMEMレジスタであり、命令3と9を使って値やその他の16ビ
ット情報を、それぞれ保存および読み出すことができます。
4 読み出し専用。
右シフト
0000
0001
0010
0100
1000
0000
0000
0000
0000
0000
0000
1111
1111
11
01
00
00
00
00
00
00
00
00
00
00
00
1111
1111
1111
0111
0011
0001
0000
0000
0000
0000
0000
0000
0000
1111
1111
1111
1111
1111
1111
1111
0111
0011
0001
0000
0000
0000
右シフト
（− 6dB ／
ステップ）
実際のフルスケール抵抗の計算
定格フルスケール抵抗R WB1 の実際の公差は、工場出荷時に
EEMEMレジスタ15に保存されます。したがって、実際のフルスケ
ール抵抗を計算することができるため、公差のマッチングまたはキ
ャリブレーションのリファレンスとして役立ちます。この値は読みだ
し専用であることに注意してください。RWB2_FSのフルスケール抵抗
は代表値0.1%でRWB1_FSに一致します。
%公差は、EEMEMレジスタ15のデータの最後の16ビットに格納
RDACレジスタ内のデータ値と、各右シフトの4コマンド実行と5
コマンド実行に対するワイパー・ポジションとの間での、対数曲線と
されています。フォーマットは符号付きバイナリ・フォーマットであり、
の実際の対応には、奇数のビットでのみ誤差が発生します。偶数の
MSBが符号を表し（0＝正、1＝負）
、次の7 MSBは整数桁を、8 LSB
ビットでは誤差がなく理想的です。図3のグラフは、AD5231の
は小数桁を、それぞれ表します。表VIを参照してください。
Log_Error [すなわち、20×log10（誤差／コード）]のプロットを表して
います。例えば、コード 3 に対しては L o g _ E r r o r ＝ 2 0 × l o g 1 0
表 VI
（0.5/3）＝−15.56dBであり、これはワースト・ケースになります。
Bit D15 D14 D13 D12 D11 D10 D9 D8
sign
mag sign 26 25 24 23 22 21 20
Log_Errorのプロットは、コードが小さくなると、大きくなります。
符号
定格フルスケール抵抗の%公差
整数桁の7ビット
D7 D6 D5 D4 D3 D2 D1 D0
•
2-1 2-2 2-3 2-4 2-5 2-6 2-7 2-8
小数点
小数桁の8ビット
0
例えば、RWB_FS_RATED＝250kΩかつデータが0001 1100 0001 1111
の場合、RWB_FS_ACTUALは次のように計算されます。
–20
MSB：
0＝正
dB
次の7 MSB： 001 1100＝28
–40
8 LSB：
0000 1111＝15×2−8＝0.06
%公差＝＋28.06%
したがって、RWB_FS_ACTUAL＝320.15kΩ
–60
–80
0.0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1.0
1.1
コード―1∼1023（2×103）
図3 奇数のビットの場合のLog_Errorの一致度
（偶数のビットでは誤差なし）
REV.0
9
ADN2850
ディジーチェーン動作
シリアル・データ出力端子（SDO）は2つの機能を持っています。
PR
WP
ワイパー設定値とEEMEM値を、それぞれ命令10と命令9を使って
読み出すときに使うことができます。これらの命令を使用しない場
有効コマンド
合、SDOを使って複数のデバイスをディジーチェーン接続して同時
カウンタ
動作させることができます（図4参照）。SDO端子にはオープン・ドレ
コマンド・
プロセッサ
および
アドレス・デコード
5V
RPULLUP
インのNチャンネルFETが内蔵されており、SDO機能を使う場合、プ
CLK
シリアル・レジスタ
ルアップ抵抗が必要です。前のパッケージのSDO端子を次のパッケ
ージのSDI端子に接続する必要があります。SDO∼SDI間インターフ
SDO
ェースにプルアップ抵抗と容量負荷があると、隣接パッケージ間の
CS
遅延時間が大きくなるため、クロック周期を長くする必要が生じるこ
SDI
GND
ADN2850
ともあります（図4）。2個のADN2850をディジーチェーン接続した場
図5
合、合計48ビットのデータが必要です。先頭の24ビット
（4ビット命令、
デジタル入出力等価回路
4ビット・アドレス、16ビット・データ）がU2に、同じフォーマットの次
VDD
の24ビットがU1に、それぞれ出力されます。48ビットすべてが各シ
＿＿
リアル・レジスタに入力されるまで、CSをローレベルに維持しておく
＿＿
必要があります。動作が完了すると、CSはハイレベルになります。
ロジック
端子
入力
300Ω
VDD
ADN2850
U1
MOSI
µC
SCLK SS
SDI
SDO
U2
SDI
CLK
CS
図4
ADN2850
RP
2.2kΩ
GND
図6a
SDO
CS
デジタル入力ESD保護の等価回路
CLK
VDD
ディジーチェーン構成
WP
入力
300Ω
デジタル入力／出力の設定
すべてのデジタル入力はESD保護されています。デジタル入力は
GND
＿＿
図6b WP 入力保護の等価回路
高インピーダンスであるため、大部分のデジタル・ソースから直接
駆動することができます。
アクティブ・ローのPRとWPは、使用しない場合VDDにバイアスし
ておく必要があります。すべてのデジタル入力端子には、プルアップ
シリアル・データ・インターフェース
抵抗は内蔵されていません。デジタル端子がフローティング状態にな
ADN2850は、4線式のSPI互換デジタル・インターフェース（SDI、
＿＿
を内蔵しています。24ビットのシリアル・ワードは
SDO、CS、CLK）
ってノイズの多い環境で誤トリガーを発生させないために、これら
の端子にはプルアップ抵抗を接続する必要があります。ただし、こ
MSB先頭でロードする必要があり、ワード・フォーマットを表Iに示し
れは、プログラミング終了後にソースの駆動からデバイスを取り外
ます。コマンド・ビット
（C0∼C3）が、表IIに示す命令を使ってプログ
すようなケースの場合にのみ当てはまります。
ラマブル・レジスタの動作を制御します。A0∼A3はアドレス・ビット
SDO端子とRDY端子はオープン・ドレイン・デジタル出力です。こ
です。A0はRDAC1またはRDAC2のアドレス指定に使います。アド
れらの機能を使わない場合には、同様にプルアップ抵抗が必要で
レス2∼14は、ユーザーからアクセス可能です。アドレス15は工場
す。速度と消費電力との間のトレードオフを最適にするためには、
テスト用に予約されています。表Vに、EEMEMロケーションのアド
2.2kΩのプルアップ抵抗を使用してください。
レス・マップを示します。データ・ビット
（D0∼D9）は、命令11の実行
シリアル・データ入力と出力の等価回路を図5に示します。チッ
＿＿
プ・セレクトCSがロジック・ハイレベルのとき、オープン・ドレイン出
時にRDACレジスタにロードされる値です。データ・ビット
（D0∼D15）
は、命令3の実行時にEEMEMレジスタにロードされる値です。
力SDOはディスエーブルにされます。デジタル入力のESD保護を図
プログラミング動作がなかった後に最後に実行される命令は、
6aと図6bに示します。
NOP命令である必要があります。これは、内部ロジック回路で最小
の消費電力を実現するために推奨されます。
SPIインターフェースはCPHA＝1、CPOL＝1およびCPHA＝0、
CPOL＝0の2種類のスレーブ・モードで使うことができます。CPHA
とCPOLはコントロール・ビットと呼ばれ、ADuC812/ADuC824、
M68HC11、MC68HC16R1/916R1などのMicroConvertersやマイクロ
プロセッサのSPIタイミングを制御します。
10
REV.0
ADN2850
端子電圧の動作範囲
ADN2850の正側VDD電源と負側VSS電源により、プログラマブルな
ADN2850
VDD
2端子デジタル・ポテンショメーター動作の動作範囲が決定されます。
VDDまたはVSSを超えて端子Wと端子Bに入力される電源信号は、内
蔵の順方向バイアス・ダイオードによりクランプされます（図7参照）。
VSS
C3
10µF
+
C1
0.1µ F
C4
10µF
+
C2
0.1µF
VDD
VSS
GND
VDD
図8
W
電源バイパス
RDACの構造
特許申請中のRDACには、ワイパー接続として機能するアナログ・ス
B
イッチのアレイが付いた、等しい抵抗セグメントの連鎖が内蔵されてい
ます。ポジション数がデバイスの分解能になります。ADN2850は1024
個の接続ポイントを持ち、0.1%より精度の高い設定可能な分解能を
提供します。図9に、RDACの2本の端子の間の接続（1チャンネルの
VSS
図7
RDACを構成）
の等価な構造を示します。SWBは常にONで、一方、ス
VDDとVSSにより設定される最大端子電圧
イッチSW（0）
∼SW（2N−1）
の内の1つだけが、データ・ビットからデコ
ードされた抵抗ポジションに応じて、ONになります。スイッチは理想的
ADN2850デバイスのグラウンド端子は主にデジタル・グラウンド基準と
を持っています。ワイパー抵抗
でないため、50Ωのワイパー抵抗（RW）
して使用され、PCBの共通グラウンドに接続しておく必要があります。
は、電源電圧と温度の関数です。電源電圧が低くなると、または温度
ADN2850に対するデジタル入力コントロール信号はデバイス・グラウンド
が高くなると、ワイパー抵抗は大きくなります。出力抵抗の正確な予測
端子
（GND）
を基準として、本データシートの仕様表に規定するロジッ
が必要な場合は、ワイパー抵抗の動作を知る必要があります。
ク・レベルを満たす必要があります。内蔵のレベル・シフト回路は、デジ
タル入力レベルに無関係に、2本の端子のコモン・モード電圧範囲を
SW(2N–1)
VSSからVDDへ確実に拡張します。さらに、W端子とB端子の間の電圧極
性については制約がありません。振幅｜VWB｜はVDD−VSSで決まります。
RDAC
ワイパー・
レジスタ
および
デコーダ
パワーアップ・シーケンス
端子Bと端子Wでの電圧適合性を制限するダイオードが内蔵されてい
るため
（図7）
、端子Bと端子Wに電圧を加える前に、先にVDD/VSSを加え
W
RS
SW(2N– 2)
RS
SW(1)
RS
SW(0)
ることが重要です。そうしないと、ダイオードが順方向バイアスされて、意
図せずにVDD/VSSに電源が接続されてしまいます。例えば、VDDに5Vを
RS =R WB /2 N
加えると、VDD端子は4.3Vになります。これによりデバイスが壊れることは
分かり易くするため
デジタル回路は
省略してあります。
ありませんが、残りのユーザー・システムの部分に悪影響を与えることが
あります。最適なパワーアップ・シーケンスは、GND、VDD、VSS、デジタル
SWB
B
入力、VB/Wの順です。電源投入シーケンスVB、VW、デジタル入力の順
図9
は、VDD/VSS投入後であれば、重要ではありません。
等価なRDAC構造
パワーアップ・シーケンスと電源のランプ・レートに無関係に、VDD/VSS
投入後、パワーオン・リセットは有効状態を維持し、EEMEMに保存され
表 VII
た値をRDACレジスタに転送します
（特性7参照）
。
各セグメントの公称抵抗
デバイスの分解能
1024ステップ
レイアウトと電源のバイパス
小型で最小長の線によるレイアウト・デザインの実現を心かけてく
25kΩ
24.4
250kΩ
244
プログラマブル抵抗の計算
ださい。入力までの線は、導体の長さを最小に抑えて可能な限り真
RDACの端子Wと端子Bの間の公称フルスケール抵抗RWB_FSは、25k
っ直ぐにします。グラウンド・パスの抵抗とインダクタンスは小さくする必要
Ωのものがあり、さらに1024ポジション
（10ビット分解能）
で250kΩのものも
があります。デジタル・グラウンド・バウンズを最小にするため、デジタル信
あります。
号グラウンド・リファレンスはADN2850のアナログ・グラウンド端子から離
製品番号の最後の桁が、公称抵抗値
（例えば、25kΩ＝25、250kΩ
れた所で接続することができます。
＝250）
を表しています。RDACラッチ内の10ビット・データ・ワードがデコ
同様に、高品質のコンデンサを使って電源をバイパスして最適な安
ードされて、1024通りの設定の内の1つを選択します。以下の節では、
定性を得ることも重要です。デバイスまでの電源線は、0.01μF∼0.1μF
の計算について説明
25kΩ製品の種々のコードにおける抵抗RWB（D）
のディスク型またはチップ型セラミック・コンデンサを使ってバイパスする
します。ワイパーの最初の接続は、B端子でのデータ000Hから始まります。
必要があります。小さいESRを持つ1μF∼10μFのタンタル・コンデンサ
は50Ωです。これはフルスケール抵抗
ワイパー抵抗があるためRWB（0）
または電解コンデンサも電源に接続して、過渡電圧を抑える必要があ
とは無関係です。2番目の接続は最初のタップ・ポイントであり、ここでは
ります
（図8）
。
は24.4Ω＋50Ω＝74.4Ωになります。
データ001Hに対してRWB（1）
REV.0
11
ADN2850
3番目の接続は次のタップ・ポイントで、データ002 Hに対してR WB
WxとBxの間のプログラム出力抵抗を決定する一般式は、次のよ
うになります。
（2）＝48.8＋50＝98.8Ωとなり、以後同様に続きます。LSBデータの
各値が増加するに従ってワイパーは抵抗ラダーを上に移動し、最後
のタップ・ポイントRWB（1023）＝25026Ωに到達するまで移動します。
R WB (D) =
図9に示す等価回路の簡略化した図を参照してください。
D
× R WB _ FS + RW
1024
(1)
ここで、DはRDACレジスタのデータと等価な10進数、WB_FSは端
子Wと端子Bとの間のフルスケール抵抗、RWはワイパー抵抗です。
例えば、次の出力抵抗値はVDD＝5Vでの次のRDACラッチ・コー
25
R WB_FS = 25kΩ
ドに対して設定されます（RWB_FS＝25kΩデジタル・ポテンショメータ
ーに適用）
20
RWB (D) – k Ω
表 VIII 選択されたコードに対するRWB（RWB_FS＝25kΩの場合）
15
10
5
0
0
256
512
768
RWB（D）
（Ω）
1023
512
1
0
25026
12550
74.4
50
出力状態
フルスケール
ミッドスケール
1 LSB数
ゼロスケール
（ワイパー・コンタクト抵抗）
注
1023
ゼロスケール状態では、有限なワイパー抵抗50Ωがあることに注意してください。この状態で
は、性能低下または内部スイッチの破壊を防止するため、この状態でのWとBとの間の電流レ
ベルが20mAを超えないように注意してください。
フルスケールで1%以上のチャンネル間RWBマッチングが得られます。温度によるRWBの変化は、
温度係数35ppm/℃で発生します。
コード―10進数
図10
D（DEC）
RWB（D）対コード
12
REV.0
代表的な性能特性―ADN2850
1.0
36
+25°C
–40°C
+85°C
0.8
34
32
0.6
28
Ω
R-INL誤差―LSB
30
0.4
0.2
26
24
0.0
22
–0.2
20
–0.4
18
–0.6
0
200
400
600
16
1000
800
0
200
400
600
デジタル・コード
800
1000
1200
コード
特性1 R-INL 対コード、TA＝−40℃、＋25℃、
＋85℃オーバーレイ、RAB＝25kΩ
特性4
ワイパー・オン抵抗対コード
4
0.4
0.2
3
電流―μA
R-DNL誤差―LSB
IDD @ V DD/V SS = 5V/0V
0.0
–0.2
2
1
ISS @ V DD/V SS = 5V/0V
–0.4
0
IDD @ V DD/V SS = 2.7V/0V
–0.6
ISS @ V DD/V SS = 2.7V/0V
–0.8
0
200
400
600
800
–1
–40
1000
–20
0
20
特性2 R-DNL 対コード、TA＝−40℃、＋25℃、
＋85℃オーバーレイ、RAB＝25kΩ
特性5
0.25
120
VDD /V SS = 5.0V/0V
TA = 25°C
80
100
IDDの温度特性、RAB＝25kΩ
VDD/V SS = 5V/0V
RAR = 25kΩ
フルスケール
0.20
80
ミッドスケール
60
40
IDD – mA
可変抵抗器モードの温度係数―ppm/℃
100
60
40
温度―℃
デジタル・コード
20
0
0.15
ゼロスケール
0.10
–20
25kΩバージョン
0.05
–40
250kΩバージョン
–60
0.00
0.0E+00
–80
0
128
256
384
512
640
768
896
1023
2.0E+06
特性3
REV.0
4.0E+06
6.0E+06
8.0E+06
1.0E+07
周波数―Hz
コード―10進数
Δ RWB/Δ T可変抵抗器モード温度係数
特性6
13
IDD 対クロック周波数、RAB＝25kΩ
1.2E+07
ADN2850
100
IW = ImA
TA = 25°C
0.5V/DIV
TA = 25°C
正規化抵抗
理論値- IWB_MAX―mA
正規化抵抗
RWB (D)
期待値
50µS/DIV
10
1
RWB_FS = 25kΩ
0.1
特性7
RWB_FS = 250kΩ
パワーオン・リセット時のメモリ復元
0.01
0
128
256
384
512
640
768
896
1024
コード―10進数
5V/DIV
CS
5V/DIV
CLK
5V/DIV
VSDI
IWB_MAX 対コード
特性10
テスト回路
製品仕様表で使用されたテスト条件をテスト回
路1∼3に示します。
NC
DUT
A
W
IDD
20mA/DIV
4ms/DIV
特性8
IW
B
VMS
IDD 対時間（保存）プログラム・モード
NC＝未接続
テスト回路1
5V/DIV
CS
5V/DIV
CLK
5V/DIV
抵抗位置非直線性誤差
（可変抵抗器動作； R-INL、R-DNL）
0.1V
ISW
CODE = 00H
RSW =
DUT
W
SDI
B
+
ISW
IDD
2mA/DIV
_
0.1V
VSS ∼ V DD
4ms/DIV
命令1（EEMEMの読み出し）の直後に命令0（NOP）
が実行
されると、電源電流は最小消費電力に戻ります。
特性9
テスト回路2.インクリメンタル・オン抵抗
IDD 対時間（リードバック）プログラム・モード
NC
VDD
DUT
A
VSS GND
B
ICM
W
VCM
NC
NC＝未接続
テスト回路3
14
コモン・モード・リーク電流
REV.0
ADN2850
プログラミング例
表 XII 1ビット左シフトによる6dBステップのインクリメント
次のプログラミング例では、ADN2850の種々の機能に対するイベ
ントの代表的なシーケンスを示します。命令フォーマットとデータ・
ワード・フォーマットについては表IIを参照してください。次の例で
は、SDI端子とSDO端子上の命令番号、アドレス、データは、16進数
を使って表しています。
SDI
SDO
動作
C0XXXXH
XXXXXXH
ワイパー1をRDAC1レジスタの現在
値の2倍の値に移動します。
C1XXXXH
C0XXXXH
ワイパー2をRDAC2レジスタの現在
値の2倍の値に移動します。
表 IX スクラッチ・パッドのプログラミング
SDI
SDO
動作
B00100H
XXXXXXH
データ100HをRDAC1レジスタにロー
ドして、ワイパーW1を1/4フルスケー
ル位置に移動させます。
B10200H
B00100H
表 XIII ユーザー・データのEEMEMへの保存
データ200HをRDAC2レジスタにロー
ドして、ワイパーW2を1/2フルスケー
ル位置に移動させます。
SDI
SDO
動作
32AAAAH
XXXXXXH
データAAAA H を予備EEMEMロケ
ーションUSER1に保存します。
（最大
16ビット・データで13ロケーションの
アドレス指定が可能）
335555H
32AAAAH
データ5555 Hを予備EEMEMロケー
ションUSER2へ保存します。
（最大16
ビット・データで13ロケーションのア
ドレス指定が可能）
表 X RDACをインクリメントして、ワイパー設定をEEMEMへ保存
SDI
SDO
動作
B00100H
XXXXXXH
データ100HをRDAC1レジスタにロー
ドして、ワイパーW1を1/4フルスケー
ル位置に移動させます。
E0XXXXH
B00100H
RDAC1レジスタを1インクリメントし
て101Hにします。
E0XXXXH
E0XXXXH
RDAC1レジスタを1インクリメントし
て102Hにします。
表 XIV さまざまなメモリ・ロケーションからのデータのリードバック
SDI
SDO
動作
92XXXXH
XXXXXXH
USER1ロケーションからのデータ読
み出しを準備します。
00XXXXH
92AAAAH
NOP命令0が24ビット・ワードをSDO
が送信し、最後の16ビットにUSER1
ロケーションの内容が含まれていま
す。NOPコマンドは、デバイスをアイ
ドル消費電力状態に戻します。
目的のワイパー位置に到達するまで繰り返します。
20XXXXH
XXXXXXH
RDAC1データをEEMEM1に保存し
ます。
＿＿
WPをGND接続してEEMEM値を保護します（オプション）。
表 XV ワイパー設定のリードバック
表 XI EEMEM値のRDACレジスタへの回復
SDI
SDO
動作
B00200H
XXXXXXH
RDAC1をミッドスケールに設定します。
RDACのEEMEM値は、パワーオン、
またはPR端子へのパルス入力、
または次に示すプログラミングにより、読み出すことができます。
C0XXXXH
B00200H
RDAC1を2倍にしてミッドスケールから
フルスケールにします。
SDI
SDO
動作
A0XXXXH
C0XXXXH
10XXXXH
XXXXXXH
EEMEM1値をRDAC1レジスタへ読
み出します。
RDAC1レジスタからのワイパー設定
の読み出しを準備します。
XXXXXXH
A003FFH
RDAC1レジスタからフルスケール値を
リードバックします。
00XXXXH
8XXXXXH
REV.0
100100H
00XXXXH
NOP。消費電力を小さくするために
このステップが推奨されます。
アナログ・デバイセズは、パーソナル･コンピュータのプリンタ・ポートを使って制御できる
扱い安いADN2850EVAL評価キットを提供しています。ドライブ・プログラムが含まれている
ため、プログラミング言語の知識は不要です。
EEMEM1値とEEMEM2値をそれぞ
れRDAC1レジスタとRDAC2レジス
タに再設定。
15
ADN2850
アプリケーション
ADN2841を使用した光トランスミッタのキャリブレーション
VCC
VCC
ADN2850をマルチ・レート2.7 Gbpsレーザー・ダイオード・ドライバ
ADN2841と組み合わせて使用すると、2個のプログラマブル抵抗を使
IMPD
ADN2850
ってレーザー平均電力とイクステンクション比を設定する光管理システ
ADN2841
W1
RDAC1
ムを構成することができます（図11）
。ADN2850は高分解能、小型の
CS
フットプリント、優れた温度係数特性を持つため、特に光パラメータ設
定に最適です。
EEMEM
B1
IMODP
IBIAS
W2
RDAC2
ADN2841は2.7 Gbpsレーザー・ダイオード・ドライバであり、独自の制
PSET
制御
CLK
EEMEM
B2
ERSET
DIN
ン後の、レーザー平均電力とイクステンクション比の両方を管理してい
ます。光パワーを連続的にモニターし、温度とレーザーの経時性能低
下に起因する変動を補正することにより、レーザー・データ伝送を安定
DINQ
御アルゴリズムを使って、工場出荷時のレーザー初期キャリブレーショ
IDTONE
SDI
DIN
DINQ
IDTONE
化しています。ADN2841内では、IMPDがレーザー・ダイオード電流をモ
ニターしています。デュアル・ループ・パワーおよびイクステンクション比
図11
の制御を行うことにより、ADN2850によりキャリブレーションされた内部
光管理システム
ドライバがバイアス電流IBIAS、したがって平均電力を制御します。スロ
ープ効率に従って直線的に変調電流を変えることにより、変調電流
IMODPもレギュレーションします。したがって、レーザーのスレッシュホー
IC1＝α1×IPD、IC2＝α2×IREF、かつQ1とQ2の特性が一致しているこ
ルド電流またはスロープ効率の変化が補償されます。光管理シス
とより、αとISが一致。式2と式3から次式が得られます。
テムはレーザー特性の影響を小さくするため、複数のソースからの
V2 – V1 = VT In
同等のレーザーの供給が可能になります。
V1とV2は、ダイオード・コネクタ・トランジスタのベース∼エミッタ間電
ADN2850には、PNPトランジスタ
（Q1とQ2）
に接続された特性の一致
圧VBE。
したダイオード対が内蔵されています。このトランジスタを使って受信光
VTは、k×T/qに等しい熱電圧。25℃でVT＝26mV。
パワー・モニター機能を構成することができます。図12に、回路の概念
k＝ボルツマン定数＝1.38E-23J/k。
図を示します。基準電流ソース、計装用アンプ、ログアンプを使ったこ
q＝電子の電荷＝1.6E-19クーロン。
の機能を使って、次式からDC平均光ダイオード電流を計算することに
T＝温度（華氏）
より、光パワーをモニターすることができます。
V2 = V BE2
VT In
(4)
I PD
ここで、IS1とIS2は飽和電流。
受信光パワーのモニター
V1 = V BE1 = VT In
I REF
IPD＝光ダイオード電流
I C1
(2)
IREF＝リファレンス電流
I S1
I C2
(3)
I S2
ポスト・
アンプ
DATA
LPF
0.75ビット・レート
TIA
CDR
CLOCK
10nF
IPD
IREF
RG
ADN2850
VT補償
(1 + 100k/R G ) × (V 2 – V 1)
AD623
計装用アンプ
対数平均
電力
W1
W2
V1
℃
PRCサーミスタ
V2
VDD
Q1
VSS
B1
B2
Q2
GND
ログアンプ
–5V
図12
受信光パワー・モニター回路の概念図
16
REV.0
ADN2850
この出力電圧は、平均受信光パワーを表します。光ダイオード
の感度はデバイス間で変わるため、対数ステージの出力電圧はデ
バイス間で正確である必要はありません。オペアンプ・ステージ
B1
は、V Tの温度変化を補償するログアンプ・ステージの後ろに示
W1
W2
B2
してあります。
式4は理想的な場合です。リファレンス電流が室温で1mAの場
図14
連続調整特性を維持したまま抵抗値を1/2にする方法
合、特性はV2とV1の間のオフセットが30mV増えることを示して
います。カーブに対する近似により次式が得られます。
図15に示すようにディスクリート抵抗を並列接続することによ
 0.001 
V2 — V1 = 0.026 × In 
 + 0.03
 I PD 
り、さらに低い抵抗を実現することができます。
(5)
このようなオフセットは、トランジスタの自己発熱と熱勾配効果に
起因するものと信じられています。図13に示すように、近似と実際
W1
の性能範囲との間の誤差は、
0.1mA∼0.1μAで0%∼−4%以下です。
B1
0.30
12
図15
IREF = 1mA
TA = 25°C
擬似対数特性による抵抗スケーリング
9
誤差
0.20
6
0.15
3
0.10
0
0.05
–3
与えられた設定での等価抵抗は次のように近似されます。
近似誤差―%
デバイス1
デバイス2
デバイス3
近似
0.25
V2 – V1 – V
R
R eq =
D × R WB_FS + 51200
D × R WB _ FS + 51200 + 1024 × R
(6)
この方法では、調整は直線的でなく擬似対数的になります。公差
の一致と部品の温度係数の一致も必要なことに注意する必要があ
ります。
0
1.E-07
1.E-06
1.E-05
1.E-04
–6
1.E-03
IPD – A
図13
基本的なRDACのSPICEモデル
代表的なV2−V1とIREF＝1mA、TA＝25℃におけるIPDとの関係
RDAC
25kΩ
抵抗のスケーリング
B
CB = 11pF
ADN2850は25kΩまたは250kΩのフルスケール抵抗を提供しま
CW = 80pF
す。低い抵抗を持ち、かつ調整ステップ数を維持したい場合は、複
数のデバイスを並列接続することができます。図14に、プログラマ
W
ブル抵抗の両チャンネルを並列接続する簡単な方式を示します。ス
図16
テップ毎に1/2にした抵抗値を連続調整するためには、両デバイス
RDAC回路のシミュレーション・モデル
（RDAC＝25kΩ）
を同じ設定にする必要があります。デバイスを1つずつプログラム
するために中間状態が発生してしまうために、この方法が使用でき
RADCのAC特性は、内部寄生コンデンサと外部容量負荷によ
ないアプリケーションもあることに注意してください。
り支配されます。一般的な寄生シミュレーション・モデルを図16
に示します。
リストIに、25kΩ RDACのマクロ・モデル・ネットリストを示
します。
リストI
RDACのマクロ・モデル・ネットリスト
.PARAM D＝1024, RDAC＝25E3
*
.SUBCKT RDAC（W, B）
*
RWBW B {D/1024×RDAC＋50}
CWW 0 80E-12
CB B 0 11E-12
*
.ENDS RDAC
REV.0
17
ADN2850
外形寸法
16ピン・リード・フレーム・チップ・スケール・パッケージ[LFCSP]
5×5mm ボディ
（CP-16 5×5）
寸法単位：mm
5.0
BSC SQ
0.60 MAX
0.60 MAX
13
12
0.80 BSC
ピン1
識別マーク
4.75
BSC SQ
上面図
1
底面図
0.75
0.60
0.50
9
4
8
5
3.25
3.10
2.95
2.40 BSC
0.70 MAX
0.65 NOM
12° MAX
ピン1
識別マーク
16
0.05 MAX
0.01 NOM
0.90 MAX
0.85 NOM
0.40
0.33
0.28
実装面
0.20 REF
平坦性
0.08
JEDEC規格MO-220VHHBに準拠
16ピン薄型シュリンクSOP[TSSOP]
（RU-16）
寸法単位：mm
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
8
1
ピン1
1.20
MAX
0.15
0.05
0.20
0.09
0.30
0.19
0.65
BSC
実装面
8°
0°
0.75
0.60
0.45
平坦性
0.10
JEDEC規格MO-153ABに準拠
注：日本語版はこのページのみREV.Bに改訂しています。
ほかのページはREV.0のままです。
18
REV.B

Open as PDF

Similar pages: AD ADN2850BCP250; 日本語版; 日本語版; レーザビーム同期検出用フォトIC