日本語版

日本語参考資料
最新版英語データシートはこちら
5 kV、7チャンネル、SPIsolator
SPI用デジタル・アイソレータ
ADuM4151/ADuM4152/ADuM4153
データシート
機能ブロック図
ENCODE
DECODE
MCLK 3
ENCODE
DECODE
MO 4
DECODE
ENCODE
MI 5
ENCODE
DECODE
VIA 7
VIB 8
概要
ADuM4151/ADuM4152/ADuM41531 は、絶縁型シリアル・ペリフ
ェラル・インターフェース (SPI)用に最適化された 7 チャンネル、
SPIsolator™ デジタル・アイソレータです。このデバイスは、ア
ナログ・デバイセズの iCoupler® チップ・スケール・トランス技
術を採用して、CLK、MO/SI、MI/SO、 SS SPI の各バス信号の
伝搬遅延を小さくしているため、最大 17 MHz の SPI クロッ
ク・レートまでをサポートします。これらのチャンネルは、14
ns の伝搬遅延と 1 ns のジッタで動作して、SPI のタイミングを
最適化します。
また、ADuM4151/ADuM4152/ADuM4153 アイソレータは、3 種類
のチャンネル方向組み合わせが選択可能な、3 チャンネルの独
立した低データレート・アイソレーション・チャンネルも一緒
に内蔵しています。低速チャンネルのデータは、サンプリング
された後、最大ジッタ 2.5 µs の 250 kbps データ・レートにシリ
アル化され伝送されます。
19 GND2
18 SCLK
17 SI
16 SO
15 SSS
MSS 6
14 VOA
CONTROL
BLOCK
CONTROL
BLOCK
VOC 9
13 VOB
12 VIC
11 GND2
GND1 10
図 1.ADuM4151 の機能ブロック図
VDD1 1
工業用プログラマブル・ロジック・コントローラ (PLC)
センサー・アイソレーション
20 VDD2
ADuM4151
20 VDD2
ADuM4152
GND1 2
ENCODE
DECODE
MCLK 3
ENCODE
DECODE
MO 4
DECODE
ENCODE
MI 5
ENCODE
DECODE
18 SCLK
17 SI
16 SO
15 SSS
MSS 6
VIA 7
VOB 8
19 GND2
14 VOA
CONTROL
BLOCK
CONTROL
BLOCK
VOC 9
13 VIB
12 VIC
11 GND2
GND1 10
12370-002
アプリケーション
VDD1 1
GND1 2
図 2.ADuM4152 の機能ブロック図
VDD1 1
ADuM4153
GND1 2
ENCODE
DECODE
MCLK 3
ENCODE
DECODE
20 VDD2
MO 4
DECODE
ENCODE
MI 5
ENCODE
DECODE
VOA 7
VOC 9
GND1 10
18 SCLK
17 SI
16 SO
15 SSS
MSS 6
VOB 8
19 GND2
14 VIA
CONTROL
BLOCK
CONTROL
BLOCK
13 VIB
12 VIC
11 GND2
12370-003
最大 17 MHz の SPI クロック速度をサポート
伝搬遅延の小さい高速 SPI 信号アイソレーション・チャンネル
4 チャンネルを内蔵
250 kbps データ・チャンネルを 3 チャンネル内蔵
沿面距離 8.3 mm の 20 ピン SOIC_IC パッケージを採用
高い動作温度: 125℃
高い同相モード過渡電圧耐性: 25 kV/µs 以上
安全性規制の認定
UL 1577 に準拠する UL 認定
5000 V rms で 1 分間の SOIC ロング・パッケージ
「CSA Component Acceptance Notice 5A」に準拠
VDE 適合性認定(申請中)
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
最大動作絶縁電圧 (VIORM) = 846 V peak
12370-001
特長
図 3.ADuM4153 の機能ブロック図
1
米国特許 5,952,849; 6,873,065; 6,262,600; 7,075,329 により保護されています。その他の特許は申請中です。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM4151/ADuM4152/ADuM4153
データシート
目次
特長 ...................................................................................................... 1
絶対最大定格 .................................................................................... 13
アプリケーション .............................................................................. 1
ESD の注意 ................................................................................... 13
概要 ...................................................................................................... 1
ピン配置およびピン機能説明 ........................................................ 14
機能ブロック図 .................................................................................. 1
代表的な性能特性 ............................................................................ 17
改訂履歴 .............................................................................................. 2
アプリケーション情報 .................................................................... 18
仕様 ...................................................................................................... 3
はじめに ....................................................................................... 18
電気的特性—5 V 動作 ................................................................... 3
プリント回路ボード(PCB)のレイアウト .................................. 19
電気的特性—3.3 V 動作 ................................................................ 5
伝搬遅延に関係するパラメータ ................................................ 19
電気的特性—ミックスド 5 V/3.3 V 動作 ..................................... 7
DC 高精度と磁界耐性 ................................................................. 19
電気的特性—ミックスド 3.3 V/5 V 動作 ..................................... 9
消費電力 ....................................................................................... 20
パッケージ特性 ............................................................................ 10
絶縁寿命 ....................................................................................... 20
適用規格........................................................................................ 11
外形寸法............................................................................................ 22
絶縁および安全性関連の仕様 .................................................... 11
オーダー・ガイド ........................................................................ 22
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性 ..... 12
推奨動作条件 ................................................................................ 12
改訂履歴
10/14—Revision 0: Initial Version
Rev. 0
－ 2/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
仕様
電気的特性—5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 5 V で規定。最小／最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤
VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レベル
でテストされます。
表 1.スイッチング仕様
Parameter
Symbol
Min
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
A Grade
Typ
Max
Min
1
2
25
100
B Grade
Typ
Max
12
17
34
14
12.5
3
3
2
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew 4
21
2
25
100
21
12.5
3
1.5
3
10
1
DRSLOW
tPHL, tPLH
PW
JLS
tVIx SKEW3
34
25
1
250
2.6
0.1
4
2.5
10
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
0.1
4
Mbps
ns
ns
ns
ns
2.5
10
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
1
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
2
MSS 信号にはすべてのグレードでグリッチ・フィルタが入っています。これに対して B グレードで、他の高速信号にはグリッチ・フィルタは入っていません。 MSS
が別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップしてください。
3
VIx = VIA、VIB または VIC。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプリングします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、
正しい順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tVIx SKEW だけ後ろのパルスより前にある必要があります。
表 2.電源電流
1 MHz, A Grade
Device Number
Symbol
ADuM4151
17 MHz, B Grade
Typ
Max
Typ
Max
Unit
Test Conditions/Comments
IDD1
IDD2
4.0
6.0
6.6
8.0
14.0
13.5
17.0
18.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4152
IDD1
IDD2
4.8
6.5
6.5
8.0
14.0
14.0
16.8
17.5
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4153
IDD1
IDD2
4.0
6.0
6.5
8.3
14.0
13.3
17
16.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
Rev. 0
Min
Min
－ 3/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
表 3.すべてのモデル
1、 2、 3
Parameter
Symbol
Min
Typ
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Max
Unit
Test Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
DC SPECIFICATIONS
MCLK, MSS, MO, SO, VIA, VIB, VIC
Logic High Input Threshold
Logic Low Input Threshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB, VOC
VDD1, VDD2 Undervoltage Lockout
Supply Current per High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Side 1 Current
Quiescent Side 2 Current
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
0.3 × VDDx
500
+0.01
−1
+1
UVLO
5.0
4.8
0.0
0.2
2.6
IDDI(D)
IDDO(D)
0.080
0.046
mA/Mbps
mA/Mbps
IDD1(Q)
IDD2Q)
4.3
6.1
mA
mA
2.5
35
ns
kV/µs
tR/tF
|CM|
25
0.1
0.4
V
V
V
V
V
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、VIA、VIB または VIC ピンの入力電圧。
3
IOUTPUT は、SCLK、SSS、MI、SI、VOA、VOB または VOC ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
Rev. 0
－ 4/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
電気的特性—3.3 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 3.3 V で規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、3.0 V ≤
VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レベル
でテストされます。
表 4.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
30
12.5
34
20
100
12.5
3
4
3
2
1
1
Unit
MHz
Mbps
ns
ns
ns
ns
ns
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, Low Speed
JLS
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew 4
1
2
2
30
34
30
100
12.5
3
3
1.5
10
2.5
DRSLOW
tPHL, tPLH
PW
JLS
tVIx SKEW3
2.5
250
2.6
0.1
4
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
ns
250
2.6
0.1
4
2.5
2.5
10
Mbps
ns
ns
ns
ns
10
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
MSS 信号にはすべてのグレードでグリッチ・フィルタが入っていす。これに対して B グレードでは、他の高速信号にはグリッチ・フィルタは入っていません。 MSS
が別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップしてください。
3
VIx = VIA、VIB または VIC。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、出力
への正しい順序または同時到着を保証するため、前のパルスは少なくとも 1 tVIx SKEW だけ後ろのパルスより前にある必要があります。
表 5.電源電流
1 MHz, A Grade/B Grade
Device Number
Symbol
ADuM4151
17 MHz, B Grade
Typ
Max
Typ
Max
Unit
Test Conditions/Comments
IDD1
IDD2
3.8
5.1
5.5
6.0
10.5
9.0
14.0
13.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4152
IDD1
IDD2
3.7
5.2
4.9
6.2
11.7
10.0
14.0
12.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4153
IDD1
IDD2
3.7
5.2
5
7.0
11.7
10.0
14
11.5
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
Rev. 0
Min
Min
－ 5/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
表 6.すべてのモデル
1、 2、 3
Parameter
Symbol
Min
Typ
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Max
Unit
Test Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
DC SPECIFICATIONS
MCLK, MSS, MO, SO, VIA, VIB, VIC
Logic High Input Threshold
Logic Low Input Threshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB, VOC
VDD1, VDD2 Undervoltage Lockout
Supply Current per High Speed Channel
Dynamic Input Supply Current
Dynamic Output Supply Current
Supply Current for All Low Speed Channels
Quiescent Side 1 Current
Quiescent Side 2 Current
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
0.3 × VDDx
500
+0.01
−1
+1
UVLO
5.0
4.8
0.0
0.2
2.6
IDDI(D)
IDDO(D)
0.086
0.019
mA/Mbps
mA/Mbps
IDD1(Q)
IDD2Q)
2.9
4.7
mA
mA
2.5
35
ns
kV/µs
tR/tF
|CM|
25
0.1
0.4
V
V
V
V
V
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDx, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、VIA、VIB または VIC ピンの入力電圧。
3
IOUTPUT は、SCLK、SSS、MI、SI、VOA、VOB または VOC ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
Rev. 0
－ 6/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
電気的特性—ミックスド 5 V/3.3 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C、VDD1 = 5 V、VDD2 = 3.3 V で規定。最小／最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、3.0 V ≤
VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レベル
でテストされます。
表 7.スイッチング仕様
Parameter
Symbol
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
27
100
15.6
34
16
12.5
3
3
3
2
1
1
Unit
Test Conditions/Comments
MHz
Mbps
ns
ns
ns
ns
ns
1/(4 × tPHL)
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
Mbps
ns
ns
ns
ns
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
VIA, VIB, VIC
Data Rate Slow
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew 4
1
2
2
27
100
34
26
12.5
3
1.5
3
10
1
DRSLOW
tPHL, tPLH
PW
JLS
tVIx SKEW3
1
250
2.6
0.1
4
250
2.6
0.1
4
2.5
10
ns
2.5
10
kbps
µs
µs
µs
ns
Within PWD limit
50% input to 50% output
Within PWD limit
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
MSS 信号はすべてのグレードでグリッチ・フィルタが入っています。これに対して B グレードでは、他の高速信号にはグリッチ・フィルタは入っていません。 MSS
が別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップしてください。
3
VIx = VIA、VIB または VIC。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、正し
い順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tVIx SKEW だけ後ろのパルスより前にある必要があります。
表 8.電源電流
1 MHz, A Grade/B Grade
Device Number
Symbol
ADuM4151
17 MHz, B Grade
Typ
Max
Typ
Max
Unit
Test Conditions/Comments
IDD1
IDD2
4.0
4.6
6.6
6.0
13.9
9.0
17.0
13.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4152
IDD1
IDD2
4.8
5.0
6.5
6.2
14.0
10.0
16.8
12.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4153
IDD1
IDD2
4.0
4.7
6.5
6.2
14.0
10.0
17.0
12.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
Rev. 0
Min
Min
－ 7/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
表 9.すべてのモデル
1、 2、 3
Parameter
Symbol
Min
Typ
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDX − 0.1
VDDX − 0.4
Logic Low Output Voltages
VOL
Max
Unit
Test Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
DC SPECIFICATIONS
MCLK, MSS, MO, SO, VIA, VIB, VIC
Logic High Input Threshold
Logic Low Input Threshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB, VOC
VDD1, VDD2 Undervoltage Lockout
Supply Current for All Low Speed Channels
Quiescent Side 1 Current
Quiescent Side 2 Current
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
0.3 × VDDx
500
+0.01
−1
+1
UVLO
5.0
4.8
0.0
0.2
2.6
IDD1(Q)
IDD2Q)
4.3
4.7
mA
mA
2.5
35
ns
kV/µs
tR/tF
|CM|
25
0.1
0.4
V
V
V
V
V
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDX, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、VIA、VIB または VIC ピンの入力電圧。
3
IOUTPUT は、SCLK、SSS、MI、SI、VOA、VOB、VOC ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
Rev. 0
－ 8/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
電気的特性—ミックスド 3.3 V/5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = 3.3 V、VDD2 = 5 V で規定。最小／最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、4.5
V ≤ VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS 信号レ
ベルでテストされます。
表 10.スイッチング仕様
Parameter
Symbol
Min
MCLK, MO, SO
SPI Clock Rate
Data Rate Fast (MO, SO)
Propagation Delay
Pulse Width
Pulse Width Distortion
Codirectional Channel Matching 1
Jitter, High Speed
SPIMCLK
DRFAST
tPHL, tPLH
PW
PWD
tPSKCD
JHS
A Grade
Typ
Max
Min
B Grade
Typ
Max
1
2
27
15.6
34
16
100
MHz
Mbps
ns
ns
ns
ns
ns
12.5
3
5
3
2
1
Unit
1
Test Conditions/Comments
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
MSS
Data Rate Fast
Propagation Delay
Pulse Width
Pulse Width Distortion
Setup Time 2
DRFAST
tPHL, tPLH
PW
PWD
MSSSETUP
Jitter, High Speed
JHS
VIA, VIB, VIC
Data Rate
Propagation Delay
Pulse Width
Jitter, Low Speed
VIx 3 Minimum Input Skew 4
1
2
2
27
34
27
100
12.5
2
3
1.5
10
1
DRSLOW
tPHL, tPLH
PW
JLS
tVIx SKEW3
Mbps
ns
ns
ns
ns
1
250
2.6
0.1
4
ns
250
2.6
0.1
4
2.5
kbps
µs
µs
µs
ns
2.5
10
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
10
Within PWD limit
50% input to 50% output
Within PWD limit
|tPLH − tPHL|
同方向チャンネル間マッチングは、アイソレーション・バリアの同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
MSS 信号にはすべてのグレードでグリッチ・フィルタが入っています。これに対して B グレードでは、他の高速信号にはグリッチ・フィルタが入っていません。
MSSが別の高速信号の前に出力に届くことを保証するため、 速度グレードに応じて異なる時間だけ競合信号より前にMSSをセットアップしてください。
3
VIx = VIA、VIB または VIC。
4
内部非同期クロック、ユーザーから使用不可で、低速信号をサンプルします。 同方向チャンネルのエッジ順がエンド・アプリケーションにとって重要な場合、正し
い順序または出力への同時到着を保証するため、前のパルスは少なくとも 1 tVIx SKEW だけ後ろのパルスより前にある必要があります。
表 11.電源電流
1 MHz, A Grade/B Grade
Device Number
Symbol
ADuM4151
17 MHz, B Grade
Typ
Max
Typ
Max
Unit
Test Conditions/Comments
IDD1
IDD2
2.8
6.0
5.5
8.0
10.5
13.0
14.0
17.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4152
IDD1
IDD2
3.5
6.5
4.9
8.0
11.7
13.4
14.0
16.0
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
ADuM4153
IDD1
IDD2
2.8
6.0
5.0
10.0
11.7
13.4
14.0
16.5
mA
mA
CL = 0 pF, low speed channels
CL = 0 pF, low speed channels
Rev. 0
Min
Min
－ 9/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
表 12.すべてのモデル
1、 2、 3
Parameter
Symbol
Min
Typ
VIH
VIL
VIHYST
II
0.7 × VDDx
Logic High Output Voltages
VOH
VDDx − 0.1
VDDx − 0.4
Logic Low Output Voltages
VOL
Max
Unit
Test Conditions/Comments
V
V
mV
µA
0 V ≤ VINPUT ≤ VDDx
DC SPECIFICATIONS
MCLK, MSS, MO, SO, VIA, VIB, VIC
Logic High Input Threshold
Logic Low Input Threshold
Input Hysteresis
Input Current per Channel
SCLK, SSS, MI, SI, VOA, VOB, VOC
VDD1, VDD2 Undervoltage Lockout
Supply Current for All Low Speed Channels
Quiescent Side 1 Current
Quiescent Side 2 Current
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 4
0.3 × VDDx
500
+0.01
−1
+1
UVLO
5.0
4.8
0.0
0.2
2.6
IDD1(Q)
IDD2Q)
2.9
6.1
mA
mA
2.5
35
ns
kV/µs
tR/tF
|CM|
25
0.1
0.4
V
V
V
V
V
IOUTPUT = −20 µA, VINPUT = VIH
IOUTPUT = −4 mA, VINPUT = VIH
IOUTPUT = 20 µA, VINPUT = VIL
IOUTPUT = 4 mA, VINPUT = VIL
10% to 90%
VINPUT = VDDX, VCM = 1000 V,
transient magnitude = 800 V
1
VDDx = VDD1 または VDD2。
2
VINPUT は、MCLK、MSS、MO、SO、VIA、VIB または VIC ピンの入力電圧。
3
IOUTPUT は、SCLK、SSS、MI、SI、VOA、VOB、VOC ピンの出力電流。
4
|CM|は、出力電圧を VOH 規定値および VOL 規定値以内に維持している間に維持できる同相モード電圧の最大スルーレートです。 同相モード電圧スルーレートは、立
上がりと立下がりの両同相モード電圧エッジに適用されます。
パッケージ特性
表 13.
Parameter
Symbol
Resistance (Input to Output) 1
Capacitance (Input to Output)1
Input Capacitance 2
IC Junction to Ambient Thermal Resistance
RI-O
CI-O
CI
θJA
Min
Typ
Max
1012
1.0
4.0
46
Unit
Ω
pF
pF
°C/W
Test Conditions/Comments
f = 1 MHz
Thermocouple located at center of package underside
1
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
2
入力容量は任意の入力データ・ピンとグラウンド間。
Rev. 0
－ 10/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
適用規格
ADuM4151/ADuM4152/ADuM4153 は、表 14 に記載する組織の認定済みまたは認定申請中です。特定のクロスアイソレーション波形と絶縁
レベルに対する推奨最大動作電圧については、表 19 と絶縁寿命のセクションを参照してください。
表 14.
UL
CSA
VDE (Pending)
Recognized Under UL 1577 Component
Recognition Program 1
5000 V rms Single Protection
Approved under CSA Component Acceptance Notice
5A
Basic insulation per CSA 60950-1-07+A1 and IEC
60950-1, 800 V rms (1131 V peak) maximum
working voltage 3
CSA 60950-1-07+A1 and IEC 60950-1, 400 V rms
(565 V peak) maximum working voltage
Reinforced insulation per IEC 60601-1 250 V rms
(353 V peak) maximum working
File 205078
Certified according to DIN V VDE V 0884-10
(VDE V 0884-10):2006-12 2
Reinforced insulation, 846 V peak
File E214100
File 2471900-4880-0001
1
UL1577 に従い、絶縁テスト電圧 6,000 V rms 以上を 1 秒間加えて各モデルを確認テストします(リーク電流検出規定値 = 5µA)。
2
DIN V VDE V 0884-10 に従い、各モデルに 1,590 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることにより確認テストします(部分放電の検出規定値＝5 pC)。 (*)マーク
付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
3
400 VAC RMS を超える動作電圧で使用すると、アイソレータの寿命が大幅に短縮されます。 AC および DC 動作条件での推奨最大動作電圧については表 19 を参照して
ください。
絶縁および安全性関連の仕様
表 15.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
5000
8.3
V rms
mm min
Minimum External Tracking (Creepage)
L(I02)
8.3
mm min
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Material Group
CTI
0.017
>400
II
mm min
V
1-minute duration
Measured from input terminals to output terminals, shortest
distance through air
Measured from input terminals to output terminals, shortest
distance path along body
Insulation distance through insulation
DIN IEC 112/VDE 0303, Part 1
Material group (DIN VDE 0110, 1/89, Table 1)
Rev. 0
－ 11/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12 絶縁特性
これらのアイソレータは、安全性制限値データ範囲内でのみ強化された電気的アイソレーション性能を満たします。安全性データの維持
は、保護回路を使って確実にする必要があります。パッケージに(*)マークが付いたブランドは、DIN V VDE V 0884-10 認定製品を表しま
す。
表 16.
Description
Test Conditions/Comments
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method b1
VIORM × 1.875 = Vpd(m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
Input-to-Output Test Voltage, Method a
After Environmental Tests Subgroup 1
VIORM × 1.5 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd(m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
Safety Limiting Values
VIOSM(TEST) = 10 kV, 1.2 µs rise time, 50 µs, 50% fall time
Maximum value allowed in the event of a
failure (see Figure 4)
Case Temperature
Safety Total Dissipated Power
Insulation Resistance at TS
VIO = 500 V
3.0
SAFE LIMITING POWER (W)
Unit
VIORM
Vpd(m)
I to IV
I to III
I to II
40/105/21
2
846
1590
V peak
V peak
Vpd(m)
1375
V peak
Vpd(m)
1018
V peak
VIOTM
VIOSM
7000
6000
V peak
V peak
TS
PS
RS
130
2.4
>109
°C
W
Ω
表 17.
2.0
1.5
Parameter
Symbol
Value
Operating Temperature Range
Supply Voltage Range 1
Input Signal Rise and Fall Times
TA
VDD1, VDD2
−40°C to +125°C
3.0 V to 5.5 V
1.0 ms
1
1.0
0
50
100
AMBIENT TEMPERATURE (°C)
150
12370-004
0.5
図 4.温度ディレーティング・カーブ、DIN V VDE V 0884-10 に
よる安全な規定値のケース温度に対する依存性
Rev. 0
Characteristic
推奨動作条件
2.5
0
Symbol
－ 12/22 －
外部磁界耐性については、DC 精度と磁界耐性のセクションを参照してくだ
さい。
ADuM4151/ADuM4152/ADuM4153
データシート
絶対最大定格
特に指定のない限り、TA = 25 °C。
表 19.最大連続動作電圧 1
表 18.
Parameter
Value
Constraint
Parameter
Rating
60 Hz AC Voltage
400 V rms
Storage Temperature (TST) Range
Ambient Operating Temperature (TA)
Range
Supply Voltages (VDD1, VDD2)
Input Voltages (VIA, VIB, VIC, MCLK, MO,
SO, MSS)
−65°C to +150°C
−40°C to +125°C
DC Voltage
1173 V peak
20-year lifetime at 0.1%
failure rate, zero average
voltage
Limited by the creepage of
the package,
Pollution Degree 2,
Material Group II2, 3
Output Voltages (SCLK, SSS, MI, SI, VOA,
VOB, VOC)
Average Current per Output Pin1
Common-Mode Transients2
−0.5 V to VDDx + 0.5 V
−0.5 V to +7.0 V
−0.5 V to VDDx + 0.5 V
−10 mA to +10 mA
−100 kV/µs to +100 kV/µs
1
温度に対する最大安全定格電流値については、図 4 を参照してください。
2
絶縁障壁にまたがる同相モード過渡電圧を表します。絶対最大定格を超える
同相モード過渡電圧は、ラッチアップまたは永久故障の原因になります。
1
詳細については、絶縁寿命のセクションを参照してください。
2
他の汚染度と材料グループ条件では規定値は異なります。
3
システム・レベル規格によっては、部品がプリント配線ボード (PWB) 沿面
距離の使用を許容している場合があります。サポートしている DC 電圧は、
これらの規格に対して高くなっている可能性があります。
ESD の注意
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上での製品動作を定めたものではあり
ません。製品を長時間絶対最大定格状態に置くと製品の信頼性
に影響を与えます。
Rev. 0
－ 13/22 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADuM4151/ADuM4152/ADuM4153
データシート
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
17
SI
MI
ADuM4151
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VIA
15
SSS
7
14
VOA
VIB 8
13
VOB
VOC 9
12
VIC
GND1 10
11
GND2
12370-005
ピン配置およびピン機能説明
図 5.ADuM4151 のピン配置
表 20.ADuM4151 のピン機能説明
ピン番号
記号
方向
説明
1
VDD1
電源
アイソレータ・サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に
接続する必要があります。
2、10
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
3
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスターからスレーブ MO/SI ラインへの SPI データ。
5
MI
出力
スレーブからマスター MI/SO ラインへの SPI データ。
6
MSS
入力
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピン
は、次のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VIA
入力
低速データ入力 A。
8
VIB
入力
低速データ入力 B。
9
VOC
出力
低速データ出力 C。
11、19
GND2
リターン
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
12
VIC
入力
低速データ入力 C。
13
VOB
出力
低速データ出力 B。
14
VOA
出力
低速データ出力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
マスター・コントローラからの SPI クロック。
20
VDD2
電源
アイソレータ・サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に
接続する必要があります。
Rev. 0
－ 14/22 －
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
17
SI
MI
ADuM4152
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VIA
15
SSS
7
14
VOA
VOB 8
13
VIB
VOC 9
12
VIC
GND1 10
11
GND2
12370-006
ADuM4151/ADuM4152/ADuM4153
データシート
図 6.ADuM4152 のピン配置
表 21.ADuM4152 のピン機能説明
ピン番号 記号
方向
説明
1
VDD1
電源
アイソレータ・サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接
続する必要があります。
2、10
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
3
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスターからスレーブ MO/SI ラインへの SPI データ。
5
MI
出力
スレーブからマスター MI/SO ラインへの SPI データ。
6
MSS
入力
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピンは、次
のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VIA
入力
低速データ入力 A。
8
VOB
出力
低速データ出力 B。
9
VOC
出力
低速データ出力 C。
11、19
GND2
リターン
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準とリターン。
12
VIC
入力
低速データ入力 C。
13
VIB
入力
低速データ入力 B。
14
VOA
出力
低速データ出力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
マスター・コントローラからの SPI クロック。
20
VDD2
電源
アイソレータ・サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接
続する必要があります。
Rev. 0
－ 15/22 －
VDD1
1
20
VDD2
GND1
2
19
GND2
MCLK
3
18
SCLK
MO
4
17
SI
MI
ADuM4153
5
16
SO
MSS
6
TOP VIEW
(Not to Scale)
VOA
15
SSS
7
14
VIA
VOB 8
13
VIB
VOC 9
12
VIC
GND1 10
11
GND2
12370-007
ADuM4151/ADuM4152/ADuM4153
データシート
図 7.ADuM4153 のピン配置
表 22.ADuM4153 のピン機能説明
ピン番号 記号
方向
説明
1
VDD1
電源
アイソレータ・サイド 1 の入力電源。バイパス・コンデンサを VDD1 と GND1(ローカル・グランド)の間に接
続する必要があります。
2、10
GND1
リターン
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準電位とリターン。
3
MCLK
クロック
マスター・コントローラからの SPI クロック。
4
MO
入力
マスターからスレーブ MO/SI ラインへの SPI データ。
5
MI
出力
スレーブからマスター MI/SO ラインへの SPI データ。
6
MSS
入力
マスターからのスレーブ・セレクト。この信号はアクティブ・ローです。スレーブ・セレクト・ピンは、次
のクロックまたはデータ・エッジから 10 ns のセットアップ・タイムを必要とします。
7
VOA
出力
低速データ出力 A。
8
VOB
出力
低速データ出力 B。
9
VOC
出力
低速データ出力 C。
11、19
GND2
リターン
グラウンド 1。アイソレータ・サイド 2 のグラウンド基準電位とリターン。
12
VIC
入力
低速データ入力 C。
13
VIB
入力
低速データ入力 B。
14
VIA
入力
低速データ入力 A。
15
SSS
出力
スレーブへのスレーブ・セレクト。この信号はアクティブ・ローです。
16
SO
入力
スレーブからマスター MI/SO ラインへの SPI データ。
17
SI
出力
マスターからスレーブ MO/SI ラインへの SPI データ。
18
SCLK
出力
マスター・コントローラからの SPI クロック。
20
VDD2
電源
アイソレータ・サイド 2 の入力電源。バイパス・コンデンサを VDD2 と GND2(ローカル・グランド)の間に接
続する必要があります。
表 23.ADuM4151/ADuM4152/ADuM4153 パワーオフ・デフォルト状態の真理値表 (正ロジック) 1
VDD1 State
VDD2 State
Side 1 Outputs
Side 2 Outputs
SSS
Comments
Unpowered
Powered
Z
Z
Z
Powered
Unpowered
Z
Z
Z
Outputs on an unpowered side are high impedance within one diode drop
of ground
Outputs on an unpowered side are high impedance within one diode drop
of ground
1
Z は高インピーダンスの意味。
Rev. 0
－ 16/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
代表的な性能特性
4.0
7
3.5
DYNAMIC SUPPLY CURRENT
PER OUTPUT CHANNEL (mA)
5
5.0V
3.3V
4
3
2
1
5.0V
2.5
2.0
3.3V
1.5
1.0
0.5
20
40
DATA RATE (Mbps)
80
60
0
0
40
DATA RATE (Mbps)
60
80
図 11.5.0 V および 3.3 V 動作でのデータレート対
出力チャンネル当たりのダイナミック電源電流
図 8.5.0 V および 3.3 V 動作でのデータレート対
入力チャンネル当たりのダイナミック電源電流
25
30
IDD2 SUPPLY CURRENT (mA)
25
20
5.0V
3.3V
15
10
5
0
20
40
DATA RATE (Mbps)
80
60
図 9.5.0 V および 3.3 V 動作でのデータレート対 IDD1 電源電流
20
5.0V
15
3.3V
10
5
0
12370-022
0
0
40
DATA RATE (Mbps)
80
60
25
3.3V
14
PROPAGATION DELAY (ns)
3.3V
12
10
20
図 12.5.0 V および 3.3 V 動作でのデータレート対 IDD2 電源電流
16
PROPAGATION DELAY (ns)
20
12370-021
0
12370-020
0
IDD1 SUPPLY CURRENT (mA)
3.0
12370-023
DYNAMIC SUPPLY CURRENT
PER INPUT CHANNEL (mA)
6
5.0V
8
6
4
20
5.0V
15
10
5
10
60
AMBIENT TEMPERATURE (°C)
110
0
–40
12370-012
0
–40
60
110
図 13.周囲温度対高速チャンネル伝搬遅延、グリッチ・フィル
タ使用 (高速チャンネルのセクション参照)
図 10.周囲温度対高速チャンネル伝搬遅延、グリッチ・フィル
タなし (高速チャンネルのセクション参照)
Rev. 0
10
AMBIENT TEMPERATURE (°C)
12370-013
2
－ 17/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
アプリケーション情報
はじめに
ADuM4151/ADuM4152/ADuM4153 デバイス・ファミリーでは、速
度に対して SPI アイソレーションを最適化し、制御およびステ
ータス・モニタリング機能向けに低速チャンネルを追加してい
ます。アイソレータでは、速度とノイズ耐性を強化するため差
動シグナリング iCoupler 技術を採用しています。
高速チャンネル
ADuM4151/ADuM4152/ADuM4153 は 4 個の高速チャンネルを内蔵
しています。最初の 3 チャンネル CLK、MI/SO、MO/SI (スラッ
シュ(/)はアイソレータを跨ぐ特定の入力および出力チャンネル
の接続を表します)は、B グレードでは伝搬遅延の最小化向けに、
A グレードでは高ノイズ耐性向けに、それぞれ最適化されてい
ます。グレード間の違いは、A グレード・バージョンのこれら
3 チャンネルには、グリッチ・フィルタ(伝搬遅延が増えます)が
追加されていることです。最大伝搬遅延が 14 ns の B グレー
ド・バージョンは、標準の 4 線式 SPI で 17 MHz の最大クロッ
ク・レートをサポートしますが、B グレード・バージョンでは
グリッチ・フィルタがないので、信号ライン上に 10 ns より小さ
いスプリアス・グリッチがないことを保証しなければなりませ
ん。
B グレード・デバイスで 10 ns より小さいグリッチが入力される
と、グリッチの 2 番目のエッジが検知されません。このパルス
条件は、後段に出力でのスプリアス・データ変化（入力と異な
るデータの変化）として現れ、リフレッシュまたは次の有効デー
タ・エッジまで補正されません。ノイズの多い環境では A グレ
ード・デバイスの使用が推奨されます。
用途向けの低コストな絶縁型データ・パスとして提供されてい
ます。デバイスの一方のサイドのすべての高速および低速入力
の DC 値が同時にサンプリングされ、その値がパケット化され、
アイソレーション・コイルを跨いでシフト（伝送）されます。
高速チャンネルロジックの DC レベルがあっているかどうか比
較され、低速データは該当する低速ピンに出力されます。続い
て、デバイスの反対側の入力をサンプリングし、処理を逆にし
て、これらをパケット化した後に逆向きに送って同じ処理をし
ます。この時、やはり高速チャンネルのロジック DC レベルが
正しいかどうかデータがチップ内部で処理されて、同時に低速
データが対応するピンに出力されます。
この両方向データ転送はフリー･ランニングする内部クロックで
実行されます。データはこのクロックを使って離散時間にサン
プリングされるため、低速チャンネルの伝搬遅延は、内部サン
プル・クロックに対してどこで入力データ・エッジが変化する
かに応じて、0.1 µs～2.6 µs になります。
図 14 に、低速チャンネルの動作と同方向チャンネル間の関係を
示します。
•
•
•
SPI 信号パス、ADuM4151/ADuM4152/ADuM4153 のピン記号、デ
ータ方向の間の関係を表 24 に示します。
ポイント A: 2 つの低速データ入力の入力エッジ間でデー
タをサンプリングすると、エッジ間の非常に狭いギャップ
幅が出力ではクロック幅に拡張されます。
ポイント B: サンプリング・サイクルの間に同方向チャン
ネルで発生するデータ・エッジはサンプリングされて、同
時に出力へ送られます。これにより、出力で 2 つのチャン
ネル間のデータ・エッジが同じタイミングになります。
ポイント C: 最小低速パルス幅より短いデータ・パルスは
サンプリングされないため、送信されない可能性がありま
す。
SAMPLE CLOCK
表 24.ピン記号と SPI 信号パス名の対応
SPI Signal Path
Master Side 1
Data Direction
Slave Side 2
CLK
MO/SI
MI/SO
SS
MCLK
MO
MI
MSS
→
→
←
→
SCLK
SI
SO
SSS
INPUT A A
INPUT B
B
A
C
B
SS エラー! ブックマークが定義されていません。 (スレーブ・
セレクト・バー)は、通常アクティブ・ロー信号です。SS は、
SPI バスおよび SPI に似たバスで様々な機能を持ちます。これら
の多くの機能はエッジ・トリガであるため、A グレードと B グ
レードの SS の経路にはグリッチ・フィルタが内蔵されています。
グリッチ・フィルタは、短いパルスが出力へ伝搬するのを阻止
し、他の誤動作を防止します。B グレード・デバイスの MSS 信
号では、グリッチ･フィルタによる伝播遅延を考慮して最初のア
クティブ・クロック・エッジに対して 10nS のセットアップ･タ
イムが必要です。
E
A
OUTPUT A
OUTPUT B
C
OUTPUT CLOCK
図 14.低速チャンネルのタイミング
入力で前後に隣接しているデータ変化が出力に現れるときには、
同期化（同じタイミングのエッジ）されているか、または一致
しないように、この低速データ・システムは注意深くデザイン
されています。エッジ間が少なくとも tVIx SKEW だけ離れている
かぎり、エッジの順序は常に正しく保持されます。すなわち、
入力で一方のエッジが他方のエッジに先行している場合、この
エッジの順序はアイソレータにより反転にされることはありま
せん。
低速データ・チャンネル
低速データ・チャンネルは、タイミングがクリティカルでない
Rev. 0
A
12370-014
データ・パスは、SPI の動作モードを自ら知ることはできませ
ん。CLK と MO/SI SPI データ経路は、伝搬遅延とチャンネル間
マッチングについて最適化されています。MI/SO SPI データ経
路は、伝搬遅延について最適化されています。デバイスはクロ
ック・チャンネルに対して同期化されていないため、クロック
極性またはデータラインに対するタイミングについて制約があ
りません。
－ 18/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
プリント回路ボード(PCB)のレイアウト
DC 高精度と磁界耐性
ADuM4151/ADuM4152/ADuM4153 デジタル・アイソレータには、
ロジック・インターフェースのための外付け回路は不要です。
VDD1 電源ピンと VDD2 電源ピンには電源バイパス・コンデンサを
接続することが推奨されます(図 15 参照)。コンデンサの値は、
0.01μF～0.1μF とする必要があります。コンデンサの両端と入力
電源ピンとの間の合計リード長は 20 mm 以下にする必要があり
ます。
アイソレータ入力での正および負のロジック変化により、細い
パルス(約 1 ns)がトランスを経由してデコーダに送られます。デ
コーダは双安定であるため、パルスによるセットまたはリセッ
トにより入力ロジックの変化が出力に表されます。約 1.2 µs 以
上入力にロジック変化がない場合、正常な入力状態を表す周期
的なリフレッシュ・パルス列データを低速チャンネルを介して
送信して、出力での DC を常に正しいデータに維持します。
受信側デコーダが約 5μs 間以上このパルスを受信しないと、入
力側が電源オフであるか非動作状態にあると見なされ、このウ
ォッチドッグ・タイマ回路によりアイソレータ出力が強制的に
高インピーダンス状態にされます。
BYPASS < 10mm
VDD2
GND2
SCLK
ADuM4151/
ADuM4152/
ADuM4153
MO
MI
SI
このデバイスの磁界耐性の限界は、トランスの受信側コイルに
発生する誘導電圧が十分大きくなり、デコーダをセットまたは
リセットさせる誤動作が発生することで決まります。次の解析
に よ り こ の よ う な 条 件 が 決 定 さ れ ま す 。
ADuM4151/ADuM4152/ADuM4153 の 3 V 動作は最も感度の高い動
作モードであるため、この条件を調べます。
SO
MSS
SSS
VIA/VOA
VOA/VIA
VIC
VOC
GND2
GND1
12370-015
VIB/VOB
VIB/VOB
図 15.推奨 PCB レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション・バリアを通過するボード結合が最小になるよ
うにレイアウトすることが重要です。さらに、いかなるカップ
リング合もデバイス側のすべてのピンで等しく発生するように
PCB レイアウトをデザインしてください。この注意を怠ると、
ピン間で発生する電位差がデバイスの絶対最大定格を超えてし
まい、ラッチアップまたは恒久的な損傷が発生することがあり
ます。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ハイ・レベルからロー・レベル
変化の入出力間伝搬遅延は、ロー・レベルからハイ・レベル変
化の伝搬遅延と異なることがあります。
INPUT
トランス出力でのパルスは 1.5 V 以上の振幅を持っています。デ
コーダは約 1.0 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。受信側コイルへの
誘導電圧は次式で与えられます。
V = (−dβ/dt)∑πrn2; n = 1、2、…、N
ここで
β は磁束密度。
rn は受信側コイルの巻数 n 回目の半径。
N は受信側コイルの巻き数。
ADuM4151/ADuM4152/ADuM4153 受信側コイルの形状が与えら
れ、かつ誘導電圧がデコーダにおける 0.5 V 余裕の最大 50%で
あるという条件が与えられると、最大許容磁界は図 17 のように
計算されます。
50%
tPHL
OUTPUT
50%
12370-016
tPLH
図 16.伝搬遅延パラメータ
パルス幅歪みとはこれら 2 つのエッジの伝搬遅延時間の最大の
差を意味し、入力信号のタイミングが保存される精度を表しま
す。
チャンネル間マッチングとは、1 つの ADuM4151/ADuM4152/
ADuM4153 デバイス内にある複数のチャンネル間の伝搬遅延差
の最大値を意味します。
Rev. 0
－ 19/22 －
100
10
1
0.1
0.01
0.001
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
図 17.最大許容外付け磁束密度
100M
12370-017
GND1
MCLK
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
VDD1
ADuM4151/ADuM4152/ADuM4153
データシート
例えば、磁界周波数 = 1 MHz で、最大許容磁界 = 0.5 Kgauss の
場合、受信側コイルでの誘導電圧は 0.25 V になります。この電
圧は検出スレッショールドの約 50%であるため、出力変化の誤
動作はありません。最悪極性で仮にこのような条件が送信パル
ス内に存在しても、干渉が受信パルスを 1.0 V 以上から 0.75V へ
減少されるため、デコーダの検出スレッショールド 0.5 V に対
してこの電圧はなお余裕を持っています。
前述の磁束密度値は、ADuM4151/ADuM4152/ADuM4153 トラン
スからいくつか特定の距離だけ離れた特定の電流値に対応しま
す。図 18 に、周波数の関数としての許容電流値を与えられた距
離に対して示します。ADuM4151/ADuM4152/ ADuM4153 は、外
部磁界に対して良好な耐性を持っています。極めて大きな高周
波電流がデバイスの非常に近いところにある場合にのみ問題に
なります。1 MHz の例では、デバイス動作に影響を与えるため
には、1.2 kA の電流を ADuM4151/ADuM4152/ADuM4153 から 5
mm の距離まで近づける必要があります。
DISTANCE = 1m
100
サイド 1 の場合、電源電流は、
IDD1 = IDDI(D) × (fMCLK + fMO + fMSS) +
fMI × (IDDO(D) + ((0.5 × 10−3) × CL(MI) × VDD1)) + IDD1(Q)
サイド 2 の場合、電源電流は、
IDD2 = IDDI(D) × fSO +
fSCLK × (IDDO(D) +((0.5 × 10−3) × CL(SCLK) × VDD2)) +
fSI × (IDDO(D) +((0.5 × 10−3) × CL(SI) × VDD2)) +
fSSS × (IDDO(D) +((0.5 × 10−3) × CL(SSS) × VDD2)) + IDD2(Q)
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
fx は、指定チャンネルのロジック信号データレート (Mbps)。
CL(x)は、指定出力の負荷容量 (pF)。
VDDx は、評価されるサイドの電源電圧 (V)。
IDD1(Q)、IDD2(Q)は指定サイド 1 とサイド 2 の静止電源電流 (mA)。
図 8 と図 11 に、入力と無負荷状態の出力に対して、データレー
トの関数としてのチャンネル当たりの電源電流(typ)を示します。
図 9 と図 12 に、すべての高速チャンネルを同じ速度で動作させ、
低 速 チ ャ ン ネ ル を ア イ ド ル さ せ た ADuM4151/ADuM4152/
ADuM4153 チャンネル構成に対して、データレートの関数とし
ての IDD1 と IDD2 の電源電流を示します。
10
DISTANCE = 100mm
1
DISTANCE = 5mm
絶縁寿命
0.1
0.01
1k
10k
100k
1M
10M
MAGNETIC FIELD FREQUENCY (Hz)
100M
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁バリアに加え
られる電圧波形の特性、材料、材料の使用方法に依存します。
12370-018
MAXIMUM ALLOWABLE CURRENT (kA)
1000
これらの静止電流が高速電流に加算されます。次式にアイソレ
ータの各サイドの合計電流を示します。ダイナミック電流は、
それぞれの電圧に対して表 3 と表 6 から取得します。
図 18.様々な電流値と ADuM4151/ADuM4152/ADuM4153 までの
距離に対する最大許容電流
強い磁界と高周波が組合わさると、PCB パターンで形成される
ループに十分大きな誤差電圧が誘導されて、後段回路のスレッ
ショールドがトリガされてしまうことがあります。ループを形
成する PCB 構造を回避するように注意してください。
注目すべき 2 つのタイプの絶縁劣化は、空気にさらされた表面
のブレークダウンと絶縁疲労です。表面ブレークダウンは表面
トラッキング現象（絶縁物表面を電流が流れる現象）で、シス
テム・レベル規格の沿面距離（Creepage）条件で主に決定され
ます。絶縁疲労は、チャージ・インジェクションまたは絶縁材
料内部の変位電流により長時間絶縁低下が生じる現象です。
消費電力
ADuM4151/ ADuM4152/ADuM4153 アイソレータ内にあるチャン
ネルの電源電流は、電源電圧、チャンネルのデータレート、チ
ャンネルの出力負荷、チャンネルが高速か低速かによって変わ
ってきます。
低速チャンネルでは、内部ピンポン・データパス（データの周
期的な相互のやりとり）で発生する静止電流は一定です。動作
周波数が十分低いため、推奨容量負荷により発生する容量損失
が静止電流に比較して無視できます。データ・レート別の明確
な計算は省略します。低速チャンネルから発生するアイソレー
タの各サイドの静止電流は、特定の動作電圧に対して表 3、表 6、
表 9、表 12 に記載されています。
Rev. 0
－ 20/22 －
ADuM4151/ADuM4152/ADuM4153
データシート
計算とパラメータ使用の例
表面トラッキングは、動作電圧、環境条件、絶縁材料特性に基
づく最小沿面距離を設定することにより、電気的安全規格で規
定されています。安全規制当局は、部品の表面絶縁についてキ
ャラクタライゼーション・テストを行います。これにより部品
を異なる材料グループに分けることができます。材料グループ
のレベルが下のものほど表面トラッキングに対して強い耐性を
持つため、小さい沿面距離で十分な寿命を持つことができます。
与えられた動作電圧と材料グループに対する最小沿面距離は、
各システム・レベル規格内にあり、アイソレーションを跨ぐ合
計 rms 電圧、汚染度、材料グループに基づきます。ADuM4151/
ADuM4152/ADuM4153 アイソレータの材料グループと沿面距離
を表 15 に示します。
電力変換アプリケーションで頻繁に発生する例を次に示します。
アイソレーション・バリアの片側のライン電圧は 240 Vac rms と
し、もう一方の側のバス電圧は 400 Vdc とします。アイソレー
タ材料はポリイミドです。デバイスの沿面距離と寿命を求める
際のクリティカル電圧を定めるため、図 19 と次式を参照してく
ださい。
疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレス
により決定されます。製品寿命がアプリケーション動作電圧で
適切であることを確認することが重要です。疲労に対してアイ
ソレータがサポートしている動作電圧は、トラッキングに対し
てサポートしている動作電圧と同じでないことがあります。大
部分の規格で規定されているトラッキングに適用できるのは動
作電圧です。
長時間性能低下の主な原因はポリイミド絶縁体内の変位電流で
あり、時間とともに損傷を大きくしていることを、テストとモ
デルが示しています。絶縁体上のストレスは、DC ストレスと
時間変化する AC 成分の広いカテゴリに分類することができま
す。前者の DC ストレスは変位電流がないため殆ど疲労を発生
しませんが、後者の時間変化する AC 成分の電圧ストレスは疲
労を発生します。
認定ドキュメントに記載する定格は、通常 60 Hz の正弦波スト
レスに基づいています。これは、このストレスがライン電圧か
らのアイソレーションを反映するためです。ただし、多くの実
用的なアプリケーションは、60 Hz AC と絶縁バリアを跨ぐ DC
との組み合わせを持っています (式 1 参照)。ストレスの AC 部
分のみが疲労を発生させるため、式を AC rms 電圧を求めるよ
うに変形することができます(式 2 参照)。この製品で使用して
いるポリイミド 材料での絶縁疲労の場合、AC rms 電圧が製品
寿命を決定します。
VRMS = VAC RMS2 + VDC2
VAC RMS = VRMS2 − VDC2
ここで
VAC RMS は動作電圧の時間変化部分。
VRMS は合計 rms 動作電圧。
VDC は動作電圧の DC オフセット。
Rev. 0
(2)
VRMS
VPEAK
VDC
TIME
図 19.クリティカル電圧の例
式 1 の障壁を跨ぐ動作電圧は、
VRMS = VAC RMS2 + VDC2
VRMS = 2402 + 4002
VRMS = 466 V
466 V rms が、システム規格から要求される沿面距離を調べる際
に材料グループおよび汚染度と組み合わせて使用する動作電圧
です。
寿命が適切であることを調べるときは、動作電圧の時間変化部
分を取り出します。AC rms 電圧は式 2 から得られます。
VAC RMS = VRMS2 − VDC2
VAC RMS = 4662 − 4002
(1)
または
VAC RMS
VAC RMS = 240 V
この場合、 AC rms 電圧は単純に 240 V rms のライン電圧になり
ます。この計算は、波形が正弦波でない場合さらに適切になり
ます。この値を表 19 に示す動作電圧の規定値と予想寿命につい
て比較すると、60 Hz より低い正弦波では 50 年のサービス寿命
規定値を満たしています。
表 19 に示す DC 動作電圧規定値は、IEC 60664-1 の規定に準拠
してパッケージの沿面距離により設定されていることに注意し
てください。この値は特定のシステム・レベル規格と異なるこ
とがあります。
－ 21/22 －
12370-019
絶縁疲労
ISOLATION VOLTAGE
表面トラッキング
ADuM4151/ADuM4152/ADuM4153
データシート
外形寸法
15.40
15.30
15.20
1.93 REF
20
11
7.60
7.50
7.40
1
10.51
10.31
10.11
10
PIN 1
MARK
2.64
2.54
2.44
2.44
2.24
45°
SEATING
PLANE
1.27 BSC
8°
0°
1.01
0.76
0.51
0.46
0.36
0.32
0.23
11-15-2011-A
0.30
0.20
0.10
COPLANARITY
0.1
0.71
0.50
0.31
0.25 BSC
GAGE
PLANE
COMPLIANT TO JEDEC STANDARDS MS-013
図 20.20 ピン標準スモール・アウトライン・パッケージ、クリーペッジ強化型 [SOIC_IC]
ワイド・ボディ
(RI-20-1)
寸法: mm
オーダー・ガイド
Model 1, 2, 3
No. of
Inputs,
VDD1 Side
No. of
Inputs,
VDD2 Side
Maximum
Data Rate
(MHz)
Maximum
Propagation
Delay, 5 V (ns)
Isolation
Rating
(V ac)
Temperature
Range
Package
Description
Package
Option
ADuM4151ARIZ
ADuM4151ARIZ-RL
5
5
2
2
1
1
25
25
5000
5000
−40°C to +125°C
−40°C to +125°C
RI-20-1
RI-20-1
ADuM4151BRIZ
ADuM4151BRIZ-RL
5
5
2
2
17
17
14
14
5000
5000
−40°C to +125°C
−40°C to +125°C
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
ADuM4152ARIZ
ADuM4152ARIZ-RL
4
4
3
3
1
1
25
25
5000
5000
−40°C to +125°C
−40°C to +125°C
RI-20-1
RI-20-1
ADuM4152BRIZ
ADuM4152BRIZ-RL
4
4
3
3
17
17
14
14
5000
5000
−40°C to +125°C
−40°C to +125°C
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
ADuM4153ARIZ
ADuM4153ARIZ-RL
3
3
4
4
1
1
25
25
5000
5000
−40°C to +125°C
−40°C to +125°C
RI-20-1
RI-20-1
ADuM4153BRIZ
ADuM4153BRIZ-RL
3
3
4
4
17
17
14
14
5000
5000
−40°C to +125°C
−40°C to +125°C
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
20-Lead SOIC_IC
20-Lead SOIC_IC,
13” Tape and Reel
EVAL-ADuM3151Z
RI-20-1
RI-20-1
RI-20-1
RI-20-1
RI-20-1
RI-20-1
Evaluation Board
1
Z = RoHS 準拠製品。
2
EVAL-ADuM3151Z では、評価用に機能的に等価なデバイスを使用しています。 EVAL-ADuM3151Z ボードのパッド・レイアウトでは、20 ピン SOIC_IC パッケージ
をサポートしていません。
3
ADuM4152 と ADuM4153 の低速チャンネル構成の機能を評価するときは、ADuM3152 または ADuM3153 を購入して、 EVAL-ADuM3151Z 評価用ボード上の部品を置
き換える必要があります。
Rev. 0
－ 22/22 －