日本語版

日本語参考資料
最新版英語データシートはこちら
3.75 kV rmsクワッド・デジタル・アイソレータ
ADuM140D/ADuM140E
データシート
機能ブロック図
VDD1 1
ADuM140D
GND1 2
16 VDD2
15 GND
2
VIA 3
ENCODE
DECODE
14 V
OA
VIB 4
ENCODE
DECODE
13 V
OB
VIC 5
ENCODE
DECODE
12 VOC
VID 6
ENCODE
DECODE
11 VOD
10 NIC
DISABLE1 7
9 GND2
GND1 8
NIC = NO INTERNAL CONNECTION. LEAVE THIS PIN FLOATING.
図 1. ADuM140D の基本ブロック図
VDD1 1
ADuM140E
GND1 2
VIA 3
16 VDD2
15 GND
2
ENCODE
DECODE
14 VOA
VIB 4
ENCODE
DECODE
13 VOB
VIC 5
ENCODE
DECODE
12 VOC
VID 6
ENCODE
DECODE
11 VOD
NIC 7
GND1 8
10 VE2
9 GND2
NIC = NO INTERNAL CONNECTION. LEAVE THIS PIN FLOATING.
アプリケーション
13119-002
高い同相モード過渡電圧耐性: 100 kV/µs
放射ノイズと伝導ノイズに対する高い耐性
小さい伝搬遅延: 5 V 動作で最大 13 ns
データレート: 最小 150 Mbps
電圧定格: 3.75 kV rms
安全性と規制の認定(申請中)
UL 認定(申請中)
3,750 V rms、1 分間の UL 1577 規格に準拠
CSA component acceptance notice 5A に準拠
VDE 適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIORM = 848 V ピーク
CQC11-471543-2012
後方互換性
ADuM140E1 は ADuM1400 とピン・コンパチブル
小さいダイナミック消費電力
1.8 V/5 V のレベル変換
高い動作温度: 125°C
フェイルセーフ・ハイ・オプションまたはロー・オプションを
提供
RoHS 準拠の 16 ピン SOIC パッケージを採用
13119-001
特長
図 2. ADuM140E の基本ブロック図
汎用のマルチチャンネル・アイソレーション
SPI インターフェース/データ・コンバータのアイソレーション
工業用フィールド・バスのアイソレーション
概要
ADuM140D/ADuM140E1 は、アナログ・デバイセズの iCoupler®
技術を採用した 4 チャンネルのデジタル・アイソレータです。
これらのアイソレーション・デバイスは高速 CMOS 技術と空心
コアを使ったモノリシック・トランス技術の組み合わせにより、
フォトカプラ・デバイスやその他のカプラ IC の置換品より優れ
た性能特性を提供します。最大伝搬遅延が 13 ns であるため、
パルス幅歪みは 5 V 動作で 3 ns 以下です。チャンネル間のマッ
チングは、最大 3.0 ns です。
ADuM140D/ADuM140E データ・チャンネルは独立しており、
1
3.75 kV rms の電圧定格で様々な構成を提供します(オーダー・ガ
イド参照)。これらのデバイスは、いずれの側も 1.8 V～5 V 範囲
の電源電圧で動作するため、低い電圧のシステムと互換性を持
ち、さらに絶縁障壁に跨がる電圧変換機能も可能にします。
他のフォトカプラ代替品とは異なり、入力ロジックの変化なし
でも DC を正常に維持します。入力電源が加えられていないと
き、または入力のディスエーブル中に、出力が事前定義の状態
になる 2 種類のフェイルセーフ・オプションがあります。
ADuM140E1 は、ADuM1400 とピン・コンパチブルです。
米国特許 5,952,849; 6,873,065; 6,903,578; 7,075,329 により保護されています。その他の特許は申請中です。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって
生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示
的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有
者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
Rev. 0
©2015 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM140D/ADuM140E
データシート
目次
特長 ..................................................................................................... 1
推奨動作条件 ............................................................................... 10
アプリケーション ............................................................................. 1
絶対最大定格 ....................................................................................11
機能ブロック図 ................................................................................. 1
ESD の注意 ...................................................................................11
概要 ..................................................................................................... 1
ピン配置およびピン機能説明........................................................ 13
改訂履歴 ............................................................................................. 2
代表的な性能特性 ........................................................................... 14
仕様 ..................................................................................................... 3
アプリケーション情報 ................................................................... 15
電気的特性—5 V 動作 .................................................................. 3
概要............................................................................................... 15
電気的特性—3.3 V 動作 ............................................................... 4
PCB レイアウト........................................................................... 15
電気的特性—2.5 V 動作 ............................................................... 5
伝搬遅延に関係するパラメータ ............................................... 16
電気的特性—1.8 V 動作 ............................................................... 7
ジッタ測定 ................................................................................... 16
絶縁および安全性関連の仕様 ..................................................... 8
絶縁寿命 ....................................................................................... 16
パッケージ特性 ............................................................................. 8
外形寸法 ........................................................................................... 18
適用規格......................................................................................... 9
オーダー・ガイド ....................................................................... 18
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 .................... 10
改訂履歴
4/15—Revision 0: Initial Version
Rev. 0
－ 2/18 －
ADuM140D/ADuM140E
データシート
仕様
電気的特性—5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 5 V で規定します。最小/最大仕様は、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V
≤ VDD2 ≤ 5.5 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、CL = 15 pF と CMOS
信号レベルでテストされます。電源電流は、50% デューティ・サイクル信号で規定されています。
表 1.
Parameter
Symbol
Min
PW
Typ
Max
Unit
Test Conditions/Comments
6.6
ns
Within pulse width distortion (PWD) limit
150
Mbps
Within PWD limit
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
tPHL, tPLH
Pulse Width Distortion
PWD
4.8
Change vs. Temperature
Propagation Delay Skew
7.2
13
ns
50% input to 50% output
0.5
3
ns
|tPLH − tPHL|
1.5
tPSK
ps/°C
6.1
ns
Between any two units at the
same temperature, voltage, and load
Channel Matching
Codirectional
tPSKCD
0.5
3.0
ns
Opposing Direction
tPSKOD
0.5
3.0
ns
Jitter
490
ps p-p
See the Jitter Measurement section
DC SPECIFICATIONS
Input Threshold
Logic High
VIH
Logic Low
VIL
0.7 × VDDx
V
0.3 × VDDx
V
Output Voltage
Logic High
Logic Low
VOH
VDDx − 0.1
VDDx
V
IOx 1 = −20 µA, VIx = VIxH 2
VDDx − 0.4
VDDx − 0.2
V
IOx1 = −4 mA, VIx = VIxH2
VOL
0.0
0.1
V
IOx1 = 20 µA, VIx = VIxL 3
0.2
0.4
V
IOx1 = 4 mA, VIx = VIxL3
+10
µA
0 V ≤ VIx ≤ VDDx
µA
VE2 = 0 V
Input Current per Channel
II
−10
+0.01
VE2 Enable Input Pull-Up Current
IPU
−10
−3
DISABLE1 Input Pull-Down Current
IPD
Tristate Output Current per Channel
IOZ
−10
9
15
µA
DISABLE1 = VDDx
+0.01
+10
µA
0 V ≤ VOx ≤ VDDx
Supply Current per Channel
Quiescent Input
IDDI (Q)
0.3
0.55
mA
VI 4 = 0 (E0, D0), 1 (E1, D1) 5
Quiescent Output
IDDO (Q)
0.5
0.68
mA
VI4 = 0 (E0, D0), 1 (E1, D1)5
Quiescent Input
IDDI (Q)
3.0
5.0
mA
VI4 = 1 (E0, D0), 0 (E1, D1)5
Quiescent Output
IDDO (Q)
0.5
0.73
mA
VI4 = 1 (E0, D0), 0 (E1, D1)5
Dynamic Input
IDDI (D)
0.01
mA/Mbps
Inputs switching, 50% duty cycle
Dynamic Output
IDDO (D)
0.02
mA/Mbps
Inputs switching, 50% duty cycle
Undervoltage Lockout
UVLO
Positive VDDx Threshold
VDDxUV+
1.6
V
Negative VDDx Threshold
VDDxUV−
1.5
V
VDDx Hysteresis
VDDxUVH
0.1
V
Rev. 0
－ 3/18 －
ADuM140D/ADuM140E
データシート
Parameter
Symbol
Min
Typ
Max
Unit
Test Conditions/Comments
2.5
ns
10% to 90%
100
kV/µs
VIx = VDDx, VCM = 1000 V,
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity
tR/tF
6
|CMH|
75
transient magnitude = 800 V
|CML|
75
100
kV/µs
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
1
IOx はチャンネル x の出力電流。ここで x = A、B、C または D。
2
VIxH は入力側のハイ・レベル。
3
VIxL は入力側のロー・レベル。
4
VI は電圧入力。
5
E0 は ADuM140E0 モデル、D0 は ADuM140D0 モデル、E1 は ADuM140E1 モデル、D1 は ADuM140D1 モデル。 オーダー・ガイドのセクションを参照してください。
6
|CMH|は、電圧出力 V O > 0.8 VDDx を維持している間に維持できる同相モード電圧の最大スルーレートです。 |CML|は VO > 0.8 V を維持している間に維持できる同相
モード電圧の最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。
表 2. 総合電源電流対データ・スループット
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
Min
1 Mbps
Typ
Max
6.8
2.1
10
3.7
Min
25 Mbps
Typ
Max
7.8
3.9
12
5.7
Min
100 Mbps
Typ
Max
11.8
9.2
17.4
13
Unit
mA
mA
電気的特性—3.3 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 3.3 V で規定します。 最小/最大仕様は、3.0 V ≤ VDD1 ≤ 3.6 V、
3.0 V ≤ VDD2 ≤ 3.6 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、CL = 15 pF と
CMOS 信号レベルでテストされます。電源電流は、50% デューティ・サイクル信号で規定されています。
表 3.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Channel Matching
Codirectional
Opposing Direction
Jitter
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
Logic Low
Input Current per Channel
VE2 Enable Input Pull-Up Current
DISABLE1 Input Pull-Down Current
Tristate Output Current per Channel
Rev. 0
Symbol
Min
PW
6.6
150
4.8
tPHL, tPLH
PWD
Typ
6.8
0.7
1.5
tPSK
Unit
Test Conditions/Comments
14
3
ns
Mbps
ns
ns
ps/°C
ns
Within PWD limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
7.5
tPSKCD
tPSKOD
0.7
0.7
580
VIH
VIL
0.7 × VDDx
VOH
VDDx − 0.1
VDDx − 0.4
3.0
3.0
0.3 × VDDx
VOL
II
IPU
IPD
IOZ
Max
−10
−10
−10
VDDx
VDDx − 0.2
0.0
0.2
+0.01
−3
9
+0.01
－ 4/18 －
0.1
0.4
+10
15
+10
ns
ns
ps p-p
Between any two units at the same
temperature, voltage, and load
See the Jitter Measurement section
V
V
V
V
V
V
µA
µA
µA
µA
IOx 1 = −20 µA, VIx = VIxH 2
IOx1 = −2 mA, VIx = VIxH2
IOx1 = 20 µA, VIx = VIxL 3
IOx1 = 2 mA, VIx = VIxL3
0 V ≤ VIx ≤ VDDx
VE2 = 0 V
DISABLE1 = VDDx
0 V ≤ VOx ≤ VDDx
ADuM140D/ADuM140E
データシート
Parameter
Symbol
Supply Current per Channel
Quiescent Input
Quiescent Output
Quiescent Input
Quiescent Output
Dynamic Input
Dynamic Output
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
Min
IDDI (Q)
IDDO (Q)
IDDI (Q)
IDDO (Q)
IDDI (D)
IDDO (D)
UVLO
VDDxUV+
VDDxUV−
VDDxUVH
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 6
Typ
Max
Unit
Test Conditions/Comments
0.3
0.5
3.0
0.5
0.01
0.01
0.53
0.67
4.9
0.7
mA
mA
mA
mA
mA/Mbps
mA/Mbps
VI 4 = 0 (E0, D0), 1 (E1, D1) 5
VI4 = 0 (E0, D0), 1 (E1, D1)5
VI4 = 1 (E0, D0), 0 (E1, D1)5
VI4 = 1 (E0, D0), 0 (E1, D1)5
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
1.6
1.5
0.1
V
V
V
tR/tF
|CMH|
75
2.5
100
ns
kV/µs
|CML|
75
100
kV/µs
10% to 90%
VIx = VDDx, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
1
IOx はチャンネル x の出力電流。ここで x = A、B、C、または D。
2
VIxH は入力側のハイ・レベル。
3
VIxL は入力側のロー・レベル。
4
VI は電圧入力。
5
E0 は ADuM140E0 モデル、D0 は ADuM140D0 モデル、E1 は ADuM140E1 モデル、D1 は ADuM140D1 モデル。 オーダー・ガイドのセクションを参照してください。
6
|CMH|は、電圧出力 V O > 0.8 VDDx を維持している間に維持できる同相モード電圧の最大スルーレートです。 |CML|は VO > 0.8 V を維持している間に維持できる同相
モード電圧の最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。
表 4. 総合電源電流対データ・スループット
1 Mbps
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
Min
25 Mbps
Typ
Max
6.6
2.0
9.8
3.7
Min
100 Mbps
Typ
Max
7.4
3.5
11.2
5.5
Min
Typ
Max
Unit
10.7
8.2
15.9
11.6
mA
mA
電気的特性—2.5 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 2.5 V で規定します。最小/最大仕様は、2.25 V ≤ VDD1 ≤ 2.75 V、
2.25 V ≤ VDD2 ≤ 2.75 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、CL = 15 pF と
CMOS 信号レベルでテストされます。電源電流は、50% デューティ・サイクル信号で規定されています。
表 5.
Parameter
Symbol
Min
PW
Typ
Max
Unit
Test Conditions/Comments
6.6
ns
Within PWD limit
150
Mbps
Within PWD limit
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
tPHL, tPLH
Pulse Width Distortion
PWD
Change vs. Temperature
Propagation Delay Skew
5.0
7.0
14
ns
50% input to 50% output
0.7
3
ns
|tPLH − tPHL|
1.5
tPSK
ps/°C
6.8
ns
Between any two units at the
same temperature, voltage, load
Channel Matching
Codirectional
tPSKCD
0.7
3.0
ns
Opposing Direction
tPSKOD
0.7
3.0
ns
Jitter
Rev. 0
800
－ 5/18 －
ps p-p
See the Jitter Measurement section
ADuM140D/ADuM140E
データシート
Parameter
Symbol
Min
Typ
Logic High
VIH
0.7 × VDDx
Logic Low
VIL
Max
Unit
Test Conditions/Comments
DC SPECIFICATIONS
Input Threshold
V
0.3 × VDDx
V
Output Voltage
Logic High
VOH
Logic Low
VDDx − 0.1
VDDx
V
IOx 1 = −20 µA, VIx = VIxH 2
VDDx − 0.4
VDDx − 0.2
V
IOx1 = −2 mA, VIx = VIxH2
VOL
0.0
0.1
V
IOx1 = 20 µA, VIx = VIxL 3
0.2
0.4
V
IOx1 = 2 mA, VIx = VIxL3
+10
µA
0 V ≤ VIx ≤ VDDx
II
−10
+0.01
VE2 Enable Input Pull-Up Current
IPU
−10
−3
DISABLE1 Input Pull-Down Current
IPD
Tristate Output Current per Channel
IOZ
Input Current per Channel
−10
µA
VE2 = 0 V
9
15
µA
DISABLE1 = VDDx
+0.01
+10
µA
0 V ≤ VOx ≤ VDDx
Supply Current per Channel
Quiescent Input
IDDI (Q)
0.3
0.5
mA
VI 4 = 0 (E0, D0), 1 (E1, D1) 5
Quiescent Output
IDDO (Q)
0.5
0.66
mA
VI4 = 0 (E0, D0), 1 (E1, D1)5
Quiescent Input
IDDI (Q)
3.0
4.9
mA
VI4 = 1 (E0, D0), 0 (E1, D1)5
Quiescent Output
IDDO (Q)
0.5
0.69
mA
VI4 = 1 (E0, D0), 0 (E1, D1)5
Dynamic Input
IDDI (D)
0.01
mA/Mbps
Inputs switching, 50% duty cycle
Dynamic Output
IDDO (D)
0.01
mA/Mbps
Inputs switching, 50% duty cycle
Positive VDDx Threshold
VDDxUV+
1.6
V
Negative VDDx Threshold
VDDxUV−
1.5
V
VDDx Hysteresis
VDDxUVH
0.1
V
tR/tF
2.5
ns
100
kV/µs
Undervoltage Lockout
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity
6
|CMH|
75
10% to 90%
VIx = VDDx, VCM = 1000 V,
transient magnitude = 800 V
|CML|
75
100
kV/µs
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
1
IOx はチャンネル x の出力電流。ここで x = A、B、C、または D。
2
VIxH は入力側のハイ・レベル。
3
VIxL は入力側のロー・レベル。
4
VI は電圧入力。
5
E0 は ADuM140E0 モデル、D0 は ADuM140D0 モデル、E1 は ADuM140E1 モデル、D1 は ADuM140D1 モデル。 オーダー・ガイドのセクションを参照してください。
6
|CMH|は、電圧出力 V O > 0.8 VDDx を維持している間に持続できる同相モード電圧の最大スルーレートです。 |CML|は VO > 0.8 V を維持している間に持続できる同相
モード電圧の最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。
表 6. 総合電源電流対データ・スループット
1 Mbps
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
Rev. 0
Min
25 Mbps
Typ
Max
6.5
2.0
9.8
3.6
－ 6/18 －
Min
100 Mbps
Typ
Max
7.3
3.3
11.1
5.2
Min
Typ
Max
Unit
10.4
7.3
15.5
10.2
mA
mA
ADuM140D/ADuM140E
データシート
電気的特性—1.8 V 動作
特に指定がない限り、すべての typ 仕様は TA = 25°C および VDD1 = VDD2 = 1.8 V で規定します。 最小/最大仕様は、1.7 V ≤ VDD1 ≤ 1.9 V、
1.7 V ≤ VDD2 ≤ 1.9 V、−40°C ≤ TA ≤ +125°C の推奨動作範囲に適用されます。特に指定がない限り、スイッチング規定値は、CL = 15 pF と
CMOS 信号レベルでテストされます。電源電流は、50% デューティ・サイクル信号で規定されています。
表 7.
Parameter
SWITCHING SPECIFICATIONS
Pulse Width
Data Rate
Propagation Delay
Pulse Width Distortion
Change vs. Temperature
Propagation Delay Skew
Channel Matching
Codirectional
Opposing Direction
Jitter
DC SPECIFICATIONS
Input Threshold
Logic High
Logic Low
Output Voltage
Logic High
Logic Low
Input Current per Channel
VE2 Enable Input Pull-Up Current
DISABLE1 Input Pull-Down Current
Tristate Output Current per Channel
Supply Current per Channel
Quiescent Input
Quiescent Output
Quiescent Input
Quiescent Output
Dynamic Input
Dynamic Output
Undervoltage Lockout
Positive VDDx Threshold
Negative VDDx Threshold
VDDx Hysteresis
AC SPECIFICATIONS
Output Rise/Fall Time
Common-Mode Transient Immunity 6
Symbol
Min
PW
6.6
150
5.8
tPHL, tPLH
PWD
Typ
8.7
0.7
1.5
tPSK
Unit
Test Conditions/Comments
15
3
ns
Mbps
ns
ns
ps/°C
ns
Within PWD limit
Within PWD limit
50% input to 50% output
|tPLH − tPHL|
7.0
tPSKCD
tPSKOD
0.7
0.7
470
VIH
VIL
0.7 × VDDx
VOH
VDDx − 0.1
VDDx − 0.4
3.0
3.0
0.3 × VDDx
VOL
II
IPU
IPD
IOZ
Max
−10
−10
−10
IDDI (Q)
IDDO (Q)
IDDI (Q)
IDDO (Q)
IDDI (D)
IDDO (D)
UVLO
VDDxUV+
VDDxUV−
VDDxUVH
VDDx
VDDx − 0.2
0.0
0.2
+0.01
−3
9
+0.01
0.3
0.5
3.0
0.5
0.01
0.01
0.1
0.4
+10
15
+10
0.48
0.66
4.9
0.69
ns
ns
ps p-p
Between any two units at the same
temperature, voltage, and load
See the Jitter Measurement section
V
V
V
V
V
V
µA
µA
µA
µA
IOx 1 = −20 µA, VIx = VIxH 2
IOx1 = −2 mA, VIx = VIxH2
IOx1 = 20 µA, VIx = VIxL 3
IOx1 = 2 mA, VIx = VIxL3
0 V ≤ VIx ≤ VDDx
VE2 = 0 V
DISABLE1 = VDDx
0 V ≤ VOx ≤ VDDx
mA
mA
mA
mA
mA/Mbps
mA/Mbps
VI 4 = 0 (E0, D0), 1 (E1, D1) 5
VI4 = 0 (E0, D0), 1 (E1, D1)5
VI4 = 1 (E0, D0), 0 (E1, D1)5
VI4 = 1 (E0, D0), 0 (E1, D1)5
Inputs switching, 50% duty cycle
Inputs switching, 50% duty cycle
1.6
1.5
0.1
V
V
V
tR/tF
|CMH|
75
2.5
100
ns
kV/µs
|CML|
75
100
kV/µs
10% to 90%
VIx = VDDx, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
1
IOx はチャンネル x の出力電流。ここで x = A、B、C、または D。
2
VIxH は入力側のハイ・レベル。
3
VIxL は入力側のロー・レベル。
4
VI は電圧入力。
5
E0 は ADuM140E0 モデル、D0 は ADuM140D0 モデル、E1 は ADuM140E1 モデル、D1 は ADuM140D1 モデル。 オーダー・ガイドのセクションを参照してください。
6
|CMH|は、電圧出力 V O > 0.8 VDDx を維持している間に持続できる同相モード電圧の最大スルーレートです。 |CML|は VO > 0.8 V を維持している間に持続できる同相
モード電圧の最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。
Rev. 0
－ 7/18 －
ADuM140D/ADuM140E
データシート
表 8. 総合電源電流対データ・スループット
1 Mbps
Parameter
Symbol
SUPPLY CURRENT
Supply Current Side 1
Supply Current Side 2
IDD1
IDD2
Min
25 Mbps
Typ
Max
6.4
1.9
9.8
3.5
Min
100 Mbps
Typ
Max
7.2
3.1
11
5.0
Min
Typ
Max
Unit
10.2
6.8
15.2
10
mA
mA
絶縁および安全性関連の仕様
詳細については、www.analog.com/icouplersafety をご覧ください。
表 9.
Parameter
Symbol
Value
Unit
Test Conditions/Comments
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L (I01)
3750
7.8
V rms
mm min
Minimum External Tracking (Creepage)
L (I02)
7.8
mm min
Minimum Clearance in the Plane of the Printed Circuit
Board (PCB Clearance)
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Material Group
L (PCB)
8.1
mm min
CTI
25.5
>400
II
μm min
V
1-minute duration
Measured from input terminals to output terminals, shortest
distance through air
Measured from input terminals to output terminals, shortest
distance path along body
Measured from input terminals to output terminals, shortest
distance through air, line of sight, in the PCB mounting plane
Insulation distance through insulation
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
パッケージ特性
表 10.
Parameter
Symbol
Resistance (Input to Output) 1
Capacitance (Input to Output)1
Input Capacitance 2
IC Junction to Ambient Thermal Resistance
RI-O
CI-O
CI
θJA
Min
Typ
Max
1013
2.2
4.0
45
Unit
Ω
pF
pF
°C/W
Test Conditions/Comments
f = 1 MHz
Thermocouple located at center of package underside
1
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
2
入力容量は任意の入力データ・ピンとグラウンド間。
Rev. 0
－ 8/18 －
ADuM140D/ADuM140E
データシート
適用規格
特定のクロスアイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、表 15 と絶縁寿命のセクションを参照してくだ
さい。
表 11.
UL (Pending)
CSA (Pending)
VDE (Pending)
CQC (Pending)
Recognized under 1577
Component Recognition
Program 1
Single Protection, 3750 V rms
Isolation Voltage
Approved under CSA Component Acceptance Notice 5A
Certified according to DIN V
VDE V 0884-10 (VDE V
0884-10):2006-12 2
Reinforced insulation, 849 V
peak
Certified by
CQC11-471543-2012
File E214100
Basic insulation per CSA 60950-1-07+A1+A2 and
IEC 60950-1, Second Edition +A1+A2, 800 V rms
(1131 V peak)
Reinforced insulation per CSA 60950-1-07+A1+A2 and IEC
60950-1 Second Edition +A1+A2, 400 V rms (565 V peak)
maximum working voltage
Reinforced insulation (2MOPP) per IEC 60601-1 Edition
3.1, 250 V rms (353 V peak) maximum
Reinforced insulation per CSA 61010-1-12 and IEC 61010-1
Third Edition (Pollution Degree 2, Material Group III,
Overvoltage Category II, and Overvoltage Category III):
300 V rms (424 V peak) maximum working voltage
File 205078
Basic insulation per
GB4943.1-2011
Working voltage 800 V rms
(1131 V peak), tropical
climate, altitude ≤5000 meters
File 2471900-4880-0001
File (pending)
1
UL1577 に従い、絶縁テスト電圧 4,500 V rms 以上を 1 秒間印加して各 ADuM140D/ADuM140E を検証試験します。
2
DIN V VDE V 0884-10 に従い、各 ADuM140D/ADuM140E に 1018 Vpeak 以上の絶縁テスト電圧を 1 秒間印加することにより検証試験します(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
Rev. 0
－ 9/18 －
ADuM140D/ADuM140E
データシート
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限データの範囲内でのみ、強化された電気的アイソレーションを満たします。保護回路は、安全性
データの維持を保証します。パッケージに(*)マークが付いたブランドは、DIN V VDE V 0884-10 認定製品を表します。
表 12.
Description
Test Conditions/Comments
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input to Output Test Voltage, Method B1
VIORM × 1.875 = Vpd (m), 100% production test,
tini = tm = 1 sec, partial discharge < 5 pC
Input to Output Test Voltage, Method A
After Environmental Tests Subgroup 1
V peak = 12.8 kV, 1.2 µs rise time, 50 µs,
50% fall time
Maximum value allowed in the event of a failure (see
Figure 3)
Maximum Junction Temperature
Total Power Dissipation at 25°C
Insulation Resistance at TS
VIO = 500 V
VIORM
Vpd (m)
I to IV
I to III
I to III
40/125/21
2
848
1592
V peak
V peak
1274
V peak
1019
V peak
VIOTM
VIOSM
5303
8000
V peak
V peak
TS
PS
RS
150
2.78
>109
°C
W
Ω
推奨動作条件
3.0
表 13.
2.5
SAFE LIMITING POWER (W)
Unit
Vpd (m)
Safety Limiting Values
2.0
1.5
Parameter
Symbol
Rating
Operating Temperature
Supply Voltages
Input Signal Rise and Fall Times
TA
VDD1, VDD2
−40°C to +125°C
1.7 V to 5.5 V
1.0 ms
1.0
0
50
100
150
AMBIENT TEMPERATURE (°C)
200
13119-003
0.5
図 3. サーマル・ディレーティング・カーブ、DIN V VDE V
0884-10 による安全な規定値の周囲温度に対する依存性
Rev. 0
Characteristic
VIORM × 1.5 = Vpd (m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
VIORM × 1.2 = Vpd (m), tini = 60 sec, tm = 10 sec,
partial discharge < 5 pC
After Input and/or Safety Test Subgroup 2
and Subgroup 3
Highest Allowable Overvoltage
Surge Isolation Voltage
0
Symbol
－ 10/18 －
ADuM140D/ADuM140E
データシート
絶対最大定格
特に指定のない限り、TA = 25 °C。
表 15. 最大連続動作電圧 1
表 14.
Parameter
Rating
Storage Temperature (TST) Range
Ambient Operating Temperature
(TA) Range
Supply Voltages (VDD1, VDD2)
Input Voltages (VIA, VIB, VIC, VID, VE2,
DISABLE1)
Output Voltages (VOA, VOB, VOC, VOD)
Average Output Current per Pin3
Side 1 Output Current (IO1)
Side 2 Output Current (IO2)
Common-Mode Transients4
−65°C to +150°C
−40°C to +125°C
1
Parameter
Rating
Constraint
AC Voltage
Bipolar Waveform
Basic Insulation
849 V peak
50-year minimum
insulation lifetime
50-year minimum
insulation lifetime
−0.5 V to +7.0 V
−0.5 V to VDDI1 + 0.5 V
Reinforced Insulation
Unipolar Waveform
Basic Insulation
−0.5 V to VDDO2 + 0.5 V
Reinforced Insulation
−10 mA to +10 mA
−10 mA to +10 mA
−150 kV/μs to +150 kV/μs
DC Voltage
Basic Insulation
790 V peak
1698 V peak
849 V peak
1118 V peak
VDDI は入力側電源電圧。
2
VDDO は出力側電源電圧。
3
種々の温度に対する最大定格電流値については図 3 を参照してください。
4
絶縁障壁にまたがる同相モード過渡電圧を表します。絶対最大定格を超える
同相モード過渡電圧は、ラッチアップまたは恒久的な故障の原因になりま
す。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセク
ションに記載する規定値以上での製品動作を定めたものではあ
りません。製品を長時間絶対最大定格状態に置くと製品の信頼
性に影響を与えます。
Rev. 0
Reinforced Insulation
1
559 V peak
50-year minimum
insulation lifetime
50-year minimum
insulation lifetime
Lifetime limited by
package creepage
maximum approved
working voltage per
IEC 60950-1
Lifetime limited by
package creepage
maximum approved
working voltage per
IEC 60950-1
アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細につい
ては、絶縁寿命のセクションを参照してください。
ESD の注意
－ 11/18 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
ADuM140D/ADuM140E
データシート
真理値表
表 16. ADuM140D の真理値表 (正論理)
VIx Input 1, 2
VDISABLE1 Input1, 2
VDDI State2
VDDO State2
Default Low (D0), 3
VOx Output1, 2
Default High (D1),3
VOx Output1, 2
Test Conditions/
Comments
L
H
X
L or NC
L or NC
H
Powered
Powered
Powered
Powered
Powered
Powered
L
H
L
L
H
H
X4
X4
X4
X4
Unpowered
Powered
Powered
Unpowered
L
Indeterminate
H
Indeterminate
Normal operation
Normal operation
Inputs disabled,
fail-safe output
Fail-safe output
1
H = ハイ・レベル、L = ロー・レベル、X = don’t care、NC = 接続なし。
2
VIX と VOX は、それぞれチャンネル(A、B、C、D)の入力信号と出力信号を表します。 VDISABLE1 は VIx 入力と同じ側にある入力ディスエーブル信号を表します。 VDDI
と VDDO は、それぞれチャンネルの入力側と出力側の電源電圧を表します。
3
D0 は ADuM140D0 モデル、D1 は ADuM140D1 モデル。オーダー・ガイドのセクションを参照してください。
4
電源が供給されていない側の入力ピン (VIx、DISABLE1、VE2)はロー・レベルにして、ESD 保護回路からデバイスに電源が供給されることを防止してください。
表 17. ADuM140E の真理値表 (正論理)
VIx Input 1, 2
VEx Input1, 2
VDDI State2
VDDO State2
Default Low (E0), 3
VOx Output1, 2
Default High (E1),3
VOx Output1, 2
Test Conditions/
Comments
L
H
X
L
X4
X4
H or NC
H or NC
L
H or NC
L4
X4
Powered
Powered
Powered
Unpowered
Unpowered
Powered
Powered
Powered
Powered
Powered
Powered
Unpowered
L
H
Z
L
Z
Indeterminate
L
H
Z
H
Z
Indeterminate
Normal operation
Normal operation
Outputs disabled
Fail-safe output
Outputs disabled
1
H = ハイ・レベル、L = ロー・レベル、X = don’t care、NC = 接続なし。
2
VIX と VOX は、それぞれチャンネル(A、B、C、D)の入力信号と出力信号を表します。 VDISABLE1 は VIx 入力と同じ側にある入力ディスエーブル信号を表します。 VDDI
と VDDO は、それぞれチャンネルの入力側と出力側の電源電圧を表します。
3
E0 は ADuM140E0 モデル、E1 は ADuM140E1 モデル。 オーダー・ガイドのセクションを参照してください。
4
電源が供給されていない側の入力ピン (VIx、DISABLE1、VE2)はロー・レベルにして、ESD 保護回路からデバイスに電源が供給されることを防止してください。
Rev. 0
－ 12/18 －
ADuM140D/ADuM140E
データシート
VDD1 1
16 VDD2
VDD1 1
16
VDD2
GND1 2
15 GND2
GND1 2
15
GND2
14 VOA
VIA 3
14
VOA
VIA 3
VIB 4
ADuM140D
13 VOB
VIB 4
ADuM140E
13
VOB
VIC 5
TOP VIEW
(Not to Scale)
12 VOC
VIC 5
TOP VIEW
(Not to Scale)
12
VOC
11 VOD
VID 6
11
VOD
10 NC
NC 7
10
VE2
GND1 8
9
GND2
DISABLE1 7
GND1 8
9
GND2
NIC = NO INTERNAL CONNECTION.
LEAVE THIS PIN FLOATING.
13119-004
VID 6
NIC = NO INTERNAL CONNECTION.
LEAVE THIS PIN FLOATING.
13119-005
ピン配置およびピン機能説明
図 5. ADuM140E のピン配置
図 4. ADuM140D のピン配置
特定のレイアウトのガイドラインについては AN-1109 アプリケーション・ノートを参照してください。
表 18.ピンの機能説明
ピン番号
ADuM140D
ADuM140E
記号
説明
1
1
VDD1
アイソレータ・サイド 1 の電源電圧。
2, 8
2, 8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
3
VIA
ロジック入力 A。
4
4
VIB
ロジック入力 B。
5
5
VIC
ロジック入力 C。
6
6
VID
ロジック入力 D。
7
―
DISABLE1
入力ディスエーブル 1。このピンはアイソレータ入力をディスエーブルします。出力は、
オーダー・ガイドに示すフェイルセーフ・オプションで指定されるロジック状態になりま
す。
9, 15
9, 15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
7
NIC
内部接続なし。このピンは、フローティングのままにしてください。
―
10
VE2
出力イネーブル 2。アクティブ・ハイのロジック入力。VE2 がハイ・レベルまたは未接続の
とき、VOA、VOB、VOC、VOD の各出力がイネーブルされます。VE2 がロー・レベルのとき、
VOA、VOB、VOC、VOD の各出力がディスエーブルされて高インピーダンス状態になります。
11
11
VOD
ロジック出力 D。
12
12
VOC
ロジック出力 C。
13
13
VOB
ロジック出力 B。
14
14
VOA
ロジック出力 A。
16
16
VDD2
アイソレータ・サイド 2 の電源電圧。
Rev. 0
－ 13/18 －
ADuM140D/ADuM140E
データシート
代表的な性能特性
VDD1
VDD1
VDD1
VDD1
14
= 5V
= 3.3V
= 2.5V
= 1.8V
12
12
10
8
6
4
20
40
60
80
100
120
140
160
DATA RATE (Mbps)
10
8
6
4
0
–40
14
= VDD2
= VDD2
= VDD2
= VDD2
= 5V
= 3.3V
= 2.5V
= 1.8V
VDD1
VDD1
VDD1
VDD1
12
PROPAGATION DELAY, TPHL (ns)
VDD1
VDD1
VDD1
VDD1
0
20
40
60
80
100
120
140
図 8. 様々な電圧での伝搬遅延 TPLH の温度特性
14
16
–20
TEMPERATURE (°C)
図 6. 様々な電圧でのデータレート対 IDD1 電源電流
IDD2 SUPPLY CURRENT (mA)
= 5V
= 3.3V
= 2.5V
= 1.8V
13119-008
0
13119-006
0
12
10
8
6
4
= VDD2
= VDD2
= VDD2
= VDD2
= 5V
= 3.3V
= 2.5V
= 1.8V
10
8
6
4
2
2
20
40
60
80
100
120
140
160
0
–40
13119-007
0
DATA RATE (Mbps)
–20
0
20
40
60
80
100
120
140
TEMPERATURE (°C)
図 9. 様々な電圧での伝搬遅延 TPHL の温度特性
図 7. 様々な電圧でのデータレート対 IDD2 電源電流
Rev. 0
= VDD2
= VDD2
= VDD2
= VDD2
2
2
0
VDD1
VDD1
VDD1
VDD1
－ 14/18 －
13119-009
IDD1 SUPPLY CURRENT (mA)
14
= VDD2
= VDD2
= VDD2
= VDD2
PROPAGATION DELAY, TPLH (ns)
16
ADuM140D/ADuM140E
データシート
アプリケーション情報
概要
PCB レイアウト
ADuM140D/ADuM140E は、ポリイミド・アイソレーション層に
より分離された iCoupler チップ・スケール・トランス・コイル
を採用したアイソレーション障壁を跨いでデータを送信するた
めに高周波キャリアを使用しています。ADuM140D/ADuM140E
は、図 11 と図 12 に示すオン／オフ・キーイング (OOK) 技術と
差動アーキテクチャを採用して、非常に小さい伝搬遅延と高速動
作を実現します。内蔵レギュレータと入力／出力設計技術によ
り、1.7 V～5.5 V の広い範囲のロジック電圧と電源電圧で、1.8
V、2.5 V、3.3 V、5 V ロジックの電圧変換が可能です。この
アーキテクチャは、高い同相モード過渡耐性と高い電磁干渉耐
性を達成するように設計されています。放射は、分散スペクト
ル OOK キャリアとその他の技術により最小化されています。
ADuM140D/ADuM140E デジタル・アイソレータには、ロジッ
ク・インターフェース用の外付けインターフェース回路は不要で
す。入力電源ピンと出力電源ピンにはバイパス・コンデンサを
接続することが推奨されます(図 10)。バイパス・コンデンサは
VDD1 についてはピン 1 とピン 2 の間に、VDD2 についてはピン 15
とピン 16 の間に、それぞれ接続するのが便利です。推奨バイパ
ス・コンデンサ値は、0.01μF～0.1μF です。コンデンサ・ピンと
入力電源ピンとの間の合計リード長は 10 mm を超えないように
します。各パッケージ側のグラウンド・ペアがパッケージのす
ぐ近くで接続されていない限り、ピン 1 とピン 8 の間およびピ
ン 9 とピン 16 の間でバイパスしてください。
VDD1
GND1
VIA
VIB
VIC
VID
DISABLE1/N/A
GND1
VDD2
GND2
VOA
VOB
VOC
VOD
NIC/VE2
GND2
NIC = NO INTERNAL CONNECTION. LEAVE THIS PIN FLOATING.
N/A = NOT APPLICABLE.
13119-010
図 11 に、ローのフェイルセーフ出力状態を持つ ADuM140D/
ADuM140E モデルに関する波形を示します。この場合、入力状
態がローのときキャリア波形はオフになります。入力側がオフ
または動作しない場合は、ローのフェイルセーフ出力状態により、
出力はローに設定されます。ハイのフェイルセーフ出力状態を
持つ ADuM140D/ADuM140E では、図 12 に示すように入力状態
がハイのとき、キャリア波形がオフになります。入力側がオフ
または動作しない場合は、ハイのフェイルセーフ出力状態によ
り、出力はハイに設定されます。ローのフェイルセーフ出力状
態またはハイのフェイルセーフ出力状態を持つモデル番号につ
いてはオーダー・ガイドを参照してください。
図 10.推奨 PC ボード・レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション障壁を通過するボード結合が最小になるように
注意する必要があります。さらに、如何なる結合もデバイス側
のすべてのピンで等しく発生するようにボード・レイアウトを
設計してください。この注意を怠ると、ピン間で発生する電位
差がデバイスの絶対最大定格を超えてしまい、ラッチアップま
たは恒久的な損傷が発生することがあります。
ボード・レイアウト・ガイドラインについは、AN-1109 アプリ
ケーション・ノートを参照してください。
REGULATOR
REGULATOR
TRANSMITTER
RECEIVER
VIN
GND1
13119-014
VOUT
GND2
図 11. ローのフェイルセーフ出力状態を持つ 1 つのチャンネルの動作ブロック図
REGULATOR
REGULATOR
TRANSMITTER
RECEIVER
VIN
GND1
GND2
図 12. ハイのフェイルセーフ出力状態を持つ 1 つのチャンネルの動作ブロック図
Rev. 0
－ 15/18 －
13119-015
VOUT
ADuM140D/ADuM140E
データシート
伝搬遅延に関係するパラメータ
絶縁寿命
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ロジック 0 出力への伝搬遅延は、
ロジック 1 出力への伝搬遅延と異なることがあります。
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性、材料、材料インターフェースに依存します。
INPUT (VIx)
50%
tPHL
OUTPUT (VOx)
13119-011
tPLH
50%
図 13.伝搬遅延のパラメータ
表面トラッキング
パルス幅歪みとはこれら 2 つの遅延時間の間の最大の差を意味
し、入力信号のタイミングが保存される精度を表します。
チャンネル間マッチングとは、1 個の ADuM140D/ADuM140E デ
バイス内にある複数のチャンネル間の伝搬遅延差の最大値を意
味します。
伝搬遅延スキューは、同じ条件で動作する複数の ADuM140D/
ADuM140E デバイス間での伝搬遅延差の最大値を表します。
ジッタ測定
図 14 に、ADuM140D/ADuM140E のアイ・ダイアグラムを示しま
す。測定は、Agilent 社の 81110A パルス・パターン・ジェネレー
タ を 使 い 、 150 Mbps 、 擬 似 ラ ン ダ ム ・ ビ ッ ト ・ シ ー ケ ン ス
(PRBS) 2(n − 1)、n = 14、5 V 電源で行いました。ジッタは、
Tektronix 社モデル 5104B オシロスコープを使い、1 GHz、10
GS/sec、DPOJET ジッタおよびアイ・ダイアグラム解析ツールで
測定しました。測定結果は、ADuM140D/ADuM140E の p-p ジッ
タは 490 ps (typ)であることを示しています。
5
VOLTAGE (V)
表面トラッキングは、動作電圧、環境条件、絶縁材料特性に基
づく最小表面亀裂を設定することにより、電気的安全規格で規
定されています。安全性規制当局は、部品の表面絶縁について
特性評価テストを行います。これにより部品を異なる材料グ
ループに分けることができます。材料グループ定格が低いほど
表面トラッキングに対して強い耐性を持つため、小さい亀裂で
十分な寿命を持つことができます。与えられた動作電圧と材料
グループに対する最小亀裂は、各システム・レベル規格内にあ
り、アイソレーションを跨ぐ合計 rms 電圧、汚染度、材料グ
ループに基づきます。ADuM140D/ADuM140E アイソレータの材
料グループと亀裂を表 9 に示します。
絶縁疲労
疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレス
により決定されます。製品寿命がアプリケーション動作電圧で
適切であることを確認することが重要です。疲労に対してアイ
ソレータがサポートしている動作電圧は、トラッキングに対し
てサポートしている動作電圧と同じでないことがあります。大
部分の規格で規定されているトラッキングに適用できるのは動
作電圧です。
長時間性能低下の主な原因はポリイミド絶縁体内の変位電流で
あり、時間とともに損傷を大きくしていることを、テストとモ
デルが示しています。絶縁体上のストレスは、DC ストレスと
時間変化する AC 成分の広いカテゴリに分類することができま
す。前者の DC ストレスは変位電流がないため殆ど疲労を発生
しませんが、後者の時間変化する AC 成分の電圧ストレスは疲
労を発生します。
4
3
2
1
–10
–5
0
5
10
TIME (ns)
図 14. ADuM140D/ADuM140E のアイ・ダイアグラム
13119-012
0
Rev. 0
注目すべき 2 つのタイプの絶縁低下は、空気にさらされた表面
のブレークダウンと絶縁疲労です。表面ブレークダウンは表面
トラッキング現象で、システム・レベル規格の表面亀裂条件で
主に決定されます。絶縁疲労は、チャージ・インジェクション
または絶縁材料内部の変位電流により長時間絶縁低下が生じる
現象です。
認定ドキュメントに記載する定格は、通常 60 Hz の正弦波スト
レスに基づいています。これは、ライン電圧からのアイソレー
ションを反映するためです。ただし、多くの実用的なアプリ
ケーションは、60 Hz AC と障壁を跨ぐ DC との組み合わせを
持っています (式 1 参照)。ストレスの AC 部分のみが疲労を発
生させるため、式を AC rms 電圧を求めるように変形すること
ができます(式 2 参照)。これらの製品で使用しているポリイミ
ド 材料での絶縁疲労の場合、AC rms 電圧が製品寿命を決定し
ます。
－ 16/18 －
ADuM140D/ADuM140E
データシート
VRMS = VAC RMS2 + VDC2
式 1 の障壁を跨ぐ動作電圧は、
(1)
VRMS = VAC RMS2 + VDC2
または
VAC RMS = VRMS2 − VDC2
VRMS = 2402 + 4002
(2)
ここで
VAC RMS は動作電圧の時間変化部分。
VDC は動作電圧の DC オフセット。
VRMS は合計 rms 動作電圧。
VRMS = 466 V
これが、システム規格から要求される亀裂を調べる際に材料グ
ループおよび汚染度と組み合わせて使用する動作電圧です。
寿命が適切であることを調べるときは、動作電圧の時間変化部
分を取り出します。AC rms 電圧は式 2 から得られます。
計算とパラメータ使用の例
VAC RMS
VPEAK
VRMS
VAC RMS = 4662 − 4002
VAC RMS = 240 V rms
この場合、 AC rms 電圧は単純に 240 V rms のライン電圧になり
ます。この計算は、波形が正弦波でない場合さらに適切になり
ます。この値を表 15 に示す動作電圧の規定値と予想寿命につい
て比較すると、60 Hz より低い正弦波では 50 年のサービス寿命
規定値を満たしています。
表 15 に示す DC 動作電圧規定値は、IEC 60664-1 の規定に準拠
してパッケージの亀裂により設定されていることに注意してく
ださい。この値は特定のシステム・レベル規格と異なることが
あります。
VDC
TIME
VAC RMS = VRMS2 − VDC2
13119-013
ISOLATION VOLTAGE
電力変換アプリケーションで頻繁に発生する例を次に示します。
アイソレーション障壁の片側のライン電圧は 240 VAC RMS とし、
アイソレーション障壁の反対側のバス電圧は 400 VDC とします。
アイソレータ材料はポリイミドです。デバイスの亀裂、間隙、
寿命を求める際のクリティカル電圧を定めるため、図 15 と次式
を参照してください。
図 15. クリティカルな電圧例
Rev. 0
－ 17/18 －
ADuM140D/ADuM140E
データシート
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
1
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
10.65 (0.4193)
10.00 (0.3937)
8
0.51 (0.0201)
0.31 (0.0122)
0.75 (0.0295)
45°
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
8°
0°
1.27 (0.0500)
0.40 (0.0157)
0.33 (0.0130)
0.20 (0.0079)
03-27-2007-B
COMPLIANT TO JEDEC STANDARDS MS-013-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
図 16. 16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイドボディ(RW-16)
寸法: mm (インチ)
オーダー・ガイド
Model 1
Temperature
Range
No. of
Inputs,
VDD1
Side
No. of
Inputs,
VDD2
Side
Withstand
Voltage
Rating
(kV rms)
Fail-Safe
Output
State
Input
Disable
Output
Enable
Package
Description
Package
Option
ADuM140D1BRWZ
ADuM140D1BRWZ-RL
ADuM140D0BRWZ
ADuM140D0BRWZ-RL
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
4
4
4
4
0
0
0
0
3.75
3.75
3.75
3.75
High
High
Low
Low
Yes
Yes
Yes
Yes
No
No
No
No
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
RW-16
RW-16
RW-16
RW-16
ADuM140E1BRWZ
ADuM140E1BRWZ-RL
ADuM140E0BRWZ
ADuM140E0BRWZ-RL
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
4
4
4
4
0
0
0
0
3.75
3.75
3.75
3.75
High
High
Low
Low
No
No
No
No
Yes
Yes
Yes
Yes
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
RW-16
RW-16
RW-16
RW-16
1
Z = RoHS 準拠製品。
Rev. 0
－ 18/18 －