日本語版

4チャンネル高速
デジタル・アイソレータ
ADuM3440/ADuM3441/ADuM3442
アプリケーション
高速マルチチャンネル・アイソレーション
SPI インターフェース/データ・コンバータのアイソレーション
計装機器
ADuM3440
VDD1 1
GND1 2
16
VDD2
15
GND2
VIA 3
ENCODE
DECODE
14
VOA
VIB 4
ENCODE
DECODE
13
VOB
VIC 5
ENCODE
DECODE
12
VOC
VID 6
ENCODE
DECODE
11
VOD
NC 7
10
VE2
GND1 8
9
GND2
ADuM3441
VDD1 1
GND1 2
16
VDD2
15
GND2
VIA 3
ENCODE
DECODE
14
VOA
VIB 4
ENCODE
DECODE
13
VOB
VIC 5
ENCODE
DECODE
12
VOC
VOD 6
DECODE
ENCODE
11
VID
VE1 7
10
VE2
GND1 8
9
GND2
06837-002
図 1.ADuM3440 の機能ブロック図
図 2.ADuM3441 機能ブロック図
ADuM3442
VDD1 1
GND1 2
16
VDD2
15
GND2
VIA 3
ENCODE
DECODE
14
VOA
VIB 4
ENCODE
DECODE
13
VOB
VOC 5
DECODE
ENCODE
12
VIC
VOD 6
DECODE
ENCODE
11
VID
VE1 7
10
VE2
GND1 8
9
GND2
06837-003
低消費電力動作
5 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 1.7 mA
150 Mbps でチャンネルあたり最大 68 mA
3.3 V 動作
0 Mbps～2 Mbps でチャンネルあたり最大 1.0 mA
150 Mbps でチャンネルあたり最大 33 mA
双方向通信
3.3 V/5 V のレベル変換
高温動作: 105°C
高いデータレート: DC～150 Mbps (NRZ)
高精度なタイミング特性
最大パルス幅歪み: 5 ns
最大チャンネル間マッチング: 5 ns
高い同相モード・トランジェント耐性: 25 kV/µs 以上
出力イネーブル機能
16 ピン SOIC ワイド・ボディ・パッケージ
安全性規制の認定
UL 認定: 2,500 V rms 1 分間の UL 1577 規格
「CSA Component Acceptance Notice #5A」に準拠
VDE 適合性認定済み
DIN V VDE V 0884-10 (VDE V 0884-10): 2006-12
VIORM = 560 V peak
06837-001
機能ブロック図
特長
図 3.ADuM3442 の機能ブロック図
概要
ADuM344x1 は、最大 150 Mbps のデータレートをサポートするア
ナログ・デバイセズの iCoupler® 技術を採用した 4 チャンネル・
デジタル・アイソレータです。これらのアイソレーション・デ
バイスは、高速 CMOS 技術と中空コアを使ったモノリシック・
トランス技術の組み合わせにより、フォトカプラ・デバイスな
どの置換品より優れた性能特性を提供します。
iCoupler デバイスは LED とフォトダイオードを使用せずに、一
般にフォトカプラに起因して生ずるデザインの難しさを解消し
ます。一般的なフォトカプラは、不確かな電流変換比すなわち
伝達関数が非線形である問題を持っており、温度と寿命の影響
はシンプルな iCoupler デジタル・インターフェースと安定な性
能特性により除去されます。これらの iCoupler 製品により、外
付けのドライバとその他のディスクリート部品は不要になりま
1
す。さらに、iCoupler デバイスは同等の信号データレートで動作
した場合、フォトカプラの消費電力の 1/10～1/6 で動作します。
ADuM344xアイソレータは、4 チャンネルの独立なアイソレー
ション・チャンネルを様々なチャンネル構成で提供します(オー
ダー・ガイド参照)。ADuM344xは、いずれの側も 3.0 V～5.5 V
範囲の電源電圧で動作するため、低い電圧のシステムと互換性
を持ち、さらに絶縁障壁に跨がる電圧変換機能も可能にします。
さらに、ADuM344xはパルス幅歪みが小さく、かつチャンネル
間マッチングが優れています。ADuM344x アイソレータは、他
のフォトカプラとは異なり、入力ロジックに変化がない場合お
よびパワーアップ/パワーダウン時にDCを正確に維持する特許
取得済みのリフレッシュ機能を持っています。
米国特許 5,952,849、6,873,065、6,903,578、7,075,329 により保護されています。
Rev. C
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2007–2009 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
ADuM3440/ADuM3441/ADuM3442
目次
特長......................................................................................................1
ESD の注意 ................................................................................... 12
アプリケーション ..............................................................................1
ピン配置およびピン機能説明 ........................................................ 13
機能ブロック図 ..................................................................................1
代表的な性能特性............................................................................ 16
概要......................................................................................................1
アプリケーション情報 .................................................................... 18
改訂履歴..............................................................................................2
PC ボードのレイアウト .............................................................. 18
仕様......................................................................................................3
伝搬遅延に関係するパラメータ ................................................ 18
電気的特性—5 V 動作....................................................................3
システム・レベル ESD の考慮事項と強化 ............................... 18
電気的特性—3.3 V 動作.................................................................5
DC 精度と磁界耐性....................................................................... 18
電気的仕様—5 V/3.3 V ミックスまたは 3.3 V/5 V 動作.............7
消費電力........................................................................................ 19
パッケージ特性 ............................................................................10
絶縁寿命........................................................................................ 20
適用規格........................................................................................10
外形寸法............................................................................................ 21
絶縁および安全性関連の仕様 ....................................................10
オーダー・ガイド ........................................................................ 21
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性 ....................11
推奨動作条件 ................................................................................11
絶対最大定格 ....................................................................................12
改訂履歴
1/09—Rev. B to Rev. C
Change to Propagation Delay Parameter (Table 1) ...............................3
Change to Propagation Delay Parameter (Table 2) ...............................5
Change to Propagation Delay Parameter (Table 3) ...............................8
9/08—Rev. A to Rev. B
Changes to Pulse Width Distortion, |tPLH − tPHL| Parameter and
Channel-to-Channel Matching, Codirectional Channels Parameter,
Table 1 ..................................................................................................3
Changes to Pulse Width Distortion, |tPLH − tPHL| Parameter and
Channel-to-Channel Matching, Codirectional Channels Parameter,
Table 2 ..................................................................................................5
Changes to Pulse Width Distortion, |tPLH − tPHL| Parameter and
Channel-to-Channel Matching, Codirectional Channels Parameter,
Table 3 ..................................................................................................8
5/08—Rev. 0 to Rev. A
Changes to Ordering Guide ................................................................21
11/07—Rev. 0: Initial Version
Rev. C
－ 2/21 －
ADuM3440/ADuM3441/ADuM3442
仕様
電気的特性—5 V動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定のない限り、4.5 V ≤ VDD1 ≤ 5.5 V、4.5 V ≤ VDD2 ≤ 5.5 V。すべての最小/最
大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA = 25 °C、VDD1 = VDD2 = 5 V での値です。
表 1.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM3440, Total Supply Current, Four Channels 1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
150 Mbps
VDD1 Supply Current
VDD2 Supply Current
ADuM3441, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
150 Mbps
VDD1 Supply Current
VDD2 Supply Current
ADuM3442, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 or VDD2 Supply Current
150 Mbps
VDD1 or VDD2 Supply Current
Symbol
Min
Typ
Max
Unit
Test Conditions
IDDI (Q)
IDDO (Q)
0.75
0.5
1.3
1.2
mA
mA
IDD1 (Q)
3
3.9
mA
IDD2 (Q)
2
3
mA
IDD1 (150)
IDD2 (150)
120
47
220
55
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
IDD1 (Q)
2.8
3.6
mA
IDD2 (Q)
2.3
2.9
mA
DC to 1 MHz logic signal
frequency
DC to 1 MHz logic signal
frequency
IDD1 (150)
IDD2 (150)
101
65
165
80
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
IDD1 (Q), IDD2 (Q)
2.5
3.5
mA
DC to 1 MHz logic signal
frequency
IDD1 (150), IDD2
83
130
mA
75 MHz logic signal frequency
+0.01
+10
µA
0 ≤ VIA, VIB, VIC, VID ≤ VDD1 or
VDD2,
0 ≤ VE1, VE2 ≤ VDD1 or VDD2
0.8
V
V
V
IOx = −20 µA, VIx = VIxH
V
IOx = −4 mA, VIx = VIxH
0.1
V
IOx = 20 µA, VIx = VIxL
0.1
0.4
V
V
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
6.67
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
DC to 1 MHz logic signal
frequency
DC to 1 MHz logic signal
frequency
(150)
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
IIA, IIB, IIC,
IID, IE1, IE2
−10
VIH, VEH
VIL, VEL
VOAH, VOBH,
VOCH, VODH
2.0
VOAL, VOBL,
VOCL, VODL
(VDD1 or
5.0
VDD2) − 0.1
(VDD1 or
4.8
VDD2) − 0.4
0.0
0.04
0.2
SWITCHING SPECIFICATIONS
Minimum Pulse Width 2
Maximum Data Rate 3
Propagation Delay 4
Pulse Width Distortion, |tPLH − tPHL| 5
Change vs. Temperature
Propagation Delay Skew 6
Channel-to-Channel Matching,
Codirectional Channels5
Channel-to-Channel Matching,
Opposing Directional Channels5
Rev. C
PW
tPSK
tPSKCD
12
2
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
5
ns
tPHL, tPLH
PWD
150
20
0.5
3
－ 3/21 －
32
2
ADuM3440/ADuM3441/ADuM3442
Parameter
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity
at Logic High Output 7
Common-Mode Transient Immunity
at Logic Low Output7
Refresh Rate
Input Dynamic Supply Current per Channel 8
Output Dynamic Supply Current per Channel8
Symbol
Min
Typ
Max
Unit
Test Conditions
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
tR/tF
|CMH|
25
2.5
35
ns
kV/µs
|CML|
25
35
kV/µs
1.2
0.196
0.1
Mbps
mA/Mbps
mA/Mbps
fr
IDDI (D)
IDDO (D)
1
電源電流値は、同一データレートで動作する 4 チャンネルに対する値です。 出力電源電流値は、出力負荷なしの場合。与えられたデータレートで動作する個々のチ
ャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータレートの関数とし
てのチャンネル当たりの電源電流については、図 8～図 10 を参照してください。ADuM3440/ADuM3441/ADuM3442 のチャンネル構成に対するデータレートの関数と
しての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
4
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエ
ッジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
5
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
6
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
7
CMH は、V O > 0.8 VDDO を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の
最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が
失われる範囲を表します。
8
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。 無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
Rev. C
－ 4/21 －
ADuM3440/ADuM3441/ADuM3442
電気的特性—3.3 V動作
すべての電圧はそれぞれのグラウンドを基準とします。特に指定のない限り、3.0 V ≤ VDD1 ≤ 3.6 V、3.0 V ≤ VDD2 ≤ 3.6 V。すべての最小/最
大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA = 25 °C、VDD1 = VDD2 = 3.3 V での値です。
表 2.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
Output Supply Current per Channel, Quiescent
ADuM3440, Total Supply Current, Four Channels 1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
150 Mbps
VDD1 Supply Current
VDD2 Supply Current
ADuM3441, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 Supply Current
VDD2 Supply Current
150 Mbps
VDD1 Supply Current
VDD2 Supply Current
ADuM3442, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 or VDD2 Supply Current
Symbol
Min
Typ
Max
Unit
Test Conditions
IDDI (Q)
IDDO (Q)
0.43
0.3
0.90
0.60
mA
mA
IDD1 (Q)
IDD2 (Q)
1.7
1.2
2.4
1.7
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
IDD1 (150)
IDD2 (150)
63
17
110
25
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
IDD1 (Q)
IDD2 (Q)
1.6
1.3
2.2
1.9
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
IDD1 (150)
IDD2 (150)
52
29
80
40
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
IDD1 (Q), IDD2
1.5
2.0
mA
DC to 1 MHz logic signal frequency
40
66
mA
75 MHz logic signal frequency
+0.01
+10
µA
0 ≤ VIA, VIB, VIC, VID ≤ VDD1 or VDD2,
0 ≤ VE1, VE2 ≤ VDD1 or VDD2
0.4
3.0
V
V
V
IOx = −20 µA, VIx = VIxH
2.8
V
IOx = −4 mA, VIx = VIxH
(Q)
150 Mbps
VDD1 or VDD2 Supply Current
IDD1 (150), IDD2
(150)
For All Models
Input Currents
Logic High Input Threshold
Logic Low Input Threshold
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
Minimum Pulse Width 2
Maximum Data Rate 3
Propagation Delay 4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew 5
Channel-to-Channel Matching,
Codirectional Channels 6
Channel-to-Channel Matching,
Opposing Directional Channels5
Rev. C
IIA, IIB, IIC,
IID, IE1, IE2
VIH, VEH
VIL, VEL
VOAH, VOBH,
VOCH, VODH
−10
1.6
(VDD1 or
VDD2) −
0.1
(VDD1 or
VDD2) −
0.4
VOAL, VOBL,
VOCL, VODL
0.0
0.1
V
IOx = 20 µA, VIx = VIxL
0.04
0.2
0.1
0.4
V
V
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
6.67
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
PW
tPSK
tPSKCD
16
2
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
5
ns
tPHL, tPLH
PWD
150
20
0.5
3
－ 5/21 －
36
2
ADuM3440/ADuM3441/ADuM3442
Parameter
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
Common-Mode Transient Immunity
at Logic High Output 7
Common-Mode Transient Immunity
at Logic Low Output7
Refresh Rate
Input Dynamic Supply Current per Channel 8
Output Dynamic Supply Current per Channel8
Symbol
Min
Typ
Max
Unit
Test Conditions
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
tR/tF
|CMH|
25
3
35
ns
kV/µs
|CML|
25
35
kV/µs
CL = 15 pF, CMOS signal levels
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
1.1
0.076
0.028
Mbps
mA/Mbps
mA/Mbps
fr
IDDI (D)
IDDO (D)
1
電源電流値は、同一データレートで動作する 4 チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。 与えられたデータレートで動作する個々のチ
ャンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータレートの関数とし
てのチャンネル当たりの電源電流については、図 8～図 10 を参照してください。 ADuM3440/ADuM3441/ADuM3442 のチャンネル構成に対するデータレートの関数と
しての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
3
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
4
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエ
ッジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDDO を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の
最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が
失われる範囲を表します。
8
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。 与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
Rev. C
－ 6/21 －
ADuM3440/ADuM3441/ADuM3442
電気的仕様—5 V/3.3 Vミックスまたは 3.3 V/5 V動作
すべての電圧はそれぞれのグラウンドを基準とします。5 V/3.3 V 動作: 4.5 V ≤ VDD1 ≤ 5.5 V、3.0 V ≤ VDD2 ≤ 3.6 V。3 V/5 V 動作: 3.0 V ≤
VDD1 ≤ 3.6 V、4.5 V ≤ VDD2 ≤ 5.5 V。特に指定のない限り、すべての最小/最大仕様は推奨動作範囲に適用。すべての typ 仕様は、TA = 25°C、
VDD1 = 3.3 V、VDD2 = 5 V または VDD1 = 5 V、VDD2 = 3.3 V における値です。
表 3.
Parameter
DC SPECIFICATIONS
Input Supply Current per Channel, Quiescent
5 V/3.3 V Operation
3.3 V/5 V Operation
Output Supply Current per Channel, Quiescent
5 V/3.3 V Operation
3.3 V/5 V Operation
ADuM3440, Total Supply Current, Four Channels 1
DC to 2 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
150 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
ADuM3441, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
150 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
ADuM3442, Total Supply Current, Four Channels1
DC to 2 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
150 Mbps
VDD1 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
VDD2 Supply Current
5 V/3.3 V Operation
3.3 V/5 V Operation
Rev. C
Symbol
Min
Typ
Max
Unit
Test Conditions
0.75
0.43
1.3
0.9
mA
mA
0.3
0.5
0.7
1.2
mA
mA
3
1.7
3.9
2.4
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
1.2
2
1.7
3
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
120
63
220
110
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
17
47
25
55
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
2.8
1.6
3.6
2.2
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
1.3
2.3
1.9
2.9
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
101
52
165
80
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
29
65
40
80
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
2.5
1.5
3.5
2.0
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
1.5
2.5
2.0
3.5
mA
mA
DC to 1 MHz logic signal frequency
DC to 1 MHz logic signal frequency
83
40
130
66
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
40
83
66
130
mA
mA
75 MHz logic signal frequency
75 MHz logic signal frequency
IDDI (Q)
IDDO (Q)
IDD1 (Q)
IDD2 (Q)
IDD1 (150)
IDD2 (150)
IDD1 (Q)
IDD2 (Q)
IDD1 (150)
IDD2 (150)
IDD1 (Q)
IDD2 (Q)
IDD1 (150)
IDD2 (150)
－ 7/21 －
ADuM3440/ADuM3441/ADuM3442
Parameter
For All Models
Input Currents
Logic High Input Threshold
5 V/3.3 V Operation
3.3 V/5 V Operation
Logic Low Input Threshold
5 V/3.3 V Operation
3.3 V/5 V Operation
Logic High Output Voltages
Logic Low Output Voltages
SWITCHING SPECIFICATIONS
Minimum Pulse Width 2
Maximum Data Rate 3
Propagation Delay 4
Pulse Width Distortion, |tPLH − tPHL|4
Change vs. Temperature
Propagation Delay Skew 5
Channel-to-Channel Matching,
Codirectional Channels 6
Channel-to-Channel Matching,
Opposing Directional Channels5
For All Models
Output Disable Propagation Delay
(High/Low to High Impedance)
Output Enable Propagation Delay
(High Impedance to High/Low)
Output Rise/Fall Time (10% to 90%)
5 V/3 V Operation
3 V/5 V Operation
Common-Mode Transient Immunity
at Logic High Output 7
Common-Mode Transient Immunity
at Logic Low Output7
Refresh Rate
5 V/3.3 V Operation
3.3 V/5 V Operation
Input Dynamic Supply Current per Channel8
5 V/3.3 V Operation
3.3 V/5 V Operation
Output Dynamic Supply Current per Channel8
5 V/3.3 V Operation
3.3 V/5 V Operation
Symbol
Min
Typ
Max
Unit
Test Conditions
IIA, IIB,
IIC,
IID, IE1, IE2
VIH, VEH
−10
+0.01
+10
µA
0 ≤ VIA,VIB, VIC,VID ≤ VDD1 or VDD2,
0 ≤ VE1,VE2 ≤ VDD1 or VDD2
2.0
1.6
V
V
VIL, VEL
0.8
0.4
VOAH,
VOBH,
VOCH,
VODH
V
V
V
IOx = −20 µA, VIx = VIxH
V
IOx = −4 mA, VIx = VIxH
(VDD1 or
VDD2) −
0.1
(VDD1 or
VDD2)
(VDD1 or
VDD2) −
0.4
(VDD1 or
VDD2) −
0.2
0.0
0.1
V
IOx = 20 µA, VIx = VIxL
0.04
0.2
0.1
0.4
V
V
IOx = 400 µA, VIx = VIxL
IOx = 4 mA, VIx = VIxL
6.67
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
CL = 15 pF, CMOS signal levels
VOAL,
VOBL,
VOCL,
VODL
PW
tPSK
tPSKCD
15
2
ns
Mbps
ns
ns
ps/°C
ns
ns
tPSKOD
5
ns
CL = 15 pF, CMOS signal levels
tPHL, tPLH
PWD
150
20
0.5
3
35
2
tPHZ, tPLH
6
8
ns
CL = 15 pF, CMOS signal levels
tPZH, tPZL
6
8
ns
CL = 15 pF, CMOS signal levels
tR/tf
CL = 15 pF, CMOS signal levels
|CMH|
25
3.0
2.5
35
ns
ns
kV/µs
|CML|
25
35
kV/µs
1.2
1.1
Mbps
Mbps
0.196
0.076
mA/Mbps
mA/Mbps
0.028
0.01
mA/Mbps
mA/Mbps
VIx = VDD1 or VDD2, VCM = 1000 V,
transient magnitude = 800 V
VIx = 0 V, VCM = 1000 V,
transient magnitude = 800 V
fr
IDDI (D)
IDDO (D)
電源電流値は、同一データレートで動作する 4 チャンネルに対する値です。出力電源電流値は、出力負荷なしの場合。与えられたデータレートで動作する個々のチャ
ンネル動作に対応する電源電流は、消費電力のセクションの説明に従って計算することができます。無負荷状態または有負荷状態に対するデータレートの関数として
のチャンネル当たりの電源電流については、図 8～図 10 を参照してください。 ADuM3440/ADuM3441/ADuM3442 のチャンネル構成に対するデータレートの関数とし
ての VDD1 と VDD2 の合計電源電流については、図 11～図 15 を参照してください。
2
最小パルス幅は、規定のパルス幅歪みが保証される最小のパルス幅。
1
Rev. C
－ 8/21 －
ADuM3440/ADuM3441/ADuM3442
3
最大データレートは、規定のパルス幅歪みが保証される最高速のデータレートです。
伝搬遅延 tPHL は、VIx 信号の立下がりエッジの 50%レベルから VOx 信号の立下がりエッジの 50%レベルまでを測定した値です。伝搬遅延 tPLH は、VIx 信号の立上がりエ
ッジの 50%レベルから VOx 信号の立上がりエッジの 50%レベルまでを測定した値です。
5
tPSK は、tPHL または tPLH におけるワーストケースの差であり、推奨動作条件下で同一の動作温度、電源電圧、出力負荷で動作する複数のユニット間で測定されます。
6
同方向チャンネル間マッチングは、アイソレーション障壁の同じ側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。 反対方向チャンネル間マ
ッチングは、アイソレーション障壁の反対側に入力を持つ 2 つのチャンネル間の伝搬遅延の差の絶対値を表します。
7
CMH は、V O > 0.8 VDDO を維持している間に維持できる同相モード電圧の最大スルーレートです。 CML は VO < 0.8 V を維持している間に維持できる同相モード電圧の
最大スルーレートです。同相モード電圧スルーレートは、同相モード電圧の立上がりと立下がりの両エッジに適用されます。 過渡電圧振幅は、同相モードの平衡が
失われる範囲を表します。
8
ダイナミック電源電流は、信号データレートを 1 Mbps 増やすのに必要な電源電流の増分を表します。無負荷状態または有負荷状態に対するチャンネル当たりの電源
電流については、 図 8～図 10 を参照してください。与えられたデータレートに対するチャンネル当たりの電源電流の計算については、消費電力のセクションを参照
してください。
4
Rev. C
－ 9/21 －
ADuM3440/ADuM3441/ADuM3442
パッケージ特性
表 4.
Parameter
Symbol
Resistance (Input to Output) 1
Capacitance (Input to Output)1
Input Capacitance 2
IC Junction-to-Case Thermal Resistance, Side 1
RI-O
CI-O
CI
θJCI
1012
2.2
4.0
33
Ω
pF
pF
°C/W
IC Junction-to-Case Thermal Resistance, Side 2
θJCO
28
°C/W
1
2
Min
Typ
Max
Unit
Test Conditions
f = 1 MHz
Thermocouple located at center
of package underside
デバイスは 2 端子デバイスと見なします。 すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。
入力容量は任意の入力データ・ピンとグラウンド間。
適用規格
ADuM344xは、表 5に記載する組織の認定を取得しています。特定のクロスアイソレーション波形と絶縁レベルに対する推奨最大動作電
圧については、表 10と絶縁寿命のセクションを参照してください。
表 5.
UL
CSA
VDE
Recognized under
1577 component recognition program 1
Single protection,
2500 V rms isolation voltage
Approved under
CSA Component Acceptance Notice #5A
Basic insulation per CSA 60950-1-03 and
IEC 60950-1, 800 V rms (1131 V peak)
maximum working voltage
Reinforced insulation per CSA 60950-1-03 and
IEC 60950-1, 400 V rms (566 V peak)
maximum working voltage
File 205078
Certified according to
DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 2
Reinforced insulation, 560 V peak
File E214100
1
2
File 2471900-4880-0001
UL1577 に従い、絶縁テスト電圧 3,000 V rms 以上を 1 秒間加えて各 ADuM344x を確認テストします(リーク電流検出規定値 = 5µA)。
DIN V VDE V 0884-10 に従い、各 ADuM344x に 1,050 Vpeak 以上の絶縁テスト電圧を 1 秒間加えることによりテストして保証されています(部分放電の検出規定値＝5
pC)。 (*)マーク付のブランドは、DIN V VDE V 0884-10 認定製品を表します。
絶縁および安全性関連の仕様
表 6.
Parameter
Symbol
Value
Unit
Rated Dielectric Insulation Voltage
Minimum External Air Gap (Clearance)
L(I01)
2500
7.7 min
Minimum External Tracking (Creepage)
L(I02)
8.1 min
Minimum Internal Gap (Internal Clearance)
Tracking Resistance (Comparative Tracking Index)
Isolation Group
CTI
0.017 min
>175
IIIa
V rms 1-minute duration
mm
Measured from input terminals to output terminals,
shortest distance through air
mm
Measured from input terminals to output terminals,
shortest distance path along body
mm
Insulation distance through insulation
V
DIN IEC 112/VDE 0303 Part 1
Material Group (DIN VDE 0110, 1/89, Table 1)
Rev. C
－ 10/21 －
Conditions
ADuM3440/ADuM3441/ADuM3442
DIN V VDE V 0884-10 (VDE V 0884-10)絶縁特性
これらのアイソレータは、安全性制限値データ以内でのみ強化された電気的アイソレーションを満たします。安全性データの維持は、保
護回路を使って確実にする必要があります。パッケージに(*)マークが付いたブランドは、DIN V VDE V 0884-10 認定製品を表します。
表 7.
Description
Conditions
Installation Classification per DIN VDE 0110
For Rated Mains Voltage ≤ 150 V rms
For Rated Mains Voltage ≤ 300 V rms
For Rated Mains Voltage ≤ 400 V rms
Climatic Classification
Pollution Degree per DIN VDE 0110, Table 1
Maximum Working Insulation Voltage
Input-to-Output Test Voltage, Method B1
Input-to-Output Test Voltage, Method A
After Environmental Tests Subgroup 1
After Input and/or Safety Test
Subgroup 2 and Subgroup 3
Highest Allowable Overvoltage
Safety-Limiting Values
Case Temperature
Side 1 Current
Side 2 Current
Insulation Resistance at TS
VIORM × 1.875 = VPR, 100% production test, tm = 1 sec, partial
discharge < 5 pC
VIORM × 1.6 = VPR, tm = 60 sec, partial discharge < 5 pC
Characteristic
Unit
VIORM
VPR
I to IV
I to III
I to II
40/105/21
2
560
1050
V peak
V peak
896
672
V peak
V peak
VTR
4000
V peak
TS
IS1
IS2
RS
150
265
335
>109
°C
mA
mA
Ω
VPR
VIORM × 1.2 = VPR, tm = 60 sec, partial discharge < 5 pC
Transient overvoltage, tTR = 10 seconds
Maximum value allowed in the event of a failure
(see Figure 4)
VIO = 500 V
350
推奨動作条件
300
表 8.
250
Parameter
Rating
Operating Temperature Range, TA
Supply Voltage Range, VDD1, VDD2 1
Input Signal Rise and Fall Time
−40°C to +105°C
3.0 V to 5.5 V
1.0 ms
SIDE #2
200
150
1
SIDE #1
100
50
0
0
50
100
150
CASE TEMPERATURE (°C)
200
06837-004
SAFETY-LIMITING CURRENT (mA)
Symbol
図 4.温度ディレーティング・カーブ、DIN V VDE V 0884-10 に
よる安全な規定値のケース温度に対する依存性
Rev. C
－ 11/21 －
すべての電圧はそれぞれのグラウンドを基準とします。 外部磁界耐性につ
いては、DC 精度と磁界耐性のセクションを参照してください。
ADuM3440/ADuM3441/ADuM3442
絶対最大定格
特に指定のない限り、周囲温度は 25°C です。
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
表 9.
Parameter
Rating
Storage Temperature Range (TST)
Ambient Operating Temperature Range (TA)
Supply Voltages (VDD1, VDD2) 1
Input Voltage (VIA, VIB, VIC, VID, VE1,VE2)1, 2
Output Voltage (VOA, VOB,VOC, VOD)1, 2
Average Output Current per Pin 3
Side 1 (IO1)
Side 2 (IO2)
Common-Mode Transients (CMH, CML) 4
−65°C to +150°C
−40°C to +105°C
−0.5 V to +7.0 V
−0.5 V to VDD1 + 0.5 V
−0.5 V to VDDO + 0.5 V
ESDの注意
−18 mA to +18 mA
−22 mA to + 22 mA
−100 kV/µs to
+100 kV/µs
1
すべての電圧はそれぞれのグラウンドを基準とします。
VDDI と VDDO は、それぞれチャンネルの入力側と出力側の電源電圧を表しま
す。 PC ボードのレイアウトのセクションを参照してください。
3
種々の温度に対する最大定格電流値については図 4 を参照してください。
4
絶縁障壁にまたがる同相モード過渡電圧を表します。 絶対最大定格を超え
る同相モード過渡電圧を加えると、ラッチアップまたは恒久的損傷が生ずる
ことがあります。
2
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知さ
れないまま放電することがあります。本製品は当社
独自の特許技術である ESD 保護回路を内蔵してはい
ますが、デバイスが高エネルギーの静電放電を被っ
た場合、損傷を生じる可能性があります。したがっ
て、性能劣化や機能低下を防止するため、ESD に対
する適切な予防措置を講じることをお勧めします。
表 10.最大連続動作電圧 1
Parameter
Max
Unit
Constraint
AC Voltage, Bipolar Waveform
AC Voltage, Unipolar Waveform
Basic Insulation
Reinforced Insulation
DC Voltage
Basic Insulation
Reinforced Insulation
565
V peak
50-year minimum lifetime
1131
560
V peak
V peak
Maximum approved working voltage per IEC 60950-1
Maximum approved working voltage per IEC 60950-1 and VDE V 0884-10
1131
560
V peak
V peak
Maximum approved working voltage per IEC 60950-1
Maximum approved working voltage per IEC 60950-1 and VDE V 0884-10
1
アイソレーション障壁に加わる連続電圧の大きさを意味します。詳細については、
絶縁寿命のセクションを参照してください。
表 11.真理値表(正論理)
VIX Input 1
VEX Input 2
VDDI State1 VDDO State1 VOX Output1 Notes
H
L
X
X
X
X
H or NC
H or NC
L
H or NC
L
X
Powered
Powered
Powered
Unpowered
Unpowered
Powered
Powered
Powered
Powered
Powered
Powered
Unpowered
H
L
Z
H
Outputs return to the input state within 1 µs of VDDI power restoration.
Z
Indeterminate Outputs return to the input state within 1 µs of VDDO power
restoration if VEX state is H or NC. Outputs return to high impedance
state within 8 ns of VDDO power restoration if VEX state is L.
1
VIX と VOX は、それぞれチャンネル(A、B、C、D)の入力信号と出力信号を表します。VEX は、VOX 出力と同じ側の出力イネーブル信号を表します。VDDI と VDDO は、そ
れぞれチャンネルの入力側と出力側の電源電圧を表します。
2
ノイズの多い環境では、VEX を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
Rev. C
－ 12/21 －
ADuM3440/ADuM3441/ADuM3442
ピン配置およびピン機能説明
VDD1 1
16 VDD2
GND1* 2
15 GND2*
VIA 3
ADuM3440
VIB 4
TOP VIEW
(Not to Scale)
VIC 5
14 VOA
13 VOB
12 VOC
VID 6
11 VOD
NC 7
10 VE2
GND1* 8
9
GND2*
06837-005
NC = NO CONNECT
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED AND CONNECTING BOTH TO
GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED AND
CONNECTING BOTH TO GND2 IS RECOMMENDED.
図 5.ADuM3440 のピン配置
表 12.ADuM3440 のピン機能説明
ピン番号
記号
説明
1
VDD1
アイソレータ・サイド 1 の電源電圧、3.0 V～ 5.5 V。
2、8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VIC
ロジック入力 C。
6
VID
ロジック入力 D。
7
NC
未接続。
9、15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA、VOB、
VOC、VOD の各出力がイネーブルされます。VE2 がロー・レベルのとき、VOA、VOB、VOC、VOD の各出力がディスエーブル
されます。ノイズの多い環境では、VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めし
ます。
11
VOD
ロジック出力 D。
12
VOC
ロジック出力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
16
VDD2
アイソレータ・サイド 2 の電源電圧、3.0 V～ 5.5 V。
Rev. C
－ 13/21 －
ADuM3440/ADuM3441/ADuM3442
VDD1 1
16 VDD2
15 GND2*
VIA 3
ADuM3441
VIB 4
TOP VIEW
(Not to Scale)
VIC 5
14 VOA
13 VOB
12 VOC
VOD 6
11 VID
VE1 7
10 VE2
GND1* 8
9
GND2*
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED AND CONNECTING BOTH TO
GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED AND
CONNECTING BOTH TO GND2 IS RECOMMENDED.
06837-006
GND1* 2
図 6.ADuM3441 のピン配置
表 13.ADuM3441 のピン機能説明
ピン番号 記号
説明
1
VDD1
アイソレータ・サイド 1 の電源電圧、3.0 V～ 5.5 V。
2、8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VIC
ロジック入力 C。
6
VOD
ロジック出力 D。
7
VE1
出力イネーブル 1。アクティブ・ハイ・レベルのロジック入力。VE1 がハイ・レベルまたは解放のとき、VOD 出力がイネーブル
されます。VE1 がロー・レベルのとき、VOD がディスエーブルされます。ノイズの多い環境では、VE1 を外部のロジック・ハ
イ・レベルまたはロー・レベルに接続することをお薦めします。
9、15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA、VOB、VOC の各
出力がイネーブルされます。VE2 がロー・レベルのとき、VOA、VOB、VOC の各出力がディスエーブルされます。ノイズの多い
環境では、VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
11
VID
ロジック入力 D。
12
VOC
ロジック出力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
16
VDD2
アイソレータ・サイド 1 の電源電圧、3.0 V～ 5.5 V。
Rev. C
－ 14/21 －
ADuM3440/ADuM3441/ADuM3442
VDD1 1
16 VDD2
15 GND2*
VIA 3
ADuM3442
VIB 4
TOP VIEW
(Not to Scale)
VOC 5
14 VOA
13 VOB
12 VIC
VOD 6
11 VID
VE1 7
10 VE2
GND1* 8
9
GND2*
*PIN 2 AND PIN 8 ARE INTERNALLY CONNECTED AND CONNECTING BOTH TO
GND1 IS RECOMMENDED. PIN 9 AND PIN 15 ARE INTERNALLY CONNECTED AND
CONNECTING BOTH TO GND2 IS RECOMMENDED.
06837-007
GND1* 2
図 7.ADuM3442 のピン配置
表 14.ADuM3442 のピン機能説明
ピン番号
記号
機能
1
VDD1
アイソレータ・サイド 1 の電源電圧、3.0 V～ 5.5 V。
2、8
GND1
グラウンド 1。アイソレータ・サイド 1 のグラウンド基準。
3
VIA
ロジック入力 A。
4
VIB
ロジック入力 B。
5
VOC
ロジック出力 C。
6
VOD
ロジック出力 D。
7
VE1
出力イネーブル 1。アクティブ・ハイ・レベルのロジック入力。VE1 がハイ・レベルまたは解放のとき、VOC と VOD の各出力が
イネーブルされます。VE1 がロー・レベルのとき、VOC と VOD の各出力がディスエーブルされます。ノイズの多い環境では、
VE1 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
9、15
GND2
グラウンド 2。アイソレータ・サイド 2 のグラウンド基準。
10
VE2
出力イネーブル 2。アクティブ・ハイ・レベルのロジック入力。VE2 がハイ・レベルまたは解放のとき、VOA と VOB の各出力が
イネーブルされます。VE2 がロー・レベルのとき、VOA と VOB の各出力がディスエーブルされます。ノイズの多い環境では、
VE2 を外部のロジック・ハイ・レベルまたはロー・レベルに接続することをお薦めします。
11
VID
ロジック入力 D。
12
VIC
ロジック入力 C。
13
VOB
ロジック出力 B。
14
VOA
ロジック出力 A。
16
VDD2
アイソレータ・サイド 2 の電源電圧、3.0 V～ 5.5 V。
Rev. C
－ 15/21 －
ADuM3440/ADuM3441/ADuM3442
140
30
120
25
100
CURRENT (mA)
35
20
5V
15
10
80
5V
60
40
3.3V
3.3V
20
0
0
50
100
DATA RATE (Mbps)
150
0
0
図 8.5 V および 3.3 V 動作でのデータレート対
チャンネル当たりの入力電源電流
50
100
DATA RATE (Mbps)
150
06837-011
5
06837-008
CURRENT/CHANNE L (mA)
代表的な性能特性
図 11.5 V および 3.3 V 動作でのデータレート対
ADuM3440 VDD1 電源電流(Typ)
14
50
45
12
10
35
CURRENT (mA)
CURRENT/CHANNEL (mA)
40
8
5V
6
30
5V
25
20
15
4
3.3V
3.3V
10
2
0
50
100
DATA RATE (Mbps)
150
0
06837-009
0
0
図 9.5 V および 3.3 V 動作でのデータレート(出力無負荷)対
チャンネルあたりの出力電源電流
50
100
DATA RATE (Mbps)
150
06837-012
5
図 12.5 V および 3.3 V 動作でのデータレート対
ADuM3440 VDD2 電源電流(Typ)
20
120
18
100
14
CURRENT (mA)
CURRENT/CHANNEL (mA)
16
12
5V
10
8
6
80
60
5V
40
3.3V
3.3V
4
20
0
50
100
DATA RATE (Mbps)
150
0
06837-010
0
0
図 10.5 V および 3.3 V 動作でのデータレート(15 pF 出力負荷)
対チャンネルあたりの出力電源電流
Rev. C
50
100
DATA RATE (Mbps)
図 13.5 V および 3.3 V 動作でのデータレート対
ADuM3441 VDD1 電源電流(Typ)
－ 16/21 －
150
06837-013
2
ADuM3440/ADuM3441/ADuM3442
90
70
80
60
70
CURRENT (mA)
40
5V
30
60
50
5V
40
30
20
3.3V
3.3V
20
10
10
0
50
100
DATA RATE (Mbps)
150
0
06837-014
0
0
図 14.5 V および 3.3 V 動作でのデータレート対
ADuM3441 VDD2 電源電流(Typ)
Rev. C
50
100
DATA RATE (Mbps)
図 15.5 V および 3.3 V 動作でのデータレート対
ADuM3442 の VDD1 または VDD2 電源電流(Typ)
－ 17/21 －
150
06837-015
CURRENT (mA)
50
ADuM3440/ADuM3441/ADuM3442
アプリケーション情報
システム・レベル ESDの考慮事項と強化
ADuM344xデジタル・アイソレータには、ロジック・インター
フェース用の外付けインターフェース回路は不要です。入力電
源ピンと出力電源ピンにはバイパス・コンデンサを接続するこ
とが推奨されます(図 16参照)。バイパス・コンデンサはVDD1 に
ついてはピン 1 とピン 2 の間に、VDD2 についてはピン 15 とピン
16 の間に、それぞれ接続するのが便利です。コンデンサの値は、
0.01μF～0.1μFとする必要があります。コンデンサピンと入力電
源ピンとの間の合計リード長は 20 mmを超えないようにします。
各パッケージ側のグラウンド対がパッケージのすぐ近くで接続
されていない限り、ピン 1 とピン 8 の間およびピン 9 とピン 16
の間でバイパスしてください。
システム・レベル ESD の信頼性 (たとえば IEC 61000-4-x)は、ア
プリケーションごとに大幅に変わるシステム・デザインに大き
く依存します。ADuM344x では、ESD 信頼性のシステム・デザ
インへの依存性を小さくするために多くの機能強化を行ってい
ます。この機能強化には次が含まれます。
VDD1
GND1
VIA
VIB
VIC/OC
VID/OD
VE1
GND1
VDD2
GND2
VOA
VOB
VOC/IC
VOD/ID
VE2
GND2
06837-017
PCボードのレイアウト
図 16.プリント回路ボードの推奨レイアウト
高い同相モード過渡電圧が発生するアプリケーションでは、ア
イソレーション障壁を通過するボード結合が最小になるように
注意する必要があります。さらに、如何なる結合もデバイス側
のすべてのピンで等しく発生するようにボード・レイアウトを
デザインする必要があります。この注意を怠ると、ピン間で発
生する電位差がデバイスの絶対最大定格を超えてしまい、ラッ
チアップまたは恒久的な損傷が発生することがあります。
伝搬遅延に関係するパラメータ
伝搬遅延時間は、ロジック信号がデバイスを通過するのに要す
る時間を表すパラメータです。ロジック・ロー・レベル出力へ
の伝搬遅延は、ロジック・ハイ・レベルへの伝搬遅延と異なる
ことがあります。
INPUT (VIx)
50%
tPHL
OUTPUT (VOx)
50%
06837-018
tPLH
図 17.伝搬遅延パラメータ
パルス幅歪みとはこれら 2 つの遅延時間の間の最大の差を意味
し、入力信号のタイミングが保存される精度を表します。
チャンネル間マッチングとは、1 つの ADuM344x デバイス内に
ある複数のチャンネル間の伝搬遅延差の最大値を意味します。

すべての入力/出力インターフェースへ ESD 保護セルを追
加。

ビア付きの太い並行ラインの使用による主要なメタル・パ
ターン抵抗を削減。

PMOS デバイスと NMOS デバイスとの間にガードおよびア
イソレーション技術を採用することにより、CMOS デバイ
スに固有な SCR 効果を削減。

メタル・パターンに 45° コーナーを採用することにより電
界集中領域を削減。

各電源ピンとそれぞれのグラウンドとの間の ESD クランプ
を大きくして、電源ピンの過電圧保護機能を強化。
ADuM344x ではシステム・レベル の ESD 信頼性を強化してい
ますが、強固なシステム・レベル・デザインの代わりになるも
のではありません。ボード・レイアウトとシステム・レベル・
デザインの推奨事項については、アプリケーション・ノート
AN-793 「 ESD/Latch-Up Considerations with iCoupler Isolation
Products」を参照してください。
DC精度と磁界耐性
アイソレータ入力での正および負のロジック変化により、狭い
パルス(1 ns)がトランスを経由してデコーダに送られます。デコ
ーダは双安定であるため、パルスによるセットまたはリセット
により入力ロジックの変化が表わされます。約 1 µs以上入力に
ロジック変化がない場合、正常な入力状態を表す周期的なリフ
レッシュ・パルスのセットを送信して、出力でのDCを正常に維
持します。デコーダが約 5μs間以上この内部パルスを受信しな
いと、入力側が電源オフであるか非動作状態にあると見なされ、
ウォッチドッグ・タイマ回路によりアイソレータ出力が強制的
にデフォルト状態(絶対最大定格のセクション参照)にされます。
ADuM344x の磁界耐性の限界は、トランスの受信側コイルに発
生する誘導電圧が十分大きくなり、デコーダをセットまたはリ
セットさせる誤動作が発生することで決まります。この状態が
発生する条件を以下の解析により求めます。ADuM344x の 3 V
動作は最も敏感な動作モードであるため、この条件について調
べます。
トランス出力でのパルスは 1.0 V 以上の振幅を持っています。デ
コーダは約 0.5 V の検出スレッショールドを持つので、誘導電
圧に対しては 0.5 V の余裕を持っています。
伝搬遅延スキューは、同じ条件で動作する複数の ADuM344x デ
バイス間での伝搬遅延差の最大値を表します。
Rev. C
－ 18/21 －
ADuM3440/ADuM3441/ADuM3442
受信側コイルへの誘導電圧は次式で与えられます。
1000
MAXIMUM ALLOWABLE CURRENT (kA)
n = 1、2、… 、N
V = (−dβ/dt)∑
ここで、
β は磁束密度 (gauss)。
N =受信側コイルの巻数
rn =受信側コイルの n 回目の半径(cm)
ADuM344x受信側コイルの形状が与えられ、かつ誘導電圧がデ
コーダにおける 0.5 V余裕の最大 50%であるという条件が与えら
れると、最大許容磁界は図 18のように計算されます。
MAXIMUM ALLOWABLE MAGNETIC FLUX
DENSITY (kgauss)
100
10
DISTANCE = 1m
100
10
DISTANCE = 100mm
1
DISTANCE = 5mm
0.1
0.01
1k
10k
100k
1M
10M
100M
MAGNETIC FIELD FREQUENCY (Hz)
06837-020
πrn2;
1
図 19.様々な電流値と ADuM344x までの距離に対する
最大許容電流
0.1
強い磁界と高周波が組合わさると、プリント回路ボードのパタ
ーンで形成されるループに十分大きな誤差電圧が誘導されて、
後段回路のスレッショールドがトリガされてしまうことに注意
が必要です。パターンのレイアウトでは、このようなことが発
生しないように注意する必要があります。
0.001
1k
10k
10M
1M
100k
MAGNETIC FIELD FREQUENCY (Hz)
100M
06837-019
0.01
消費電力
図 18.最大許容外部磁束密度
例えば、磁界周波数= 1 MHz で、最大許容磁界= 0.2 Kgauss の場
合、受信側コイルでの誘導電圧は 0.25 V になります。これは検
出スレッショールドの約 50%であるため、出力変化の誤動作は
ありません。同様に、仮にこのような条件が送信パルス内に存
在しても(さらに最悪ケースの極性であっても)、受信パルスが
1.0 V 以上から 0.75V へ小さくなるため、デコーダの検出スレッ
ショールド 0.5 V に対してなお余裕を持っています。
前述の磁束密度値は、ADuM344xトランスから与えられた距離
だけ離れた特定の電流値に対応します。図 19 に、周波数の関数
としての許容電流値を与えられた距離に対して示します。図か
ら読み取れるように、ADuM344xの耐性は極めて高く、影響を
受けるのは、高周波でかつデバイスに非常に近い極めて大きな
電流の場合に限られます。前述の 1 MHzの例では、部品動作に
影響を与えるためには、0.5 kAの電流をADuM344xから 5 mmの
距離まで近づける必要があります。
ADuM344x アイソレータ内にあるチャンネルの電源電流は、電
源電圧、チャンネルのデータレート、チャンネルの出力負荷の
関数になっています。
各入力チャンネルに対して、電源電流は次式で与えられます。
IDDI = IDDI (Q)
f ≤ 0.5 fr
IDDI = IDDI (D) × (2f − fr) + IDDI (Q)
f > 0.5 fr
各出力チャンネルに対して、電源電流は次式で与えられます。
IDDO = IDDO (Q)
f ≤ 0.5 fr
IDDO = (IDDO (D) + (0.5 × 10−3) × CL × VDDO) × (2f − fr) + IDDO (Q)
f > 0.5 fr
ここで、
IDDI(D)と IDDO(D)は、それぞれチャンネル当たりの入力ダイナミッ
ク電源電流と出力ダイナミック電源電流です(mA/Mbps)。
CL は出力負荷容量(pF)。
VDDO は出力電源電圧(V)。
f は入力ロジック信号周波数(MHz)、これは入力データレート
(Mbps)の 1/2 に一致します。
fr は入力ステージのリフレッシュ・レート(Mbps)。
IDDI(Q)と IDDO(Q)は、それぞれ指定された入力静止電源電流と出力
静止電源電流です(mA)。
VDD1 とVDD2 の電源電流を計算するために、VDD1 とVDD2 に対応す
るチャンネルの各入力と各出力の電源電流を計算して合計しま
す。図 8 と図 9に、無負荷状態の出力に対して、データレート
の関数としてのチャンネル当たりの電源電流を示します。図 10
に、15 pF負荷の出力に対して、データレートの関数としてのチ
ャンネル当たりの電源電流を示します。 図 11 ～ 図 15に、
ADuM3440/ADuM3441/ADuM3442 のチャンネル構成に対するデ
ータレートの関数としてのVDD1 とVDD2 の合計電源電流を示しま
す。
Rev. C
－ 19/21 －
ADuM3440/ADuM3441/ADuM3442
アナログ・デバイセズは、定格連続動作電圧より高い電圧レベル
を使った加速寿命テストを実施しています。複数の動作条件に対
する加速ファクタを求めました。これらのファクタを使うと、
実際の動作電圧での故障までの時間を計算することができます。
図 20に、バイポーラAC動作条件での 50 年のサービス寿命に対
するピーク電圧と最大CSA/VDE認定動作電圧を示します。多く
のケースで、実証された動作電圧は 50 年サービス寿命の電圧よ
り高くなっています。これらの高い動作電圧での動作は、ケー
スによって絶縁寿命を短くすることがあります。
図 21に示す電圧は、説明目的のためにのみ正弦波としています。
すなわち、0 Vとある規定値との間で変化する任意の電圧波形と
することができます。規定値は正または負となることができま
すが、電圧は 0 Vを通過することはできません。
ADuM344xの絶縁寿命は、アイソレーション障壁に加えられる
電圧波形のタイプに依存します。iCoupler絶縁構造の性能は、波
形がバイポーラAC、ユニポーラAC、DCのいずれであるかに応
じて、異なるレートで低下します。図 20、図 21、図 22に、こ
れらのアイソレーション電圧波形を示します。
バイポーラ AC 電圧は最も厳しい環境です。AC バイポーラ条件
での 50 年動作寿命の目標により、アナログ・デバイセズが推奨
する最大動作電圧が決定されています。
RATED PEAK VOLTAGE
06837-021
すべての絶縁構造は、十分長い時間電圧ストレスを受けるとブ
レークダウンします。絶縁性能の低下率は、絶縁に加えられる
電圧波形の特性に依存します。アナログ・デバイセズは、規制
当局が行うテストの他に、広範囲なセットの評価を実施して
ADuM344x の絶縁構造の寿命を測定しています。
ユニポーラACまたはDC電圧の場合、絶縁に加わるストレスは
大幅に少なくなります。このために、高い動作電圧での動作で
も 50 年の寿命を維持することができます。表 10に示す動作電
圧は、ユニポーラAC電圧またはユニポーラDC電圧のケースに
適合する場合、50 年最小寿命に適用することができます。図 21
または図 22に適合しない絶縁電圧波形は、バイポーラAC波形
として扱う必要があり、ピーク電圧は表 10に示す 50 年寿命電
圧値に制限する必要があります。
0V
図 20.バイポーラ AC 波形
RATED PEAK VOLTAGE
06837-022
絶縁寿命
0V
図 21.ユニポーラ AC 波形
06837-023
RATED PEAK VOLTAGE
0V
図 22.DC 波形
Rev. C
－ 20/21 －
ADuM3440/ADuM3441/ADuM3442
外形寸法
10.50 (0.4134)
10.10 (0.3976)
9
16
7.60 (0.2992)
7.40 (0.2913)
10.65 (0.4193)
10.00 (0.3937)
8
1.27 (0.0500)
BSC
0.30 (0.0118)
0.10 (0.0039)
COPLANARITY
0.10
0.75 (0.0295)
0.25 (0.0098)
2.65 (0.1043)
2.35 (0.0925)
SEATING
PLANE
0.51 (0.0201)
0.31 (0.0122)
45°
8°
0°
1.27 (0.0500)
0.40 (0.0157)
0.33 (0.0130)
0.20 (0.0079)
COMPLIANT TO JEDEC STANDARDS MS-013- AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
032707-B
1
図 23.16 ピン標準スモール・アウトライン・パッケージ[SOIC_W]
ワイドボディ(RW-16)
寸法: mm (インチ)
オーダー・ガイド
Model
Number of
Inputs,
VDD1 Side
Number of
Inputs,
VDD2 Side
Maximum
Data Rate
(Mbps)
Maximum
Propagation
Delay, 5 V (ns)
Maximum
Pulse Width
Distortion (ns)
Temperature
Range
Package
Description
Package
Option
ADuM3440CRWZ 1 , 2
ADuM3441CRWZ1, 2
ADuM3442CRWZ1, 2
4
3
2
0
1
2
150
150
150
32
32
32
2
2
2
−40°C to +105°C
−40°C to +105°C
−40°C to +105°C
16-Lead SOIC_W
16-Lead SOIC_W
16-Lead SOIC_W
RW-16
RW-16
RW-16
1
2
テープとリールを提供しています。 "-RL"サフィックスを追加すると、13 インチ(1,000 個)のテープおよびリール・オプションが指定されます。
Z = RoHS 準拠製品。
Rev. C
－ 21/21 －