The World Leader in High Performance Signal Processing Solutions FPGA時代の 高速データ・コンバータの クロッキング アナログ・デバイセズ株式会社 アナログ・デバイセズ株式会社 石井 聡 アジェンダ ミックスド・シグナルのクロッキングの問題点 クロック・ジッタの考え方と時間ドメインと周波数ドメイン ミックスド・シグナルでのシステム・クロッキングに対する適 切な設計アプローチ 2 Analog Devices Proprietary Information © 1. イントロダクション 3 ちょっと前までの論理回路同期クロッキングの概念 内蔵クロックバッファ、CTS（Clock Tree Synthesis）などを利用して、クロックが 同期していればよかった F/F間はセットアップ・ホールドが満足 していればよかった setup DATA hold CLK 同期CLKライン 4 Analog Devices Proprietary Information © 近年の論理回路クロッキング問題点 クロック速度が高速になってきたので、いままで無視できてい たクロック・ジッタが無視できなくなってきた！ タイミング予測のうえでクロックの不確定性（pk – pkジッ タ）が問題になってきている DATA setup hold CLK ジッタ量は上下で同じとしてある DATA setup CLK 5 Analog Devices Proprietary Information © hold 近年のミックスド・シグナルのクロッキングとデー タ変換の問題点 取り扱うアナログ周波数が広帯域化（Wideband）、 高周波 化（High Frequency）している ADCを駆動するクロックのジッタ（純度の低さ）によりADC のSNR（ダイナミック・レンジ）が低下してしまう！ 論理回路を動作させるに十分なジッタ量よりもさらにシビア な（高純度）な低ジッタのクロックが必要 6 Analog Devices Proprietary Information © 2. クロック・ジッタ（時間軸）と SSBノイズ（周波数軸） とを比較してみる 7 現代の高速クロッキングを実現するPLL（Phase Locked Loop）システム たとえば R=4 R = 4より PFD = 5MHz 位相 比較器 （PFD） 125MHzを中心として5MHzステップを考える チャージ ポンプ ループ・ フィルタ VCO （電圧制御 発振器） ここはVCOを 制御する電圧 N = 25 PFD = 5MHz 125MHz 1/N 分周器 1/R 分周器 基準周波数 fR入力 8 たとえば N = 25 120 MHz N = 24 130 MHz N = 26 PLL IC 内部 PFD = 5MHz たとえば fR = 20MHz クロック出力 Analog Devices Proprietary Information © 125MHz N = 25 クロック・ジッタが生じるしくみ PLLシステムで発生する位相ノイズ（Phase PFDと チャージ ポンプ ループ・ フィルタ VCO制御電圧が ノイズで変調される ここで位相比較 ノイズが発生する Noise） ジッタが 発生する コンパレータ・論理ゲートのスレッショルド付近でスレッ ショルド・レベルに影響を与えるサーマル・ノイズ（熱雑音、 Johnson Noise） サーマル・ノイズにより スレッショルドが変化する 9 Analog Devices Proprietary Information © クロック・ジッタの時間ドメインと周波数ドメイン の相互関係（Periodic Jitter時間波形） クロック1周期の時間 1UI = 5ns （200MHz） Periodicジッタ（サイン波）の ジッタ位相変動（100us, 10kHz） 𝑠 𝑡 = sin(𝜔𝑡 + 𝑑 sin 𝑝𝑡) 𝑑 = sin 𝜔𝑡 + sin(𝜔𝑡 + 𝑝𝑡) − sin(𝜔𝑡 − 𝑝𝑡) 2 d = 0.01radとしてみる 0.01rad = 16ps P-P @200MHz 式変形は6節で示す 𝑑は位相変移（rad, 上記では0.01rad） 𝜔はクロックの角周波数（rad/sec, 上記では2𝜋 ×200MHz [rad/sec]） 𝑝はジッタ変動の角周波数（rad/sec, 上記では2𝜋 ×10kHz [rad/sec]） 10 Periodicジッタからrandomジッタ＆トータルジッタに話をすすめていく クロック・ジッタの時間ドメインと周波数ドメイン の相互関係（Periodic Jitterスペクトル） CN比 (Carrier Noise) 46dBc d = 0.01rad 𝑑 ∆= 𝟐𝟎 log = 𝟐𝟎 log 𝟎. 𝟎𝟎𝟓 2 = -46 dB 10kHz SSB (Single Side Band) ノイズという 𝑑 𝑠 𝑡 = sin 𝜔𝑡 + sin(𝜔𝑡 + 𝑝𝑡) − sin(𝜔𝑡 − 𝑝𝑡) 2 11 Analog Devices Proprietary Information © クロック・ジッタの時間ドメインと周波数ドメイン の相互関係（Periodic JitterからRandom & Total Jitterへ） ジッタ位相変動周期を 個別サイン波の集合体として 考えれば、各サイン波が サイドバンドとしてスペクトル上 に出ていることになる ※ただしそれぞれ相関が無い のでRoot Sum Squareで計算 （3節であらためて説明） 𝑠 𝑡 = sin(𝜔𝑡 + 𝑑1 sin 𝑝1 𝑡 + 𝑑2 sin 𝑝2 𝑡 + ⋯ + 𝑑𝑛 sin 𝑝𝑛 𝑡) 12 Analog Devices Proprietary Information © クロック分周とジッタとSSBノイズ クロックを2分周すればSSBノイズは1/2（－6dB）になる 実際のジッタ量自体は変わらないが 1周期におけるジッタ占有率が減る ジッタ量は上下で同じ 13 CN比 －76dBc/Hz CN比 －82dBc/Hz ADF4360-2で2000MHzを発生 ADF4360-2で2000MHzを発生 させ1/2して1000MHzを出力 Analog Devices Proprietary Information © 3. 周波数ドメインから トータル時間ジッタを求める 「目的は時間ジッタを知りたい」 14 周波数ドメインからTotal Jitter (rms)を求める ① 1HzあたりのCN比 －94.11dBc/Hz Δf = 10kHz ① ノーマルマーカをセンターにもってくる ② デルタマーカ（ピークからのdBc; dB Carrier比） に切り替え ③ノイズマーカ（1Hzあたりのノイズ電力）に切り替え ④これで各点を測定 15 Analog Devices Proprietary Information © 周波数ドメインからTotal Jitter (rms)を求める ② AN = ゾーンNの位相ノイズvsキャリア比(CN比)の積分値dBc （ANの求め方は次のスライド） ゾーンNでのrms位相ノイズ𝑷𝑵 (rad) ＝ 𝟐 × 𝟏𝟎 𝑨𝑵 𝟏𝟎 （ジッタのDSB相関係数の関係でさらに× 𝟏~ × 𝟐の不確定性あり） 位相 ノイズ (dBc/Hz) ゾーンNでのrms時間ジッタ𝒕𝑱𝑵 (rad) （不確定性については同上） Total Jitter (rms) = A1 10k 100k 1M A4 10M 100M 周波数オフセット (Hz) 16 𝟐 × 𝟏𝟎 𝑨𝑵 𝟏𝟎 𝒕𝟐𝑱𝟏 + 𝒕𝟐𝑱𝟐 + 𝒕𝟐𝑱𝟑 + 𝒕𝟐𝑱𝟒 A2 A3 𝟏 ＝ 𝟐𝝅𝒇𝒐 Analog Devices Proprietary Information © スペアナのノイズ・ フロアは充分に低くし できるだけ広帯域で 観測する。 積分値が飽和する あたりか、ノイズ フロアで積分を 1G 打ち切る（しかない） 周波数ドメインからTotal Jitter (rms)を求める ③ 𝑃(𝑘) 𝐴𝑁 = 10 log( 𝑘 10 (kはエリアN内の測定ポイント数) 10 ) + 10 log(測定スパン[Hz]) もしくは簡略的に（エリアA1であれば） 位相 ノイズ (dBc/Hz) 𝐴1 = 10 log((100k − 10k) × 𝑃 @10𝑘 10 10 + 2 𝑃 @100𝑘 10 10 ) A1 A2 A3 10k 100k 1M A4 10M 100M 周波数オフセット (Hz) 17 Analog Devices Proprietary Information © スペアナのノイズ・ フロアは充分に低くし できるだけ広帯域で 観測する。 積分値が飽和する あたりか、ノイズ フロアで積分を 1G 打ち切る（しかない） 時間ジッタを直接測定するシステムの例 DSA70000シリーズMSO でジッタ解析しヒストグラムを表示 ジッタ解析のできる DSA70000シリーズMSO Tektronix様ご提供 18 Analog Devices Proprietary Information © 得られた答えはrms値。ではピークは？ トータルジッタとしてはランダムな波形なので 正弦波のようにPK = √2 rmsにはならない ガウス分布とすると PK = 6 rms程度まで考 慮する ジッタ自体も（回路内部で自然に）帯域制限さ れているので、この程度まで考慮すれば一般 的には問題ない 19 Analog Devices Proprietary Information © 4. AD変換におけるジッタの影響 20 AD変換におけるジッタの影響 ① 本来精度はSNR（信号対ノイズ比）で決まるが・・・ サンプリング･タイ ミング誤差が電圧 誤差になる サンプリング・クロック 時間ジッタ トラック モード 21 ホールド モード ADC へのサンプリング・クロック AD変換におけるジッタの影響 ② Analog Devices 130 ADC 0.125 ps 0.25 ps 0.5 ps 1 ps 2 ps 110 100 90 SNR = 20×log 10 1 2p f t j Analog Input Sampling Clock 16 BITS 14 BITS 80 12 BITS 70 10 BITS 60 ENOB （有効ビット数） クロック・ジッタ = t j (rms) 120 SNR （dB） Digital Output SNR tj = 2ps rms fin = 50MHz で64dB ＝10bit程度 50 40 30 1 10 100 アナログ信号入力周波数（MHz) 1000 高速・高精度サンプリング実現には非常に低ジッタのクロックが必要 22 Analog Devices Proprietary Information © ADIsimADCを利用したFFTシミュレーション （ジッタ・フリーの条件） SNR = 73.56 dB アナログ・デバイセズの サイトで検索！ 23 Analog Devices Proprietary Information © ADIsimADCを利用したFFTシミュレーション （ジッタ = 2ps rms） SNR = 60.27 dB 24 Analog Devices Proprietary Information © ミックスド・シグナル・アプリケーションの一例 高速ダウン・サンプリングはジッタに厳しい！ 14bit 250Msps ADC AD9642 fs/2 BPFした信号 185MHz 15MHz ナイキスト 周波数 範囲 ENOB = 11.3bit f tj (rms) = 1.5ps でENOB 9ビット 程度！ fs ENOB = 10.5bit ダウン・サンプリング fs/2 ENOB = 9.7bit f fs 15MHz 実際はデジタル・フィルタで 改善はされるが・・・ 25 D/Sでも規定 している fin = 185MHz イメージが15MHz ENOB = 8.8bit 5. アナログ・デバイセズのクロック・ ソリューション 26 AD9523-1 14 出力デュアルPLL クロック・ジェネレータ PLL1はジッタ・クリー ナ PLL2で実周波数生成 s以下のジッタ （ @122.88MHz） HSTL/LVPECL/LVDS/ CMOS 2選択入力 自動スイッチ・オーバ 自動ホールド・オーバ シリアル・ポートで設定 EEPROM内蔵 27 ここのOSCは VCXO（水晶振動子） AD9523-1 用途: 高速ADCやDACのクロッキング LTEやマルチキャリアGSM基地局 無線や光通信インフラ SONET, 10Gig Ether, 10G Fibre Channel Analog Devices Proprietary Information © AD9548 DDSベース ネットワーク（網同期） クロック・ジェネレータ／シンクロナイザ AD9548 28 参照周波数入力は1Hzから750MHz 最大出力周波数は450MHz インテジャー30bit、フラクショナル10bitの分周器 4入力/ 4出力あり。シングル・エンド・差動いずれか設定 可能 Analog Devices Proprietary Information © ADF4351 VCO内蔵広帯域PLLシンセサイザ 出力周波数範囲 35MHz～ 4400MHz フラクショナルN、インテ ジャーNの分周器両方を内 蔵 低位相ノイズのVCO内蔵 1/2/4/8/16/32/64分周出力を プログラムで設定可能 ジッタ 0.3ps rms (typ) 3線シリアル・インターフ ェース 29 Analog Devices Proprietary Information © ADF4351 ジッタ解析機能もある設計ツールADIsimCLK 【AD9511でシミュレーションしてみた例】 OUT0: Frequency: 250.000MHz Broadband Timing Jitter = 238fs rms SNR = 76.49dB ENOB = 12.75bits at IF Freq = 100MHz Integrated Phase Noise from 100kHz to 1.25MHz Timing Jitter = 14.5fs rms Phase Jitter EVM = 0.0023 %rms Phase Jitter = 0.001 degrees rms Vs = 3.3V 0.1nF LVPECL Parallel T ransmission Driver Line Zo = 100 ohms 100 0.1nF 200 200 SNR from Jitter OUT0 Output Waveform /OUT 0 4.0 -115 110 -120 SNR (dB) Voltage (V) 3.5 3.0 2.5 2.0 1.5 90 80 500.0m 60 0 50 0 30 100 70 1.0 1 2 3 4 5 6 7 8 9 10 Time (ns) OUT0 Phase Noise 120 Phase Noise (dBc/Hz) OUT 0 1M 10M 100M 1G IF Frequency (Hz) -125 -130 -135 -140 -145 -150 -155 -160 100 Analog Devices Proprietary Information © 1k 10k 100k 1M 10M 100M 1G Frequency (Hz) ソフトウエア無線（SDR）システムの応用例 IQ MOD 400 – 6000MHz 1000Mbps TX Path 16 DAC GAIN段 500MHz DDR FMC Connector 2 50MHz Ref Clk LVDS 1ペア AD9548 Clk Gen と 同期 SPI Input: 1 Hz - 750MHz AD9523-1 SPI ADF4351 PLL周波数 SPI シンセサイザ Clk分配 Output: 1 – 1000MHz PLL周波数 SPI シンセサイザ Output: 35 - 4400MHz Slave Clk In Sync In 2 AD-FMCCOMMS1-EBZ 14 ADC VGA 250MSPS RX Path 125MHz DDR 31 IQ DEMOD 400 – 6000MHz 6. 理論式導出の補足 32 時間ジッタとSSBノイズの式の導出過程 𝑠 𝑡 = sin(𝜔𝑡 + 𝑑 sin 𝑝𝑡) = sin 𝜔𝑡 ∙ cos 𝑑 sin 𝑝𝑡 + cos(𝜔𝑡) ∙ sin(𝑑 sin 𝑝𝑡) ここで 𝜔 はクロックの角周波数、𝑑はperiodicジッタ位相変位、 𝑝はperiodicジッタ位相変動周波数 ここで 𝑑 sin 𝑝𝑡 ≪ 1 なら 𝑠(𝑡) = sin 𝜔𝑡 + cos(𝜔𝑡) ∙ 𝑑sin 𝑝𝑡 𝑑 = sin 𝜔𝑡 + sin(𝜔𝑡 + 𝑝𝑡) − sin(𝜔𝑡 − 𝑝𝑡) 2 キャリア 上側側波帯（USB）成分 下側側波帯（LSB）成分 𝑑の単位はradian。𝑇𝑗𝑝𝑘 （peak値）との関係は 𝑇𝑗𝑝𝑘 33 𝑑 𝑑 = = 𝜔 2𝜋𝑓 Analog Devices Proprietary Information © 時間ジッタとSSBノイズの式（帯域をもった信号に拡張 すると） 𝑠 𝑡 = sin(𝜔𝑡 + 𝑑 sin 𝑝𝑡) の式を複数のジッタ位相変動周波数 𝑝𝑛 に拡張すれば 𝑠 𝑡 = sin(𝜔𝑡 + 𝑑𝑛 sin 𝑝𝑛 𝑡) 𝑛 となる。前のスライドと同じように式変形していけば 𝑠 𝑡 = sin(𝜔𝑡) 𝑑𝑛 + sin 𝜔𝑡 + 𝑝𝑛 𝑡 − sin(𝜔𝑡 − 𝑝𝑛 𝑡) 2 𝑛 複数の位相ジッタの変動周波数 𝑝𝑛 ごとにUSB, LSBのスペクトルが得られる。 このように任意の𝑑𝑛 , 𝑝𝑛 に拡張すれば、任意のジッタ（ランダムジッタも）を式で表現でき、 そのスペクトル（SSBノイズ）との関連も理解できる。 なおこの式ではスライド16の「ジッタの相関係数の関係でさらに× 1~ × 2の不確定性」 については、「相関係数 = 1」になるので、時間ジッタ量は× 2の大きさになる。 34 Analog Devices Proprietary Information © 7. まとめと参考文献 35 まとめ クロック・ジッタでミックスド・システムの性能が低下 時間軸と周波数軸のそれぞれの波形の関係を理解し、適切に ジッタ量をもとめる ジッタ量とアナログ周波数、ADCのSNRを事前に評価する 36 Analog Devices Proprietary Information © 参考文献 ミックスド・シグナル・システムのクロック・ジッタに関する Analog Devicesの文献 AN-756 : サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 AN-741 : 位相ノイズの知られざる特性 AN-1067 : 位相ノイズとジッタの電力スペクトル密度：理論、データ解析、実験結 果 最新の位相ノイズの測定器・測定方法 37 RFワールド No. 18 「新コンセプト測定器の技術フィーチャー」, CQ出版社 Analog Devices Proprietary Information ©