3mW、100kSPS、6ピンSOT-23 パッケージの16ビットADC AD7680 機能ブロック図 特長 高速スループット・レート：100kSPS VDD仕様：2.5∼5.5V 低消費電力 3mW（typ）＠100kSPS、2.5V 3.9mW（typ）＠100kSPS、3V 16.7mW（typ）＠100kSPS、5V 広入力帯域幅 10kHzの入力周波数で86dB SNR シリアル・クロック速度による柔軟なパワー・マネジメント パイプライン遅延なし 高速シリアル・インターフェース SPI®/QSPITM/マイクロワイヤ/DSP互換 スタンバイ・モード：0.5µA（max） 6ピンSOT-23および8ピンMSOPパッケージ アプリケーション V DD V IN SCLK コントロール・ ロジック SDATA CS GND 図1 MSOP/SOT-23パッケージの16ビットPulSAR ADC タイプ／kSPS 100kSPS 250kSPS 500kSPS 真の差動 疑似差動 ユニポーラ AD7684 AD7683 AD7680 AD7687 AD7685 AD7688 AD7686 概要 製品のハイライト AD7680 は、低消費電力の高速 16 ビット逐次比較型（ SAR ） A/D コンバータ（ADC ）です。2.5 ∼5.5V の単電源で動作し、 最高100kSPSのスループット・レートが可能です。7MHzを超 1. SOT-23パッケージを採用した初の16ビットADC える入力周波数を処理できるローノイズで広帯域幅のトラッ ク＆ホールド・アンプを内蔵しています。 ___ CS とシリアル・クロックを使用して変換プロセスとデータ・ アクイジションを制御するため、マイクロプロセッサや DSPと ___ のインターフェースが可能です。入力信号はCSの立下がりエッ ジでサンプリングし、変換もこの時点で開始します。デバイス にともなうパイプライン遅延はありません。 高度な設計技法を使用した AD7680 は、高いスループット・ レートできわめて低い消費電力を実現します。リファレンスを VDDから内部的に得るため、ADCへのダイナミック入力レンジ が最大になります。AD7680のアナログ入力レンジは0V∼VDD です。変換レートは、SCLK周波数によって決定されます。 REV. 0 アナログ・デバイセズ株式会社 03643-0-001 AD7680 表1. バッテリ駆動のシステム： 携帯情報端末（PDA） 医療機器 移動体通信 計測機器と制御システム リモート・データ・アクイジション・システム 高速モデム 光センサー 16ビット 逐次比較型ADC T/H 2. 低消費電力で高いスループットを実現。 3. シリアル・クロック速度による柔軟なパワー・マネジメン ト。変換レートはシリアル・クロックによって決定される ため、シリアル・クロックの速度を上げれば変換時間を短 縮できます。このため、変換していないときにパワーダウ ン・モードにすれば、平均消費電力を低減できます。また、 低スループット・レートで電力効率を最大にするシャット ダウン・モードもあります。シャットダウン時の消費電力 は0.5µA（max）です。 4. リファレンスは電源から取ります。 5. パイプライン遅延なし。 ___ AD7680は標準の逐次比較型ADCで、CS 入力とワンショット変 換制御によってサンプリングのタイミングを正しく制御します。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。 © 2004 Analog Devices, Inc. All rights reserved. 本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03（5402）8200 大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06（6350）6868（代） AD7680 目次 デジタル入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 動作モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 通常動作モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 パワーダウン・モード. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 消費電力対スループット・レート . . . . . . . . . . . . . . . . . . . . . . . . 16 シリアル・インターフェース . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 AD7680とADSP-218xの接続 . . . . . . . . . . . . . . . . . . . . . . . . . . 18 アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 グラウンディングとレイアウト. . . . . . . . . . . . . . . . . . . . . . . 19 AD7680の性能評価 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 オーダー・ガイド. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 タイミング仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 回路情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 コンバータの動作. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 アナログ入力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 ADCの伝達関数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 代表的な接続図. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 改訂履歴 リビジョン0：初版 ―2― REV. 0 AD7680 仕様1 表2. 特に指定のない限り、VDD＝4.5∼5.5V、fSCLK＝2.5MHz、fSAMPLE＝100kSPS、TA＝TMIN∼TMAX パラメータ 動的性能 信号／ノイズ＋歪み（SINAD）2 S/N比（SNR）2 全高調波歪み（THD）2 ピーク高調波またはスプリアス・ノイズ （SFDR）2 相互変調歪み（IMD）2 2次項 3次項 アパーチャ遅延 アパーチャ・ジッタ フルパワー帯域幅 A、Bバージョン1 単位 83 85 84 86 −97 −95 dB（min） dB（typ） dB（min） dB（typ） dB（typ） dB（typ） −94 −100 20 30 8 2.2 dB（typ） dB（typ） ns（max） ps（typ） MHz（typ） MHz（typ） 15 ±4 ±1.68 ±0.038 LSB（typ） mV（max） %FS（max） テスト条件／備考 fIN＝10kHzの正弦波 @−3dB @−0.1 dB DC精度 ノー・ミスコード 積分非直線性2 オフセット誤差2 ゲイン誤差2 アナログ入力 入力電圧範囲 DCリーク電流 入力容量 ロジック入力 ハイレベル入力電圧（VINH） ローレベル入力電圧（VINL） 入力電流（IIN） 入力容量（CIN ）2、3 ロジック出力 ハイレベル出力電圧（VOH） ローレベル出力電圧（VOL） フローティング状態リーク電流 フローティング状態出力容量2、3 出力コーディング 変換レート 変換時間 0∼VDD ±0.3 ビット（typ） 30 V µA（max） pF（typ） 2.8 0.4 ±0.3 10 V（min） V（max） µA（max） pF（max） VDD−0.2 0.4 ±0.3 10 V（min） V（max） µA（max） pF（max） ISOURCE＝200 µA ISINK＝200 µA ストレート・バイナリ 8 9.6 1.5 400 100 µs（max） µs（max） µs（max） ns（max） kSPS VDD IDD 4.5/5.5 V（min） ／V（max） 通常動作モード（静止時） 通常動作モード（動作時） フル・パワーダウン・モード 消費電力4 通常動作モード（動作時） フル・パワーダウン 5.2 4.8 0.5 mA（max） mA（max） µA（max） 26.4 2.75 mW（max） µW（max） トラック＆ホールド・アクイジション 時間 スループット・レート 標準で10nA、VIN＝0VまたはVDD SCLK＝2.5MHzで20 SCLKサイクル SCLK＝2.5MHzで24 SCLKサイクル 正弦波入力≦10kHz 「シリアル・インターフェース」を参照 電源条件 1 2 3 4 温度範囲（Bバージョン）：−40∼＋85℃ 「用語の説明」を参照。 量産開始時にサンプル・テストにより適合性を保証。 「消費電力対スループット・レート」を参照。 REV. 0 ―3― デジタルI/P＝0VまたはVDD SCLKオンまたはオフ。VDD＝5.5V fSAMPLE＝100kSPS。VDD＝5.5V；3.3mA（typ） SCLKオンまたはオフ。VDD＝5.5V VDD＝5.5V fSAMPLE＝100kSPS AD7680 仕様1 表3. 特に指定のない限り、VDD＝2.5∼4.096V、fSCLK＝2.5MHz、fSAMPLE＝100kSPS、TA＝TMIN∼TMAX パラメータ 動的性能 信号／ノイズ＋歪み（SINAD）2 S/N比（SNR）2 全高調波歪み（THD）2 ピーク高調波またはスプリアス・ノイズ （SFDR）2 相互変調歪み（IMD）2 2次項 3次項 アパーチャ遅延 アパーチャ・ジッタ フルパワー帯域幅 Aバージョン1 Bバージョン1 単位 83 82 86 84 83 86 −98 −95 83 82 86 84 83 86 −98 −99 dB（min） dB（min） dB（typ） dB（min） dB（min） dB（typ） dB（typ） dB（typ） −94 −100 −94 −100 20 30 7 5 2 1.6 10 30 7 5 2 1.6 dB（typ） dB（typ） ns（max） ps（typ） MHz（typ） MHz（typ） MHz（typ） MHz（typ） 14 ±3.5 ±3 ±1.25 ±1.098 ±0.038 15 ±3.5 ±3 ±1.25 ±1.098 ±0.038 ビット（min） LSB（max） LSB（max） mV（max） mV（max） %FS（max） 0∼VDD ±0.3 30 0∼VDD ±0.3 30 V µA（max） pF（typ） 2.4 0.4 ±0.3 10 2.4 0.4 ±0.3 10 V（min） V（max） µA（max） pF（max） VDD−0.2 0.4 ±0.3 10 VDD−0.2 0.4 ±0.3 10 V（min） V（max） µA（max） pF（max） ISOURCE＝200 µA ISINK＝200 µA µs（max） µs（max） µs（max） ns（max） kSPS SCLK＝2.5MHzで20 SCLKサイクル SCLK＝2.5MHzで24 SCLKサイクル テスト条件／備考 fIN＝10kHzの正弦波 VDD＝4.096V VDD＝2.5∼3.6V VDD＝4.096V VDD＝2.5∼3.6V @−3dB；VDD＝4.096V @−3dB；VDD＝2.5∼3.6V @−0.1dB；VDD＝4.096V @−0.1dB；VDD＝2.5∼3.6V DC精度 ノー・ミスコード 積分非直線性2 オフセット誤差2 ゲイン誤差2 アナログ入力 入力電圧範囲 DCリーク電流 入力容量 ロジック入力 ハイレベル電圧（VINH） ローレベル電圧（VINL） 入力電流（IIN） 入力容量（CIN ）2、3 ロジック出力 ハイレベル電圧（VOH） ローレベル電圧（VOL） フローティング状態リーク電流 フローティング状態出力容量2、3 出力コーディング 変換レート 変換時間 トラック＆ホールド・アクイジション 時間 スループット・レート VDD＝4.096V VDD＝2.5∼3.6V VDD＝4.096V VDD＝2.5∼3.6V 標準で10nA、VIN＝0VまたはVDD ストレート・バイナリ 8 9.6 1.5 400 100 8 9.6 1.5 400 100 ―4― フルスケール・ステップ入力 正弦波入力≦10kHz 「シリアル・インターフェース」を参照 REV. 0 AD7680 Aバージョン1 Bバージョン1 単位 2.5/4.096 2.5/4.096 V（min） ／ （max） 通常動作モード（静止時） 2.8 2.8 mA（max） 通常動作モード（動作時） 2 2.6 2 2.6 mA（max） mA（max） 1.9 1.9 mA（max） 0.3 0.3 µA（max） デジタルI/P＝0VまたはVDD SCLKオンまたはオフ、 VDD＝4.096V SCLKオンまたはオフ、VDD＝3.6V fSAMPLE＝100kSPS； VDD＝4.096V；1.75mA（typ） fSAMPLE＝100kSPS； VDD＝3.6V；1.29mA（typ） SCLKオンまたはオフ 10.65 6.84 3 1.23 1.08 10.65 6.84 3 1.23 1.08 mW（max） mW（max） mW（typ） µW（max） µW（max） fSAMPLE＝100kSPS；VDD＝4.096V fSAMPLE＝100kSPS；VDD＝3.6V VDD＝2.5V VDD＝4.096V VDD＝3.6V パラメータ テスト条件／備考 電源条件 VDD IDD フル・パワーダウン・モード 消費電力4 通常動作モード（動作時） フル・パワーダウン 1 2 3 4 温度範囲（A、Bバージョン）：−40∼＋85℃ 「用語の説明」を参照。 量産開始時にサンプル・テストにより適合性を保証。 「消費電力対スループット・レート」を参照。 REV. 0 ―5― AD7680 タイミング仕様1 表4. 特に指定のない限り、VDD＝2.5∼5.5V、TA＝TMIN∼TMAX パラメータ TMIN、TMAXでの限界値 3V 5V 単位 fSCLK2 250 2.5 20×tSCLK 100 10 10 48 120 0.4 tSCLK 0.4 tSCLK 10 45 1 kHz（min） MHz（max） min ns（min） ns（min） ns（min） ns（max） ns（max） ns（min） ns（min） ns（min） ns（max） µs（typ） tCONVERT tQUIET t1 t2 t33 t43 t5 t6 t7 t84 tPOWER-UP5 2 3 4 5 バスの開放から次の変換開始までに必要な最小静止時間 ___ 最小のCSパルス幅 ___ CSからSCLKまでのセットアップ・タイム ___ CSからSDATAのスリーステートがディスエーブルになるまでの遅延 SCLK立下がりエッジ後のデータ・アクセス時間 SCLKロー・パルス幅 SCLKハイ・パルス幅 SCLKからデータ有効までのホールド・タイム SCLK立下がりエッジからSDATAハイ・インピーダンス フル・パワーダウンからのパワーアップ時間 量産開始時にサンプル・テストにより適合性を保証。すべての入力信号は、tr＝tf＝5ns（VDDの10∼90％）で仕様規定され、1.6Vの電圧レベルからタイミングをとります。 SCLK入力のマーク／スペース比は40/60∼60/40です。 図2の負荷回路で測定。出力が0.8Vまたは2.0Vを超えるのに必要な時間。 t8は、図2の回路に負荷を与えたとき、データ出力が0.5V変化するのに要する時間の測定値から導出します。この値は50pFコンデンサの充／放電の影響を受けない値として推 測されているため、タイミング仕様で使用する時間（t8）はデバイスの真の開放時間であり、バスの負荷容量とは無関係です。 「消費電力対スループット・レート」を参照。 200µA IOL 出力ピンへ 1.6V CL 50pF 200µA 図2. IOH 03643-0-002 1 250 2.5 20×tSCLK 100 10 10 35 80 0.4 tSCLK 0.4 tSCLK 10 35 1 説明 デジタル出力タイミング仕様の負荷回路 ―6― REV. 0 AD7680 絶対最大定格 表5. 特に指定のない限り、TA＝25℃ パラメータ 定格値 GNDに対するVDD GNDに対するアナログ入力電圧 GNDに対するデジタル入力電圧 GNDに対するデジタル出力電圧 −0.3∼＋7V −0.3V∼VDD＋0.3V −0.3∼＋7V −0.3V∼VDD＋0.3V ±10mA 電源以外のピンへの入力電流1 動作温度範囲 商用（Bバージョン） 保存温度範囲 ジャンクション温度 SOT-23パッケージ、消費電力 θJA熱抵抗 θJC熱抵抗 MSOPパッケージ、消費電力 θJA熱抵抗 θJC熱抵抗 ピン温度、ハンダ処理 ベーキング時間（60秒） 赤外線（15秒） ESD 1 絶対最大定格を超えるストレスを加えると、デバイスに恒久的 な損傷を与えることがあります。この規定はストレス定格のみ を指定するものであり、この仕様の動作に関するセクションに 記載されている規定値以上でのデバイス動作を定めたものでは ありません。長時間デバイスを絶対最大定格状態に置くと、デ バイスの信頼性に影響を与えることがあります。 −40∼＋85℃ −65∼＋150℃ 150℃ 450mW 229.6℃/W 91.99℃/W 450mW 205.9℃/W 43.74℃/W 215℃ 220℃ 2kV 100mAまでの過渡電流では、SCRのラッチアップは生じません。 注意 ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。 REV. 0 ―7― AD7680 ピン配置と機能の説明 V IN 3 AD7680 上面図 （実寸ではありません） V DD 1 6 CS 5 SDATA 4 SCLK 03643-0-003 V DD 1 GND 2 GND 2 AD7680 GND 3 （実寸ではありません） 上面図 V IN 4 8 CS 7 SDATA 6 NC 5 SCLK NC＝接続なし 図3. 表6. SOT-23のピン配置 図4. 03643-0-022 MSOP SOT-23 MSOPのピン配置 ピン機能の説明 ピン番号SOT-23 ピン番号MSOP 記号 1 1 VDD 電源入力。AD7680のVDDは2.5∼5.5Vです。 2 2、3 GND アナログ・グラウンド。AD7680のすべての回路のグラウンド・リファ レンス・ポイント。アナログ入力信号はすべてこのGND電圧を基準に します。 3 4 VIN アナログ入力。シングルエンドのアナログ入力チャンネル。入力レンジ は0V∼VDDです。 4 5 SCLK シリアル・クロック。ロジック入力。SCLKは、デバイスのデータを読 み出すためのシリアル・クロックになります。このクロック入力は AD7680の変換プロセスのクロック源にもなります。 5 7 SDATA 6 8 ___ CS なし 6 NC 機能 データ出力。ロジック出力。AD7680の変換結果は、シリアル・デー タ・ストリームとしてこのピンに出力されます。ビットは、SCLK入力 の立下がりエッジでクロック出力されます。AD7680からのデータ・ス トリームは、4つの先行ゼロと、それに続く 16ビットの変換データで ___ （MSBファースト）構成されます。CSが合計24 SCLKサイクルの間 ローレベルに保持される場合、この後に4つの末尾0が続きます。「シリ アル・インターフェース」を参照。 チップ・セレクト。アクティブ・ローのロジック入力。AD7680での変 換開始と、シリアル・データ転送の制御という2つの機能があります。 接続なし。このピンは開放にしておきます。 ―8― REV. 0 AD7680 相互変調歪み（IMD） 用語の説明 非直線性のアクティブ・デバイスに2つの周波数faとfbの正弦波 を入力すると、mfa±nfb（m、n＝0、1、2、3）という和と差 の周波数で歪み成分を発生させます。相互変調歪み項とは、m と n が非ゼロの項をいいます。たとえば、 2 次項には（ fa ＋ fb ） と（ fa − fb ）、 3 次項には（ 2fa ＋ fb ）、（ 2fa − fb ）、（ fa ＋ 2fb ）、 （fa−2fb）があります。 積分非直線性（INL） ADC伝達関数の両端を結ぶ直線からの最大偏差です。伝達関数 の両端とは、最初のコード遷移より 1/2LSB 下のゼロ・スケー ルと、最後のコード遷移より 1/2LSB 上のフル・スケールにな ります。 微分非直線性（DNL） ADC の2 つの隣接コード間における1LSB 変化の測定値と理想 AD7680は、CCIF規格に従ってテストされています。この規格 では、入力帯域幅の上限付近にある2 つの入力周波数を使用し ます。この場合、2次項は通常、元の正弦波の周波数から離れ、 3次項は通常、入力周波数に近い周波数になります。このため、 2 次項と 3 次項は別々に規定されています。相互変調歪みは THD の仕様に従って計算しますが、これは個々の歪み成分の rms総和と基本波の和のrms振幅との比であり、dB単位で表し 値の差です。 オフセット誤差 最初のコード遷移（00...000から00...001）と理想的な遷移（つ まりAGND＋1LSB）との偏差です。 ゲイン誤差 ます。 オフセット誤差を調整した後の、最後のコード遷移（111...110 から111...111）と理想的な遷移（つまりVREF−1LSB）との偏 差です。 トラック＆ホールド・アクイジション時間 トラック＆ホールド・アンプは、変換の最後にトラック・モー ドに戻ります。トラック＆ホールド・アクイジション時間とは、 トラック＆ホールド・アンプの出力が、変換後に±1LSB 以内 でその最終値になるために必要な時間です。詳細については、 「シリアル・インターフェース」の項を参照してください。 信号／ノイズ＋歪み（SINAD）比 ADCの出力での信号／ノイズ＋歪み比の測定値です。信号は基 本波のrms振幅です。ノイズは、DCを除く、サンプリング周波 数の半分（ f S /2 ）までのすべての非基本波信号の合計です。 SINAD 比はデジタル化プロセスの量子化レベル数に依存し、 レベル数が大きいほど量子化ノイズが小さくなります。正弦波 を入力した場合の理想のNビット・コンバータに対するSINAD 比の理論値は、次式で得られます。 SINAD比＝(6.02 N＋1.76) dB この式から、16ビット・コンバータの場合は98dBになります。 全高調波歪み（THD） 高調波のrms 値総和と基本波の比です。AD7680 の場合、次の ように定義されます。 THD (dB) ＝20 log V2 2＋V3 2＋V4 2＋V5 2＋V6 2 V1 ここで、V1は基本波のrms振幅、V2、V3、V4、V5、V6は2次∼6 次高調波のrms振幅です。 ピーク高調波（スプリアス・ノイズ） ピーク高調波（スプリアス・ノイズ）は、ADC出力スペクトル 内で2番目に大きい成分のrms値（DCを除き、fS /2まで）と基本 波のrms値との比になります。通常、この仕様値はスペクトル 内の最大の高調波により決定されますが、高調波がノイズ・フ ロアに埋もれているADCの場合は、ノイズ・ピークになります。 REV. 0 ―9― AD7680 代表的な性能特性 図5に、100kSPSのサンプル・レートと10kHzの入力周波数に おけるAD7680の代表的なFFTプロットを示します。図6には、 2.5MHzのSCLKによって100kSPSでサンプリングする場合の、 さまざまな電源電圧に対する SINAD 比性能と入力周波数の関 係を示します。 図7には、さまざまな電源電圧に対する全高調波歪みとアナログ 入力周波数の関係を示します。図8には、さまざまなソース・イ ンピーダンスに対する全高調波歪みとアナログ入力周波数の関 係を示します（「アナログ入力」を参照）。図 9 と図 10 には、 AD7680の代表的なINLプロットとDNLプロットを示します。 0 110 FSAMPLE = 100kSPS TA = 25°C V DD = 5V FSAMPLE = 100kSPS FIN = 10kHz SNR = 88.28dB SINAD = 87.82dB THD = –97.76dB SFDR = –98.25dB –20 –40 105 V DD = 4.3V V DD = 4.75V THD（dB） dB –60 –80 –100 V DD = 3.6V 100 V DD = 5.25V V DD = 3.0V V DD = 2.7V –120 –140 –160 0 10k 20k 30k 40k V DD = 2.5V 03643-0-017 03643-0-021 95 90 10 50k 100 周波数（kHz） 図5. 入力周波数（kHz） 100kSPSでの動的性能 図7. さまざまな電源電圧に対するアナログ入 力周波数とTHDの関係（100kSPS） 110 95 FSAMPLE = 100kSPS TA = 25°C RIN = 10Ω 105 100 RIN = 50Ω THD（dB） V DD = 5.25V SINAD（dB） V DD = 4.75V 95 RIN = 100Ω 90 V DD = 4.3V 85 85 V DD = 3.0V V DD = 2.5V V DD = 2.7V 80 10 03643-0-016 V DD = 3.6V 100 80 FSAMPLE = 100kSPS TA = 25°C V DD = 4.75V RIN = 1000Ω 75 10 100 入力周波数（kHz） 入力周波数（kHz） 図6. さまざまな電源電圧に対するアナログ 入力周波数とSINADの関係（100kSPS） 図8. さまざまなソース・インピーダンスに 対するアナログ入力周波数とTHDの関係 ― 10 ― 03643-0-018 90 REV. 0 AD7680 1.5 2.5 V DD = 3.0V 温度＝25℃ V DD = 3.0V 温度＝25℃ 2.0 1.0 1.5 DNL誤差（LSB） INL誤差（LSB） 0.5 1.0 0.5 0 –0.5 –0.5 –1.0 0 10000 20000 30000 40000 50000 60000 70000 –1.0 03643-0-020 03643-0-019 0 –1.5 0 10000 20000 図9. REV. 0 30000 40000 50000 コード コード 代表的なINL 図10. ― 11 ― 代表的なDNL 60000 70000 AD7680 アナログ入力 回路情報 AD7680は、低消費電力の高速16ビット単電源ADCです。2.5 ∼5.5Vの電源で動作し、2.5MHzのクロックがあれば、 100kSPSのスループット・レートが可能です。 AD7680 は、トラック＆ホールド ADC とシリアル・インター フェースを小型の6ピンSOT-23パッケージまたは8ピンMSOP パッケージに内蔵しており、他のソリューションに比べてかな り大きくスペースを節約できます。デバイスからのデータ読出 しに使用するシリアル・クロック入力は、逐次比較型（SAR） ADCのクロック源にもなります。AD7680のアナログ入力レン ジは0V∼VDDです。このADCは外部リファレンスが不要で、内 蔵リファレンスもありません。AD7680のリファレンスは電源 から取るため、最大のダイナミック入力レンジが得られます。 AD7680には、変換と変換の間の消費電力を節約するパワーダ ウン・オプションもあります。パワーダウン機能は、「動作 モード」の項で説明するように、標準のシリアル・インター フェースを介して実行します。 コンバータの動作 AD7680 は容量性 DAC をベースにした 16 ビットの SAR ADC で、0V∼VDDの電圧範囲のアナログ入力信号を変換できます。 図11と図12に、ADCの簡略回路図を示します。ADCは、コン トロール・ロジック、SAR、容量性DACで構成されています。 図11は、アクイジション・フェーズでのADCです。SW2は閉 じ、SW1はポジションAにあります。コンパレータは平衡状態 にあり、サンプリング・コンデンサが選択された V INチャンネ 図 13 に、 AD7680 のアナログ入力構造の等価回路を示します。 2つのダイオード（D1とD2）が、アナログ入力をESDから保護 します。アナログ入力信号は電源レールより300mV以上超えな いよう注意する必要があります。この値を超えると、ダイオー ドが順方向にバイアスされて、サブストレートに電流が流れる ようになります。デバイスに修復不能な損傷を与えずに、ダイ オードが許容できる最大電流は10mAです。図13のコンデンサ C1は約5pF（typ）で、主にピン容量に起因します。抵抗R1は、 トラック＆ホールド・スイッチのON 抵抗を含みます。この抵 抗は約25Ω（typ）です。コンデンサC2はADCサンプリング・ コンデンサで、25pF（typ）の容量があります。ACアプリケー ションの場合、該当するアナログ入力ピンに RC ローパス・ フィルタを使用して、アナログ入力信号から高周波成分を除去 することを推奨します。高調波歪みと S/N 比が重要なアプリ ケーションでは、アナログ入力を低インピーダンス・ソースか ら駆動する必要があります。大きなソース・インピーダンスは、 ADCのAC性能に大きな影響を与えます。このため、入力バッ ファ・アンプの使用が必要になることもあります。オペ・アン プの選択は、アプリケーションによって異なります。アンプを 使用せずにアナログ入力を駆動するときは、ソース・インピー ダンスを低い値に制限する必要があります。最大ソース・イン ピーダンスは、許容可能な全高調波歪み（THD）の大きさに依 存します。ソース・インピーダンスが増加するにつれてTHDも 増加し、性能が低下します（図8を参照）。 V DD D1 D2 変換フェーズ：スイッチ開 トラック・フェーズ：スイッチ閉 容量性 DAC サンプリング・ コンデンサ コントロール・ ロジック B アクイジション・ フェーズ SW2 コンパレータ V DD/2 図11. アナログ入力の等価回路 03643-0-004 図13. SW1 03643-0-006 C1 5pF A C2 25pF V IN ルで信号を取得します。 V IN R1 ADCのアクイジション・フェーズ ADCが変換を開始すると、SW2が開き、SW1がポジションB に移動するため、コンパレータが不平衡状態になります（図12）。 コントロール・ロジックと容量性 DAC を使用し、サンプリン グ・コンデンサに対し一定量の電荷を加算および減算して、コ ンパレータを平衡状態に戻します。コンパレータが平衡状態に 戻ると、変換が完了します。コントロール・ロジックはADC出 力コードを生成します（「ADC伝達関数」の項を参照）。 容量性 DAC SW1 コントロール・ ロジック B 変換フェーズ V DD/2 図12. SW2 コンパレータ 03643-0-005 サンプリング・ コンデンサ A V IN ADCの変換フェーズ ― 12 ― REV. 0 AD7680 ADCの伝達関数 AD7680の出力コーディングはストレート・バイナリです。設 計されたコード遷移は、連続する整数のLSB値（1LSB、2LSB など）で発生します。LSB サイズはV DD/65536 です。図14 に、 AD7680の理想的な伝達特性を示します。 デジタル入力 AD7680へのデジタル入力は、アナログ入力を制限する最大定 格によって制限されることはありません。印加されるデジタル 入力は 7V に達することもあり、アナログ入力のように V DD＋ 0.3Vの限界は適用されません。たとえば、AD7680がVDD＝3V で動作する場合には、デジタル入力に5Vのロジック・レベルを 使用できます。ただし、VDD＝3Vの場合、SDATAでのデータ 出力が3Vのロジック・レベルであることに注意してください。 ___ SCLKとCSがVDD＋0.3Vの限界値に制限されないことから得ら れるもう1 つの利点は、電源シーケンスの問題が回避されるこ とです。デジタル入力の1つがVDDより前に印加されても、ラッ 111...111 111...110 チアップが起きる心配はありません。アナログ入力の場合は、 0.3Vを超える信号がVDDより前に印加されると、ラッチアップ が起きる可能性があります。 111...000 1 LSB = V DD/65536 011...111 000...010 000...000 +V DD–1 LSB 1 LSB 0V アナログ入力 図14. 03643-0-007 000...001 AD7680の伝達特性 代表的な接続図 図15に、AD7680の代表的な接続図を示します。VREFはVDDか ら内部で取得するため、十分にデカップリングしてください。 これによって、0V∼VDDのアナログ入力レンジが得られます。 変換結果は24ビット・ワードで出力されます。あるいは、最小 20個のSCLKを使用して全16ビットの変換結果を読み出すこと もできます。この20/24ビットのデータ・ストリームは、4つの 先行ゼロ、それに続く16ビットの変換データ、さらに24 SCLK 転送の場合は4つの末尾0から構成されます。消費電力が重要な アプリケーションの場合は、変換と変換の間または複数の変換 の間でパワーダウン・モードを使用し、電力性能を高めるよう にしてください（「動作モード」の項を参照）。 必要とする電源電流がきわめて低いため、AD7680の電源に高 精度リファレンスを使用できます。たとえば、REF19xリファ レンス（5V 用の REF195 または 3V 用の REF193 ）や AD780 に よって、ADCに必要な電圧を供給できます（図15を参照）。こ の構成は、使用可能な電源にノイズが多い場合や、システムの 電源電圧がAD7680に必要な動作電圧とは異なる場合（たとえ ば、 15V ）に、特に役に立ちます。 REF19x や AD780 は、 AD7680 に一定の電圧を出力します。推奨するデカップリン グ・コンデンサとしては、100nFの低ESRセラミック（Farnell 335-1816）や10µFの低ESRタンタル（Farnell 197-130）があ ります。 3V 10µF タンタル V DD 0V∼VDD 入力 V IN REF193 5V電源 10µF 0.1µF 0.1µF SCLK AD7680 SDATA µC/µP CS シリアル・ インターフェース 図15. REV. 0 03643-0-008 GND 代表的な接続図 ― 13 ― AD7680 動作モード ___ AD7680の動作モードは、変換中にCS 信号の（ロジック）状態 を制御して選択します。動作モードには、通常動作とパワーダ ウンの2つがあります。AD7680 ___ がパワーダウン・モードに入る かどうかは、変換開始後にCSがハイレベルになるポイントで決 まります。同様に、___ AD7680がすでにパワーダウン・モードに なっている場合は、CSによって、通常動作に戻るかパワーダウ ンにとどまるかを制御できます。これらの動作モードは、柔軟 なパワーマネジメント・オプションを提供します。これらのオ プションによって、さまざまなアプリケーションの要求に応じ て消費電力／スループット・レート比を最適化できます。 通常動作モード このモードは、最高のスループット・レート性能を提供します。 AD7680は常時フルパワー状態にあるため、パワーアップ時間 を気にする必要がありません。図16に、このモードでの AD7680の一般的な動作図を示します。 「シリアル・インターフェース」の項で説明するように、変換 ___ は CS の立下がりエッジで開始します。デバイスを常時パワー ___ アップさせておくために、CSの立下がりエッジの後、少なくと ___ も10個のSCLKの立下がりエッジが経過するまでCSをローレベ ルのままにしておく必要があります。10番目のSCLK___ の立下が りエッジから20番目のSCLKの立下がりエッジまでにCSをハイ レベルにすると、デバイスはパワーアップ状態を維持しますが、 変換は終了し、SDATAがスリーステートに戻ります。変換を 完了して完全な変換結果にアクセスするには、シリアル・ク ロックで少なくとも20サイクルが必要です。さらに、合計 24の ___ SCLKサイクルで4つの末尾0を読み出します。___ CSは、次の変換 までアイドル・ハイにするか、次の変換の前に CSがハイに戻る ___ までアイドル・ローにできます（ CS は実質的にアイドル・ ロー）。 データ転送が完了（SDATAがスリーステートに戻る）したら、 ___ 静止時間tQUIETが経過した後、CSを再度ローレベルにして次の 変換を開始できます。 CS 1 10 20 4つの先行ゼロ＋変換結果 SDATA 図16. 03643-0-009 SCLK 通常動作モードの動作 ― 14 ― REV. 0 AD7680 パワーダウン・モード このモードは、低スループット・レートが必要なアプリケー ションでの使用を目的としています。各変換の間に ADC をパ ワーダウンしたり、あるいは一連の変換を高スループット・ レートで実行してから、こうした変換と変換の間にADCを比較 的長い間パワーダウンします。AD7680がパワーダウンに入る と、全アナログ回路がパワーダウンします。 パワーダウン・モードに入るには、 SCLK の 2 番目の立下がり ___ エッジからSCLKの10番目の立下がりエッジまでにCSをハイレ ベルにして、変換プロセスを中断させる必要があります （図17）。 ___ SCLKのこのタイミングの間にCS___ をハイレベルにすると、デバ イスがパワーダウン状態に入り、CSの立下がりエッジで開始し た 変 換 を 終 了 し 、 S D A T A が ス リ ー___ ステートに戻ります。 SCLKの2番目の立下がりエッジの前にCSをハイレベルにする と、デバイスは通常動作モードにとどまり、パワーダウンしま ___ せん。この機能によって、CSラインのグリッチによる偶発的な パワーダウンを防止します。 この動作モードを終了してAD7680 ___ を再度パワーアップするに は、ダミー変換を実行します。 ___ CSの立下がりエッジでデバイス はパワーアップを開始し、CSがローレベルに維持されている間、 SCLK の 10 番目の立下がりエッジまでパワーアップを続けま す。少なくとも16 SCLK（または約6µs）の経過後に完全にパ ワーアップし、次の変換から有効なデータが得られます （図18）。 ___ SCLKの10番目の立下がりエッジの前にCSがハイレベルになる と、SCLK周波数とは無関係にAD7680 ___ は再びパワーダウン・ ___ モードに戻ります。これにより、CSラインのグリッチやCSが ローレベルのときに誤って 8 サイクルの SCLK が生じて偶発的 ___ なパワーアップが行われるのを防止します。デバイスはCSの立 下がりエッジでパワーアップを開始できますが、 SCLKの10番 ___ 目の立下がりエッジの前にCSの立上がりエッジが発生すると、 そのとき再度パワーダウンに戻ります。 CS 1 2 10 20 スリーステート SDATA 図17. 03643-0-010 SCLK パワーダウン・モードの開始 デバイスが完全にパワーアップし、 VINを完全に取得 デバイスがパワーアップを開始 tPOWER UP CS 1 10 20 1 20 SDATA 無効データ 有効データ 図18. REV. 0 パワーダウン・モードの終了 ― 15 ― 03643-0-011 SCLK AD7680 たとえば、AD7680が連続サンプリング・モードで動作し、ス ループット・レート＝10kSPS、SCLK＝2.5MHz（VDD＝3.6V） で、変換と変換の間にデバイスがパワーダウン・モードに入る 場合、消費電力は次のように計算できます。通常動作中の最大 消費電力は6.84mW（VDD＝3.6V）です。パワーダウンからパ ワーアップする時間＝ 1µs 、残りの変換時間＝ 8µs の場合（ 20 SCLK 転送を使用）、 AD7680 は各変換サイクルで 9µs の間 6.84mWを消費することになります。スループット・レート＝ 10kSPSの場合、サイクル時間は100µsです。変換サイクルの残 りの時間（91µs）、デバイスはパワーダウン・モードにとどま ります。AD7680は、変換サイクルの残りの91µsの間、 1.08µWを消費することになります。したがって、スループッ ト・レート＝10kSPS で、各サイクル中に消費する平均電力は 次のとおりです。 10 V DD = 3.6V FSCLK = 2.5MHz 1 0.1 03643-0-012 変換を行わないときにAD7680のパワーダウン・モードを使用 すると、ADCのスループット・レートが低くなり、平均消費電 力が低減します。図19に、スループット・レートを低くすると、 デバイスがシャットダウン状態に長くとどまり、時間の経過と ともに平均消費電力が低下する様子を示します。 図19に、3.6V電源、2.5MHz SCLK、20 SCLKシリアル転送で パワーダウン・モードを使用する場合の消費電力とスループッ ト・レートの関係を示します。 消費電力（mW） 消費電力対スループット・レート 0.01 0 5 10 15 20 25 30 35 40 45 50 スループット （kSPS） 図19. パワーダウン・モードでのスループット・レートと 消費電力の関係 (9/100)×(6.84mW)＋(91/100)×(1.08µW)＝0.62mW ― 16 ― REV. 0 AD7680 変換プロセスを実行して AD7680 からデータを読み出すには、 ___ シリアル・クロックで最小 20 サイクルが必要です。 CS がロー レベルになると、マイクロコントローラやDSPによって最初の 先行ゼロが読み出せます。次に、後続のSCLK立下がりエッジ で2番目の先行ゼロから残りのデータがクロック出力されます。 このように、シリアル・クロックの最初の立下がりクロック・ エッジによって最初の先行ゼロが読み出され、2 番目の先行ゼ ロを出力します。図 20 に示す 24 SCLK 転送を使用する場合、 データ転送は、4つの先行ゼロと、それに続く16ビットのデー タ、および4 つの末尾ゼロで構成されます。データ転送の最終 ビット（4番目の末尾ゼロ）は、24番目の立下がりエッジで有 効になり、直前（23番目）の立下がりエッジでクロック出力さ れます。図21に示す20 SCLK転送を使用する場合は、データ出 力ストリームは4つの先行ゼロとそれに続く16ビットのデータ のみで構成され、最終ビットは20番目のSCLK立下がりエッジ で有効になります。20 SCLK転送ではサイクル時間が短くなり、 高速のスループット・レートが得られます。 シリアル・インターフェース 図20に、AD7680へのシリアル・インターフェースの詳細なタ イミング図を示します。シリアル・クロックが変換クロックを 提供し、変換中にAD7680からのデータの転送も制御します。 ___ ___ CS 信号がデータ転送と変換プロセスを開始します。CSの立下 がりエッジで、トラック＆ホールドがホールド・モードになり、 バスがスリーステートから抜け出し、アナログ入力がサンプリ ングされます。変換もこの時点で開始し、完了するまでに少な くとも SCLK で 20 サイクル必要です。 17 個の SCLK 立下がり エッジが経過すると、次のSCLK立上がりエッジでトラック＆ ホールドがトラック・モードに戻ります。図20に、100kSPSの スループット・レートが可能な24 SCLK転送を示します。24番 目のSCLK 立下がりエッジで、SDATA ラインがスリーステー ___ トに戻ります。24のSCLKが経過する前にCSの立上がりエッジ が発生した場合は、変換が終了し、SDATAラインはスリース テートに戻ります。その他の場合は、図20に示すように、24番 目のSCLK 立下がりエッジでSDATA がスリーステートに戻り ます。 t1 CS tCONVERT t2 t6 SCLK 2 3 4 t3 0 SDATA スリーステート 5 t4 ゼロ ゼロ ゼロ 18 19 t5 20 21 22 23 24 t8 t7 DB15 DB1 tQUIET ゼロ DB0 ゼロ ゼロ ゼロ スリーステート 4つの先行ゼロ 4つの末尾ゼロ 図20. シリアル・インターフェースのタイミング図（24 SCLK転送） t1 CS tCONVERT t6 1 SCLK 2 3 4 5 t5 t3 SDATA 0 スリーステート t4 ゼロ ゼロ ゼロ DB15 18 19 20 t8 tQUIET t7 DB1 DB0 0 スリーステート 4つの先行ゼロ 図21. REV. 0 シリアル・インターフェースのタイミング図（20 SCLK転送） ― 17 ― 03643-0-014 t2 03643-0-013 1 AD7680 SCLK の立下がりエッジではなく、各立上がりエッジで有効 データを取得することも可能です。これは、SCLKのサイクル 時間が長いため、SCLKの立上がりエッジでデータを準備でき ___ るからです。ただし、最初の先行ゼロは CS 立下がりエッジで 駆動されるため、最初のSCLK立下がりエッジでなければ取得 ___ できません。これを無視することもできます。その場合、 CS 立下がりエッジ後の SCLK の最初の立上がりエッジで 2 番目の 先行ゼロが与えられ、23番目のSCLK立上がりエッジで最終の 末尾ゼロが得られます。大部分のマイクロコントローラやDSP ではこの方法を使えませんが、FPGAやASICでは使用できるこ とがあります。 AD7680とADSP-218xの接続 タイマ・レジスタには、必要なサンプル間隔で割込みを行う値 がロードされます。割込みを受け付けると、送信自動バッファ 内の値の送信を開始し、 TFS を生成します。 TFS を使用し、 RFSとデータの読出しを制御します。データは、処理や後でシ フトするために、受信自動バッファに格納されます。シリア ル・クロックの周波数は、 SCLKDIV レジスタで設定します。 TFS と一緒に送信する命令が与えられると（つまり TX0 ＝ AX0）、SCLKの状態がチェックされます。SCLKがハイレベル、 ローレベル、ハイレベルに変化するのを待ってから、DSPが送 信を開始します。送信命令がSCLKの立上がりエッジまたはそ の近くで発生するようにタイマと SCLK の値を設定すると、 データを送信するかか、または次のクロック・エッジまで待機 します。 ADSP-218xファミリーのDSPは、グルー・ロジックなしで直 接AD7680に接続できます。SPORT制御レジスタは次のように 設定します。 TFSW＝RFSW＝1、オルタネート・フレーミング INVRFS＝INVTFS＝1、アクティブ・ロー・フレーム信号 DTYPE＝00、データ右揃え SLEN＝0111、8ビット・データワード ISCLK＝1、内部シリアル・クロック TFSR＝RFSR＝0、フレームの最初のワード IRFS＝0 ITFS＝1 パワーダウン・モードにするときは、SLENを0111に設定して 8ビットのSCLKバーストを発生させます。図22に接続図を示 します。ADSP-218xではSPORTのTFSとRFSを接続し、TFS を出力、 RFS を入力に設定します。 DSP はオルタネート・フ レーミング・モードで動作し、 SPORT 制御レジスタが上記の ような設定になります。24 SCLK転送を取得するために、送／ 受信自動バッファリングを使用します。各バッファには3つの8 ビットワードがあります。 TFSに発生するフレーム同期化信号 ___ をCSに接続し、どの信号処理アプリケーションの場合でもそう ですが、等間隔サンプリングを行わなければなりません。この 例では、タイマ割込みによってADCのサンプリング・レートを 制御します。 SCLK SDATA CS ADSP-218x* SCLK DR RFS TFS 03643-0-015 AD7680* ＊ わかりやすくするために他のピンは省略しています。 図22. ADSP-218xへのインターフェース ― 18 ― REV. 0 AD7680 AD7680の性能評価 アプリケーション情報 AD7680の推奨レイアウトは、AD7680の評価用ボードに示し グラウンディングとレイアウト AD7680を実装するPCボードは、アナログ部とデジタル部を分 離して、ボード内でそれぞれをまとめて配置するように設計す る必要があります。これによって、分離が簡単にできるグラウ ンド・プレーンを使用できるようになります。一般に、エッチ ング部分を最小化すると、最適なシールド効果が得られるため、 この方法はグラウンド・プレーンに最適です。デジタル・グラ ウンド・プレーンとアナログ・グラウンド・プレーンは1 点で 接続する必要があります。複数のデバイスが AGND と DGND の接続を必要とするシステム内でデバイスを使用する場合も、 接続は1か所で行い、AD7680のできるだけ近くにスター結線し てください。 てあります。評価用ボードのパッケージには、組立ておよびテ スト済みの評価用ボード、付属文書、評価用ボード・コント ローラを使ってPCからボードを制御するためのソフトウェアが 含まれています。評価用ボード・コントローラは、AD7680評 価用ボードや末尾番号 CB のさまざまな他のアナログ・デバイ セズの評価用ボードと組み合わせて使用し、AD7680のAC特性 と DC 特性のデモストレーションおよび評価を行うことができ ます。 このソフトウェアによって、AD7680のACテスト（高速フーリ エ変換）と DC テスト（コードのヒストグラム）ができます。 ソフトウェアと文書は、評価用ボードに付属の CD に収録され ています。 チップにノイズがカップリングするのを防ぐため、デバイスの 真下にデジタル・ラインを通さないようにしてください。ノイ ズのカップリングを防止するため、アナログ・グラウンド・プ レーンはAD7680の下に来るように配置します。AD7680の電 源ラインはできるだけ太いパターンにしてインピーダンスを下 げ、電源ライン上のグリッチによる影響を低減します。クロッ クなどの高速のスイッチング信号は、デジタル・グラウンドで シールドしてボードの他の部分にノイズが拡散しないようにし ます。また、クロック信号をアナログ入力の近くに通さないで ください。デジタル信号とアナログ信号の交差は避けてくださ い。ボードの両面のパターンは、互いに直角になるように配線 します。これにより、ボードを貫通するフィードスルーの影響 を低減できます。マイクロストリップ技術は特に優れています が、必ずしも両面ボードに使用できるとは限りません。この技 術では、ボードの部品面はグラウンド・プレーン専用にし、信 号はハンダ面に配線します。 デカップリングを正しく行うことも重要です。「代表的な接続 図」の項で説明したように、すべてのアナログ電源とAGNDの 間に10µFのタンタル・コンデンサと0.1µFのコンデンサを並列 接続してデカップリングします。デカップリングの効果を最大 にするには、デカップリング・コンデンサとVDDピン／GNDピ ンとをできるだけ近づけ、各ピンはできるだけ短いトラックで 接続してください。 REV. 0 ― 19 ― AD7680 外形寸法 2.90 BSC 6 5 4 1 2 3 2.80 BSC 1.60 BSC D03643-0-1/04(0)-J ピン1 0.95 BSC 1.90 BSC 1.30 1.15 0.90 1.45（最大） 0.22 0.08 0.50 0.30 0.15（最大） 10° 4° 0° 実装面 0.60 0.45 0.30 JEDEC規格MO-178ABに準拠 図23. 6ピン・スモール・アウトライン・トランジスタ・パッケージ［SOT-23］（RJ-6） 寸法単位：mm 3.00 BSC 8 5 4.90 BSC 3.00 BSC 4 ピン1 0.65 BSC 1.10（最大） 0.15 0.00 0.38 0.22 平坦性 0.10 0.23 0.08 8° 0° 0.80 0.60 0.40 実装面 JEDEC規格MO-187AAに準拠 図24. 8ピン・マイクロ・スモール・アウトライン・パッケージ［MSOP］（RM-8） 寸法単位：mm 製品モデル 温度範囲 直線性誤差 パッケージ 1 （LSB） AD7680ARJ-REEL AD7680ARJ-REEL7 AD7680ARM AD7680ARM-REEL AD7680ARM-REEL7 AD7680BRJ-R2 AD7680BRJ-REEL AD7680BRJ-REEL7 AD7680BRM AD7680BRM-REEL AD7680BRM-REEL7 1 −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ −40∼＋85℃ 14ビット（min） 14ビット（min） 14ビット（min） 14ビット（min） 14ビット（min） 15ビット（min） 15ビット（min） 15ビット（min） 15ビット（min） 15ビット（min） 15ビット（min） パッケージ・ マーキング オプション スモール・アウトライン・ トランジスタ・パッケージ（SOT-23） RJ-6 スモール・アウトライン・ トランジスタ・パッケージ（SOT-23） RJ-6 マイクロ・スモール・アウトライン・パッケージ（MSOP） RM-8 RM-8 マイクロ・スモール・アウトライン・パッケージ（MSOP） RM-8 スモール・アウトライン・ トランジスタ・パッケージ（SOT-23） RJ-6 スモール・アウトライン・ トランジスタ・パッケージ（SOT-23） RJ-6 スモール・アウトライン・ トランジスタ・パッケージ（SOT-23） RJ-6 マイクロ・スモール・アウトライン・パッケージ（MSOP） RM-8 マイクロ・スモール・アウトライン・パッケージ（MSOP） RM-8 マイクロ・スモール・アウトライン・パッケージ（MSOP） RM-8 マイクロ・スモール・アウトライン・パッケージ（MSOP） CQA CQA CQA CQA CQA CQB CQB CQB CQB CQB CQB ここでの直線性誤差はノー・ミスコードを意味します。 ― 20 ― REV. 0 PRINTED IN JAPAN オーダー・ガイド