AN97798 I2C EEPROM からサイプレスの I2C F-RAM™への置き換えについて 著者: Shivendra Singh 関連製品ファミリ: I 2 C F-RAM 関連コード例: なし 関連アプリケーション ノート: AN96578、AN87352 本アプリケーション ノート (AN97798) はサイプレスの I2C F-RAM™ソリューションの利点および I2C EEPROM から置き換え る際に考慮すべき重要な差異についてご説明いたします。本書は置き換えの利点も説明しています。 目次 1 はじめに .................................................................... 1 2 F-RAM の優位性 ....................................................... 2 3 1 ページの書き込み遅延 ...................................... 9 I2C F-RAM への置き換えの利点 .............................. 10 2.1 より高速なメモリ ................................................ 2 5.1 ゼロ クロック サイクルの書き込みレイテンシ ..... 10 2.2 より簡単な設計 ................................................. 2 5.2 低消費電力の設計 .......................................... 12 2.3 データ セキュリティ ............................................ 2 5.3 マルチデバイス設計が不要 ............................. 13 2.4 付加機能 .......................................................... 2 5.4 ページ サイズ制限がない ................................ 13 I2C EEPROM から I2C F-RAM への置き換え ............. 2 5.5 ウェアレベリングまたは経時変化の追跡が 不要 ................................................................ 13 5.6 電源障害後の対応が不要 ............................... 14 3.1 ピンおよびパッケージの互換性 .......................... 2 3.2 パラメーターの互換性 ........................................ 4 3.3 4 4.2 5 機能およびアクセス プロトコルの互換性 ............. 6 6 まとめ ...................................................................... 14 ファームウェアの互換性 ............................................. 7 改訂履歴 .......................................................................... 16 4.1 EEPROM での複数のページ対 F-RAM での 単一のページ ................................................................ 7 ワールドワイド販売と設計サポート .................................... 17 はじめに EEPROM はシステム データの不揮発性ストレージによく使われています。ただし、EEPROM の低速不揮発性書き込み性能 および制限される書き換え可能回数のため、バス速度で不揮発性メモリに頻繁に書き込みを実行する必要があるシステムで は EEPROM の有効性が制限されます。多くのシステム デザインでは、ウェアレベリング (消去回数の平均化) 技術を使って 効果的に書き換え可能回数限を上げることで EEPROM に関連する問題を解決しようとしましたが、増加した EEPROM 容量 とソフトウェア オーバーヘッドを伴います。重要なシステム データを格納する別の方法は、電源切断時にバックアップ電源を 使用することで、スクラッチ パッド RAM にデータを格納し、格納されたデータを EEPROM やフラッシュなどの不揮発性メモリ に転送することです。しかし、両方の方法とも、コンポーネント数、基板面積、ハードウェア設計の複雑さおよびソフトウェア オー バーヘッドが増すため、非常に非効率的です。 2 サイプレスの I C F-RAM は高度な強誘電体プロセスを適用したシリアル不揮発性メモリであり、エネルギー効率の良い高性 能かつ高信頼性の不揮発性 RAM ソリューションを提供します。これは産業機器用および車載用グレード温度で提供されています。 14 サイプレスの F-RAM は高速な SRAM セルを備えており、実質的に無制限 (10 ) の書き換え回数 (EEPROM の書き換え回 数よりも桁違いに非常に多い書き換え回数) を提供します。シリアル EEPROM やフラッシュ メモリと違って、F-RAM は書き 込み遅延を起こさず (NoDelay™)、バス速度で書き込み動作を実行します。データは F-RAM アレイに直接書き込まれます。 次のバス サイクルはデバイスの準備ができているかを確認せずに直ちに開始できます。 2 2 シリアル I C F-RAM デバイスは標準 I C EEPROM デバイスのドロップイン代替品として提供されます。本アプリケーション 2 2 2 ノートでは業界標準 I C EEPROM と I C F-RAM の違いを示します。I C EEPROM ベースのソリューションをサイプレスの I2C F-RAM ソリューションに置き換える際にこれらの違いに注意する必要があります。 2 2 I C F-RAM 設計の詳細については、 AN96578 – Designing with I C F-RAM アプリケーション ノートをご参照ください。 www.cypress.com 文書番号: 002-03925 Rev. ** 1 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて シリアル EEPROM と比べたサイプレスの F-RAM の利点については AN87352–F-RAM™ for Smart E-Meters アプリケー ション ノートをご参照ください。 2 F-RAM の優位性 2.1 より高速なメモリ 2.2 書き換え回数が実質的に無制限 (1014) なので、ウェアレベリング技術の適用は不要 業界標準のパッケージとして提供 高信頼性の高度な強誘電体プロセス 最後の瞬間データを格納するのにバッテリまたはコンデンサのバックアップを必要としない 付加機能 3 ページ境界の管理用のソフトウェア オーバーヘッドはない データ セキュリティ 2.4 各ページの書き込み後、内部ページ プログラム遅延無しのバス速度での完全なメモリ書き込み より簡単な設計 2.3 ランダム アクセス: ページの読み出し／書き込みは不要 エネルギー効率が高い高速不揮発性 RAM 65ºC でのデータ保持時間は 151 年 鉛フリー技術 I2C EEPROM から I2C F-RAM への置き換え サイプレスの I2C F-RAM は 2 つの業界標準パッケージ (8 ピン SOIC および 8 ピン DFN) で使用可能です。これらの標準的 2 かつ用途の広いパッケージ オプションにより、I C F-RAM はシステムの性能に影響せずに、同じフットプリントおよびパッケー ジ オプションのほとんどの EEPROM のドロップイン代替品となります。さらに、F-RAM ソリューションは、より高いデータ スルー プット、NoDelay 書き込みやエネルギー効率の良い動作など性能上の利点を提供します。 2 2 次の節では、I C EEPROM と I C F-RAM の主な違いおよび互換性に注目します。 3.1 ピンおよびパッケージの互換性 I2C F-RAM は I2C EEPROM とピンおよびパッケージの互換性があります。表 1 は I2C EEPROM と I2C F-RAM のピン マッ ピングを示し、表 2 はパッケージの比較を示します。 2 2 表 1. I C EEPROM と I C F-RAM のピン マッピング ピン名 説明 2 2 I C EEPROM I C F-RAM デバイス選択アドレス E2、E1、E0 または A2、A1、A0 A2、A1、A0 シリアル データ／アドレス入力およびシリアル データ出力 SDA SDA シリアル クロック入力 SCL SCL 書き込み保護入力 WP 電源供給 WP または ����� WC VDD/ VCC VDD グランド VSS/GND VSS www.cypress.com 文書番号: 002-03925 Rev. ** 2 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 表 2. I2C EEPROM と I2C F-RAM のパッケージ比較 特長／機能 パッケージの種類 2 I C EEPROM 8 ピン DFN 8 ピン SOIC 8 ピン PDIP 8 ピン TSSOP 8 ピン UDFN 8 ピン WLCSP 8 ピン MSOP 2 説明 I C F-RAM 標準的な 8 ピン DFN および 8 ピン SOIC パッ 2 ケージでの EEPROM を I C F-RAM に置き換 えることが可能。 2 8 ピン DFN 8 ピン SOIC 2 その他の I C EEPROM パッ ケ ージは I C F-RAM と互換性がないため、プリント基板の 変更が必要。 図 1 に示すように、F-RAM の 8 ピン DFN パ ッ ケ ー ジ の エ ク ス ポ ー ズ ド パ ッ ド は NC (未接続) パッド 注： このリストは全体の容量にわたって利用可能なパッケージ オプションをすべて示しますが、全体の容量にサポートするす べてのパッケージを示すとは限りません。置き換え前のパッケージ差異詳細については、対応するデバイス データシートを ご参照ください。 2 図 1. I C F-RAM 8 ピン DFN (4mm × 4.5mm × 0.75mm) パッケージ図 エクスポーズド パッド I C F-RAM のエクスポーズド パッドはダイに接続されないため、開放のままにする必要があります。I C F-RAM に置き換える際、 I C 2 F-RAM DFN パッケージのエクスポーズド パッドをプリント基板上にはんだづけされないことを確認します。はんだづけすると、I C F-RAM 2 2 2 ダイが過度の熱にさらされ、フェイル ビットや損失マージンを引き起こす可能性があります。 www.cypress.com 文書番号: 002-03925 Rev. ** 3 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 3.2 パラメーターの互換性 表 3 に、I2C EEPROM を I2C F-RAM に置き換える際にシステム レベルの互換性を評価する必要がある主なパラメーターを まとめます。 表 3. 主なパラメーターのチェックリスト パラメーター 2 説明 2 I C EEPROM コメント I C F-RAM DC パラメーター 2 1.5V～3.6V 2.0V～5.5V VDD 電源電圧 VIH 入力 HIGH 電圧 変化 0.7 × VDD～ VDD + 0.3V VIL 入力 LOW 電圧 変化 –0.3V～0.3 × VDD 1.7V～5.5V I C EEPROM の方はより広い動 2 作電圧範囲に対応。I C F-RAM 2 に置き換える際に、システムは I C 2 F-RAM の動作電圧が I C F-RAM にアクセスするホスト コントローラー の動作電圧範囲内にあることを保 証する必要がある 2 I C F-RAM は CMOS 論理標準に 従う。正しい動作のために、システ 2 ムは論理レベルがホストと I C スレーブの動作範囲内にあること を保証する必要がある 2 変化 VOL 出力 LOW 電圧 0.6V (max)、IOL = +6mA 変化 0.4V (max)、IOL = +3mA 0.4V (max)、IOL = +2mA 0.2V (max)、IOL = +150µA I C F-RAM の出力ドライバーは標 準出力駆動能力に対応するので、 ほとんどのホスト コントローラーと 互換性がある。 正しい動作のために、システムは 2 論理レベルが I C マスター (ホス 2 ト) と I C F-RAM の動作仕様内に あることを保証する必要がある AC パラメーター 2 両方のデバイスは I C アクセスの 2 NXP 仕 様 に 準 拠 。 従 っ て 、 I C 2 EEPROM から I C F-RAM への 置き換えでは、同じバス速度では システム変更が不要。 2 fSCL I C クロック 周波数 Cb 1 つの I C バスの 総静電容量 2 www.cypress.com 最大 1MHz 変化 (定格値は NXP 標準ロー ドまたはそれ以下) 最大 3.4MHz 幾つかの暗号化 I C EEPROM デ 2 バイスは最大 5MHz の I C バス 速度をサポート可能。機能および アクセ ス速度の互換性がない た 2 め、I C F-RAM はこれらの特別 なデバイスを置き換え不可 NXP 標準に準拠 I C FRAM に置き換える際、バス ロードの変更または調整が不要 2 (I C バス ロードに関わる) 文書番号: 002-03925 Rev. ** 2 2 4 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて パラメーター 2 説明 2 I C EEPROM コメント I C F-RAM 2 2 他の I CAC パラメーター デバイスのすべて の他の AC パラメーター 2 NXP I C 仕様との 互換性 2 NXP I C 仕様との互換性 置き換える前に、常に AC パラメー ターの差異を比較し、その影響を 評価する必要がある 書き込みサイクル 時間 tW/ tWC/ tWR (ページ バッファ から EEPROM メモリにデータを 書き込む時間) 2 I C EEPROM および I C F-RAM 2 は NXP I C 仕様と互換性がある 2 ため、I C F-RAM への置き換えに は変更が不要。 2 変化 5ms～10ms 該当なし I C F-RAM で、データ バイトは 固有の不揮発性 F-RAM セルに 直接書き込まれる。従って、書き 込みサイクル時間が適用されず、 デバイスはすぐに次のアクセス 可能な状態になる 電源パラメーター 2 tVR VDD 電源投入時 ランプ レート 30µs/V 変化 50µs/V (最低仕様) I C F-RAM への置き換え時に、 システムは VDD 電源ランプ レート 2 が I C F-RAM の仕様以内にある ことを保証する必要がある (図 2 を参照)。 2 tVF VDD 電源切断時 ランプ レート 30µs/V 変化 100µs/V (最低仕様) システムは I C F-RAM VDD 電源 供給ランプ レートが最低仕様より 遅いことを保証する必要がある。 例えば、電源供給の VDD は 30 µs 足らずで 1.0V を立ち上がり／立 ち下がりしてはいけない (30µs／V ランプ レート) 2 tPU 電源入力時の VDD(min) から最 初のアクセス (START 条件) ま での時間 未指定 1ms I C F-RAM のブートアップ シーケ ンスを完了し、準備完了するまで は 1ms が要する。すべてのデバイ スは一定のブートアップ時間があ りますが、実システムでは、ブート アップ時間が観察できないため、 幾つかのデバイスはそれを特定し ない。 2 2 I C EEPROM を I C F-RAM に置 き換える際に、このパラメーターを 評価する必要があり、必要に応じ て、tPU 遅延と一致するためにコン トローラー ファームウェアは変更 する (最初のアクセスのみ) 注： 異なる動作モードでのデバイス電流、ESD プロファイル、ラッチアップ電流プロファイル、はんだ付けプロファイルやパッケージ などの、I2C EEPROM と I2C F-RAM 間で異なるデバイスの他のパラメーターを使用することで、I2C EEPROM から I2C F-RAM への置き換え前にシステム レベルの分析が行えます。 www.cypress.com 文書番号: 002-03925 Rev. ** 5 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 図 2. I2C F-RAM パワー サイクル タイミング 3.3 機能およびアクセス プロトコルの互換性 表 4 に、I2C EEPROM と I2C F-RAM のプロトコルおよび機能を比較し、I2C EEPROM を I2C F-RAM に置き換える際に考慮 されるべき重要な点を説明します。 表 4.I2C EEPROM と I2C F-RAM のプロトコルおよび機能の比較 2 機能 2 I C EEPROM 2 標準 I C START 2 I C STOP 標準 I C STOP データ入力 デバイスは SCL 立ち上がりエッジで SDA をサンプリング データ出力 SCL が LOW になる場合、SDA を変更 デバイス アドレス指定 7 ビット アドレス指定 I C START 説明 I C F-RAM 2 2 2 I C F-RAM に置き換える際に変更 が不要 2 I C F-RAM に置き換える際に変更 が不要。 メモリ アドレス指定 シングルバイト書き込み バルク書き込み 2 バイトまたは 1 バイト (メモリ容量に応じて) ページ メモリへのシングルバイト 書き込みであり、不揮発性書き 込みサイクル時間が続く。 書き込みサイクル時間 (tWC) が 経過した後、次のアクセスを開始 可能 バルク書き込みの最大サイズは ページ サイズに限定され、その 後不揮発性書き込みサイクル時 間が続く。ページの境界を越えて 書き込みを続けると、ページの先 頭にロールオーバーし、以前に 書き込まれたデータを上書きす る可能性がある。 書き込みサイクル時間 (tWC) が 経過した後、次のアクセスを開始 可能 www.cypress.com 最上位アドレス バイトが最初に送 信され、その後最下位のアドレス バイトが送信される。バイト内に、最 上位アドレス ビットが最初に送信さ れる バス速度で不揮発性メモリへの バイト書き込み。 次のアクセスをすぐに開始できる 2 I C F-RAM に置き換える際に変更 が不要。 バルク書き込みの最大サイズは メモリ アレイ。アレイ サイズを越 えて書き込みを続けると、アドレ ス カウンターをメモリ アレイの先 頭にロールオーバーする。 しかし、書き込み遅延を減らして バルク書き込みサイズを増加させる 2 ことで、システムは I C F-RAM を利 用し、システムの不揮発性書き込み 性能を大幅に向上できる 次のアクセスをすぐに開始できる 文書番号: 002-03925 Rev. ** 6 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 2 機能 2 I C EEPROM 説明 I C F-RAM ランダム アドレス読み出し ダミー書き込みサイクルはこの (ランダム) アドレスをアドレス レジスタ にロードするために実行され、その後に読み出しが続く 現時点のアドレス読み出し 現在点のアドレスから読み出す。このアドレスは、この前のサイクルで 書き込み／読み出しアクセスを実行した後にセットされた 連続読み出し これはランダム／現在点のアドレス読み出しの後に使用される。最初 の成功した読み出しの後、アドレス カウンターは次のアドレスに自動 2 インクリメントし、データを出力で送信する。これは、I C マスターが NACK を送信するまたは STOP 条件を生成するまで続く 書き込み保護ピン コンフィ ギュレーション 変化ほとんどのデバイスはこの ピンが開放の時 (未接続) に LOW のままに維持するために 内部の弱プルダウン抵抗に接 続する すべての I C F-RAM デバイスは このピンが開放の時 (未接続) に LOW のままに維持するために内 部の弱プルダウン抵抗に接続する スレーブ選択ピン (A2、A1、A0) コンフィギュ レーション 変化ほとんどのデバイスはこれ らのピンが開放の時 (未使用) に LOW のままに維持するため に内部の弱プルダウン抵抗に 接続する すべての I C F-RAM デバイスは これらのピンが開放の時 (未使用) に LOW のままに維持するために 内部の弱プルダウン抵抗に接続 する 2 2 I C F-RAM に置き換える際に変更 が不要 2 2 幾つかの I C EEPROM は次 のプロトコルの 1 つまたは全部 を実行することでソフトウェア リ セットを定義する。 ソフトウェア リセット 4 START 条件を生成 SCL で 9 ダミー クロックを 生成 START の後 STOP を生成 2 I C F-RAM に置き換える際に変更 が不要。 2 I C F-RAM はこの機能を必要とし ない。この機能を実行しても、デバ イス動作に影響を与えない 2 通常この機能は、I C 通信が急に 中断になる時に発生するバス ハン グの状態からデバイスを引き出す 2 ために NXPI C 仕様により定義さ れる ファームウェアの互換性 I2C EEPROM アクセス用の I2C マスター ファームウェアは I2C F-RAM で同様に機能します。本節では、I2C EEPROM ソリュー 2 ションから I C F-RAM ソリューションへの置き換え時にファームウェアの更新により改善できるシステムでの様々な動作 について説明します。 4.1 EEPROM での複数のページ対 F-RAM での単一のページ EEPROM はページ単位で書き込まれるか、またはプログラムされます。1Mb EEPROM デバイスの普通のページ サイズは 256 バイト (2Kb) です。これは、EEPROM メモリを完全に書き込むために、ホスト コントローラーは 512 ページの書き込み動 作を開始する必要があることを意味します。また、アドレス カウンターのロールオーバーが発生しないように個別のページに 書き込まれる合計のデータ バイト数を記録する必要もあります。 F-RAM はページ アーキテクチャを使用しないため、メモリ アレイ全体は 1 ページとして処理されます。F-RAM アレイ全体は 単一の書き込みコマンドによりバーストモードで書き込めます。内部アドレス カウンターは F-RAM の最後のアドレスに到達すると、 開始アドレス 0h にロールオーバーします。I2C F-RAM は単一のページを含むため、ホスト コントローラーは、ページ数とページ 内のバイト数の 2 個のカウンターではなく、1 個だけのカウンターを記録する必要があります。I2C F-RAM は実行ステップ数 を減らすことでファームウェア設計を簡略化します。図 3 に、I2C EEPROM と I2C F-RAM での書き込み動作の比較を示します。 www.cypress.com 文書番号: 002-03925 Rev. ** 7 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 図 3. I2C EEPROM と I2C F-RAM での書き込み動作 I2C master initiates write command I2C EEPROM Write I2C master sends data byte YES Is burst write continuing? NO Byte (address) counter will roll over to the start address of the page NO NO Is page boundary reached? YES YES Is page counter incremented? YES Is write continuing? NO I2C master sends STOP to initiate the write cycle NO Is write cycle completed? YES I2C master sends STOP, followed by START or Re-START to initiate new operation I2C master initiates write command I2C F-RAM Write I2C master sends data byte YES Is burst write continuing? NO YES NO Byte (address) counter will roll over to the start address of the memory Is page boundary reached? YES Is write continuing? NO I2C master sends STOP, followed by START or Re-START to initiate new operation www.cypress.com 文書番号: 002-03925 Rev. ** 8 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 4.2 ページの書き込み遅延 通常、EEPROM はそのバッファ データを不揮発性 EEPROM に転送するには 5ms のページ書き込み遅延 (tWC) を必要とし ます。tWC の間に EEPROM がビジーの状態を表示し、NACK を返します。ファームウェアは固定した書き込みサイクル遅延 (tWC) を待つか、またはアクノリッジ (ACK) ポーリングを実行します。図 4 に、EEPROM 書き込みサイクルを完了するための ACK ポーリング方式を示します。 EEPROM のページ サイズはメモリ容量、または同じメモリ容量の異なるベンダーの製品によって異なります。異なる EEPROM 製品間のページ サイズの変化とページ書き込み遅延に対応しながらシステム ファームウェアを設計する必要があ ります。 I2C F-RAM ではページ書き込み遅延が不要なので、システムの不揮発性書き込み性能を向上させるためにファームウェアで 書き込み遅延を除去することが可能です。 図 4. EEPROM と F-RAM の書き込みサイクル EEPROM Write Cycle F-RAM Write Cycle (next operation after tWC, ACK polling or fixed delay) (immediate next operation, no ACK Polling or fixed delay) I2C master sends write command F-RAMs are immediately ready for the next operation unlike EEPROMs. Some controllers use fixed delay instead of ACK polling I2C master sends STOP condition to initiate write cycle I2C master sends STOP condition to stop/terminate current write cycle I2C master sends START command I2C master sends START command I2C master sends slave ID with R/W = 0 Did device send acknowledge ACK = 0? I2C master sends write command I2C master can initiate the next operation (any operation) NO YES Is the next operation memory write? NO YES I2C master sends address and receives ACK; sends data, continue write operation www.cypress.com I2C master sends STOP followed by START or Re-START 文書番号: 002-03925 Rev. ** 9 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 5 I2C F-RAM への置き換えの利点 本節で、I2C EEPROM から I2C F-RAM ソリューションへの置き換えの利点について説明します。 5.1 ゼロ クロック サイクルの書き込みレイテンシ 一般的な EEPROM は、不揮発性 EEPROM セルにそのデータ ページを転送するために 5ms の書き込みサイクルを必要と します。従って、数キロバイトのデータが書き込まれる必要がある場合に書き込み時間が長くなります。その一方、F-RAM を 使用すると、すべての書き込み動作はメモリ ベースのレイテンシがなく、バス速度で実行されます。次の例では、ゼロ クロック サイクルの書き込みレイテンシにより、F-RAM 不揮発性書き込み性能は EEPROM より向上させることを説明します。図 5 に、 書き込みレイテンシの影響を示しています。 5.1.1 例 式 1 で、I2C EEPROM への書き込みの合計時間を計算します。 式1 ここで、 𝑁𝑁𝑥𝑥8 𝑇𝑇1 (𝐸𝐸𝐸𝐸𝑃𝑃𝑅𝑅𝑂𝑂𝑀𝑀) = 𝑓𝑓 𝑁𝑁 𝑥𝑥1000 + 𝑃𝑃𝑆𝑆 𝑥𝑥 𝑇𝑇𝑤𝑤𝑐𝑐 T1 – EEPROM への書き込みの合計時間 (ms) 2 N – I C バスで送信されるデータ バイト数 2 f f I C 周波数 (HZ) PS – EEPROM のページ サイズ Twc – EEPROM の書き込みサイクル時間 (ms) 式 2 で、I2C F-RAM への書き込みの合計時間を計算します。 式2 ここで、 𝑇𝑇2 (F-RAM) = 𝑁𝑁𝑥𝑥8 𝑓𝑓 𝑥𝑥1000 T2 – F-RAM への書き込みの合計時間 (ms) 2 N – I C バスで送信されるデータ バイト数 f – I2C 周波数 (HZ) EEPROM 書き込み時間の例 2 5ms ページ書き込みサイクル時間 (tWC) で、容量が 128KB (1Mb) で、ページ サイズが 256 バイトの 1MHz I C EEPROM の場合、8Kb (4 ページ) のデータをバックアップするのに 28ms 要します。 𝑇𝑇1 �𝐸𝐸𝐸𝐸𝑃𝑃𝑅𝑅𝑂𝑂𝑀𝑀� = 1024𝑥𝑥8 1000000 𝑥𝑥1000 + 1024 256 𝑥𝑥 5 = 28.192 𝑚𝑚𝑠𝑠 同様に、I2C EEPROM で 128KB (1Mb) のデータをバックアップするのに 3.608 秒を要します。 𝑇𝑇1 �𝐸𝐸𝐸𝐸𝑃𝑃𝑅𝑅𝑂𝑂𝑀𝑀� = 128𝑥𝑥1024𝑥𝑥8 1000000 F-RAM 書き込み時間の例 𝑥𝑥1000 + 1024𝑥𝑥128 256 𝑥𝑥 5 = 3608 𝑚𝑚𝑠𝑠 𝑜𝑜𝑟𝑟 3.608 𝑠𝑠𝑒𝑒𝑐𝑐𝑜𝑜𝑛𝑛𝑑𝑑𝑠𝑠 128KB (1Mb) 容量の 1MHz I2C F-RAM は、8Kb のデータをバックアップするのに 8ms 要します。 𝑇𝑇2 �F-RAM� = www.cypress.com 1024𝑥𝑥8 1000000 𝑥𝑥1000 = 8.192 𝑚𝑚𝑠𝑠 文書番号: 002-03925 Rev. ** 10 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 同様に、I2C F-RAM で 128KB (1Mb) のデータをバックアップするのに 1.049 秒を要します。 𝑇𝑇2 (F-RAM) = 1024𝑥𝑥128𝑥𝑥8 𝑥𝑥1000 = 1049 𝑚𝑚𝑠𝑠 𝑜𝑜𝑟𝑟 1.049 𝑠𝑠𝑒𝑒𝑐𝑐𝑜𝑜𝑛𝑛𝑑𝑑𝑠𝑠 1000000 また、同じ容量を有する製品に対しても EEPROM のページ サイズは異なります。この例では、EEPROM のより低いページ サイズはより多くのページ書き込み動作を必要とし、従って書き込みサイクルを完了させるための時間はより長くなります。 その結果、追加の書き込み遅延が発生します。F-RAM がページ メモリではないため、所定のデータ一式を書き込むのに 必要な時間は、メモリ容量に関わらず不変です。 表 5 と図 5 に、F-RAM と EEPROM での不揮発性メモリへの書き込み時間を示します。 2 表 5. 1MHz の I C インターフェースを使用する場合の EEPROM と F-RAM への書き込み時間 不揮発性メモリへの書き込み時間 (ms) データ バイト F-RAM EEPROM 1 0.008 5.008 16 0.128 5.128 32 0.256 5.256 64 0.512 5.512 128 1.024 6.024 256 2.048 7.048 512 4.096 14.096 1024 8.192 28.192 2048 16.384 56.384 注： 表 5 の計算には、書き込まれるデータ バイトを送信する前に制御とアドレス バイトを送信するためのオーバーヘッドが 含まれていません。I2C EEPROM へのマルチページの書き込み動作は、各ページ書き込みに新しい I2C 書き込みコマンドの 送信が必要になります。 図 5. EEPROM と F-RAM の書き込み性能の比較 www.cypress.com 文書番号: 002-03925 Rev. ** 11 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 5.2 低消費電力の設計 F-RAM デバイスは、スタンバイ／スリープ電流の仕様が EEPROM のとほぼ同じであるが、EEPROM のアクティブ電流の約 3 分の 1 に相当する電力量を消費します。アクティブ電流の差異は、特にスマート E メーターのようなアプリケーションが頻繁 なデータ ログに応じて高い強度で書き込まれる場合、消費電力に大きな影響を及ぼします。高いアクティブ電流に加えて、 EEPROM は、デバイスを長い間アクティブ モードのままにさせる追加のページ書き込み遅延を発生させ、電力がより多く消 費します。 I2C F-RAM と I2C EEPROM への書き込みに必要なエネルギー量は、以下のエネルギー計算例で計算されます。表 6 と図 6 に示すように、F-RAM と EEPROM のエネルギー消費を比較します。この比較ではエネルギー消費を説明します。 5.2.1 エネルギー計算例 式 3 では書き込みサイクルの間 F-RAM と EEPROM で消費されるエネルギーを計算します。 𝐸𝐸 = 𝑉𝑉 𝑥𝑥 𝐼𝐼 𝑥𝑥 𝑡𝑡 式3 ここで、 V – 動作電圧 I – 書き込み中のアクティブ電流 t – 不揮発性メモリへの書き込み合計時間 表 6. EEPROM と F-RAM への書き込みエネルギー 不揮発性メモリ書き込みエネルギー (µJ) 書き込みデータ バイト F-RAM EEPROM 1 0.0096 45.072 16 0.1536 46.152 32 0.3072 47.304 64 0.6144 49.608 128 1.2288 54.216 256 2.4576 63.432 512 4.9152 126.864 1024 9.8304 253.728 2048 19.6608 507.456 注: 1. 標準 3V、1Mb の I2C EEPROM は書き込み中に 3mA のアクティブ電流を消費します。そのため、I2C EEPROM に対し て 128 バイト (1Kb) のデータを書き込むために必要な消費電力は 54.22µJ (3.0V x 3mA x 6.024ms) になります。 2. 標準 3V、1Mb の I2C F-RAM は書き込み中に 0.4mA のアクティブ電流を消費します。そのため、I2C F-RAM に対して 128 バイト (1Kb) のデータを書き込むために必要な消費電力は 1.23µJ (3.0V x 0.4mA x 1.024ms) になります。 www.cypress.com 文書番号: 002-03925 Rev. ** 12 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 図 6. F-RAM および EEPROM のデータ書き込み時のエネルギー消費量の比較 5.3 マルチデバイス設計が不要 EEPROM 書き込み動作ではデータ転送のために 2 段階を要します。データがページ バッファに書き込まれ、不揮発性メモリ の書き込みサイクルが発生します。書き込みサイクル中に、EEPROM アクセスが無効にされます。よって、進行中の書き込 みサイクルが終了するまで次のアクセスを開始することはできません。 一方、I2C F-RAM はバス速度でデータを書き込みます。従って、パイプラインの実装が不要になり、システムのファームウェア アーキテクチャを単純化し、開発サイクル時間および関連テスト オーバーヘッドを減少させます。 5.4 ページ サイズ制限がない EEPROM ページ サイズは容量によって異なります。そのため、色々な製品バージョンの異なる容量をサポートするために、 EEPROM にインターフェースするファームウェア プログラムは容量オプションの範囲で柔軟に書き込まれ、テストされる必要 があります。F-RAM はページ サイズの制限を課しないので、ユーザは使用中のメモリの合計サイズとは無関係に、任意サイズ のデータ ブロックを書き込むことができます。 5.5 ウェアレベリングまたは経時変化の追跡が不要 EEPROM への定期的な書き込みを必要とするすべてのシステムは慎重なアドレス管理を使用します。この「ウェア レベリング」と 呼ばれる方法は、各ページが書き込まれる回数を均等化することを目的とします。 効果的に書き込み回数限を上げるためにウェア レベリングが EEPROM に使用されています。ウェア レベリングの実装では、 メモリ アレイ全体は複数のセグメントに分割され、これらのセグメントはマイクロコントローラーまたはプロセッサの同一のアド レスにマッピングされます。例えば、書き込みが現時点のメモリ セグメント内のいずれか (または複数) のアドレス位置に行わ れた場合、同じアドレス位置上の後続の書き込みは、異なるセグメントで実行されます。ウェア レベリングの実装を図 7 に示 しています。 www.cypress.com 文書番号: 002-03925 Rev. ** 13 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 図 7. EEPROM 上のウェア レベリング メカニズム Memory Segment-4 4th write P1, P2 2 1 Memory Segment-3 3rd write P1, P2 Pn P3 P2 2 1 P1 Data Stream 2nd write P1, P2 Memory Segment-2 Physically divided into four segments but they are logically mapped to the same controller memory. 2 1 Aging Table 1st write P1,P2 Memory Segment-1 2 1 ウェア レべリングは、正しく洗練されたドライバー ルーチンを必要とします。このルーチンを介してすべての不揮発性のアクセス が制御されます。このルーチンは、データ構造の内部アドレス指定をメモリ用の物理的なアドレス指定方式に変換します。 通常、メモリ アレイの「エージング テーブル」は、デバイスがどのように使用されているか追跡します。これは、小型のファイリング システムにおける大幅なコード領域を使用します。アーキテクチャの変更時には、新しいプロセッサ ファミリへ置き換える際に これは設計サイクル時間を増加させます。 標準 EEPROM デバイスのアクセス可能サイクル数は 106 であるのに対して、F-RAM デバイスのアクセス可能サイクル数は 1014 (標準 EEPROM の書き換えサイクルより桁違いに 1 億回数多い) です。従って、F-RAM アクセス可能サイクルに対応 するために、システムは 1 億個の EEPROM デバイスまたは F-RAM 容量より 1 億多い EEPROM デバイスを必要とします。 これは事実上不可能になります。 5.6 電源障害後の対応が不要 データは F-RAM に書き込まれた後、すぐに不揮発性になります。これは F-RAM デバイスを使用する主な利点の 1 つです。 つまり、極端な故障状態でシステム データの整合性を一層確保することです。すべての書き込みは、不揮発性メモリに直接 行われます。そのため、電源障害の後にデータを保存するための電源バックアップまたは更なる電源供給は要りません。 その一方、電源の障害が検出された場合、EEPROM ベースのシステムで重要なデータを保存するために、コントローラーは、 所望のデータ ブロック サイズに対応する完全な書き込みサイクルを開始および実行しなければなりません。主電源は、 このプロセスを通じてコントローラーとその周辺装置に電源を確実に供給するために十分な電力を含有する必要があります。 コントローラーは、電源障害中に電源の急激な遷移によるクラッシュから保護されなければなりません。システム ファームウェア は、電源障害前に存在したどのシステム状態においても正常に実行されることを保証するために、エラー条件の全範囲に わたって徹底的に試験されなければなりません。 6 まとめ I2C EEPROM からサイプレスの I2C F-RAM への置き換えはシステムの性能、信頼性およびエネルギー効率を向上させます。 I2C F-RAM の業界標準のピンとパッケージ コンフィギュレーションおよび電気的互換性により、置き換えは簡単になります。 本アプリケーション ノートでは、取り上げられた少数のデバイスの相違点が考慮される必要があります。しかし、ほとんどの アプリケーションではこれらの相違点は一般的に置き換えを除外しません。 www.cypress.com 文書番号: 002-03925 Rev. ** 14 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 著者について 氏名: Shivendra Singh 役職: アプリケーション エンジニア主任 www.cypress.com 文書番号: 002-03925 Rev. ** 15 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて 改訂履歴 文書名: AN97798 – I2C EEPROM からサイプレスの I2C F-RAM™への置き換えについて 文書番号: 002-03925 版 ECN 改版者 発行日 ** 5013006 HZEN 11/16/2015 www.cypress.com 変更内容 これは英語版 001-97798 Rev. **を翻訳した日本語版 002-03925 Rev. **です。 文書番号: 002-03925 Rev. ** 16 2 2 I C EEPROM からサイプレスの I C F-RAM™への置き換えについて ワールドワイド販売と設計サポート サイプレスは、事業所、ソリューション センター、メーカー代理店および販売代理店の世界的なネットワークを保持しています。お客様 の最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。 PSoC®ソリューション 製品 車載用 cypress.com/go/automotive psoc.cypress.com/solutions クロック & バッファ cypress.com/go/clocks PSoC 1 |PSoC 3 | PSoC 4 |PSoC 5LP インターフェース cypress.com/go/interface サイプレス開発者コミュニティ 照明 & 電源管理 cypress.com/go/powerpsoc メモリ cypress.com/go/memory PSoC cypress.com/go/psoc テクニカル サポート タッチ センシング cypress.com/go/touch cypress.com/go/support USB コントローラー cypress.com/go/usb ワイヤレス／RF cypress.com/go/wireless コミュニティ | フォーラム | ブログ | ビデオ | トレーニング PSoC はサイプレス セミコンダクタ社の登録商標であり、F-RAM は同社の商標です。本書で言及するその他のすべての商標または登録商標は各社の所有物で す。 Cypress Semiconductor 198 Champion Court San Jose, CA 95134-1709 Phone Fax Website : 408-943-2600 : 408-943-4730 : www.cypress.com © Cypress Semiconductor Corporation, 2015. 本文書に記載される情報は、予告なく変更される場合があります。Cypress Semiconductor Corporation (サイ プレス セミコンダクタ社) は、サイプレス製品に組み込まれた回路以外のいかなる回路を使用することに対して一切の責任を負いません。サイプレス セミコンダク タ社は、特許またはその他の権利に基づくライセンスを譲渡することも、または含意することもありません。サイプレス製品は、サイプレスとの書面による合意に基 づくものでない限り、医療、生命維持、救命、重要な管理、または安全の用途のために使用することを保証するものではなく、また使用することを意図したものでも ありません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとし てサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリス クを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。 このソースコード (ソフトウェアおよび／またはファームウェア) はサイプレス セミコンダクタ社 (以下「サイプレス」) が所有し、全世界の特許権保護 (米国およびそ の他の国)、米国の著作権法ならびに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によりライセンシーに付与するライセンスは、 個人的、非独占的かつ譲渡不能のライセンスであり、適用される契約で指定されたサイプレスの集積回路と併用されるライセンシーの製品のみをサポートするカ スタム ソフトウェアおよび／またはカスタム ファームウェアを作成する目的に限って、サイプレスのソース コードの派生著作物をコピー、使用、変更そして作成す るためのライセンス、ならびにサイプレスのソース コードおよび派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレスの 書面による明示的な許可なくして本ソース コードを複製、変更、変換、コンパイル、または表示することはすべて禁止します。 免責条項: サイプレスは、明示的または黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性または特定目的への適合性の黙 示的な保証が含まれますが、これに限定されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレス は、本文書に記載されるいかなる製品または回路を適用または使用したことによって生ずるいかなる責任も負いません。サイプレスは、誤作動や故障によって使 用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネントとしてサイプレス製品を使用することを許可していません。生命 維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任 を免除されることを意味します。 ソフトウェアの使用は、適用されるサイプレス ソフトウェア ライセンス契約によって制限され、かつ制約される場合があります。 www.cypress.com 文書番号: 002-03925 Rev. ** 17