注文コード No. N ※ 8 0 8 2 LC823231 CMOS LSI デュアルデコーダLSI 概要 LC823231 は、MP3/WMA に対応したデュアルデコーダ LSI である。MP3/WMA デコード機能をハードワ イアード構成として専用回路化することにより、DSP ベースの構成では不可能な超低消費電力を実現 している。 特長 ・超低消費電力(around 10mW)1 ・対応するフォーマットは以下の通りである。 - MPEG1,MPEG2,MPEG2.5(全サンプリング周波数・全ビットレート) - WMA(High Rate defined by Microsoft)2 Sampling Frequency 48kHz 44.1kHz 32kHz 22.05kHz Channel Bitrate(bps) 2ch 64k,96k,128k,160k,192k 1ch - 2ch (32k),48k,64k,80k,96k,128k,160k,192k,256k,320k 1ch 32k,48k,64k,128k 2ch (32k),(36k),(40k),(44k),48k,64k 1ch (20k),(32k) 2ch (20k),(22k),32k 1ch (16k),(20k) - PCM(8kHz,11.025kHz,12kHz,16kHz,22.05kHz,24kHz,32kHz,44.1kHz,48kHz) ・デジタルボリューム・トーンコントロール回路を内蔵。 ・∆Σ方式 DAC・D 級アンプを内蔵している。 ・デジタルイコライザ・音漏れ防止回路を内蔵。(DAC) ・三洋サラウンド回路を内蔵(評価中) ・PCM 入出力インタフェース - 外付け DAC/DSP への PCM データ出力 - 外付け ADC/DSP からの PCM データ入力 ・×2,×4 のオーバーサンプラーによるサンプリングレート変換機能 ・スリープモードサポート。 ・Xtal 周波数は 16.9344MHz(44.1kHz* 384)。 1 2 Fs=44.1kHz,PLL=OFF,D-class Amp を除く消費電力。 表中の(nk)bps=Middle Rate。簡易再生可能。 次ページへ続く。 82504 JO IM◎棚橋 No.8082-1/8 LC823231 前ページより続く。 ・内蔵 PLL によって 44.1kHz 以外のサンプリング周波数に対応。 ・電源電圧は以下の通りである。 - 内部電源：Typical 1.5V (min 1.2V, max 1.8V) - D 級アンプ電源：Typical 1.5V (min 1.2V, max 1.8V) - I/O 端子電源：(min 2.7V, max 3.6V) - PLL 端子電源：(min 2.7V, max 3.6V) 絶対最大定格/VSS=0V,VDDINT=VDD1,VDDIO=VDD2 項目 記号 電源電圧 条件 定格値 unit VDDINT max −0.3∼＋2.16 V VDDIO max −0.3∼＋3.96 V −0.3∼VDDIO＋0.3 V 入力電圧 VI 保存周囲温度 Tstg −55∼＋125 ℃ 動作周囲温度 Topr −30∼＋70 ℃ max unit 許容動作範囲/Topr=−30∼＋70℃ 項目 電源電圧 入力電圧 記号 min typ INT(内部) VDD1 1.2 1.5 1.8 V IO VDD2 2.7 3.3 3.6 V PLL VDD3 2.7 3.3 3.6 V IO2 VDD4 2.7 3.3 3.6 V DAMP AVDD1 1.2 1.5 1.8 V PLL AVDD2 2.7 3.3 3.6 V IO VDD2 0 VDD2 V IO2 VDD4 0 VDD4 V PLL VDD3 0 VDD3 V 注）VDD1等の電源の種別は、端子説明表に表記した電源名称に準じる。 [注意]電源電圧の制限条件を以下に示す。 ・VDD2≧VDD4 ・VDD3=AVDD2 ・VDD3≦VDD2 No.8082-2/8 LC823231 DC特性/2.7V≦VDD2(VDD4)≦3.6V,−30≦Topr≦70℃ 項目 記号 入力 H レベル電圧 入力 L レベル電圧 出力 H レベル電圧 条件 VIH min typ unit 適用ピン 0.7×VDD2 V (1) 0.75×VDD2 V (2) 0.2×VDD2 V (1) 0.15×VDD2 V (2) V (3) V (3) V (4) 0.4 V (4) 10 µA (5) 200 kΩ (6) VIL VOH IOH=−2mA max VDD2(VDD4)− 0.8 出力 L レベル電圧 VOL IOL=2mA 0.4 出力 H レベル電圧 VOH IOH=−8mA 出力 L レベル電圧 VOL IOL=8mA 出力リーク電流 IOZ Hi 出力時 プルアップ抵抗 Rup VDD2−0.8 −10 50 100 適用ピン(実動時) (1：CMOS 入力)DIMPG[7：0],DICTL,TMODE[2：0],SLEEP,DIN,BCK,LRCK,SCK (2：CMOS シュミット入力)CKMPG,ZCSMPG,CKCTL,ZCSCTL,ZRESET (3：出力フォース電流 2mA) DEMAND,STSRDY,DOCTL,DOUT,BCK,LRCK,SCK,GPO,GPOUT0,GPOUT1,GPOUT2,GPOUT3 (4：出力フォース電流 8mA)XOUTD (5：出力 HiZ 出力)DOCTL (6：プルアップ抵抗内蔵)DIMPG[7：0],SCK,LRCK,BCK,DOUT (Note)XIN,XOUT は DC 特性に含まれない。 アナログ特性 PLL/VSS=0V,2.7V≦AVDD3≦3.6V,−30≦Topr≦70℃ 項目 記号 アナログ入力電圧 AVDDI PLL ロック時間 Tlock 条件 min typ 0 max unit AVDD3 V 10 ms VCNT 消費電力 MP3/WMA Decoder(VDD1＋VDD2＋VDD3＋VDD4＋AVDD2) 測定条件 ・VDD1=1.2V or 1.5V ・VDD2=3.3V,VDD3=3.3V,VDD4=3.3V ・AVDD2=3.3V ・Measured on SANYO LC823231 Evaluation Board 表 1 MP3/WMA Decoder 消費電力(実測値) MP3 WMA VDD1(V) PLL ON(mW) PLL OFF(mW) 1.5 T.B.D. T.B.D. 1.2 T.B.D. T.B.D. 1.5 T.B.D. T.B.D. 1.2 T.B.D. T.B.D. No.8082-3/8 LC823231 D-class Amp(AVDD1) 測定条件 ・AVDD1=1.5V ・On SANYO LC823231 Evaluation Board 表 2 D 級アンプ消費電力(実測値) Current(mA) Power(mW) 1kHz Sine wave(0dB) T.B.D. T.B.D. 1kHz Sine wave(−5dB) T.B.D. T.B.D. 1kHz Sine wave(−10dB) T.B.D. T.B.D. WMA Real Music T.B.D. T.B.D. 外形図 unit:mm 3190A No.8082-4/8 LC823231 ブロック図 ILC05554 No.8082-5/8 LC823231 端子説明 端子番号 Ball 端子名 I/O Attr 端子説明 1 C1 VDD1 P 内部電源端子 2 D4 VSS P 接地端子 3 C2 DIMPG4 B(I) PU MPG/WMA バスデータ 4 D1 DIMPG5 B(I) PU MPG/WMA バスデータ 5 D3 DIMPG6 B(I) PU MPG/WMA バスデータ 6 D2 DIMPG7 B(I) PU MPG/WMA バスデータ 7 E1 DEMAND O 8 E4 CKMPG I 9 E3 VDD2 P I/O 用電源端子 10 E2 VSS P 接地端子 11 F3 ZCSMPG I 12 F4 STSRDY O 13 F1 DOCTL O 14 G2 DICTL I 15 G1 CKCTL I S コントロールバスクロック 16 H2 ZCSCTL I S コントロールバスチップセレクト 17 K3 VSS P 接地端子 18 G4 VDD2 P I/O 用電源端子 19 J3 TMODE0 I テスト端子(LOW に接続すること) 20 H4 TMODE1 I テスト端子(LOW に接続すること) 21 K5 TMODE2 I テスト端子(LOW に接続すること) 22 G5 SLEEP I スリープ(High=SLEEP,Low=通常) 23 H5 VSS P 接地端子 24 J5 VDD1 P 内部電源端子 25 J6 ZRESET I 26 H6 XOUTD O クロック外部出力 27 G6 VSS P PLL 用接地端子 28 K6 VDD3 P PLL 用電源端子 29 J7 CPO O PLL チャージポンプ出力 30 H7 VCNT I PLL VCO 出力 31 K7 AVSS P PLL 用アナログ接地端子 32 H8 AVDD2 P PLL 用アナログ電源端子 33 G7 VSS P 接地端子 34 H9 XOUT O 発振アンプ出力端子 35 G10 XIN I 発振アンプ入力端子 36 G8 VDD1 P 内部電源端子 37 F7 AVSS P D 級アンプ Lch 用接地端子 38 F8 LOUT O D 級アンプ音声出力 Lch 39 F9 AVDD1 P D 級アンプ Lch 用電源端子 40 E9 AVDD1 P D 級アンプ Rch 用電源端子 41 E8 ROUT O D 級アンプ音声出力 Rch 42 E7 AVSS P D 級アンプ Rch 用接地端子 MPG/WMA データ要求 S S MPG/WMA バスクロック MP3/WMA バスチップセレクト ステータスレディ T コントロールバスデータ出力 コントロールバスデータ入力 S リセット(Low=Reset) 次ページへ続く。 No.8082-6/8 LC823231 前ページより続く｡ 端子番号 Ball 端子名 I/O 43 D9 VSS P 接地端子 44 D8 GPOUT1 O 汎用出力ポート 1(NC 可) 45 D10 GPOUT2 O 汎用出力ポート 2(NC 可) 46 C9 GPOUT3 O 汎用出力ポート 3(NC 可) 47 C8 GPOUT4 O 汎用出力ポート 4(NC 可) 48 C10 VDD4 P 汎用出力ポート用電源端子 49 A7 VSS P 接地端子 50 C7 VDD1 P 内部電源端子 51 B7 DIN I PCM データ入力 52 A6 DOUT B(O) PU PCM データ出力 53 D6 BCK B PU PCM ビットクロック(入出力) 54 C6 LRCK B PU PCM LR クロック(入出力) 55 B6 SCK B PU PCM 384Fs クロック(入出力) 56 B5 VDD2 P I/O 用電源端子 57 C5 VSS P 接地端子 58 D5 VDD1 P 内部電源端子 59 A5 GPO O モニタ出力(PCMVLD,IRQ) 60 B4 DIMPG0 B(I) PU MPG/WMA バスデータ 61 C4 DIMPG1 B(I) PU MPG/WMA バスデータ 62 A4 DIMPG2 B(I) PU MPG/WMA バスデータ 63 B3 DIMPG3 B(I) PU MPG/WMA バスデータ 64 C3 VDD2 P Attr 端子説明 I/O 用電源端子 (Note) ・Z で始まる信号はローアクティブである。 ・Attr(属性)列の記号は以下の通りである。 - S はシュミット入力を示す。 - T はトライステート出力を示す。 - PU はプルアップ抵抗内蔵を示す。 - B(I)は、端子属性は双方向だが、実動時は入力のみであることを示す。 （出力となるのはテストモード時のみ） - B(O)は、端子属性は双方向だが、実動時は出力のみであることを示す。 （入力となるのはテストモード時のみ） ・T(トライステート出力)属性のピンには、外部にプルアップ抵抗が必要となる場合がある。 ・I または B(I)属性のピンをオープンにすると、LSI が故障するおそれがある。 必ず、LOW か HIGH に固定すること。 ・MPG バスをシリアル転送モードで使用する場合は、PIN60∼PIN63 および PIN3∼PIN5 を HIGH に 固定すること。 No.8082-7/8 LC823231 PS No.8082-8/8