[AK8131C] AK8131C Multi Clock Generator with VCXO AK8131Cは、VCXO及びPLLを内蔵したクロックジェネレータICです。27MHzの水晶振動子から27.0ＭＨz と33.000MHzを同時に出力することができます。 特 長 □ 電源電圧： □ 低消費電流： □ マスタクロック： □ 生成クロック REFOUT： CLK1： CLK2： CLK3： CLK4： 3.0V – 3.6V 10.0mA typ. 27.000MHz 27.000MHz (マスタクロック) 33.000MHz 33.000MHz 27.000MHz 27.000MHz □ VCXOレンジ： +/-100 ppm以上 □ 出力負荷 REFOUT： CLK1-4： 25pF 15pF □ 低ジッタ出力 REFOUT/CLK3/4： 150ps typ. (Long term) CLK1/2： 120ps typ. (Period Jitter) □ パッケージ： 16ピンSSOP ( 鉛フリー) ■用途 HDTV,STB,PCカードなど各種ﾃﾞｨｼﾞﾀﾙ放送受信機 MS0944-J-00 2008/3 - 1 - [AK8131C] 1. ブロック図 VDD X1 Voltage Controlled Crystal OSC PLL1 CLK1 Divide X2 Logic CLK2 VIN Output CLK3 Control VDD CLK4 S0 VDD REFOUT S1 VDD S2 GND 2. 端子説明 ２－１）端子配置図 1:X1 16:X2 2:S0 15:VDD3 3:S1 14:S2 4:VIN 13:VDD2 5:VDD1 12:GND2 6:GND1 11:CLK4 7:CLK1 10:CLK3 8:CLK2 9:REFOUT MS0944-J-00 2008/3 - 2 - [AK8131C] ２－２）端子機能説明 端子番号 端子名 説明 (端子タイプ) 1 X1 2 S0 3 S1 4 5 6 VIN VDD1 GND1 7 CLK1 8 CLK2 9 10 11 12 13 REFOUT CLK3 CLK4 GND2 VDD2 14 S2 15 16 VDD3 X2 27.0MHz水晶振動子接続端子 CLK1/CLK2/CLK3出力設定端子（周波数設定表を参照） 内部ﾌﾟﾙｱｯﾌﾟ 360kΩ CLK1/CLK2/CLK3出力設定端子（周波数設定表を参照） 内部ﾌﾟﾙｱｯﾌﾟ 360 kΩ VCXO制御電圧入力端子 電源端子１ 接地端子１ ｸﾛｯｸ出力端子1 （周波数設定表を参照） 内部ﾌﾟﾙﾀﾞｳﾝ 510kΩ ｸﾛｯｸ出力端子2 （周波数設定表を参照） 内部ﾌﾟﾙﾀﾞｳﾝ 510kΩ 27.000MHzを出力します。 ｸﾛｯｸ出力端子3 （周波数設定表を参照） ｸﾛｯｸ出力端子4 （周波数設定表を参照） 接地端子2 電源端子2 CLK1/CLK2/CLK3出力設定端子（周波数設定表を参照） 内部ﾌﾟﾙｱｯﾌﾟ 360kΩ 電源端子3 27.0MHz水晶振動子接続端子. ２－３）周波数設定テーブル S2 L L L L H H H H S１ L L H H L L H H S0 L H L H L H L H CLK1 OFF OFF OFF OFF OFF 33.000MHz 33.000MHz 33.000MHz CLK2 OFF OFF 33.000MHz 33.000MHz OFF 33.000MHz 33.000MHz 33.000MHz CLK3 OFF OFF OFF OFF 27.000MHz OFF OFF 27.000MHz CLK4 OFF 27.000MHz OFF 27.000MHz 27.000MHz OFF 27.000MHz 27.000MHz ＊ S2,S1,S1を開放にすると“H/H/H”の設定となります。 ＊ CLK3.4は、REFOUTと同じ信号が出力されます。 MS0944-J-00 2008/3 - 3 - [AK8131C] 3. 電気的特性 ３－１）絶対最大定格 項 目 記号 MIN MAX 単位 電源電圧 VDD -0.3 4.6 V グランド・レベル VSS 0 0 V 入力端子電圧 VIN VSS-0.3 VDD+0.3 V 入力電流 IIN -10 10 mA 保存温度 Tstg -55 130 ℃ 備考 注意：この値を超えた条件で使用した場合デバイスを破壊することがあります。 また、通常の動作は保証されません。 ３－２）動作条件 項 目 記号 MIN 動作温度 Ta -20 電源電圧 VDD 3.0 出力端子 負荷容量 TYP 3.3 Cpl Cp2 MAX 単位 85 ℃ 3.6 V 15 25 pF 備考 CLK1-4 REFOUT *VDD1-3 は同じ電源を使用し、各端子と GND 間に 0.1μF 程度のコンデンサを 挿入してください。 ３－３）消費電流 VDD＝3.3V， 項 目 消費電流 記号 MIN IDD TYP 10.0mA MAX 単位 mA Ta＝25℃ 備考 *1 *1 出力端子無負荷、S2,S1,S0 は開放 MS0944-J-00 2008/3 - 4 - [AK8131C] ３－４）ＤＣ特性 VDD＝3.0～3.6V，Ta＝-20～85℃ 項目 高ﾚﾍﾞﾙ入力電圧 低ﾚﾍﾞﾙ入力電圧 入力ﾘｰｸ電流 1 入力ﾘｰｸ電流 2 出力高ﾚﾍﾞﾙ電圧 出力低ﾚﾍﾞﾙ電圧 端子 MIN TYP S2,S1,S0 0.7*VDD 同上 同上 -20 VIN -3 CLK1-4 0.8*VDD REFOUT 同上 MAX 単位 0.3*VDD +10 +3 V V μA μA V IOH=-4mA V IOL=4mA 0.2*VDD 備考 ３－５）AＣ特性 VDD＝3.0～3.6V，Ta＝-20～85℃ 項目 水晶発振周波数 端子 MIN X1,X2 周波数可変範囲 TYP MAX 27.0000 ppm 130 ppm/V 出力 CLK 立ち上がり時間 CLK1-4 REF_OUT 1.5 2.5 ns 出力 CLK 立ち下がり時間 CLK1-4 REF_OUT 1.8 2.5 ns ﾋﾟﾘｵﾄﾞｼﾞｯﾀ CLK1-2 120 ps ﾛﾝｸﾞﾀｰﾑｼﾞｯﾀ REFOUT CLK3/4 150 ps （1000-cycle） 出力 CLK ﾃﾞｭｰﾃｨｰｻｲｸﾙ 出力ﾛｯｸ時間 CLK1-2 45 50 55 % CLK3-4 REFOUT CLK1-2 40 50 60 % 5 備考 MHz ±100 VCXO ゲイン 単位 ms VIN=0.0～VDD *1,単調 VIN=1.5V±1.0V *1 Cp1=15pF Cp2=25pF 0.2*VDD→0.8*VDD *2 Cp1=15pF Cp2=25pF 0.8*VDD→0.2*VDD *2 ＊2,＊3 27.000MHz ＊2,＊4 Cpl=15pF Cp2=25pF *1 *5 *1：水晶振動子により異なります。 *2：設計値です。 *3：10000 回サンプル、６σ（±３σ） *4：10000 回サンプル、６σ（±３σ） *5：CLK1/CLK2 は 27MHz 信号から PLL で生成されます。 MS0944-J-00 2008/3 - 5 - [AK8131C] 4. パッケージ外形寸法図（単位ｍｍ） 16pin SSOP (Unit: mm) 5.00TYP 16 9 A 0.22±0.1 6.4±0.3 4.4TYP 1 8 0.65 0.15±0. 1 1.25 TYP 0.1±0.1 Detail A 0.5 ±0.2 0-10° MS0944-J-00 2008/3 - 6 - [AK8131C] 5. マーキング図 ａ． １ピン表示 丸印 ｂ． ロゴ ＡＫＭ ｃ． マーケティングコード ８１３１Ｃ ｄ． 日付コード XXXXX（5 桁） 16 9 8131C xxxxx AKM １ 8 MS0944-J-00 2008/3 - 7 - [AK8131C] 重要な注意事項 ● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく 変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新 のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 ● 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、そ の他の権利に対する侵害につきましては、当社はその責任を負うものではありませんので、 ご了承下さい。 ● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該 当する場合、輸出する際に同法に基づく輸出許可が必要です。 ● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や 動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通 常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必 ず事前に弊社代表取締役の書面による同意をお取り下さい。 ● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生 ずる損害等の責任を一切負うものではありませんのでご了承下さい。 ● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、そ の使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承 下さい。 MS0944-J-00 2008/3 - 8 -