-0T401 模/数转换说明 主要特性 z z z z z z z 双通道 16 位 Sigma-Delta A/D 转换器 单端输入 PCM 音频接口协议：左对齐、I2S 采样频率：fs=4kHz 到 48kHz 5V 电源电压 系统时钟：256fs、384fs 或 512fs 封装形式： SOP14 引脚定义及封装说明 1 VinL VREF1 14 2 VinR VREF2 13 3 DGND 4 VDD 5 SCKI 6 BCK 7 LRCK JMT 401IS 序号 名称 I/O 描述 1 VinL 输入 信号输入(左) 2 VinR 输入 信号输入(右) 3 DGND － 数字部分地 数字部分电源 4 VDD － AGND 12 5 SCKI 输入 系统时钟输入 256fs、384fs 或 512fs VCC 11 6 BCK 输入 位时钟输入 32fs、48fs FMT 10 7 LRCK 输入 采样时钟输入 fs 8 DOUT 输出 数据输出 9 BYPAS 输入 高通控制开关 BYPAS 9 DOUT 8 (1) 或 64fs 低:高通打开 高:高通关闭 10 FMT 输入 输出格式 (1) 低：最高位先出，左对齐 高：最高位先出，I2S 11 VCC － 模拟部分电源 12 AGND － 模拟部分地 13 VREF2 － 参考源 2，外接退藕电容 14 VREF1 － 参考源 1，外接退藕电容 (1)采用 100kΩ 下拉电阻 电气特性 如 没 有 特 殊 说 明 ， 以 下 所 有 特 性 测 试 环 境 温 度 为 +25 º C,+VCC=+VDD=+5V, 采 样 频 率 fs=44.1kHz,系统时钟 SCKI=384fs。 参数 条件 最小值 分辨率 数字输入/输出 输入逻辑电平： VIH(1) VIL(1) 输入逻辑电流： IIN(2) IIN(3) 输出逻辑电平： VOH(4) VOL(4) 采样频率 系统时钟频率 单位 JMTT401 典型值 最大值 16 位 2.O 0.8 V V ±10 +100 μA μA 44.1 11.2896 16.9344 22.5792 0.5 48 12.2880 18.4320 24.5760 V V kHz MHz MHz MHz 直流精度 通道对通道的增 益失配 增益误差 ±1.0 ±2.0 ±2.5 ±5.0 % of FSR % of FSR 动态性能(5) 满量程（-0.5dB） THD+N THD+N（-60dB） 动态范围 信噪比 通道分离 -88 -90 93 93 91 -80 dB dB dB dB dB 模拟输入 输入范围 中心电压 输入阻抗 抗混叠滤波器频 率响应 数字滤波器性能 通带 阻带 通带纹波阻带衰 减 阻带衰减 延迟时间 IOH=-1.6mA IOL=+3.2mA 256fs 384fs 512fs 4.5 4 1.024 1.536 2.024 90 90 88 FS（VIN=0dB） 2.828 2.1 30 170 -3dB Vp-p V kΩ kHz 0.454fs 0.583fs ±0.05 -65 17.4/fs -3dB 0.019fs Hz Hz dB dB sec mHz 高通频率响应 电源供电需要 电源电压 供电电流(6) 功耗 温度范围 工作 存储 +Vcc +VDD +VDD=+VCC=+5V VDD=+VCC=+5V +4.5 +4.5 +5.0 +5.0 18 90 -25 -55 +5.5 +5.5 25 125 VDC VDC mA mW +85 +125 ℃ ℃ (1)管脚 5,6,7,9 和 10(SCKI,BCK,LRCK,PYPAS,FMT).(2)管脚 5,6,7(SCKI,BCK,LRCK)施密特触 发 输 入 .(3) 管 脚 9,10(BYPAS,FMT) 施 密 特 触 发 输 入 ， 外 接 100 kΩ 下 拉 电 阻 .(4) 管 腿 8(DOUT).(5)fIN=1kHz,通过 20kHz 低通和 400Hz 高通滤波器.(6)DOUT 端(管脚 8)没有负载. 工作原理 JMT401A/D 转换器由带隙基准源，双通道单端转差分转换器，一个全差分 5 阶 Delta-Sigma 调制器，一个抽取滤波器(包括数字高通)和串行接口电路构成。内部 高精度带隙基准需要外接两个退藕电容，它提供了整个片内所需的电源参考，同 时定义了输入信号的幅值电平。单端转差分电路结构提高了动态范围和电源抑制 比性能。 输入信号首先通过 64 倍过采样频率采样进入转换器，这样减轻了对抗混迭滤波器 的性能要求。5 阶 Delta-Sigma 调制器采用开关电容积分器的单环连接结构，同时 包括一个比较器和一个 1 位 DAC 组成的反馈环路。调制器将量化噪声整形移到音 频带外。调制器输出的 64fs、1 位的数据流在抽取滤波器内被转换成 1fs、16 位， 高通滤波(HPF)滤去直流分量。最后通过串行接口电路按照通讯协议串行输出。 时钟说明 图 1 系统时钟(SCKI)说明 JMT401 时钟 SCKI、LRCK、BCK 都要从外部输入。系统时钟 SCKI 必须是采样 频率 fs 的 256、384 或 512 倍,JM401 将自动判断系统时钟频率与采样频率的关 系。当系统时钟为 384fs 和 512fs 时，芯片内部都将其降频到 256fs 作为调制器和 抽取滤波器的系统时钟。表 1 列举了采样频率和系统时钟频率的几个典型值，图 1 说明系统时钟的时序关系。 LRCK 就是采样频率 fs，范围是 4kHz-48kHz。BCK 是位时钟，它是采样频率 fs 的 32、48 或 64 倍。DOUT 是左/右通道的 16 位量化输出，有左对齐和 I2S 两种输 出格式，它们与 LRCK 和 BCK 的时序关系如图 2。 表 1 系统时钟频率 JMT401 正常工作时需要 LRCK 和 SCKI 做到同步关系，但不要求两者的相位有特 殊关系。若 LRCK 或 SCKI 因为时钟抖动在 6 个位时钟周期(BCK)中没有同 步,JM401 将在 1/fs 内停止工作且输出强制为 BPZ 状态，直到 LRCK 与 SCKI 恢 复同步。若这种非同步小于 5 个位时钟周期，则不发生以上不稳定现象。在不稳 定期间、不稳定到稳定和稳定到不稳定期间，输出数据的噪声将很大。 系统时钟信号的质量将会影响JMT401 的动态性能，因此它的占空比、抖动和阈 值电平都有较高的要求。当电源上电时，系统时钟(SCKI)、位时钟(BCK)和采样时 钟(LRCK)都必须同时提供给芯片管脚。若时钟供给失败，芯片功耗将会增加至三 倍于正常值，这将影响芯片长期工作的可靠性。 图 2 输入时钟时序说明 复位 JMT401 有一个内部上电复位电路，它在 VCC/VDD 超过 4.0V 时初始化整个芯片。 在复位期间数字逻辑电路和数字滤波器停止工作，数字输出端一直为低电平。图 3 所示内部上电复位过程。 图 3 芯片内部上电复位时序 串行数据接口数据格式 JMT401 有 FMT(管脚 10)控制有两种数据格式，详见下表。输出格式的具体时序 关系如图 4 所示。 表 2 数据格式 图 4 音频输出格式 外型尺寸图