SD2421 环路供电型 4 mA-20 mA DAC 特点 4mA 至 20mA 电流输出 z HART®兼容型 z 16 位分辨率和单调性 z ±0.01%积分非线性 z 3V/3.3V/5V 稳压器输出 z 2.5V 和 1.25V 精密基准电压源输出 z 静态电流 520uA(最大值) z 可编程报警电流能力 z 灵活的抗扰串行接口 z 过流保护以及短路保护 z 16 引脚 SOIC 和 PDIP 封装 z 描述 SD2421 是 一 款 完 整 环 路 供 电 型 4mA-20mA 数模转换器，专为满足工业控制领 域智能发射器制造商的需求而设计， 其高集成、 高精度、低成本解决方案，实现高分辨率 4mA-20mA 的智能发射器。 SD2421 内置输出电压可选的稳压器，用 于自身及发射器系统中的其他器件供电，可提 供+3V、+3.3V 或+5V 调节输出电压。同时内 置提供+2.5V 和+1.25V 精准基准电压源输出。 所以，SD2421 不需要外部独立的稳压器和基 准电压源，只需若干外部元件和一个调整管即 可，其中调整管主要用于扩展环路电压范围。 SD2421 可以结合标准的 HART FSK 协议 通信电路使用，其额定性能不受影响，高速串 行接口能够以 10Mbps 速率工作，并允许通过 一个标准三线式串行接口与常用的微处理器和 微控制器简单相连。 这款 DAC 采用Σ-Δ架构，可以保证 16 位单调性，且积分非线性为±0.01%。该器件 提 供 4mA 零 电 平 输 出 电 流 ( 失 调 误 差 为 ± 0.02%)，以及 20mA 满量程输出电流(增益误差 为±0.1%)。 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 SD2421 提供两种封装：16 引脚、0.3 英寸 宽、塑料 DIP 封装和 16 引脚、0.3 英寸宽、SOIC 封装。该器件的额定温度范围为-40℃至+85℃ 工业温度范围。 产品聚焦 1. SD2421 是一种高性能、低成本的单芯片解 决方案，可产生 4mA 至 20mA 信号，非常 适合工业控制领域智能发射器应用。 2. SD2421 的稳压电源可用于给发射器中的 任何其他电路供电。调节输出值可通过引 脚进行选择，可为 3V/3.3V/5V。 3. SD2421 的片内基准电压源可以给系统中 的其它器件提供精密的 2.5V 和 1.25V 基 准。 4. SD2421 完全兼容标准 HART 电路或其他 类似的 FSK 协议。 5. 通过添加单个分立晶体管，SD2421 可以在 最低 VCC+2V 至该调整管的击穿电压范围 内工作。 6. SD2421 可将数字数据转换成为电流，并可 以保证 16 位分辨率和单调性。满量程± 0.1%建立时间不超过 8ms。 7. SD2421 具有可编程报警电流功能，允许发 射器通过发送超量程电流来指示传感器故 障。 8. SD2421 具有过流及短路保护功能，确保器 件本身及外围分立调整管不被烧毁。 SD2421 应用领域 订购信息 工业过程控制、4mA 至 20mA 环路供电发 射器、智能发射器、HART 网络连接等 封装形式 订货名称 SOP16 SD2421A DIP16 SD2421B 管脚图和管脚描述 VREF1 1 16 VCC VREF2 2 15 BOOST VREF IN 3 14 COMP 13 DRIVE 12 C1 LV 4 SDIC LATCH 5 SD2421 CLOCK 6 11 C2 DATA 7 10 C3 LOOP RTN 8 9 COM 图 1.DIP 和 SOIC 管脚图 表 1. 管脚描述 序号 管脚名称 属性 管脚描述 1 VREF1 模拟输出 0.5mA 的负载能力，若要求 VREF1 提供灌电流，则应在 COM 上添加 100kΩ阻性负载。 片内 1.25V 电压基准输出端，用作发射器中其他器件的精密基准电压源，可向外部提供 (请参考“基准电压源”部分) 片内 2.5V 电压基准输出端，SD2421 采用自身基准电压源工作时，VREF2 应接 VREF IN。 2 VREF2 模拟输出 3 VREF IN 模拟输入 4 LV 模拟输入/输出 该引脚可用作发射器中其他器件的精密基准电压源，可向外部提供 0.5mA 的负载能力。 电压基准输入端，SD2421 的基准电压接至此引脚，用于设置 SD2421 的量程，为了 4mA 至 20mA 正常工作，基准电压需用 2.5V，此电压可用外部基准或器件本身 VREF2。 稳压器输出(VCC)控制端，LV 接 COM，VCC=5V；LV 通过 0.01uF 电容接 VCC，VCC=3.3V； LV 接 VCC，则 VCC=3V。 DAC 锁存控制逻辑输入端，LATCH 信号上升沿将串行输入移位寄存器中的数据载入到 5 LATCH DAC 锁存器，更新 DAC 输出。锁存脉冲之间的时钟周期数决定 DAC 的电流工作模式。 数字输入 (请参考“数字接口”部分) 数据时钟输入，DATA 输入端上的数据在此 CLOCK 输入的上升沿逐个输入移位寄存器， 6 CLOCK 数字输入 7 DATA 数字输入 8 LOOP RTN 模拟输入/输出 9 COM 地 10 C3 模拟输入/输出 晶华微电子 版本 v0 http://www.SDICmicro.cn 时钟的周期即为输入串行数据比特率，最高可达 10MHz。 数字数据输入，SD2421 输入移位寄存器的数据从此端口加入，数据在 CLOCK 输入信号 的上升沿必须有效。 电流环路回流输出端，是电流环路中电流的回流路径。 芯片公共地，是 SD2421 模拟和数字输入输出以及稳压器输出的参考电位。 内部开关电流源的模拟滤波器滤波外接电容端。此引脚和 COM 之间应接一个低电介质 吸收性能的电容(陶瓷电容)。 2014/04 第 2 页 共 16 页 SD2421 11 C2 模拟输入/输出 内部开关电流源的模拟滤波器滤波外接电容端(请参考 C3 的描述)。 12 C1 模拟输入/输出 内部开关电流源的模拟滤波器滤波外接电容端(请参考 C3 的描述)。 13 DRIVE 模拟输出 14 COMP 模拟输入/输出 15 BOOST 模拟输入 内部稳压器驱动输出端，此信号负责驱动外部调整管，建立相应的 VCC 电压。 补偿电容输入端，为确保内部稳压器运放与外部调整管构成的反馈环路稳定，需在 COMP 和 DRIVE 之间连接一个补偿电容。 内部功率管的电流输入端，流经此端的电流为环路 4mA-20mA 电流的主要组成部分。 芯片供电电源输入端，同时还可以提供由外部调整管驱动的稳压器输出，既可以实现 16 VCC 电源 SD2421 自身偏置，也可以为智能发射器系统的其他部分电路供电，工作时 VCC 应通过 一个 2.2uF 电容接至 COM。VCC 输出电压大小由 LV 端口决定(请参考 LV 引脚的描述)。 功能描述 VREF IN VREF2 VREF1 2.5V SD2421 VCC LV 1.25V 稳压器 带隙基准 电压源 DRIVE 1.21V 过流保护 短路保护 振荡器 DATA CLOCK LATCH 输入移位 寄存器 上电 复位 基准电流 DAC 锁存器 16位 Σ-Δ DAC 开关电流调制器 COMP 电流放大器 RC 滤波器 BOOST 40KΩ COM 80KΩ C1 C2 40Ω LOOPRTN C3 图 2. 功能框图 图 2 是 SD2421 的功能模块框图。SD2421 是一款集成器件，设计用于环路供电型 4-20mA 智能发射器应用。作为一种远程仪器，智能发 射器在其获得电源的相同线对上控制电流输 出信号，而 SD2421 单芯片负责提供智能发射 器中的如下几个主要功能：负责将微处理器/ 微控制器的数字数据转换成模拟格式的 DAC 功能、负责设定环路电流的电流放大器功能、 负责提供稳定的工作电压功能。另外还提供两 个精确的基准电压源、内置一个时钟振荡器以 及高速串行接口。下面详细说明 SD2421 的特 性。 给 SD2421 自身及发射器系统上其它电路供 电，图 3 显示了 SD2421 的稳压器部分及 VCC=3.3V 时的相关外部电路连接。 LOOP+ DN2540 2.2uF 0.01uF LV VCC 75K 115K SD2421 稳压器 134K DRIVE 121K 1.21V COMP 稳压器 1kΩ 1nF 稳压器由一个运放、一个带隙基准电压源 和一个外部耗尽型 FET 调整管组成。此稳压器 晶华微电子 10nF 版本 v0 http://www.SDICmicro.cn 2014/04 图 3. 稳压器输出 3.3V 设置电路图 第 3 页 共 16 页 SD2421 LV引脚上的信号通过更改运算放大器反 相输入端和VCC引脚之间电阻分压器的增益， 来选择VCC要稳定的目标电压值。随着LV引脚 在COM和VCC之间变化，稳压器环路的电压输出 标称值会在 3 V和 5 V之间变化。LV连接到COM 时，调节电压为 5V；LV通过一个 0.01uF电容 连接到VCC时，调节电压为 3.3V，而如果LV连 接到VCC，则调节电压为 3 V。图 3 所示配置可 以使用的环路电压范围是由FET击穿电压和饱 和电压确定的。必须选择合适的VGS(off)、IDSS及 跨导等外部FET参数，以便DRIVE引脚上的运算 放大器输出在VCC至COM的范围上摆动时可以 正确控制FET的工作点。选择FET调整管时应注 意的主要特性如下： 表 1. FET 特性 FET 类型 N 沟道耗尽型 饱和电流IDSS 24mA (最小值) 漏源击穿电压BVDS VLOOP-VCC (最小值) 截止电压VGS(off) -VCC (最大值) 最小额定功率 24mA × ( VLOOP-VCC) 其中VCC是SD2421 的工作电压，VLOOP是环路 电压。Supertex公司的DN25D/DN254、Siliconix 公 司 的 ND2020L/ND2410L 、 Siemens 公 司 的 BSS129/BSP129 等FET均满足表 1。 稳压器需要若干外部电阻电容元件为稳 压器稳定的输出做补偿，在 COMP 和 DRIVE 引 脚之间连接一个 10nF 的补偿电容，并在 DRIVE 和 COM 之间连接由一个 1 kΩ电阻和一个 1nF 电容串联构成的外部电路，从而稳定由稳压器 运算放大器和外部调整管构成的反馈环路。另 外，连接在 VCC 引脚与 COM 引脚之间的电容用 于稳定稳压器环路。 DAC SD2421内置一个16位Σ-Δ型DAC， 可将 载入输入锁存器的数字信息转换成电流。DAC 由一个二阶调制器和一个连续时间滤波器组 成。来自调制器的单比特码流控制一个开关电 流源，开关电流源的调制输出通过三个电容和 两个电阻组成的模拟滤波器进行滤波处理，其 中，滤波电阻均集成在芯片内，只需在外部 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 C1-C3引脚上加上对地滤波电容即可。滤波电 容需使用具有低电介质吸收性能的电容(NPO), 典 型 运 用 的 电 容 值 分 别 为 C1=C2=10nF 、 C3=3.3nF。 电流放大器 电流放大器为DAC输出电流提供进一步放 大与驱动，由一个运算放大器和NPN晶体管组 成，用以设定从LOOP RTN引脚流出的电流。图 4显示了SD2421的电流放大器部分。DAC输出和 环路回流之间连接的80kΩ电阻用作采样电阻 决定电流大小。通过放大器和NPN晶体管组成 的反馈电路，使得流经40Ω电阻的电流为开关 电流源大小的2000倍，最终总环路电流为开关 电流源大小的2001倍。BOOST引脚通常连接到 VCC引脚，随着DAC输入代码在零电平至满量程 范围内变化，总环路电流会在4 mA至20 mA范 围内变化。当BOOST和VCC互连时，外部FET必 须能够提供4 mA至20 mA整范围内的环路电流。 SD2421 IDAC 电流放大器 BOOST 40KΩ COM 80KΩ 40Ω LOOP RTN 图4. 电流放大器电路图 数字接口 SD2421 的 数 字 接 口 由 这 三 条 线 组 成 ： DATA、CLOCK和LATCH。该接口可直接连接到通 用微控制器的串行端口。数据以MSB优先方式 在CLOCK信号的上升沿载入至输入移位寄存 器，然后在LATCH信号的上升沿被送入DAC锁存 器。串行接口的时序图如图5和图6所示。载入 SD2421输入移位寄存器的数据存在以下两种 形式：正常的4mA至20mA数据或报警电流数据。 第一种形式是SD2421在其正常的4mA至20mA输 出范围内工作，保持4mA至20mA电流范围内的 分辨率为16位。而第二种形式则允许用户设定 一个此范围之外的电流值作为来自发射器的 一条指示，表示传感器存在问题。SD2421会对 自身在LATCH信号之间收到的时钟脉冲进行计 数，并利用该计数来确定输入的数据是4mA至 第 4 页 共 16 页 SD2421 CLOCK 1 1 0 0 0 B12 1 B13 0 B14 0 B15 0 B1 B0 低位 0 B2 1 B3 1 B4 0 B5 B11 0 B6 B12 0 B7 1 第‘N+1’个电流码值 B8 0 B9 0 1 B10 0 B13 DATA 高位 B15 B14 第‘N’个电流码值 LATCH 图5. 串行接口波形(16位数据输入) tCK tCL CLOCK tCH tDS tDH DATA tDW tLD tLL LATCH tLH 图6. 串行接口时序图 20mA数据，还是报警电流数据。如果连续的 LATCH脉冲之间存在16个上升时钟沿，那么载 入至输入移位寄存器的数据设定为4mA至20mA 数据。在LATCH信号的上升沿，输入移位寄存 器数据以16位并行传输形式被送入DAC锁存 器。这种情况下，DAC锁存器中的16位数据会 设置4mA(全0)和20mA(全1)之间的 输出电流 (参见表2)。连续的LATCH脉冲之间存在16个以 上的时钟脉冲，那么载入至输入移位寄存器的 数据设定为报警电流数据。这种情况下， SD2421的移位寄存器接受17位数据。对于串行 写操作中存在17个以上时钟的情况(例如，在 来自微控制器串行端口的一个3 × 8位传输中 存在24个时钟)，SD2421仅接受串行写操作的 最后17位。此串行写操作中传输的数据是LSB 靠后(例如，MSB是在LATCH脉冲之前的第17个 上升时钟沿载入的)。在LATCH信号的上升沿， 输入移位寄存器数据以17位并行传输形式被 送入DAC锁存器。这种情况下，DAC锁存器中的 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 17位数据会设置0mA(全0)和32mA(全1)之间的 输出电流(参见表3)。不过，实际操作中， SD2421无法可靠地产生低于3.5 mA或超过24 mA的电流。 基准电压源 SD2421内置一个1.21V片内带隙基准电压 源，该电压源用作稳压器环路的一部分。带隙 基准电压源还可用于产生两个基准电压，以供 在SD2421之外使用，图2显示了SD2421的基准 电压源部分。VREF1引脚提供+1.25V缓冲基准 电压，可提供最低0.5mA的外部电流。VREF2引 脚提供+2.5V基准电压，同样可提供0.5mA的外 部电流。要让SD2421采用自身的基准电压源来 工作，只需将器件的VREF2引脚连接到VREF IN 引脚。另外，该器件还可以结合外部基准电压 源使用，方法是将外部基准电压源连接在VREF IN 和 COM 之 间 。 在 应 用 电 路 中 使 用 VREF1 和 VREF2时，需在基准电压引脚上连接4.7uF的外 第 5 页 共 16 页 SD2421 使用 SD2421 SD2421可以设置为正常的4 mA至20 mA工 作模式或报警电流工作模式。在正常工作模式 下，编码为16位直接(自然)二进制码，且输出 电流范围为4mA至20mA。在报警电流工作模式 下，编码也为直接二进制码，不过在两倍范围 (0mA至32mA)分辨率为17位。为了判断写入的 数据是正常的4mA至20mA数据还是报警电流数 据，器件会对两个连续LATCH脉冲之间的时钟 脉冲进行计数。如果脉冲数为0–16，选择的 是正常模式；如果为17–31，则选择的是报警 电流模式。 4mA 至 20mA 编码 表2列出正常工作模式下SD2421输入代码 与输出电流之间的理想关系,其中VREF IN为 +2.5V,1LSB = 16mA/65536 = 244nA 。 图 7 为 SD2421工作在4mA至20mA正常工作模式下的时 序图，连续锁存信号之间存在16个时钟脉冲, 其中SD2421的输出电流为12.547607mA。 CLOCK DATA 第‘N+1’个电流码值 1 0 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 0 0 0 B15 B14 B13 B12 第‘N’个电流码值 高位 B15 B14 B13 B12 B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0 低位 部电容到COM，以提供补偿并确保基准电压源 工作稳定。如果无需内部基准电压源，则可以 省去这些电容(但为了避免VREF2、VREF1输出 不稳定而对智能发射器系统其他电路模块产 生干扰，推荐接上此4.7uF电容)。 芯片内部对VREF2存在实时监测，如果外 部电路从此基准电压源抽取的电流超过0.5 mA，芯片会进入上电复位状态。在这种状态下， DAC禁用、内部振荡器停止且输入数据锁存清 零。VREF1的吸电流能力有限。如果要求VREF1 提供吸电流，则在VREF1端接4.7uF电容之外还 应对COM接一个100kΩ阻性负载。 LATCH 图7. 正常工作模式下的电流值写入时序图 报警电流编码 表3列出报警电流工作模式下SD2421输入 代码与输出电流之间的理想关系。其中VREF IN 为+2.5V，等效范围为0mA至32mA，1LSB = 32 mA/131072 = 244nA，不过可靠工作范围为3.5 mA至24mA。在表3给定范围之外的代码值，该 器件可能会给出不确定的输出，建议用户在报 警电流模式下，给SD2421设置的电流值代码应 限制在表3所示的范围内。图8显示的是通过8 位微控制器使用三个8位写操作向SD2421载入 3.75 mA报警电流时的时序图。 表3. 报警电流工作模式下(3.5mA至24mA)的 理想输入/输出代码对应表 代码 输出电流 0 0011 1000 0000 0000 3.5mA 0 0100 0000 0000 0000 4mA 0 1000 0000 0000 0000 8mA 1 0000 0000 0000 0000 16mA 1 0100 0000 0000 0000 20mA 1 1000 0000 0000 0000 24mA CLOCK 第‘N’个电流码值 代码 输出电流 0000 0000 0000 0000 4mA 0000 0000 0000 0001 4.000244mA 0100 0000 0000 0000 8mA 1100 0000 0000 0000 16mA 1111 1111 1111 1101 19.999268mA 1111 1111 1111 1111 19.999756mA 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 X X XX X X X 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 B7 B6 B5 B4 B3 B2 B1 B0 低位 DATA X X X X X X X 高位 B16 B15 B14 B13 B12 B11 B10 B9 B8 表2. 正常工作模式下(4mA至20mA)的 理想输入/输出代码对应表 LATCH 图8. 报警模式下的电流值写入时序图 第 6 页 共 16 页 SD2421 微处理器接口 SD2421 – MC68HC11(SPI总线)接口 图9显示的是SD2421和Motorola MC68HC11 SPI（串行外设接口）总线之间的典型接口。 68HC11 的 SCK 、 MOSI 和 SS 引 脚 分 别 连 接 到 SD2421的CLOCK、DATA IN和LATCH引脚(图示省 略了器件其它引脚，下同)。 SCK CLOCK 68HC11 MOSI DATA SS SD2421 LATCH 上升沿有效。发送MSBY之后，从存储器载入最 低有效字节(LSBY)，并以类似方式进行发送。 当完整的16位字载入SD2421时，LATCH引脚变 为高电平，从而完成传输。 SD2421 – MICROWIRE接口 SD2421灵活的串行接口与美国国家半导 体公司的MICROWIRE接口兼容。MICROWIRE接口 用于COP400和COP800系列处理器的微控制器 中。使用MICROWIRE接口的通用接口如图10所 示。MICROWIRE接口的G1、SK和SO引脚分别连 接到SD2421的LATCH、CLOCK和DATAIN引脚。 图9. SD2421与68HC11接口示意图 下文所示之类的典型程序以初始化各种 SPI数据和控制寄存器开始： INIT NEXTPT SENDAT LDAA #$2F ; SS = 1; SCK = 0; MOSI = 1 STAA PORTD ;SEND TO SPI OUTPUTS LDAA #$38 ; STAA DDRD ;SEND DATA DIRECTION INFO LDAA #$50 ;DABL INTRPTS, SPI IS MASTER & ON STAA SPCR ;CPOL = 0, CPHA = 0, 1MHZ BAUDRATE LDAA MSBY ;LOAD ACCUM W/UPPER 8 BITS BSR SENDAT ;JUMP TO DAC OUTPUT ROUTINE JMP NEXTPT ;INFINITE LOOP LDY #$1000 ;POINT AT ON-CHIP REGISTERS BCLR $08,Y,$20 ;DRIVE STAA SPDR WAIT1 SS , SCK, MOSI = OUTPUTS SS (LATCH) LOW ;SEND MS-BYTE TO SPI DATA REG LDAA SPSR ;CHECK STATUS OF SPIE BPL WAIT1 ;POLL FOR END OF X-MISSION LDAA LSBY ;GET LOW 8 BITS FROM MEMORY STAA SPDR ;SEND LS-BYTE TO SPI DATA REG LDAA SPSR ;CHECK STATUS OF SPIE BPL WAIT2 ;POLL FOR END OF X-MISSION BSET $08,Y,$20 ;DRIVE SK CLOCK SO DATA G1 LATCH SD2421 MICROWIRE 图10. SD2421与MICROWIRE接口示意图 SD2421 – 光耦隔离接口 SD2421具有多功能三线式的串行接口，非 常适用于将隔离数字系统和控制环路所需的 控制线数量减至最少。在本安型应用中，或在 对噪声要求、距离要求等方面比较讲究的应用 中，可能需要将SD2421和控制器隔离开来。这 可以通过使用光隔离器轻松实现。图11显示的 是与SD2421连接的光耦隔离接口，其中CLOCK、 DATA和LATCH均从光耦合器驱动。如果使用的 是上升时间和下降时间相对较长的光耦合器， 则可能需要在数字输入端上连接施密特触发 器，以免将错误数据提供给DAC。 VDD VDD VCC VCC 0.1µF WAIT2 VCC CLOCK CLOCK VDD SS 10kΩ 1kΩ VCC HIGH TO LATCH DATA 10kΩ 1kΩ RTS DATA SPI数据端口配置为处理8位字节形式的 数据。从存储器读取最高位数据字节(MSBY)， 然后由SENDAT程序进行处理。再通过索引至 PORTD数据寄存器将 SS 引脚驱动为低电平并将 位5清0。然后，MSBY被送入SPI数据寄存器， 接着自动被送入SD2421内部移位寄存器。 HC11产生必要的八个时钟脉冲，且数据在 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 SD2421 DATA VDD 1kΩ VCC 10kΩ LATCH COM LATCH 图11. SD2421光耦隔离接口示意图 第 7 页 共 16 页 SD2421 应用 基本工作配置 图12显示的是SD2421在VCC=5V下工作时的基本连接示意图，电路使用最少外部元件来操作 SD2421。在该图中，SD2421的稳压器环路与DN2540调整管一起为SD2421自身和发射器中的其它器 件提供VCC电压。VCC引脚应使用一个2.2uF电容进行去耦，从而确保稳压器工作稳定并吸收SD2421 和系统中其它器件在VCC线路上的电源毛刺。SD2421具有极低的电源灵敏度，电源VCC=3V与VCC=5V 条件下的环路电流无需片外补偿。 LOOP+ DN2540 VCC：系统其它模块电源 4.7uF 2.2uF VREF2 VREF1 VCC LV VLOOP VREF IN DRIVE DATA COMP SD2421 CLOCK 10nF 1kΩ 1nF LATCH BOOST COM COM：系统其它模块电源参考地 C1 C2 10nF C3 10nF LOOP RTN LOOP- 3.3nF 图12. SD2421基本连接示意图 为确保稳压器稳定的输出，需要对稳压器 运放和外部调整管构成的反馈环路进行频率 补偿：在COMP和DRIVE之间连接一个10nF电容， 在DRIVE引脚和COM之间连接一个由1kΩ电阻 和1nF电容组成的外部零极对补偿电路。 芯 片 上 的 2.5V 内 部 基 准 电 压 源 用 作 SD2421的基准电压源，并需要使用一个4.7uF 电容进行去耦，进行补偿以确保稳定性。该器 件上的Σ-Δ型DAC由一个二阶调制器和一个 连续时间滤波器组成。滤波器部分的电阻均为 片内电阻，需要在C1–C3引脚上外接滤波电 容，使用的电容应具备低电介质吸收性能 (NPO)。该器件的满量程建立时间由滤波器决 定，所以要实现8ms的满量程建立时间的话， 电容值可选择C1=C2=10nF，C3=3.3nF。 SD2421 具 有 多 功 能 三 线 式 串 行 接 口 ： DATA、CLOCK和LATCH。该接口可直接连接到通 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 用微控制器的串行端口。数据在CLOCK信号的 上升沿载入至输入移位寄存器，然后在LATCH 信号的上升沿被送入DAC锁存器。 降低外部FET的功率负载 在图13所示电路中，SD2421通过添加外部 NPN晶体管来降低FET上的功率负载。FET将给 VCC供电，而外部高电压NPN双极性晶体管可以 提供BOOST所需的电流。该BOOST引脚通过外部 NPN直接从环路中吸取必要的电流，从而使流 入BOOST的电流和流入COM的电流总和等于设 定的环路电流值。外部NPN晶体管可以将FET提 供的输出电流降至450uA(假设除了系统上除 了SD2421本身外，没有其它器件共享VCC电源) 和4mA以下(在系统与SD2421共享同一VCC电源 的应用中),此运用中,在COM与LOOPRTN之间推 荐接入10nF电容，以增强系统的可靠性。 第 8 页 共 16 页 SD2421 LOOP+ 存储器 DN2540 2N3904 2.2uF LV VCC SD2421 传感器 稳压器 DRIVE 1.21V COMP IDAC 40KΩ BOOST COM 40Ω 80KΩ 10nF LOOPRTN 微 处理器 数模 转换器 4mA 至 20mA 输出 图14. 典型的智能发射器架构 10nF 1kΩ 1nF 电流放大器 模数 转换器 LOOP- 图13. 外部NPN晶体管降低FET功率负载 智能发射器 SD2421设计用于4mA至20mA智能发射器。 智能发射器集成微处理器系统，后者用于实现 线性化和通信。图14显示了一个典型智能发射 器的框图。在此示例中，发射器并不具备任何 数字通信功能。 图15显示了使用SD2421实现智能发射器 的典型应用电路。发射器使测得的传感器电压 通过AD7714或AD7715等高分辨率Σ-Δ型转换 器 进行转换。这些器件均具有片内PGA，可在模 拟前端提供1至128的增益，这使得模拟输入范 围可以低至10mV，从而允许传感器直接连接到 ADC。AD7714/AD7715配备数字校准技术，可用 于消除增益和失调误差。另外还提供了后台校 准技术；器件会持续自校准，而用户无需浪费 精力去发出周期校准命令来消除时间和温度 漂移效应。在正常工作模式下，微处理器从 AD7714/AD7715读取数据。数据经过微控制器 处理之后，从处理器的串行端口送入SD2421， 从 而 通 过 4 至 20 mA 环 路 传 回 至 控 制 中 心 。 SD2421调节环路电压，从而为发射器电路的其 余部分供电。在图14中，通过将LV引脚经由 10nF电容连接到VCC，获得的VCC电压为3.3V。 VREF2给SD2421自身提供基准电压，而VREF1则 给AD7714/AD7715提供基准电压。 LOOP+ +3.3V 2.2uF 10nF VDD BOOST VCC REF IN 物理量 测量 传感器 LV VLOOP 0.1uF (环境) 温度 传感器 DN2540 VREF1 4.7uF 100kΩ VDD AD7714 /AD7715 VREF2 DRIVE VREF IN COMP 4.7uF 10nF 1kΩ 1nF CLOCK LATCH MCU SD2421 DATA LOOP RTN LOOP- GND MCLK IN MCLK OUT CS DATA OUT SCLK DATA IN COM GND C1 10nF C2 C3 10nF 3.3nF 图15. 具体的智能发射器实现 HART接口 HART协议采用基于Bell 202通信标准的频 移键控(FSK)技术，该标准是用于通过电话线 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 传送数字信号的其中一种标准。利用该技术， 可以将数字通信叠加到4mA至20mA电流环路， 而该环路则将中央系统连接到现场的发射器。 第 9 页 共 16 页 SD2421 这里使用两种不同的频率1200Hz和2200Hz来 分别代表二进制中的1和0，如图16所示。这些 正弦波信号以小幅度和零平均值的形式叠加 在直流信号上，从而允许同时进行模拟和数字 通信。另外，无论线路中是否发送数字信号， 都不会有直流分量叠加到现有4mA至20mA信号 上。因此，现有的模拟仪表仍可在采用HART协 议的系统中正常运行，因为通常采用的低通滤 波器可有效消除数字信号。一个单极点10Hz低 通滤波器可将通信信号有效降低至一个相当 于满量程信号±0.01%左右的纹波。HART协议 指定主机控制系统或手持式终端等主机发送 电压信号，而从机或现场器件则发送电流信 号。电流信号通过环路负载电阻转换成相应的 电压。 ILOOP +0.5mA t -0.5mA 1200Hz :“1” 2200Hz :“0” 图16. HART发送的数字信号 图17显示了一个智能发射器的架构图。在 智能发射器中，微控制器的功能是获得主测量 信号，存储发射器自身应用数据及其位置相关 信息，并管理通信系统之间的共享，从而实现 将两种形式的通信叠加到传输测量信号的相 同线路中去，采用HART协议的智能发射器就是 智能发射器的一个例子。 存储器 传感器 模数 转换器 微 处理器 数模 转换器 4mA 至 20mA 输出 通讯系统 图17. 采用HART协议的智能发射器架构 图18显示了SD2421在HART发射器应用中 的具体实现例子。发射器使用带通滤波器和调 制解调器接收环路上发送的HART数据，然后将 解调后的HART数据发送至微控制器的UART接 口或异步串行端口。要在环路上发送的HART数 据从微控制器的UART接口或异步串行端口发 送至调制解调器进行调制以及波形整形之后， 耦合至SD2421的C3引脚上，耦合电容CC的值由 波形整形器输出和SD2421的C3电容值共同决 定。包含Bell 202调制解调器、波形整形器和 带通滤波器的模块可选用SD2015来提供。 LOOP+ +3.3V 2.2uF VDD BOOST VCC REF IN 物理量 测量 传感器 10nF LV VLOOP 0.1uF (环境) 温度 传感器 DN2540 VREF1 4.7uF 100kΩ VDD AD7714 /AD7715 VREF2 DRIVE VREF IN COMP 4.7uF 1kΩ 1nF SD2421 CLOCK MCU 10nF LATCH DATA LOOP RTN LOOP- GND MCLK IN MCLK OUT CS DATA OUT SCLK DATA IN COM GND C1 10nF C2 500nF 160nF Cc 6.2nF HART 调制解调器 波形整形 带通滤波器 SD2015 图18. 具体的HART发射器实现 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 第 10 页 共 16 页 SD2421 电流源 图19显示的是将SD2421用作电流源的应 用电路。给SD2421设置的电流(4mA至20mA)将 在R1上产生相应的基准电压。由于负反馈，R2 上也将产生相同的基准电压。R1与R2的比值决 VDD VDD 定负载电阻RL的电流。IL=[1 + R1/R2]×IPROG， 其 中 IL 是 负 载 电 阻 RL 中 的 电 流 ， 而 IPROG 是 给 SD2421 设 置 的 电 流 (4mA 至 20mA) 。 R1 和 R2 与 SD2421外部相连，且必须是匹配电阻，以实现 精确的电流源。 +5V VCC VCC 5V输出稳压器 OUT VEE+ IN 2.2µF 4.7uF 10kΩ 1kΩ VREF IN VREF2 CLOCK VREF1 LV VCC DRIVE COMP CLOCK VDD VCC 10kΩ 1kΩ DATA SD2421 DATA VDD LOOP RTN VCC 10kΩ 1kΩ LATCH COM C1 10nF C2 R1 C3 10nF R2 3.3nF RL LATCH VEE- 图19. 具体的电流源实现 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 LOOP+ IN3611 0.1uF IN3611 4.7uF 2.2uF VDD IRFF9113 VCC DRIVE 微处理器 /存储器 GND VLOOP 备用电池 图20显示的是SD2421在系统具有备用电 池的应用电路，其中电路的微控制器和存储器 部分受到保护，可防止在环路损坏时出现数据 丢失。失去VCC电源时，备份电路可以从VCC切 换至电池电压，而不会出现毛刺。IRFF9113在 正常工作期间用作电流源，给超级电容或镍镉 电池提供连续充电电流。丧失VCC时，IRFF9113 的栅极电压降至0V，从而允许电池或超级电容 电流流过MOSFET沟道和体二极管给微控制器 和存储器部分供电。若需校准备用电池充电电 流，可在电池或超级电容通路上串联一个电流 表，在连接VCC和负载的情况下，调整100kΩ 电位器以获取电池或超级电容制造商建议的 充电电流。 此应用中不应使用非充电电池，否则可能 发生爆炸。 100kΩ 超级电容 /电池 SD2421 LOOPRTN LOOP- COM 图20. 备用电池运用具体实现电路 第 11 页 共 16 页 SD2421 电气特性 表 7. 极限参数 标识 参数 最小值 最大值 单位 TA 工作温度 -40 +85 °C TS 储存温度 -65 +150 °C VCC 至 COM 供电电压 -0.3 +7.0 V 模拟端口偏压 -0.3 VCC+0.3 V 数字端口偏压 -0.3 VCC+0.3 V 回流焊温度曲线 参考 IPC/JEDECJ-STD-020C °C DIP16 封装热阻 116 °C /W SOP16 封装热阻 110 °C /W DRIVE、BOOST、 COMP 至 COM LATCH、CLOCK、 DATA 至 COM TL θJA ESD 人体模型 V 2400 注意： 1. 2. CMOS 器件易被高能静电损坏，芯片必须储存在导电泡沫，注意避免工作电压超出范围。 在插拔芯片前请关闭电源。 表 8. VCC=+3V~+5V；TA= TMIN ~TMAX；VREF IN=VREF2；使用DN2540 作为外部功率管。 标识 参数名称 最小值 典型值 最大值 单位 电源电压 VCC (3V) 2.98 3 3.02 V VCC (3.3V) 3.28 3.3 3.32 V VCC (5V) 4.97 5 5.03 V 条件 Line Regulation 1 Load Regulation 150 200 uV/mA 工作电流 (@3V) 397 480 uA 工作电流 (@5V) 432 520 uA 350 V DN25D 击穿电压为 350V 8 ms C1=C2=10nF , C3=3.3nF 环路输出阻抗 100 MΩ AC 电压灵敏系数 0.5 uA/V 1200Hz~2200Hz 环路感性负载 50 mH 环路并联 0.1uF容性负载1 16 Bits IDD VCC+2 环路电压 满量程稳定时间 99.9%建立时间 uV/V DAC 精度 分辨率 2 单调性 INL 16 Bits ±0.004 失调 失调漂移 ±10 总输出误差 晶华微电子 ±0.01 %of FS FS=满量程输出电流 ±0.02 %of FS 4mA@+25℃,VCC=5V ±30 ppm of FS/℃ 包括片上基准漂移 ±0.1 %of FS 20mA@+25℃,VCC=5V 包括片上基准漂移 总输出漂移 ±10 ±30 ppm of FS/℃ 电源灵敏度 1 3 nA/mV 版本 v0 http://www.SDICmicro.cn 2014/04 第 12 页 共 16 页 SD2421 电压基准 输出电压 VREF2 2.494 温漂 TC 电流输出能力 V ±5 ±10 ppm /℃ 0.5 (-40℃~+85℃) mA 60 输出阻抗 1 Ω Noise 12 uVrms (0.1Hz~10Hz) 1.245 温漂 TC 电流输出能力 REF_IN 2.506 电源灵敏度 输出电压 VREF1 2.5 350 uV/V 1.25 1.256 V 100kΩ 负载到地(COM) ±5 ±10 ppm /℃ (-40℃~+85℃) 0.5 mA 电源灵敏度 30 160 uV/V 输出阻抗 2 Ω Noise 7.6 uVrms 输入阻抗 57.5 kΩ (0.1Hz~10Hz) 2 Digital Inputs 0.75*VCC V 逻辑高电平 VIH 逻辑低电平 VIL 0.25*VCC V 高电平电流 IIH ±1 uA VIN =VCC 低电平电流 IIL ±1 uA VIN =0V 10 Mbps 数据编码 二进制 串行数据速度 数据时钟周期 tCK 100 ns 数据时钟低电平 tCL 50 ns 数据时钟高电平 tCH 50 ns 数据稳定宽度 tDW 30 ns 数据建立时间 tDS 30 ns 数据保持时间 tDH 0 ns 锁存延时时间 tLD 50 ns 锁存信号低电平 tLL 50 ns 锁存信号高电平 tLH 50 ns 说明： 1 在SD2421 芯片外部FET管的漏端与LOOP RTN之间并联上 0.1uF的滤波电容。 2 设计保证，未经过生产测试。 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 第 13 页 共 16 页 SD2421 0.005 0.015 0.004 0.01 INL误差(%FSR) INL误差(%FSR) 0.003 0.002 0.001 0 0.005 最大值 0 最小值 -0.005 TA=25℃ INT VREF VLOOP = 24V 4mA~20mA Range -0.001 -0.002 INT VREF VLOOP = 24V 4mA~20mA Range -0.01 -0.015 -0.003 0 8192 16384 24576 32768 40960 49152 57344 -50 65536 -30 -10 10 Code 30 50 70 90 温度(℃) 图 21. 积分非线性误差 vs. DAC Code 图 22. 积分非线性 vs.温度 530 4.0025 510 4.002 4.0015 静态功耗(uA) 环路电流(mA) 490 4.001 4.0005 470 450 430 410 390 4 370 3.9995 350 2.7 3.2 3.7 4.2 4.7 5.2 -50 -30 -10 10 电源电压(V) 30 50 70 90 温度(℃) 图 23. 环路电流与 vs.电源电压(VCC) 图 24. 静态功耗 vs.温度（VCC=5V） 25 2.5004 20 2.5 数量比例(%) VREF2电压(V) 2.5002 2.4998 2.4996 15 10 2.4994 5 2.4992 2.499 -50 0 -30 -10 10 30 50 70 温度(℃) 图 25. VREF2 基准电压 vs.温度 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 90 0 1 2 3 4 5 6 7 8 9 温度系数(ppm/℃) 图 26. VREF2 基准电压温漂系数分布 第 14 页 共 16 页 10 SD2421 封装规格 D A3 A2 A 0.25 θ A1 c L L1 b b1 With plating E1 E c1 c Base metal Cross section B-B e b B B 尺寸：毫米（mm） 标识 最小值 典型值 最大值 A — — 2.65 A1 0.10 — 0.30 A2 2.25 2.30 2.35 A3 0.97 1.02 1.07 b 0.35 — 0.44 b1 0.34 0.37 0.39 c 0.25 — 0.31 c1 0.24 0.25 0.26 D 10.10 10.30 10.50 E 10.26 10.41 10.60 E1 7.30 7.50 7.70 e 1.27BSC L 0.55 L1 — 0.85 1.40BSC θ 0.00 — 8° 图 27. SOP16(宽体)封装外形图 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 第 15 页 共 16 页 SD2421 A3 A2 A1 b e B1 A L B B eC eA c D eB b b1 With plating E1 c1 c Base metal Cross section B-B 尺寸:毫米（mm） 标识 最小值 典型值 最大值 A 3.60 3.80 4.00 A1 0.51 — — A2 3.20 3.30 3.40 A3 1.47 1.52 1.57 b 0.44 — 0.53 b1 0.43 0.46 0.48 B1 1.52BSC c 0.25 — 0.31 c1 0.24 0.25 0.26 D 18.90 19.10 19.30 E1 6.15 6.35 6.55 e 2.54BSC eA 7.62BSC eB 7.62 — 9.30 eC 0.00 — 0.84 L 3.00 — — 图 28. DIP16 封装外形图 晶华微电子 版本 v0 http://www.SDICmicro.cn 2014/04 第 16 页 共 16 页