19-1304; Rev 0; 10/97 概要 ___________________________________ 特長 ___________________________________ MAX5152/MAX5153は、低電力、シリアル、電圧出力、 デュアル、1 3ビットディジタルアナログコンバータ (DAC)です。+5V(MAX5152)又は+3V(MAX5153)の 単一電源動作で、消費電流は僅か500µAとなっていま す。これらのデバイスは、レイルトゥレイル ® の出力 スイングを特長とし、省スペースの16ピンQSOP及びDIP パッケージで提供されています。反転入力の使用により、 特定の利得設定、リモートセンシング及び大出力駆動 能力の実現できるため、工業用プロセス制御アプリケー ションに最適です。また、ディジタル設定の(4∼ 20mA)電流ループにも適しています。 ◆ 設定可能な出力アンプ付13ビットデュアルDAC 3 線シリアルインタフェースは、SPI TM /QSPI TM 及び MicrowireTMとコンパチブルです。各DACは、入力レジ スタにDACレジスタが続く構成のダブルバッファ付入力 を備えています。このため、入力及びDACレジスタは それぞれ独立に、あるいは同時に更新できます。その 他の特長としては、プログラマブルシャットダウン (2µA)、ハードウェアシャットダウンロックアウト、 DACごとに独立した電圧リファレンス、パワーオン リセット及び全てのレジスタとDACをゼロにリセット するアクティブローのクリア入力(CL)等が挙げられま す。MAX5152/MAX5153は、機能性を増すプログラマ ブルロジック出力及びデイジーチェーン接続用のシリアル データ出力を備えています。 アプリケーション _______________________ 工業用プロセス制御 モーション制御 ディジタルオフセット 及び利得調節 ディジタル設定の 4∼20mA電流ループ 遠隔工業用制御 自動テスト機器(ATE) ◆ 単一電源動作：+5V(MAX5152) +3V(MAX5153) ◆ レイルトゥレイル出力スイング ◆ 低自己消費電流：500µA(通常動作時) 2µA(シャットダウンモード時) ◆ パワーオンリセットによりDAC出力をゼロにクリア ◆ SPI/QSPI及びMicrowireコンパチブル ◆ パッケージ：省スペースの16ピンQSOP ◆ ピンコンパチブルの12ビットバージョン： MAX5156/MAX5157 型番 ___________________________________ PIN-PACKAGE INL (LSB) 0°C to +70°C 16 Plastic DIP ±1/2 0°C to +70°C 16 Plastic DIP ±1 MAX5152ACEE 0°C to +70°C 16 QSOP ±1/2 MAX5152BCEE 0°C to +70°C 16 QSOP ±1 MAX5152BC/D 0°C to +70°C Dice* ±1 PART TEMP. RANGE MAX5152ACPE MAX5152BCPE 型番の続きはデータシートの最後に記載されています。 *Dice are tested at TA = +25°C, DC parameters only. ピン配置はデータシートの最後に記載されています。 ファンクションダイアグラム ________________________________________________________ DOUT CL PDL DECODE CONTROL DGND INPUT REG A AGND VDD DAC REG A 16-BIT SHIFT REGISTER REFA DAC A MAX5152 MAX5153 LOGIC OUTPUT INPUT REG B DAC REG B DAC B DIN FBA OUTB FBB SR CONTROL CS OUTA SCLK UPO REFB レイルトゥレイルは日本モトローラの登録商標です。SPI及びQSPIはMotorola Inc.の商標です。 MicrowireはNational Semiconductor Corp.の商標です。 ________________________________________________________________ Maxim Integrated Products 1 MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 ABSOLUTE MAXIMUM RATINGS VDD to AGND............................................................-0.3V to +6V VDD to DGND ...........................................................-0.3V to +6V AGND to DGND ..................................................................±0.3V FBA, FBB to AGND.....................................-0.3V to (VDD + 0.3V) REF_, OUT_ to AGND.................................-0.3V to (VDD + 0.3V) Digital Inputs (SCLK, DIN, CS, CL, PDL) to DGND ................................................................-0.3V to +6V Digital Outputs (DOUT, UPO) to DGND .....-0.3V to (VDD + 0.3V) Maximum Current into Any Pin .........................................±20mA Continuous Power Dissipation (TA = +70°C) Plastic DIP (derate 10.5mW/°C above +70°C) .............593mW QSOP (derate 8.30mW/°C above +70°C) .....................667mW CERDIP (derate 10.00mW/°C above +70°C) ................800mW Operating Temperature Ranges MAX5152_C_E/MAX5153_C_E ...........................0°C to +70°C MAX5152_E_E/MAX5153_E_E..........................-40°C to +85°C MAX5152_MJE/MAX5153_MJE ......................-55°C to +125°C Storage Temperature Range .............................-65°C to +150°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. ELECTRICAL CHARACTERISTICS—MAX5152 (VDD = +5V ±10%, VREFA = VREFB = 2.5V, RL = 10kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C, output buffer connected in unity-gain configuration (Figure 9).) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS STATIC PERFORMANCE Resolution N 13 Integral Nonlinearity INL (Note 1) Differential Nonlinearity DNL Guaranteed monotonic VOS Code = 20 Offset Error Offset Tempco TCVOS MAX5152A ±1/2 MAX5152B ±1 ±1 ±6 Normalized to 2.5V 3 Gain Error -0.5 Gain-Error Tempco VDD Power-Supply Rejection Ratio Bits PSRR Normalized to 2.5V 3 4.5V ≤ VDD ≤ 5.5V 20 LSB LSB mV ppm/°C ±6 LSB ppm/°C 200 µV/V VDD 1.4 V REFERENCE INPUT Reference Input Range REF Reference Input Resistance RREF 0 Minimum with code 1555 hex 14 20 kΩ MULTIPLYING-MODE PERFORMANCE Reference 3dB Bandwidth Input code = 1FFF hex, VREF = 0.67Vp-p at 2.5VDC 600 kHz Reference Feedthrough Input code = 0000 hex, VREF = (VDD - 1.4Vp-p) at 1kHz -85 dB Input code = 1FFF hex, VREF = 1Vp-p at 2.5VDC, f = 25kHz 82 dB Signal-to-Noise plus Distortion Ratio SINAD DIGITAL INPUTS Input High Voltage Input Low Voltage Input Hysteresis VIH CL, PDL, CS, DIN, SCLK VIL CL, PDL, CS, DIN, SCLK VHYS Input Leakage Current IIN Input Capacitance CIN 2 3.0 V 0.8 200 VIN = 0V to VDD 0.001 8 _______________________________________________________________________________________ V mV ±1 µA pF 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 (VDD = +5V ±10%, VREFA = VREFB = 2.5V, RL = 10kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C, output buffer connected in unity-gain configuration (Figure 9).) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS DIGITAL OUTPUTS (DOUT, UPO) Output High Voltage VOH ISOURCE = 2mA Output Low Voltage VOL ISINK = 2mA VDD 0.5 V 0.13 0.40 V DYNAMIC PERFORMANCE Voltage Output Slew Rate SR Output Settling Time To 1/2LSB of full-scale, VSTEP = 2.5V Output Voltage Swing Rail-to-rail (Note 2) Current into FBA or FBB V/µs 20 µs 0 to VDD IFB_ 0 Time Required to Exit Shutdown CS = VDD, fDIN = 100kHz, VSCLK = 5Vp-p Digital Feedthrough 0.75 Digital Crosstalk V ±0.1 µA 25 µs 5 nV-s 5 nV-s POWER SUPPLIES Positive Supply Voltage VDD Power-Supply Current IDD Power-Supply Current in Shutdown 4.5 (Note 3) IDD(SHDN) (Note 3) Reference Current in Shutdown 5.5 V 0.5 0.65 mA 2 10 µA ±1 µA TIMING CHARACTERISTICS SCLK Clock Period tCP SCLK Pulse Width High SCLK Pulse Width Low (Note 4) 100 ns tCH 40 ns tCL 40 ns CS Fall to SCLK Rise Setup Time tCSS 40 ns SCLK Rise to CS Rise Hold Time tCHS 0 ns DIN Setup Time tDS 40 ns DIN Hold Time tDH 0 ns SCLK Rise to DOUT Valid Propagation Delay tDO1 CLOAD = 200pF 80 ns SCLK Fall to DOUT Valid Propagation Delay tDO2 CLOAD = 200pF 80 ns SCLK Rise to CS Fall Delay tCS0 10 ns CS Rise to SCLK Rise Hold tCS1 40 ns CS Pulse Width High tCSW 100 ns Note 1: Accuracy is specified from code 20 to code 8191. Note 2: Accuracy is better than 1LSB for VOUT greater than 6mV and less than VDD - 50mV. Guaranteed by PSRR test at the end points. Note 3: Digital inputs are set to either VDD or DGND, code = 0000 hex, RL = ¥. Note 4: SCLK minimum clock period includes rise and fall times. _______________________________________________________________________________________ 3 MAX5152/MAX5153 ELECTRICAL CHARACTERISTICS—MAX5152 (continued) MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 ELECTRICAL CHARACTERISTICS—MAX5153 (VDD = +2.7V to +3.6V, VREFA = VREFB = 1.25V, RL = 10kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C, output buffer connected in unity-gain configuration (Figure 9).) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS STATIC PERFORMANCE Resolution N 13 Bits MAX5153A ±1 MAX5153B ±2 Integral Nonlinearity INL (Note 5) Differential Nonlinearity DNL Guaranteed monotonic ±1 Offset Error VOS Code = 40 ±6 Offset Tempco TCVOS Normalized to 1.25V 6 Gain Error -0.5 Gain-Error Tempco VDD Power-Supply Rejection Ratio PSRR Normalized to 1.25V 6 2.7V ≤ VDD ≤ 3.6V 20 LSB LSB mV ppm/°C ±8 LSB ppm/°C 320 µV/V VDD 1.4 V REFERENCE INPUT (VREF) Reference Input Range REF Reference Input Resistance RREF 0 Minimum with code 1555 hex 14 kΩ MULTIPLYING-MODE PERFORMANCE Reference 3dB Bandwidth Input code = 1FFF hex, VREF(AC) = 0.67Vp-p at 1.25VDC 600 kHz Reference Feedthrough Input code = 0000 hex, VREF = (VDD - 1.4V) at 1kHz -92 dB Input code = 1FFF hex, VREF = 1Vp-p at 1.25VDC, f = 15kHz 73 dB Signal-to-Noise plus Distortion Ratio SINAD DIGITAL INPUTS Input High Voltage VIH CL, PDL, CS, DIN, SCLK Input Low Voltage VIL CL, PDL, CS, DIN, SCLK Input Hysteresis 2.2 VHYS Input Leakage Current IIN Input Capacitance CIN V 0.8 200 VIN = 0V to VDD 0 V mV ±0.1 8 µA pF DIGITAL OUTPUTS (DOUT, UPO) Output High Voltage VOH ISOURCE = 2mA Output Low Voltage VOL ISINK = 2mA 4 VDD - 0.5 V 0.13 _______________________________________________________________________________________ 0.4 V 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 (VDD = +2.7V to +3.6V, VREFA = VREFB = 1.25V, RL = 10kΩ, CL = 100pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C, output buffer connected in unity-gain configuration (Figure 9).) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS DYNAMIC PERFORMANCE Voltage Output Slew Rate SR Output Settling Time To 1/2LSB of full-scale, VSTEP = 1.25V Output Voltage Swing Rail-to-rail (Note 6) Current into FBA or FBB V/µs 25 µs 0 to VDD IFB_ 0 Time Required to Exit Shutdown CS = VDD, fDIN = 100kHz, VSCLK = 3Vp-p Digital Feedthrough 0.75 Digital Crosstalk V ±0.1 µA 25 µs 5 nV-s 5 nV-s POWER SUPPLIES Positive Supply Voltage VDD Power-Supply Current IDD Power-Supply Current in Shutdown 2.7 (Note 7) IDD(SHDN) (Note 7) Reference Current in Shutdown 3.6 V 0.5 0.6 mA 1 8 µA ±1 µA TIMING CHARACTERISTICS SCLK Clock Period tCP 100 ns SCLK Pulse Width High tCH (Note 4) 40 ns SCLK Pulse Width Low tCL 40 ns CS Fall to SCLK Rise Setup Time tCSS 40 ns SCLK Rise to CS Rise Hold Time tCHS 0 ns DIN Setup Time tDS 50 ns DIN Hold Time tDH 0 ns SCLK Rise to DOUT Valid Propagation Delay tDO1 CLOAD = 200pF 120 ns SCLK Fall to DOUT Valid Propagation Delay tDO2 CLOAD = 200pF 120 ns SCLK Rise to CS Fall Delay tCS0 10 ns CS Rise to SCLK Rise Hold tCS1 40 ns CS Pulse Width High tCSW 100 ns Note 4: SCLK minimum clock period includes rise and fall times. Note 5: Accuracy is specified from code 40 to code 8191. Note 6: Accuracy is better than 1LSB for VOUT greater than 6mV and less than VDD - 100mV. Guaranteed by PSRR test at the end points. Note 7: Digital inputs are set to either VDD or DGND, code = 0000 hex, RL = ¥. _______________________________________________________________________________________ 5 MAX5152/MAX5153 ELECTRICAL CHARACTERISTICS—MAX5153 (continued) 標準動作特性 ______________________________________________________________________ (VDD = +5V, RL = 10kΩ, CL = 100pF, FB_ tied to OUT_, TA = +25°C, unless otherwise noted.) MAX5152 SUPPLY CURRENT vs. TEMPERATURE CODE = 1FFF (HEX) -8 -10 -12 -14 VREF = 1Vp-p AT 2.5VDC CODE = 1FFF (HEX) 10 100 0.55 0.50 CODE = 0000 (HEX) -50 -60 -70 0.45 VREF = 0.67Vp-p AT 2.5VDC CODE = 1FFF (HEX) -18 -80 -20 0.40 1200 1800 2400 3000 -90 -60 FREQUENCY (kHz) -20 20 60 100 140 0 TEMPERATURE (°C) FREQUENCY (kHz) POWER-DOWN CURRENT vs. TEMPERATURE REFERENCE FEEDTHROUGH AT 1kHz FULL-SCALE ERROR vs. LOAD -50 MAX5152 TOC04 0 VREF = 2.5V -0.4 -0.6 VREF = 3.6Vp-p AT 1.88VDC CODE = 0000 (HEX) -70 RELATIVE OUTPUT (dB) -0.2 -60 -80 -90 -100 -110 -120 -130 -0.8 3.0 POWER-DOWN CURRENT (mA) 600 MAX5152-TOC05 0 MAX5152 TOC06 -16 FULL-SCALE ERROR (LSB) -40 THD + NOISE (dB) -6 -30 MAX5152 TOC02 RL = ¥ SUPPLY CURRENT (mA) -4 RELATIVE OUTPUT (dB) 0.60 MAX5152 TOC01 0 -2 TOTAL HARMONIC DISTORTION PLUS NOISE vs. FREQUENCY MAX5152 TOC03 REFERENCE VOLTAGE INPUT FREQUENCY RESPONSE 2.5 2.0 1.5 1.0 0.5 -140 0.1 1 10 100 1000 OUTPUT FFT PLOT -30 5 25 45 MAX5152 TOC09 CS 5V/div AC COUPLED CS 5V/div AC COUPLED -40 OUT_ 500mV/div -50 OUT_ 500mV/div -60 -70 -80 -90 -100 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 2ms/div 2ms/div FREQUENCY (kHz) 6 85 105 125 DYNAMIC-RESPONSE FALL TIME DYNAMIC-RESPONSE RISE TIME MAX5152-TOC07 VREF = 3.6Vp-p AT 1.8VDC f = 1kHz CODE = 1FFF (HEX) NOTE: RELATIVE TO FULL SCALE 65 TEMPERATURE (°C) MAX5152 TOC08 0 -20 -55 -35 -15 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 FREQUENCY (kHz) LOAD (kW) -10 0 -150 -1.0 RELATIVE OUTPUT (dB) MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 _______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 (VDD = +3V, RL = 10kΩ, CL = 100pF, FB_ tied to OUT_, TA = +25°C, unless otherwise noted.) MAX5153 -8 -10 -12 -14 500 1000 1500 2000 -70 -90 0.40 2500 -60 -20 20 60 100 0 140 100 TEMPERATURE (°C) FREQUENCY (kHz) FULL-SCALE ERROR vs. LOAD REFERENCE FEEDTHROUGH AT 1kHz POWER-DOWN CURRENT vs. TEMPERATURE -70 RELATIVE OUTPUT (dB) -0.4 -0.6 -0.8 VREF = 1.6Vp-p AT 0.88VDC CODE = 0000 (HEX) -80 -90 -100 -110 -120 -130 -1.0 3.0 2.5 2.0 1.5 1.0 0.5 -140 VREF = 1.25V 0 -150 -1.2 1 MAX5251 TOC15 -60 POWER-DOWN CURRENT (mA) -50 MAX5152 TOC13 -0.2 10 100 1000 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 LOAD (kW) FREQUENCY (kHz) OUTPUT FFT PLOT DYNAMIC-RESPONSE RISE TIME 0 VREF = 1.6Vp-p AT 0.88VDC f = 1kHz CODE = 1FFF (HEX) NOTE: RELATIVE TO FULL SCALE -55 -35 -15 5 25 45 65 85 105 125 TEMPERATURE (°C) DYNAMIC-RESPONSE FALL TIME MAX5152 TOC18 MAX5152 TOC17 MAX5152-TOC16 0.1 10 FREQUENCY (kHz) 0 FULL-SCALE ERROR (LSB) -60 CODE = 0000 (HEX) MAX5152-TOC14 0 RELATIVE OUTPUT (dB) 0.50 -50 -80 -20 -30 -40 VREF = 0.67Vp-p AT 1.25VDC CODE = 1FFF (HEX) -18 -20 CODE = 1FFF (HEX) 0.45 -16 VREF = 1Vp-p AT 1VDC CODE = 1FFF (HEX) 0.55 THD + NOISE (dB) -6 -30 MAX5152 TOC11 RL = ¥ SUPPLY CURRENT (mA) -4 RELATIVE OUTPUT (dB) 0.60 MAX5152 TOC10 0 -2 -10 TOTAL HARMONIC DISTORTION PLUS NOISE vs. FREQUENCY SUPPLY CURRENT vs. TEMPERATURE MAX5152 TOC12 REFERENCE VOLTAGE INPUT FREQUENCY RESPONSE MAX5152/MAX5153 標準動作特性(続き)_________________________________________________________________ CS 2V/div CS 2V/div -40 -50 OUT_ 500mV/div -60 OUT_ 500mV/div -70 -80 -90 -100 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 2ms/div 2ms/div FREQUENCY (kHz) _______________________________________________________________________________________ 7 標準動作特性(続き)_________________________________________________________________ (VDD = +5V (MAX5152), VDD = +3V (MAX5153), RL = 10kΩ, CL = 100pF, FB_ tied to OUT_, TA = TMIN to TMAX, unless otherwise noted.) MAX5152/MAX5153 MAX5153 SUPPLY CURRENT vs. SUPPLY VOLTAGE MAX5152 SUPPLY CURRENT vs. SUPPLY VOLTAGE 0.50 CODE = 0000 (HEX) 0.45 MAX5152 TOC19a CODE = 1FFF (HEX) 0.50 SUPPLY CURRENT (mA) CODE = 1FFF (HEX) 0.55 0.55 MAX5152 TOC19 0.60 SUPPLY CURRENT (mA) MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 0.40 0.45 CODE = 0000 (HEX) 0.40 0.35 0.35 RL = ¥ RL = ¥ 0.30 4.50 4.75 5.00 5.25 0.30 2.7 5.50 3.0 3.3 3.6 SUPPLY VOLTAGE (V) SUPPLY VOLTAGE (V) MAX5152 MAJOR-CARRY TRANSITION MAX5152 TOC20 CS 2V/div OUT_ 10mV/div AC COUPLED 2ms/div MAX5152 ANALOG CROSSTALK MAX5152 DIGITAL FEEDTHROUGH MAX5152 TOC21 MAX5152 TOC22 SCLK 5V/div OUTA 1V/div OUTA 500mV/div AC COUPLED OUTB 200mV/div AC COUPLED 200ms/div 8 1ms/div _______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 端子 名称 機 能 1 AGND アナロググランド 2 OUTA DAC A出力電圧 DAC A出力アンプフィードバック入力。出力アンプの反転入力。 3 FBA 4 REFA 5 CL アクティブロークリア入力。全てのレジスタをゼロにリセット。DAC出力は0V。 6 CS チップセレクト入力 7 DIN シリアルデータ入力 8 SCLK シリアルクロック入力 9 DGND ディジタルグランド 10 DOUT シリアルデータ出力 11 UPO ユーザプログラマブル出力 12 PDL パワーダウンロックアウト。PDLがローの時は、デバイスをパワーダウンできません。 13 REFB 14 FBB 15 OUTB 16 VDD DAC Aのリファレンス DAC Bのリファレンス入力。 DAC B出力アンプフィードバック入力。出力アンプの反転入力。 DAC B出力電圧 正電源 詳細 ___________________________________ MAX5152/MAX5153デュアル13ビット電圧出力DAC は、シンプルな3線シリアルインタフェースで簡単に設定 できます。これらのデバイスは、16ビットデータイン/ データアウトシフトレジスタを備え、各DACは入力レジ スタとDACレジスタからなるダブルバッファ付入力を 備えています(ファンクションダイアグラムを参照)。 DACには、印加されたリファレンス電圧入力に比例す る等価アナログ出力電圧を生成する反転R-2Rラダー ネットワークが使用されています。各DACがそれ自体 のリファレンス入力を持っているため、フルスケール値 を独立に設定しやすくなっています。図1に、2つの DACの内の1つの概略回路図を示します。 FB_ R 2R 2R D0 R 2R D10 D12 SHOWN FOR ALL 1s ON DAC リファレンス入力は0V∼(VDD - 1.4V)のDC及びAC値 を受け入れます。次式で出力電圧を求めます。 出力アンプ リファレンス入力インピーダンスは、14kΩ(1555hex) から数GΩ(入力コード0000hex)の範囲となっていま す。リファレンス入力容量はコードに依存し、その 範囲は入力コードが全て0 の時に15pF(typ)、入力 コードが全て1の時に50pFです。 D11 2R AGND 図1. DACの概略回路図 ここで、NBはDACのバイナリ入力コードの数値(0∼ 8191)です。VREFは、リファレンス電圧です。 2R REF_ リファレンス入力 VOUT = VREF x NB/8192 OUT_ R ユーザは、出力アンプの反転入力にアクセスできるため、 特定の利得に設定したり、リモートセンシング用の フォース及びセンス機能を実現できます。反転入力を 出力に接続することにより、ユニティゲインバッファ 付出力が得られます。出力アンプのスルーレートは 0.75V/µs(typ)で、1/2LSBへの標準セトリング時間は、 負荷が10kΩと100pFの並列の時に25µsです。負荷が 2kΩ以下になると性能が劣化します。 _______________________________________________________________________________________ 9 MAX5152/MAX5153 端子説明 __________________________________________________________________________ MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 表1. シリアルインタフェースプログラミングコマンド 16ビットシリアルワード 機 能 D12................D0 MSB LSB A0 C1 C0 0 0 1 13ビットのDACデータ 入力レジスタAをロード。DACレジスタは不変。 1 0 1 13ビットのDACデータ 入力レジスタBをロード。DACレジスタは不変。 0 1 0 13ビットのDACデータ 入力レジスタAをロード。全てのDACレジスタを更新。 1 1 0 13ビットのDACデータ 入力レジスタBをロード。全てのDACレジスタを更新。 0 1 1 13ビットのDACデータ シフトレジスタから全てのDACレジスタへロード(両方のDACを新しいデータ でスタートアップ)。 1 0 0 xxxxxxxxxxxxx 両方のDACレジスタを各々の入力レジスタで更新(両方のDACを入力レジスタ に既に保存されているデータでスタートアップ)。 1 1 1 xxxxxxxxxxxxx PDL = 1の場合に両方のDACをシャットダウン。 0 0 0 0 0 1 x xxxxxxxxx DACレジスタAを入力レジスタAで更新(DAC Aを入力レジスタAに既に保存 されているデータでスタートアップ)。 0 0 0 1 0 1 x xxxxxxxxx DACレジスタBを入力レジスタBで更新(DAC Bを入力レジスタBに既に保存 されているデータでスタートアップ)。 0 0 0 1 1 0 x xxxxxxxxx PDL = 1の場合にDAC Aをシャットダウン。 0 0 0 1 1 1 x xxxxxxxxx PDL = 1の場合にDAC Bをシャットダウン。 0 0 0 0 1 0 x xxxxxxxxx UPOがローになります(デフォルト)。 0 0 0 0 1 1 x xxxxxxxxx UPOがハイになります。 0 0 0 1 0 0 1 xxxxxxxxx モード1、DOUTはSCLKの立上がりエッジでクロック出力。 0 0 0 1 0 0 0 xxxxxxxxx モード0、DOUTはSCLKの立下がりエッジでクロック出力(デフォルト)。 0 0 0 0 0 0 x xxxxxxxxx ノーオペレーション(NOP) X=任意 注記：A0、C1及びC0 =“0”の場合、D12、D11、D10及びD9が制御ビットになります。 パワーダウンモード シリアルインタフェース MAX5152/MAX5153は、ソフトウェアでプログラム できるシャットダウンモードを備えており、この時の 消費電流は2µA(typ)まで低減します。2つのDACは、 プログラミングワードを使用することにより、個別 又は同時にシャットダウンできます。どちらのDACも 入力制御ワードに111XXXXXXXXXXXXXを書き込むと シャットダウンモードになります(表1)。シャットダウン モードでは、リファレンス入力及びアンプ出力がハイ インピーダンス状態になり、シリアルインタフェース はアクティブのままになります。入力レジスタ内の データは保存されるため、MAX5152/MAX5153は、 通常モードに戻るとシャットダウンに入る前の出力状態 を呼び起こすことができます。シャットダウン状態か ら起動するには、以前の設定を呼び起こすか、新しい データでDACを更新して下さい。通常動作に戻す時は (シャットダウンからモードを終了し)、出力を安定させ るために20µs待って下さい。 MAX5152/MAX5153の3線シリアルインタフェース は、Microwire(図2)及びSPI/QSPI(図3)のいずれともコン パチブルです。16ビットシリアル入力ワードは、図4 に示すようにアドレスビット1つと制御ビット2つの後 に、13個のデータビット(MSBからLSBへ)が続く構成 になっています。このアドレス/制御コードにより、表1 に示すMAX5152/MAX5153の応答が決定します。 10 MAX5152/MAX5153のディジタル入力はダブルバッファ 付であるため、DACレジスタに影響を与えずに入力レジ スタにロードするか、入力レジスタからDACレジスタ を更新するか、あるいは入力レジスタとDACを同時に 更新することができます。アドレスビット及び制御 ビットにより、それぞれのDACが独立に動作できます。 CSがローの状態で、16ビットデータを2つの8ビット パケット(SPI、Microwire)又は1つの16ビットワード (QSPI)として送ってください。アドレスビット及び制御 ビットにより、更新するべきレジスタ及びシャット ______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 • 更新すべきレジスタ MAX5152 MAX5153 SCLK SK DIN SO • どのクロックエッジでデータがシリアルデータ出力 (DOUT)からクロック出力されるか MICROWIRE PORT • シャットダウンモードから復帰した時のデバイスの 構成設定 CS I/O 図2. Microwire用の接続 VCC SS DIN MAX5152 MAX5153 • ユーザプログラマブルロジック出力の状態 SCLK CS MOSI SPI/QSPI PORT SCK I/O CPOL = 0, CPHA = 0 図3. SPI/QSPI用の接続 図5の一般タイミング図に、データの取り込み方が示さ れています。CSをローにすると、デバイスはデータを 受け入れられるようになります。CSがローでない場合 は、インタフェース制御回路がディセーブルされます。 CSがローの時、DINのデータがSCLKの立上がりエッジ でレジスタにクロック入力されます。CSがハイになる と、アドレスビット及び制御ビットに従ってデータは 入力レジスタ及び/又はDACレジスタにラッチされます。 動作可能な最大保証クロック周波数は、10MHzです。 図6に、シリアルインタフェースのタイミングの詳細を 示します。 シリアルデータ出力(DOUT) シリアルデータ出力(DOUT)は、内部シフトレジスタの 出力です。これにより、デイジーチェーン接続及び データの読み戻しが可能です。MAX5152/MAX5153 は、データをDOUTからクロックアウトするタイミング をSCLKの立上りエッジ(モード1)にするか立下がり エッジ(モード0)にするかをプログラムできます。モード0 は遅れが16クロックサイクルであるため、SPI/QSPI及び Microwireシリアルインタフェースとのコンパチビリティ が保持されます。モード1では、遅れが15.5クロック サイクルになります。パワーアップ時のDOUTは、デフォ ルトでモード0のタイミングになります。 ユーザプログラマブルロジック出力(UPO) MSB ..................................................................................LSB 16 Bits of Serial Data Address Bits Control Bits MSB.......Data Bits.........LSB A0 C1, C0 D12.................................D0 1 Address/2 Control Bits 図4. シリアルデータフォーマット ユーザプログラマブルロジック出力(UPO)を使用する と、MAX5152/MAX5153のシリアルインタフェース を通じて外部デバイスを制御できます(表1)。これによ り、必要なマイクロコントローラI/Oピンの数を減らす ことができます。パワーアップ時にはUPOはローです。 13 Data Bits PDL) パワーダウンロックアウト入力(P PDLがローの時は、ソフトウェアシャットダウンがディ セーブルされます。シャットダウン中にPDLがハイから ローに遷移すると、デバイスはウェイクアップし、 シャットダウン前の出力状態になります。PDLは、非同期 でデバイスをウェイクアップするためにも使用できます。 ______________________________________________________________________________________ 11 MAX5152/MAX5153 ダウンを解除した時のレジスタの状態が決まります。 3ビットアドレス/制御で下記の事項が決まります。 MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 CS COMMAND EXECUTED SCLK 1 DIN 8 C1 A0 C0 D12 D11 D10 D9 9 D8 D7 16 D6 D5 D4 D3 D2 D1 D0 図5. シリアルインタフェースタイミング図 tCSW CS tCSS tCSO tCP tCH tCL tCSH tCS1 SCLK tDS tDH DIN 図6. シリアルインタフェースタイミング詳細図 SCLK SCLK MAX5152 MAX5153 DIN CS DOUT SCLK MAX5152 MAX5153 DIN DOUT CS MAX5152 MAX5153 DIN CS DOUT TO OTHER SERIAL DEVICES 図7. MAX5152/MAX5153のデイジーチェーン接続 デイジーチェーン接続 MAX5152/MAX5153は、任意の数をデイジーチェーン 接続できます。そのためには、チェーンの中の1つの デバイスのDOUTピンを次のデバイスのDINピンに接続 します(図7)。 MAX5152/MAX5153のDOUTピンは、内部にアク ティブなプルアップを備えているため、DOUTのシンク/ ソース能力により容量性負荷の放電/充電に必要な時間 12 が決定されます。「Electrical Characteristics」のシリ アルデータ出力VOH及びVOLの仕様を参照して下さい。 図8に、幾つかのMAX5152/MAX5153を接続するた めの別方法を示します。この構成では、データバスが 全てのデバイスに共通になっており、データはデイジー チェーンを通じてシフトされません。この構成では、 各ICに対し専用のチップセレクト入力(CS)を要するた め、必要なI/Oラインの数が増えます。 ______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 MAX5152/MAX5153 DIN SCLK CS1 CS2 TO OTHER SERIAL DEVICES CS3 CS CS MAX5152 MAX5153 CS MAX5152 MAX5153 MAX5152 MAX5153 SCLK SCLK SCLK DIN DIN DIN 図8. 複数のMAX5152/MAX5153が共通DINラインを共有 表2. ユニポーラコード表(利得 = +1) +5V/+3V DAC CONTENTS MSB LSB REF_ VDD MAX5152 MAX5153 FB_ DAC 11111 1111 1111 æ 8191 ö +VREF ç ÷ è 8192 ø 10000 0000 0001 æ 4097 ö +VREF ç ÷ è 8192 ø 10000 0000 0000 01111 1111 1111 æ 4095 ö +VREF ç ÷ è 8192 ø 00000 0000 0001 æ 1 ö +VREF ç ÷ è 8192 ø 00000 0000 0000 OUT_ AGND DGND 図9. ユニポーラ出力回路 アプリケーション情報 ___________________ ユニポーラ出力 図9 に、MAX5152/MAX5153のユニティゲイン、 ユニポーラ動作回路を示します。表2は、ユニポーラ 出力コードです。図10に示す特定利得設定回路により、 ダイナミックレンジを広げることができます。 ANALOG OUTPUT æ 4096 ö VREF +VREF ç ÷ = 2 è 8192 ø 0V バイポーラ出力 MAX5152/MAX5153の出力は、図11の回路を使用して バイポーラ動作用に構成できます。出力電圧は、次式で 与えられます。 VOUT = VREF[((2 x NB)/8192) - 1] ここで、NBはDACのバイナリ入力コードの数値です。 表3に、図11の回路のディジタルコード及び対応する 出力電圧を示します。 ______________________________________________________________________________________ 13 MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 +5V/+3V REF_ +5V/+3V REF_ VDD R2 MAX5152 MAX5153 10k VDD FB_ VOUT V+ FB_ MAX5152 MAX5153 R1 DAC 10k VOUT OUT_ DAC _ DGND OUT_ AGND VDGND AGND ( ) ( )( ) VOUT = 1 + R1 R2 N VREF_ 8192 図10. 可変出力利得 図11. バイポーラ出力回路 表3. バイポーラコード表 +5V/ +3V DAC CONTENTS MSB LSB ANALOG OUTPUT 11111 1111 1111 æ 4095 ö +VREF ç ÷ è 4096 ø 10000 0000 0001 æ 1 ö +VREF ç ÷ è 4096 ø 10000 0000 0000 01111 1111 1111 00000 00000 0000 0000 0001 0000 +5V/+3V 26k AC REFERENCE INPUT 500mVp-p MAX495 10k VDD REF_ FB_ 0V æ 1 ö -VREF ç ÷ è 4096 ø DAC_ æ 4095 ö -VREF ç ÷ è 4096 ø DGND æ 4096 ö -VREF ç ÷ = - VREF è 4096 ø OUT_ MAX5152 MAX5153 AGND 図12. ACリファレンス入力回路 ACリファレンスの使用 高調波歪み及びノイズ MAX5152/MAX5153は、リファレンスがAC信号成分 を持つアプリケーションにおいては、規定されたリファ レンス入力範囲内で乗算能力があります。図1 2に、 REF_へのリファレンス入力にサイン波信号を印加する 技法を示します(AC信号はリファレンス入力に印加される 前にオフセットされます)。 MAX5152/MAX5153の全高調波歪み及びノイズ(THD + N)は、入力スイングが1Vp-pで入力周波数が最大 5kHzの時にフルスケールで-80dB以下(typ)です。 「標準 動作特性」のグラフに示すように、標準的な-3dB周波数 は600kHzです。 14 ______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 V+ 図13に、MAX5152/MAX5153をディジタルキャリブ レーションアプリケーションに使用した例を示します。 フォトダイオードに光が当たっているとき(オン)、コン パレータがトリップされるまでDACの出力をディジ タル的に増加させます。次に、光を暗くして(オフ)同じ 手順を繰り返し、暗電流キャリブレーションを得ます。 次に、マイクロプロセッサによって出力電圧が2つの キャリブレーション値の中間になるように設定されます。 アプリケーションとしては、タコメータ、モーション センサ、自動リーダ及び液体鮮度分析が挙げられます。 REF_ +5V/+3V PHOTODIODE VDD MAX5152 MAX5153 V+ FB_ VOUT OUT_ mP DAC _ DIN R DGND 利得及びオフセットのディジタル制御 2つのDACを使用して、トランスジューサの直線化やアナ ログ圧縮/拡張アプリケーションなどの非線形関数の カーブフィッティングオフセット及び利得を制御できま す。入力信号は、利得調節DACのリファレンスとして使 用されます。このDACの出力とオフセット調節DACから の出力の総和を取ります。各DAC出力の相対的な重みは、 R1、R2、R3及びR4によって調節されます(図14)。 V- AGND 図13. ディジタルキャリブレーション +5V/+3V VDD MAX5152 MAX5153 VIN DIN SCLK CL R1 REFA CONTROL/ SHIFT REGISTER CS FBA DACA OUT_A DACB OUT_B R2 VOUT R3 R4 REFB VREF FBB [ ] [ ] = (V NA )( R2 )(1+ R4 ) (V [ 8192 R1+R2 R3 ] [ VOUT = GAIN – OFFSET DGND AGND IN REF NB 8192 )( R4R3 )] NA IS THE NUMERIC VALUE OF THE INPUT CODE FOR DACA. NB IS THE NUMERIC VALUE OF THE INPUT CODE FOR DACB. 図14. 利得及びオフセットのディジタル制御 ______________________________________________________________________________________ 15 MAX5152/MAX5153 ディジタルキャリブレーション及び スレッショルドの選択 MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 ディジタルプログラマブル電流ソース 図15に示す回路は、工業用制御アプリケーションで使用 できるディジタルプログラマブルの一方向電流ソース です。出力電流は、次式で与えられます。 +5V/+3V REF_ VL IOUT = (VREF / R) (NB / 8192) VDD ここで、NBはDACコード、Rは検出抵抗です。 DAC_ IOUT OUT_ 電源に関する考慮 パワーアップ時に、入力とDACレジスタはクリア(ゼロ コードにリセット)されます。定格通りの性能を発揮さ せるには、VREF_ をVDD より少なくとも1.4V低くして 下さい。電源は、4.7µFコンデンサと0.1µFコンデンサ を並列に使用して、GNDにバイパスして下さい。リード インダクタンスを小さくするため、リード線は短くし てください。 接地及びレイアウト AGNDにおけるディジタル及びACトランジェント信号 が原因で、出力にノイズが発生することがあります。 AGNDはできるだけ良質のグランドに接続して下さい。 とぎれのないローインダクタンスのグランドプレーン を持った複層ボードを使用するなど、適正な接地技法 を採用してください。チャネル間のトレースのレイア ウトに注意して、ACクロスカップリング及びクロス トークを減らしてください。ワイヤラップボード及び ソケットはお勧めできません。ノイズが問題になる 場合は、シールドが必要になることがあります。 16 MAX5152 MAX5153 2N3904 FB_ R DGND AGND 図15. ディジタルプログラマブル電流ソース ______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 PART TEMP. RANGE PIN-PACKAGE INL (LSB) MAX5152AEPE -40°C to +85°C 16 Plastic DIP ±1/2 MAX5152BEPE -40°C to +85°C 16 Plastic DIP ±1 ピン配置 _______________________________ TOP VIEW AGND 1 16 VDD OUTA 2 15 OUTB 14 FBB FBA 3 MAX5152AEEE -40°C to +85°C 16 QSOP ±1/2 MAX5152BEEE -40°C to +85°C 16 QSOP ±1 MAX5152BMJE -55°C to +125°C 16 CERDIP** ±1 CL 5 MAX5153ACPE 0°C to +70°C 16 Plastic DIP ±1 CS 6 11 UPO MAX5153BCPE 0°C to +70°C 16 Plastic DIP ±2 DIN 7 10 DOUT MAX5153ACEE 0°C to +70°C 16 QSOP ±1 MAX5153BCEE 0°C to +70°C 16 QSOP ±2 MAX5153BC/D 0°C to +70°C Dice* ±2 MAX5153AEPE -40°C to +85°C 16 Plastic DIP ±1 MAX5153BEPE -40°C to +85°C 16 Plastic DIP ±2 MAX5153AEEE -40°C to +85°C 16 QSOP ±1 MAX5153BEEE -40°C to +85°C 16 QSOP ±2 MAX5153BMJE -55°C to +125°C 16 CERDIP** ±2 REFA 4 MAX5152 MAX5153 13 REFB 12 PDL 9 SCLK 8 DGND DIP/QSOP *Dice are tested at TA = +25°C, DC parameters only. **Contact factory for availability. チップ情報 _____________________________ TRANSISTOR COUNT: 3053 SUBSTRATE CONNECTED TO AGND ______________________________________________________________________________________ 17 MAX5152/MAX5153 型番(続き) _____________________________ パッケージ ________________________________________________________________________ PDIPN.EPS MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 18 ______________________________________________________________________________________ 低電力、デュアル13ビット、電圧出力DAC 出力構成設定可能 QSOP.EPS ______________________________________________________________________________________ 19 MAX5152/MAX5153 パッケージ(続き)___________________________________________________________________ パッケージ(続き)___________________________________________________________________ CDIPS.EPS MAX5152/MAX5153 低電力、デュアル13ビット、電圧出力DAC 設定可能な出力付 販売代理店 〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル） TEL. (03)3232-6141 FAX. (03)3232-6149 マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。 マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。 20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 © 1997 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.