MAXIM MAX5131

19-1429; Rev 0; 2/99
概要 ___________________________________
特長 ___________________________________
MAX5130/MAX5131は、内部高精度バンドギャップ
リファレンス及び出力アンプ内蔵の低電力13ビット電圧
出力D/Aコンバータ(DAC)です。MAX5130は+5V電源
で動作し、+2.5Vの内部プリファレンスを備え、
+4.0955Vのフルスケール出力範囲を提供します。必要
に応じて、ユーザは内部電圧リファレンス(<10ppm/℃)
をオ−バライドして 外部リファレンスを使用できます。
MAX5131は+3Vで動作し、+1.25Vの内部リファレンスを
備え、+2.04775Vのフルスケール出力範囲を提供します。
いずれのデバイスも消費電流は僅か500µAで、パワー
ダウンモードではさらに3µAに低減します。さらに、パワー
アップリセット機能により、ユーザは初期出力状態として
◆ 単一電源動作
+5V(MAX5130)
+3V(MAX5131)
0V又はミッドスケールに選択することができ、またパワー
アップ時の出力電圧グリッチが最小限に抑えられます。
MAX5130/MAX5131のシリアルインタフェースはSPITM、
QSPITM及びMICROWIRETMとコンパチブルであるため、複数
のデバイスのカスケード接続に適しています。各DACは入力
レジスタにDACレジスタが続く形で構成されたダブルバッ
ファ付入力を備えています。16ビットシフトレジスタに
よって、データが入力レジスタにロードされます。DACレジ
スタは、入力レジスタと同時又は独立に更新できます。
いずれのデバイスも16ピンQSOPパッケージで供給されて
おり、温度範囲は拡張工業用(-40℃∼+85℃)のものが用意
されています。ピンコンパチブルの14ビットアップグレード
製品は、MAX5170/MAX5172データシートを参照して下
さい。ピンコンパチブルの1 2ビットバージョンは、
MAX5120/MAX5121データシートを参照して下さい。
アプリケーション _______________________
工業用プロセス制御
◆ フルスケール出力範囲
+4.0955V(MAX5130)
+2.04775V(MAX5131)
◆ 内蔵10ppm/℃(max)高精度バンドギャップ
リファレンス
+2.5V(MAX5130)
+1.25V(MAX5131)
◆ 出力オフセットは調節可能
◆ 3線シリアルインタフェース：
SPI/QSPI/MICROWIREコンパチブル
◆ ピン設定可能なシャットダウンモード及びパワー
アップリセット(出力電圧を0V又はミッドスケール
に設定)
◆ バッファ付出力：5kΩ||100pF又は4∼20mA負荷
を駆動可能
◆ パッケージ：省スペース16ピンQSOP
◆ 12ビットMAX5120/MAX5121のピンコンパチブル
アップグレード製品
◆ ピンコンパチブルの14ビットアップグレード製品も
入手可能：MAX5170/MAX5172
自動試験機器(ATE)
ディジタルオフセット及び利得調節
モーションコントロール
µP制御機器
ピン配置 _______________________________
PART
TEMP. RANGE
PINPACKAGE
16 VDD
MAX5130AEEE
-40°C to +85°C
16 QSOP
±0.5
15 REFADJ
MAX5130BEEE
-40°C to +85°C
16 QSOP
±1
14 REF
MAX5131AEEE
-40°C to +85°C
16 QSOP
±1
13 AGND
MAX5131BEEE
-40°C to +85°C
16 QSOP
±2
TOP VIEW
OS 1
OUT 2
RSTVAL 3
PDL 4
CLR 5
MAX5130
MAX5131
INL
(LSB)
12 PD
CS 6
11 UPO
DIN 7
10 DOUT
9
SCLK 8
型番 ___________________________________
DGND
SPI及びQSPIはMotorola, Inc.の商標です。
QSOP
MICROWIREはNational Semiconductor Corp.の商標です。
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
ABSOLUTE MAXIMUM RATINGS
VDD to AGND, DGND ...............................................-0.3V to +6V
AGND to DGND.....................................................-0.3V to +0.3V
Digital Inputs to DGND.............................................-0.3V to +6V
Digital Outputs (DOUT, UPO) to DGND .....-0.3V to (VDD + 0.3V)
OUT to AGND.............................................-0.3V to (VDD + 0.3V)
OS to AGND ...................................(AGND - 4V) to (VDD + 0.3V)
REF, REFADJ to AGND ..............................-0.3V to (VDD + 0.3V)
Maximum Current into Any Pin............................................50mA
Continuous Power Dissipation (TA = +70°C)
QSOP (derate 8.00mW/°C above +70°C) .....................667mW
Operating Temperature Range ...........................-40°C to +85°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS—MAX5130 (+5V)
(VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
13
Bits
MAX5130A
-0.5
0.5
MAX5130B
-1
1
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
-3
-0.2
3
mV
Full-Scale Voltage
VFS
4.0463
V
4.0955
4.1447
MAX5130A
3
30
MAX5130B
10
50
PSRR
4.5V ≤ VDD ≤ 5.5V
20
250
VREF
TA = +25°C
2.5
MAX5130A
16
MAX5130B
24
0 ≤ IOUT ≤ 100µA (sourcing)
0.1
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
Code = 1FFF hex, TA = +25°C
LSB
ppm/°C
µV/V
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
Reference Short-Circuit Current
V
ppm/°C
1
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
Input Low Voltage
Input Hysteresis
VIH
3
V
VIL
0.8
VHYS
Input Leakage Current
IIN
Input Capacitance
CIN
200
VIN = 0 or VDD
-1
0.001
V
mV
1
8
µA
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
2
VDD - 0.5
V
0.13
_______________________________________________________________________________________
0.4
V
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
(VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 4V
Output Voltage Swing (Note 4)
OS Input Resistance
ROS
83
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 5Vp-p
Digital Feedthrough
0.6
V/µs
20
µs
0 to VDD
V
121
kΩ
2
ms
5
nV-s
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
Power-Supply Current (Note 5)
Power-Supply Current in Shutdown
VDD
4.5
5.5
V
IDD
500
600
µA
ISHDN
3
20
µA
ELECTRICAL CHARACTERISTICS—MAX5131 (+3V)
(VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
13
Bits
MAX5131A
-1
1
MAX5131B
-2
2
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
RL = ∞
5
mV
Full-Scale Voltage
VFS
Data = 1FFF hex, TA = +25°C
-5
-0.2
2.02317 2.04775 2.07232
MAX5131A
3
10
MAX5131B
10
30
PSRR
2.7V ≤ VDD ≤ 3.3V
20
250
VREF
TA = +25°C
1.25
MAX5131A
3
MAX5131B
10
0 ≤ IOUT ≤ 100µA (sourcing)
0.1
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
LSB
V
ppm/°C
µV/V
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
Reference Short-Circuit Current
V
ppm/°C
1
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
Input Low Voltage
Input Hysteresis
VIH
2.2
V
VIL
VHYS
0.8
200
V
mV
_______________________________________________________________________________________
3
MAX5130/MAX5131
ELECTRICAL CHARACTERISTICS—MAX5130 (+5V) (continued)
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
ELECTRICAL CHARACTERISTICS—MAX5131 (+3V) (continued)
(VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
Input Leakage Current
IIN
Input Capacitance
CIN
CONDITIONS
VIN = 0 or VDD
MIN
TYP
MAX
UNITS
-1
0.001
1
µA
8
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
VDD - 0.5
V
0.13
0.4
V
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 2V
Output Voltage Swing (Note 4)
OS Input Resistance
ROS
83
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 3Vp-p
Digital Feedthrough
0.6
V/µs
20
µs
0 to VDD
V
121
kΩ
2
ms
5
nV-s
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
VDD
3.6
V
Power-Supply Current (Note 5)
IDD
500
60
µA
ISHDN
3
20
µA
Power-Supply Current in Shutdown
2.7
TIMING CHARACTERISTICS—MAX5130 (+5V)
(VDD = +5V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
100
ns
SCLK Pulse Width High
tCH
40
ns
SCLK Pulse Width Low
tCL
40
ns
CS Fall to SCLK Rise Setup Time
tCSS
40
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
40
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay Time
tDO1
CLOAD = 200pF
80
ns
SCLK Fall to DOUT Valid
Propagation Delay Time
tDO2
CLOAD = 200pF
80
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
40
ns
CS Pulse Width High
tCSW
100
ns
4
_______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
(VDD = +3V ±10%, OS = AGND = DGND = 0V, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, TA = TMIN to
TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
150
ns
SCLK Pulse Width High
tCH
75
ns
SCLK Pulse Width Low
tCL
75
ns
CS Fall to SCLK Rise Setup Time
tCSS
60
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
60
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay Time
tDO1
CLOAD = 200pF
200
ns
SCLK Fall to DOUT Valid
Propagation Delay Time
tDO2
CLOAD = 200pF
200
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
75
ns
CS Pulse Width High
tCSW
150
ns
Note 1: Accuracy is guaranteed as shown in the following table:
Accuracy Guaranteed
VDD
(V)
From Code:
To Code:
5
20
8191
3
40
8191
Note 2: Offset is measured at the code closest to 10mV.
Note 3: The temperature coefficient is determined by the “box” method in which the maximum ∆VOUT over the temperature range is
divided by ∆T.
Note 4: Accuracy is better than 1.0LSB for VOUT = 10mV to (VDD - 180mV). Guaranteed by PSR test on end points.
Note 5: RLOAD = ∞ and digital inputs are at either VDD or DGND.
標準動作特性 ______________________________________________________________________
(VDD = +5V (MAX5130), VDD = +3V (MAX5131), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.)
MAX5130
INTEGRAL NONLINEARITY
vs. DIGITAL INPUT CODE
0
0.05
0
-0.05
-0.05
-0.10
-0.10
-0.15
-0.15
-0.20
2000
4000
6000
DIGITAL INPUT CODE
8000
10,000
2.505
2.500
2.495
2.490
-0.20
0
MAX5130/31 toc03
0.10
DNL (LSB)
0.05
0.15
2.510
REFERENCE VOLTAGE (V)
0.10
MAX5130/31 toc02
0.15
INL (LSB)
0.20
MAX5130/31 toc01
0.20
MAX5130
REFERENCE VOLTAGE
vs. TEMPERATURE
MAX5130
DIFFERENTIAL NONLINEARITY
vs. DIGITAL INPUT CODE
0
2000
4000
6000
DIGITAL INPUT CODE
8000
10,000
-60 -40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
_______________________________________________________________________________________
5
MAX5130/MAX5131
TIMING CHARACTERISTICS—MAX5131 (+3V)
標準動作特性(続き)_________________________________________________________________
(VDD = +5V (MAX5130), VDD = +3V (MAX5131), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.)
MAX5130
SUPPLY CURRENT vs. SUPPLY VOLTAGE
400
(CODE = 1555 HEX)
350
(CODE = 0000 HEX)
300
(CODE = 1555 HEX)
400
350
(CODE = 0000 HEX)
300
250
3.5
-60
-40
-20
0
20
40
60
80
100
4.5
5.0
5.5
6.0
MAX5130
FULL-SCALE OUTPUT vs. TEMPERATURE
MAX5130
FULL-SCALE ERROR vs. RESISTIVE LOAD
4.097
4.096
4.095
4.094
2.0
-60
-40
-20
0
40
60
80
100
MAX5130
DYNAMIC RESPONSE RISE TIME
0
CS
5V/div
-0.5
-1.0
OUT
1V/div
-1.5
-2.0
-2.5
4.093
-3.0
-60
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
0.1
1
10
100
5µs/div
RESISTOR (kΩ)
MAX5130
MAJOR CARRY TRANSITION
MAX5130
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5130
DYNAMIC RESPONSE FALL TIME
MAX5130/31-12
MAX5130/31-11
MAX5130/31-10
CS
5V/div
SCLK
2V/div
CS
2V/div
OUT
1mV/div
AC COUPLED
OUT
100mV/div
AC COUPLED
OUT
1V/div
5µV/div
6
20
TEMPERATURE (°C)
MAX5130/31-09
0.5
FULL-SCALE ERROR (LSB)
RL = 5kΩ
CL = 100pF
MAX5130/31 toc07
SUPPLY VOLTAGE (V)
4.098
2.5
1.0
4.0
TEMPERATURE (°C)
4.099
3.0
1.5
250
200
MAX5130/31 toc06
MAX5130/31 toc05
450
4.0
MAX5130/31 toc08
SUPPLY CURRENT (µA)
450
500
SUPPLY CURRENT (µA)
MAX5130/31 toc04
500
MAX5130
SHUTDOWN CURRENT vs. TEMPERATURE
SHUTDOWN CURRENT (µA)
MAX5130
SUPPLY CURRENT vs. TEMPERATURE
FULL-SCALE OUTPUT (V)
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
2µs/div
5µs/div
_______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
(VDD = +5V (MAX5130), VDD = +3V (MAX5131), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.)
MAX5131
DIFFERENTIAL NONLINEARITY
vs. DIGITAL INPUT CODE
0.15
DNL (LSB)
0
0.05
-0.05
-0.1
-0.15
-0.2
0
2000
4000
6000
8000
4000
6000
8000
10,000
-60
-40
-20
0
20
40
60
80
100
DIGITAL INPUT CODE
TEMPERATURE (°C)
MAX5131
SUPPLY CURRENT vs. TEMPERATURE
MAX5131
SUPPLY CURRENT vs. SUPPLY VOLTAGE
MAX5131
SHUTDOWN CURRENT vs. TEMPERATURE
300
CODE = 0000 HEX
250
200
375
150
CODE = 1555 HEX
350
325
300
275
-60
-40
-20
0
20
40
60
80
100
2.7
2.9
3.1
3.3
3.5
3.7
SUPPLY VOLTAGE (V)
MAX5131
FULL-SCALE OUTPUT vs. TEMPERATURE
MAX5131
FULL-SCALE OUTPUT vs. RESISTIVE LOAD
2.042
2.040
2.038
0.4
-60
-40
-20
0
0
20
40
60
80
100
TEMPERATURE (°C)
MAX5131
DYNAMIC RESPONSE RISE TIME
MAX5130/31-21
MAX5130/31 toc-20
2.044
0.5
FULL-SCALE ERROR (LSB)
MAX5130/31 toc-19
RL = 5kΩ
CL = 100pF
0.6
0
2.5
TEMPERATURE (°C)
2.046
0.8
0.2
CODE = 0000 HEX
250
100
1.0
MAX5130/31 toc-18
MAX5130/31 toc-17
400
SUPPLY CURRENT (µA)
MAX5130/31 toc-16
CODE = 1555 HEX
350
SUPPLY CURRENT (µA)
2000
DIGITAL INPUT CODE
400
FULL-SCALE OUTPUT (V)
1.244
1.240
0
10,000
1.246
1.242
-0.25
-0.3
1.248
SHUTDOWN CURRENT (µA)
INL (LSB)
0.1
1.250
MAX5130/31 toc-15
0.2
MAX5130/31 toc-14
0.25
MAX5130/31 toc-13
0.3
MAX5131
REFERENCE VOLTAGE
vs. TEMPERATURE
REFERENCE VOLTAGE (V)
MAX5131
INTEGRAL NONLINEARITY
vs. DIGITAL INPUT CODE
CS
2V/div
-0.5
OUT
500mV/div
-1.0
-1.5
2.036
-60
-40
-20
0
20
40
TEMPERATURE (°C)
60
80
100
0.1
1
10
100
2µs/div
RESISTOR (kΩ)
_______________________________________________________________________________________
7
MAX5130/MAX5131
標準動作特性(続き)_________________________________________________________________
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
標準動作特性(続き)_________________________________________________________________
(VDD = +5V (MAX5130), VDD = +3V (MAX5131), RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, unless otherwise noted.)
MAX5131
MAJOR CARRY TRANSITION
MAX5131
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5131
DYNAMIC RESPONSE FALL TIME
MAX5130/31-24
MAX5130/31-23
MAX5130/31-22
CS
2V/div
SCLK
2V/div
CS
2V/div
OUT
500mV/div
OUT
500µV/div
AC COUPLED
OUT
100mV/div
AC COUPLED
5µs/div
2µs/div
2µs/div
端子説明 __________________________________________________________________________
8
端子
名称
1
OS
機 能
2
OUT
3
RSTVAL
4
PDL
パワーダウンロックアウト(ディジタル入力)
1：通常動作
0：シャットダウンを禁止(デバイスをパワーダウンすることができなくなります)
5
CLR
リセットDAC入力(ディジタル入力)。DACを予め決められた(RSTVAL)出力状態にクリアします。DACを
クリアすると、そのDACのソフトウェアシャットダウン状態が解除されます。
オフセット調節(アナログ入力)
アナログ出力電圧。シャットダウン中はハイインピーダンス。
リセット値入力(ディジタル入力)
1：VDDに接続すると出力リセット値がミッドスケールになります。
0：DGNDに接続すると0Vが出力リセット値になります。
6
CS
アクティブローチップセレクト入力(ディジタル入力)
7
DIN
シリアルデータ入力。データはSCLKの立上がりエッジで同期入力されます。
8
SCLK
シリアルクロック入力
9
DGND
ディジタルグランド
10
DOUT
シリアルデータ出力
11
UPO
12
PD
13
AGND
14
REF
15
REFADJ
16
VDD
ユーザ設定出力(ディジタル出力)
パワーダウン入力(ディジタル入力)。PDL = VDDのときにPDをハイにすると、ICはシャットダウン状態に
なります。最大シャットダウン電流は20µAです。
アナロググランド
バッファ付リファレンス出力/入力。内部リファレンスモードにおいては、リファレンスバッファが公称+2.5V
(MAX5130)又は+1.25V(MAX5131)の出力を供給します(REFADJで外部調整可能)。外部リファレンスモードにおい
ては、REFADJをVDDにすることで内部リファレンスをディセーブルして、外部リファレンスをREFに印加して下さい。
アナログリファレンス調節入力。33nFコンデンサでAGNDにバイパスして下さい。外部リファレンスを使用
する場合はVDDに接続して下さい。
正電源。4.7µFコンデンサと0.1µFコンデンサを並列にしたものでAGNDにバイパスして下さい。
_______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
PDL
PD
DIN SCLK
MAX5130/MAX5131
CS
VDD AGND DGND
SR
CONTROL
16-BIT
SHIFT REGISTER
DOUT
LOGIC
OUTPUT
UPO
OS
R
RSTVAL
DECODE
CONTROL
CLR
13
MAX5130
MAX5131
0.6384R
INPUT
REGISTER
DAC
REGISTER
OUT
DAC
GAIN = 1.6384X
BANDGAP 1.25V
REFERENCE
( ) FOR MAX5131 ONLY
2X
(1X)
4k
2.5V, (1.25V)
REFERENCE
BUFFER
REFADJ
REF
図1. 簡略化ファンクションダイアグラム
詳細 ___________________________________
MAX5130/MAX5131 13ビット電圧出力DACは3線
シリアルインタフェースで簡単に設定できます。これら
のDACは16ビットデータイン/データアウト・シフト
レジスタを含み、又入力レジスタ及びDACレジスタから
なるダブルバッファ入力を備えています。さらに、これら
のデバイスは高精度バンドギャップリファレンス及び
トリミングされた内部抵抗により、1.6384V/Vの利得
を実現して出力電圧スイングを最大限に広げています
(図1)。MAX5130/MAX5131は、出力アンプのオフ
セット調節ピンの使用によりDAC出力のDCシフトが可能
になっています。フルスケール出力電圧はMAX5130
が+4.0955V、MAX5131が+2.04775Vです。これら
のDACは、ディジタル入力コードに比例する重み付き
出力電圧を生成する反転R-2Rラダーネットワーク(図2)
を使用して設計されています。
内部リファレンス
MAX5130及びMAX5131はいずれも内蔵高精度バンド
ギャップリファレンスを使用して+2.5V(MAX5130)又
は+1.25V(MAX5131)の出力電圧を生成します。温度
係数は僅か10ppm/℃(max)で、REFピンは最大100µA
までのソースとなることができますが、100pFを超え
る容量性負荷があると不安定になります。リファレンス
OS
R
0.6384R
R
2R
2R
D0
R
2R
D10
OUT
R
2R
D11
2R
D12
REF*
AGND
SHOWN FOR ALL 1s ON DAC
*INTERNAL 2.5V (MAX5130) AND 1.25V (MAX5131) OR EXTERNAL REFERENCE.
図2. 簡略化反転R-2R DAC構造
_______________________________________________________________________________________
9
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
電圧の微調整(1%)にREFADJを使用できます。図3a
(MAX5130)及び図3b(MAX5131)に示す回路を使用し
てこの調節を行って下さい。REFADJとAGNDの間に
33nFコンデンサを接続するとDACが低ノイズで動作し
ます。大きなコンデンサ値も使用できますが、その場合
はスタートアップディレーが長くなります。スタート
アップディレーの時定数(τ)はREFADJの入力インピー
ダンス4kΩ及びCREFADJによって決まります。
τ = 4kΩ・CREFADJ
外部リファレンス
REFピンに外部リファレンスを印加できます。REFADJ
をVDD に引き上げることにより、内部リファレンスを
ディセーブルして下さい。これにより、外部リファ
レンス信号(AC又はDCベース)をREFピンにフィードす
ることができます。適正動作のためには、VREFの入力
電圧範囲リミット0V∼(VDD - 1.4V)を超えないように
して下さい。
次式で出力電圧を求めて下さい(REFADJ = VDD、OS =
AGND)。
VOUT = [VREF・(NB/8192)]・1.6384V/V
ここで、NBはMAX5130/MAX5131の入力コードの
数値( 0∼8 1 9 1 )、VREFは外部リファレンス電圧、
1.6384V/Vは内部出力アンプの利得です。REFピンの
入力抵抗は最小値が40kΩで、コードに依存します。
出力アンプ
MAX5130/MAX5131の出力アンプはトリミングされ
た抵抗分圧器を使用して利得を+1.6384V/Vに設定し、
利得誤差を最小限に抑えています。MAX5131は内蔵
レーザトリミング+1.25Vリファレンス及び出力バッファ
の利得により、フルスケール出力+2.04775Vを実現し
ています。MAX5130の方は、+2.5Vリファレンスを
使用してフルスケール出力+4.0955Vを実現しています。
出力アンプは、5kΩと100pFの並列負荷の場合に標準
スルーレートが0.6V/µsで、±0.5LSBへのセトリング
時間が20µs以内です。負荷が1kΩ以下の場合、性能が
劣化します。
出力オフセット電圧は、OSピンを使用して調節できま
す。例えば、+1Vのオフセットを実現するには、OSに
-1.566Vを印加して下さい(オフセット = -[出力バッファ
利得 - 1]・VOS)。これにより、出力電圧範囲は+1V∼
(1V + VREF・1.6384V/V)となります。DACの出力範囲
は、この場合でも最大出力電圧仕様によって制限される
ことに注意して下さい。
パワーダウンモード
MAX5130/MAX5131はソフトウェア及びハードウェア・
プログラマブル(PDピン)のシャットダウンモードを備え
ています。このモードでは標準消費電流が3µAに低減し
ます。ソフトウェアシャットダウンモードに入るには、
表1に示すようにDACの制御シーケンスを設定して下さい。
シャットダウンモード時のアンプ出力はハイインピー
ダンスになり、シリアルインタフェースはアクティブ
状態に留まります。入力レジスタのデータは保存され
るため、MAX5130/MAX5131は通常動作状態に戻った
時に、シャットダウン以前の出力状態を呼び戻すこと
ができます。シャットダウンモードを解除するには、入力
レジスタ及びDACレジスタを同時にロードするか、DAC
レジスタを入力レジスタから更新して下さい。シャット
ダウンモードから戻った時は、リファレンスが落ち着く
まで2ms待って下さい。外部リファレンスを使用する
場合、DACの出力は僅か20µsで安定化します。
+3V
+5V
MAX5130
90k
400k
400k
100k
REFADJ
33nF
図3a. MAX5130のリファレンス調節回路
10
MAX5131
15k
100k
REFADJ
33nF
図3b. MAX5131のリファレンス調節回路
______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
MAX5130/MAX5131
表1. シリアルインタフェースのプログラミングコマンド
16-BIT SERIAL WORD
FUNCTION
C2
C1
C0
D12 ............... D0
0
0
0
XXXXXXXXXXXXX
No operation.
0
0
1
13-Bit DAC Data
Load input register; DAC register unchanged.
0
1
0
13-Bit DAC Data
Simultaneously load input and DAC registers; exit shutdown.
0
1
1
XXXXXXXXXXXXX
Update DAC register from input register; exit shutdown.
1
0
1
XXXXXXXXXXXXX
Shutdown DAC (provided PDL = 1).
1
0
0
XXXXXXXXXXXXX
UPO goes low (default).
1
1
0
XXXXXXXXXXXXX
UPO goes high.
1
1
1
1XXXXXXXXXXXX
Mode 1; DOUT clocked out on SCLK’s rising edge.
1
1
1
00XXXXXXXXXXX
Mode 0; DOUT clocked out on SCLK’s falling edge (default).
X = 任意
PDL)
パワーダウンロックアウト入力(P
パワーダウンロックアウトピン(PDL)がローの場合、
シャットダウンがディセーブルされます。シャット
ダウンモードにおいて、PDLがハイからローに遷移する
と 、DAC はウェイクアップします。この時出力は、
パワーダウン前の状態に設定されたままになっています。
PDLは、デバイスを非同期でウェイクアップするために
使用することもできます。
パワーダウン入力(PD)
PDをハイに引き上げると、MAX5130/MAX5131は
シャットダウンモードになります。PDをローに引き下げ
てもMAX5130/MAX5131は通常動作に戻りません。
パワーダウンモードを解除するには、PDLのハイから
ローへの遷移、あるいはシリアルインタフェースを
通じた適切なコマンド(表1)が必要です。
VDD
SS
DIN
MAX5130
MAX5131 SCLK
CS
MOSI
SCK
SPI/QSPI
PORT
(PIC16/PIC17)
I/O
CPOL = 0, CPHA = 0
(CHE = 1, CKP = 0, SMP = 0,
SSPM3–SSPM0 = 0001)
( ): PIC16/PIC17 ONLY
図4. SPI/QSPIインタフェースの接続(PIC16/PIC17)
シリアルインタフェースの構成
（SPI/QSPI/MICROWIRE/PIC16/PIC17）
MAX5130/MAX5131の3線シリアルインタフェース
は、SPI、QSPI、PIC16/PIC17(図4)及びMICROWIRE
(図5)とコンパチブルです。2バイト長のシリアル入力
ワードは3 つの制御ビット及び1 3個のデータビット
(MSBを先頭とするフォーマット)を含んでいます(表2)。
MAX5130/MAX5131のディジタル入力はダブルバッ
ファになっているため、ユーザは以下の作業を行うこと
ができます。
• DACレジスタを更新することなく入力レジスタに
ロードすること。
SCLK
MAX5130
MAX5131
SK
MICROWIRE
PORT
DIN
SO
CS
I/O
図5. MICROWIREインタフェースの接続
• 入力レジスタからのデータでDACを更新すること。
• 入力及びDACレジスタを同時に更新すること。
______________________________________________________________________________________
11
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
PIC17及びSSPモジュール付のPIC16との
インタフェース
この期間中にCSがローの状態で、16ビットの入力ワード
を2つの1バイトパケット(SPI、MICROWIRE及びPIC16/
PIC17コンパチブル)で送ることができます。制御ビット
C2、C1及びC0(表1)は下記を決定します。
MAX5130/MAX5131は、同期シリアルポート(SSP)
モジュールを使用したPIC16/PIC17コントローラ(µC)
とコンパチブルです。SPI通信を確立するには、図4に
示すようにコントローラを接続し、PIC16/PIC17の同期
シリアルポート制御レジスタ(SSPCON)と同期シリ
アルポート状態レジスタ(SSPSTAT)を表3及び4に示す
ビ ッ ト パ タ ー ン に 初 期 化 す る こ と に よ り、 P I C 1 6 /
PIC17をシステムマスターとして設定して下さい。
• どのクロックエッジでDOUTがシリアルインタフェース
を通じて同期出力されるか
• ユーザ設定可能なロジック出力の状態
• シャットダウン後のデバイスの設定
図6の一般タイミング図に、データ取得の方法が図解され
ています。デバイスがデータを受け取るためには、CS
がローであることが必要です。CSがローの状態で、DIN
のデータがSCLKの立上がりエッジでレジスタに同期
入力されます。CSがハイに遷移する時、データは3つ
の制御ビットC2、C1及びC0の設定に従って入力レジ
スタ及び/又はDACレジスタにラッチされます。適正
動作が保証された最大シリアルクロック周波数は、
MAX5130が10MHz、MAX5131が6.6MHzです。
図7に、シリアルインタフェースの詳細タイミング図を
示します。
表2.
SPIモードにおいては、PIC16/PIC17 µCは8ビットの
データを同期して送信し、同時に受信できます。DAC
に3つの制御ビット及び13個のデータビットをフィード
するには、2つの連続した8ビット書込み(図6)が必要で
す。DINデータはシリアルクロックの立下がりエッジで
遷移し、SCLKの立上がりエッジでDACに同期入力され
ます。DINの最初の8ビットは、3つの制御ビット(C2、
C1及びC0)及び最初の5つのデータビット(D12∼D8)
を含んでいます。2番目の8ビットワードは、残りの
ビット(D7∼D0)を含んでいます。
シリアルデータフォーマット
MSB ............................................................................... LSB
⇐
⇒
16 BITS OF SERIAL DATA
Control Bits
MSB ..... Data Bits ..... LSB
C2, C1, C0
D12................................D0
CS
COMMAND
EXECUTED
SCLK
1
DIN
C2
8
C1
C0 D12 D11 D10
D9
9
D8
D7
16
D6
D5
D4
D3
D2
D1
D0
図6. シリアルインタフェースのタイミング
tCSW
CS
tCS0
tCSH
tCSS
tCS1
SCLK
tCH
tCL
tCP
DIN
tDS
tDO1
tDO2
tDH
DOUT
図7. シリアルインタフェースの詳細タイミング
12
______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
CONTROL BIT
MAX5130/MAX5131
SETTING
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER
(SSPCON)
WCOL
BIT7
X
Write Collision Detection Bit
SSPOV
BIT6
X
Receive Overflow Detection Bit
SSPEN
BIT5
1
Synchronous Serial Port Enable Bit
0: Disables serial port and configures these pins as I/O port pins.
1: Enables serial port and configures SCK, SDO and SCI as
serial-port pins.
Clock Polarity Select Bit. CKP = 0 for SPI master-mode selection.
CKP
BIT4
0
SSPM3
BIT3
0
SSPM2
BIT2
0
SSPM1
BIT1
0
SSPM0
BIT0
1
Synchronous Serial Port Mode Select Bit. Sets SPI master mode
and selects fCLK = fOSC / 16.
X = 任意
表4. SSPSTATレジスタ内容の詳細
CONTROL BIT
MAX5130/MAX5131
SETTINGS
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER
(SSPSTAT)
SMP
BIT7
0
SPI Data Input Sample Phase. Input data is sampled at the middle of the data output time.
CKE
BIT6
1
SPI Clock Edge Select Bit. Data will be transmitted on the rising
edge of the serial clock.
D/A
BIT5
X
Data Address Bit
P
BIT4
X
Stop Bit
S
BIT3
X
Start Bit
R/W
BIT2
X
Read/Write Bit Information
UA
BIT1
X
Update Address
BF
BIT0
X
Buffer Full Status Bit
X = 任意
シリアルデータ出力
ユーザ設定可能な出力(UPO)
内部シフトレジスタの内容はDOUTにシリアルで出力
されるため、複数のデバイスのデイジーチェーン接続
「
( アプリケーション情報」を参照)及びデータの読み戻し
が可能です。MAX5130/MAX5131は、シリアル
クロックの立上がりエッジ(モード1)又は立下がりエッジ
(モード0)でデータをシフトアウトするように設定でき
ます。後者はパワーアップ時のデフォルトで、1 6
クロックサイクルの遅れを提供するため、SPI、QSPI、
MICROWIRE及びPIC16/PIC17コンパチビリティが維
持されます。モード1において、出力データはDINより
も15.5クロックサイクル遅れます。パワーダウン時に
は、DOUTはシャットダウン前の最後のディジタル状態
を保持します。
UPO機能により、シリアルインタフェースセットアップ
を通じて外部デバイスを制御できます(表1)。このため、
必要なマイクロコントローラI/Oポート数が減ります。
パワーダウン中、この出力は、シャットダウン前の最
後のディジタル状態を保持します。CLRがローに引き
下げられると、UPOはウェイクアップの後でデフォルト
状態にリセットされます。
______________________________________________________________________________________
13
MAX5130/MAX5131
表3. SSPCONレジスタ内容の詳細
アプリケーション情報 ___________________
定義
積分非直線性(INL)
積分非直線性(図8a)は実際の伝達関数値の直線からの
偏差です。この直線は、最良の直線フィット(実際の伝
達曲線に最も近い近似)あるいはオフセット及び利得誤
差をヌル(ゼロ)にした後に伝達関数の終点間を結んだ線
です。DACの場合、偏差は各ステップで測定されます。
微分非直線性(DNL)
微分非直線性(図8b)は、実際のステップの高さと1LSB
の理想的な値の間の差です。DNLの大きさが1LSB未満
であれば、そのDACはミッシングコードがないこと、
及び単調であることが保証されます。
オフセット誤差
オフセット誤差(図8c)は、理想的なオフセットポイント
と実際のオフセットポイント間の差です。DACの場合、
オフセットポイントはディジタル入力がゼロの時の
ステップ値です。この誤差は全てのコードに対して同
量の影響を与え、通常はトリミングによって補償する
ことができます。
利得誤差
利得誤差(図8d)は、オフセット誤差をゼロにした状態
における伝達曲線のフルスケール出力電圧の理想値と
実際値の間の差です。この誤差は伝達関数の傾きを
変化させ、各ステップで同じ比率の誤差となります。
7
6
ANALOG OUTPUT VALUE (LSB)
ANALOG OUTPUT VALUE (LSB)
6
5
4
AT STEP
011 (1/2 LSB )
3
2
AT STEP
001 (1/4 LSB )
1
1 LSB
5
DIFFERENTIAL LINEARITY
ERROR (-1/4 LSB)
4
3
1 LSB
2
DIFFERENTIAL
LINEARITY ERROR (+1/4 LSB)
1
0
0
000
001
010
011
100
101
110
000
111
001
図8a. 積分非直線性
1
0
000
001
OFFSET ERROR
(+1 1/4 LSB)
ANALOG OUTPUT VALUE (LSB)
IDEAL DIAGRAM
IDEAL OFFSET
POINT
14
101
GAIN ERROR
(-1 1/4 LSB)
6
IDEAL DIAGRAM
ACTUAL
FULL-SCALE
OUTPUT
5
4
0
010
011
000 100
DIGITAL INPUT CODE
図8c. オフセット誤差
100
IDEAL FULL-SCALE OUTPUT
7
ACTUAL
OFFSET
POINT
2
011
図8b. 微分非直線性
ACTUAL
DIAGRAM
3
010
DIGITAL INPUT CODE
DIGITAL INPUT CODE
ANALOG OUTPUT VALUE (LSB)
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
101
110
DIGITAL INPUT CODE
図8d. 利得誤差
______________________________________________________________________________________
111
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
OS
+5V/+3V
セトリング時間は、遷移の開始からDAC出力がコン
バータの仕様精度内の新しい出力値に落ち着くまでに
要する時間です。
REF
VDD
R
MAX5130
MAX5131
ディジタルフィードスルー
0.6384R
ディジタルフィードスルーは、ディジタル入力の遷移
時にDACの出力で生じるノイズです。このノイズは、
適正な基板レイアウトとグランディングによってかな
り削減できますが、DACそのものに起因するフィード
スルーはある程度常に存在します。
DAC
OUT
AGND
DGND
GAIN = 1.638V/V
ユニポーラ出力
図9に、MAX5130/MAX5131を利得1.6384V/Vのユニ
ポーラ、レイルトゥレイル®動作にセットアップした例
を示します。+2.5内部リファレンスを使用した場合、
MAX5130は0V∼+4.0955Vのユニポーラ出力範囲を
保証できます。MAX5131は、内蔵+1.25Vリファレンス
によって0V∼+2.04775Vの出力範囲を提供します。
表5に、ユニポーラ出力電圧のコード例を示します。図10
に示すように、OSピンに適当な電圧を接続するだけで
出力電圧にオフセットを付加できます。
図9. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニポーラ出力回路(OS = AGND)。
外部リファレンスを使用する場合は、REFADJ
をVDDに引き上げて下さい。
OS
+5V/+3V
REF
+
REFADJ
VOS
VDD
R
MAX5130
MAX5131
0.6384R
バイポーラ出力
DAC
OUT
MAX5130/MAX5131は図11に示す回路を使用して
ユニティゲインのバイポーラ動作(OS = OUT)に設定でき
ます。出力電圧VOUTは次式によって与えられます。
VOUT = VREF・[{G・(NB/8192)} - 1]
ここで、NBはDACのバイナリ入力コードの数値、VREF
は内部(又は外部)高精度リファレンスの電圧、Gは全利得
です。図11のアプリケーション回路は、MAX5130/
MAX5131の外側でユニティゲイン構成の低コストオペ
アンプ(MAX4162)を使用しています。これにより、全
回路利得は2V/Vとなります。表6に、バイポーラ出力
電圧のコードの例を示します。
CLR)機能
リセット(RSTVAL)及びクリア(C
MAX5130/MAX5131 DACは、出力をRSTVALの設定
に依存する特定の値にリセットするクリアピン(CLR)を
備えています。CLRがローに引き下げられた時、RSTVAL
= DGNDであると出力は0に設定され、RSTVAL = VDD
であると出力はミッドスケールに設定されます。
CLRピンは、最小入力抵抗40kΩと直列のダイオードを
通じて電源電圧(VDD)に接続されています。ディジタル
電圧がデバイスの電源電圧よりも高いと小さな入力電流
が流れますが、この電流は(VCLR - VDD- 0.5V)/40kΩ
に制限されます。
AGND
DGND
図10. DACの出力にオフセットを付加する回路
+5V/+3V
50k
REF
50k
OS
VDD
R
MAX5130
MAX5131
V+
0.6384R
DAC
VOUT
OUT
DGND
AGND
MAX4162
V-
図11. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニティゲインバイポーラ出力回路
(OS = AGND)。外部リファレンスを使用する
場合は、REFADJをVDDに引き上げて下さい。
注記：DACをクリアすると、ソフトウェアシャット
ダウンが解除されます(PD = 0)。
レイルトゥレイルは日本モトローラの登録商標です。
______________________________________________________________________________________
15
MAX5130/MAX5131
セトリング時間
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
表5. ユニポーラコード表（利得 = +1.6384V）
ANALOG OUTPUT
DAC CONTENTS
MSB
INTERNAL REFERENCE
LSB
EXTERNAL REFERENCE
MAX5130
MAX5131
1 1111 1111 1111
+4.0955V
+2.04775V
+VREF (8191 / 8192) · 1.6384
1 0000 0000 0001
+2.0485V
+1.02425V
+VREF (4097 / 8192) · 1.6384
1 0000 0000 0000
+2.0480V
+1.02400V
+VREF (4096 / 8192) · 1.6384
0 1111 1111 1111
+2.0475V
+1.02375V
+VREF (4095 / 8192) · 1.6384
0 0000 0000 0001
+0.5mV
+0.25mV
0 0000 0000 0000
0V
0V
+VREF (1 / 8192) · 1.6384
0V
表6. 図11用のバイポーラコード表
ANALOG OUTPUT
DAC CONTENTS
MSB
INTERNAL REFERENCE
LSB
EXTERNAL REFERENCE
MAX5130
MAX5130
1 1111 1111 1111
+2.49939V
+1.24969V
VREF · [ {2 · (8191 / 8192)} - 1]
1 0000 0000 0001
+610.35µV
+305.18µV
VREF · [ {2 · (4097 / 8192)} - 1]
1 0000 0000 0000
0V
0V
VREF · [ {2 · (4096 / 8192)} - 1]
0 1111 1111 1111
-610.35µV
-305.18µV
VREF · [ {2 · (4095 / 8192)} - 1]
0 0000 0000 0001
-2.49939V
-1.24969V
0 0000 0000 0000
-2.5V
-1.25V
VREF · [ {2 · (1 / 8192)} - 1]
-VREF
SCLK
SCLK
I
MAX5130
MAX5131
DIN
DOUT
CS
SCLK
II
MAX5130
MAX5131
DIN
CS
DOUT
III
MAX5130
MAX5131
DIN
DOUT
CS
TO OTHER
SERIAL DEVICES
図12. ディジタルI/O DIN/DOUTを使用して複数のデバイスをデイジーチェーン接続
デバイスのデイジーチェーン接続
1つのデバイスのシリアルデータ出力ピン(DOUT)を次
のデバイスのディジタル入力ピン(DIN)に接続すること
により、任意の数のMAX5130/MAX5131をデイジー
チェーン接続できます(図12)。
16
もう1つの構成を使用すると、幾つかのMAX5130/
MAX5131 DACによって1つの共通のDIN信号ラインを
共有できます(図13)。この構成ではデータバスは全ての
デバイスに共通であるため、データはデイジーチェーン
を通じてシフトしていきません。しかし、この構成で
は各ICが専用のCSラインを必要とするため、より多く
のI/Oラインが必要になります。
______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
MAX5130/MAX5131は、リファレンス入力電圧範囲
の仕様内で乗算能力を持っています。図14は、REFに
サイン波入力を印加する技法を示しています。ここで、
AC信号はリファレンス入力に印加される前にオフセット
されています。
電源及びバイパスの考慮
パワーアップ時に、入力レジスタ及びDACレジスタは
ゼロ(RSTVAL = DGND)又はミッドスケール(RSTVAL =
V DD )にクリアされます。4.7µF コンデンサと0.1µF
コンデンサを並列にしたもので、電源をAGNDにバイパス
して下さい。リードインダクタンスを小さくするため
に、リードはできるだけ短くして下さい。
レイアウト上の考慮
ディジタル及びACトランジェント信号のAGNDへの
カップリングのために、出力にノイズが発生すること
があります。AGNDはできるだけ良質のグランドに接続
して下さい。低インダクタンス・グランドプレーン付
の複層基板等を使用した適正なグランディング技法を
採用して下さい。ワイヤラッピング基板及びソケット
はお勧めできません。ノイズが問題になる場合は、
シールドが必要になる場合があります。
DIN
SCLK
CS1
CS2
TO OTHER
SERIAL DEVICES
CS3
CS
I
CS
MAX5130
MAX5131
II
III
CS
MAX5130
MAX5131
MAX5130
MAX5131
SCLK
SCLK
SCLK
DIN
DIN
DIN
図13. 複数のデバイスが1つの共通ディジタル入力(DIN)を共有する場合
+5V/+3V
AC
REFERENCE
INPUT
26k
+5V/+3V
MAX495
500mVp-p
10k
REF
VDD
R
OS
0.6384R
DAC
AGND
OUT
MAX5130
MAX5131
DGND
図14. AC成分を持つ外部リファレンス
______________________________________________________________________________________
17
MAX5130/MAX5131
AC成分を持つ外部リファレンスの使用
チップ情報 _____________________________
TRANSISTOR COUNT: 3308
SUBSTRATE CONNECTED TO AGND
パッケージ ________________________________________________________________________
QSOP.EPS
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
18
______________________________________________________________________________________
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
MAX5130/MAX5131
NOTES
______________________________________________________________________________________
19
MAX5130/MAX5131
+3V/+5V、13ビット、シリアル電圧出力DAC
リファレンス内蔵
NOTES
販売代理店
〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1999 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.