ˉ 9ePfs FoJ%″
同步控制驱动器新晶 LTC3901
用于推挽变换器和全桥变换器开关电源
刘胜 利
深 圳 中 电公 司 电力 所
摘 要 :为 显著提 高低压大电流输 出的推挽 变换器或全桥 变换器中、大功率开关电源的整机 效率 ,可
用 LTC3901同 步整流控制器 ,来 驱动副边两只 MOsFET整 流器 (取 代原 肖特基二极管
关键词 :推 挽 变换器或全桥 变换器副边同步整流专用控制器新品 、对称式高频开关电源变换器同步整
)。
流控韦刂
芯片 LCT3901
本文详 细给 出 同步整 流控 制驱 动器 LTC3901
设计特 点与应用 电路 ,它 是半年前新 问世 的专用于
推挽变换器和 全桥变换器副边 同步整流控制 ,可 明
显提高 电源效率 。简化 的隔离式推挽变换器 电路见
图
1。
LTC3901芯 片各引脚安排符号见图 2,其 内
部功能方框见 图
3。
它在全桥变换器开关 电源 的简
边控制器的高频信号 。该芯片可编程定时输出:传
感 电 感 器 反 向 电 流 ;有 较 宽 的 供 电 范 围
Vcc=45~11V。
:
LTC3901提 供 了全 范围的对外部 MOsFET的
保护特性 。包括可编程 的定时输 出功能 ,当 同步信
号丢失或不正常时 ,它 能让两路驱动器 失效 。另外
,
该 芯 片 传 感 输 出 电 感 器 的 电 流 ,它 是 在 两 只
化 电路见 图 4。
LTC∞01是 副边 同步整流控制驱动器 ,设 计用
于隔离式推挽变换器 、或全桥变换器开关 电源 。该
芯片驱动外部两只 N沟 道 MOSFET,并 接收 一 只专
MOsFET的 漏极和源极分别接两只 电阻器 ,当 电感
器 电流反 向时关断 MOsFET。 如果供 电过低或者 当
同步信 号时序不正常时 ,LTC3901也 会关断驱动器 。
用变压器产 生的双极性脉冲输 入 ,以 维持 同步于原
GˉjD锢
MΕ
‰
№ 硎
酎 酊恤酽咐旷
图 1 同步整流控 制器 LTC” 01在 隔离式推挽 变换器电源的简化电路
氵
C1而 口Pt,v″ sBPPJ9s9Jr,哕
20∝ 年 第 8期 (总 第 0s期 )《 中@涫 你博 宽》
口
EJpeFt FOFJ″
16
2
16
s
4
5
DC/DC控 制器 ;隔 离式通信 电源 ;分 布式功率 降低
控制器 :工 业控制系统 的电源 ;机 动大型设备等
LTC3901的 使用条件 是 :供 电 Vcc≤ ⒓V;芯
片 输 入 电压 :CsEˉ 、 CSFˉ 、 定 时 器 为 -03V~
(Vcc+03V);同 步脚 为 -12V丬 2V;输 入 电流
6
CsE+、 Cs卩 为 ≤ 15mA。 芯片工 作温 度 :— 姗 ℃~gs
MFMF刚
MEME
1
一一θ
7
图2
.
时
4
CsE
有欠锁定输 出功能 ;采 用小型的 ssOP-⑩ 脚封装 。
LTC3⒛ 1可 应用在 :缌 V直 流输 入 的隔离式
‰
吒
刂C0901仨 0N
10PⅥ 曰″
:
℃ ;储 存温度范 围 :一 甾 ℃丬 sO℃ 。引脚焊接温度
(⒛ 0℃ (不 超过 10秒 )。 LTC⒆01电 气参数见表 1,
l0
9
特性关系 曲线见 图 4、
LTC3901各 引脚 内容符号安排
5。
LTC3901各 引脚 功 能 概 述
忄Vcc:驱
动器的供电输入端 。该脚向 ME、
①脚
MF两 驱动供 电。用一只紧靠 LTC∞ 01的 47uF电
容器接该脚将其对地 PGND旁 路 。应把该脚接到与
vcc脚 相同的电源电压端 。
② 、③脚一ME:是 芯片内设驱动器的输出端 。
:
该脚驱动外部 N沟 道 MOs∏ I— ME的 栅极 。
④ 、⑩脚一PGND:是 芯片内功率未级的接地
端 。是两个驱动器返回脚 ,应 把该 PGND引 脚接到
大电流地线结点,紧 靠在两 MOsFET— ME和 MF
的源极脚 。
⑥脚一 Cs矿 、⑤脚一CsE_:是 外部功率开关
图3
LTC3901芯 片 内部功能方框 图
芯 片 还 具有 栅 极 驱动 变 压 器 的 同步信 号 时序
监视器 。当 Vcc笱 V和 CL=47tXlpF时
开关特性 上 升时问和下降 时间仪为
,其 驱动器 的
15ns。
芯 片 还具
管 ME的 电流传感差分输入端 。分别经两只串联电
阻器 :把 Cs矿 脚接到 ME的 漏极 ,又 把 CsE^脚 接
在 ME脚 升为高电平之后 ,LTC3901
到 ME的 源极 。
监视 CsE输 入 乃Ons。
图 4LTC∞ 01同 步整 流控制 器在 全桥 变换 器应 用的简化 电路
冫
因
2004年 第 8期
(总 第 0s期 )《 中Θ 谌 彳博 览》
CⅡ 切
口
Povcr sIJPp9sIJdtl9,
扭
g硇 FOrHⅡ
TImeOutˇ s Vcc
TR・ 25°C
520
51k
R【
567臼
θ
V∞
(a)
m
'
卜 L"
4Bo
FLIΓ
0B5
冖
"gs
"go
LIΓ
Ξ
μ
旨s∞
r卜
Os
47s
LIΓ
‘∝’°
一 J〓
°∞
凹
〓
〓F凹 o〓凵o一〓凵
l I
s】 o
ˇ∝ ⅡW,1W
C::一
F
Ct"H-070ρ
"R・
515
邕s
Cu"om:so"sB Thros"olJ” s
tom卩 oraIure
广卩μ
525
1o ii
-2s
(d)
s0
75
100
12s
电流传 感 门限 电平 与 温 度 变化 关 系
铋渤 汕
卩"ageˇ
}%:卩
棚犭
v。
TimeOu!” s Tem卩 eralu:e
s Cs+
F∷
r念
卩
sˇ
TR
Ⅱ2s℃
ε凹
叼〓
hrIrI卜
51k
R了
2s
ItmpERATuRE(。 c)
定 时输 出与供 电 Vcc关 系
Vcc・
O
CrmR・
"R口 0rO9F
m珈
| |
g亠
.
ο
・
・硝
枷孰‰ 硼 ・
Iμ
〓 5oε ‘犭￡
LFI卜
'
/'
Iμ
/
'
ILILm
'
o
-25
0
25
sO
75
100
TEmPERATuRE(。 c)
Cs◆
(e)
(b) 定时输 出与温度关 系
B氵
⒑
Vcc・
1 ˇ
Vcc・ sV
2J
0旁
/
/
5JB・
/
/
苈岂舀 岁一
〓 日
32
∞
/
/
θ・
∫
^召
/
R・ /OlF
Tom卩
"C era:ure
POs"IΨ
ε
98765刂
fγ
30
e Thrε shOIJ Vs
sΥ
/
・25° C
Vcc・ sV
10
1s
20
25
l"PVT CuRRE"t(m^)
箝位电压 Vcs(MAx)与 C旷 脚输入 电流关系
TImeOut Ψ
s RtmR
T△
6
125
/
o
/
ο・
1
-50 -25
10 20 30 40 50 6o 7o oO gO 1∞
(c)
0
2s
5o
75
1o0
12s
πmPERATuRE rcl
RImR m)
定时输 出与 外设 电阻器 RTMR关 系
(f)
同步脚 正 的 门限电平与 温度 变化关 系
氵
佛 山叼
Po”eFsJJPpo s9J刀
”
2004年 第 8期
(总 第 45期 )《 中Θ 诌你
咖
ElFperfs Fo″ ″
Vc。 so9ρ
i△
⒛
Γ
l I
Vcc・ ,1ˇ
l
l''
'
/+
阝
〓毖刍 °
ILII△
B呈
⒑
>~~a
IL△
彳
‘
IⅠ
△
⒐
I,冖
0 9 2 3 4 s 6 7 a 9 ,o
ILΓ
∞〓 歪 罗 钅 淫 °≡o
C10★ 0Ⅱ
(j)
jLsο
5o巧
ˇ
m,s1∞
证m吒 MmRE(・ cl
RI"rol∶
灬
m〓
2s・ 0
TR・
"V∞
猊Jη ,.Fˉ
m岱
DeIaV Vs Vcc
Πm。
“
Ξ 詹 彐霪
m〓
P了 0卩 aga"Om
匆
同步脚 负门限电平与温度变化关系
o
传递 的延迟 与容性 负载 CL。 AD关 系
12s
”
(g)
LOao C臼 卩
ac"8"co
.乃 。
C
⒛
:ε
rLΓ
ε
ˇ∞ ・0%llˇ
″CujfeΠ tˇ s
Ι
"‰
〓 羽 押 扪 〓 邗 〓 扪 扪〓
s丫 Ⅱ
C Ⅱe口 a"” o ThteshOIdˇ s
tem卩 efat"re
l l
⒑
—
Ξ‘
^且
亠
(
崾 I1mE
unmE
°
g舀
4s0冫
B01011
VEc m
mm锏
一
〓囹鲁
E
⑽ 的 ∞
CLG△ 。Ⅱ4,△ F
ˉ
ˉ
ˉ
△
0Il ε
Wη
0567B
RⅡ 。
r。 ⅡΠm。 vgTom卩 on"`o
l
θ
m‘
⒑
谕l
(k) 上 升 时 间和 下 降 时 间与 供 电 Vcc变 化 关 系
】
o"
Φ
Vcc Oo
Ⅱ 讪 Fˉ
∞
岱
m“
P,0卩 a臼 臼
:I0m0oI臼 V us
sV
“
亘 莒 日宣
(h) 传递的延迟与供电Vcc变 化关系
Vcc・
ClnnD
.
w・
100
110
FnL m
10
hˉ
ˉ
哂
盱
Tem9eⅠ 臼t"rB
g
I
o
窑1∞
ˉsO ˉ
as
舀∞
,
95
900
12s
g昼
s0
铷
2s
s口
⒛
(i) 传递的延迟与温度变化关系
否
ccl
〓日
ⅡMPERA△ uRE
甾
0
"Fˉ
宁‘
-s0 ˉ2s
l"Ct|
|
uB L。 aJ
C0卩 臼
0"aIl"
〓
●
o
sˇ
衫
|
Rlsoro"Ⅱ m。
'
爿
乃 1∞ 125
奶
go
|
2s s0
vEmrRnmRE⑶
上 升和下 降时间与 温度 变化 关 系
∞
E Go
|
~sˇ
帅 '
菇
量
(l)
o
眄
τ
"s0
图
5
刂 C⒆ 01芯 片央 型性 能特征 关 系 曲 线
(之 一 ):共 9个
2004年 第 8期
0 9 2 s ( 5 o 7 B 910
0I。 ,J lno
(m)
(总 第 45期 )《
肀Θ喀嗨博览》
上 升和下降时间与 负载 电容 关 系
aJJ:t,P。 w。 rs,Jpp9sor,e,
VnJoruOllage LoCkO"t Thres"oId
Γμ
IΓ
e呈
、6u∽ it
Lr△
LΓ
μ
IFμ
Y8Jg阝
ε凹
叼 ●g
出 ‘舀 匕召
△
LΓ
d凄
E0GEˉ ˉ¨
△
^1uN
LI一
岂吕
LI冖
⒋ ⒋ ⒋ ⒋ ⒋ ⒋ ⒊ ⒊ ⒊ ⒊ ⒊ ⒊ ⒊ ⒊ ⒊ ⒊
era"ra
VOⅡ age Vs Tom卩
m
ˉ26
0
2s
s0
7s
100
125
VEMPERAmREl・ c)
(n) 欠压锁定输 出门限电压与温度 变化关系
Vcc s"ρ 卩
!VC"FrB△
!ˇ s
18
PGN。
⑨脚一 sYNC:驱 动器的同步信号输入端。在
初始的一个负脉冲之后 ,该 脚零电平 0V会 迫使 ME
随后的一个正脉冲在 sYNC输 入
和 MF为 高电平 。
Ⅱ07nF
C1°
^°
|
V∞ Ⅱ11V
16
⑦脚一TIMER:是 定时器的输入端 。把该接到
外部一个 RC网 络 ,以 编程定时输出的周期 。在每
负向转变时,芯 片 LTC⒛ 01
个同步信号输入的正向、
都会复位定时器 。如果同步信号丢失或不正常 ,则
LTC3901把 ME和 MF脚 均拉到低 电平 ,而 此前定
时器脚是高于定时输 出门限电平 。有关对定时输出
“
”
编程的详情 ,见 后面 定时器 一节 。
⑧脚 、⑩脚一GND:是 小信号电路的地线。芯
片内部的所有小功率电路都返回该脚 。为了使差分
地线电流最小 ,在 LTC3901的 右侧应把 GND接 到
Temρ e?a!田 ro
20
如果 电感器 的电流反 向并流 入 ME,导 致 Csf
脚 电 压 升 高 到 大 于 CsE^脚 的 105mV,那 么
LTC3901就 使 ME脚 拉 到 低 电 平 。 有 关 选 择
“
RcsIl-RcsE3电 阻值 的详情 ,可 查阅后面 电流 的传
”
感 一节 。
,
迫使 ME拉 到低电平 ;而 负脉冲则迫使 MF为 低电
平 。同步信号应在正向和负向脉冲之间交替变化 。
14
12
10
ˉ
ˇ∞ ・5Vˉ
g
6
4
-50 -25
0
25
50
75
100
12s
π mPε RA1uRE rCl
(p) 供 电 Vcc电 流值与温度变化关系
Vcc s"p卩 :VC"″ 0"ˇ s10a刂 Ca卩 ac"anoa
0o
Tn・
2s・ C
阝
/
●
ms
亠 0∞
>J‘
/
"'
ˉ
⒛
一
‘ε0一〓〓
‘∝ ,°
‰
I l
2s
/
'
源极 。在 MF脚 变为高 电平之后 ,LTC3901会 监视
CsF两 输 入脚约 zt,0ns。 如果 电感器的电流反 向并
流进 MF,导 致 Cs广 升到高于
105mV的 Cs「 脚
,
则 LTC3901使 MF变 为低 电平 。有关选择 Rcsl~
”
“
Rcs3电 阻值 的详情可参见后面 电流 的传感 一节 。
⑩、⑩脚一 MF:对 MF的 驱动器输 出 。该脚驱
动外部 N沟 道 MOsFE△ MF的 栅极 。
⑩ 脚-Vcc:芯 片 电源输入端 。除了驱动器之外
芯片所有 内部 电路均 由该脚供 电 。用 一 只 luF电
'
,
'
^I I
'
V∞ ・sV
/
如果同步信号不正常 ,则 LTC3901将 使 MF和 ME
脚均为低电平 。
0、 ②脚-CS芦 、Cs「 :是 MOsFB MF的 电
流传感差分输 入 端 。Cs卩 脚 经 一 只 申联 电阻器接到
MF的 漏极 ,而 Cs「 脚 经 一 只 电阻器 串接 到 MF的
容器紧靠 LTC3901把 该脚接地旁路 。
(1)LTC” 01产 品应用概况
:
o123‘
s67B010
CLORO(nF,
(q)
供 电 Vcc电 流与 负载 电容关 系
图 6LTC3901芯 片典型性 能特征 关 系曲线 (之
二 )共 7个
C品 Im口
Pov″ srPpf,・ s"ρ锣
推 挽变 换 器和 全 桥变 换 器 均采 用 功 率变 压器
来 隔离 电源 的输 入 与输 出 电路 ,并 提 供 电压 的升
降 。选择 二 极管作副边整流是 一 种简单易行方法 。
不幸 的是 ,当 输 出的直流 电流增大 时 ,与 二极管正
向压 降相关 的损耗增加 ,从 而使 电源整机 的效 率降
低 。LTC3901通 过控制和驱动两只外部 的
2000年 第 8期
(总 第 0s期 )《
N沟 道
中Θ唿塬博览》 田
MOsFET同 步开关管 ,来 取代原 二 极管整流器 ,就
能顺利解决这 个难题 。与原边控制器 同步 工 作 ,是
经 一 只小信 号脉冲变压器 来实现 的 。
前面图 1给 出了简化 的推挽变换器应 用 电路 。
T1是 主 动率变压器 :MA和 MB是 原边功率晶体管
它们 由 △TC37⒛ 控制器 DRVA和 DRVB两 输 出脉
,
冲来驱动 。 门限驱动变压器
T2是 由
LTC~19⒛ 的
sDRA和 sDRB两 输 出脉冲 来驱动 ,它 为副边 的
LTC∞01提 供 同步信 号 。
当 sDRA和
sDRB两 耆均为高 电平时,在 变压
器 T2的 原边两端无脉 冲 电压 ,则 LTC3901的 sYNC
输 入 端近似为 0V。 按照变压器 T2的 极性分类 :当
sDRA为 低 电平 、而 sDRB为 高 电平时 ,sYNC是
正极性脉冲 :反 之 当 sDRB为 低 电平 、sDRA为 高
电平时 ,sYNC是 负极性脉冲 。
在 第 三 个 区 间里 ,sDRB变 为低 电平 (它 随
DRVB在 高 电平而定 ),则 T2在 LTC3901的 SYNC
输 入 端产生一 个负电压 。于是 LTC∞ o1的 MF输 出
端拉到低 电平 。电流经 MOsmTME、 T1副 边绕组
和 L1流 向负载
.
在第 四个最后 区 间里 ,也 像第 二 个 区间存在续
流 期 。 sDRA和 sDRB两 输 出端 均 为 高 电苹
,
LTC” 01则 迫 使两 MOsFETME、 MF均 导通 。
(2)外 部 MOsFET功 率开关 管的保护
:
在 rΓ C∞ o1中 包含 一 个可编程 的定 时器 ,和 两
个差分输入 电流传感 比较器 ,用 于在功 率 降低或突
发模式工 作 时保护外 部两只 MOsFET。 当 Vcc小 于
41V或 者 同步信 号 时序 不正常时 ,芯 片也会 关断
MOsFET。
当原边控 制器能量下 降时 ,LTC3901继 续 I作
,
图 1中 的 ME、 MF是 副边 同步开关管 ,它 们
由 LTC”o1 ME、 MF两 输 出脉冲驱动 。 电感器
L1和 电容器 CO组 成输 出滤波器 ,向 负载提供直流
控制器 同步输 出停止 开关时 ,LCT3901的 sYNC输
入端 则变为 0v。 两 MOsFETME、 MF仍 然导通
输 出电压 。反馈 回路是从
并 且 减小 的电感器 电流继 续流进 负载 。一 旦 电感器
V。 uT经 光耦驱动器和光
电耦合器加 到原边控制器 。
推挽变换器 的每个完整周 期 ,是 由四个 分别不
同的区间组成 。图 7给 出了推挽变 换器用 同步整流
时的波形 。
|
DR:
| |
ML- |~
| |~
| L
DRA」
| |
,
电流减 为零值 ,它 将 反 向变化 :经 两个 MOsFET
让 输 出电容器 C。 uT对 地放 电 。
在 同一 时间里 Cvcc的 电压继续 下降。当 电压
降到低于 41V时 ,LTC3901并 断 ,并 把 ME、 MF
两端拉 到低 电平 。这导致 电感器 电流突然 停 止,并
使两 MOsFET的 漏极 电压激 高 ,是 由于 电感器 的
能量增长所 致 。如果 电流反转期 间较长使 电感器能
s°
sDR:
是 因为它从 Vcc的 旁路 电容器 中吸取能量 。当原边
|
「
量过高 ,导 致漏极 电压会高于
MOsFET电 压额定
值 ,这 将损坏功率管 。
当原边控 制器进入突 发模式 工 作时 ,MOsFET
MF
|
|
|
「
图 7推 挽 变换 器在 同步整 流 时开关波形
在第 一 区问里 ,sDRA为 低 电平 (它 随 DRVA
在高 电平而定 ),则 T2在 LΓC3901的 sYNC输 入
端产生一 个正 电压 。于是 LTC3901的 ME输 出端拉
为低 电平 。 电流经
MOsFEΙ MF、 Tl鬲 刂边绕组和
L1流 向负载 。
功率开关 管也会 因较长 区间而维持导通 。此 时两脚
ME、
MF停 止 开关状态 ,直 烈 原边控 制器不存 在突
发模式 I作 。这就可 能引起 电感器 电流反 向 ,并 使
漏极激发 高 电压 。在这些 情况下 ,定 时器或者 电流
传感比较器 在此前 ,或 者在 电感器 电流反 向之后立
刻就关断驱动器 。
(3)定 时器
图 8给 出了定时器 电路 ,它 的工作是用一个外
:
部 RC充 电网络:来 编程定时输出的周期。在同步
在第 二个 区间里 ,sDRA为 高 电平 ,则 T2在
LTCm01的 sYNC输 入 端提供近似 0V零 电平 。这
导致 LTC3901的 ME输 出端 为高 电平 ,使 两 只
信号输入的每个转变时刻 ,芯 片 LTC⒆ o1都 产生一
个约 200ns的 脉冲来复位定时器的外接电容。如果
路 的续流 期间 。
为高电平 ,一 旦它升到定时输出的门限电平 ,则 芯
片关断两个驱动器。图 9给 出了定时器的相关工作
MOsFE△ ME和 MF均 导通 。这是 带着副边绕组短
2004年 第 8期
(总 第 45期 )《 中Θ 碴 铸博 宽》
sYNC信 号丢失或不正常 ,使 定时器 的电容器电压
CD氵 田 Po” 。p sJJPp,slJrPe,
Flrpe呐 FOⅡ ″
波形 。
路来监视 同步输入脉冲 。如果在 一 个 正脉 冲之后
sYNC比 较器接收到另 一个正脉冲 ,那 入 rΓ C⒆ 01
,
定时输 出的周期主要 由外接 RTLIR和 CTLIR数 值
确定 ,并 与 Vcc电 压值无关 。实现这个独 立 参量
是通过使定时输 出门限电平成 为 Vcc的 一 个 比例系
,
数来完成 。该系数是 02X,在 芯片 内部 由 Rl和 R2
来设置 ,见 图 8电 路 。定时输 出的周期 ,应 该编程
到原边开关频率 的一 个周期左右 ,可 用下述 以式
:
TIMEOUT=(02×
RTMR× CTMR)+027E-06
为 了减 小 因放 电时 间造 成 的定 时输 出设 置误
差 ,可 选择 CTNIR在 100pF~10∞ pF之 问 。开始先
时序逻辑将关断两个驱动器 ,直 到 一 个负脉冲 出现
为 止 。同样施加双负脉冲 ,驱 动将在接 收 一个正脉
冲之后导通 。这就是保护外部功 率管 ,在 只有 一 种
极 性 的 同步脉 冲 出现 时 ,让 对 应 的驱 动器 维 持 导
通 。 图 10给 出了同步信 号的双脉冲 工 作波形 。
LTC3901具 有两只分开的同步信 号比较器 ,见
方框 图屮的 旷和 ⒏,用 于检测正 、负脉冲 。
用 CTNiR≈ 轩 OpF,然 后计算所需 的 RTMR值 。应 尽
可能把 CTNIR安 放在紧靠 LTC” 01,使 CTMR、 定时
器脚和地线脚之 问的 PCB印 制板铜箔走线最短 。这
是为 了减小 CTlvIR放 电时因 PCB走 线 电感引起 的振
铃 。该振铃可能导致定时输 出设置 的误差 。
觚
UⅡ
~~~
Mε
_____」
1__J~~~~△
MFˉˉ
ˉ
ˉ ˉ ˉ
△
~ˉ
」
「
ˉ ˉ ˉ
~ˉ
△
ˉ
Jˉ
△
~~J
图 10同 步信号的双脉冲工作波形
LTC∞ 01把 两个比较器的门限电庄设计在相同
幅值 ,但 极性相反:± 14V。 在某些情况下 ,例 如
当出现功率突增或功率突减时,同 步信号脉冲幅度
可能变低 :它 会稍高于或低于比较器的门限电平 。
这可能导致两 sYNC比 较器之一者翻转 。于是也会
图 8定 时 器电路
出现图 10屮 双脉冲在时序逻辑 ,因 而关簖两驱动
器◇
WNC-
(5)电 流传感 电路
见前面 LTC”01框 图 3和 应用 电路 4,采 用两
只差分输入式 电流传感 比较器 ,来 捡测芯片外部两
只 MsOFET漏 极到源极 的端 电压变化 ,分 别设置
两个 比较器 输 入 端 :对 于 MOsFE△ ME是 Cs矿 、
ME
:
MF
定时靥
复 位 〈内部 )
定 时器
CsE;而 对 MF是 Cs∮ 、CsF_。 当电感器 电流反
向流进 MOsFET,使 Csf(或 Cs芦 )升 到高于
CsEˉ (或 CsF)105mV时 ,LTC3901将 关断各
图 9定 时器相 关 工作波形
定时器输久 端 还包括 图 8中 一 个 电流吸入箝位
电路 ZTMR。 当有 同步信号丢 失 、定时器复位脉冲时
,
它把该脚箝位到大约 05xVcc。 该箝位可阻止定时
器 电容从得到的全充 电值升至干线 电压 ,导 致较长
的放 电时间 。该 电路 的电流吸入能力约为 1mA。 当
定时器脚接地 GND时 ,可 以使定时输 出功能失效 。
(4)同 步信号的时序
:
一 个典型的推挽变换器周期 ,总 是交替地关断
ME和 MF两 开关管 。 同步信 号输 入应该 交替地变
自的 MOsFET。
利用这种 比较器 电路 ,可 防止在功率降低或突
发模式 工 作时 ,电 感器 电流反 向导致漏极高压 ,它
105mV输 入 门限具有
正的温度系数 ,它 与外部 Mo⒏ 记T导 通 电阻 RDs。 Nl
的温度系数 TC密 切相 匹配 。在两只驱动器分别输
出高 电平之 后 ,电 流传 感 比较 器 的有 效 时 间仅 为
bOlls,这 是为了避免 MOsFET导 通之后立 刻 出现
可能永久损坏 MOsFET。 该
的振铃 。
为 正脉冲和负脉冲 。LTC390I包 含 一 个 时序逻辑 电
'
Ch切 口Pover soPpJ,s“ ~cy
2000年 第 8期
(总 第 45期 )《 中Θ・
碴 彳傅 览》
臼
EirperJs Forz″
表 l LTc∞ 01电 气特性参数表
(除 非另有特殊说明 ,一 般测量条件均为 Vcc苟 V,TA=25℃ 室温 )
参数
MIN TYP MAX
测量条件
符号
Vcc
Hz, CMF=CkfF=47CXloF
VTkiR
lTMR
V
V
I
15
-10%
定 时器 门限 电压
定 时器 输 入 电流
定 时器 放 电时 间
定 时器 引脚 箝位 电压
tTMRDIs
V冖 冖/5
lO%
VTMR=OV
-6
-10
CTMR=10ClClpF, RTMR=47K
40
25
CTMp=10CXlDF, RTMp=47K
V
uA
ns
V
:
VcC=OV
_=OV
Cs+输 入 电流
ICs
CS^输 入 电流
VcsMAx
Cs+脚 箝位 电压
】
IN=5IllA, Dovcr off
Notc7)
‘
1
uA
±
l
uA
V
lO5
135
m
电流传 感 闸限 电压
3
Vcs_=OV
±
m
乃
Vcs
V冖 、
vv
ICs+
同步输 入
45
`YNc=100Κ
:
VTMpMAx
电流传感
V
mA衄
YsYNc=OV
UNITs
11
7
定 时器
Vcc供 电电流
〓
lvcc
上 升沿
上 升沿 到 下 降沿
5
4ο
VuvL。
45
电压 范 围
Vcc欠 压锁 定 门限
Vrc欠 压 锁 定滞 后
18
:
+一
uA
vv
l
10
⒓
—
ˉ1
(Notc5)
_ο
⒈
驱动器输 出
±
(Notc5)
同步输 入 负 闸限 电平
同 步负输 入滞 后
VsYNcN
10V
1ο
VsYNcP
V攵 ˇ
№r=±
8
4
同步输入 电流
同步输 入正 门限 电平
同步 i0输 入滞 后
42
IsYNc
—
V
V
10
:
26
R。 NⅡ
驱动器 拉 上 电阻器
I。
uT=-1C× lIllA
RoNL
△器
驱 动 器拉 下 电 ・
I。
ut=lOOlllA
开关特性
12
Ω 。
A
2
:
%
tr、
Ω
16
(Notc5)
驱动器 峰值输 出 电流
IPK
o9
tf
同步输 入 到驱动器
输 出的延迟
CME=CM冖 4700pEVsΥ Nc=± 5V
驱动器上升 、下 降时 间
CME=CMF=47tKlp只 VsYNc=± 5V
60
120
注意事项 :(上 升、下降时间按 10%和 叨%电 平测量 ;延 迟时间按 同步输入 ±14V的 ⒛%-g0%测 芯片
设计、测试、生产均按 国际先进标准。LTC3900E保 证符合 0℃ -,o℃ 的性能规定。在 0tl℃ ~85℃ 工作温
度范围的规格指标确保 ,是 由设计、与统计 工艺过程控制相关的特性。所有 电压值 均 以地线为基准。所有
进人 芯片的电流为正 ,所 有 电流输 出为 负极性。通常供电电流由外部 MOsFET栅 极充放 电支配。电流传
感比较器门限具有温度 系数 TC tl33%/℃ ,以 匹配外部 MOsFE△ RDs(。 N)的 TC。
在空载或轻载条件下 ,如 果 电感器 的平均 电流
小于它 的二 分之 一 峰ˉ
峰值纹波 电流 ,那 么在 续流 区
间 电感器 的 电流将 反 向流进
ω泓
^
—
ω
…
…
MOsFET,它 会迫使
Cs矿 (或 Cs「 )升 到高于 Csr(或 CsF)。 把 电
流传感 比较器 的输入 门限 电平设在
105mV,可 防
止在通常的空 载条件下发生翻转 。如果空载时电感
MOsFETRDs(⒅ )的 乘 积 高 于
105mV,那 么 比较器可能翻 转 ,迫 使 LTC⒆ 01工
作在非连续模式 ,见 图 11所 示波形 。
器 负 峰 电流 与
图 11在 空载 时的非连续模式 工作波形
/
曰
200。 年 第
8期
(总 第 zIs期 )《 中囝 唿 塬 博 宽 》
C尼 Jmo Po” 。
r suPp夕 sⅡ r,elP
Eirpε rJs
FoⅢ ″
当电感器 电流为负极性 时 ,在 下一 个 同步信号
是 电感器峰 ˉ
峰值纹波 电流值 ;RDs l。 Nl是 半纹波 电
转变跳沿到达之前 ,两 驱动器 的输 出为低 电平 ,见
图 11波 形 。在推挽式拓扑变换 器 中 ,续 流期间两
只 MOsFET导 通流过相 同量 的电流 ;这 将在 同一
流时的导通 电阻 ;VN(MAxl是 原边最大输入 电压值
Ns/NP是 主 变 压器 T1匝 比。
如果采用计算的电阻值 ,LTC3901仍 然 工作在
非连续模式 ,那 么可增大 Rcsm或 RcsFl阻 值 以提高
门限电平 。芯 片两脚 Csf、 Cs广 的两个外接 电阻
分压器 ,以 及两脚输 入 电容加 上 PCB的 印制板走线
分布 电容 ,共 同构成 RC延 时电路 。它们会缓慢 比
较 器 的响应 时 间 。这 些 电阻器和 两脚 的输 入漏 电
流 ,还 会增大输 入 端的失调误差 。
MOsFET
截 止时 ,由 于负载 电流突然减小 ,非 连续模式 I作
时刻触 发翻转两 只 电流传感 比较器 。 当
在某个时刻会产 生 一 个大的输 出压 降 。为了克服 这
一难题 ,增 设两只 电阻分压器 RcsE2、 RcsF2分 别接
4中 芯 片 的 Csf和 CsF+脚 对 地 ,以 增 大
在图
105mV门
限电平 (见 图 3),因 此在空载时可 以让
;
为了尽量减小 这些延迟利误差 ,不 要采用增大
LTC∞ 01工 作在连续模式 ,见 图 12。
电阻值高于所需值 的方法 ,而 应选用尽可能缩短这
些 电阻器接 LTC3901四 个 引脚之 间 PCB铜 箔专线
的 K度 为宜 。增设的串联 电阻器 RcsE.和 RcsF3,其
阻值等于另 工个 电阻值 并联之和 ,应 把它们 的另 一
端 引脚直接焊到 MOsFET的 源极脚上 。
~~~~
ME^LJ~~~~△
」
「
MF
谓 节摸 式 I作 时 调 节 电流 传 感 器 门限 电平
RsG
图 12 连 续模 式 工作 时调 节 电流传感器 门限电平
220Ω
前面 图 3方 框 nl看 到 ,在 LTC3901的 Cs矿 和
Cs广 两脚 内设 了电流吸 入筘位 电路 ZcsE和 ZcsF,
它们把该脚 电平箝位在 110Ⅴ .该 箝位 电路 与外部
串联 电阻器 一道作用 ,在 功率传递送 出周期 中 ,保
护 芯片两 输 入脚 ,防 止 来 自 MOsFET的 漏极高 压 。
在功率传递 的周期里 ,有 一 只 MOsFET是 截
图 13 同步信 号输 人 电路
(6)同 步输 入 电路
:
图 13给 出了 LTC”01同 步信号输 入 的外部 电
止 的 :比 如 ME或 MF。 截 止 时 MOsFET的 漏极 电
路 。选用 门极驱动变压器 T2,应 根据原边 的开关频
率和两控制脚 电压来定 。
压值 ,是 由原边 的输入 电压值和主功率变压器 的匝
图 13中 的 Csc和 RsYNc数 值 ,应 通过调节优化
数 比来 确 定 的 。如 果不 串接 分压 电阻器 ,把 芯 片
同步脉冲波形和幅度来得到 。
CS矿 或 Cs扌真 接连到 MOsFET漏 极 ,则 该 电压高
至损坏 芯片 内电路 。箝位 电路 的电流吸 入能力为最
同步脉冲 的幅度应远高于 LTCs901sYNC门
限 电平 ± 14Ⅴ .当 同步脉冲幅度大 于 ±5v时 ,将
小为 5111A。
保持加速
利用 以下公式可计算每个 MOsFET外 接 三 只
电阻器 的数值 ,以 满足 箝位 电路和 门限 电压 的需
要
:设
以
Κ
=〔 48× IⅢ PPLE× RDs(。 N))^l;则
ME
为
例
) Rcs夕
〓
( 200
(MAX)・ Ns/NΓ 2200・ (l+K))/K, RcsE1=Κ
RcsE3=(RcsEl×
有
・
(仅
VIbl
・ RcsE2:
RcsE2)/CRcsE1+RcsE2)。
如 果 K〓 0或 K<0,则 不要 RcsE2,Rcsn=RcsE3=
)・ (Ns/Np) 11V)6mA,式
中 :ImPILE
(VIrl(M从
C1枷
昭
Po,Por sIJPP汐
sJJ″ C`
SYNC比 较器 ,减 少从 sYNC脚 到驱动器
的传输延 迟 .当 sDRA和 sDRB供 线为低 电平时
,
会导致波 形下冲或过冲 ,应 使之不低于最小的同步
信号 门限电平 ±1V。
(7)供 电 Vcc和 PVcc调 节器 电路
LTC1901和 Vcc、 PⅤ cc电 源 ,可 由图 14中 的
变压器 T1副 边绕组经峰值整流后得到 。
图 14中 齐纳 二 极管 Dz设 置调节器 的输 出电压
(Vz到 07V)。 电阻器 R:(在 几百欧姆数量级 )串
:
20“ 年 第 8期 (总 第 钆 期 )《 中刁 e诱 博 览》
国
|・ …
F,eⅡ
、…
接在 QREG的 基极 ,三 极管的频 率特性需要选 择惊
人 高 的振 荡规格 。它也可 选 用 一 只 功率 MOsFET
开关管 ,要 增大箝位 二 极管数 值 ,来 补偿该三极 管
栅极到源极 的电压 降 。
接 al边
sJo砌 仞
原边有 4只 功率 MOsFET:MA~MD,它 们分别 由
原边控 制器各 自的四组 输 出脉冲驱 动 。变压器 T3
和 T4为 MA和 MC提 供升压 隔离的栅极驱动 。
全 桥变换器的每个完整 的I作 周期 ,包 括 四个
有区别 的不 同阶段 ,它 们 与推挽应 用 中发现 的I作
t,
原理有相 似之处 。 图
绕缌
15给 出了全 桥变换器 的开关
波形 图 。图中的阴影 区域对应于变换器的功率输 出
过程 。
在第 一个 区间 中 ,MB截 止 ,原 边 芯片输 出
E
脚为低 电压 (它 跟随 MA的 导通 ),因 此 LTC3901
迫使 ME截 止 。原边经 MOsFE△ MF、 T1和 Ll向
图
负载输送 功率 。
在第 二个 区 间中 ,MA维 持导通 ,MD则 截 止
14 Vcc和 PVcc供 电调 节 器 电路
供 电 Vcc是 经 一 只 100Ω 电阻从 PⅤ cc供 电脚得
到 的 。 该 电阻器 能减 弱 芯 片驱动 器 的开关馈 入 干
迫使
ME和 MF均 导通 。这是 续流阶段 ,因 T1的
副输 出短路 。
luF旁 路 电容器 。PVcc
供 电电流 是随 电源 电压 、驱动器 负载 、时钟频 率而
线性地变化 。在大 多数应用 场合 ,用 一 只 47uF旁
扰 。在 Vcc供 电端要接 一 只
鼯」F丁 ^△___f■ |~
-・
i:冂
…
-— —」口
路 电容器接在 PVcc供 电端 己足够大 。
另外 ,如 果 电压高于 45V芯 片 LTC∞o1就 可
能直 接 由挛 换器 副边输 出
Mc
V。 tT来 供 电。这就减 少
F
在 一 个典型 的推挽变换器 中 ,在 原边控制器 起
^ˉ ~~ˉ
动 工 作之前 ,副 边 电路是没有 功率 的 。因 为 LTC⒛ o1
Mε
T1来 驱动 的 ,在 初始阶
段 LTC” o1将 保持截止 状态 。在 Vcc<41V的 期间
的供 电是 由主功 率变压器
莒
留
雾I
MOsFET损 坏 ,应 在 电路上立 刻提供大于 41V的
Vcc电 压 。图 14给 出了 Vcc供 电电路 ,将 左边 控制
器最初 的几个开 关脉冲 时间里 ,为 LTC3901提 供 电
能 ,以 防止 MOsFET过 热
.
:
LTC3901可 用于全 桥变换器 开关 电源 的副边 同
步整流 控制驱动 电路 。前面 图 4给 出了 LTC在 全 桥
变换器 中简化 的应用 电路 图。该应 用 电路 的工 作原
理 与 图 1中 的推挽变换器 电路相 同 。但全桥 变换器
2004年 第 8期
MFˉ
~ˉ
`彐
ˉ
^冂
扪 ~们
~
ˉ
~~~ˉ
」
~~1□
Ⅱ 口 Ⅱ
图 15全 桥 变换 器的 开关 工作波 形
在第三 个 区 间中 ,MA截 止 ,F脚 变为低 电压
耱
(7)在 全桥 变换器 的应用
凵
■::l¨ ˉˉ~ˉ ¨~
,
而它 们 的体 二 极管将导通 。
粽
丨
…
渊
占
UVLo检 波器有 05v的 滞后量 ,以 防振动 。
ˉˉ-冂
|ol-
-¨
.
艮 ,飨
-F。
Eu
LTC3901具 有 一个欠压锁定 uVLo检 测器 ,当
Vcc小 于 41V时 可把驱动器 的输 出拉到低 电平
MF将 维持截止
「
M。
了所需 的外部元 件数 目。
里 ,同 步 的开关 管 MOsmTME和
,
并且 MC导 通 。原边控制器 E脚 变为高 电平 ,LTC
(总 第 45期 )《 中0e塬 博 t》
(它 跟 随 MB的 导通 ),则
LTC3901迫 使 MF截 止 。
此 时原边经 MOsFETME、 T1和 L2向 负载输送 能
量。
最后 一 个 区间是 续流过程 ,它 与第 二个 区间相
同 。MB维 持导通 ?MC则 截止 ,MD导 通 ,F脚 变
为高电平 ,LTC迫 使 ME和 MF导 通 。定时输 出和
电流传感器 的工作 与推挽变 换器 电路相 同 。
(8)功 率 开 关 管 的选 择 :昌 刂边 同 步 整 流 器
MOsmT选 用,功 耗计算原则与 LTC3900完 全相 同。
(9)PCB印 制板元器 件安排 布局原则 与核查
项 目:与
LΓ C39Clll完
全相 同 。◆
LTC3901
Secondary Side
Synchronous Driver for Push-Pull
and Full-Bridge Converters
U
FEATURES
DESCRIPTIO
■
The LTC®3901 is a secondary side synchronous rectifier
driver designed to be used in isolated push-pull and fullbridge converter power supplies. The chip drives two
external N-channel MOSFETs and accepts a transformergenerated bipolar input to maintain sychronization with
the primary side controller.
■
■
■
■
■
■
■
N-Channel Synchronous MOSFET Driver
Programmable Timeout
Reverse Inductor Current Sense
Gate Drive Transformer Synchronization
Sequence Monitor
Wide VCC Supply Range: 4.5V to 11V
15ns Rise/Fall Times at VCC = 5V, CL = 4700pF
Undervoltage Lockout
Small 16-Lead SSOP Package
The LTC3901 provides a full range of protection features
for the external MOSFETs. A programmable timeout function is included that disables both drivers when the synchronization signal is missing or incorrect. Additionally,
the chip senses the output inductor current through the
drain-source resistance of the two MOSFETs, turning off
the MOSFETs if the inductor current reverses. The LTC3901
also shuts off the drivers if the supply is low or if the
synchronization sequence is incorrect.
U
APPLICATIO S
■
■
■
■
48V Input Isolated DC/DC Converters
Isolated Telecom Power Supplies
Distributed Power Step-Down Converters
Industrial Control System Power Supplies
Automotive and Heavy Equipment
, LTC and LT are registered trademarks of Linear Technology Corporation.
All other trademarks are the property of their respective owners.
U
■
TYPICAL APPLICATIO
L1
ISOLATION
BARRIER
+
COUT
VOUT
12V
T1
VIN
36V TO 72V
CSE +
MA
MB
ME
VCC
ME
CSE –
GND
LTC3901
CSF +
PVCC
DRVA
DRVB
LTC3723
PUSH-PULL
CONTROLLER
COMP VFB SDRA SDRB
MF
MF
CSF –
PGND
SYNC
TIMER
T2
OUT
FB
LT4430 OR LT1431
OPTOCOUPLER
DRIVER
COMP
3901 F01
Figure 1. Simplified Isolated Push-Pull Converter
3901f
1
LTC3901
U
W W
W
ABSOLUTE
AXI U RATI GS
U
W
U
PACKAGE/ORDER I FOR ATIO
(Note 1)
ORDER PART
NUMBER
TOP VIEW
Supply Voltage
VCC, PVCC ............................................................................ 12V
Input Voltage
CSE–, CSF–, TIMER ................. –0.3V to (VCC + 0.3V)
SYNC ...................................................... –12V to 12V
Input Current
CSE+, CSF+ ..................................................................... 15mA
Operating Temperature Range (Note 2) ...–40°C to 85°C
Storage Temperature Range ..................–65°C to 150°C
Lead Temperature (Soldering, 10 sec).................. 300°C
PVCC 1
16 VCC
ME 2
15 MF
ME 3
14 MF
PGND 4
13 PGND
CSE – 5
12 CSF –
CSE+ 6
11 CSF +
TIMER 7
10 GND
GND 8
9
LTC3901EGN
GN PART
MARKING
SYNC
3901
GN PACKAGE
16-LEAD NARROW PLASTIC SSOP
TJMAX = 125°C, θJA = 130°C/W
Consult LTC Marketing for parts specified with wider operating temperature ranges.
ELECTRICAL CHARACTERISTICS
The ● denotes specifications which apply over the full operating
temperature range. VCC = 5V, TA = 25°C unless otherwise specified. (Note 3)
SYMBOL
PARAMETER
CONDITIONS
MIN
VCC
Supply Voltage Range
5
11
V
VUVLO
VCC Undervoltage Lockout Threshold
VCC Undervoltage Lockout Hysteresis
Rising Edge
Rising Edge to Falling Edge
●
4.1
0.5
4.5
V
V
IVCC
VCC Supply Current
VSYNC = 0V
fSYNC = 100kHz, CME = CMF = 4700pF (Note 4)
●
●
0.5
7
1
15
mA
mA
VCC/5
10%
V
–6
–10
µA
40
120
ns
●
4.5
TYP
MAX
UNITS
Timer
●
VTMR
Timer Threshold Voltage
ITMR
Timer Input Current
VTMR = 0V
●
tTMRDIS
Timer Discharge Time
CTMR = 1000pF, RTMR = 4.7k
●
VTMRMAX
Timer Pin Clamp Voltage
CTMR = 1000pF, RTMR = 4.7k
–10%
2.5
V
Current Sense (Note 5)
ICS+
CS+ Input Current
VCS+ = 0V
●
±1
µA
ICS–
CS– Input Current
VCS – = 0V
●
±1
µA
VCSMAX
CS+
IIN = 5mA, Driver Off
VCS
Current Sense Threshold Voltage
10.5
13.5
18
mV
mV
±1
±10
µA
Pin Clamp Voltage
11
VCS – = 0V
(Note 6)
●
●
7.5
3
V
SYNC Input
ISYNC
SYNC Input Current
VSYNC = ±10V
VSYNCP
SYNC Input Positive Threshold
SYNC Positive Input Hysteresis
(Note 7)
SYNC Input Negative Threshold
SYNC Negative Input Hysteresis
(Note 7)
RONH
Driver Pull-Up Resistance
IOUT = –100mA
RONL
Driver Pull-Down Resistance
IPK
Driver Peak Output Current
VSYNCN
●
1.0
1.4
0.2
1.8
V
V
●
–1.8
–1.4
0.2
–1.0
V
V
0.9
1.2
1.6
Ω
0.8
1.2
1.6
Ω
Driver Output
IOUT = 100mA
(Note 7)
●
●
2
A
3901f
2
LTC3901
ELECTRICAL CHARACTERISTICS
The ● denotes specifications which apply over the full operating
temperature range. VCC = 5V, TA = 25°C unless otherwise specified. (Note 3)
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNITS
60
120
ns
Switching Characteristics (Note 8)
td
SYNC Input to Driver Output Delay
CME = CMF = 4700pF, VSYNC = ±5V
t r, t f
Driver Rise/Fall Time
CME = CMF = 4700pF, VSYNC = ±5V
Note 1: Absolute Maximum Ratings are those values beyond which the life
of a device may be impaired.
Note 2: The LTC3901E is guaranteed to meet performance specifications
from 0°C to 70°C. Specifications over the –40°C to 85°C operating
temperature range are assured by design; characterization and correlation
with statistical process controls.
Note 3: All currents into device pins are positive; all currents out of device
pins are negative. All voltages are referenced to ground unless otherwise
specified.
Note 4: Supply current in normal operation is dominated by the current
needed to charge and discharge the external MOSFET gates. This current
●
15
ns
will vary with supply voltage, switching frequency and the external
MOSFETs used.
Note 5: Both CSE+, CSE– and CSF+, CSF– current sense comparators have
the same performance specifications.
Note 6: The current sense comparator threshold has a 0.33%/°C
temperature coefficient (TC) to match the TC of the external MOSFET
RDSON.
Note 7: Guaranteed by design, not subject to test.
Note 8: Rise and fall times are measured using 10% and 90% levels. Delay
times are measured from ±1.4V at SYNC input to 20%/80% levels at the
driver output.
U W
TYPICAL PERFOR A CE CHARACTERISTICS
Timeout vs VCC
5.25
TA = 25°C
RTMR = 51k
CTMR = 470pF
5.20
5.15
10
VCC = 5V
RTMR = 51k
CTMR = 470pF
5.20
5.15
TA = 25°C
9 VCC = 5V
= 470pF
C
8 TMR
5.10
5.05
5.00
4.95
7
TIMEOUT (µs)
TIMEOUT (µs)
5.10
TIMEOUT (µs)
Timeout vs RTMR
Timeout vs Temperature
5.25
5.05
5.00
4.95
5
4
4.90
4.90
3
4.85
4.85
2
4.80
4.80
1
4.75
4.75
–50 –25
4
5
6
8
7
VCC (V)
9
10
11
50
25
0
75
TEMPERATURE (°C)
100
3901 G01
0
SYNC Positive Threshold vs
Temperature
VCS(MAX)
Input Current
18
1.8
TA = 25°C
SYNC POSITIVE THRESHOLD (V)
17
16
15
14
13
12
11
100
125
3901 G04
10 20 30 40 50 60 70 80 90 100
RTMR (kΩ)
3901 G03
Clamp Voltage vs CS+
VCS(MAX) CLAMP VOLTAGE (V)
18
17 VCC = 5V, 11V
16
15
14
13
12
11
10
9
8
7
6
5
4
3
0
25
50
75
–50 –25
TEMPERATURE (°C)
0
125
3901 G02
Current Sense Threshold vs
Temperature
CURRENT SENSE THRESHOLD (mV)
6
10
1.7
1.6
1.5
VCC = 11V
1.4
VCC = 5V
1.3
1.2
1.1
0
5
25
10
15
20
CS+ INPUT CURRENT (mA)
30
1.0
–50 –25
0
25
50
75
100
125
TEMPERATURE (°C)
3901 G05
3901 G06
3901f
3
LTC3901
U W
TYPICAL PERFOR A CE CHARACTERISTICS
SYNC Negative Threshold vs
Temperature
120
120
TA = 25°C
CLOAD = 4.7nF
–1.1
110
PROPAGATION DELAY (µs)
–1.2
–1.3
–1.4
–1.5
–1.6
100
90
80
70
60
SYNC TO ME
50
–1.7
110
40
–1.8
–50 –25
0
50
25
75
125
100
5
4
6
TEMPERATURE (°C)
7
8
9
Propagation Delay vs CLOAD
10
RISE/FALL TIME (ns)
90
80
70
SYNC TO ME
45
25
20
15
5
0
9
RISE TIME
5
4
10
6
7
8
9
UNDERVOLTAGE LOCKOUT THRESHOLD
VOLTAGE (V)
TA = 25°C
VCC = 5V
RISE/FALL TIME (ns)
40
35
30
25
20
RISE TIME
FALL TIME
5
0
1
2
3
4
5 6
CLOAD (nF)
125
35
30
25
20
15
RISE TIME
FALL TIME
10
11
0
–50 –25
0
25
50
75
TEMPERATURE (°C)
100
125
3901 G12
Undervoltage Lockout Threshold
Voltage vs Temperature
50
0
100
VCC = 5V
CLOAD = 4.7nF
3901 G11
Rise/Fall Time vs Load
Capacitance
10
75
5
VCC (V)
15
50
10
FALL TIME
3901 G10
45
25
40
30
40
8
0
Rise/Fall Time vs Temperature
35
50
6
7
CLOAD (nF)
SYNC TO MF
3901 G09
TA = 25°C
CLOAD = 4.7nF
10
SYNC TO MF
5
SYNC TO ME
TEMPERATURE (°C)
40
4
60
50
45
100
3
70
Rise/Fall Time vs VCC
TA = 25°C
VCC = 5V
2
80
40
–50 –25
11
50
1
90
3901 G08
120
60
100
VCC (V)
3901 G07
110
VCC = 5V
CLOAD = 4.7nF
50
SYNC TO MF
RISE/FALL TIME (ns)
SYNC NEGATIVE THRESHOLD (V)
VCC = 5V, 11V
PROPAGATION DELAY (µs)
–1.0
PROPAGATION DELAY (µs)
Propagation Delay vs
Temperature
Propagation Delay vs VCC
7
8
9
10
3901 G13
4.5
4.4
4.3
4.2
RISING EDGE
4.1
4.0
3.9
3.8
3.7
3.6
3.5
FALLING EDGE
3.4
3.3
3.2
3.1
3.0
0
25
50
75
–50 –25
TEMPERATURE (°C)
100
125
3901 G14
3901f
4
LTC3901
U W
TYPICAL PERFOR A CE CHARACTERISTICS
VCC Supply Current
vs Load Capacitance
VCC Supply Current vs
Temperature
20
30
CLOAD = 4.7nF
TA = 25°C
25
16
VCC = 11V
SUPPLY CURRENT (mA)
VCC SUPPLY CURRENT (mA)
18
14
12
10
8
VCC = 5V
VCC = 11V
20
15
10
VCC = 5V
5
6
4
–50 –25
0
25
50
75
100
125
TEMPERATURE (°C)
3901 G15
0
0
1
2
3
4
5 6
CLOAD (nF)
7
8
9
10
3901 G16
U
U
U
PI FU CTIO S
PVCC (Pin 1): Driver Supply Input. This pin powers the
ME and MF drivers. Bypass this pin to PGND using a 4.7µF
low ESR capacitor in close proximity to the LTC3901. This
pin should be connected to the same supply voltage as the
VCC pin.
GND (Pin 8,10): Signal Ground. All internal low power
circuitry returns to this pin. To minimize differential ground
currents, connect GND to PGND right at the LTC3901.
PGND (Pin 4,13): Power Ground. Both drivers return to
this pin. Connect PGND to a high current ground node in
close proximity to the sources of ME and MF.
SYNC (Pin 9): Driver Synchronization Input. 0V at this pin
forces both ME and MF high after an initial negative pulse.
A subsequent positive pulse at SYNC input forces ME to
pull low, whereas a negative pulse forces MF to pull low.
The SYNC signal should alternate between positive and
negative pulses. If the SYNC signal is incorrect, the LTC3901
pulls both MF and ME low.
CSE+, CSE– (Pin 6, 5): ME Current Sense Differential
Input. Connect CSE+ through a series resistor to the drain
of ME and CSE– through a series resistor to the source of
ME. The LTC3901 monitors the CSE inputs 250ns after ME
goes high. If the inductor current reverses and flows into
ME causing CSE+ to rise above CSE– by more than 10.5mV,
the LTC3901 pulls ME low. See the Current Sense section
for more details on choosing the resistance values for
RCSE1 to RCSE3.
CSF+, CSF – (Pin 11, 12): MF Current Sense Differential
Input. Connect CSF+ through a series resistor to the drain
of MF and CSF– through a series resistor to the source of
MF. The LTC3901 monitors the CSF inputs 250ns after MF
goes high. If the inductor current reverses and flows into
MF causing CSF+ to rise above CSF– by more than 10.5mV,
the LTC3901 pulls MF low. See the Current Sense section
for more details on choosing the resistance values for
RCSF1 to RCSF3.
TIMER (Pin 7): Timer Input. Connect this pin to an external
R-C network to program the timeout period. The LTC3901
resets the timer at every positive and negative transition of
the SYNC input. If the SYNC signal is missing or incorrect,
the LTC3901 pulls both ME and MF low once the TIMER
pin goes above the timeout threshold. See the Timer section for more details on programming the timeout period.
MF (Pin 14, 15): Driver Output for MF. This pin drives the
gate of the external N-channel MOSFET, MF.
ME (Pin 2, 3): Driver Output for ME. This pin drives the
gate of the external N-channel MOSFET, ME.
VCC (Pin 16): Power Supply Input. All internal circuits
except the drivers are powered from this pin. Bypass this
pin to GND using a 1µF capacitor in close proximity to the
LTC3901.
3901f
5
LTC3901
W
BLOCK DIAGRA
SYNC 9
SYNC+
S+
16 VCC
+1.4V
–1.4V
CSE+ 6
–+
5
SYNC
AND
DRIVER
LOGIC
ISE
10.5mV
CSE–
SYNC –
S–
DISABLE
DRIVER
ZCSE
11V
CSF+ 11
10.5mV
CSF– 12
PVCC
3
ME
4
PGND
14 MF
13 PGND
UVLO
ISF
–+
TIMER
RESET
1
ZCSF
11V
TMR
TIMER 7
R1
180k
ZTMR
0.5 • VCC
R2
45k
MTMR
8 10 3901 BD
GND GND
U
W
U
U
APPLICATIO S I FOR ATIO
Overview
Push-pull and full bridge converters use power transformers to provide input-to-output isolation and voltage stepup/down. Diodes are used as a simple solution for secondary side rectification. Unfortunately, as output currents
increase, the loss associated with diode forward voltage
drop results in low overall efficiency. The LTC3901 overcomes this problem by providing control and drive for two
external N-channel synchronous MOSFETs. Synchronization to the primary side controller is maintained through a
small signal transformer.
Figure 1 shows a simplified push-pull converter application. T1 is the power transformer; MA and MB are the
primary side power transistors driven by the LTC3723
controller’s DRVA and DRVB outputs. The gate drive
transformer T2 is driven by the LTC3723’s SDRA and
SDRB outputs and provides the synchronization signal to
the LTC3901 on the secondary side. When both SDRA and
SDRB are high, there is no voltage across the transformer’s
primary and the LTC3901 SYNC input is approximately 0V.
According to the polarity of the transformer: if SDRA goes
low while SDRB is high, SYNC is positive; if SDRB goes
low while SDRA is high, SYNC is negative. ME and MF are
the secondary side synchronous switches driven by the
LTC3901’s ME and MF output. Inductor L1 and capacitor
COUT form the output filter, providing DC output voltage to
the load. The feedback path from VOUT through the optocoupler driver and optocoupler back to the primary side
controller is also shown in Figure 1.
Each full cycle of the push-pull converter consists of four
distinct periods. Figure 2 shows the push-pull converter
waveforms.
DRVA
DRVB
SDRA
SDRB
SYNC
0V
ME
MF
3901 F02
Figure 2. Push-Pull Converter Switching Waveforms
3901f
6
LTC3901
U
W
U U
APPLICATIO S I FOR ATIO
In the first period, SDRA goes low (followed by DRVA
going high) and T2 generates a positive voltage at the
LTC3901’s SYNC input. The LTC3901’s ME output then
pulls low. Current flows to the load through MOSFET MF,
T1’s secondary and L1.
In the second period, SDRA goes high and T2 provides
approximately 0V at the LTC3901 SYNC input. This causes
the LTC3901’s ME output to go high and both MOSFET ME
and MF to conduct. This is the free-wheeling period with
T1 secondary winding shorted.
In the third period, SDRB goes low (followed by DRVB
going high) and T2 generates a negative voltage at the
LTC3901’s SYNC input. The LTC3901’s MF output then
pulls low. Current flows to the load through MOSFET ME,
T1’s secondary and L1.
The last period is also a free-wheeling period like the
second period. Both SDRA and SDRB are high and the
LTC3901 forces both MOSFETs ME and MF to conduct.
External MOSFET Protection
MOSFETs are also kept on for long periods when the
primary controller enters Burst Mode operation. Both ME
and MF stop switching until the primary controller exits
Burst Mode operation. This would also cause the inductor
current to reverse and the drains to fly high.
In both of these situations, the timer and/or current sense
comparator shuts off the drivers before or immediately
after the inductor current reverses direction. This prevents
the buildup of inductor energy.
Timer
The timer circuit (Figure 3) operates by using an external
R-C charging network to program the timeout period. On
every transition at the SYNC input, the chip generates a
200ns pulse to reset the timer capacitor. If the SYNC signal
is missing or incorrect (allowing the timer capacitor voltage to go high) it shuts off both drivers once the voltage
reaches the timeout threshold. Figure 4 shows the timer
waveforms.
VCC
A programmable timer and two differential input current
sense comparators are included in the LTC3901 for protection of the external MOSFETs during power down and
Burst Mode® operation. The chip also shuts off the
MOSFETs if VCC < 4.1V or if the synchronization sequence
is incorrect.
When the primary controller is powering down, the
LTC3901 continues to operate by drawing power from the
VCC bypass cap, CVCC. The primary controller synchronous output stops switching and the LTC3901 SYNC input
goes to 0V. Both ME and MF remain on and the decreasing
inductor current continues to flow into the load. Once the
inductor current decreases to zero, it reverses direction,
discharging the output capacitor COUT to GND through
both MOSFETs. At the same time, the CVCC voltage continues to drop. When the voltage drops below 4.1V, the
LTC3901 shuts down and pulls both ME and MF low. This
causes the inductor current to stop suddenly and the drain
voltage of both MOSFETs to fly high, due to the buildup of
inductor energy. In the absence of a protection timer, if the
inductor energy is high due to a long period of current
reversal, the drain voltage can go above the MOSFET’s
voltage rating and cause damage to the MOSFET.
Burst Mode is a registered trademark of Linear Technology Corporation.
16
LTC3901
VCC
TIMER
TMR
TIMEOUT
RTMR
32k
7
CTMR
470pF
ZTMR
0.5 • VCC
R1
180k
R2
45k
TIMER
RESET
MTMR
3901 F03
Figure 3. Timer Circuit
0V
SYNC
ME
MF
TIMER RESET
(INTERNAL)
TIMEOUT
THRESHOLD
TIMER
3901 F02
Figure 4. Timer Waveforms
3901f
7
LTC3901
U
W
U
U
APPLICATIO S I FOR ATIO
The timeout period is determined predominantly by the
external RTMR and CTMR values and is independent of the
VCC voltage. This independence is achieved by making the
timeout threshold a ratio of VCC. The ratio is 0.2x, set
internally by R1 and R2 (see Figure 3). The Timeout period
should be programmed to around 1 period of the primary
switching frequency using the following formula:
TIMEOUT = 0.2 • RTMR • CTMR + 0.27E-06
To reduce error in the timeout setting due to the discharge
time, select CTMR between 100pF and 1000pF. Start with
a CTMR around 470pF and then calculate the required
RTMR. CTMR should be placed as close as possible to the
LTC3901 with minimum PCB trace between CTMR, the
TIMER pin and GND. This is to reduce any ringing caused
by the PCB trace inductance when CTMR discharges. This
ringing may introduce error to the timeout setting.
The timer input also includes a current sinking clamp
circuit (ZTMR in Figure 3) that clamps this pin to about
0.5 • VCC if there is missing SYNC/timer reset pulse. This
clamp circuit prevents the timer capacitor from getting
fully charged up to the rail, which would result in a longer
discharge time. The current sinking capability of the circuit
is around 1mA.
The timeout function can be disabled by connecting the
timer pin to GND.
Synchronization Sequence
A typical push-pull converter cycle always turns off ME
and MF alternately. The SYNC input should alternate
between a positive and negative pulse. The LTC3901
includes a sequential logic to monitor the SYNC input
pulses. If after one positive pulse the SYNC comparator
receives another positive pulse, the LTC3901 sequential
logic shuts off both drivers until a negative pulse appears.
The same applies to double negative pulses; the driver will
turn on only after receiving a positive pulse. This is to
protect the external components in situations where only
one polarity of the SYNC pulse is present and the corresponding driver remains on. Figure 5 shows the SYNC
double pulse operation.
The LTC3901 has two separate SYNC comparators (S+ and
S– in the Block Diagram) to detect the positive and negative pulses. The threshold voltages of both comparators
are designed to be of the same magnitude but opposite in
polarity. In some situations, for example during power-up
or power-down, the SYNC pulse magnitude may be low
(slightly higher or lower than the threshold of the comparators). This can cause only one of the SYNC comparators to
trip. This also appears as a double pulse to the sequential
logic and both drivers will be shut off.
Current Sense
The differential input current sense comparators, ISE and
ISF (Figure 6), are used for sensing the voltage across the
drain-to-source terminal of the MOSFET through the CSX+
and CSX– pins. There are two sets of comparator inputs,
one for each MOSFET (ME and MF). If the inductor current
reverses into the MOSFET causing CSX+ to rise above
CSX– by more than 10.5mV, the LTC3901 turns off the
respective MOSFET. This comparator is used to prevent
inductor reverse current buildup during power-down or
Burst Mode operation, which may cause damage to the
MOSFETs. The 10.5mV input threshold has a positive
temperature coefficient, which closely matches the TC of
the external MOSFET RDS(ON). The current sense comparator is only active 250ns after the respective driver
SECOND NEGATIVE SYNC PULSE,
BOTH ME AND MF PULL LOW
0V
SYNC
ME
MF
3901 F05
EXPECTED POSITIVE SYNC PULSE,
MF PULLS HIGH
Figure 5. SYNC Double Pulse Operation
T1
RCSE1
RCSE2
6
CSE+
ME
5
CSE–
RCSE3
ISE
10.5mV
–+
ZCSE
11V
LTC3901
RCSF1
11
CSF+
MF
12
RCSF3
CSF–
ISF
10.5mV
–+
ZCSF
11V
RCSF2
3901 F06
Figure 6. Current Sense Circuit
3901f
8
LTC3901
U
W
U
U
APPLICATIO S I FOR ATIO
output goes high; this is to avoid any ringing immediately
after the MOSFETs are switched on.
Under no/light load conditions, if the inductor average
current is less than half of its peak-to-peak ripple current,
the inductor current will reverse into MOSFETs during a
portion of the free-wheeling period, forcing CSX+ to rise
above CSX–. The current sense comparator input threshold is set at 10.5mV to prevent tripping under this normal
no load condition. If at no load, the product of the inductor
negative peak current and MOSFET RDS(ON) is higher than
10.5mV; this may trip the comparator and force the
LTC3901 to operate in discontinuous mode. Figure 7
shows the LTC3901 operating in discontinuous mode; the
driver’s output goes low before the next SYNC transition
edge when the inductor current goes negative. In pushpull topology, both MOSFETs conduct the same amount of
current during the free-wheeling period; this will trip both
comparators at the same time. Discontinuous mode is
sometimes undesirable because if the load current sudSDRA
SDRB
0V
SYNC
ME
MF
denly increases when the MOSFETs are off, it creates a
large output voltage drop. To overcome this, add a resistor
divider, RCSX1 and RCSX2 at the CSX+ pin to increase the
10.5mV threshold so that the LTC3901 operates in continuous mode at no load.
The LTC3901 CSX+ pin has an internal current sinking
clamp circuit (ZCSX) that clamps the pin to around 11V.
The clamp circuit, together with the external series resistor RCSX1, protects the CSX+ pins from the high MOSFET
drain voltage in the power delivery cycle. During the power
delivery cycle, one of the MOSFETs (ME or MF) is off. The
drain voltage of the MOSFET that is off is determined by the
primary input voltage and the transformer turn ratio. This
voltage can be high and may damage the internal circuit if
CSX+ is connected directly to the drain of its MOSFET. The
current sinking capability of the clamp circuit is 5mA
minimum.
The value of the resistorsRCSX1, RCSX2 and RCSX3 should
be calculated using the following formulas to meet both
the clamp and threshold voltage requirements:
k = {48 • IRIPPLE • RDS(ON)} –1
RCSX2 = {200 • VIN(MAX) • NS/NP –2200 • (1 + k)} /k
RCSX1 = k • RCSX2
RCSX3 = {RCSX1 • RCSX2} / {RCSX1 + RCSX2}
If k = 0 or less than zero, RCSX2 is not needed and RCSX1
= RCSX3 = {VIN(MAX) • (NS/NP) – 11V} / 5mA
where:
L1
CURRENT
0V
CURRENT SENSE
COMPARATOR TRIP
Figure 7a. Discontinuous Mode Operation at No Load
0V
SYNC
ME
MF
L1
CURRENT
0V
ADJUSTED CURRENT SENSE THRESHOLD
Figure 7b. Continuous Mode Operation
with Adjusted Current Sense Threshold
3901 F06
IRIPPLE = Inductor peak-to-peak ripple current
RDS(ON) = On-resistance of MOSFET at IRIPPLE/2
VIN(MAX) = Primary side main supply maximum input
voltage
NS/NP = Power transformer T1, turn ratio
If the LTC3901 still operates in discontinuous mode with
the calculated resistance value, increase the value of
RCSX1 to raise the threshold. The resistors RCSX1 and
RCSX2 and the CSX+ pins input capacitance plus the PCB
trace capacitance forms an R-C delay; this slows down the
response time of the comparators. The resistors and CSX+
input leakage currents also create an input offset error.
To minimize this delay and error, do not use resistance
value higher than required and make the PCB trace from
3901f
9
LTC3901
U
U
W
U
APPLICATIO S I FOR ATIO
the resistors to the LTC3901 CSX+/CSX– pins as short as
possible . Add a series resistor, RCSX3, with value equal to
parallel sum of RCSX1 and RCSX2 to the CSX– pin and
connect the other end of RCSX3 directly to the source of the
MOSFET.
SYNC Input
Figure 8 shows the external circuit for the LTC3901 SYNC
input. The gate drive transformer (T2) should be selected
based on the primary switching frequency and SDRA/
SDRB output voltage.
The values of the CSG and RSYNC should then be adjusted
to obtain a optimum SYNC pulse shape and amplitude. The
amplitude of the SYNC pulse should be much higher than
the LTC3901 SYNC threshold of ±1.4V. Amplitudes greater
than ±5V will help to speed up the SYNC comparator and
reduce the propagation delay from SYNC to the drivers.
When SDRA and SDRB lines go low, the resulting undershoot or overshoot must not exceed the minimum SYNC
threshold of ±1V.
CSG
0.1µF
SDRB
PRIMARY
CONTROLLER
SDRA
T2
LTC3901
SYNC
RSYNC
4.7k
RSG
220Ω
3901 F08
Figure 8. SYNC Input Circuit
VCC/PVCC Regulator
The VCC/PVCC supply for the LTC3901 can be generated by
peak rectifying the transformer secondary winding as
shown in Figure 9. The Zener diode DZ sets the output
voltage (VZ – 0.7V). Resistor RB (on the order of a few
hundred ohms), in series with the base of QREG, may be
required to surpress high frequency oscillations depending on QREG’s selection. A power MOSFET can also be used
by increasing the zener diode value to offset the drop of the
gate-to-source voltage. The VCC input is separated from
the PVCC input through a 100Ω resistor. This lowers the
driver switching feedthrough. Connect a 1µF bypass capacitor for the VCC supply. PVCC supply current varies
linearly with the supply voltage, driver load and clock
frequency. A 4.7µF bypass capacitor for the PVCC supply
is sufficient for most applications. Alternatively, the
LTC3901 can be powered directly by VOUT if the voltage is
T1
SECONDARY
WINDING
D3
MBR0540
0.1µF
RZ
2k
RB
OPTIONAL
QREG
FZT690B
6V
DZ
CPVCC
4.7µF
RVCC
100Ω
PVCC
VCC
CVCC
1µF
3901 F09
Figure 9. VCC/PVCC Regulator
higher than 4.5V. This reduces the number of external
components needed.
The LTC3901 has an UVLO detector that pulls the drivers’
output low if VCC < 4.1V. The output remains off from
VCC = 1V to 4.1V. The UVLO detector has 0.5V of hysteresis to prevent chattering.
In a typical push-pull converter, the secondary side circuits have no power until the primary side controller starts
operating. Since power for the LTC3901 is derived from
the power transformer T1, the LTC3901 will initially remain off. During this period (VCC < 4.1V), the synchronous
MOSFETs ME and MF will remain off and the MOSFETs’
body diodes will conduct. The MOSFETs may experience
very high power dissipation due to a high voltage drop in
the body diodes. To prevent MOSFET damage, a VCC
voltage greater than 4.1V should be provided quickly. The
VCC supply circuit in Figure 9 will provide power for the
LTC3901 within the first few switching pulses of the
primary controller, preventing overheating of the MOSFETs.
Full-Bridge Converter Application
The LTC3901 can be used in full-bridge converter applications. Figure 10 shows a simplified full-bridge converter
circuit. The LTC3901 circuit and operation is the same as
in the push-pull application (refer to Figure 1). On the primary side there are four power MOSFETs, MA to MD, driven
by the respective outputs of the primary controller. Transformer T3 and T4 step up the gate drives for MA and MC.
Each full cycle of the full-bridge converter includes four
distinct periods which are similar to those found in the
push-pull application. Figure 11 shows the full-bridge
converter switching waveforms. The shaded areas correspond to power delivery periods.
3901f
10
LTC3901
U
W
U U
APPLICATIO S I FOR ATIO
VIN
ISOLATION
BARRIER
MC
MA
T3
L1
T4
VOUT
+
T1
L2
COUT
MB
MD
6
3
ME
CSE +
B
C
D
LTC3722-1
FULL-BRIDGE CONTROLLER
COMP
VFB
E
MF
16
ME
5
CSE –
11
CSF +
GND
8,10
LTC3901
the
A
VCC
14
12
F
9
PVCC
1
MF
CSF –
PGND
SYNC
TIMER
4,13
7
T2
OUT
FB
OPTOCOUPLER
DRIVER
COMP
3901 F10
Figure 10. Simplified Isolated Full-Bridge Converter
In the first period, MB turns off, E goes low (followed by
MA turning on), and the LTC3901 forces ME to turn off.
The primary side delivers power to the load through
MOSFET MF, T1 and L1.
MA
MB
MC
In the second period, MA remains on, MD turns off, and
MC turns on. E goes high and the LTC3901 forces both ME
and MF to conduct. This is the free-wheeling period with
the T1 secondary output shorted.
MD
E
F
0V
SYNC
ME
MF
3901 F11
Figure 11. Full-Bridge Converter Switching Waveforms
In the third period, MA turns off, F goes low (followed by
MB turning on), and the LTC3901 forces MF to turn off.
The primary side delivers power to the load through
MOSFET ME, T1 and L2.
Like the second period, the last period is a free-wheeling
period. MB remains on, MC turns off, MD turns on, F goes
high, and the LTC3901 forces both ME and MF to conduct.
The timeout and current sense operations are the same as
in the push-pull application.
3901f
11
LTC3901
U
W
U
U
APPLICATIO S I FOR ATIO
MOSFET Selection
PC Board Layout Checklist
The required MOSFET RDS(ON) should be determined
based on allowable power dissipation and maximum required output current.
When laying out the printed circuit board, the following
checklist should be used to ensure proper operation of the
LTC3901:
The MOSFETs body diodes conduct during the power-up
phase, when the LTC3901 VCC supply is ramping up. The
ME and MF signals stay low and the inductor current flows
through the body diodes. The body diodes must be able to
handle the load current during start-up until VCC reaches
4.1V.
1. Connect the 1µF CVCC bypass capacitor as close as
possible to the VCC and GND pins. Connect the 4.7µF
CPVCC bypass capacitor as close as possible to the PVCC
and PGND pins.
The LTC3901 drivers dissipate power while the MOSFETs
are switching. The power dissipation increases with switching frequency, PVCC, and size of the MOSFETs. To calculate the driver dissipation, the total gate charge QG is used.
This parameter is found on the MOSFET manufacturers’
data sheets.
The power dissipated in each LTC3901 MOSFET driver is:
PDRIVER = QG • PVCC • fSW
where fSW is the switching frequency of the converter.
2. Connect the two MOSFET drain terminals directly to the
transformer. The two MOSFET sources should be as close
together as possible.
3. Keep the timer, SYNC and VCC regulator circuit away
from the high current path of ME, MF and T1.
4. Place the timer capacitor, CTMR as close as possible to
the LTC3901.
5. Keep the PCB trace from the resistors RCSX1, RCSX2 and
RCSX3 to the LTC3901 CSX+/CSX– pins as short as possible. Connect the other ends of the resistors directly to the
drain and source of the MOSFET.
6. Make the connection between GND and PGND right at
the LTC3901 pins.
3901f
12
1µF
220pF
66.5k
15
5
100pF
383k
30k
8
10k
16
33k
12
7
13
4
DRVB
14
2
11
0.47µF
5V
1
820Ω
COMP
VREF
SDRB
3
SDRA
150k
68nF
9
SS DPRG
LTC3723EGN-1
CS
10
470Ω
UVLO
CT SPRG RLEB GND FB
VCC
6
DRVA
330pF
75k
6
5
C7
2.2nF
250V
8
D5
D4
6
5
8
•
5
0.1µF
47nF
•
T2
1(1.5mH):0.5
1
4
100k
2
1
1k
0.1µF
C5
68µF
20V
L4
1mH
MOC207
22Ω
+
10V
4
1
9
10
7
8
11
12
V+
3
8.5V
SYNC
360Ω
6
5
GND-F GND-S
8
12
14
MF
15
LTC3901EGN
MF CSE+
4.99k
1/4W
6
VE
Si7892DP
×3
VE
CSE–
5
4.99k
4
–VOUT
2.49k
787Ω
VOUT
8
13
Q2
0.022µF
270Ω
10
GND PGND GND PGND
4.99k
CSF –
LT1431CS8
COLL
REF
220pF
9
CSF+
VF
L6 0.65µH
4.99k
1/4W
11
VF
Si7892DP
×3
100Ω
T1
9:9:7:1:1
•
100Ω
1/4W
5V
R2
0.06Ω
1.5W
Si7450DP
80Ω
1W
•
R1
0.06Ω
1.5W
Si7450DP
80Ω
1W
100pF
200V
•
VIN
10V
1µF
100V
×3
100pF
200V
3
2
•
–VIN
1µF
100V
VIN
•
VIN
L5
1µH
1
T1
9T(150µH):9T:7T:1T:1T
165W 36V-72V Input to 3.3V at 50A Isolated Push-Pull Converter
47Ω
ME
2
+
D2
16
D7
0.68µF
390pF
PVCC
VCC
1
D1
–VOUT
3901 TA01
330Ω
VOUT
7
TIMER
ME
3
C1, C2, C3
470µF
6.3V
×3
VF
1µF
Q1
8.5V
–VOUT
VOUT
–VOUT
D6
9.1V
100Ω
2k
1/4W
–VOUT
1µF
VOUT
1µF, 100V TDK C3225X7R2A105M
C1-C3: SANYO 6TPB470M
C4: TDK C3225X7R1H335M
C5: AVX TPSE686M020R0150
C6: TAIYO YUDEN TMK432BJ106KM
C7: MURATA DE2E3KH222MB3B
D1, D2: DIODES INC. ES1A
D4, D5: BAS21
D6: MMBD5239B
D7: BAT54
L4: COILCRAFT DO1608C-105
L5: VISHAY IHLP-2525CZ-01
L6: PULSE PA1294.650
Q1: FZT690B
Q2: FMMT3904
R1, R2: IRC LRC-LR2512-01-R060-G
T1: EFD25 TRANSPOWER TTI8696
T2: PULSE PA0785
1µF
40.2k 100Ω
C4
3.3µF
50V
470Ω
1W
LTC3901
TYPICAL APPLICATIO S
3901f
13
U
30.1k
12V
MMBZ5242B
1µF
1
11V
6
DRVA
A
4
LTC3723EGN-2
Si7852DP
×2
Si7852DP
×2
1
0.47µF
150pF
9
8
10k
16
7
SDRA
COMP
470pF
1k
10 14 13
FB
68µF
3
6
1
5
3
4
2
2N7002
4.7k
8
CS
7.5Ω
D4
+
5
L2 0.22µH
7.5Ω
D5
220pF
100Ω
9
12
14 15
6
CSE+
5
3k
4
10
13
GND PGND GND PGND
8
2
+
3
–VOUT
16
C2
180µF
16V
VOUT
330pF
7
TIMER
PVCC
CSE– ME ME VCC
10k
4.7k
1/4W
LTC3901EGN
CSF – MF MF
VE
Si7370DP
×2
20Ω 1W
1µF, 100V TDK C4532X7R2A105M
C1: MURATA DE2E3KH222MB3B
C2: SANYO 16SP180M
C3: AVX TPSE686M020R0150
D1-D3: BAS21
D4, D5: MMBD914
L1: COILCRAFT DO1813P-561HC
L2: SUMIDA CDEP105-0R2NC-50
L3: COILCRAFT DO1608C-105
T1: PULSE PA0801.005
T2: PULSE P8207
T3: PULSE PA0785
SYNC
CSF+
11
10k
3k
1500pF
100V
C1
VF
2.2nF
250V
4.7k
1/4W
Si7370DP
×2
VF
VE
T1
5:4:4:2:2
11
7
9
T3
1(1.5mH):0.5
1
4
0.1µF
D3
D2
7
0.22µF B
22Ω
0.47µF
11
3
2
L3
1mH
8
T2
70(980µH):1
CS+
1
1µF
100V
1µF
100V
SDRB
12V
+
C3
1µF
100V
1µF
100V
VREF RAMP CT SPRG GND CS SS
62k
12
DPRG
UVLO
B
DRVB
D1
4 0.22µF
VCC
330pF
1µF
15
5
2
VCC
6
IN+ BOOST
LTC4440ES6
5
TG
GND TS
11V
120Ω
A
3
1µF
100V
•
100pF
15k
1/4W
12V
MMBT3904
1µF
100V
•
215k
VIN
–VIN
48VIN
VIN
•
•
VIN
•
L1
0.56µH
•
•
14
•
•
240W 42V-56V Input to Unregulated 12V Half-Bridge Converter
1
–VOUT
1µF
33.2k
–VOUT
1µF
VOUT
3901 TA02
VOUT
10V
MMBZ5240B
1k
MMBT3904
1µF
100Ω
LTC3901
TYPICAL APPLICATIO S
3901f
U
VIN
93
6
8
3
Information furnished by Linear Technology Corporation is believed to be accurate and reliable.
However, no responsibility is assumed for its use. Linear Technology Corporation makes no representation that the interconnection of its circuits as described herein will not infringe on existing patent rights.
66.5k
1.5nF
4
1µF
15
5
13 7
8
FB GND CT
UVLO
10k
270pF 33k
16
12 14
68nF
0.47µF
1
VREF
9
150k
SPRG RLEB SS DPRG
SDRB
VCC
DRVB
ISNS
DRVA
LTC3723EGN-1
R2
0.03Ω
1.5W
1.5k
4
2
B
R1
0.03Ω
1.5W
Si7852DP
2
4
A
D3
B
243k
330pF
11
22nF
6
6
1
T2
1(1.5mH):0.5
1
4
D6
D5
Si7852DP
5
3
4
2
8
5
C4
2.2nF
250V
8
MOC207
665Ω
5
9
CSF+
22nF
D8
10V
11
1k
6.19k
1/4W
SYNC
220pF
100Ω
100k
2
1
866Ω
1k
1/4W
12
1
0.1µF
14 15
6
CSE+
8
3
4
1k
5
6
5
GND-F GND-S
8
VOUT
–VOUT
2.49k
9.53k
13
2
+
3
16
C1, C2
47µF
16V
×2
10Ω
1W
22nF
10k
470pF
7
TIMER
PVCC
–VOUT
1µF
42.2k
–VOUT
1µF
VOUT
VOUT
4.7µF
MMBT3904
100Ω
–VOUT
12V/20A
VOUT
D7
10V
1k
U
1µF, 100V TDK C3225X7R2A105M
C1, C2: SANYO 16TQC47M
C3: AVX TPSE686M020R0150
C4: MURATA GHM3045X7R222K-GC
D2: DIODES INC. ES1B
D3-D6: BAS21
D7, D8: MMBZ5240B
L4: COILCRAFT DO1608C-105
L5: COILCRAFT DO1813P-561HC
L6: PULSE PA1294.132 OR
PANASONIC ETQP1H1R0BFA
R1, R2: IRC LRC2512-R03G
T1: PULSE PA0805.004
T2: PULSE PA0785
1
470pF
100V
ME ME VCC
866Ω
CSE–
3901 TA03
100Ω
1/4W
10
VF
L6
1.25µH
GND PGND GND PGND
LTC3901EGN
MF MF
V+
LT1431CS8
COLL
REF
CSF –
1k
6.19k
1/4W
VE
1µF
100V
D2
VF
VF
Si7370DP
×2
7
VE
Si7370DP
×2
11
9
T1
4T:6T(65µHMIN):6T:2T:2T
Si7852DP
0.1µF
L4
1mH
ISNS
22Ω
10
+
12V
750Ω
COMP
CS
SDRA
3
C3
68µF
20V
0.1µF
VCC
6
IN+ BOOST
LTC4440ES6
5 4.7Ω
TG
GND TS
6
A
0.1µF
20
200Ω
1/4W
12V
VIN
30k
1/4W
18
2
3
Si7852DP
A
1
12V
•
464k
D4
VCC
6
IN+ BOOST
LTC4440ES6
5 4.7Ω
TG
GND TS
1
12V
•
10
12
16
14
LOAD CURRENT (A)
56VIN
48VIN
42VIN
EFFICIENCY
B
1µF
100V
×3
VF
TYPICAL APPLICATIO S
94
95
96
97
–VIN
1µF
100V
VIN
•
•
L5
0.56µH
•
•
•
42V TO 56V
EFFICIENCY (%)
240W 42V-56V Input to 12V at 20A Isolated 1/4 Brick (2.3" × 1.45")
LTC3901
3901f
15
LTC3901
U
PACKAGE DESCRIPTIO
GN Package
16-Lead Plastic SSOP (Narrow .150 Inch)
(Reference LTC DWG # 05-08-1641)
.189 – .196*
(4.801 – 4.978)
.045 ±.005
16 15 14 13 12 11 10 9
.254 MIN
.009
(0.229)
REF
.150 – .165
.229 – .244
(5.817 – 6.198)
.0165 ± .0015
.150 – .157**
(3.810 – 3.988)
.0250 BSC
RECOMMENDED SOLDER PAD LAYOUT
1
.015 ± .004
× 45°
(0.38 ± 0.10)
.007 – .0098
(0.178 – 0.249)
2 3
4
5 6
.0532 – .0688
(1.35 – 1.75)
7
8
.004 – .0098
(0.102 – 0.249)
0° – 8° TYP
.016 – .050
(0.406 – 1.270)
NOTE:
1. CONTROLLING DIMENSION: INCHES
INCHES
2. DIMENSIONS ARE IN
(MILLIMETERS)
.008 – .012
(0.203 – 0.305)
TYP
.0250
(0.635)
BSC
GN16 (SSOP) 0204
3. DRAWING NOT TO SCALE
*DIMENSION DOES NOT INCLUDE MOLD FLASH. MOLD FLASH
SHALL NOT EXCEED 0.006" (0.152mm) PER SIDE
**DIMENSION DOES NOT INCLUDE INTERLEAD FLASH. INTERLEAD
FLASH SHALL NOT EXCEED 0.010" (0.254mm) PER SIDE
RELATED PARTS
PART NUMBER DESCRIPTION
COMMENTS
LTC1693
High Speed Single/Dual N-Channel MOSFET Drivers
CMOS Compatible Input, VCC Range: 4.5V to 13.2V
LTC1698
Isolated Secondary Synchronous Rectifier Controller
Use with the LT1681, Optocoupler Driver, Pulse
Transformer Synchronization
LT1952
Synchronous DC/DC Forward Controller
Programmable Volt-Second Clamp and Slope Compensation
LTC3722
Synchronous Dual Mode Phase Modulated Full-Bridge Controller
50W to 2kW Power Supply Design, Adaptive Direct Sense ZVS
LTC3723
Synchronous Push-Pull Controller
Adjustable Push-Pull Dead Time, High Efficiency
LTC3900
Synchronous Rectifier Driver for Forward Converters
Similar Function to the LTC3901 but for Forward Converter
LTC4441
6A MOSFET Driver
Adjustable Gate Drive Voltage, Programmable Blanking
LT4430
Optocoupler Driver
SOT-23, Prevents Overshoot
3901f
16
Linear Technology Corporation
LT/TP 1104 1K • PRINTED IN USA
1630 McCarthy Blvd., Milpitas, CA 95035-7417
(408) 432-1900 ● FAX: (408) 434-0507
●
www.linear.com
© LINEAR TECHNOLOGY CORPORATION 2003