富士通セミコンダクター ファクトシート NP501-00017-2v0-J FRAM MB85RS64V MB85RS64Vは、不揮発性メモリセルを形成する強誘電体プロセスとCMOSプロセスを用いたシリアルインタフェース（SPI）の 容量64KビットのFRAMです。 不揮発性メモリでありながら高速書込みが可能なため、ログ管理やレジュームデータの格納などに最適です。 ■特長 ：8,192 ワード × 8 ビット ビット構成 シリアルペリフェラルインタフェース ：SPI (Serial Peripheral Interface) 動作周波数 書込み / 読出し耐性 データ保持特性 動作電源電圧 低消費電力 動作周囲温度 パッケージ SPI モード 0 (0,0)とモード 3(1,1)に対応 ：20MHz (Max) ：1012 回 / ビット ：10 年 (＋85°C ), 95 年 (＋55°C), 200 年以上 (＋35°C) ：3.0V ～ 5.5V ：動作電源電流 1.5mA (Typ＠20MHz) スタンバイ電流 10μA (Typ) ：－40°C ～ ＋85°C ：プラスチック・SOP, 8 ピン (FPT-8P-M02) 本製品は RoHS 指令に適合しています。 ■オーダ型格 型格 パッケージ 出荷形態 MB85RS64VPNF-G-JNE1 プラスチック・SOP,8 ピン (FPT-8P-M02) 3.90mm×5.05mm,1.27mm ピッチ チューブ MB85RS64VPNF-G-JNERE1 プラスチック・SOP,8 ピン (FPT-8P-M02) 3.90mm×5.05mm,1.27mm ピッチ エンボステーピング ■パッケージ参考例 プラスチック・SOP, 8 ピン (FPT-8P-M02) 2013 年 6 月 1/2 Copyright©2012-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved MB85RS64V ■端子配列図 (TOP VIEW) CS 1 端子番号 8 端子記号 SO 2 7 HOLD WP 3 6 SCK GND 4 5 SI 機能説明 チップセレクト端子 VDD 1 /CS 3 /WP 7 /HOLD 6 SCK 5 SI 2 SO 8 4 VDD GND チップを選択状態にするための入力端子です。/CS が"H"レベルのとき、チップは非選択 (スタンバイ)状態となり、SO は High-Z になります。このとき、ほかの端子の入力は無 視されます。/CS が"L"レベルのとき、チップは選択（アクティブ）状態となります。オ ペコード入力前に/CS を立ち下げる必要があります。本端子は、内部で VDD 端子にプル アップされています。 ライトプロテクト端子 ステータスレジスタへの書込みを制御する端子です。/WP とステータスレジスタ WPEN ビットと関連して、ステータスレジスタの書込みをプロテクトします。 ホールド端子 チップを非選択状態にせずにシリアル入出力を休止するときに使用します。/HOLD が "L"レベルのとき、ホールド動作となり、SO は High-Z に、SCK、SI は don't care になり ます。ホールド動作中は/CS を"L"レベルに保たなければなりません。 シリアルクロック端子 シリアルデータの入出力のためのクロック入力端子です。SI は SCK の立上りエッジに 同期して取り込まれ、SO は SCK の立下りエッジに同期して出力されます。 シリアルデータ入力端子 シリアルデータの入力端子です。オペコード、アドレス、書込みデータを入力します。 シリアルデータ出力端子 シリアルデータの出力端子です。FRAM メモリセルアレイの読出しデータ、ステータス レジスタのデータが出力されます。スタンバイ時は High-Z です。 電源電圧端子 グランド端子 ■ブロック図 SI FRAM 8,192 8 CS FRAM SCK HOLD / / WP SO NP501-00017-2v0-J 2013 年 6 2/2 Copyright©2012-2013 FUJITSU SEMICONDUCTOR LIMITED All rights reserved