AD8099 - Analog Devices

超低歪み、超低電圧ノイズ0.95nV/√Hz
高速オペアンプ
AD8099
特長
アプリケーション
超ロー・ノイズ：0.95nV/ Hz 、2.6pA/ Hz
超低歪み
2次高調波RL＝1kΩ、G＝＋2
10MHzで−92dB
3次高調波RL＝1kΩ、G＝＋2
10MHzで−105dB
高速
GB積：3.8GHz
−3dB帯域幅：
700MHz (G＝＋2)
550MHz (G＝＋10)
スルーレート：
475V/μs (G＝＋2)
1350V/μs (G＝＋10)
新しいピン配置
カスタム外部補償、ゲイン範囲−1、＋2∼＋10
電源電流：15mA
最大オフセット電圧：0.5mV
広い電源電圧範囲：5∼12V
プリアンプ
レシーバ
計測機器
フィルタ
IFアンプおよびベースバンド・アンプ
A/Dドライバ
DACバッファ
光電子機器
接続図
接続図
DISABLE 1
8
+VS
FEEDBACK 2
7
–IN 3
+IN 4
FEEDBACK 1
8
DISABLE
VOUT
–IN 2
7
+VS
6
CC
+IN 3
6
VOUT
5
–VS
–VS 4
5
CC
図1. 8ピンCSP (CP-8)
図2. 8ピンSOIC-ED (RD-8)
概要
AD8099は超ロー・ノイズ（0.95nV/ Hz ）かつ超低歪み（−92dBc
AD8099は3mm×3mmリード・フレーム・チップ・スケール・パッケージ
@10MHz）の電圧帰還型オペアンプで、
ロー・ノイズと低歪みの組み合
わせにより16および18ビットのシステムに最適です。AD8099は、
高スル
（LFCSP）
を採用し、
高性能、
高速アンプ向けにピン配置が特別に最適
化されています。新しいパッケージとピン配置により、
これまでアンプでは
ーレートで低ゲインでのフル・パワー帯域幅（FPBW）
を広げる、
極めて直
線性の優れた新しいロー・ノイズ入力段を内蔵しています。
アナログ・デ
達成できなかった画期的な性能を実現しており、
−40∼＋125℃の拡張
工業用温度範囲で動作します。
バイセズ独自の次世代XFCBプロセスにより、
比較的低消費電力である
–40
にもかかわらず、
高性能なアンプが可能になりました。
限にして、
＋2∼＋10のゲインが可能になります。
また、
AD8099は1350V/
μsと極めて高いスルーレートを持っているため、
帯域幅または歪みを犠
牲にすることなく、
ダイナミック・レンジ全体を使って設計できる柔軟性を
提供します。AD8099は18ns以内に0.1%にセトリングし、
オーバードライブ
から50ns以内に回復します。
AD8099は画期的な性能レベルで100Ωの負荷を、
わずか15mAの電源
電流で駆動します。広い電源電圧範囲（5∼12V）
、
低いオフセット電圧
（typ: 0.1mV）
、
広い帯域幅（G＝＋2で700MHz）
、
最大3.8GHzのGB積
を持つAD8099は、
さまざまなアプリケーションで動作するように設計され
高調波歪み（dBc）
AD8099は外部補償機能を備えているので、
ゲイン帯域幅積（GB積）
を
設定することができます。外部補償機能を使うと、
帯域幅の犠牲を最小
G = +2
V
= 2V p-p
–50 VOUT
S = ±5V
RL = 1k
–60
–70
–80
–90
–100
–110
–120
実線―2次高調波 破線―3次高調波
–130
0.1
1.0
10.0
周波数（MHz）
図3. 高調波歪みの周波数特性（SOIC）
ています。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用
に関して、あるいは利用によって生じる第三者の特許やその他権利の侵害に関して一切の責任を負いません。
また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもあり
ません。本紙記載の商標および登録商標は、各社の所有に属します。
＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。
©2004 Analog Devices, Inc. All rights reserved.
REV.A
アナログ・デバイセズ株式会社
本 社／東京都港区海岸1-16-1
電話03
（5402）8200
〒105-6891
ニューピア竹芝サウスタワービル
（代）〒532-0003
大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06（6350）6868
新大阪MTビル2号
AD8099
目次
仕様 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
推奨値 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
仕様（±5V電源）‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
回路構成 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
仕様（＋5V電源）‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 4
外付け部品の値と性能 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 19
絶対最大定格 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
総合出力ノイズの計算と設計 ‥‥‥‥‥‥‥‥‥‥‥‥‥ 20
最大消費電力 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
入力バイアス電流とDCオフセット ‥‥‥‥‥‥‥‥‥‥‥ 21
ESDの注意 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 5
DISABLE ピンと入力バイアス相殺機能 ‥‥‥‥‥‥‥‥‥ 21
代表的な性能特性 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 6
16ビットADCドライバ ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 22
動作原理 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 15
回路の注意事項 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
アプリケーション ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
デザイン・ツールおよびテクニカル・サポート ‥‥‥‥‥ 24
AD8099の使い方 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
外形寸法 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 25
回路部品 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
オーダー・ガイド ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 26
改訂履歴
04年1月、データシートのREV.0からREV.Aへ改訂
変更
ページ
新しい図3を追加 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 1
仕様を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 3
新しい図22∼34を追加 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 8
新しい図51∼55を追加 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 14
「動作原理」を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 16
「回路部品」を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 17
表4を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 18
図60を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 18
「総合出力ノイズの計算と設計」を変更 ‥‥‥‥‥‥‥‥‥‥ 21
図62を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
「16ビットADCドライバ」を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
表6を変更 ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
「PCボードのレイアウト」に追加‥‥‥‥‥‥‥‥‥‥‥‥‥ 23
03年11月、Rev. 0：初版
2
REV.A
AD8099
仕様
±5V電源仕様
表1. 特に指定のない限り、TA＝25℃、G＝＋2、RL＝1kΩ
（グラウンドに接続）
で規定。外付け部品の値とゲイン設定は、図60∼66
を参照。
パラメータ
条件
Min
Typ
動的性能
−3dB帯域幅
G＝＋5、VOUT＝0.2V p-p
450
510
MHz
G＝＋5、VOUT＝2V p-p
G＝＋2、VOUT＝0.2V p-p
205
平坦性0.1dBでの帯域幅
（SOIC/CSP）
235
34/25
MHz
MHz
スルーレート
G＝＋10、VOUT＝6Vステップ
1120
1350
V/μs
435
0.1%へのセトリング時間
G＝＋2、VOUT＝2Vステップ
G＝＋2、VOUT＝2Vステップ
470
18
V/μs
ns
ノイズ／歪み性能
高調波歪み（dBc）HD2/HD3
入力電圧ノイズ
入力電流ノイズ
Max
単位
fC＝500kHz、VOUT＝2V p-p、G＝＋10
−102/−111
dBc
fC＝10MHz、VOUT＝2V p-p、G＝＋10
−84/−92
dBc
f＝100kHz
f＝100kHz、DISABLE ピンは解放
0.95
2.6
f＝100kHz、DISABLE ピン＝＋VS
5.2
nV/ Hz
pA/ Hz
pA/ Hz
DC性能
入力オフセット電圧
入力オフセット電圧ドリフト
入力バイアス電流
DISABLE ピンは解放
DISABLE ピン＝＋VS
入力バイアス電流ドリフト
入力バイアス・オフセット電流
オープン・ループ・ゲイン
82
0.1
2.3
0.5
mV
μV/℃
−6
−13
μA
−0.1
3
−2
μA
nA/℃
0.06
85
1
μA
dB
入力特性
入力抵抗
差動モード
コモン・モード
4
10
入力容量
入力コモン・モード電圧範囲
同相ノイズ除去比
DISABLE ピン
DISABLE 入力電圧
VCM＝±2.5V
98
ターンオン時間
出力をディスエーブル
DISABLE の50%から最終VOUTの10%未満まで、
VIN＝0.5V、G＝＋2
DISABLE の50%から最終VOUTの10%未満まで、
イネーブルピンのリーク電流
DISABLE ピンのリーク電流
VIN＝0.5V、G＝＋2
DISABLE ＝＋5V
DISABLE ＝−5V
ターンオフ時間
kΩ
MΩ
2
−3.7∼＋3.7
pF
V
105
dB
＜2.4
V
105
ns
39
ns
17
21
μA
35
44
μA
出力特性
出力オーバードライブ回復時間
（立上がり／立下がり）
VIN＝−2.5∼2.5V、G＝＋2
出力電圧振幅
RL＝100Ω
−3.4∼＋3.5 −3.6∼＋3.7
V
短絡電流
RL＝1kΩ
シンキングおよびソーシング
f＝1MHz、DISABLE ＝ロー
−3.7∼＋3.7 −3.8∼＋3.8
131/178
V
mA
オフ・アイソレーション
電源
30/50
−61
動作範囲
静止電流
静止電流（ディスエーブル時）
DISABLE ＝ロー
正電源電圧変動除去比
負電源電圧変動除去比
＋VS＝4∼6V、−VS＝−5V（入力換算）
＋VS＝5V、−VS＝−6∼−4V（入力換算）
REV.A
3
ns
85
86
dB
±5
±6
V
15
1.7
16
2
mA
mA
91
94
dB
dB
AD8099
＋5V電源仕様
表2. 特に指定のない限り、TA＝25℃、G＝＋2、RL＝1kΩ
（電源中央に接続）
で規定。外付け部品の値とゲイン設定は、図60∼66
を参照。
パラメータ
条件
Min
Typ
Max
単位
−3dB帯域幅
G＝＋5、VOUT＝0.2V p-p
G＝＋5、VOUT＝2V p-p
415
165
440
210
MHz
MHz
平坦性0.1dBでの帯域幅（SOIC/CSP）
スルーレート
G＝＋2、VOUT＝0.2V p-p
G＝＋10、VOUT＝2Vステップ
630
33/23
715
MHz
V/μs
G＝＋2、VOUT＝2Vステップ
340
365
V/μs
18
ns
動的性能
0.1%へのセトリング時間
ノイズ／歪み性能
高調波歪み（dBc）HD2/HD3
G＝＋2、VOUT＝2Vステップ
fC＝500kHz、VOUT＝1V p-p、G＝＋10
fC＝10MHz、VOUT＝1V p-p、G＝＋10
−82/−94
dBc
−80/−75
dBc
入力電圧ノイズ
f＝100kHz
0.95
入力電流ノイズ
f＝100kHz、DISABLE ピンは解放
f＝100kHz、DISABLE ピン＝＋VS
2.6
5.2
DC性能
入力オフセット電圧
入力オフセット電圧ドリフト
入力バイアス電流
入力抵抗
0.5
DISABLE ピンは解放
2.5
−6.2
−13
μV/℃
μA
DISABLE ピン＝＋VS
−0.2
−2
μA
0.05
2.4
1
VOUT＝1∼4V
76
81
mV
μA
nA/℃
dB
差動モード
4
kΩ
コモン・モード
10
2
MΩ
pF
入力容量
入力コモン・モード電圧範囲
同相ノイズ除去比
DISABLE ピン
DISABLE 入力電圧
pA/ Hz
0.1
入力バイアス・オフセット電流
入力バイアス・オフセット電流ドリフト
オープン・ループ・ゲイン
入力特性
nV/ Hz
pA/ Hz
VCM＝2∼3V
88
1.3∼3.7
105
V
dB
ターンオフ時間
出力をディスエーブル
DISABLE の50%から最終VOUTの10%未満まで、
＜2.4
105
V
ns
ターンオン時間
VIN＝0.5V、G＝＋2
DISABLE の50%から最終VOUTの10%未満まで、
61
ns
イネーブルピンのリーク電流
DISABLE ピンのリーク電流
VIN＝0.5V、G＝＋2
DISABLE ＝5V
16
33
DISABLE ＝0V
21
44
μA
μA
出力特性
オーバードライブ回復時間
（立上がり／立下がり）
出力電圧振幅
VIN＝0∼2.5V、G＝＋2
RL＝100Ω
1.5∼3.5
50/70
1.2∼3.8
RL＝1kΩ
1.2∼3.8
1.2∼3.8
短絡電流
オフ・アイソレーション
シンキングおよびソーシング
f＝1MHz、DISABLE ＝ロー
ns
V
V
60/80
−61
mA
dB
電源
動作範囲
±5
±6
静止電流
14.5
15.4
mA
1.7
mA
dB
DISABLE ＝ロー
静止電流（ディスエーブル時）
正電源電圧変動除去比
＋VS＝4.5∼5.5V、−VS＝0V（入力換算）
84
1.4
89
負電源電圧変動除去比
＋VS＝5V、−VS＝−0.5∼0.5V（入力換算）
84
90
4
V
dB
REV.A
AD8099
絶対最大定格
表3.
AD8099のストレス定格
パラメータ
定格
電源電圧
12.6V
消費電力
図4参照
差動入力電圧
±1.8V
保存温度
−65∼＋125℃
動作温度範囲
−40∼＋125℃
ピン温度範囲（ハンダ処理、10秒）
300℃
ジャンクション温度
150℃
合計駆動電力と負荷電力の差が、パッケージ内で消費される駆動電力
です。
PD＝静止消費電力＋（合計駆動電力−負荷消費電力）
RMS出力電圧についても検討する必要があります。単電源動作の場合
のようにRLがVS−を基準とすると、合計駆動電力はVS×IOUTになります。
RMS信号レベルが不確定の場合は、電源電圧の中点を基準とするRL
に対してVOUT＝VS/4とするときの、ワースト・ケースを検討します。
絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を
与えることがあります。この規定は、ストレス定格のみを指定するもので
あり、
この仕様の動作に関するセクションに記載されている規定値以上
でのデバイス動作を定めたものではありません。長時間デバイスを絶対
VS−を基準とするRLを使う単電源動作では、ワースト・ケースは、VOUT＝
最大定格状態に置くと、デバイスの信頼性に影響を与えることがあり
Vs/2になります。
ます。
空気流があると放熱効果が良くなりθJAが小さくなります。また、メタル・
最大消費電力
パターン、スルー・ホール、グラウンド・プレーン、電源プレーンからパッケ
ージ・ピンへ直接接続されるメタルが増えた場合にも、θJAが小さくなり
AD8099パッケージでの安全な最大消費電力は、チップのジャンクション
温度（TJ）上昇によって制限されます。チップをプラスチック封止すると、
ます。
「PCボードのレイアウト」で説明するように、
高速オペアンプの入力
局所的にジャンクション温度に到達します。約150℃のガラス遷移温度
ピンでの寄生容量を小さくするように注意する必要があります。
で、
プラスチックの属性が変わります。
この温度規定値を一時的にでも
超えた場合は、
パッケージからチップに加えられる応力が変化し、
AD8099
図4は、
パッケージ内での安全な最大消費電力と周囲温度の関係を、
JEDEC規格4層ボードに実装したパドル露出型（e-pad）SOIC-8（70℃/
のパラメータ性能が永久的に変化することがあります。150℃のジャンク
ション温度を長時間超えると、
シリコン・デバイス内に変化が発生し、
故障
W）パッケージとCSP（70℃/W）パッケージについて示しています。θJA値
の原因になることがあります。
は近似値です。
、
周囲温度（TA）
、
パッケージとPCボードの自然空冷時の熱特性（θJA）
4.0
によって、
チップのジャンクション温度
パッケージ内の合計消費電力（PD）
が決定されます。
ジャンクション温度は次式で計算されます。
3.5
最大消費電力（W）
3.0
パッケージ内の消費電力（PD）
は、静止消費電力と、全出力での負荷駆
動に起因するパッケージ内の消費電力との和になります。静止電力は、
に静止電流（IS）
を乗算して計算されます。負荷
電源ピン間の電圧（VS）
2.5
2.0
1.5
LFCSPおよびSOIC
1.0
は電源電圧の中点を基準にすると、
合計駆動電力はVS/2×IOUTに
（RL）
0.5
とで消費されます。
なり、
この電力がパッケージ内と負荷（VOUT×IOUT）
0.0
–40
–20
0
20
40
60
周囲温度（℃）
図4. 最大消費電力
注意
ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積さ
れ、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバ
イスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣下
や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。
REV.A
5
80
100
120
AD8099
代表的な性能特性
デフォルト条件：特に指定のない限り、VS＝±5V、TA＝25℃、RL＝1kΩ（グラウンドに接続）
。外付け部品の値とゲイン設定は、図
63∼66を参照。
4
G = +5
1
0
–1
–2
G = +20
–3
G = +10
–4
G = –1
–5
–6
–7
–8
–9
1
0
–1
–2
04511-0-074
10
1
–4
100
周波数（MHz）
1000
17
–6
–7
–8
G = +10
–10
100
周波数（MHz）
1000
図8. 各ゲインに対する小信号周波数応答（CSP）
17
クローズド・ループ・ゲイン（dB）
RL = 100 , CSP
15
14
13
RL = 1k , SOIC
12
11
RL = 100 , SOIC
10
10
1
RL = 1k , CSP
G = +5
16 VS = ±5V
VOUT = 0.2V p-p
9
8
G = +5
16 RL = 1k
VOUT = 0.2V p-p
15
14
VS = ±5V, SOIC
13
12
11
VS = ±2.5V, CSP
10
VS = ±5V, CSP
9
100
1000
周波数（MHz）
1
10
100
図9. 各電源電圧に対する小信号周波数応答
11
+125˚C
10
+125˚C
VOUT = 0.2V p-p
+85˚C
クローズド・ループ・ゲイン（dB）
10
9
+85˚C
8
7
6
+25˚C
5
4
–40˚C
3
10
100
1000
周波数（MHz）
9
8
7
–40˚C
6
5
4
+25˚C
3
G = +2
2 V = ±5V
S
RL = 1k
1
1
04511-0-098
G = +2
2 V = ±5V
S
RL = 1k
1
1
1000
周波数（MHz）
図6. 各負荷抵抗に対する小信号周波数応答
VOUT = 0.2V p-p
VS = ±2.5V, SOIC
7
04511-0-077
10
1
04511-0-076
8
7
10
100
04511-0-097
クローズド・ループ・ゲイン（dB）
G = +5
G = –1
–5
図5. 各ゲインに対する小信号周波数応答（SOIC）
クローズド・ループ・ゲイン（dB）
G = +20
–3
–9
–10
11
G = +2
VOUT = 0.2V p-p
3 VS = ±5V
R
2 LOAD = 1k
04511-0-073
G = +2
VOUT = 0.2V p-p
3 VS = ±5V
R
2 LOAD = 1k
正規化クローズド・ループ・ゲイン（dB）
正規化クローズド・ループ・ゲイン（dB）
4
1000
周波数（MHz）
図10. 各温度に対する小信号周波数応答（CSP）
図7. 各温度に対する小信号周波数応答（SOIC）
6
REV.A
AD8099
–30
–45
80
15
14
1pF, SOIC
13
12
1pF, CSP
11
10
50
1
10
100
40
–105
30
–120
20
–135
周波数（MHz）
–150
10
0
1000
–90
位相
5pF, SOIC
9
–75
VS = ±5V
RL = 1k
未補償
–10
0.001
G = +10
正規化クローズド・ループ・ゲイン（dB）
–4
G = +5
–6
–7
–8
10
100
1000
周波数（MHz）
04511-0-011
VS = ±5V
G = +2
RL = 150
G = +10
0
–1
–2
G = +20
–3
–4
–5
–6
G = +5
–7
VS = ±5V
–8 VOUT = 2V p-p
RLOAD = 1k
–9
1
VS = ±5V
G = +2
RL = 150
6.4
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
G = +2
6.5
VOUT = 1.4V p-p
6.2
6.1
6.0
5.9
VOUT = 200mV p-p
5.7
5.6
10
100
1000
VOUT = 1.4V p-p
6.3
6.2
6.1
6.0
5.9
VOUT = 200mV p-p
5.8
5.7
1
10
周波数（MHz）
100
04511-0-009
5.6
5.5
5.5
1
10
周波数（MHz）
図13. 0.1dB平坦性（SOIC）
REV.A
1000
図15. 各ゲインに対する大信号周波数応答（CSP）
6.3
5.8
100
周波数（MHz）
図12. 各ゲインに対する大信号周波数応答（SOIC）
6.4
10
図16. 0.1dB平坦性（CSP）
7
100
04511-0-008
正規化クローズド・ループ・ゲイン（dB）
G = +20
6.5
1.0
1
–3
VS = ±5V
–9 VOUT = 2V p-p
RLOAD = 1k
–10
1
0.1
周波数（MHz）
–1
–5
–180
0.01
2
G = +2
0
–2
–165
図14. オープン・ループ周波数応答
図11. 各容量性負荷に対する小信号周波数応答
1
オープン・ループ位相（度）
16
–60
60
04511-0-080
17
振幅
70
オープン・ループ・ゲイン（dB）
18
04511-0-104
クローズド・ループ・ゲイン（dB）
90
5pF, CSP
G = +5
19 VS = ±5V
04511-0-012
20
AD8099
15
15
RL = 1k , CSP
RL = 100 , SOIC
11
10
9
8
RL = 1k , SOIC
7
10
100
1000
周波数（MHz）
13
VS = ±2.5V, CSP
12
11
VS = ±5V, SOIC
10
9
8
7
VS = ±2.5V, SOIC
G = +5
6 R = 1k
L
VOUT = 2V p-p
5
1
10
100
1000
周波数（MHz）
図17. 各負荷抵抗に対する大信号周波数応答
04511-0-079
クローズド・ループ・ゲイン（dB）
RL = 100 , CSP
12
04511-0-078
クローズド・ループ・ゲイン（dB）
13
G = +5
6
VS = ±5V
VOUT = 2V p-p
5
1
図20. 各電源電圧に対する大信号周波数応答
–10
100.0
オフ・アイソレーション（dB）
10.0
入力インピーダンス（k ）
VS = ±5V, CSP
14
14
1.0
0.1
0.01
G = +2
RL = 1k
–20 VS = ±5V
VDIS = 0V
–30
–40
CSP
SOIC
–50
–60
–70
1
10
100
1000
周波数（MHz）
–90
0.1
10
100
1000
周波数（MHz）
図18. 入力インピーダンスの周波数特性
図21. オフ・アイソレーションの周波数特性
100
–50
G = +5
VOUT = 2V p-p
V
–60 S = ±5V
RL = 100
G = +5
10
–70
G = +10
G = +2
1
高調波歪み（dBc）
出力インピーダンス（ ）
1
04511-0-094
0.001
04511-0-105
–80
VS = ±5V
G = +2
–80
SOIC
–90
–100
0.1
CSP
1
10
周波数（MHz）
100
1000
–120
0.1
図19. 各ゲインに対する出力インピーダンスの周波数特性
SOLID LINES ñ SECOND HARMONICS
実線―2次高調波 破線―3次高調波
DOTTED LINE ñ THIRD HARMONICS
1.0
周波数（MHz）
10.0
04511-A-008
VS = ±5V
0.01
0.1
04511-0-100
–110
図22. 高調波歪みの周波数特性
8
REV.A
AD8099
–50
–50
–70
–70
G = +5
VOUT = 2V p-p
–60 VS = ±5V
RL = 1k
高調波歪み（dBc）
–80
–90
–100
–110
–80
–90
–100
–110
–120
–120
実線―2次高調波 破線―3次高調波
10.0
周波数（MHz）
–130
0.1
図26. 高調波歪みの周波数特性（CSP）
–40
–40
G = +2
= 2V p-p
V
–50 VOUT
S = ±5V
RL = 1k
–60
高調波歪み（dBc）
–70
–80
–90
–100
–110
–70
–80
–90
–100
–110
SOLID LINES ñ SECOND HARMONICS
実線―2次高調波 破線―3次高調波
DOTTED LINE ñ THIRD HARMONICS
–130
0.1
1.0
10.0
周波数（MHz）
–120
実線―2次高調波 破線―3次高調波
04511-A-010
–120
–130
0.1
10.0
周波数（MHz）
図24. 高調波歪みの周波数特性（SOIC）
図27. 高調波歪みの周波数特性（CSP）
–40
–40
G = –1
V
= 2V p-p
–50 VOUT
S = ±5V
RL = 1k
–60
高調波歪み（dBc）
G = –1
V
= 2V p-p
–50 VOUT
S = ±5V
RL = 1k
–60
高調波歪み（dBc）
1.0
04511-A-013
高調波歪み（dBc）
G = +2
= 2V p-p
V
–50 VOUT
S = ±5V
RL = 1k
–60
–70
–80
–90
–100
–110
–70
–80
–90
–100
–110
–120
–120
1.0
10.0
周波数（MHz）
実線―2次高調波 破線―3次高調波
04511-A-011
実線―2次高調波 破線―3次高調波
–130
0.1
1.0
10.0
周波数（MHz）
図25. 高調波歪みの周波数特性（SOIC）
REV.A
10.0
周波数（MHz）
図23. 高調波歪みの周波数特性（SOIC）
–130
0.1
1.0
04511-A-012
1.0
実線―2次高調波 破線―3次高調波
04511-A-009
–130
0.1
図28. 高調波歪みの周波数特性（CSP）
9
04511-A-014
高調波歪み（dBc）
G = +5
VOUT = 2V p-p
–60 VS = ±5V
RL = 1k
AD8099
–50
–50
G = +10
RL = 1k
–60
G = +10
RL = 1k
–60
VS = ±2.5V
VOUT = 1V p-p
–70
高調波歪み（dBc）
–80
–90
–100
–80
–90
–100
1.0
04511-A-015
実線―2次高調波 破線―3次高調波
–120
0.1
VS = ±5V
VOUT = 2V p-p
–110
10.0
周波数（MHz）
1.0
10.0
周波数（MHz）
図29. 各電源電圧に対する高調波歪みの周波数特性（SOIC）
図32. 各電源電圧に対する高調波歪みの周波数特性（CSP）
–40
–40
–60
–60
G = +5
VS = ±5V
–50 f = 10MHz
RL = 100
高調波歪み（dBc）
G = +5
VS = ±5V
–50 f = 10MHz
RL = 100
–70
–80
–90
–70
–80
–90
–100
–110
1
2
3
4
5
6
7
出力振幅（V p-p）
実線―2次高調波 破線―3次高調波
04511-A-016
実線―2次高調波 破線―3次高調波
–110
1
2
3
4
5
6
7
出力振幅（V p-p）
図30. 出力振幅対高調波歪み（SOIC）
04511-A-019
–100
図33. 出力振幅対高調波歪み（CSP）
–40
–40
–60
–60
G = +5
VS = ±5V
–50 f = 10MHz
RL = 1k
高調波歪み（dBc）
G = +5
VS = ±5V
–50 f = 10MHz
RL = 1k
–70
–80
–90
–100
–70
–80
–90
–100
–110
–110
実線―2次高調波 破線―3次高調波
–120
1
2
3
4
5
6
出力振幅（V p-p）
7
実線―2次高調波 破線―3次高調波
04511-A-017
高調波歪み（dBc）
SOLID
LINES – SECOND HARMONICS
実線―2次高調波 破線―3次高調波
DOTTED LINE – THIRD HARMONICS
–120
0.1
04511-A-018
VS = ±5V
VOUT = 2V p-p
–110
高調波歪み（dBc）
–70
–120
1
2
3
4
5
6
出力振幅（V p-p）
図31. 出力振幅対高調波歪み（SOIC）
7
04511-A-021
高調波歪み（dBc）
VS = ±2.5V
VOUT = 1V p-p
図34. 出力振幅対高調波歪み（CSP）
10
REV.A
AD8099
0.20
0.20
10pF, 20 RSNUB
10pF, 20 RSNUB
0.15
0.15
0.10
0.10
1pF
出力電圧（V）
0.05
0
–0.05
0.05
0
–0.05
RSNUB
RSNUB
–0.10
–0.10
CL
RL
CL
G = +5
VS = ±5V
RL = 1k
–0.20
0
5
10
15
20
25
30
35
40
45
50
時間（ns）
–0.20
0
5
10
15
20
25
30
35
40
45
50
時間（ns）
図35. 各容量性負荷に対する小信号過渡応答（SOIC）
0.15
RL
G = +5
VS = ±5V
RL = 1k
–0.15
04511-0-095
–0.15
04511-0-096
出力電圧（V）
1pF
図38. 各容量性負荷に対する小信号過渡応答（CSP）
0.20
VS = ±5.0V
AND ±2.5V, CSP
VS = ±2.5V
CSP
VS = ±5.0V
CSP
0.15
0.10
0
–0.05
0.05
VS = ±5.0V
SOIC
0
–0.05
VS = ±2.5V
SOIC
–0.10
–0.10
VS = ±5.0V
AND ±2.5V, SOIC
–0.15
0
20
10
30
40
50
時間（ns）
–0.15 RL = 1k , 100
VOUT = 200mV p-p
G = +5
–0.20
0
10
04511-0-107
G = +10
RL = 1k
図36. 各電源電圧に対する小信号過渡応答
20
30
時間（ns）
40
50
04511-0-102
出力電圧（V）
出力電圧（V）
0.10
0.05
図39. 各電源電圧に対する小信号過渡応答
5
3.5
入力 x2
4
3.0
ターンオフ
入力
ターンオン
入力
3
出力電圧（V）
出力電圧（V）
2.5
RL = 100
2
1
0
–1
2.0
1.5
VS = ±5V
G=2
1.0
–2
RL = 1k
0.5
–3
0
100
200
300
400
500
600
時間（ns）
700
800
900
1000
04511-A-017
–5
ターンオフ
–0.5
0
50
100
時間（ns）
150
200
図40. ディスエーブル／イネーブルのスイッチング速度
図37. 各抵抗負荷に対する出力オーバードライブ回復時間
REV.A
ターンオン
04511-0-010
0
–4
11
AD8099
1.5
1.5
0.3%
出力
VS = ±2.5V
1.0
1.0
0.2%
入力
0
–0.5
–1.0
0.1%
0
0%
エラー
–0.1%
–0.5
–1.0
G = +10
RL = 1k
0
VS = ±5.0V
10
20
30
40
50
時間（ns）
04511-0-106
–1.5
0.5
G = +2
RLOAD = 1k
Vs = ±5V
–1.5
0
10
15
20
25
30
35
40
–0.3%
45
時間（ns）
図41. 各電源電圧に対する大信号過渡応答（CSP）
1.5
5
–0.2%
04511-0-052
入出力電圧（V）
出力電圧（V）
0.5
図44. 短時間セトリング時間（CSP）
1.5
VS = ±5.0V
0.3%
出力
1.0
1.0
0.2%
0
–0.5
–1.0
0.1%
0%
0
エラー
–0.5
–0.1%
–1.0
G = +10
RL = 1k
0
10
20
30
40
50
時間（ns）
04511-0-118
–1.5
0.5
G = +2
RLOAD = 1k
Vs = ±5V
–1.5
0
10
15
20
25
30
35
40
–0.3%
45
時間（ns）
図42. 各電源電圧に対する大信号周波数応答（SOIC）
1.5
5
–0.2%
04511-0-051
VS = ±2.5V
0.5
入出力電圧（V）
出力電圧（V）
入力
図45. 短時間セトリング時間（SOIC）
1.5
VS = ±5V
G = +2
VS = ±5V
出力
1.0
1.0
0.30%
0.20%
入力
0.5
入出力電圧（V）
–0.5
–1.0
RL = 1k , 100
G = +5
–1.5
0
10
20
30
時間（ns）
40
50
04511-0-101
出力電圧（V）
0
0.10%
0
0%
エラー
–0.5
–0.10%
–1.0
–0.20%
–1.5
0
50
100
150
200
250
300
350
400
時間（ns）
図43. 各電源電圧および負荷抵抗に対する大信号過渡応答
（SOICおよびCSP）
450
–0.30%
500
04511-0-050
VS = ±2.5V
0.5
図46. 長時間セトリング時間
12
REV.A
AD8099
–20
電源電圧変動除去比（dB）
同相ノイズ除去比（dB）
–40
–50
–60
–70
–80
–90
–30
負側
–40
–50
–60
正側
–70
–80
–100
1.0
10
100
1000
周波数（MHz）
04511-0-113
–90
–110
0.1
–100
0.01
1.0
10
100
1000
1G
周波数（MHz）
図47. 同相ノイズ除去比の周波数特性
図50. 電源電圧変動除去比の周波数特性
1000
入力電流ノイズ（pA Hz）
1000
100
10
1
1
10
100
1k
10k
100k
1M
10M
100M
1G
周波数（MHz）
04511-0-004
入力電流ノイズ（pA Hz）
0.10
04511-0-114
–30
0
G = +5
–10 RL = 1k
G = +2
RL = 1k
04511-0-003
–20
100
10
1
1
10
100
1k
10k
100k
1M
10M
100M
周波数（Hz）
図51. 入力電流ノイズの周波数特性（DISABLE＝＋VS）
図48. 入力電流ノイズの周波数特性（DISABLE＝オープン）
1000
VS = ±5V
N = 1,200
X = –70µV
σ = 80µV
120
入力電圧ノイズ（nV Hz）
100
10
頻度
80
1
60
40
1
10
100
1k
10k
100k
1M
10M
100M
周波数（MHz）
1G
0
–300
–100
0
100
VOFFSET（μV）
図52. 入力オフセット電圧分布
図49. 入力電圧ノイズの周波数特性
REV.A
–200
13
200
04511-0-075
0.1
04511-0-005
20
AD8099
400
20
18
VS = 5V
200
電源電流（mA）
100
0
VS = ±5V
VS = 5V
12
–25
–10
5
20
35
50
65
80
95
110
125
温度（℃）
8
–40
–25
–10
35
50
65
80
95
110
125
110
125
図56. 電源電流の温度特性
–5.4
1.0
0.8
IB+, VS = ±5V
–5.6
IB+, VS = ±5V
バイアス電流（μA）
0.6
–5.8
IB–, VS = ±5V
–6.0
IB–, VS = 5V
–6.2
0.4
0.2
0 IB–, VS = ±5V
IB+, VS = 5V
–0.2
–0.4
–0.6
–6.4
IB+, VS = 5V
–25
–10
5
20
35
50
温度（℃）
65
80
IB–, VS = 5V
–0.8
95
110
125
04511-A-004
バイアス電流（μA）
20
温度（℃）
図53. 入力オフセット電圧の温度特性
–6.6
–40
5
04511-A-006
–200
–40
14
10
04511-A-003
–100
VS = ±5V
16
04511-A-007
オフセット電圧（μV）
300
–1.0
–40
–25
–10
5
20
35
50
65
80
95
温度（℃）
図57. 入力バイアス電流の温度特性
（DISABLEピン＝＋VS）
図54. 入力バイアス電流の温度特性
（DISABLEピン解放）
1.24
–VS + VOUT
1.22
VS = ±5V
+VS – VOUT
1.18
–VS + VOUT
1.16
+VS – VOUT
1.14
1.12
–40
VS = 5V
–25
–10
–5
20
35
50
65
80
95
温度（℃）
110
125
04511-A-005
出力飽和電圧（V）
1.20
図55. 出力飽和電圧の温度特性
14
REV.A
AD8099
動作原理
AD8099は、
直線性の優れた新しいロー・ノイズ入力段を採用した電圧
帰還型オペアンプです。AD8099は、
この入力段により、
2V p-pで90dB
を超える歪み性能と1nV/ Hz 以下の入力換算電圧ノイズで10MHzの
LFCSPとSOICのピン配置は同じですが、LFCSPでは全ピンが反時計回
りに1ピン分、回転されています。この回転により、入力が負電源ピンか
出力信号を達成しています。
このノイズ・レベル性能と歪み性能はこれ
まで、
完全に非補償のアンプでのみ達成可能でした。AD8099は、
＋2ま
結合が解消されます。このため、重い負荷を駆動する際の2次高調波
が、LFCSPではSOICに比べて大幅に改善されています。
ら離され、重い負荷を駆動する際に顕著に発生する相互インダクタンス
での小さなゲインでこのレベルの性能を達成します。
また、
この新しい入
Hz
力段は、
同等な補償済み1nV/
アンプの3倍のスルーレートを達成可
AD8099には、高インピーダンス・パワーダウンとオプションの入力バイア
能です。
ス電流相殺回路のために、スリーステート入力ピンが用意されています。
AD8099の簡略回路図を図58に示します。
このアンプは、
アナログ・デバ
高インピーダンス出力を使うと、複数のAD8099が同じADCまたは出力
ラインを時分割で駆動できます。DISABLE ピンをローレベルにすると、
イセズの超高速相補型バイポーラ・プロセス
（XFCB）
を使って製造した
ユニティ・ゲインの出力バッファを持つ1段のゲイン段です。AD8099は、
ΔVOS/ΔT
85dBのオープン・ループ・ゲインを持ち、
CMRR、
PSRR、
VOS、
高インピーダンス状態になります。閾値レベルについては、表5を参
照。DISABLE ピンが解放されたままの場合、AD8099は通常の動作を
行います。DISABLEピンを正側電圧の0.7V以内にプルアップすると、
オ
の高精度仕様を、
通常は2段以上のゲイン段を持つ回路に該当するレ
ベルに維持しています。
プションの入力バイアス電流相殺回路がオンになり、
入力バイアス電流
が200nA未満になります。
このモードでは、
AD8099を高DCソース・インピ
ーダンスで駆動し、
かつインピーダンス・マッチング技術を使わずに出力
換算オフセットを最小に維持できます。
さらに、
AD8099は高DCインピーダ
ンス回路をもった入力とAC結合することもできます。入力バイアス電流
R1
CC
RL
相殺回路は入力換算電流ノイズを倍加しますが、
広帯域インピーダンス
04511-0-060
VOUT
バッファ
gm
を小さく維持する限り、
この影響は大きくありません
（図48、
図51を参照）
。
内部で接続された1対のダイオードにより、
AD8099の非反転入力と反転
図58. AD8099の回路
入力との間の差動電圧が制限されています。
ダイオードの各セットには2
個の直列ダイオードが付いており、
これらは逆向きで並列に接続されて
AD8099は、
RC回路を使って外部補償することにより、
ゲイン＝2まで下
います。
この回路が、
両入力間の差動電圧を約±1.8Vに制限します。
げることができます。ゲイン＝15より上では、
外部補償回路は不要です。
フルGP積を実現するには、
外部補償ピンまたはその周辺にPCボードの
AD8099のすべてのピンは、
両レール間に接続された電圧制限ダイオー
ドによりESDに対して保護されています。保護ダイオードは5mAの静止
パターンを接続しないようにして容量を最小にする必要があります。
状態電流を処理できます。電流は、
直列制限抵抗を使って5mA以下に
制限する必要があります。
外部補償機能を使うと、
ピーキングを最小化するようにクローズド・ルー
プ応答を最適化できると同時に、
高ゲインでGP積を大きくし、
内部補償
されたデバイスの高ゲインで顕著に発生する歪み誤差を小さくすること
ができます。固定ゲイン帯域幅の場合、
クローズド・ループ・ゲインが2か
ら4になると、
広帯域の歪み成分は一般に6dB増加します。AD8099のGP
積を大きくすると、
クローズド・ループ・ゲインが大きくなり、
この影響を解
消します。
AD8099はSOICまたはLFCSPを採用し、
両パッケージとも、
動作温度を
下げるためにサーマル・パッドを使用しています。ボード・レイアウトでは
このパッドを回避できるように、
両パッケージとも出力ピンの反対側にも
う1つ出力ピン
（FEEDBACKピン）
を備えており、
帰還ネットワークを入力
に接続しやすくしています。
このFEEDBACKピンも、
出力の容量性負荷、
パッケージの自己インダクタンス、
帰還ループからのボンディング・ワイヤ
間の干渉を防止します。帰還に対してFEEDBACKピンを使う一方で、
アンプの出力インピーダンスから容量性負荷を
Voutのインダクタンスは、
分離するのを助けます。SOICは出力で大きなインダクタンスを持つため、
LFCSPより容量性負荷の駆動に優れています。両パッケージでVoutを
帰還に使うと、
LFCSPのほうがSOICより容量性負荷の駆動に優れてい
ます。
REV.A
15
AD8099
アプリケーション
CF ―ループ応答内にゼロ点を形成し、
入力容量（浮遊容量を含む）
と帰還抵抗RFで構成される極を補償します。CFは、
クローズド・ループ応
AD8099の使い方
AD8099は低い信号ゲイン構成で、
非常に優れたノイズ性能と歪み性能
を提供します。低ゲイン構成（15未満）では外部補償が必要です。必要
答内の高周波ピーキングとリンギングを抑えるのに役立ちます。代表的
な範囲は、
ここで使用する評価回路に対して0.5∼1.5pFです。
なゲインと性能に応じて補償回路が決定されます。
R1 ―この抵抗は、
信号源のソース抵抗と整合を図るための終端抵抗
で、
通常、
50Ωが用いられます（これはアプリケーションにより決まり、
必
ここでは、
AD8099の最高性能を引き出すのに有効な手法を紹介し、
ユ
ーザがAD8099の補償を行うのをサポートします。
このデータシートのデ
ータは、
次ページに示す部品の値と回路構成を使って得たものです。
こ
ずしも必要とは限りません）
。
れらの値と回路構成は、
設計の出発点になります。最終的な構成と部品
安定性を維持するため公
RS ―低ゲイン構成の多くの高速アンプは、
の値は、
回路アプリケーションにより決まります。
称インピーダンスで入力段を終端する必要があります。
ロー・ノイズ性能
を維持するには、
RS値を50Ω以下に保つ必要があります。高ゲインでは、
回路部品
なくなります。代表的な範囲は0∼50Ωです。
RSは減少するか、
ここでは、
AD8099の性能全体に各部品がどのようにかかわっているか、
簡単に説明します。
これらの部品は図59（AD8099の推奨非反転回路
位相性能が低下する高周波でのオープン・
CC ―補償コンデンサは、
ループ・ゲインを低下させます。
ここでオープン・ループ・ゲインを低下さ
図）
を参照してください。一般に使われている部品の値と性能データに
ついては表4を参照してください。
せると、
位相マージンが大きくなるためアンプが安定します。代表的な範
囲は0∼5pFです。CCの値はゲインに依存します。
CF
+VS
RF
C3
0.1µF
2
ープン・ループ応答内にゼロを構成するため、
値を小さくして、
このゼロ
点がより高い周波数で発生するようにします。補償回路の目的は、
オー
VOUT
6
5
3
プン・ループ・ゲインを下げることです。抵抗が大きくなり過ぎると、
ゲイン
は抵抗値まで減少しますが、
0Ωにする必要はありません。
これは全周
4
8
RC
C1
波数に対して1個のコンデンサでできることです。代表的な値の範囲は、
C5
0.1µF
0∼50Ωです。
CC
C4
10µF
–VS
C1をRCに並列に接続します。
C1 ―RCのインピーダンスを下げるため、
C1は必須というわけではありませんが、
低クローズド・ループ・ゲインで
04511-0-061
DISABLE
奨値はクローズド・ループ・ゲイン＝2に対して50Ωです。
この抵抗はオ
7
AD8099
RS
R1
が、
直列
RC ―パッケージの直列リード・インダクタンスと補償容量（CC）
共振回路を構成します。RCは共振を制動し、
発振を防止します。RCの推
1
RG
VIN
C2
10µF
のピーキングを大幅に減少させます。代表的な値の範囲は0∼2pFです。
図59. 広帯域非反転ゲイン構成（SOIC）
C2およびC3 ―最適な歪み性能とPSRR性能を得るために、バイパ
ス・コンデンサを両電源の間に接続します。これらのコンデンサは、アン
プの電源ピンのできるだけ近くに配置する必要があります。C3とC5に
RFおよびRG ―帰還抵抗とゲイン設定抵抗がアンプのノイズ・ゲイン
を決定します。通常、
RF値の範囲は250∼499Ωです。
は、
0508サイズを使う必要があります。0508サイズは、
インダクタンスが小
さく、
優れた周波数応答を持っています。
C4およびC2 ―電解バイパス・コンデンサ
16
REV.A
AD8099
推奨値
表4.
推奨値とAD8099の性能
−3dB
スルー
出力ノイズ
抵抗を含む
SS帯域幅 レート ピーキング （AD8099のみ） 総合出力ノイズ
C1 (MHz)
(V/μs)
(dB)
(nV/√Hz)
(nV/√Hz)
帰還ネットワークの値
補償回路の値
ゲイン パッケージ
RF
RG
RS
CF
RC
CC
−1、2
SOIC
250
250
50
1.5
50
4
1.5
440/700
515
0.3/3.1
2.1
4
2
CSP
250
250
50
0.5
50
5
2
700
475
3.2
2.1
4
−1
CSP
250
250
50
1.0
50
5
2
420
475
0.8
2.1
4
5
CSP/SOIC
499
124
20
0.5
50
1
0
510
735
1.4
4.9
8.6
10
CSP/SOIC
499
54
0
0
0
0.5
0
550
1350
0.8
9.6
13.3
20
CSP/SOIC
499
26
0
0
0
0
0
160
1450
0
19
23.3
回路構成
図60∼66に、
さまざまなゲイン構成でのAD8099の代表的な回路図を示
します。表4のデータは、図60∼66に示す回路を使って得たものです。図
60∼66に示す抵抗R1は、テスト装置の終端抵抗です。通常の動作では
R1は不要ですが、正確を期すために示します。
CF
1.5pF
+VS
RF
250
C3
0.1µF
VIN
7
AD8099
6
RL
1k
5
3
4
2
3
R1
50
VOUT
8
RS
50
AD8099
C1
1.5pF
DISABLE
C5
0.1µF
+VS
RF
250
04511-0-116
6
RL
1k
5
4
RS
50
VOUT
VIN
RC
50
C1
1.5pF
DISABLE
C5
0.1µF
CC
4pF
7
RL
1k
6
5
VOUT
1
RC
50
C1
2pF
C5
0.1µF
CC
5pF
C4
10µF
–VS
図61. SOICパッケージでのアンプ構成（ゲイン＝＋2）
REV.A
8
AD8099
4
R1
50
8
–VS
2
3
AD8099
C2
10µF
C3
0.1µF
RG
250
7
C4
10µF
+VS
RF
250
04511-0-054
DISABLE
CF
0.5pF
C2
10µF
1
3
R1
50
図62. CSPパッケージでのアンプ構成（ゲイン＝−1）
C3
0.1µF
2
C1
2pF
–VS
図60. SOICパッケージでのアンプ構成（ゲイン＝−1）
VIN
VOUT
CC
5pF
C4
10µF
–VS
CF
1.5pF
RC
50
C5
0.1µF
CC
4pF
C4
10µF
RS
50
RL
1k
5
1
RC
50
RG
250
7
6
4
8
DISABLE
C2
10µF
C3
0.1µF
RG
250
1
2
RS
50
R1
50
RF
250
04511-0-108
VIN
+VS
04511-0-053
RG
250
CF
1pF
C2
10µF
図63. CSPパッケージでのアンプ構成（ゲイン＝＋2）
17
AD8099
+VS
+VS
RF
499
RG
124
RF
499
RG
26
C3
0.1µF
RS
20
+
VO
CC
RL
1k
VIN
VOUT
+
R1
50
D
DISABLE
RC
50
C5
0.1µF
–V
VO
CC
RL
1k
VOUT
D
C5
0.1µF
C4
10µF
CC
1pF
04511-0-055
C4
10µF
+V
AD8099
–V
R1
50
DISABLE
FB
+V
AD8099
C2
10µF
C3
0.1µF
–
FB
–
VIN
C2
10µF
–VS
–VS
04511-0-057
CF
0.5pF
図66. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋20）
図64. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋5）
+VS
RF
499
RG
54
C3
0.1µF
FB
–
+V
AD8099
+
R1
50
DISABLE
VO
CC
–V
RL
1k
VOUT
D
C5
0.1µF
CC
0.5pF
C4
10µF
–VS
04511-0-056
VIN
C2
10µF
図65. CSPおよびSOICパッケージでのアンプ構成（ゲイン＝＋10）
18
REV.A
AD8099
外付部品の値と性能
AD8099の周波数応答に対する各部品の影響を、
図67と図68に示しま
す。図67と図68では、
変化する個々の部品を除き、
すべての部品の値は
0から50
一定に保たれています。たとえば、
図68のRS性能プロットでは、
Ωまで変化するRSを除くすべての部品が一定に維持されています。一
見しただけで、
RSがAD8099のピーキングと帯域幅に大きな影響を与え
ることがわかります。
8
C3
0.1µF
1
RG
2
7
AD8099
RS
VIN
VOUT
6
5
3
4
8
DISABLE
C1
RC
C5
0.1µF
CC
C4
10µF
04511-0-117
R1
–VS
SOICのピン配置を表示
VS = ±5V
9 G = +2
RLOAD = 1k
8 SOICパッケージ
CC = 4pF
7
6
5
6
5
4
3
2
1
C1 = 1.5pF
0 VS = ±5V
G = +2
–1 RLOAD = 1k
SOICパッケージ
–2
1
10
CC = 5pF
4
3
2
1
10
100
周波数（MHz）
1000
3000
04511-0-024
1
3000
7
RC = 50
6
5
4
3
2
RC = 20
1
RC = 35
–1
1
10
図67. C1、Cc、Rcの各値に対する周波数応答
REV.A
1000
VS = ±5V
9 G = +2
RLOAD = 1k
8 SOICパッケージ
0
0
–1
C1 = 2pF
100
周波数（MHz）
10
CC = 3pF
クローズド・ループ・ゲイン（dB）
クローズド・ループ・ゲイン（dB）
10
C1 = 0pF
7
04511-0-020
RF
9
C2
10µF
19
100
周波数（MHz）
1000
3000
04511-0-030
+VS
クローズド・ループ・ゲイン（dB）
CF
AD8099
10
クローズド・ループ・ゲイン（dB）
7
6
RF = RG = 300
4
3
RF = RG = 250
2
1 VS = ±5V
G = +2
0 R
LOAD = 1k
SOICパッケージ
–1
1
10
100
周波数（MHz）
1000
3000
04511-0-032
クローズド・ループ・ゲイン（dB）
8
5
CF = 0.5pF
9
9
8
7
6
CF = 1pF
5
CF = 1.5pF
4
3
2
1 VS = ±5V
G = +2
0 R
LOAD = 1k
SOICパッケージ
–1
1
10
100
周波数（MHz）
CF
12
RS = 0
RF
11
2
8
6
DISABLE
4
3
2 VS = ±5V
G = +2
1 RLOAD = 1k
SOICパッケージ
0
1
10
RS = 20
100
周波数（MHz）
4
8
RC
10000
CC
–VS
SOICのピン配置を表示
C1
C5
0.1µF
C4
10µF
1000
VOUT
6
5
3
R1
RS = 50
5
7
AD8099
RS
VIN
7
C2
10µF
1
RG
9
3000
C3
0.1µF
10
04511-0-034
クローズド・ループ・ゲイン（dB）
+VS
1000
04511-0-058
RF = RG = 200
04511-0-117
10
図68. RF、CF、RSの各値に対する周波数応答
総合出力ノイズの計算とデザイン
アンプ回路のノイズ性能を解析するには、
個々のノイズ源を特定する必
要があります。次に、
ノイズ源がアンプの全体ノイズ性能に大きな影響を
すべての抵抗は (4kBTR) のジョンソン・ノイズを持っています。
ここで、
−23
J/K）
、Tはケルビンで表した絶対温
kはボルツマン定数（1.38×10
度、
BはHzで表した帯域幅、
RはΩで表した抵抗です。覚えやすい簡単
な関係は、
50Ωの抵抗が25℃で1nV Hz のジョンソン・ノイズを発生す
与えているか否かを調べます。
ノイズの計算を簡単にするため、
実際の
電圧ではなくノイズ・スペクトル密度を使って、
式から帯域幅を除去しま
す（一般にnV/ Hz で表されるノイズ・スペクトル密度は、
帯域幅1Hzの
ることです。AD8099アンプは、
50Ωの抵抗とほぼ同じ等価ノイズを持っ
ています。
ノイズと等価です）
。
ノイズ、
オ
図69に示すノイズ・モデルは、
3つの抵抗の熱抵抗（ジョンソン）
ペアンプ電圧ノイズ、
アンプの各入力の電流ノイズという、
6つのノイズ源
を持っています。各ノイズ源はそれぞれ、
出力でのノイズに影響を与えて
います。
ノイズは一般にRTI（入力換算）で規定されますが、
出力換算
（RTO）
ノイズの計算のほうが簡単なので、
これをノイズ・ゲインで除算し
てRTIノイズを求めます。
20
REV.A
AD8099
VN, R2
“A”から
=
出力までのゲイン
4kTR2
B
R1
VN
4kTR1
VN, R3
A
によって発生する電圧に前のオフセット電圧を加算すると、
最終的な出
力オフセット電圧が得られます。
また、
オフセット電圧の入力換算（RTI）
ノイズ・ゲイン =
NG = 1 + R2
R1
IN–
は、
計算された出力オフセット電圧をノイズ・ゲインで除算すると得られ
VOUT
R3
ます。
IN+
“B”から
= – R2
出力までのゲイン
R1
4kTR3
R2
R1 + R2
VN2 + 4kTR3 + 4kTR1
RTIノイズ =
×
+ IN+2R32 + IN–2 R1 R2
R1 + R2
図70に示すように、IB＋とIB−が等しく、R3がR1とR2の並列接続に等し
い場合は、RTIオフセット電圧はVOSになります。これは、出力オフセッ
2
ト電圧を減らすために使用する一般的な方法です。抵抗を小さくして
2
+ 4kTR2
R1
R1 + R2
おくと、オフセット誤差電圧を最小化するのに役立ち、電圧ノイズが低
く保たれます。
2
RTOノイズ = NG ×RTIノイズ
04511-0-070
VN, R1
RTOの計算では、入力オフセット電圧とR3を流れるバイアス電流によっ
て発生する電圧に、アンプのノイズ・ゲインを乗算します。R2を流れるIB−
R2
DISABLEピンと入力バイアス相殺機能
図69. オペアンプ・ノイズの解析モデル
AD8099のDISABLE ピンは、入力バイアス電流のイネーブル、ディスエ
ーブル、削減の3つの機能を実行します。DISABLE ピンを正側電圧の
ノイズ感度が重要なアプリケーションでは、
他の大きなノイズ源がアンプ
に導入されないように注意する必要があります。各抵抗はノイズ源にな
0.7V以内にすると、入力バイアス電流が約1/60に削減されますが、入力
電流ノイズは5.2pA/ Hz に倍増します。表5に、DISABLE ピン機能の
ります。設計、
レイアウト、
部品選択に対する注意は、
ロー・ノイズ性能を
概要を示します。
維持するために重要です。
アンプと関連する抵抗に関するノイズ性能を
表5.
表4にまとめてあります。
入力バイアス電流とDCオフセット
高ノイズ・ゲインの構成では、入力バイアス電流と入力オフセット電圧を
低くした場合でも、出力オフセット電圧の影響が大きくなることがありま
す。図70に、
包括的なオフセット電圧モデルを示します。
このモデルを使
用し、
アンプの出力換算（RTO）
オフセット電圧または入力換算（RTI）
オ
フセット電圧を求めることができます。
R2
“A”から
=
出力までのゲイン
B
ノイズ・ゲイン=
R2
NG = 1 +
R1
IB–
R1
VOS
A
R3
VOUT
IB+
“B”から
R2
=–
出力までのゲイン
R1
オフセット(RTO)= VOS 1 +
R2
+ IB+ × R3
R1
1+
R2
– IB– ×R2
R1
バイアス電流相殺のため：
オフセット(RTI) = VOS
IF IB+ = IB– AND R3 =
R1 × R2
R1 + R2
04511-0-071
×
オフセット(RTI) = VOS + IB+ × R3 – IB– R1 R2
R1 + R2
図70. オペアンプの総合オフセット電圧モデル
REV.A
21
DISABLEピンの真理値表
電源電圧
±5V
＋5V
デｨスエーブル
−5∼＋2.4
0∼2.4
イネーブル
オープン
オープン
低入力バイアス電流
4.3∼5
4.3∼5
AD8099
AVDD
DVDD
0.1µF
0.1µF
REF
+VS
RF
150
R7
15
6
4
RC
50
C5
0.1µF
C1
2pF
CC
9pF
C4
10µF
R2
590
INGND
C6
2.7nF
04511-0-072
R1
590
IN
5
8
+2.5V
DVDD
AD7667
7
AD8099
DISABLE
DGND
REFGND
2
3
AVDD
47µF
1
RS
50
VIN
1µF
C2
0.1µF
RG
150
AGND
REF
C1
10µF
–VS
図71. ADCドライバ
16ビットADCドライバ
表6.
超ロー・ノイズかつ超低歪み性能のAD8099は、
ADCドライバに最適で
す。AD8099はユニティ・ゲインでは安定しませんが、
正味のゲイン＝＋1
のアンプとして構成することができます（図71）
。ゲイン＝＋2とゲイン＝−
1を組み合わせることで、
正味のゲイン＝＋1を実現できます。ADCの入
ADCドライバの性能（fC＝20kHz、VOUT＝2.24V p-p）
パラメータ
測定(dB)
2次高調波歪み
−111.4
3次高調波歪み
−103.2
THD
−101.4
表6に、
AD8099とアナログ・デバイセズのAD7667（1MSPSの16ビット
SFDR
102.2
ADC）の性能データを示します。
SNR
88.1
力範囲は0∼2.5Vです。
22
REV.A
AD8099
回路の注意事項
AD8099の性能の最適化には、ボードのレイアウトと信号ルーティングに
細心の注意を払う必要があります。電源バイパス、寄生容量、部品の選
ング、
部品配置に十分な注意を払うことで、
AD8099の評価用ボードは最
高性能を得るように最適化されています。
これは、
お客さまに提供される
のと同じ評価用ボードです。オーダー・ガイドは表7を参照してください。
択はすべて、アンプの全体性能に影響を与えます。
SOICとCSPの非反転評価用ボードのレイアウトを図72と図73に示しま
PCボードのレイアウト
す。図72と図73に示すレイアウト情報を新しい設計に採用することを推
奨します。最適な回路性能を確かなものにするのに役立ちます。図72と
補償回路はアンプのゲイン条件により決定されます。低いゲインでは、
レ
イアウトと部品の配置がさらに重要になります。高いゲインでは、
補償部
図73に示したレイアウト、
グラウンディング、
部品配置の概念は、
反転構成
にも適用できます。ボードのサイズは2インチ×2インチです。
04511-A-001
品が少なくなるので、
レイアウトは簡単になります。
レイアウト、
グラウンディ
04511-A-001
図72. SOIC評価用ボードのレイアウト
図73. CSP評価用ボードのレイアウト
REV.A
23
AD8099
寄生
電源のバイパス
補償ピンの周辺領域は、
寄生容量に非常に敏感です。AD8099のフル
AD8099の電源バイパスは、本データシートの「回路構成」にある図60∼
GP積を実現するには、
外部補償ピンまたはその周辺にパターンを配置
しないようにして、
容量を最小に抑える必要があります。補償が必要な場
66に示した各ゲイン設定に最適化されています。可能な場合は、記載
してある値を使ってください。パイパスは、安定性、周波数応答、歪み、
C1、
RC）
に使
合は、
補償ピン、
負電源、
部品間の相互接続（図59ではCC、
用するパターンをできるだけ太くして、
インダクタンスを最小化する必要が
PSRR性能にとって重要です。図60∼66に示す0.1μFのコンデンサは、
AD8099の電源ピンのできるだけ近くに配置し、電解コンデンサはその
あります。
側に配置する必要があります。
AD8099のピンの下のすべてのグラウンド・プレーンと電源プレーンは銅
部品の選択
箔を除去して、
入力および出力ピンとグラウンドとの間の寄生容量が発
生しないようにする必要があります。AD8099のピンの下のグラウンドま
1206 SMTサイズより小型の部品は、
実装パッドが小さいため、
寄生も小さ
く、
より小型のレイアウトが可能です。高品質で許容誤差の小さな
（重要
たは電源プレーンの銅箔を除去しない場合、
SOICフットプリント上の1個
な場合）
、
低ドリフトの部品を使うことが最適性能のためには重要です。
の実装パッドで、
グラウンドとの間に0.2pFもの容量が追加されてしまい
ます。寄生容量はピーキングと不安定性の原因となるので、
正常動作を
たとえば、
許容誤差と低ドリフトは、
図60で使用した帰還コンデンサの選
択では重要です。図60の帰還補償コンデンサは1.5pFです。
このコンデ
確保するには最小限に抑える必要があります。
ンサは、
NPO材を用いる必要があります。NPO材は、
−55∼＋125℃の温
度範囲で±30ppm/℃(typ)で変化します。100℃の変化に対して、
4.5fF
AD8099の新しいピン配置では、
アンプの出力と反転入力との間の距離
が小さくなっています。
これは、
帰還パスの寄生インダクタンスと寄生容量
の容量変化が発生しますが、
これに対してX7R材は0.23pFの変化（公称
値から15%の変化）
となります。
これは図68のCFの周波数応答特性に示
を最小化するのに役立ち、
リンギングと2次高調波歪みを小さくするのに
すように、
大きなピーキングが発生します。
役立っています。
デザイン・ツールおよびテクニカル・サポート
グラウンディング
可能な場合は、
グラウンド・プレーンと電源プレーンを使用すべきです。
アナログ・デバイセズは、
テクニカル・サポートとオンライン・デザイン・ツ
グラウンド・プレーンと電源プレーンは、
電源配線とグラウンド・リターンの
ールを提供して、
デザイン・プロセスをサポートしています。
アナログ・デバ
イセズは、
無償の評価用ボード、
サンプルIC、
SPICEモデル、
対話型評価
抵抗とインダクタンスを小さくします。複数層のプレーンを使用する場合
は、
複数のビアを使って相互接続する必要があります。入力のリターン、
用ツール、
アプリケーション・ノート、
電話サポート、
Eメール・サポートによ
り、
テクニカル・サポートを提供しています。www.analog.comを参照して
ください。
AD8099のできるだけ
出力の終端、
バイパス・コンデンサ、
RGはすべて、
近くに配置する必要があります。グラウンド・ビアを部品実装パッドのい
ちばん端に配置して、
確実にグラウンド・リターンを確保する必要があり
評価用ボード
ます。出力負荷のグラウンドとバイパス・コンデンサのグラウンドは、
寄生
インダクタンスを最小化して歪み性能を改善するため、
グラウンド・プレ
表7に示す4種類の評価用ボードを提供しています。
ーン上の共通の1点に戻す必要があります。PCボードのレイアウトと設計
上の考慮事項の詳細は、
「2002 Analog Devices Op Amp Applications
book」のセクション7-2を参照してください。
表7.
評価用ボード・セレクション・ガイド
パッケージタイプ
ボード設定
CSP
SOIC
反転
EVAL-ADOPAMP-1CSP-IN
EVAL-ADOPAMP-1R-IN
非反転
EVAL-ADOPAMP-1CSP-NI
EVAL-ADOPAMP-1R-NI
24
REV.A
AD8099
外形寸法
5.00 (0.197)
4.90 (0.193)
4.80 (0.189)
4.00 (0.157)
3.90 (0.154)
3.80 (0.150)
8
5
上面図
1
4
底面図
（ピンアップ）
2.29 (0.092)
2.29 (0.092)
6.20 (0.244)
6.00 (0.236)
5.80 (0.228)
1.27 (0.05)
BSC
0.25 (0.0098)
0.10 (0.0039)
平坦性
0.10
0.50 (0.020)
× 45°
0.25 (0.010)
1.75 (0.069)
1.35 (0.053)
実装面
0.51 (0.020)
0.31 (0.012)
8°
0.25 (0.0098) 0° 1.27 (0.050)
0.40 (0.016)
0.17 (0.0068)
JEDEC規格MS-012に準拠
基本単位はミリメートルです。括弧内に示したインチの値は、
ミリメートル値をもとに算出した概数です。参考にのみ使用し、設計には用いないでください。
図74. 8ピン標準SOP［SOIC-ED］
（RD-8-1）
3.00
BSC SQ
0.50
0.40
0.30
0.60 MAX
ピン1の識別マーク
0.45
1
8
ピン1の識別
マーク
0.90
0.85
0.80
実装面
上面図
2.75
BSC SQ
0.50
BSC
0.25
MIN
0.80 MAX
0.65TYP
12° MAX
1.50
REF
底面図
5
1.90
1.75
1.60
4
1.60
1.45
1.30
0.05 MAX
0.02 NOM
0.30
0.23
0.18
0.20 REF
図75. 8ピン・プラスチック表面実装パッケージ［CSP］
（CP-8）
寸法単位：mm
REV.A
25
AD8099
オーダー・ガイド
製品モデル
最小注文数量
温度範囲
パッケージ
AD8099ARD
1
−40∼＋125℃
8ピンSOIC-ED
ブランド
RD-8-1
パッケージ・オプション
AD8099ARD-REEL
2,500
−40∼＋125℃
8ピンSOIC-ED
RD-8-1
AD8099ARD-REEL7
1,000
−40∼＋125℃
8ピンSOIC-ED
RD-8-1
AD8099ARDZ1
1
−40∼＋125℃
8ピンSOIC-ED
RD-8-1
AD8099ARDZ-REEL1
2,500
−40∼＋125℃
8ピンSOIC-ED
RD-8-1
AD8099ARDZ-REEL71
1,000
−40∼＋125℃
8ピンSOIC-ED
AD8099ACP-R2
250
−40∼＋125℃
8ピンCSP
HDB
CP-8
AD8099ACP-REEL
5,000
−40∼＋125℃
8ピンCSP
HDB
CP-8
AD8099ACP-REEL7
1,500
−40∼＋125℃
8ピンCSP
HDB
CP-8
RD-8-1
1 Zは鉛不使用。
26
REV.A
AD8099
ノート
REV.A
27
TDS06/2004/PDF
AD8099
D04511-0-1/04(A)-J
28
REV.A