NJW4152 600mA, 1A MOSFET 内蔵 降圧用 スイッチングレギュレータ IC ■概 要 NJW4152 は、40V/600mA, 1A のパワーMOSFET を内蔵した降 圧用スイッチングレギュレータ IC です。広動作電圧での高速発振、 出力セラミックコンデンサに対応し、最小限の外付け部品でアプリ ケーションの小型化を実現します。 またソフトスタート機能による安定した回路起動が可能であり、 過電流・過熱保護機能で異常時の回路保護を行います。 NJW4152 は、4.6V～40V の広範囲の電源電圧に対応し、動作 温度が+105℃, +125℃まで拡大されたT, T1 仕様をラインアップし ています。そのため、カーアクセサリ、OA 機器、産業機器などの 高電圧からロジック電圧の生成に最適です。 ■外 形 NJW4152GM1-A NJW4152R-B ■特 長 ●最大定格電圧 ●広動作電圧範囲 ●スイッチング電流 45V 4.6V～40V 1.4A min. (A バージョン) 0.8A min. (B バージョン) ●PWM 制御方式 ●広発振周波数 300kHz～1MHz ●ソフトスタート機能 4ms typ. ●低電圧誤動作防止回路内蔵 ●過電流・過熱保護機能 ●スタンバイ機能 ●外形 NJW4152GM1 : HSOP8 NJW4152R : VSP8 ●AEC-Q100 準拠 (HSOP8 品)※ ※AEC-Q100 の要求信頼性レベルを満足した製品となります。 ■製品分類 製品名 NJW4152GM1-A NJW4152GM1-A-T NJW4152GM1-A-T1 NJW4152GM1-AB NJW4152GM1-AB-T1 NJW4152R-B NJW4152R-BA-Z バージョン 出力電流 A A A AB AB B BA 1.0A 1.0A 1.0A 1.0A 1.0A 600mA 600mA スイッチング 動作電圧範囲 電流制限 (MIN.) 1.4A 4.6～40V 1.4A 4.6～40V 1.4A 4.6～40V 1.4A 3.6～40V 1.4A 3.6～40V 0.8A 4.6～40V 0.8A 4.4～40V パッケージ HSOP8 HSOP8 HSOP8 HSOP8 HSOP8 VSP8 VSP8 動作温度範囲 一般仕様 T 仕様 T1 仕様 一般仕様 T1 仕様 一般仕様 Z 仕様 -40～+85 C -40～+105 C -40～+125 C -40～+85 C -40～+125 C -40～+85 C -40～+125 C 本データーシートは、 「NJW4152GM1-A , NJW4152R-B」に適用されます。 他のバージョンについては、それぞれのデーターシートを参照してください。 Ver.2015-11-10 -1- NJW4152 ■端子配列 1 8 2 7 3 6 4 5 1 8 2 7 3 6 4 5 ピン配置 1. PV+ 2. V+ 3. ON/OFF 4. RT 5. IN6. FB 7. GND 8. SW Exposed PAD on backside connect to GND NJW4152GM1-A NJW4152R-B ■ブロック図 V + + PV Regulator OCP UVLO ON/OFF High: ON Low : OFF (Standby) Pulse by Pulse Standby ON/OFF Low Frequency Control 480k FB PWM OSC ER AMP Buffer IN- SW Vref Soft Start TSD 0.8V RT -2- GND Ver.2015-11-10 NJW4152 ■絶対最大定格 (Ta=25 C) 項 目 入力電圧 （V+端子, PV+端子） PV+－SW 端子間電圧 IN-端子電圧 ON/OFF 端子電圧 記 号 定 V+ PD 接合部温度範囲 動作温度範囲 保存温度範囲 Tj Topr Tstg 単 位 +45 VPV–SW VINVON/OFF 消費電力 格 V +45 -0.3～+6 +45 HSOP8 VSP8 V V V 790 2,500 595 805 (*1) (*2) (*3) (*4) -40～+150 -40～+85 -40～+150 mW C C C (*1): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (*2): 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による （4 層基板内箔：74.2×74.2mm、JEDEC 規格 JESD51-5 に基づき、基板にサーマルビアホールを適用） (*3): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (*4): 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (４層基板内箔：74.2×74.2mm) ■推奨動作条件 項 電源電圧 出力電流 (*5) タイミング抵抗 発振周波数 目 A バージョン B バージョン 記 号 V+ IOUT RT fOSC 最 小 4.6 － － 18 300 標 準 － － － 27 700 最 大 40 1 0.6 68 1,000 単 位 V A A k kHz (*5): 定常動作時 Ver.2015-11-10 -3- NJW4152 ■電気的特性 (V+=VON/OFF=12V, RT=27k , Ta=25 C) 項 目 低電圧誤動作防止回路部 ON スレッシホールド電圧 OFF スレッシホールド電圧 ヒステリシス幅 ソフトスタート部 ソフトスタート時間 発振器部 発振周波数 発振周波数 （低発振周波数コントロール時） 記 号 VT_ON VT_OFF VHYS TSS 件 最小 標準 最大 単位 4.3 4.2 60 4.5 4.4 100 4.6 4.54 － V V mV 2 4 8 ms 630 700 770 kHz – 270 – kHz V+=4.6～40V Ta= -40 C～+85 C 0.24 – – 0.275 1 2 0.31 – – V % % VFB=1V, VIN-=0.7V VFB=1V, VIN-=0.9V -1.0% -0.1 – – 8 1 0.8 – 80 0.6 16 2 +1.0% 0.1 – – 24 4 V A dB MHz A mA VIN-=0.7V 100 – – % A バージョン、ISW=1A B バージョン、ISW=0.6A A バージョン B バージョン VON/OFF=0V, V+=45V, VSW=0V – – 1.4 0.8 – 0.3 0.28 1.7 1.0 – 0.5 0.48 2.0 1.3 1 A A A VON/OFF= L → H VON/OFF= H → L 1.6 0 – – – 480 V+ 0.5 – V V k – – 2.5 – 2.8 1 mA A V+= L → H V+= H → L VB=0.75V fOSC fOSC_LOW RT端子電圧 周波数電源電圧変動 周波数温度変動 VRT fDV fDT 誤差増幅器部 基準電圧 入力バイアス電流 開ループ利得 利得帯域幅積 出力ソース電流 出力シンク電流 VB IB AV GB IOM+ IOM- PWM 比較器部 最大デューティーサイクル 条 MAXDUTY VIN-=0.4V, VFB=0.55V 出力部 出力 ON 抵抗 RON スイッチング電流制限 ILIM SW リーク電流 ILEAK ON/OFF 制御部 ON 制御電圧 OFF 制御電圧 プルダウン抵抗 VON VOFF RPD 総合特性 消費電流 スタンバイ時消費電流 -4- IDD IDD_STB RL=無負荷, VIN-=0.7V, VFB=0.55V VON/OFF=0V Ver.2015-11-10 NJW4152 ■アプリケーション回路例 CIN2 V IN CIN1 ON/OFF High: ON Low: OFF (Standby) 4 RT 3 RT 2 ON/OFF V + 1 PV + NJW4152 IN- FB GND SW 5 6 7 8 L SBD RNF CNF COUT V OUT CFB R2 RFB R1 Ver.2015-11-10 -5- NJW4152 ■特性例 発振周波数対タイミング抵抗特性例 o (V+=12V, Ta=25 C) 発振周波数 fOSC (kHz) 1000 100 10 100 タイミング抵抗 RT (k ) 発振周波数対電源電圧特性例 基準電圧対電源電圧特性例 o 705 700 695 0 10 20 30 + 電源電圧 V (V) 0.805 0.8 0.795 0.79 40 (RL=無負荷, VIN-=0.5V, Ta=25 C) 2 1 -6- 10 20 30 + 電源電圧 V (V) 40 40 45 30 o (V =12V, Gain=40dB, Ta=25 C) Phase Gain 180 135 90 位相 電圧利得 Av (dB) 消費電流 I DD (mA) 60 3 0 20 30 + 電源電圧 V (V) + o 0 10 誤差増幅器部 電圧利得,位相特性例 消費電流対電源電圧特性例 4 0 (deg) 690 (Ta=25 C) 0.81 基準電圧 VB (V) 発振周波数 fosc (kHz) o (RT=27k , Ta=25 C) 710 15 0 0.1 45 1 10 100 1000 周波数 f (kHz) 0 10000 Ver.2015-11-10 NJW4152 ■特性例 発振周波数温度特性例 基準電圧温度特性例 + (V =12V, RT=27k ) 0.805 基準電圧 VB (V) 720 700 680 2.2 V =12V 2 V =40V + + 1.8 1.6 1.4 1.2 -50 -25 V+=4.5V 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) 出力ON抵抗温度特性例 (A ver., I SW =1A) 0.4 V+=4.5V 0.3 + V =12V,40V 0.2 0.1 0 -50 -25 スイッチング電流制限 I LIM (A) スイッチング電流制限 I LIM (A) 0.79 -50 -25 25 50 75 100 125 150 o 周囲温度 Ta ( C) スイッチング電流制限温度特性例 (A ver.) 0.5 出力ON抵抗 RON ( ) 0 2.4 Ver.2015-11-10 0.8 0.795 660 -50 -25 2.6 (V+=12V) 0.81 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) 1.6 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) スイッチング電流制限温度特性例 (B ver.) 1.4 V+=12V 1.2 V+=40V 1 0.8 0.6 -50 -25 0.5 出力ON抵抗 RON ( ) 発振周波数 f OSC (kHz) 740 + V =4.5V 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) 出力ON抵抗温度特性例 (B ver., I SW =0.6A) 0.4 V+=4.5V 0.3 V+=12V,40V 0.2 0.1 0 -50 -25 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) -7- NJW4152 ■特性例 ソフトスタート時間温度特性例 低電圧誤動作防止回路部温度特性例 4.55 ソフトスタート時間 Tss (ms) 8 VT_ON 4.5 4.45 4.4 V T_OFF 4.35 4.3 -50 -25 3 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) 消費電流温度特性例 (RT=27k , RL=無負荷, V =0.5V) IN- スタンバイ時消費電流 IDD_STB ( A) スレッシホールド電圧 (V) 4.6 + 消費電流 I DD (mA) 2.5 V =40V 2 1.5 (V+=12V, VB=0.75V) V+=4.5V V+=12V 1 0.5 0 -50 -25 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) 7 6 5 4 3 2 -50 -25 1 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) スタンバイ時消費電流温度特性例 (VON/OFF=0V) 0.8 V+=40V 0.6 0.4 V+=12V + V =4.5V 0.2 0 -50 -25 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) SWリーク電流温度特性例 + SWリーク電流 I LEAK ( A) 5 (V =45V,V =0V, VSW =0V) 4 3 2 1 0 -50 -25 -8- ON/OFF 0 25 50 75 100 125 150 o 周囲温度 Ta ( C) Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ■端子説明 端子番号 1 端子名称 PV+ 2 V+ 3 ON/OFF 4 RT 5 IN- 6 FB 7 8 GND SW Exposed PAD – 機能 パワーライン系の電源供給端子です。 IC の制御回路への電源供給端子です。電源供給のインピーダンスを下げるため、 IC の近傍にバイパスコンデンサを接続してください。 NJW4152 の動作・停止を制御する端子です。 内部は 480k でプルダウンされています。 High レベルで動作、Low レベルまたはオープンでスタンバイモードとなります。 タイミング抵抗を接続して、発振周波数を決める端子です。 発振周波数は、300k～1MHz の間で設定してください。 出力電圧を検出する端子です。 IN-端子電圧が基準電圧 0.8V typ.となるように出力電圧を抵抗分割して入力しま す。 フィードバック設定端子です。 FB 端子－IN-端子間にフィードバック抵抗・コンデンサを接続します。 接地 パワーMOSFET のスイッチ出力端子です。 GND 端子に接続されています。 （HSOP8 パッケージのみ） ■各ブロックの機能説明 １．スイッチングレギュレータ基本機能 ●エラーアンプ部 (ER AMP) エラーアンプ部の非反転入力は、0.8V±1%の高精度基準電圧が接続されています。 アンプの反転入力(IN-端子)にコンバータの出力を入力することで、出力電圧 0.8V からのアプリケーション設計を容 易にできます。出力電圧を 0.8V 以上にする場合は、出力電圧を抵抗分割することで設定します。 アンプ部は高利得のゲインを持ち、フィードバック(FB 端子)が外部に出ております。FB 端子－IN-端子間にフィード バック抵抗・コンデンサを設けることが容易なため、各種アプリケーションにおける最適なループ補償を設定できま す。 ●発振回路部 (OSC) RT 端子-GND 間に抵抗を接続することで発振周波数を設定します。 「発振周波数対タイミング抵抗」特性例を参考に 300kHz～1MHz の間で設定してください。 Ver.2015-11-10 -9- NJW4152 NJW4152Application Manual 技 術 資 料 ■各ブロックの機能説明（続き） ●PWM 比較器部 (PWM) エラーアンプと三角波の信号を受け、スイッチングのデューティー比をコントロールします。 PWM 比較器部でエラーアンプと三角波の信号を受け、スイッチングのデューティー比 0～100%までコントロールし ます。タイミングチャートを図１に示します。 FB pin Voltage OSC Waveform (IC internal) Maximum duty: 100% ON SW pin OFF 図１ PWM 比較器部と SW 端子のタイミングチャート ●パワーMOSFET 内蔵されたパワーMOSFET のスイッチ動作によって、インダクタへ電力を供給します。過電流保護機能によって、 パワーMOSFET に流せる電流は、ILIM に制限され、A バージョンで 1.4A min. 、B バージョンで 0.8A min.です。降圧 回路では、パワーMOSFET の OFF 時にインダクタ電流が外付けの回生ダイオードに流れて、順方向バイアス電圧を 発生します。SW 端子は、PV+－SW 端子間電圧で 45V まで許容されますが、ショットキーダイオードの順方向飽和 電圧が十分に低いものを使用してください。 ●電源、GND 端子 (V+, PV+, GND) スイッチング動作に伴い、周波数に応じた電流が IC に流れます。電源ラインのインピーダンスが高いと電源供給が不 安定になり、IC の性能を十分に引き出せません。PV+, V+端子－GND 端子間の近傍にバイパスコンデンサを挿入し、 高周波インピーダンスを下げてください。 - 10 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ２．保護機能、付加機能 ●低電圧誤動作防止(UVLO)回路 電源電圧が低い場合、UVLO 回路によって動作を停止し、電源電圧 4.5V typ.以上で UVLO 回路が解除されて IC の動 作が開始します。電源電圧の立ち上がりと立ち下がりに 100mV typ.のヒステリシス電圧幅を持たせています。これに より、UVLO の解除と動作のばたつきを防止し、NJW4152 を安定して動作させます。 ●ソフトスタート機能 ソフトスタート機能によって、コンバータの出力電圧は設定値まで緩やかに電圧を上昇します。ソフトスタート時間 は 4ms typ.であり、エラーアンプの基準電圧が 0～0.75V になるまでの時間で定義されます。 （図２）ソフトスタート 回路は、UVLO 解除、サーマルシャットダウンからの復帰後に動作します。IN-端子が約 0.4V になるまで、低発振周 波数にコントロールされ、タイミング抵抗によって設定された発振周波数の約 40%で動作します。 0.8V Vref, IN- pin Voltage FB pin Voltage OSC Waveform ON SW pin OFF UVLO(4.5V typ.) の解除、 スタンバイ、 サーマルシャットダウン からの復帰 低発振周波数動作 VIN- =約0.4V Soft Start時間 Tss=4ms typ. VB=0.75Vまで 通常動作 Soft Start効果時間 VB=0.8Vまで 図２ ソフトスタートのタイミングチャート Ver.2015-11-10 - 11 - NJW4152 NJW4152Application Manual 技 術 資 料 ■各ブロックの機能説明（続き） ●過電流保護機能 (OCP) 内蔵のパワーMOSFET に ILIM 以上の電流が流れると、過電流保護機能によってパワーMOSFET を OFF にし、次の三 角波周期でスイッチング動作を復帰します。パルス毎に過電流保護を行うため、過電流の異常状態から回復にともな い、スイッチングレギュレータの出力電圧を自動的に復帰させることができます。 過電流検出動作時のタイミングチャートを図３に示します。 また IN-端子電圧が 0.4V 以下になると、低発振周波数にコントロールされ、発振周波数を設定値の約 40%で動作しエ ネルギーの消費を抑えます。 FB pin Voltage OSC Waveform ON SW pin OFF Sw itching Current ILIM 0 定常状態 過電流保護 動作状態 定常状態 図３ 過電流保護動作時のタイミングチャート ●サーマルシャットダウン機能 (TSD) サーマルシャットダウン機能は、NJW4152 のチップ温度が 175℃*を超えると SW 動作を停止します。 チップ温度を 145℃*以下になると、ソフトスタートによる SW 動作が開始されます。 なおサーマルシャットダウン機能は、高温時における IC の熱暴走を防止するための予備回路であり、不適切な熱設 計を補うためでは有りません。IC のジャンクション温度（～+150 C）範囲内で動作させるように、十分な余裕を満 たすことをお奨めします。 （* 参考値） ●ON/OFF 機能 ON/OFF 端子を 0.5V max.以下にすることで NJW4152 の機能を停止させスタンバイ状態にします。 内部は 480k でプルダウンされており、端子オープン時はスタンバイモードに移行します。 スタンバイ機能を使用しない場合は、ON/OFF 端子を V+に接続してください。 - 12 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ■アプリケーション情報 ●インダクタ 電流値 ピーク電流 Ipk インダクタには大電流が流れるため、飽和しない電 インダクタ 流能力を持たせる必要があります。 ①連続モード L 値を小さくするとインダクタのサイズも小さくな 電流 ΔIL ります。しかし、ピーク電流が大きくなり効率が悪 ②臨界モード 化します。 ③断続モード 反面、L 値が大きくなると、スイッチング時のピー 0 ク電流は低下します。よって変換効率の改善、出力 tON tOFF リップル電圧の低下につながります。あるレベル以 周波数 f OSC 上では、インダクタンスの巻数増加により、抵抗成 分による損失（銅損）が大きくなります。 図４ インダクタ電流の状態偏移 理想的には、インダクタンス電流が連続モードになる様にＬ値を設定します。しかし負荷電流が小さくなる程、①連 続モード → ②臨界モード → ③断続モードと電流波形が変化（図４）していきます。 断続モードにおいては、出力電流に対するピーク電流が大きくなり、変換効率が低下しやすくなります。場合によっ ては L 値を大きくし、連続モードの維持できる負荷電流領域を広げます。 最大出力電流を得るアプリケーションの場合は、インダクタ・リップル電流を 20%以下にしてください。スイッチン グ電流制限最小値における、過電流保護動作になるのを防止します。 ●キャッチ・ダイオード パワーMOSFET が OFF サイクルの時は、インダクタに蓄えられた電力がキャッチ・ダイオードを経由して出力コン デンサに流れます。そのためダイオードにはサイクル毎に、負荷電流に応じた電流が流れます。ダイオードの順方向 飽和電圧と電流の積が電力損失となるため、順方向飽和電圧の低い SBD (Schottky Barrier Diode)が最適です。 また SBD は、逆回復時間が短い特徴を併せて持っています。逆回復時間が長くなると、スイッチングトランジスタ が OFF から ON サイクルに移行した時、貫通電流が流れてしまいます。この電流によって効率の低下、ノイズの発 生等に影響を及ぼす可能性が有ります。 ●入力コンデンサ スイッチングレギュレータの入力部には、周波数に応じた過渡的な電流が流れます。電源回路に供給される電源イン ピーダンスが大きいと入力電圧の変動につながり、NJW4152 の性能を十分に引き出せません。よって入力コンデン サは、できる限り IC の近くに挿入してください。 ●出力コンデンサ 出力コンデンサは、インダクタンスからの電力を蓄え、出力への供給電圧を安定させる役割をします。 出力コンデンサの選定には、ESR(等価直列抵抗：Equivalent Series Resistance)の特性、リップル電流、耐圧を考慮 に入れる必要が有ります。 特にリップル電流、耐圧は、入力コンデンサ同様、コンデンサの定格以下で使用しなければいけません。 また周囲温度によっては、コンデンサの容量低下、ESR の増加（低温時） 、寿命（高温時）へ影響を与えます。出力 コンデンサの定格には、十分なディレーティングを持たせるのが望ましい使い方です。 出力コンデンサのESR 特性は、 出力リップルノイズへ大きな影響を与えます。 低 ESR タイプのコンデンサであれば、 更にリップル電圧を下げることが出来ます。 Ver.2015-11-10 - 13 - NJW4152 NJW4152Application Manual 技 術 資 料 ■アプリケーション情報（続き） ●基板レイアウト スイッチングレギュレータは、インダクタの充放電によって出力へ電力供給を行います。発振周波数に応じて電流が 流れるため、基板のレイアウトは重要な項目です。大電流の流れるラインは太く、短くし、ループ面積を最小限にし てください。図５に降圧回路における電流ループを示します。 特にスイッチングにおける高速な電流変化を伴う CIN－SW－SBD 間は、最優先でループを構成します。 寄生インダクタによって発生するスパイクノイズを低減するのに効果的です。 NJW4152 内蔵 SW V IN CIN NJW4152 内蔵 SW L SBD COUT V IN CIN (a) 降圧回路 SW ON 状態 L SBD COUT (b) 降圧回路 SW OFF 状態 図５ 降圧回路における電流ループ GND ラインは、パワー系と信号系を分離した上で１点アースをとるのが望ましい接続です。 また電圧検出のフィードバックラインは、できるだけインダクタンスから離します。本ラインはインピーダンスが高 いため、インダクタンスからの漏れ磁束でノイズの影響を避けるように配線します。 図６に降圧回路での配線例、図７にレイアウト例を示します。 L PV + V IN V+ CIN V OUT SW SBD COUT RL（負荷） (バイパス用) NJW4152 RFB RT RT CFB INR2 GND R1 負荷近傍で電圧を検出し、 電圧降下が負荷へ影響を与え ないように配慮する。 ICのインピーダンスが高いため、 信号系の GNDを パワー系と分離する。 電圧検出抵抗 R1,R2はできるだけ ICの近くに配置する。 図６ 降圧回路での配線例 - 14 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ■アプリケーション情報（続き） GND IN GND OUT Power GND Area C IN1 SBD COUT L VIN CIN2 ON/OFF To Signal GND VOUT RFB C FB RT RNF R1 C NF R2 Signal GND Area Feed back signal 裏面にてパワー系 GND と信号系 GND を接続 図７ レイアウト例（上面パターン） Ver.2015-11-10 - 15 - NJW4152 NJW4152Application Manual 技 術 資 料 ■パッケージパワーの計算 降圧回路の損失の多くは、スイッチ動作を行う NJW4152 のパワーMOSFET によって発生します。そのため下記式を 目安に NJW4152 の損失として考えます。 入力電力 ：PIN = VIN IIN [W] 出力電力 ：POUT = VOUT IOUT [W] ダイオードの損失 ：PDIODE = VF IL(avg) OFF duty [W] NJW4152 の消費電力 ：PLOSS = PIN POUT PDIODE [W] ただし、 VIN VOUT VF OFF duty IIN IOUT IL(avg) ：コンバータの入力電圧 ：コンバータの出力電圧 ：ダイオードの順方向飽和電圧 ：OFF デューティー ：コンバータの入力電流 ：コンバータの出力電流 ：インダクタ平均電流 変換効率 は、下記式によって求められます。 = (POUT PIN) 100 [%] 求めた消費電力 PD に対して温度ディレーティングを考慮します。 消費電力対周囲温度特性例（図８）を参考に、定格内に収まるか確認してください。 NJW4152GM1-A (HSOP8 Package) Power Dissipation vs. Ambient Temperature (Tj=~150°C) NJW4152R-B (VSP8 Package) Power Dissipation vs. Ambient Temperature (Tj=~150°C) 1000 At on 4 layer PC Board (*7) At on 2 layer PC Board (*6) 2500 2000 一般仕様 1500 T仕様 1000 T1仕様 500 0 Power Dissipation PD (mW) Power Dissipation PD (mW) 3000 At on 4 layer PC Board (*9) At on 2 layer PC Board (*8) 800 600 400 200 0 -50 -25 0 25 50 75 100 125 150 -50 Ambient Temperature Ta (°C) -25 0 25 50 75 100 125 150 Ambient Temperature Ta (°C) (*6): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (*7): 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による （4 層基板内箔：74.2×74.2mm、JEDEC 規格 JESD51-5 に基づき、基板にサーマルビアホールを適用） (*8): 基板実装時 76.2×114.3×1.6mm(2 層 FR-4)で EIA/JEDEC 準拠による (*9): 基板実装時 76.2×114.3×1.6mm(4 層 FR-4)で EIA/JEDEC 準拠による (４層基板内箔：74.2×74.2mm) 図８ 消費電力対周囲温度特性例 - 16 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ■アプリケーション設計例 ●降圧アプリケーション仕様 IC ：NJW4152GM1-A 入力電圧 ：VIN=12V 出力電圧 ：VOUT=5V 出力電流 ：IOUT=1A 発振周波数 ：fosc=700kHz 出力リップル電圧 ：Vripple(P-P)=20mV 以下 CIN2 0.1 F/50V CIN1 10 F/50V V IN=12V ONOFF High: ON Low: OFF (Standby) RT 27k 4 RT 3 2 ON/OFF V + 1 PV + NJW4152GM1 C1 open IN- FB GND SW 5 6 7 8 L 22 H/2.5A SBD RNF 3.3k CNF 4,700pF COUT 4.7 F/6.3V CFB 220pF RFB 0 V OUT =5V R2 27k R1 5.1k 記号 IC 数量 1 L 1 CDRH8D28HPNP-220N D CIN1 CIN2 COUT CNF CFB C1 R1 R2, RT RNF RFB 1 1 1 1 1 1 0 1 2 1 1 CMS11 UMK325BJ106MM 0.1 F JMK212ABJ475KG 4,700pF 220pF (Optional) 5.1k 27k 3.3k 0 (Short) Ver.2015-11-10 部品番号 NJW4152GM1 概要 1A MOSFET 内蔵 SW.REG. IC Inductor 22 H 2.5A(Ta=20 C) / 1.9A (Ta=100 C) Schottky Diode 40V, 2A Ceramic Capacitor 3225 10 F, 50V, X5R Ceramic Capacitor 1608 0.1 F, 50V, B Ceramic Capacitor 2012 4.7 F, 6.3V, X5R Ceramic Capacitor 1608 4,700pF, 50V, B Ceramic Capacitor 1608 220pF, 50V, CH Optional Resistor 1608 5.1k , 1%, 0.1W Resistor 1608 27k , 1%, 0.1W Resistor 1608 3.3k , 5%, 0.1W Resistor 1608 0 , 0.1W メーカー New JRC Sumida Toshiba Taiyo Yuden Std. Taiyo Yuden Std. Std. Std. Std. Std. Std. - 17 - NJW4152 NJW4152Application Manual 技 術 資 料 ■アプリケーション設計例（続き） ●発振周波数の設定 「発振周波数対タイミング抵抗特性例」より、 fosc=700kHz のとき、RT=27 [k ], t=1.43[ s]となります。 ピーク電流 Ipk インダクタ電流 ΔIL 降圧回路のデューティー比は、 VOUT VF Duty V IN 100 出力電流 IOUT 5 0.4 100 45 % 12 より、tON=0.64 [ s], tOFF=0.79 [ s]で動作します。 0 周期 t 周波数 fOSC=1/t tON tOFF 図９ インダクタ電流波形 ●インダクタの決定 最大出力電流 1A を想定するため、スイッチング電流制限最小値 ILIM=1.4A(min)にかからないように、インダクタ・リ ップル電流を設定します。本アプリケーションでは、インダクタ・リップル電流を、出力電流の 20%として設計しま す。 リップル電流をΔIL とすると、 ΔIL = 0.2 IOUT = 0.2 1 = 0.2 [A] インダクタンス L を求めます。 L V IN V DS VOUT RON IL t ON 12 0.5 5 0.64 0 .2 20.8 22 [ H ] 但し、VDS-RON：MOSFET の ON 抵抗による電圧低下分 インダクタンス L は、理論上の値であり、アプリケーションの仕様、部品等によって最適な値は異なりますので、最 終的には実機で微調整を行います。 定常動作時のピーク電流 Ipk を求めます。 Ipk I OUT IL 2 1 0 .2 2 1.1 [ A] インダクタンスに流せる電流は、スイッチング時のピーク電流に対して十分な余裕を持たせます。 アプリケーション回路では、22 H, 2.5A(Ta=20 C) / 1.9A (Ta=100 C)を使用します。 - 18 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ■アプリケーション設計例（続き） ●入力コンデンサの決定 入力コンデンサは、電源の入力に当たる部分であり、電源のインピーダンスを十分に下げる必要があります。コンデ ンサの選定には、容量よりも入力リップル電流とコンデンサ耐圧に重点をおいて決定します。 入力実効電流は、下記計算式で表せます。 I RMS VOUT I OUT V IN V IN VOUT [ A] 上記計算式は、VIN=2×VOUT 時が最大になり、その時の結果は、IRMS=IOUT(MAX)÷2 です。 入力コンデンサの選定は、アプリケーションで評価の上、十分なマージンを持った物をご使用ください。 ●出力コンデンサの決定 出力コンデンサは、出力のリップルノイズを決める重要な部品です。 出力コンデンサは、ESR、リップル電流、コンデンサ耐圧に重点をおいて決定します。 出力リップル電圧は、下記計算式で表せます。 ESR Vripple( p p) IL また出力容量の選定には、十分なリップル電流を許容できる物を選びます。 コンデンサに流れるリップル電流の実効値(Irms)は、 I rms IL 0 .2 2 3 2 3 58 [ mArms ] となります。 ここでは十分なマージンをふまえて、上記スペックを満たせるコンデンサを使用します。アプリケーション回路では、 セラミックコンデンサ COUT=4.7 F/6.3V を使用します。 ●出力電圧の設定 出力電圧 VOUT は、R1,R2 の抵抗比で決まります。R1,R2 に流れる電流は、Error AMP に流れるバイアス電流を無視 できるような値とします。 VOUT Ver.2015-11-10 R2 1 R1 VB 27k 1 5.1k 0.8 5.04 [V ] - 19 - NJW4152 NJW4152Application Manual 技 術 資 料 ポールとゼロの特性を図１０に示します。 ポール：ゲインは-20dB/dec の傾きをもち、位相は-90°シフトします。 ゼロ：ゲインは+20dB/dec の傾きをもち、位相は+90°シフトします。 ポールとなる要因の数を n とすれば、ゲイン・位相の変化も n 倍になりま す。ゼロにおいても同様です。ポールとゼロは相反の関係にあるため、そ れぞれの要因が１つずつあれば、打ち消し合うことになります。 Gain -20dB/dec Phase 0 -45 -90 fP/10 fP 10fP Frequency ポール +20dB/dec Zero Gain ●フィードバックと安定性 フィードバックループは、ループゲインが 0dB となる点において、開ルー プの位相シフトを-180°未満にする事が基本です。さらに負荷変動時のリ ンギングや発振耐性を考えると、位相余裕を確保したループ特性が重要で す。NJW4152 ではフィードバック回路が任意に設計できるため、ループ 補償に重要なポールとゼロの配置を最適化する事が可能です。 Pole +90 Phase ■補償の設計例 スイッチングレギュレータは、安定した出力を得るためにフィードバック 回路を必要とします。インダクタンスや出力コンデンサ等によって、アプ リケーションの周波数特性が変化するので、安定動作に必要な位相を確保 しつつ、最大の帯域が得られる補償定数が理想的です。 これらの補償定数は、実機調整も大きな役割を果たします。最終的にはア プリケーション仕様を考慮して、測定しながら定数を選定してください。 +45 0 fZ/10 fZ 10fZ Frequency ゼロ 図１０ ポールとゼロの特性 ●補償回路の構成 VIN + PV LC Gain Buffer SW L VOUT RESR CFB R2 COUT ER AMP PWM CFB Vref =0.8V RFB IN- FB R1 CNF RNF C1(option) 図１１ 補償回路の構成 - 20 - Ver.2015-11-10 NJW4152 ApplicationNJW4152 Manual 技 術 資 料 ●インダクタンスと出力コンデンサによるポールとゼロ インダクタンスと出力コンデンサによってダブルポール fP(LC)を発生させます。同時に出力コンデンサと ESR によっ てシングルゼロ fZ(ESR)が生成されます。それぞれのポールとゼロは、次の式によって表すことができます。 1 2 C OUTR ESR f Z(ESR ) fP(LC) 1 2 LC OUT 出力コンデンサの ESR が大きい場合、fZ(ESR)が fP(LC)の近傍に位置します。この様なアプリケーションでは、ゼロ fZ(ESR) がダブルポール fP(LC)を補償する形となり安定性を確保しやすい傾向があります。 しかし出力コンデンサのESR が小さい場合、 fZ(ESR)は高域に移行しfP(LC)によって位相が-180°シフトしてしまいます。 NJW4152 の補償回路では、fZ1 と fZ2 のゼロを用いて補償することが可能です。 ●エラーアンプによるポールとゼロ エラーアンプで形成されるシングルポール・ゼロは 次の式によって求められます。 ゼロ f Z1 1 ポール 1 fP1 R1 R2 R1 R2 2 CNF A V 2 CNFRNF Gain (dB) Double pole LC Gain -40dB/dec Loop Gain -20dB/dec 0dB 周波数 ※ゼロによる ゲインの上昇 （Av：アンプの開ループ利得=80dB） fZ 2 1 2 CFBR2 1 fP 2 2 C FB R FB fP 3 R1 R2 R1 R2 1 2 C1 R NF （Option） fZ1、fZ2 は、fP(LC)の両側に配置します。 インダクタンス、出力コンデンサのばらつきがあるため、 fP(LC)×0.5 倍～0.9 倍 fP(LC)×1.1 倍～2.0 倍 を目安にそれぞれを設定します。 Compensation Gain fP1 fZ1 or fZ2 fP(LC) fP2 fP3 fZ(ESR) 図１２ ループゲイン例 fZ1、fZ2 を fP(LC)よりも低い位置に配置する方法もあります。位相のシフト量が増してゲインも高くなる傾向を持つこと から、応答性の向上が期待できます。しかし高周波での位相余裕が不足しやすい傾向があるので注意が必要です。 fP1 はエラーアンプのミラー効果によって、 低周波領域にポールを作ります。 fP1 が低くなるほど安定性は向上しますが、 周波数特性が伸びず、応答性に影響を与えます。fP1 は、fP(LC) の周波数利得=20dB を目安に設定します。 エラーアンプの開ループ利得=80dB とすると、fP1 < fP(LC)÷103 (=60dB) を目安に設計します。 数 100kHz 以上では様々なポールが生じるため、ループゲインの 0dB 周波数は発振周波数の 1/5～1/10 を上限に設定 します。高周波領域にある fZ(ESR) が影響して、ループゲインを発生させる場合があります（図１２ Loop Gain ※参 照） 。fP2、fP3 を用いて高周波領域でのループゲインを十分に下げるよう、実機で調整を行ってください。 Ver.2015-11-10 - 21 - NJW4152 NJW4152Application Manual 技 術 資 料 ■アプリケーション特性例 :NJW4152GM1-A ●VOUT=5V 設定時 (R1=5.1k , R2=27k , CFB=220pF, RFB=0 ) Efficiency vs. Output Current Output Voltage vs. Output Current o V =6V IN V =12V IN V =18V IN V =24V IN f=700kHz L=22 H 5.15 (V) f=700kHz L=22 H 1 (Ta=25 C) 5.2 OUT 100 90 80 70 60 50 40 30 20 10 0 Output Voltage V Efficiency (%) o (VOUT=5.0V, Ta=25 C) 5.1 5.05 5 VIN=6V,12V, 18V, 24V 4.95 4.9 4.85 4.8 10 100 1000 Output Current IOUT (mA) 1 10 100 1000 Output Current IOUT (mA) ●VOUT=3.3V 設定時 (R1=5.1k , R2=16k , CFB=220pF, RFB=0 ) Efficiency vs. Output Current Output Voltage vs. Output Current o (VOUT=3.3V, Ta=25 C) V =5V IN V =12V IN V =18V IN V =24V IN 3.32 3.3 VIN=5V,12V, 18V, 24V 3.28 3.26 3.24 10 100 1000 Output Current IOUT (mA) f=700kHz L=22 H 3.34 (V) f=700kHz L=22 H 1 (Ta=25 C) 3.36 OUT 100 90 80 70 60 50 40 30 20 10 0 Output Voltage V Efficiency (%) o 1 10 100 1000 Output Current IOUT (mA) ●VOUT=1.5V 設定時 (R1=30k , R2=27k , CFB=220pF, RFB=10k ) Efficiency vs. Output Current Output Voltage vs. Output Current - 22 - o (VOUT=1.5V, Ta=25 C) (V) f=700kHz L=22 H V =5V IN V =12V IN V =18V IN V =24V IN 1 (Ta=25 C) 1.56 OUT 100 90 80 70 60 50 40 30 20 10 0 10 100 1000 Output Current IOUT (mA) Output Voltage V Efficiency (%) o f=700kHz L=22 H 1.54 1.52 1.5 VIN=5V,12V, 18V, 24V 1.48 1.46 1.44 1 10 100 1000 Output Current IOUT (mA) Ver.2015-11-10 NJW4152 MEMO ＜注意事項＞ このデータブックの掲載内容の正確さには 万全を期しておりますが、掲載内容について 何らかの法的な保証を行うものではありませ ん。とくに応用回路については、製品の代表 的な応用例を説明するためのものです。また、 工業所有権その他の権利の実施権の許諾を伴 うものではなく、第三者の権利を侵害しない ことを保証するものでもありません。 Ver.2015-11-10 - 23 -