本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 FUJITSU SEMICONDUCTOR DATA SHEET DS07–13754–3 16 ビット・マイクロコントローラ CMOS ® MB90930 シリーズ MB90931/931S/F931/F931S /V930-101/V930-102 ■ 概要 MB90930 シリーズは , 車載メータ制御用途向けなどに設計された汎用の富士通セミコンダクター16 ビットマイクロコ ントローラです。 命令体系は , F2MC-8L および F2MC-16L ファミリの AT アーキテクチャを継承し , 高級言語命令への対応 , アドレッシン グモードの拡張 , 乗除算計算 ( 符号付き ) の強化 , ビット処理の充実化などの改善が加えられています。さらに , 32 ビット アキュムレータの搭載により , ロングワード処理が可能です。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。 ■ 特長 ・クロック PLL クロック逓倍回路内蔵 発振クロックの 2 分周または発振クロックの 1 ∼ 8 逓倍(発振クロック 4 MHz の場合 , 4 MHz ∼ 32 MHz)のマシン クロック (PLL クロック ) を選択可能 サブクロックによる動作可能 ( 最大 50 kHz: 発振クロック 100 kHz を 2 分周で動作した場合 ) ・16 ビットインプットキャプチャ (8 チャネル ) 立上り , 立下り , または両エッジを検出 16 ビットキャプチャレジスタ× 8 端子入力エッジ検出により , 16 ビットフリーランタイマカウンタ値をラッチし割込み要求を発生 ・16 ビットリロードタイマ (4 チャネル ) 16 ビットのリロードタイマ動作 ( トグル出力またはワンショット出力を選択 ) イベントカウント機能が選択可能 ・リアルタイム時計タイマ ( メインクロック ) 発振クロックから直接動作 秒 / 分 / 時 / 日数カウンタオーバフローにより割込み発生が可能 (続く) 富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。 「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる チェック項目をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2009-2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 2010.9 MB90930 シリーズ (続き) ・PPG タイマ (6 チャネル ) 出力端子 (6 チャネル ) , 外部トリガ入力端子 (1 チャネル ) 動作クロック周波数:fCP, fCP/22, fCP/24, fCP/26 ・遅延割込み タスク切換え用の割込みを発生 ソフトウェアの設定により , CPU への割込みを発生または削除可能 ・外部割込み (8 チャネル ) 8 チャネルの独立動作 割込み要因の設定が可能:“L” → “H” エッジ /“H” → “L” エッジ /“L” レベル /“H” レベル ・8/10 ビット A/D コンバータ (24 チャネル ) 変換時間:3 μs (fCP = 32 MHz の場合 ) 外部トリガによる起動が可能 (P50/INT0/ADTG) 内部タイマによる起動が可能 (16 ビットリロードタイマ 1) ・UART (LIN/SCI) (4 チャネル ) 全二重ダブルバッファを搭載 クロック非同期またはクロック同期のシリアル転送が可能 ・CAN インタフェース (1 チャネル ) CAN 規格バージョン 2.0 パート A および B 準拠 エラー発生時 , 自動的に再送信 リモートフレームに応答した自動転送 データおよび ID 用の , 優先順位のある 16 個のメッセージバッファ 複数のメッセージをサポート 受信フィルタリングの柔軟な構成:フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個 最大 1 Mbps までサポート CAN ウェークアップ機能 (RX を内部的に INT0 に接続 ) ・LCD コントローラ / ドライバ (32 セグメント× 4 コモン ) LCD パネル ( ディスプレイ ) 直接駆動機能を備えたセグメントドライバおよびコマンドドライバ ・低電圧 / プログラムループ検出によるリセット 低電圧検出時に自動リセット プログラムループの検出機能 ・ステッピングモータコントローラ (4 チャネル ) 各チャネルへの高電流出力 × 4 本 各チャネルへの同期化された 8/10 ビット PWM × 2 本 ・サウンドジェネレータ (2 チャネル ) 8 ビットリロードカウンタからのトーン周波数と混合された 8 ビット PWM 信号 PWM 周波数:125 kHz, 62.5 kHz, 31.2 kHz, 15.6 kHz (fCP = 32 MHz の場合 ) トーン周波数:PWM 周波数 /2/ ( リロード周波数+ 1) で分周 ・入出力ポート 汎用入出力ポート (CMOS 出力 ) 93 本 ・ポート入力レベル選択機能 Automotive/CMOS シュミット ・フラッシュメモリセキュリティ機能 フラッシュメモリの内容を保護 ( フラッシュメモリ品のみ ) 2 DS07–13754–3 MB90930 シリーズ ■ 品種構成 品名 MB90F931 MB90F931S MB90931 MB90V930102 MB90931S 項目 構成 フラッシュメモリ品 マスク ROM 品 F MC-16LX CPU PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, × 8, PLL 停止時は 1/2) 最小命令実行時間 31.25 ns ( 発振クロック 4 MHz × 8) システムクロック ROM あり なし あり フラッシュメモリ 128 K バイト RAM I/O ポート なし 91 ポート 93 ポート 30 K バイト 91 ポート 93 ポート 93 ポート UART (LIN/SCI) 4 チャネル 1 チャネル 16 ビット インプット キャプチャ 8 チャネル 16 ビット リロードタイマ 4 チャネル 16 ビット フリーランタイマ 1 チャネル リアルタイム時計 タイマ 1 チャネル 16 ビット PPG タイマ 6 チャネル 外部割込み 8 チャネル 8/10 ビット A/D コンバータ 24 チャネル 低電圧 /CPU 動作 検出リセット あり なし ステッピングモー タコントローラ 4 チャネル サウンド ジェネレータ 2 チャネル DS07–13754–3 91 ポート 32 セグメント× 4 コモン CAN インタ フェース パッケージ なし 外部 8 K バイト LIN-UART 動作電圧 あり マスク ROM 128 K バイト LCD コントローラ フラッシュメモリ のセキュリティ 評価用品 2 CPU サブクロック端子 (X0A, X1A) MB90V930101 あり − 3.7 V ∼ 5.5 V 4.5 V ∼ 5.5 V LQFP-120 PGA-299 3 MB90930 シリーズ ■ 端子配列図 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 LQFP-120 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 RST MD0 MD1 MD2 DVSS DVCC P87/PWM2M3/AN23 P86/PWM2P3/AN22 P85/PWM1M3/AN21 P84/PWM1P3/AN20 P83/PWM2M2/AN19 P82/PWM2P2/AN18 P81/PWM1M2/AN17 P80/PWM1P2/AN16 DVSS DVCC P77/PWM2M1/AN15 P76/PWM2P1/AN14 P75/PWM1M1/AN13 P74/PWM1P1/AN12 P73/PWM2M0/AN11 P72/PWM2P0/AN10 P71/PWM1M0/AN09 P70/PWM1P0/AN08 DVSS DVCC PE2/SGO1/IN3R P55/INT2 RSTO P54/SGA1/IN2R P94/V0 P95/V1 P96/V2 V3 AVCC AVRH P50/INT0/ADTG AVSS P60/AN0 P61/AN1 P62/AN2 P63/AN3 P64/AN4 P65/AN5 P66/AN6 P67/AN7 VSS PC0/SIN0/INT4 PC1/SOT0/INT5/IN3 PC2/SCK0/INT6/IN2 PC3/SIN1/INT7 PC4/SOT1 PC5/SCK1/TRG PC6/PPG0/TOT1/IN7 PC7/PPG1/TIN1/IN6 PE0/TOT3/IN7R PE1/TIN3/IN6R P51/INT1/RX1 P52/TX1 P53/INT3 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 P30/SEG06 P31/SEG07 P32/SEG08 P33/SEG09 P34/SEG10 P35/SEG11 P36/SEG12 P37/SEG13 P40/SEG14 P41/SEG15 P42/SEG16 P43/SEG17 P92/X0A*1 P93/X1A*2 VCC VSS C P44/SEG18 P45/SEG19 P46/SEG20 P47/SEG21 P90/SEG22 P91/SEG23 PD0/SIN2 PD1/SOT2 PD2/SCK2 PD3/SIN3 PD4/SOT3 PD5/SCK3 PD6/TOT2 120 119 118 117 116 115 114 113 112 111 110 109 108 107 106 105 104 103 102 101 100 99 98 97 96 95 94 93 92 91 P27/SEG05 P26/SEG04 P25/SEG03 P24/SEG02 P23/SEG01 P22/SEG00 COM3 COM2 COM1 COM0 P15/IN0 P14/TIN2/IN1 X0 X1 VSS VCC P13/PPG5 P12/TIN0/PPG4 P11/TOT0/PPG3/IN4 P10/PPG2/IN5 P07/SEG31 P06/SEG30 P05/SEG29 P04/SEG28 P03/SEG27 P02/SEG26 P01/SEG25 P00/SEG24 P57/SGA0/IN4R P56/SGO0/FRCK/IN5R (TOP VIEW) * 1: X0A 端子はオプション対応です。1 系統の場合はありません。 * 2: X1A 端子はオプション対応です。1 系統の場合はありません。 (FPT-120P-M21) 4 DS07–13754–3 MB90930 シリーズ ■ 端子機能説明 端子番号 端子名 108 X0 107 X1 13 14 90 93 94 95 96 97 98 99 100 入出力 回路形式 *1 A 102 103 X0A B 低速発振入力端子 P92 I 汎用入出力ポート X1A B 低速発振出力端子 P93 I 汎用入出力ポート RST C リセット入力端子 P00 SEG24 P01 SEG25 P02 SEG26 P03 SEG27 P04 SEG28 P05 SEG29 P06 SEG30 P07 SEG31 F PPG2 F F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 汎用入出力ポート I 16 ビット PPG ch.2 の出力端子 IN5 インプットキャプチャ ch.5 のトリガ入力端子 P11 汎用入出力ポート TOT0 PPG3 I 16 ビットリロードタイマ ch.0 の TOT 出力端子 16 ビット PPG ch.3 の出力端子 IN4 インプットキャプチャ ch.4 のトリガ入力端子 P12 汎用入出力ポート TIN0 I P13 PPG5 TIN2 P15 IN0 16 ビットリロードタイマ ch.0 の TIN 入力端子 16 ビット PPG ch.4 の出力端子 I 汎用入出力ポート 16 ビット PPG ch.5 の出力端子 汎用入出力ポート I IN1 110 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 P14 109 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 PPG4 104 高速発振入力端子 高速発振出力端子 P10 101 機能 16 ビットリロードタイマ ch.2 の TIN 入力端子 インプットキャプチャ ch.1 のトリガ入力端子 I 汎用入出力ポート インプットキャプチャ ch.0 のトリガ入力端子 (続く) DS07–13754–3 5 MB90930 シリーズ 端子番号 端子名 入出力 回路形式 *1 111 COM0 P LCD コントローラ / ドライバのコモン出力端子 112 COM1 P LCD コントローラ / ドライバのコモン出力端子 113 COM2 P LCD コントローラ / ドライバのコモン出力端子 114 COM3 P LCD コントローラ / ドライバのコモン出力端子 115 116 117 118 119 120 1 2 3 4 5 6 7 8 9 10 11 12 P22 SEG00 P23 SEG01 P24 SEG02 P25 SEG03 P26 SEG04 P27 SEG05 P30 SEG06 P31 SEG07 P32 SEG08 P33 SEG09 P34 SEG10 P35 SEG11 P36 SEG12 P37 SEG13 P40 SEG14 P41 SEG15 P42 SEG16 P43 SEG17 F 機能 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 (続く) 6 DS07–13754–3 MB90930 シリーズ 端子番号 18 19 20 21 端子名 P44 SEG18 P45 SEG19 P46 SEG20 P47 SEG21 入出力 回路形式 *1 F INT0 F F F 59 60 TX1 P53 INT3 汎用入出力ポート I SGA1 汎用入出力ポート I P55 INT2 I 91 FRCK I 92 SGA0 汎用入出力ポート I 40 41 P60 AN0 P61 AN1 P62 AN2 サウンドジェネレータ ch.1 の SGA 出力端子 インプットキャプチャ ch.2 のトリガ入力端子 I 汎用入出力ポート INT2 の外部割込み入力端子 汎用入出力ポート I サウンドジェネレータ ch.0 の SGO 出力端子 フリーランタイマのクロック入力端子 インプットキャプチャ ch.5 のトリガ入力端子 I 汎用入出力ポート サウンドジェネレータ ch.0 の SGA 出力端子 IN4R 39 汎用入出力ポート INT3 の外部割込み入力端子 IN5R P57 汎用入出力ポート CAN インタフェース 1 の TX 出力端子 P56 SGO0 INT1 の外部割込み入力端子 CAN インタフェース 1 の RX 入力端子 IN2R 63 INT0 の外部割込み入力端子 A/D コンバータの外部トリガ入力端子 P54 61 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 RX1 P52 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 P51 INT1 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 ADTG 58 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 P50 37 機能 インプットキャプチャ ch.4 のトリガ入力端子 H 汎用入出力ポート A/D コンバータの入力端子 H 汎用入出力ポート A/D コンバータの入力端子 H 汎用入出力ポート A/D コンバータの入力端子 (続く) DS07–13754–3 7 MB90930 シリーズ 端子番号 42 43 44 45 46 端子名 P63 AN3 P64 AN4 P65 AN5 P66 AN6 P67 AN7 入出力 回路形式 *1 H PWM1P0 H H H H 汎用出力専用ポート L 汎用出力専用ポート L 汎用出力専用ポート L 汎用出力専用ポート L 汎用出力専用ポート L AN12 PWM1M1 汎用出力専用ポート L AN13 PWM2P1 汎用出力専用ポート L AN14 PWM2M1 AN15 ステッピングモータコントローラ ch.1 の出力端子 A/D コンバータ入力端子 P77 74 ステッピングモータコントローラ ch.1 の出力端子 A/D コンバータ入力端子 P76 73 ステッピングモータコントローラ ch.1 の出力端子 A/D コンバータ入力端子 P75 72 ステッピングモータコントローラ ch.0 の出力端子 A/D コンバータ入力端子 P74 PWM1P1 ステッピングモータコントローラ ch.0 の出力端子 A/D コンバータ入力端子 AN11 71 ステッピングモータコントローラ ch.0 の出力端子 A/D コンバータ入力端子 P73 PWM2M0 ステッピングモータコントローラ ch.0 の出力端子 A/D コンバータ入力端子 AN10 70 汎用入出力ポート A/D コンバータの入力端子 P72 PWM2P0 汎用入出力ポート A/D コンバータの入力端子 AN09 69 汎用入出力ポート A/D コンバータの入力端子 P71 PWM1M0 汎用入出力ポート A/D コンバータの入力端子 AN08 68 汎用入出力ポート A/D コンバータの入力端子 P70 67 機能 汎用出力専用ポート L ステッピングモータコントローラ ch.1 の出力端子 A/D コンバータ入力端子 (続く) 8 DS07–13754–3 MB90930 シリーズ 端子番号 端子名 入出力 回路形式 *1 P80 77 PWM1P2 汎用出力専用ポート L AN16 PWM1M2 汎用出力専用ポート L AN17 PWM2P2 汎用出力専用ポート L AN18 PWM2M2 汎用出力専用ポート L AN19 PWM1P3 汎用出力専用ポート L AN20 PWM1M3 汎用出力専用ポート L AN21 PWM2P3 汎用出力専用ポート L AN22 PWM2M3 汎用出力専用ポート L AN23 22 23 31 32 33 34 P90 SEG22 P91 SEG23 P94 V0 P95 V1 P96 V2 V3 SIN0 INT4 ステッピングモータコントローラ ch.3 の出力端子 A/D コンバータ入力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 F 汎用入出力ポート LCD コントローラ / ドライバのセグメント出力端子 G 汎用入出力ポート LCD コントローラ / ドライバの基準電源端子 G 汎用入出力ポート LCD コントローラ / ドライバの基準電源端子 G 汎用入出力ポート LCD コントローラ / ドライバの基準電源端子 ⎯ PC0 48 ステッピングモータコントローラ ch.3 の出力端子 A/D コンバータ入力端子 P87 84 ステッピングモータコントローラ ch.3 の出力端子 A/D コンバータ入力端子 P86 83 ステッピングモータコントローラ ch.3 の出力端子 A/D コンバータ入力端子 P85 82 ステッピングモータコントローラ ch.2 の出力端子 A/D コンバータ入力端子 P84 81 ステッピングモータコントローラ ch.2 の出力端子 A/D コンバータ入力端子 P83 80 ステッピングモータコントローラ ch.2 の出力端子 A/D コンバータ入力端子 P82 79 ステッピングモータコントローラ ch.2 の出力端子 A/D コンバータ入力端子 P81 78 機能 LCD コントローラ / ドライバの基準電源端子 汎用入出力ポート J UART ch.0 のシリアルデータ入力端子 INT4 の外部割込み入力端子 (続く) DS07–13754–3 9 MB90930 シリーズ 端子番号 端子名 入出力 回路形式 *1 PC1 49 50 51 SOT0 INT5 汎用入出力ポート I IN3 インプットキャプチャ ch.3 のトリガ入力端子 PC2 汎用入出力ポート SCK0 INT6 I 54 55 IN2 インプットキャプチャ ch.2 のトリガ入力端子 PC3 汎用入出力ポート SIN1 J PC4 SOT1 SCK1 25 26 27 28 29 30 UART ch.1 のシリアルデータ入力端子 INT7 の外部割込み入力端子 I 汎用入出力ポート UART ch.1 のシリアルデータ出力端子 汎用入出力ポート I UART ch.1 のシリアルクロック入出力端子 TRG 16 ビット PPG ch.0 ∼ ch.5 の外部トリガ入力端子 PC6 汎用入出力ポート PPG0 TOT1 I 16 ビット PPG ch.0 の出力端子 16 ビットリロードタイマ ch.1 の TOT 出力端子 IN7 インプットキャプチャ ch.7 のトリガ入力端子 PC7 汎用入出力ポート PPG1 TIN1 I PD0 SIN2 PD1 SOT2 PD2 SCK2 PD3 SIN3 PD4 SOT3 PD5 SCK3 PD6 TOT2 16 ビット PPG ch.1 の出力端子 16 ビットリロードタイマ ch.1 の TIN 入力端子 IN6 24 UART ch.0 のシリアルクロック入出力端子 INT6 の外部割込み入力端子 PC5 53 UART ch.0 のシリアルデータ出力端子 INT5 の外部割込み入力端子 INT7 52 機能 インプットキャプチャ ch.6 のトリガ入力端子 J 汎用入出力ポート UART ch.2 のシリアルデータ入力端子 I 汎用入出力ポート UART ch.2 のシリアルデータ出力端子 F 汎用入出力ポート UART ch.2 のシリアルクロック入出力端子 J 汎用入出力ポート UART ch.3 のシリアルデータ入力端子 I 汎用入出力ポート UART ch.3 のシリアルデータ出力端子 F 汎用入出力ポート UART ch.3 のシリアルクロック入出力端子 I 汎用入出力ポート 16 ビットリロードタイマ ch.2 の TOT 出力端子 (続く) 10 DS07–13754–3 MB90930 シリーズ (続き) 端子番号 端子名 入出力 回路形式 *1 PE0 56 57 64 TOT3 機能 汎用入出力ポート I 16 ビットリロードタイマ ch.3 の TOT 出力端子 IN7R インプットキャプチャ ch.7 のトリガ入力端子 PE1 汎用入出力ポート TIN3 I 16 ビットリロードタイマ ch.3 の TIN 入力端子 IN6R インプットキャプチャ ch.6 のトリガ入力端子 PE2 汎用入出力ポート SGO1 I IN3R サウンドジェネレータ ch.1 の SGO 出力端子 インプットキャプチャ ch.3 のトリガ入力端子 62 RSTO N 内部リセット信号の出力端子 65, 75, 85 DVCC ⎯ 高電流出力バッファの専用電源入力端子 66, 76, 86 DVSS ⎯ 高電流出力バッファの専用 GND 電源端子 35 AVCC ⎯ A/D コンバータの専用電源入力端子 38 AVSS ⎯ A/D コンバータの専用 GND 電源端子 36 AVRH ⎯ A/D コンバータの Vref +入力端子です。Vref −は AVSS 固定です。 89 MD0 D モード設定用入力端子です。VCC に接続してください。 88 MD1 D モード設定用入力端子です。VCC に接続してください。 87 MD2 D/E * 2 モード設定用入力端子です。VSS に接続してください。 17 C ⎯ 外部コンデンサ用の端子です。0.1 μF のコンデンサを , この端子と VSS に接続してください。 15, 105 VCC ⎯ 電源入力端子 16, 47, 106 VSS ⎯ GND 電源端子 * 1:入出力回路形式については , 「■入出力回路形式」を参照してください。 * 2:入出力回路形式は , フラッシュメモリ品 / マスク ROM 品は D, 評価用品は E を使用します。 DS07–13754–3 11 MB90930 シリーズ ■ 入出力回路形式 分類 A 回路 備考 X1 X 出力 高速発振端子 ( フラッシュメモリ品 / マスク ROM 品 ) 発振帰還抵抗:約 1 MΩ X0 スタンバイ制御信号 X1 X 出力 高速発振端子 ( 評価用品 ) 発振帰還抵抗:約 1MΩ X0 スタンバイ制御信号 B X1A X 出力 低速発振端子 発振帰還抵抗:約 10MΩ X0A スタンバイ制御信号 C 入力専用端子 ( プルアップ抵抗付き ) ・ プルアップ抵抗付き:約 50 kΩ ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) プルアップ抵抗 CMOS ヒステリシス入力 D 入力専用端子 CMOS ヒステリシス入力 CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) (注意事項)フラッシュメモリ品の MD2 端子は , この回路形式を使用し ます。 E 入力専用端子 ( プルダウン抵抗付き ) ・ プルダウン抵抗値:約 50 kΩ CMOS ヒステリシス入力 ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) (注意事項)マスク ROM 品と評価用品のみ MD2 端子は , この回路形式を使 用します。 プルダウン抵抗 (続く) 12 DS07–13754–3 MB90930 シリーズ 分類 回路 備考 F P-ch Pout N-ch Nout LCD 出力兼用汎用ポート ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) LCD 入力 CMOS ヒステリシス入力 スタンバイ制御信号 または LCD 入力許可信号 Automotive 入力 スタンバイ制御信号 または LCD 入力許可信号 G P-ch Pout N-ch Nout LCDC 基準電源兼用汎用ポート ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) LCDC 基準電源入力 CMOS ヒステリシス入力 スタンバイ制御信号 または LCD 出力切換え信号 Automotive 入力 スタンバイ制御信号 または LCD 出力切換え信号 H P-ch Pout N-ch Nout A/D コンバータ入力兼用汎用ポート ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) アナログ入力 CMOS ヒステリシス入力 スタンバイ制御信号 またはアナログ入力許可信号 Automotive 入力 スタンバイ制御信号 またはアナログ入力許可信号 (続く) DS07–13754–3 13 MB90930 シリーズ 分類 回路 備考 I P-ch Pout N-ch Nout 汎用ポート ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) CMOS ヒステリシス入力 スタンバイ制御信号 Automotive 入力 スタンバイ制御信号 J P-ch Pout N-ch Nout CMOS ヒステリシス入力 スタンバイ制御信号 汎用ポート ( シリアル入力 ) ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ CMOS 入力 (SIN) (VIH/VIL = 0.7VCC/0.3VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) Automotive 入力 スタンバイ制御信号 CMOS 入力 (SIN) スタンバイ制御信号 K P-ch Pout N-ch Nout アナログ出力 A/D コンバータ入力兼用汎用ポート ( シリアル入力 ) ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ CMOS 入力 (SIN) (VIH/VIL = 0.7VCC/0.3VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) CMOS ヒステリシス入力 スタンバイ制御信号 またはアナログ入力許可信号 Automotive 入力 スタンバイ制御信号 またはアナログ入力許可信号 CMOS 入力 (SIN) スタンバイ制御信号 またはアナログ入力許可信号 (続く) 14 DS07–13754–3 MB90930 シリーズ (続き) 分類 回路 備考 L A/D コンバータ入力コモン , 高電流出力ポート (SMC 端子 ) CMOS 出力 (IOH/IOL =± 30 mA) Pout P-ch 高電流 Nout N-ch アナログ入力 M P-ch Pout N-ch Nout LCDC 出力兼用汎用ポート ( シリアル入力 ) ・ CMOS 出力 (IOH/IOL =± 4 mA) ・ CMOS ヒステリシス入力 (VIH/VIL = 0.8VCC/0.2VCC) ・ CMOS 入力 (SIN) (VIH/VIL = 0.7VCC/0.3VCC) ・ Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) LCDC 出力 CMOS ヒステリシス入力 スタンバイ制御信号 または LCDC 出力切換え信号 Automotive 入力 スタンバイ制御信号 または LCDC 出力切換え信号 CMOS 入力 (SIN) スタンバイ制御信号 または LCDC 出力切換え信号 N N-ch オープンドレイン端子 IoL = 4mA Flash / マスク品 評価用品 P-ch Nout N-ch N-ch O Automotive 入力 P Nout 入力専用端子 Automotive 入力 (VIH/VIL = 0.8VCC/0.5VCC) LCDC 出力端子 (COM 端子 ) P-ch LCDC 出力 N-ch DS07–13754–3 15 MB90930 シリーズ ■ デバイス使用上の注意 ・最大定格電圧の厳守 ( ラッチアップの防止) CMOS IC では , 中・高耐圧以外の入力端子や出力端子に VCC より高い電圧や VSS より低い電圧が印加された場合 , また は VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 , ラッチアップ現象が発生することがあります。ラッ チアップ現象が発生すると電源電流が激増し, 素子が熱破壊する恐れがあります。使用に際して, 最大定格を超えることの ないよう十分注意してください。 また , アナログ系の電源投入時 , および切断時においてもアナログ電源 (AVCC, AVRH) とアナログ入力電圧および高電流 出力バッファ端子用電源電圧 (DVCC) は , デジタル電源電圧 (VCC) を超えないように注意してください。 デジタル電源電圧 (VCC) を切断した後 , アナログ電源 (AVCC/AVRH) および高電流出力バッファ端子用電源電圧 (DVCC) は , 任意の順序で電源投入できます。 ・供給電圧の安定化 VCC 電源電圧の動作保証範囲内においても , 電源電圧の急激な変化があると誤動作を生じることがあります。安定化の 基準として , 商用周波数 (50 Hz/60 Hz) でのリプル変動 (P-P 値 ) は , 標準 VCC 値の 10 %以下に , また電源切換え時などの 瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるように抑制することを推奨します。 ・電源投入時の注意 内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間 (0.2 V と 2.7 V の間 ) は 50 μs 以内 にしてください。 ・未使用端子の処理について 使用していない入力端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破壊の原因になることがあ りますので , 2 kΩ 以上の抵抗を介して , プルアップ , またはプルダウンの処置をしてください。 また , 使用していない入出力端子がある場合は , 出力状態に設定して開放とするか , 入力状態に設定して 2 kΩ 以上の抵 抗を介して , プルアップ , またはプルダウンの処置をしてください。 ・A/D コンバータの電源端子の処理について A/D コンバータを使用しない場合においても , AVCC = VCC, AVSS = AVRH = VSS となるように接続してください。 ・外部クロック使用時の注意 外部クロック使用時において , サブクロックモードまたはストップモードからの解除やパワーオンリセットには , 発振 安定待ち時間がとられます。また , 下図に示すように , 外部クロックを使用する際には , X0A 端子のみを駆動し , X1A 端子 は開放としてください。高速発振端子 (X0, X1) は , 外部クロック入力には使用できません。 X0A 開放 X1A MB90930 シリーズ 外部クロックの接続例 ・PLL クロックモード動作中の注意 本マイクロコントローラで PLL クロックを選択しているときに , 水晶発振子が外れた場合 , 本マイクロコントローラは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。 この動作は保証外の動作です。 ・水晶発振回路 X0/X1 端子の周辺のノイズは , このデバイスの誤動作の原因となります。X0/X1 端子および水晶発振子 ( あるいはセラ ミック振動子 ) さらにグランドへのバイパスコンデンサはできるだけ近くになるように配慮し , また , 水晶発振子の配線 はほかの回路の配線とできる限り交差しないようにしてください。また , X0, X1 端子の回りをグランドで囲むようなプリ ント基板アートワークは , 安定した動作を期待できますので , 強くお勧めします。 各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。 16 DS07–13754–3 MB90930 シリーズ ・電源端子 VCC 端子 , VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき 端子はデバイス内部で接続してあります。ただし, 不要輻射の低減, グランドレベルの上昇によるストローブ信号の誤動作 防止 , 総出力電流規格の遵守などのために , 必ず外部で VCC 端子は電源に , VSS 端子はグランドに接続してください。 次図に示すように , すべての VCC 端子は必ず同電位にしてください。また , すべての VSS 端子も必ず同電位にしてくだ さい。異なる電位の VCC または VSS が複数存在する場合 , デバイスは保証された動作範囲内でも正しく動作しません。 VCC VSS VCC VSS VSS VCC VCC VSS VSS VCC 電源入力端子 (VCC/VSS) また , 電流供給源からできるだけ低インピーダンスでこのデバイスの VCC 端子や VSS 端子に接続するように配慮してく ださい。 このデバイスの VCC 端子と VSS 端子の近くに , 1.0 μF 程度のバイパスコンデンサを接続することをお薦めします。 ・A/D コンバータの電源 , アナログ入力の投入順序 必ず , デジタル電源 (VCC) の投入後に A/D コンバータの電源 (AVCC, AVRH) およびアナログ入力 (AN0 ∼ AN23) を印加 してください。また , 電源切断時は A/D コンバータの電源およびアナログ入力切断の後で , デジタル電源 (VCC) を切断して ください。その際 , AVRH は AVCC を超えないように投入 , 切断してください。アナログ入力端子と兼用している端子を入 力ポートとして使用する場合においても , 入力電圧は AVCC を超えないようにしてください。( アナログ電源とデジタル電 源を同時に投入 , 切断をすることは問題ありません。 ) ・高電流出力バッファ端子用電源 (DVCC, DVSS) の取扱い ・ フラッシュメモリ品 / マスク ROM 品 (MB90F931/MB90F931S/MB90931/MB90931S) フラッシュメモリ品 / マスク ROM 品は高電流出力バッファ用電源 (DVCC, DVSS) とデジタル電源 (VCC) を分離してい るため , DVCC は VCC より高い電位に設定できます。 ただし , 高電流出力バッファ端子用電源 (DVCC, DVSS) が , デジタル電源 (VCC) より先に投入された場合 , DVCC の立上 り中にステッピングモータ出力用ポート 7, ポート8 から一瞬“H” か “L” のどちらかが出力される可能性がありますので ご注意ください。これを防ぐため , デジタル電源 (VCC) は高電流出力バッファ端子用電源より先に投入してください。 また , 高電流出力バッファ端子を汎用ポートとして使用する場合も , 高電流出力バッファ端子用電源 (DVCC, DVSS) を 印加してください。 ・ 評価用品 (MB90V930-102/MB90V930-101) 評価用品は高電流出力バッファ用電流 (DVCC, DVSS) とデジタル電源 (VCC) が離れていないため , DVCC は VCC と同電位 か VCC より低い電位に設定してください。 高電流出力バッファ端子用電源 (DVCC, DVSS) の印加は必ずデジタル電源 (VCC) の投入後に行い , デジタル電源 (VCC) 切断時は高電流出力バッファ端子用電源 (DVCC, DVSS) の切断後に行ってく ださい ( 高電流出力バッファ端子用電源とデジタル電源を同時に投入 / 切断をすることは問題ありません )。 また , 高電流出力バッファ端子を汎用ポートとして使用する場合も , 高電流出力バッファ端子用電源 (DVCC, DVSS) を 印加してください。 ・プルアップ / プルダウン抵抗 MB90930シリーズは , 内蔵のプルアップ / プルダウン抵抗をサポートしていません。必要に応じて , 外付けのプルアップ / プルダウン抵抗を使用してください。 DS07–13754–3 17 MB90930 シリーズ ・サブクロック信号を使用しない場合の注意 X0A 端子 , X1A 端子に振動子を接続しない場合は , X0A 端子にはプルダウン処理し , X1A 端子は開放にしてください。 ・フラッシュセキュリティ機能 フラッシュメモリの領域内にセキュリティビットが配置されています。セキュリティビットに保護コード 01H を書き込 むことによりセキュリティがかかりますので , セキュリティ機能を使用しない場合は , このアドレスに 01H を書き込まな いでください。 セキュリティビットのアドレスは , 下表を参照してください。 MB90F931 MB90F931S フラッシュメモリサイズ セキュリティビットのアドレス 1 M ビットフラッシュメモリ搭載 FE0001H ・シリアル通信について シリアル通信においては , ノイズなどにより間違ったデータを受信する可能性があります。そのため , ノイズを抑える ボードの設計をしてください。 また , 万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し , 最後にデータのチェックサムなどを付加 してエラー検出を行ってください。エラーが検出された場合には , 再送を行うなどの処理をしてください。 ・フラッシュメモリ品とマスク ROM 品の特性差について フラッシュメモリ品とマスク ROM 品では , チップレイアウトやメモリ構造の違いにより消費電流や ESD, ラッチアッ プ , ノイズ特性 , 発振特性等を含めた電気的特性が異なります。 同一シリーズの別製品に切り替えて使用する際は , 電気的特性の再評価を行ってください。 18 DS07–13754–3 MB90930 シリーズ ■ ブロックダイヤグラム クロック制御回路 CPU F2MC-16LX コア ウォッチドッグタイマ タイムベースタイマ ウォッチタイマ ( サブ ) 割込みコントローラ 低電圧リセット サウンドジェネレータ 0 サウンドジェネレータ 1 CPU 動作検出リセット CAN コントローラ 1 外部割込み (8 チャネル ) 16 ビット PPG タイマ 0 16 ビット PPG タイマ 1 16 ビット PPG タイマ 2 16 ビット PPG タイマ 3 16 ビット PPG タイマ 4 16 ビット PPG タイマ 5 16 ビットリロードタイマ 0 F2MC-16LX バス LIN-UART 0 プリスケーラ 0 LIN-UART 1 プリスケーラ 1 LIN-UART 2 プリスケーラ 2 LIN-UART 3 プリスケーラ 3 ステッピングモータ コントローラ 0 ステッピングモータ コントローラ 1 ステッピングモータ コントローラ 2 ステッピングモータ コントローラ 3 A/D コンバータ (24 チャネル ) LCD コントローラ / ドライバ (32SEG/4COM) RAM (8 K バイト ) * Flash / ROM (128 K バイト ) * 16 ビットリロードタイマ 1 16 ビットリロードタイマ 2 16 ビットリロードタイマ 3 リアルタイム時計タイマ 16 ビット ICU 0 (2 チャネル ) 16 ビット ICU 1 (2 チャネル ) 16 ビット ICU 2 (2 チャネル ) 16 ビット ICU 3 (2 チャネル ) 16 ビットフリーランタイマ * : フラッシュメモリ品 / マスク ROM 品 DS07–13754–3 19 MB90930 シリーズ ■ メモリマップ MB90V930-102 MB90V930-101 000000H MB90F931/MB90F931S MB90931/MB90931S 000000H 周辺領域 0000F0H 周辺領域 0000F0H 000100H 000100H レジスタ RAM 領域 13.5 K バイト 003700H 002100H レジスタ RAM 領域 8 K バイト 003700H 周辺領域 004000H 周辺領域 004000H RAM 領域 (16 K バイト ) 008000H 008000H ROM 領域 ROM 領域 (FF バンクのイメージ ) (FF バンクのイメージ ) 010000H 010000H F80000H ROM デコード領域 FFFFFFH FE0000H FFFFFFH Flash / ROM 領域 128 K バイト :内部アクセス禁止 (注意事項)ROM ミラー機能を持たないモデルを選択するには , ハードウェアマニュアルの「ROM ミラー機能選択モ ジュール」を参照してください。C コンパイラのスモールモデルを有効に生かせるように , FF バンク内の ROM データのイメージが , 00 バンクの上位側に表示されます。FF バンクの下位 16 ビットアドレスと 00 バ ンクの下位 16 ビットアドレスには同じアドレスが割り当てられるため , ポインタで far 指定を宣言しなくて も , ROM 内のテーブルを参照できます。たとえばアドレス 00C000H にアクセスした場合 , 実際には , ROM の アドレス FFC000H へアクセスすることになります。ここで , FF バンクの ROM 領域は 32 K バイトを超えて いるため , 00 バンクのイメージに領域全体を表示することができません。したがって , FF8000H ∼ FFFFFFH の ROM データは 008000H ∼ 00FFFFH のイメージに表示されるため , ROM データテーブルを FF8000H ∼ FFFFFFH の領域に保存することをお薦めします。 20 DS07–13754–3 MB90930 シリーズ ■ I/O マップ アドレス レジスタ名 略名 アクセス 周辺機能 初期値 000000H ポート 0 データレジスタ PDR0 R/W ポート 0 XXXXXXXXB 000001H ポート 1 データレジスタ PDR1 R/W ポート 1 XXXXXXXXB 000002H ポート 2 データレジスタ PDR2 R/W ポート 2 XXXXXXXXB 000003H ポート 3 データレジスタ PDR3 R/W ポート 3 XXXXXXXXB 000004H ポート 4 データレジスタ PDR4 R/W ポート 4 XXXXXXXXB 000005H ポート 5 データレジスタ PDR5 R/W ポート 5 XXXXXXXXB 000006H ポート 6 データレジスタ PDR6 R/W ポート 6 XXXXXXXXB 000007H ポート 7 データレジスタ PDR7 R/W ポート 7 XXXXXXXXB 000008H ポート 8 データレジスタ PDR8 R/W ポート 8 XXXXXXXXB 000009H ポート 9 データレジスタ PDR9 R/W ポート 9 XXXXXXXXB 00000AH, 00000BH ( 使用禁止 ) 00000CH ポート C データレジスタ PDRC R/W ポート C XXXXXXXXB 00000DH ポート D データレジスタ PDRD R/W ポート D XXXXXXXXB 00000EH ポート E データレジスタ PDRE R/W ポート E XXXXXXXXB 000010H ポート 0 方向レジスタ DDR0 R/W ポート 0 00000000B 000011H ポート 1 方向レジスタ DDR1 R/W ポート 1 XX000000B 000012H ポート 2 方向レジスタ DDR2 R/W ポート 2 000000XXB 000013H ポート 3 方向レジスタ DDR3 R/W ポート 3 00000000B 000014H ポート 4 方向レジスタ DDR4 R/W ポート 4 00000000B 000015H ポート 5 方向レジスタ DDR5 R/W ポート 5 00000000B 000016H ポート 6 方向レジスタ DDR6 R/W ポート 6 00000000B 000017H ポート 7 方向レジスタ DDR7 R/W ポート 7 00000000B 000018H ポート 8 方向レジスタ DDR8 R/W ポート 8 00000000B 000019H ポート 9 方向レジスタ DDR9 R/W ポート 9 X0000000B 00001AH アナログ入力許可 ADER6 R/W ポート 6, A/D 11111111B 00001BH アナログ入力許可 ADER7 R/W ポート 7, A/D 11111111B 00001CH ポート C 方向レジスタ DDRC R/W ポート C 00000000B 00001DH ポート D 方向レジスタ DDRD R/W ポート D X0000000B 00001EH ポート E 方向レジスタ DDRE R/W ポート E XXXXX000B 00001FH アナログ入力許可 ADER8 R/W ポート 8, A/D 11111111B 000020H A/D 制御ステータスレジスタ下位 ADCS0 R/W 000021H A/D 制御ステータスレジスタ上位 ADCS1 R/W 000022H A/D データレジスタ下位 ADCR0 R 000023H A/D データレジスタ上位 ADCR1 R 00000FH ( 使用禁止 ) 000XXXX0B 0000000XB A/D コンバータ 00000000B XXXXXX00B (続く) DS07–13754–3 21 MB90930 シリーズ アドレス レジスタ名 000024H 略名 アクセス 周辺機能 初期値 R/W XXXXXXXXB R/W XXXXXXXXB コンペアクリアレジスタ CPCLR タイマデータレジスタ TCDT 000028H タイマ制御ステータスレジスタ下位 TCCSL R/W 00000000B 000029H タイマ制御ステータスレジスタ上位 TCCSH R/W 01X00000B 00002AH PPG0 制御ステータスレジスタ下位 PCNTL0 R/W 00002BH PPG0 制御ステータスレジスタ上位 PCNTH0 R/W 00002CH PPG1 制御ステータスレジスタ下位 PCNTL1 R/W 00002DH PPG1 制御ステータスレジスタ上位 PCNTH1 R/W 00002EH PPG2 制御ステータスレジスタ下位 PCNTL2 R/W 00002FH PPG2 制御ステータスレジスタ上位 PCNTH2 R/W 000030H 外部割込み許可 ENIR R/W 000031H 外部割込み要因 EIRR R/W 000025H 000026H 000027H R/W R/W 16 ビット フリーランタイマ 00000000B 00000000B 00000000B 16 ビット PPG0 00000001B 00000000B 16 ビット PPG1 00000001B 00000000B 16 ビット PPG2 00000001B 00000000B 00000000B 外部割込み 000032H 外部割込みレベル下位 ELVRL R/W 000033H 外部割込みレベル上位 ELVRH R/W 00000000B 000034H シリアルモードレジスタ 0 SMR0 R/W, W 00000000B 000035H シリアル制御レジスタ 0 SCR0 R/W, W 00000000B 000036H 送受信データレジスタ 0 RDR0/ TDR0 R/W 00000000B 000037H シリアルステータスレジスタ 0 SSR0 R/W, R 000038H 拡張通信制御レジスタ 0 ECCR0 R/W, R 000039H 拡張ステータス制御レジスタ 0 ESCR0 R/W 00000100B 00003AH ボーレート発生レジスタ 00 BGR00 R/W 00000000B 00003BH ボーレート発生レジスタ 01 BGR01 R/W, R 00000000B UART (LIN/SCI) 0 00000000B 00001000B 000000XXB 00003CH ∼ 000047H 000048H ( 使用禁止 ) インプットキャプチャ入力選択 レジスタ 000049H ICISR R/W インプット キャプチャ 0/1/2/3/4/5/6/7 00000000B ( 使用禁止 ) 00004AH ∼ 00004FH ( 使用禁止 ) 000050H タイマコントロールステータス レジスタ 0 下位 TMCSR0L R/W 000051H タイマコントロールステータス レジスタ 0 上位 TMCSR0H R/W TMR0/ TMRLR0 R/W 000052H 000053H タイマレジスタ 0/ リロードレジスタ 0 00000000B 16 ビット リロードタイマ 0 XXX10000B XXXXXXXXB XXXXXXXXB (続く) 22 DS07–13754–3 MB90930 シリーズ アドレス レジスタ名 略名 アクセス 000054H タイマコントロールステータス レジスタ 1 下位 TMCSR1L R/W 000055H タイマコントロールステータス レジスタ 1 上位 TMCSR1H R/W TMR1/ TMRLR1 R/W 000056H 周辺機能 初期値 00000000B 16 ビット リロードタイマ 1 XXX10000B XXXXXXXXB 000057H タイマレジスタ 1/ リロードレジスタ 1 000058H LCD 出力制御レジスタ 1 LOCR1 R/W 000059H LCD 出力制御レジス タ 2 LOCR2 R/W 00005AH サウンド制御レジスタ 0 下位 SGCRL0 R/W 00000000B 00005BH サウンド制御レジスタ 0 上位 SGCRH0 R/W 0XXXX100B 00005CH 周波数データレジスタ 0 SGFR0 R/W 00005DH 振幅データレジスタ 0 SGAR0 R/W 00005EH デクリメントグレードレジスタ 0 SGDR0 R/W XXXXXXXXB 00005FH トーンカウントレジスタ 0 SGTR0 R/W XXXXXXXXB インプットキャプチャレジスタ 0 IPCP0 R 000060H 000061H 000062H 000063H インプットキャプチャレジスタ 1 IPCP1 R インプットキャプチャレジスタ 2 IPCP2 R 000064H 000065H 000066H XXXXXXXXB LCDC サウンド ジェネレータ 0 11111111B 00000000B XXXXXXXXB 00000000B XXXXXXXXB インプット キャプチャ 0/1 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB インプット キャプチャ 2/3 XXXXXXXXB XXXXXXXXB インプットキャプチャレジスタ 3 IPCP3 R 000068H インプットキャプチャ制御ステータス 0/1 ICS01 R/W 000069H インプットキャプチャエッジレジスタ 0/1 ICE01 R/W 00006AH インプットキャプチャ制御ステータス 2/3 ICS23 R/W 00006BH インプットキャプチャエッジレジスタ 2/3 ICE23 R/W 00006CH LCD 制御レジスタ下位 LCRL R/W 00006DH LCD 制御レジスタ上位 LCRH R/W 00006EH 低電圧 /CPU 動作検出リセット制御 レジスタ LVRC R/W 低電圧 /CPU 動作 検出リセット 00111000B 00006FH ROM ミラー ROMM W ROM ミラー XXXXXXX1B 000067H 000070H ∼ 00007FH XXXXXXXXB インプット キャプチャ 0/1 インプット キャプチャ 2/3 LCD 制御 / ドライバ 00000000B XXX0X0XXB 00000000B XXXXXXXXB 00010000B 00000000B CAN コントローラ 1 用予約領域 (「■ CAN コントローラ」を参照 ) (続く) DS07–13754–3 23 MB90930 シリーズ アドレス 000080H レジスタ名 PWM 制御レジスタ 0 000081H 000082H PWM 制御レジスタ 1 PWM 制御レジスタ 2 PWM 制御レジスタ 3 PWC0 R/W ステッピング モータ コントローラ 0 000000X0B R/W ステッピング モータ コントローラ 1 000000X0B R/W ステッピング モータ コントローラ 2 000000X0B R/W ステッピング モータ コントローラ 3 000000X0B R/W LCDC XXXXX111B PWC1 PWC2 PWC3 ( 使用禁止 ) LCD 出力制御レジスタ 3 000089H 00008AH 初期値 ( 使用禁止 ) 000087H 000088H 周辺機能 ( 使用禁止 ) 000085H 000086H アクセス ( 使用禁止 ) 000083H 000084H 略名 LOCR3 ( 使用禁止 ) A/D セッティングレジスタ 0 ADSR0 R/W 00008BH A/D セッティングレジスタ 1 ADSR1 R/W 00008CH ポート入力レベル選択 0 PIL0 R/W 00008DH ポート入力レベル選択 1 PIL1 R/W 00008EH ポート入力レベル選択 2 PIL2 R/W 00008FH ∼ 00009DH 00000000B A/D コンバータ 00000000B 00000000B ポート入力レベル 選択 XXXX0000B XXXX0000B ( 使用禁止 ) 00009EH プログラムアドレス検出コントロール レジスタ 00009FH 遅延割込み要因発生 / 解除レジスタ 0000A0H 0000A1H PACSR R/W アドレス一致検出 XXXX0X0XB DIRR R/W 遅延割込み XXXXXXX0B 低消費電力モード制御レジスタ LPMCR R/W 00011000B クロック選択レジスタ CKSCR R/W, R 低消費電力 制御回路 0000A2H ∼ 0000A7H 11111100B ( 使用禁止 ) 0000A8H ウォッチドッグタイマ制御レジスタ WDTC R, W ウォッチドッグ タイマ XXXXX111B 0000A9H タイムベースタイマ制御レジスタ TBTC R/W, W タイムベース タイマ 1XX00100B 0000AAH 時計タイマ制御レジスタ WTC R/W, W, R 時計タイマ ( サブクロック ) 10001000B フラッシュ インタフェース 000X0000B 0000ABH ∼ 0000ADH 0000AEH 0000AFH ( 使用禁止 ) フラッシュメモリコントロール ステータスレジスタ FMCS R/W ( 使用禁止 ) (続く) 24 DS07–13754–3 MB90930 シリーズ アドレス 略名 アクセス 割込み制御レジスタ 00 ICR00 R/W 00000111B 割込み制御レジスタ 01 ICR01 R/W 00000111B 0000B2H 割込み制御レジスタ 02 ICR02 R/W 00000111B 0000B3H 割込み制御レジスタ 03 ICR03 R/W 00000111B 0000B4H 割込み制御レジスタ 04 ICR04 R/W 00000111B 0000B5H 割込み制御レジスタ 05 ICR05 R/W 00000111B 0000B6H 割込み制御レジスタ 06 ICR06 R/W 00000111B 0000B7H 割込み制御レジスタ 07 ICR07 R/W 0000B8H 割込み制御レジスタ 08 ICR08 R/W 0000B9H 割込み制御レジスタ 09 ICR09 R/W 00000111B 0000BAH 割込み制御レジスタ 10 ICR10 R/W 00000111B 0000BBH 割込み制御レジスタ 11 ICR11 R/W 00000111B 0000BCH 割込み制御レジスタ 12 ICR12 R/W 00000111B 0000BDH 割込み制御レジスタ 13 ICR13 R/W 00000111B 0000BEH 割込み制御レジスタ 14 ICR14 R/W 00000111B 0000BFH 割込み制御レジスタ 15 ICR15 R/W 00000111B 0000B0H 0000B1H レジスタ名 0000C0H ∼ 0000C3H 周辺機能 初期値 00000111B 割込み制御 00000111B ( 使用禁止 ) 0000C4H シリアルモードレジスタ 1 SMR1 R/W, W 00000000B 0000C5H シリアル制御レジスタ 1 SCR1 R/W, W 00000000B 0000C6H 送受信データレジスタ 1 RDR1/TDR1 R/W 00000000B 0000C7H シリアルステータスレジスタ 1 SSR1 R/W, R 0000C8H 拡張通信制御レジスタ 1 ECCR1 R/W, R 0000C9H 拡張ステータス制御レジスタ 1 ESCR1 R/W 00000100B 0000CAH ボーレート発生レジスタ 10 BGR10 R/W 00000000B 0000CBH ボーレート発生レジスタ 11 BGR11 R/W, R 00000000B 0000CCH 時計タイマ制御レジスタ下位 WTCRL R/W 0000CDH 時計タイマ制御レジスタ中位 WTCRM R/W 0000CEH 時計タイマ制御レジスタ上位 WTCRH R/W 0000CFH PLL/ サブクロック制御レジスタ PSCCR W 0000D0H インプットキャプチャ制御ステータス 4/5 ICS45 R/W 0000D1H インプットキャプチャエッジレジスタ 4/5 ICE45 R/W, R 0000D2H インプットキャプチャ制御ステータス 6/7 ICS67 R/W 0000D3H インプットキャプチャエッジレジスタ 6/7 ICE67 R/W, R 0000D4H タイマコントロールステータス レジスタ 2 下位 TMCSR2L R/W 0000D5H タイマコントロールステータス レジスタ 2 上位 TMCSR2H R/W UART (LIN/SCI) 1 00001000B 000000XXB 000XXXX0B リアルタイム 時計タイマ PLL/ サブ クロック インプット キャプチャ 4/5 インプット キャプチャ 6/7 16 ビット リロードタイマ 2 00000000B XXXXXX00B XXXX0000B 00000000B XXXXXXXXB 00000000B XXX0X0XXB 00000000B XXX10000B (続く) DS07–13754–3 25 MB90930 シリーズ アドレス レジスタ名 略名 アクセス 0000D6H タイマコントロールステータス レジスタ 3 下位 TMCSR3L R/W 0000D7H タイマコントロールステータス レジスタ 3 上位 TMCSR3H R/W 0000D8H サウンド制御レジスタ 1 下位 SGCRL1 R/W 0000D9H サウンド制御レジスタ 1 上位 SGCRH1 R/W 0000DAH PPG3 制御ステータスレジスタ下位 PCNTL3 R/W 0000DBH PPG3 制御ステータスレジスタ上位 PCNTH3 R/W 0000DCH PPG4 制御ステータスレジスタ下位 PCNTL4 R/W 0000DDH PPG4 制御ステータスレジスタ上位 PCNTH4 R/W 0000DEH 周辺機能 16 ビット リロードタイマ 3 サウンド ジェネレータ 1 初期値 00000000B XXX10000B 00000000B 0XXXX100B 00000000B 16 ビット PPG3 00000001B 00000000B 16 ビット PPG4 00000001B PPG5 制御ステータスレジスタ下位 PCNTL5 R/W 0000DFH PPG5 制御ステータスレジスタ上位 PCNTH5 R/W 00000000B 0000E0H シリアルモードレジスタ 2 SMR2 R/W, W 00000000B 0000E1H シリアル制御レジスタ 2 SCR2 R/W, W 00000000B 0000E2H 送受信データレジスタ 2 RDR2/TDR2 R/W 00000000B 0000E3H シリアルステータスレジスタ 2 SSR2 R/W, R 0000E4H 拡張通信制御レジスタ 2 ECCR2 R/W, R 0000E5H 拡張ステータス制御レジスタ 2 ESCR2 R/W 00000100B 0000E6H ボーレート発生レジスタ 20 BGR20 R/W 00000000B 0000E7H ボーレート発生レジスタ 21 BGR21 R/W, R 00000000B 0000E8H シリアルモードレジスタ 3 SMR3 R/W, W 00000000B 0000E9H シリアル制御レジスタ 3 SCR3 R/W, W 00000000B 0000EAH 送受信データレジスタ 3 RDR3/TDR3 R/W 00000000B 0000EBH シリアルステータスレジスタ 3 SSR3 R/W, R 0000ECH 拡張通信制御レジスタ 3 ECCR3 R/W, R 0000EDH 拡張ステータス制御レジスタ 3 ESCR3 R/W 00000100B 0000EEH ボーレート発生レジスタ 30 BGR30 R/W 00000000B 0000EFH ボーレート発生レジスタ 31 BGR31 R/W, R 00000000B 001FF0H プログラムアドレス検出レジスタ 0 PADR0 R/W XXXXXXXXB 001FF1H プログラムアドレス検出レジスタ 1 PADR0 R/W XXXXXXXXB 001FF2H プログラムアドレス検出レジスタ 2 PADR0 R/W 001FF3H プログラムアドレス検出レジスタ 3 PADR1 R/W 001FF4H プログラムアドレス検出レジスタ 4 PADR1 R/W XXXXXXXXB 001FF5H プログラムアドレス検出レジスタ 5 PADR1 R/W XXXXXXXXB 16 ビット PPG5 UART (LIN/SCI) 2 UART (LIN/SCI) 3 00000001B 00001000B 000000XXB 00001000B 000000XXB XXXXXXXXB アドレス一致検出 XXXXXXXXB 003700H ∼ 0037FFH ( 使用禁止 ) 003800H ∼ 0038FFH ( 使用禁止 ) 003900H ∼ 00391FH ( 使用禁止 ) (続く) 26 DS07–13754–3 MB90930 シリーズ アドレス レジスタ名 003920H 003921H PDCR0 R PPG0 周期設定レジスタ PCSR0 W PPG0 デューティ設定レジスタ PDUT0 W PPGDIV0 R/W, R 003924H 003925H 003926H PPG0 出力分周設定レジスタ 003927H PDCR1 R PPG1 周期設定レジスタ PCSR1 W PPG1 デューティ設定レジスタ PDUT1 W PPGDIV1 R/W, R 00392CH 00392DH 00392EH PPG1 出力分周設定レジスタ 00392FH PDCR2 R PPG2 周期設定レジスタ PCSR2 W PPG2 デューティ設定レジスタ PDUT2 W PPGDIV2 R/W, R 003934H 003935H 003936H PPG2 出力分周設定レジスタ 003937H ∼ 00393FH インプットキャプチャレジスタ 4 003942H 003943H 003951H 003952H 003953H 00000000B 11111100B 11111111B 11111111B 11111111B 11111111B 00000000B 00000000B 11111100B 11111111B 11111111B 11111111B 11111111B 00000000B 00000000B 11111100B インプットキャプチャレジスタ 6 IPCP6 R インプットキャプチャレジスタ 7 IPCP7 XXXXXXXXB R R 003948H ∼ 00394FH 003950H IPCP4 IPCP5 003946H 003947H 00000000B 16 ビット PPG2 インプットキャプチャレジスタ 5 003944H 003945H 11111111B ( 使用禁止 ) 003940H 003941H 11111111B 16 ビット PPG1 PPG2 ダウンカウンタレジスタ 003932H 003933H 11111111B ( 使用禁止 ) 003930H 003931H 初期値 11111111B 16 ビット PPG0 PPG1 ダウンカウンタレジスタ 00392AH 00392BH 周辺機能 ( 使用禁止 ) 003928H 003929H アクセス PPG0 ダウンカウンタレジスタ 003922H 003923H 略名 R インプット キャプチャ 4/5 XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB インプット キャプチャ 6/7 XXXXXXXXB XXXXXXXXB XXXXXXXXB ( 使用禁止 ) タイマレジスタ 2/ リロードレジスタ 2 TMR2/ TMRLR2 R/W 16 ビット リロードタイマ 2 タイマレジスタ 3/ リロードレジスタ 3 TMR3/ TMRLR3 R/W 16 ビット リロードタイマ 3 003954H ∼ 003957H XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB ( 使用禁止 ) (続く) DS07–13754–3 27 MB90930 シリーズ アドレス レジスタ名 略名 アクセス 周辺機能 003958H 003959H 初期値 XXXXXXXXB サブ秒データレジスタ WTBR XXXXXXXXB R/W 00395AH XXXXXXXXB リアルタイム 時計タイマ 00395BH 秒データレジスタ WTSR R/W 00395CH 分データレジスタ WTMR R/W 00395DH 時間データレジスタ WTHR R/W XXX00000B 00395EH 日数データレジスタ WTDR R/W 00X00001B 00395FH XX000000B XX000000B ( 使用禁止 ) 003960H XXXXXXXXB 003961H XXXXXXXXB 003962H XXXXXXXXB 003963H XXXXXXXXB 003964H XXXXXXXXB 003965H XXXXXXXXB 003966H XXXXXXXXB LCD 003967H 003968H LCD 表示 RAM VRAM R/W コントローラ / ドライバ XXXXXXXXB XXXXXXXXB 003969H XXXXXXXXB 00396AH XXXXXXXXB 00396BH XXXXXXXXB 00396CH XXXXXXXXB 00396DH XXXXXXXXB 00396EH XXXXXXXXB 00396FH XXXXXXXXB 003970H ∼ 003973H ( 使用禁止 ) 003974H 周波数データレジスタ 1 SGFR1 R/W 003975H 振幅データレジスタ 1 SGAR1 R/W 003976H デクリメントグレードレジスタ 1 SGDR1 R/W 003977H トーンカウントレジスタ 1 SGTR1 R/W 003978H ∼ 00397FH サウンド ジェネレータ 1 00000000B XXXXXXXXB XXXXXXXXB ( 使用禁止 ) 003980H 003981H XXXXXXXXB PWM1 コンペアレジスタ 0 003982H PWC10 XXXXXXXXB R/W XXXXXXXXB ステッピング モータ コントローラ 0 XXXXXXXXB PWM2 コンペアレジスタ 0 PWC20 R/W 003984H PWM1 選択レジスタ 0 PWS10 R/W 00000000B 003985H PWM2 選択レジスタ 0 PWS20 R/W X0000000B 003983H 003986H, 003987H XXXXXXXXB ( 使用禁止 ) (続く) 28 DS07–13754–3 MB90930 シリーズ (続き) アドレス レジスタ名 003988H 003989H PWM1 コンペアレジスタ 1 00398AH 略名 アクセス PWC11 R/W 周辺機能 初期値 XXXXXXXXB XXXXXXXXB ステッピング モータ コントローラ 1 XXXXXXXXB PWM2 コンペアレジスタ 1 PWC21 R/W 00398CH PWM1 選択レジスタ 1 PWS11 R/W 00000000B 00398DH PWM2 選択レジスタ 1 PWS21 R/W X0000000B 00398BH 00398EH, 00398FH ( 使用禁止 ) 003990H 003991H XXXXXXXXB PWM1 コンペアレジスタ 2 003992H PWC12 XXXXXXXXB R/W XXXXXXXXB ステッピング モータ コントローラ 2 XXXXXXXXB PWM2 コンペアレジスタ 2 PWC22 R/W 003994H PWM1 選択レジスタ 2 PWS12 R/W 00000000B 003995H PWM2 選択レジスタ 2 PWS22 R/W X0000000B 003993H 003996H, 003997H ( 使用禁止 ) 003998H 003999H PWM1 コンペアレジスタ 3 00399AH 00399BH 00399CH 00399DH 0039A7H PWC13 XXXXXXXXB R/W XXXXXXXXB ステッピング モータ コントローラ 3 XXXXXXXXB PWM2 コンペアレジスタ 3 PWC23 R/W PWM1 選択レジスタ 3 PWS13 R/W 00000000B PWM2 選択レジスタ 3 PWS23 R/W X0000000B 00399EH ∼ 0039A5H 0039A6H XXXXXXXXB XXXXXXXXB ( 使用禁止 ) フラッシュ書込みコントロール レジスタ 0 FWR0 フラッシュ書込みコントロール レジスタ 1 FWR1 00000000B R/W フラッシュ I/F 0039A8H ∼ 0039BFH ( 使用禁止 ) 0039C0H ∼ 0039DFH ( 使用禁止 ) 0039E0H ∼ 0039FFH ( 使用禁止 ) 003A00H ∼ 003AFFH ( 使用禁止 ) 003B00H ∼ 003BFFH CAN コントローラ 1 用予約領域 (「■ CAN コントローラ」を参照 ) 003C00H ∼ 003CFFH ( 使用禁止 ) 003D00H ∼ 003DFFH CAN コントローラ 1 用予約領域 (「■ CAN コントローラ」を参照 ) 003E00H ∼ 003EFFH ( 使用禁止 ) 003F00H ∼ 003FFFH ( 使用禁止 ) DS07–13754–3 00000000B 29 MB90930 シリーズ ■ CAN コントローラ CAN コントローラの特長: ・ CAN 規格バージョン 2.0, パート A および B 準拠 - 標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート ・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート ・ 16 本のメッセージ送信 / 受信バッファ - 29 ビット ID および 8 バイトデータ - マルチレベルメッセージバッファ構成 ・ 各メッセージバッファにおいて , ID アクセプタンスマスクとしてフルビットコンペア , フルビットマスク , アクセプタ ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供 - 標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ ・ ビット伝送速度は 10 kbps ∼ 2 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 ) コントロールレジスタ一覧 (1) アドレス CAN1 レジスタ 略称 アクセス 初期値 制御ステータスレジスタ CSR R/W, R 0 0 - - - 0 0 0B 0 - - - - 0 - 1B ラストイベント表示レジスタ LEIR R/W 受信 / 送信エラーカウンタ RTEC R 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B ビットタイミングレジスタ BTR R/W - 1 1 1 1 1 1 1B 1 1 1 1 1 1 1 1B 003D00H 003D01H 003D02H 003D03H 003D04H 003D05H 003D06H 003D07H 30 --------B 0 0 0 - 0 0 0 0B DS07–13754–3 MB90930 シリーズ コントロールレジスタ一覧 (2) アドレス レジスタ 略称 アクセス 初期値 メッセージバッファ有効 レジスタ BVALR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 送信要求レジスタ TREQR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 送信解除レジスタ TCANR W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 送信完了レジスタ TCR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 受信完了レジスタ RCR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B リモート要求受信レジスタ RRTRR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 受信オーバランレジスタ ROVRR R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 受信割込み許可レジスタ RIER R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B IDE レジスタ IDER R/W 送信 RTR レジスタ TRTRR R/W リモートフレーム受信待機 レジスタ RFWTR R/W XXXXXXXXB XXXXXXXXB TIER R/W 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B CAN1 000070H 000071H 000072H 000073H 000074H 000075H 000076H 000077H 000078H 000079H 00007AH 00007BH 00007CH 00007DH 00007EH 00007FH 003D08H 003D09H 003D0AH 003D0BH 003D0CH 003D0DH 003D0EH 003D0FH 送信割込み許可レジスタ 003D10H 003D11H 003D12H アクセプタンスマスク選択 レジスタ AMSR アクセプタンスマスク レジスタ 0 XXXXXXXXB XXXXXXXXB AMR0 R/W XXXXX- - -B XXXXXXXXB 003D18H 003D1AH アクセプタンスマスク レジスタ 1 003D1BH DS07–13754–3 0 0 0 0 0 0 0 0B XXXXXXXXB XXXXXXXXB 003D17H 003D19H 0 0 0 0 0 0 0 0B R/W 003D14H 003D16H XXXXXXXXB XXXXXXXXB XXXXXXXXB 003D13H 003D15H XXXXXXXXB XXXXXXXXB XXXXXXXXB AMR1 R/W XXXXX- - -B XXXXXXXXB 31 MB90930 シリーズ メッセージバッファ (ID レジスタ ) の一覧 アドレス レジスタ CAN1 略称 アクセス ⎯ R/W 003B00H ∼ 003B1FH XXXXXXXXB 汎用 RAM 003B20H ID レジスタ 0 IDR0 R/W XXXXX- - -B XXXXXXXXB 003B23H 003B24H XXXXXXXXB XXXXXXXXB 003B25H 003B26H ID レジスタ 1 IDR1 R/W XXXXX- - -B XXXXXXXXB 003B27H 003B28H XXXXXXXXB XXXXXXXXB 003B29H 003B2AH ID レジスタ 2 IDR2 R/W XXXXX- - -B XXXXXXXXB 003B2BH 003B2CH XXXXXXXXB XXXXXXXXB 003B2DH 003B2EH ID レジスタ 3 IDR3 R/W XXXXX- - -B XXXXXXXXB 003B2FH 003B30H XXXXXXXXB XXXXXXXXB 003B31H 003B32H ID レジスタ 4 IDR4 R/W XXXXX- - -B XXXXXXXXB 003B33H 003B34H XXXXXXXXB XXXXXXXXB 003B35H 003B36H ID レジスタ 5 IDR5 R/W XXXXX- - -B XXXXXXXXB 003B37H 003B38H XXXXXXXXB XXXXXXXXB 003B39H 003B3AH ID レジスタ 6 IDR6 R/W XXXXX- - -B XXXXXXXXB 003B3BH 003B3CH XXXXXXXXB XXXXXXXXB 003B3DH 003B3EH 003B3FH ∼ XXXXXXXXB XXXXXXXXB XXXXXXXXB 003B21H 003B22H 初期値 ID レジスタ 7 IDR7 R/W XXXXX- - -B XXXXXXXXB (続く) 32 DS07–13754–3 MB90930 シリーズ (続き) アドレス レジスタ CAN1 略称 アクセス 003B40H XXXXXXXXB XXXXXXXXB 003B41H 003B42H ID レジスタ 8 IDR8 R/W XXXXX- - -B XXXXXXXXB 003B43H 003B44H XXXXXXXXB XXXXXXXXB 003B45H 003B46H ID レジスタ 9 IDR9 R/W XXXXX- - -B XXXXXXXXB 003B47H 003B48H XXXXXXXXB XXXXXXXXB 003B49H 003B4AH ID レジスタ 10 IDR10 R/W XXXXX- - -B XXXXXXXXB 003B4BH 003B4CH XXXXXXXXB XXXXXXXXB 003B4DH 003B4EH ID レジスタ 11 IDR11 R/W XXXXX- - -B XXXXXXXXB 003B4FH 003B50H XXXXXXXXB XXXXXXXXB 003B51H 003B52H ID レジスタ 12 IDR12 R/W XXXXX- - -B XXXXXXXXB 003B53H 003B54H XXXXXXXXB XXXXXXXXB 003B55H 003B56H ID レジスタ 13 IDR13 R/W XXXXX- - -B XXXXXXXXB 003B57H 003B58H XXXXXXXXB XXXXXXXXB 003B59H 003B5AH ID レジスタ 14 IDR14 R/W XXXXX- - -B XXXXXXXXB 003B5BH 003B5CH XXXXXXXXB XXXXXXXXB 003B5DH 003B5EH 初期値 ID レジスタ 15 003B5FH DS07–13754–3 IDR15 R/W XXXXX- - -B XXXXXXXXB 33 MB90930 シリーズ メッセージバッファ (DLC レジスタ ) の一覧 アドレス CAN1 レジスタ 略称 アクセス 初期値 DLC レジスタ 0 DLCR0 R/W - - - -XXXXB DLC レジスタ 1 DLCR1 R/W - - - -XXXXB DLC レジスタ 2 DLCR2 R/W - - - -XXXXB DLC レジスタ 3 DLCR3 R/W - - - -XXXXB DLC レジスタ 4 DLCR4 R/W - - - -XXXXB DLC レジスタ 5 DLCR5 R/W - - - -XXXXB DLC レジスタ 6 DLCR6 R/W - - - -XXXXB DLC レジスタ 7 DLCR7 R/W - - - -XXXXB DLC レジスタ 8 DLCR8 R/W - - - -XXXXB DLC レジスタ 9 DLCR9 R/W - - - -XXXXB DLC レジスタ 10 DLCR10 R/W - - - -XXXXB DLC レジスタ 11 DLCR11 R/W - - - -XXXXB DLC レジスタ 12 DLCR12 R/W - - - -XXXXB DLC レジスタ 13 DLCR13 R/W - - - -XXXXB DLC レジスタ 14 DLCR14 R/W - - - -XXXXB DLC レジスタ 15 DLCR15 R/W - - - -XXXXB 003B60H 003B61H 003B62H 003B63H 003B64H 003B65H 003B66H 003B67H 003B68H 003B69H 003B6AH 003B6BH 003B6CH 003B6DH 003B6EH 003B6FH 003B70H 003B71H 003B72H 003B73H 003B74H 003B75H 003B76H 003B77H 003B78H 003B79H 003B7AH 003B7BH 003B7CH 003B7DH 003B7EH 003B7FH 34 DS07–13754–3 MB90930 シリーズ メッセージバッファ ( データレジスタ ) の一覧 アドレス レジスタ CAN1 略称 アクセス 初期値 003B80H ∼ 003B87H データレジスタ 0 (8 バイト ) DTR0 R/W XXXXXXXXB ∼ XXXXXXXXB 003B88H ∼ 003B8FH データレジスタ 1 (8 バイト ) DTR1 R/W XXXXXXXXB ∼ XXXXXXXXB 003B90H ∼ 003B97H データレジスタ 2 (8 バイト ) DTR2 R/W XXXXXXXXB ∼ XXXXXXXXB 003B98H ∼ 003B9FH データレジスタ 3 (8 バイト ) DTR3 R/W XXXXXXXXB ∼ XXXXXXXXB 003BA0H ∼ 003BA7H データレジスタ 4 (8 バイト ) DTR4 R/W XXXXXXXXB ∼ XXXXXXXXB 003BA8H ∼ 003BAFH データレジスタ 5 (8 バイト ) DTR5 R/W XXXXXXXXB ∼ XXXXXXXXB 003BB0H ∼ 003BB7H データレジスタ 6 (8 バイト ) DTR6 R/W XXXXXXXXB ∼ XXXXXXXXB 003BB8H ∼ 003BBFH データレジスタ 7 (8 バイト ) DTR7 R/W XXXXXXXXB ∼ XXXXXXXXB 003BC0H ∼ 003BC7H データレジスタ 8 (8 バイト ) DTR8 R/W XXXXXXXXB ∼ XXXXXXXXB 003BC8H ∼ 003BCFH データレジスタ 9 (8 バイト ) DTR9 R/W XXXXXXXXB ∼ XXXXXXXXB 003BD0H ∼ 003BD7H データレジスタ 10 (8 バイト ) DTR10 R/W XXXXXXXXB ∼ XXXXXXXXB 003BD8H ∼ 003BDFH データレジスタ 11 (8 バイト ) DTR11 R/W XXXXXXXXB ∼ XXXXXXXXB 003BE0H ∼ 003BE7H データレジスタ 12 (8 バイト ) DTR12 R/W XXXXXXXXB ∼ XXXXXXXXB 003BE8H ∼ 003BEFH データレジスタ 13 (8 バイト ) DTR13 R/W XXXXXXXXB ∼ XXXXXXXXB 003BF0H ∼ 003BF7H データレジスタ 14 (8 バイト ) DTR14 R/W XXXXXXXXB ∼ XXXXXXXXB データレジスタ 15 (8 バイト ) DTR15 R/W 003BF8H ∼ 003BFFH XXXXXXXXB DS07–13754–3 ∼ XXXXXXXXB 35 MB90930 シリーズ ■ 割込み要因と割込みベクタ , 割込み制御レジスタ 割込み要因 EI2OS 対応 割込みベクタ 番号 割込み制御レジスタ アドレス アドレス *2 高 × #08 08H FFFFDCH ⎯ ⎯ INT9 命令 × #09 09H FFFFD8H ⎯ ⎯ 例外処理 × #10 0AH FFFFD4H ⎯ ⎯ ⎯ × #11 0BH FFFFD0H ⎯ #12 0CH FFFFCCH ICR00 0000B0H × CAN1 受信 × #13 0DH FFFFC8H 0EH FFFFC4H 0000B1H *1 × #14 ICR01 CAN1 送信 / ノードステータス インプットキャプチャ 0 #15 0FH FFFFC0H #16 10H FFFFBCH ICR02 0000B2H *1 DTP/ 外部割込み・ch.0/ch.1 検出時 リロードタイマ 0 #17 11H FFFFB8H #18 12H FFFFB4H ICR03 0000B3H *1 リロードタイマ 2 インプットキャプチャ 1 #19 13H FFFFB0H #20 14H FFFFACH ICR04 0000B4H *1 DTP/ 外部割込み・ch.2/ch.3 検出時 インプットキャプチャ 2 #21 15H FFFFA8H #22 16H FFFFA4H ICR05 0000B5H *1 リロードタイマ 3 インプットキャプチャ 3/4/5/6/7 #23 17H FFFFA0H DTP/ 外部割込み・ch.4/ch.5 検出時 UART3 受信 #24 18H FFFF9CH ICR06 0000B6H *1 PPG タイマ 0 #25 19H FFFF98H DTP/ 外部割込み・ch.6/ch.7 検出時 UART3 送信 #26 1AH FFFF94H ICR07 0000B7H *1 PPG タイマ 1 #27 1BH FFFF90H #28 1CH FFFF8CH ICR08 0000B8H *1 リロードタイマ 1 PPG タイマ 2/3/4/5 #29 1DH FFFF88H ICR09 0000B9H *1 ICR10 0000BAH *1 ICR11 0000BBH *1 ICR12 0000BCH *1 ICR13 0000BDH *1 ICR14 0000BEH *1 ICR15 0000BFH *1 リセット リアルタイム時計タイマ / 時計タイマ ( サブクロック ) × #30 1EH FFFF84H フリーランタイマオーバフロー / クリア × #31 1FH FFFF80H #32 20H FFFF7CH A/D コンバータ変換終了 優先度 ICR サウンドジェネレータ 0/1 × #33 21H FFFF78H タイムベースタイマ × #34 22H FFFF74H UART2 受信 #35 23H FFFF70H UART2 送信 #36 24H FFFF6CH UART 1 受信 #37 25H FFFF68H UART 1 送信 #38 26H FFFF64H UART 0 受信 #39 27H FFFF60H UART 0 送信 #40 28H FFFF5CH フラッシュメモリステータス × #41 29H FFFF58H 遅延割込み発生モジュール × #42 2AH FFFF54H 低 (続く) 36 DS07–13754–3 MB90930 シリーズ (続き) :使用可能 , 拡張インテリジェント I/O サービス (EI2OS) 停止機能付 :使用可能 :ICR を共有する割込み要因を使用しない場合に使用可能 ×:使用不可 * 1:・ICR レジスタを共有している周辺機能は , 割込みレベルが同一になります。 ・ICR レジスタを共有している周辺機能で拡張インテリジェント I/O サービス (EI2OS) を使用する場合は , どちらか 一方しか使用できません。 ・ ICR レジスタを共有している周辺機能の場合 , 片方で拡張インテリジェント I/O サービス (EI2OS) を指定すると , もう一方の機能からの割込みは使用できなくなります。 * 2:優先順位が適用されるのは , 同じレベルの割込みが発生した場合です。 DS07–13754–3 37 MB90930 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 定格値 記号 単位 備考 最小 最大 VCC VSS − 0.3 VSS + 6.0 V AVCC VSS − 0.3 VSS + 6.0 V AVCC = VCC * 2 AVRH VSS − 0.3 VSS + 6.0 V AVCC ≧ AVRH * 2 DVCC VSS − 0.3 VSS + 6.0 V DVCC = VCC * 2 入力電圧* 1 VI VSS − 0.3 VCC + 0.3 V *3 出力電圧* 1 VO VSS − 0.3 VCC + 0.3 V ICLAMP 電源電圧* 1 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流* 4 “L” レベル平均出力電流* 5 “L” レベル最大総出力電流 “L” レベル平均総出力電流 “H” レベル最大出力電流 Σ| −4 +4 mA *7 ICLAMP | ⎯ 40 mA *7 IOL1 ⎯ 15 mA P70 ∼ P77 と P80 ∼ P87 以外 IOL2 ⎯ 40 mA P70 ∼ P77 と P80 ∼ P87 IOLAV1 ⎯ 4 mA P70 ∼ P77 と P80 ∼ P87 以外 IOLAV2 ⎯ 30 mA P70 ∼ P77 と P80 ∼ P87 ΣIOL1 ⎯ 100 mA P70 ∼ P77 と P80 ∼ P87 以外 ΣIOL2 ⎯ 330 mA P70 ∼ P77 と P80 ∼ P87 ΣIOLAV1 ⎯ 50 mA P70 ∼ P77 と P80 ∼ P87 以外 ΣIOLAV2 ⎯ 250 mA P70 ∼ P77 と P80 ∼ P87 IOH1*4 ⎯ − 15 mA P70 ∼ P77 と P80 ∼ P87 以外 IOH2*4 ⎯ − 40 mA P70 ∼ P77 と P80 ∼ P87 5 ⎯ −4 mA P70 ∼ P77 と P80 ∼ P87 以外 IOHAV2* 5 ⎯ − 30 mA P70 ∼ P77 と P80 ∼ P87 ΣIOH1 ⎯ − 100 mA P70 ∼ P77 と P80 ∼ P87 以外 ΣIOH2 ⎯ − 330 mA P70 ∼ P77 と P80 ∼ P87 ΣIOHAV1 *6 ⎯ − 50 mA P70 ∼ P77 と P80 ∼ P87 以外 ΣIOHAV2 *6 P70 ∼ P77 と P80 ∼ P87 IOHAV1* “H” レベル平均出力電流 “H” レベル最大総出力電流 “H” レベル平均総出力電流 ⎯ − 250 mA 消費電力 PD ⎯ 490 mW 動作温度 TA − 40 + 105 °C 保存温度 TSTG − 55 + 150 °C * 1:VSS = AVSS = DVSS = 0.0 V を基準にしています。 * 2:AVCC と AVRH は , VCC を超えてはいけません。また , AVRH は AVCC を超えてもいけません。 評価用品使用時 , DVCC は VCC を超えてはいけません ( フラッシュメモリ品 / マスク ROM 品使用時 , DVCC を VCC よ り高い電位に設定することができます ) 。 * 3:外部の部品を使用して入力電流または入力電流の最大値を制御する場合 , VI に変って ICLAMP が定格として適用され ます。 * 4:最大出力電流は , 該当する端子 1 本のピーク電流値を規定します。 * 5:平均出力電流は , 該当する端子 1 本に流れる電流の 100 ms の期間内の平均値を規定します。 「平均値」は , 「動作電 流」に「動作係数」を乗算することにより算出できます。 (続く) 38 DS07–13754–3 MB90930 シリーズ (続き) * 6:平均総出力電流は , 該当するすべての端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。「平 均値」は , 「動作電流」に「動作係数」を乗算することにより算出できます。 * 7:・該当端子:P00 ∼ P07, P10 ∼ P15, P22 ∼ P27, P30 ∼ P37, P40 ∼ P47, P50 ∼ P57, P70 ∼ P77, P80 ∼ P87 ・推奨動作条件内でご使用ください。 ・直流電圧 ( 電流 ) でご使用ください。 ・+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し , + B 信号を印加してください。 ・+ B 信号印加時 , マイクロコントローラ端子への入力電流は , 瞬時・長期を問わず , 規格値を超えないように , 制限抵抗値を設定してください。 ・低消費電力モードなどマイクロコントローラ駆動電流が少ない動作状態では , + B 入力電位が保護ダイオード を通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますので , ご注意ください。 ・マイクロコントローラ電源が OFF 時 (0 V に固定されていない場合 ) に+ B 入力がある場合 , 端子から電源が供 給されるため , 不完全な動作を行う可能性がありますので , ご注意ください。 ・電源投入時に+ B 入力がある場合は , 端子から電源が供給されるため , パワーオンリセットが動作しない電源電 圧になる可能性がありますのでご注意ください。 ・+ B 入力端子は , オープン状態にならないようにご注意ください。 ・アナログ系入出力端子 (LCD コモン端子 , コンパレータ入力端子など ) は , + B 入力ができません。 ・推奨回路例 ・入出力等価回路 保護ダイオード VCC P-ch 制限抵抗 + B 入力 (0 V ∼ 16 V) N-ch R <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07–13754–3 39 MB90930 シリーズ 2. 推奨動作条件 (VSS = DVSS = AVSS = 0.0 V) 項目 記号 規格値 最小 最大 単位 備考 VCC, AVCC, DVCC 3.7 5.5 V 電源電圧が 4.0 V ± 0.3 V になると , 低電圧検出リセットが動作 します。 3.7 5.5 V ストップ動作状態の保持 電源電圧が 4.0 V ± 0.3 V になると , 低電圧検出リセットが動作 します。 平滑 コンデンサ* CS 0.1 1.0 μF セラミックコンデンサまたは同程度の周波数特性を持つコンデ ンサを使用してください。VCC 端子のバイパスコンデンサは , このコンデンサより大きな容量のものを使用してください。 動作温度 TA − 40 + 105 °C 電源電圧 *:平滑コンデンサ Cs の接続は , 次図を参照してください。 ・C 端子接続図 C CS VSS DVSS AVSS <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 40 DS07–13754–3 MB90930 シリーズ 3. 直流規格 (VCC = 5.0 V ± 10%, VSS = DVSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 “H” レベル 入力電圧 “L” レベル 入力電圧 記号 端子名 条件 VIHA ⎯ VIHS 単位 備考 ⎯ V Automotive 入力レベル が選択された場合の端 子入力 ⎯ ⎯ V CMOS ヒステリシス入 力レベルが選択された 場合の端子入力 0.7 VCC ⎯ ⎯ V RST入力端子 (CMOSヒ ステリシス ) ⎯ ⎯ ⎯ 0.5 VCC V Automotive 入力レベル が選択された場合の端 子入力 ⎯ ⎯ ⎯ ⎯ 0.2 VCC V CMOS ヒステリシス入 力レベルが選択された 場合の端子入力 ⎯ ⎯ ⎯ ⎯ 0.3 VCC V RST入力端子 (CMOSヒ ステリシス ) 最大動作周波数 FCP = 32 MHz, 通常動作 ⎯ 30 40 mA 最大動作周波数 FCP = 32 MHz, フラッシュメモリ 書込み時 ⎯ 40 55 mA ICCS 動作周波数 FCP = 32 MHz, スリープモード時 ⎯ 12 20 mA ICTS 動作周波数 FCP = 2 MHz, タイムベースタイマ モード時 ⎯ 0.6 1.0 mA ICTSPLL 動作周波数 FCP = 32 MHz, PLL タイマモード時 , 外部周波数= 4 MHz ⎯ 2.5 4 mA ICCL 動作周波数 FCP = 8 kHz, TA =+ 25 °C, サブクロック動作時 ⎯ 170 340 μA ICCLS 動作周波数 FCP = 8 kHz, TA =+ 25 °C, サブスリープ動作時 ⎯ ⎯ 270 μA ICCT 動作周波数 FCP = 8 kHz, TA =+ 25 °C, 時計モード時 ⎯ ⎯ 250 μA ICCH TA =+ 25 °C, ストップモード時 ⎯ ⎯ 170 μA 標準 最大 ⎯ 0.8 VCC ⎯ ⎯ ⎯ 0.8 VCC VIHC ⎯ ⎯ VILA ⎯ VILS VILR ICC 電源電流* 規格値 最小 VCC (続く) DS07–13754–3 41 MB90930 シリーズ (続き) (VCC = 5.0 V ± 10%, VSS = DVSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 入力リーク電流 記号 IIL 端子名 全入力端子 条件 VCC = DVCC = AVCC = 5.5 V, VSS < VI < VCC 規格値 単位 最小 標準 最大 ⎯ ⎯ 10 μA 入力容量 1 CIN1 VCC, VSS, DVCC, DVSS, AVCC, AVSS, C, P70 ∼ P77, P80 ∼ P87 以外 入力容量 2 CIN2 P70 ∼ P77, P80 ∼ P87 ⎯ ⎯ ⎯ 45 pF プルアップ抵抗 RUP RST ⎯ ⎯ ⎯ 100 kΩ RDOWN MD2 ⎯ ⎯ ⎯ 100 kΩ プルダウン抵抗 ⎯ ⎯ ⎯ 15 pF 備考 フラッシュ メモリ品を除く 汎用出力 “H” 電圧 VOH1 P70 ∼ P77, VCC = 4.5 V, P80 ∼ P87 以外 IOH =− 4.0 mA VCC − 0.5 ⎯ ⎯ V ステッピングモータ 出力 “H” 電圧 VOH2 P70 ∼ P77, P80 ∼ P87 VCC − 0.5 ⎯ ⎯ V 汎用出力 “L” 電圧 VOL1 P70 ∼ P77, VCC = 4.5 V, P80 ∼ P87 以外 IOL = 4.0 mA ⎯ ⎯ 0.4 V ステッピングモータ 出力 “L” 電圧 VOL2 P70 ∼ P77, P80 ∼ P87 VCC = 4.5 V, IOL = 30.0 mA ⎯ ⎯ 0.55 V ΔVOH PWM1Pn, PWM1Mn, PWM2Pn, PWM2Mn, n=0∼3 VCC = 4.5 V , IOH =− 30.0 mA , VOH2 の最大偏差 ⎯ ⎯ 90 mV ΔVOL PWM1Pn, PWM1Mn, PWM2Pn, PWM2Mn, n=0∼3 VCC = 4.5 V , IOL = 30.0 mA , VOL2 の最大偏差 ⎯ ⎯ 90 mV 6.25 12.5 25 kΩ 評価用品 RLCD V0 と V1 の間 V1 と V2 の間 V2 と V3 の間 ⎯ 8.75 12.5 17.0 kΩ フラッシュメモ リ品 / マスク ROM 品 V0 ∼ V3 COMm (m = 0 ∼ 3) SEGn (n = 00 ∼ 31) ⎯ ⎯ ⎯ 5.0 μA Rvcom COMn (n = 0 ∼ 3) ⎯ ⎯ ⎯ 4.5 kΩ Rvseg SEGn (n = 00 ∼ 31) ⎯ ⎯ ⎯ 17 kΩ ステッピングモータ 出力相関偏差 “H” ステッピングモータ 出力相関偏差 “L” LCD 内部分割抵抗 LCDC リーク電流 LCD 出力 インピーダンス ILCDC VCC = 4.5 V, IOH =− 30.0 mA *:電源電流値は X1 端子から提供される外部クロックで規定されています。外部クロックが使われているか , 振動子が 使われているかによって , 電源電流レベルが異なります。 42 DS07–13754–3 MB90930 シリーズ 4. 交流規格 (1) クロックタイミング (VCC = 5.0 V ± 10%, VSS = DVSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 FC 端子名 規格値 条件 X0, X1 クロック周波数 クロックサイクル タイム 内部動作クロック 周波数 内部動作クロック サイクルタイム ⎯ 単位 備考 最小 標準 最大 3 ⎯ 16 MHz 1/2 (PLL 停止時 ) 発振回路使用時 4 ⎯ 32 MHz PLL 1 逓倍 3 ⎯ 16 MHz PLL 2 逓倍 3 ⎯ 10.7 MHz PLL 3 逓倍 3 ⎯ 8 MHz PLL 4 逓倍 3 ⎯ 5.33 MHz PLL 6 逓倍 3 ⎯ 4 MHz PLL 8 逓倍 ⎯ 32.768 ⎯ kHz 62.5 ⎯ 333 ns FLC X0A, X1A tCYL X0, X1 tLCYL X0A, X1A FCP ⎯ 1.5 ⎯ 32 MHz メインクロック (PLL クロック ) 使用時 FLCP ⎯ ⎯ 8.192 ⎯ kHz サブクロック使用時 tCP ⎯ 31.25 — 666 ns メインクロック (PLL クロック ) 使用時 tLCP ⎯ ⎯ 122.1 ⎯ μs サブクロック使用時 μs 30.5 ・X0, X1 クロックタイミング tCYL 0.8 VCC X0 X1 0.2 VCC PWH PWL tcf tcr ・X0A, X1A クロックタイミング tCYL 0.8 VCC X0A X1A 0.2 VCC PWH PWL tcf DS07–13754–3 tcr 43 MB90930 シリーズ ・PLL 動作保証範囲 内部動作クロック周波数と電源電圧の関係 5.5 電源電圧 VCC (V) PLL 動作保証範囲 3.7 通常動作範囲 1.5 4 32 内部クロック fCP (MHz) ( 注意事項 ) ・PLL1 逓倍のみ , tCP = 4 MHz 以上で使用してください。 ・A/D 動作周波数は「5. A/D 変換部 (1) 電気的特性」を参照してください。 原発振周波数と内部動作クロック周波数の関係 32 内部クロック fCP (MHz) 8 逓倍 *3 3 逓倍* 1 25 24 逓倍なし 6 逓倍 *3 20 18 16 2 逓倍* 1, * 2 1 逓倍* 1 4 逓倍 * 1, * 2 12 9 8 6 4 1.5 3 4 5 6 8 10 12.5 16 20 25 32 原発振クロック FCP (MHz) * 1: PLL1, 2, 3, 4 逓倍設定で , 内部クロックを 20 MHz < fCP ≦ 32 MHz で使用する場合 , PSCCR レジスタを DIV2 ビット= “1”*4, CS2 ビット= “1” に設定してください。 例 原発振周波数 24 MHz PLL1 逓倍で使用する場合: CKSCR レジスタ CS1 ビット= “0”, CS0 ビット= “0” PSCCR レジスタ DIV2 ビット= “1”*4, CS2 ビット= “1” 例 原発振周波数 6 MHz PLL3 逓倍で使用する場合: CKSCR レジスタ CS1 ビット= “1”, CS0 ビット= “0” PSCCR レジスタ DIV2 ビット= “1”*4, CS2 ビット= “1” * 2: PLL2, 4 逓倍設定で , 内部クロックを 20 MHz < fCP ≦ 32 MHz で使用する場合 , 以下の設定でも対応可能です。 PLL2 逓倍:CKSCR レジスタ CS1 ビット= “0”, CS0 ビット= “0” PSCCR レジスタ DIV2 ビット= “0”*4, CS2 ビット= “0” PLL4 逓倍:CKSCR レジスタ CS1 ビット= “0”, CS0 ビット= “1” PSCCR レジスタ DIV2 ビット= “0”*4, CS2 ビット= “0” * 3: PLL6 逓倍 , 8 逓倍設定で使用する場合 , PSCCR レジスタを DIV2 ビット= “0”*4, CS2 ビット= “1”, PLL2 ビット= “1” に 設定してください。 例 原発振周波数 4 MHz PLL6 逓倍で使用する場合: CKSCR レジスタ CS1 ビット= “1”, CS0 ビット= “0” PSCCR レジスタ DIV2 ビット= “0”*4, CS2 ビット= “1” 例 原発振周波数 3 MHz PLL8 逓倍で使用する場合: CKSCR レジスタ CS1 ビット= “1”, CS0 ビット= “1” PSCCR レジスタ DIV2 ビット= “0”*4, CS2 ビット= “1” (注意事項)DIV2 ビットは PSCCR レジスタの bit9, CS2 ビットは PSCCR レジスタの bit8 にアサインされており , いずれの初期値も “0” です。 44 DS07–13754–3 MB90930 シリーズ (2) リセット入力 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 規格値 端子名 リセット入力時間 tRSTL RST 単位 備考 最小 最大 10 ⎯ μs 通常動作時の場合 振動子の発振時間 * + 100 μs ⎯ ms ストップモードの場合 100 ⎯ μs タイムベースタイマモードの場合 リセット入力 解除幅 μs 1 *:振動子の発振時間は , 振幅の 90%に達するまでの時間です。水晶発振子の場合は数 ms ∼数十 ms, セラミック発振子 は数百 μs ∼数 ms, 外部クロックは 0 ms となります。 (注意事項)tCP は , 内部動作クロックサイクルタイム ( 単位:ns) です。 ・通常動作時 tRSTL RST 0.2 VCC 0.2 VCC ・ストップモード時 , 電源投入時 tRSTL RST 0.2 Vcc X0 内部動作 クロック 0.2 Vcc 振幅の 90% 振動子の 発振時間 100 μs 発振安定待ち時間 命令実行 内部リセット DS07–13754–3 45 MB90930 シリーズ (3) 電源投入規格 ( パワーオンリセット ) (VCC = 2.7 V ∼ 3.6 V, VSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 条件 VCC ⎯ tR 電源立上り時間 tOFF 電源切断時間 規格値 単位 最小 最大 0.05 30 ms 1 ⎯ ms 備考 電源投入までの 待ち時間 tR 2.7 V VCC 0.2 V 0.2 V 0.2 V tOFF ( 注意事項 ) 電源電圧を急激に変化させると , パワーオンリセットが起動されることがあります。 動作中に電源電圧を変化させる場合は , 下図のように電圧の変動をおさえて滑らかに立ち上げるこ とを推奨します。また , この場合にはデバイスの PLL クロックを使用していない状態で行ってく ださい。ただし , 電圧降下 1 V/s 以内であれば PLL クロック使用中でも動作可能です。 5.0 V VCC RAM データ保持 0V 46 立上りの傾きを , 50 mV/ms 以下にすることを 推奨いたします。 VSS DS07–13754–3 MB90930 シリーズ (4) UART0/1/2/3 (LIN/SCI) ビット設定:ESCR0/1/2/3:SCES=0, ECCR0/1/2/3:SCDE=0 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK0 ∼ SCK3 SCK ↓→ SOT 遅延時間 tSLOVI 有効 SIN → SCK ↑ tIVSHI SCK ↑→有効 SIN ホールド時間 tSHIXI シリアルクロック “L” パルス幅 tSLSH シリアルクロック “H” パルス幅 tSHSL SCK ↓→ SOT 遅延時間 tSLOVE 有効 SIN → SCK ↑ tIVSHE SCK ↑→有効 SIN ホールド時間 tSHIXE SCK ↓時間 tF SCK ↑時間 tR 条件 SCK0 ∼ SCK3, 内部シフトクロック SOT0 ∼ SOT3 モード出力端子は CL = 80 pF + 1TTL SCK0 ∼ SCK3, SIN0 ∼ SIN3 SCK0 ∼ SCK3 SCK0 ∼ SCK3, SOT0 ∼ SOT3 外部シフトクロック モード出力端子は SCK0 ∼ SCK3, CL = 80 pF + 1TTL SIN0 ∼ SIN3 SCK0 ∼ SCK3 規格値 単位 最小 最大 5 tCP ⎯ ns − 50 + 50 ns tCP + 80 ⎯ ns 0 ⎯ ns 3 tCP - tR ⎯ ns tCP + 10 ⎯ ns ⎯ 2 tCP + 60 ns 30 ⎯ ns tCP + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns (注意事項)・使用するマシンのクロック周波数によっては , 最大ボーレートは , 一部のパラメータにより制限を受ける ことがあります。このようなパラメータは , 『MB90930 シリーズ ハードウェアマニュアル』を参照してく ださい。 ・CL は , テスト時の端子に付けられる負荷容量値です。 ・tCP は , 内部動作クロックサイクルタイムです。「 (1) クロックタイミング」を参照してください。 DS07–13754–3 47 MB90930 シリーズ ・内部シフトクロックモード tSCYC SCK 2.4 V 0.8 V 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI SIN tSHIXI VIH VIH VIL VIL ・外部シフトクロックモード tSLSH SCK tSHSL VIH VIL tF VIH VIL tR tSLOVE 2.4 V SOT 0.8 V tIVSHE SIN 48 tSHIXE VIH VIH VIL VIL DS07–13754–3 MB90930 シリーズ ビット設定:ESCR0/1/2/3:SCES=1, ECCR0/1/2/3:SCDE=0 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK0 ∼ SCK3 SCK ↑→ SOT 遅延時間 tSHOVI 有効 SIN → SCK ↓ tIVSLI SCK ↓→有効 SIN ホールド時間 tSLIXI シリアルクロック “H” パルス幅 tSHSL シリアルクロック “L” パルス幅 tSLSH SCK ↑→ SOT 遅延時間 tSHOVE 有効 SIN → SCK ↓ tIVSLE SCK ↓→有効 SIN ホールド時間 tSLIXE SCK ↓時間 tF SCK ↑時間 tR SCK0 ∼ SCK3, SOT0 ∼ SOT3 SCK0 ∼ SCK3, SIN0 ∼ SIN3 条件 内部シフトク ロックモード 出力端子は CL = 80 pF + 1TTL SCK0 ∼ SCK3 SCK0 ∼ SCK3, SOT0 ∼ SOT3 SCK0 ∼ SCK3, SIN0 ∼ SIN3 SCK0 ∼ SCK3 外部シフトク ロックモード 出力端子は CL = 80 pF + 1TTL 規格値 単位 最小 最大 5 tCP ⎯ ns − 50 + 50 ns tCP + 80 ⎯ ns 0 ⎯ ns 3 tCP - tR ⎯ ns tCP + 10 ⎯ ns ⎯ 2 tCP + 60 ns 30 ⎯ ns tCP + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns (注意事項)・使用するマシンのクロック周波数によっては , 最大ボーレートが一部のパラメータにより制限を受ける ことがあります。このようなパラメータは , 『MB90930 シリーズ ハードウェアマニュアル』を参照して ください。 ・CL は , テスト時の端子に付けられる負荷容量値です。 ・tCP は , 内部動作クロックサイクルタイムです。 「 (1) クロックタイミング」を参照してください。 DS07–13754–3 49 MB90930 シリーズ ・内部シフトクロックモード SCK tSCYC 2.4 V 2.4 V 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI SIN tSLIXI VIH VIH VIL VIL ・外部シフトクロックモード tSHSL SCK VIH tSLSH VIH VIL VIL tR tSHOVE tF 2.4 V SOT 0.8 V tIVSLE SIN 50 tSLIXE VIH VIH VIL VIL DS07–13754–3 MB90930 シリーズ ビット設定:ESCR0/1/2/3:SCES=0, ECCR0/1/2/3:SCDE=1 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK0 ∼ SCK3 SCK ↑→ SOT 遅延時間 tSHOVI SCK0 ∼ SCK3, SOT0 ∼ SOT3 有効 SIN → SCK ↓ tIVSLI SCK ↓→有効 SIN ホールド時間 tSLIXI SOT → SCK ↓遅延時間 tSOVLI 規格値 条件 SCK0 ∼ SCK3, SIN0 ∼ SIN3 内部シフトク ロックモード 出力端子は CL = 80 pF + 1TTL SCK0 ∼ SCK3, SOT0 ∼ SOT3 単位 最小 最大 5 tCP ⎯ ns − 50 + 50 ns tCP + 80 ⎯ ns 0 ⎯ ns 3 tCP − 70 ⎯ ns (注意事項)・使用するマシンのクロック周波数によっては , 最大ボーレートは , 一部のパラメータにより制限を受ける ことがあります。このようなパラメータは , 『MB90930 シリーズ ハードウェアマニュアル』を参照してく ださい。 ・CL は , テスト時の端子に付けられる負荷容量値です。 ・tCP は , 内部動作クロックサイクルタイムです。 「 (1) クロックタイミング」を参照してください。 tSCYC 2.4 V SCK 0.8 V 0.8 V tSHOVI tSOVLI SOT 2.4 V 2.4 V 0.8 V 0.8 V tIVSLI SIN DS07–13754–3 tSLIXI VIH VIH VIL VIL 51 MB90930 シリーズ ビット設定:ESCR0/1/2/3:SCES=1, ECCR0/1/2/3:SCDE=1 (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK0 ∼ SCK3 SCK ↓→ SOT 遅延時間 tSLOVI SCK0 ∼ SCK3, SOT0 ∼ SOT3 有効 SIN → SCK ↓ tIVSHI SCK ↑→有効 SIN ホールド時間 tSHIXI SOT → SCK ↑遅延時間 tSOVHI 規格値 条件 SCK0 ∼ SCK3, SIN0 ∼ SIN3 内部シフトク ロックモード 出力端子は CL = 80 pF + 1TTL SCK0 ∼ SCK3, SOT0 ∼ SOT3 単位 最小 最大 5 tCP ⎯ ns − 50 + 50 ns tCP + 80 ⎯ ns 0 ⎯ ns 3 tCP − 70 ⎯ ns (注意事項)・使用するマシンのクロック周波数によっては , 最大ボーレートは , 一部のパラメータにより制限を受ける ことがあります。このようなパラメータは , 『MB90930 シリーズ ハードウェアマニュアル』を参照してく ださい。 ・CL は , テスト時の端子に付けられる負荷容量値です。 ・tCP は , 内部動作クロックサイクルタイムです。 「 (1) クロックタイミング」を参照してください。 tSCYC SCK 2.4 V 2.4 V 0.8 V tSLOVI tSOVHI SOT 2.4 V 2.4 V 0.8 V 0.8 V tIVSHI SIN 52 tSHIXI VIH VIH VIL VIL DS07–13754–3 MB90930 シリーズ (5) タイマ入力タイミング (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 入力パルス幅 記号 端子名 条件 tTIWH tTIWL TIN0, TIN1, ⎯ IN0 ∼ IN3 規格値 最小 最大 4 tCP ⎯ 単位 ns (注意事項)tCP は , 内部動作クロックサイクルタイムです。「 (1) クロックタイミング」を参照してください。 ・タイマ入力タイミング tTIWH VIH TIN0, TIN1 IN0 ∼ IN3 tTIWL VIH VIL VIL (6) トリガ入力タイミング (VCC = 5.0 V ± 10%, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 入力パルス幅 記号 端子名 条件 tTRGH, tTRGL INT0 ∼ INT7 ⎯ ADTG ⎯ 規格値 単位 最小 最大 200 ⎯ ns tCP + 200 ⎯ ns 備考 通常動作時 (注意事項)tCP は , 内部動作クロックサイクルタイムです。「 (1) クロックタイミング」を参照してください。 ・トリガ入力タイミング tTRGH INT0 ∼ INT7 ADTG DS07–13754–3 VIH tTRGL VIH VIL VIL 53 MB90930 シリーズ (7) 低電圧検出 (VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 条件 検出電圧 VDL VCC ヒステリシス幅 VHYS VCC 規格値 dV/dt VCC ⎯ td 検出遅延時間 備考 4.3 V フラッシュメモリ品 / マスク ROM 品 , 電圧降下の場合 ⎯ mV フラッシュメモリ品 / マスク ROM 品 , 電圧上昇の場合 V/μs フラッシュメモリ品 / マスク ROM 品 , 低電圧リセットが発生 する dV/dt 標準 最大 ⎯ 3.7 4.0 ⎯ 169 ⎯ − 0.1 電源電圧変化率 単位 最小 ⎯ + 0.1 ⎯ ⎯ − 0.004 ⎯ + 0.004 V/μs フラッシュメモリ品 / マスク ROM 品 , 低電圧検出 / 解除電圧 が規格内となる dV/dt ⎯ ⎯ 3.2 μs フラッシュメモリ品 / マスク ROM 品 , dV/dt ≦ 0.004 V/μs 時 内部リセット VCC dV dt td 54 VHYS td DS07–13754–3 MB90930 シリーズ 5. A/D 変換部 (1) 電気的特性 (VCC = AVCC = AVRH = 4.0 V ∼ 5.5 V, VSS = AVSS = 0.0 V, TA =− 40 °C ∼+ 105 °C) 項目 記号 端子名 分解能 ⎯ 総合誤差 規格値 単位 最小 標準 最大 ⎯ ⎯ ⎯ 10 bit ⎯ ⎯ − 3.0 ⎯ + 3.0 LSB 非直線性誤差 ⎯ ⎯ − 2.5 ⎯ + 2.5 LSB 微分直線性誤差 ⎯ ⎯ − 1.9 ⎯ + 1.9 LSB ゼロ トランジション 電圧 VOT AVSS − 1.5 LSB AVSS + 0.5 LSB AVSS + 2.5 LSB V フルスケール トランジション電圧 VFST ∼ AN23 サンプリング時間 tSMP ⎯ コンペア時間 tCMP A/D 変換時間 tCNV アナログポート 入力電流 IAIN アナログ入力電圧 VAIN AV + AN0 ∼ AN23 AN0 1 LSB = (AVRH − AVSS) / 1024 AVRH − 1.5 LSB AVRH + 0.5 LSB V ⎯ 16500 μs ⎯ ⎯ μs 1.44 ⎯ ⎯ μs − 1.0 ⎯ + 1.0 μA ∼ AN23 0 ⎯ AVRH V AVRH AVss + 2.7 ⎯ AVCC V ⎯ 2.3 6.0 mA ⎯ ⎯ 5 μA *2 ⎯ ⎯ 900 μA VAVRH = 5.0 V ⎯ ⎯ 5 μA *2 ⎯ ⎯ 4 LSB ⎯ ⎯ AVRH − 3.5 LSB 備考 0.4 1.0 0.66 2.2 4.5 V ≦ AVcc ≦ 5.5 V 4.0 V ≦ AVcc ≦ 4.5 V 4.5 V ≦ AVcc ≦ 5.5 V 4.0 V ≦ AVcc ≦ 4.5 V *1 AN0 ∼ AN23 AN0 基準電圧 IA 電源電流 IAH IR 基準電圧供給電流 IRH AVCC AVRH AN0 チャネル間ばらつき — ∼ AN23 * 1:1 チャネルあたりの時間です (4.5 V ≦ AVCC ≦ 5.5 V, 内部動作周波数 32 MHz 時 ) 。 * 2:A/D コンバータ非動作時は , CPU を停止させたときの電流 (VCC = AVCC = AVRH = 5.0 V) です。 DS07–13754–3 55 MB90930 シリーズ ・アナログ入力の外部インピーダンスとサンプリング時間について サンプルホールド回路付きA/Dコンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場 合には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。した がって , A/D 変換精度規格を満足するために , 外部インピーダンスと最小サンプリング時間の関係を考慮して , サンプリ ング時間が最小値より長くなるように, レジスタ値と動作周波数を調整するか, 外部インピーダンスを下げてください。ま た , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。 ・アナログ入力等価回路 R アナログ入力 コンパレータ C サンプリング時 ON MB90F931/MB90F931S/MB90931/MB90931S R C 4.5 V ≦ AVcc ≦ 5.5 V:2.6 kΩ ( 最大 ) 8.5 pF ( 最大 ) 4.0 V ≦ AVcc ≦ 4.5 V:12.1 kΩ ( 最大 ) 8.5 pF ( 最大 ) MB90V930-102/MB90V930-101 4.5 V ≦ AVcc ≦ 5.5 V:2.0 kΩ ( 最大 ) 14.4 pF ( 最大 ) 4.0 V ≦ AVcc ≦ 4.5 V:8.2 kΩ ( 最大 ) 14.4 pF ( 最大 ) ( 注意事項 ) 数値は参考値です。 56 DS07–13754–3 MB90930 シリーズ ・外部インピーダンスと最小サンプリング時間の関係 ・4.5 V ≦ AVCC ≦ 5.5 V ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) MB90V930-102/MB90V930-101 100 90 80 70 60 50 40 30 20 10 0 MB90F931/MB90F931S/ MB90931/MB90931S 0 5 10 15 20 25 30 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) MB90V930-102/MB90V930-101 20 18 16 14 12 10 8 6 4 2 0 MB90F931/MB90F931S/ MB90931/MB90931S 0 35 1 2 3 4 5 6 7 8 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] ・4.0 V ≦ AVcc ≦ 4.5 V ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ の場合 ) MB90V930-102/MB90V930-101 100 90 80 70 60 50 40 30 20 10 0 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ の場合 ) MB90F931/MB90F931S/ MB90F035/MB90035 MB90931/MB90931S 0 5 10 15 20 25 30 35 MB90V930-102/MB90V930-101 20 18 16 14 12 10 8 6 4 2 0 MB90F931/MB90F931S/ MB90931/MB90931S 0 最小サンプリング時間 [μs] 1 2 3 4 5 6 7 8 最小サンプリング時間 [μs] ・ 誤差について |AVRH - AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。 DS07–13754–3 57 MB90930 シリーズ (2) 用語の定義 分解能: 非直線性誤差: A/D コンバータにより識別可能なアナログ変化 トランジション点 (“00 0000 0000” ↔ “00 0000 0001”) とフルスケールトランジション点 (“11 1111 1110” ↔ “11 1111 1111”) とを結んだ線と実際の変換特性との誤差 微分直線性誤差: 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差 総合誤差: 実際の値と理論値との差をいい , トランジション誤差 / フルスケールトランジション誤差 / 直線性誤 差を含む誤差 総合誤差 デジタル出力 3FFH 3FEH 3FDH 実際の変換値 1.5 LSB {1 LSB x (N - 1) + 0.5 LSB} 004H VNT 003H ( 測定値 ) 実際の変換値 002H 理想特性 001H 0.5 LSB AVSS AVRH アナログ入力 デジタル出力 “N” の総合誤差 = 1 LSB ( 理想値 ) = AVRH − AVSS 1024 VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB [LSB] [V] N :A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVss + 0.5 LSB [V] VFST ( 理想値 ) = AVRH − 1.5 LSB [V] VNT:デジタル出力が (N - 1) から N に遷移する電圧 (続く) 58 DS07–13754–3 MB90930 シリーズ (続き) 微分直線性誤差 非直線性誤差 理想特性 実際の変換値 {1 LSB x (N -1) + VOT} (N + 1) VFST ( 測定値 ) デジタル出力 デジタル出力 3FFH 3FEH 3FDH VNT 004H ( 測定値 ) 003H N V(N + 1)T ( 測定値 ) (N - 1) VNT 実際の変換値 002H 実際の変換値 ( 測定値 ) (N - 2) 実際の変換値 理想特性 001H VOT ( 測定値 ) AVRH AVss AVRH AVss アナログ入力 アナログ入力 デジタル出力 N の非直線性誤差 = デジタル出力 N の微分直線性誤差 = 1 LSB = VNT − {1 LSB × (N − 1) + VOT} 1 LSB V (N + 1) T − VNT 1 LSB VFST − VOT 1022 [LSB] − 1 [LSB] [V] N :A/D コンバータデジタル出力値 VOT :デジタル出力が 000H ∼ 001H に遷移する電圧 VFST :デジタル出力が 3FEH ∼ 3FFH に遷移する電圧 DS07–13754–3 59 MB90930 シリーズ 6. フラッシュメモリ書込み / 消去特性 項目 セクタ消去時間 ワード (16 ビット幅 ) プログラミング時間 条件 TA =+ 25 °C, VCC = 5.0 V 規格値 単位 備考 3.6 s 消去前のプレプログラミングを除く 23 370 μs システムレベルのオーバヘッド時間 を除く 最小 標準 最大 ⎯ 0.9 ⎯ チッププログラミング 時間 TA =+ 25 °C, VCC = 5.0 V ⎯ 3.4 55 s 消去 / プログラム回数 ⎯ 10000 ⎯ ⎯ cycle 平均 TA =+ 85 °C 20 ⎯ ⎯ year フラッシュメモリ データ保持時間 * *:テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温測定結果を+ 85 ℃での標準値へ変換 しています ) 。 60 DS07–13754–3 MB90930 シリーズ ■ オーダ型格 型格 MB90F931PMC MB90F931SPMC MB90931PMC MB90931SPMC MB90V930-102 MB90V930-101 DS07–13754–3 パッケージ 備考 プラスチック・LQFP, 120 ピン (FPT-120P-M21) セラミック・PGA, 299 ピン (PGA-299C-A01) 評価用品 61 MB90930 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 120ピン (FPT-120P-M21) リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 16.0 × 16.0 mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70 mm MAX 質量 0.88 g コード(参考) P-LFQFP120-16×16-0.50 プラスチック・LQFP, 120ピン (FPT-120P-M21) 注1)*印寸法はレジン残りを含む。 レジン残りは、片側+0.25(.010)MAX。 注2)端子幅および端子厚さはメッキ厚を含む。 注3)端子幅はタイバ切断残りを含まず。 18.00±0.20(.709±.008)SQ +0.40 * 16.00 –0.10 .630 +.016 –.004 SQ 90 61 60 91 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 INDEX 0~8° 120 LEAD No. 1 30 0.50(.020) C "A" 31 0.22±0.05 (.009±.002) 0.08(.003) M 2002-2010 FUJITSU SEMICONDUCTOR LIMITED F120033S-c-4-7 0.145 .006 +0.05 –0.03 +.002 –.001 0.60±0.15 (.024±.006) 0.10±0.05 (.004±.002) (Stand off) 0.25(.010) 単位:mm(inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 62 DS07–13754–3 MB90930 シリーズ ■ 本版での主な変更内容 ページ 場所 ■ 特長 記述を訂正 リアルタイム時計タイマ → リアルタイム時計タイマ ( メインクロック ) ■ 入出力回路形式 分類 A, B の回路を訂正 ■ デバイス使用上の注意 以下の項目を追加 ・ シリアル通信について ・ フラッシュメモリ品とマスク ROM 品の特性差について 1 12 18 42 変更内容 ■ 電気的特性 3. 直流規格 「LCD 出力インピーダンス」の項目を追加 変更箇所は , 本文中のページ左側の|によって示しています。 DS07–13754–3 63 MB90930 シリーズ 富士通セミコンダクター株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fsl/ 電子デバイス製品に関するお問い合わせ先 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部