本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07-13805-1 16 ビットマイクロコントローラ CMOS ® MB96330 シリーズ MB96F336*1 MB96F338*1 ■ 概要 MB96330 シリーズは , F2MC-16FX アーキテクチャをもとに設計された , RISC ライクな性能を実現するため , 命令パイプ ライン処理を行う富士通 16 ビットマイクロコントローラです。F2MC-16FX は , 従来の F2MC-16LX ファミリと同じ CPU の命令セットを使用しているため , F2MC-16LX 用のソフトウェアを容易に移植できます。従来の製品と比較して , F2MC16FX は同じ動作周波数でも動作が大幅に改善され , 低消費電力 , 起動時間の短縮を図っております。 低消費電力で高速の処理スピードを実現するために , 内部には PLL 回路を内蔵し , CPU に 4 MHz の外部発振器から動作 周波数 48 MHz を供給しています。それにより , EMI への対策に優れ , 最小命令実行時間 20.8 ns を実現しています。 また , オンチップクロックモジュレーション回路によって , 周波数スペクトルにおける放射ピークが大幅に減少されま す。放射電力は , CPU 内部電圧を減少させるオンチップ電圧レギュレータによって最小化されます。柔軟なクロック ツリーによって , CPU 速度に関係なく , 周辺リソースに適した動作周波数を選択できます。 * 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品は予告なしに仕様を変更する ことがあります。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。 「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる チェック項目をリストにしたものです。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2010 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2010.2 MB96330 シリーズ ■ 特長 特長 テクノロジ 説明 • 0.18 μm CMOS • F2MC-16FX CPU • 内部最大 48 MHz, 20.8 ns の命令サイクル時間 • コントローラアプリケーション用に最適化された命令セット ( 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード ), 23 種類の豊富な CPU アドレッシングモード ( バレルシフト , 多様なポインタ )) • 8 バイトの命令実行キュー • 符号付き乗算 (16 ビット ×16 ビット ) と除算 (32 ビット /16 ビット ) 命令が使用可能 • オンチップ PLL クロック逓倍 (x1 ∼ x25, PLL 停止時 x1) • 3 MHz ∼ 16 MHz の水晶発振器クロック ( セラミック発振子使用時の最大周波数は Q 係数によって決まる ) • 最大 48 MHz の外部クロック • 32 ∼ 100 kHz のサブシステム水晶クロック システムクロック • 高速で安全な起動のための , 100 kHz/2 MHz の内部 RC クロック , 発振器停止検出 , ウォッチドッグ • CPU と周辺装置の 2 つのクロックドメインに対して , クロックソースをメイン クロックとサブクロックの振動子 ( 型格に "W" サフィックスがある製品 ), およびオ ンチップ RC 発振子から個別に選択可能。 • 13種類 (ランモード, スリープ , タイマモード , ストップモード ) の低消費電力モード • クロックモジュレータ オンチップ電圧 レギュレータ 低電圧リセット • 内部電圧レギュレータは低電圧の内部 MCU をサポートしているため , EMI 値および 電力消費値の低減化を実現 • 電源電圧が最小値を下回ると , リセットを実行 コードセキュリティ • メモリパッチ機能 ROM 内容が誤って読み出されないよう ROM 内容を保護可能 • ROM 内容の置換え • 組込みデバッグサポートの実装にも使用可能 DMA • CPU に依存しない自動転送機能を内蔵 , 周辺リソースに自由に割当て可能 • 高速割込み処理 割込み • 8 つのプログラマブルな優先レベル • NMI ( マスク不可割込み ) • 3 つの独立したクロックタイマ (23 ビット RC クロックタイマ , 23 ビットメインク タイマ ロックタイマ , 17 ビットサブクロックタイマ ) • ウォッチドッグタイマ 2 DS07-13805-1 MB96330 シリーズ 特長 説明 • CAN 仕様 Ver2.0A および Ver.2.0B に準拠 • ISO16845 認証済み • 最大 1 Mbps のビットレート • 32 のメッセージオブジェクト CAN • 各メッセージオブジェクトには固有の識別子マスク • プログラマブル FIFO モード ( メッセージオブジェクトの連結 ) • マスク可能割込み • タイマトリガ CAN アプリケーション用自動再送信無効モード • 自己診断動作に対するプログラマブルループバックモード • 全二重 USART (SCI/LIN) USART • 専用リロードタイマを使用して広範囲のボーレートを設定可能 • 各種シリアル同期プロトコルに対応する同期オプション • マスタおよびスレーブとして動作する LIN 機能 I2C • 最大 400 kbps • マスタおよびスレーブ機能 , 8 ビットおよび 10 ビットアドレッシング • SAR タイプ • 10 ビット分解能 A/D コンバータ • コンバータエンド , 一系統コンバータモード , 連続コンバータモード , ストップコ ンバータモード , ソフトウェアによる起動 , 外部トリガまたはリロードタイマでの 信号割込み • 16 ビット幅 リロードタイマ • 周辺クロック周波数の 1/21, 1/22, 1/23, 1/24, 1/25, 1/26 のプリスケーラが可能 • イベントカウント機能 • オーバフロー時に割込み信号送信。アウトプットコンペア (0, 4) との一致でタイマ クリア。周辺クロック周波数の 1, 1/21, 1/22, 1/23, 1/24, 1/25, 1/26, 1/27,1/28 のプリスケー フリーランタイマ ラが可能 • 16 ビット幅 インプット キャプチャ部 • 外部イベント発生時に割込み信号送信 • 立上りエッジ , 立下りエッジまたは両エッジの対応可能 • 16 ビット幅 アウトプット コンペアユニット • 16 ビットの I/O タイマとの一致発生時に割込み信号を送信 • 1 ペアのコンペアレジスタを使って出力信号の生成が可能 • 16 ビットのダウンカウンタ , サイクル , デューティ設定レジスタ • トリガ , カウンタボロー , デューティ一致発生時の割込み • プログラマブル パルスジェネレータ PWM 動作とワンショット動作 • 内部プリスケーラにより , カウンタクロックとして周辺クロックのクロックの , およ びクロック入力としてリロードタイマオーバフローの 1, 1/4, 1/16, 1/64 の分周が可能 • ソフトウェアまたはリロードタイマによるトリガが可能 DS07-13805-1 3 MB96330 シリーズ 特長 説明 • サブ発振子 ( サフィックス "W"), メイン発振子 , または RC 発振子のいずれかから クロックを選択可能 リアルタイム クロック • サブクロックまたは RC 振動子の振動誤差修正機能 ( クロック校正 ) • 秒 / 分 / 時レジスタの読取り / 書込みアクセス可能 • 0.5 秒 /1 秒 / 分 / 時 / 日ごとに割込み信号生成可能 • 内部クロック分周器とプリスケーラにより , 正確な 1 秒クロックを提供 • エッジまたはレベル対応可能 • チャネルごとに割込みマスクと保留ビット 外部割込み • 使用可能な CAN チャネルの RX ごとにウェイクアップ用の外部割込み • 選択した USART チャネル SIN にウェイクアップ用の外部割込み • リセット後に無効 • NMI ( マスク不可割込み ) • 有効にした後は , リセット以外の方法で無効にすることはできない 高レベルまたは低レベルで対応可能 • 外部割込み 0 と端子を共有 外部バスインタ フェース • 8 ビットまたは 16 ビット双方向データ • 最大 24 ビットアドレス • 6 チップセレクト信号 • 多重化アドレス / データライン • 非多重化アドレス / データライン • 待ち状態要求 • 外部バスマスタが利用可能 • タイミングがプログラム可能 • 外部電圧を監視し , 電圧が定義されているスレショルド値より低い , または高い場合に アラームコンパレー タ • • 割込みを発生 しきい値電圧は外部定義または内部生成 状態は読取り可能で , 割込みは個別にマスク可能 • 大部分の外部端子が汎用 I/O として使用可能 • すべてプッシュプル出力 ((I2C SDA/SCL ラインとして使用する場合を除く ) • ビット単位で入出力または周辺信号としてプログラム可能 I/O ポート • ビット単位でプログラマブルな入力イネーブル • ビット単位でプログラマブルな入力レベル : 車載用 /CMOS シュミットトリガ /TTL • ビット単位でプログラマブルなプルアップ抵抗 • EMI を最適化するため , ビット単位でプログラム可能な出力駆動力 パッケージ 4 • プラスチック・LQFP, 144 ピン DS07-13805-1 MB96330 シリーズ 特長 説明 • 自動プログラミング , Embedded Algorithm をサポート • 書込み / 消去 / 消去一時停止 / 再開コマンド • 自動アルゴリズムの完了を示すフラグ • 消去サイクル回数 :10,000 回 フラッシュメモリ • データ保持時間 :20 年 • 消去はセクタ単位で個別に実行可能 • セクタ保護 • フラッシュの内容を保護するフラッシュセキュリティ機能 • フラッシュ消去中の低電圧検出 USB DS07-13805-1 • USB 機能 (USB フルスピードに対応 ) • USB Mini-HOST 機能 • 最大 6 エンドポイントをサポート 5 MB96330 シリーズ ■ 品種構成 特徴 MB96V300 製品の種類 評価サンプル MB96(F)33xY/R MB96(F)33xU フラッシュ製品:MB96F33x マスク ROM 製品:MB9633x 製品オプション YS 低電圧リセット常に有効 / 1 系統クロック品 RS 低電圧リセット禁止可能 / 1 系統クロック品 YW NA 低電圧リセット常に有効 / 2 系統クロック品 RW 低電圧リセット禁止可能 / 2 系統クロック品 US USB / 低電圧リセット禁止可能 / 1 系統クロック品 UW USB / 低電圧リセット禁止可能 / 2 系統クロック品 フラッシュ / ROM RAM 288K バイト 24KB 544KB 32K バイト ― 外部 RAM による ROM/ フラッシュ メモリのエミュ レーション , 92K バイト内部 RAM ― MB96F336U *1 MB96F338Y *1, MB96F338R *1 MB96F338U *1 パッケージ BGA416 FPT-144P-M08 DMA 16 チャネル 10 チャネル USART 10 channels 8 チャネル I2C 2 チャネル 40 channels 36 channels A/D コンバータ 40 チャネル A/D コンバータ基準電圧 スイッチ あり なし 16 ビットリロードタイマ 6 チャネル + 1 チャ ネル (PPG 用 ) 4 チャネル + 1 チャネル (PPG 用 ) 16 ビットフリーラン タイマ 4 チャネル 16 ビットアウトプット コンペア 12 チャネル 16 ビットインプット キャプチャ 10 チャネル 16 ビットプログラマブル パルスジェネレータ 20 チャネル CAN インタフェース 5 チャネル USB なし 外部割込み 6 3 チャネル (MB96F336U は 1 チャネル ) ない 1 チャネル 16 チャネル DS07-13805-1 MB96330 シリーズ 特徴 MB96V300 MB96(F)33xY/R マスク不可割り込み 1 チャネル リアルタイムクロック 1 I/O ポート 136 122 ( 型格に "W" サフィックス がある製品 ) 124 ( 型格に "S" サフィックスが ある製品 ) アラームコンパレータ 2 チャネル 外部バスインタフェース あり チップセレクト 6本 クロック出力機能 2 チャネル 低電圧リセット あり オンチップ RC 発振器 あり MB96(F)33xU 118 ( 型格に "W" サフィックス がある製品 ), 120 ( 型格に "S" サフィックスが ある製品 ) * 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は , 予告なしに変更す ることがあります。 DS07-13805-1 7 MB96330 シリーズ ■ ブロックダイヤグラム MB96(F)33xY/R のブロックダイヤグラム AD00 ... AD15 A0 ... A23 ALE RDX WRLX/WRX, WRHX HRQ HAKX RDY ECLK LBX, UBX CS0 ... CS5, CS0_R ...CS5_R 16FX CPU 外部バス インタフェース CKOT0, CKOT0_R, CKOT1, CKOT1_R CKOTX0, CKOTX1, CKOTX1_R X0, X1 X0A, X1A *1 RSTX NMI, NMI_R MD0...MD2 割り込み コントローラ フラッシュ メモリ A メモリパッチ ユニット クロックおよび モード コントローラ 16FX コアバス (CLKB) SCL0, SCL1 周辺 バスブリッジ 周辺 バスブリッジ RAM ブート ROM 電圧 レギュレータ VCC VSS C I2C 2 チャネル AVCC AVSS AVRH AVRL AN0 ... AN39 ADTG, ADTG_R 10 ビット ADC 40 ch. TIN0 ... TIN3 TIN0_R, TIN2_R TIN3_R TOT0 ... TOT3 TOT0_R, TOT2_R TOT3_R 16 ビットリロード タイマ 4 チャネル FRCK0 IN0 ... IN3 OUT0 ... OUT3 I/O タイマ 0 ICU 0-3 OCU 0-3 FRCK1 IN4 ... IN7 IN4_R, IN5_R OUT4 ... OUT7 OUT6_R, OUT7_R I/O タイマ 1 ICU 4-7 OCU 4-7 FRCK2_R IN8, IN9 OUT8, OUT9 I/O Timer 2 ICU 8,9 OCU 8,9 OUT10_R, OUT11 I/O Timer 3 OCU 10,11 INT0...INT15 INT0_R...INT15_R INT3_R1, INT5_R1 外部 割込み 周辺バス 2 (CLKP2) SDA0, SDA1 ウォッチドッグ 周辺バス 1 (CLKP1) DMA コントローラ 10ch USART 8 チャネル アラーム コンパレータ 2 ch. 16 ビット PPG 20 ch. RLT6 リアルタイム クロック CAN インタフェース 3 ch. TX0 ... TX2, TX2_R RX0 ... RX2, RX2_R SIN0...SIN3, SIN5, SIN9 SIN2_R, SIN7_R ... SIN9_R SOT0...SOT3, SOT5, SOT9 SOT2_R, SOT7_R ... SOT9_R SCK0...SCK3, SCK5 SCK2_R, SCK7_R ... SCK9_R ALARM0 ALARM1 TTG0 ... TTG15, TTG18 TTG8_R ... TTG11_R, TTG16_R ... TTG19_R PPG0 ... PPG19 PPG0_R ... PPG11_R, PPG16R ... PPG19_R WOT *1: 型格に ”W” サフィックスのある製品のみ有効 8 DS07-13805-1 MB96330 シリーズ MB96(F)33xU のブロックダイヤグラム AD00 ... AD15 A0 ... A23 ALE RDX WRLX/WRX, WRHX HRQ HAKX RDY ECLK LBX, UBX CS0 ... CS5, CS0_R ...CS5_R 16FX CPU 外部バス インタフェース CKOT0, CKOT0_R, CKOT1, CKOT1_R CKOTX0, CKOTX1, CKOTX1_R X0, X1 X0A, X1A *1 RSTX NMI, NMI_R MD0...MD2 割込み コントローラ メモリパッチ ユニット フラッシュ メモリ A クロック & モード コントローラ 16FX コアバス (CLKB) AVCC AVSS AVRH AVRL AN0 ... AN35 ADTG, ADTG_R TIN0 ... TIN3 TIN0_R, TIN2_R TIN3_R TOT0 ... TOT3 TOT0_R, TOT2_R TOT3_R 周辺 バスブリッジ I2C 2 ch. 10 ビット A/D コンバータ 36ch 16 ビット リロードタイマ 4 ch. FRCK0 IN0 ... IN3 OUT0 ... OUT3 I/O タイマ 0 ICU 0-3 OCU 0-3 FRCK1 IN4 ... IN7 IN4_R, IN5_R OUT4 ... OUT7 OUT6_R, OUT7_R I/O タイマ 1 ICU 4-7 OCU 4-7 FRCK2_R IN8, IN9 OUT8, OUT9 I/O タイマ 2 ICU 8,9 OCU 8,9 OUT10_R, OUT11 I/O タイマ 3 OCU 10,11 INT0...INT15 INT0_R...INT15_R INT3_R1, INT5_R1 外部 割込み USART 8 ch. アラーム コンパレータ 2 ch. 16 ビット PPG 20 ch. RLT6 リアルタイム クロック 周辺 バスブリッジ 周辺バス 3 (CLK3) SCL0, SCL1 周辺 バスブリッジ 周辺バス 2 (CLKP2) SDA0, SDA1 ウォッチドッグ 周辺バス 1 (CLKP1) DMA コントローラ 10ch CAN インタフェース 3 ch. *2 RAM ブート ROM 電圧 レギュレータ VCC VSS C USB UDP UDM HCONX VCC3 TX0 ... TX2, TX2_R *2 RX0 ... RX2, RX2_R *2 SIN0...SIN3, SIN5, SIN9 SIN2_R, SIN7_R ... SIN9_R SOT0...SOT3, SOT5, SOT9 SOT2_R, SOT7_R ... SOT9_R SCK0...SCK3, SCK5 SCK2_R, SCK7_R ... SCK9_R ALARM0 ALARM1 TTG0 ... TTG15, TTG18 TTG8_R ... TTG11_R, TTG16_R ... TTG19_R PPG0 ... PPG19 PPG0_R ... PPG11_R, PPG16R ... PPG19_R WOT *1: 型格に “W” サフィックスがある製品のみ有効 *2 : MB96F336U では CAN1 と CAN2 を使用できません DS07-13805-1 9 MB96330 シリーズ ■ 端子配列図 110 71 111 70 112 69 113 68 114 67 115 66 116 65 117 64 118 63 119 62 120 61 121 60 122 59 123 58 LQFP - 144 124 125 57 56 126 55 127 54 Package code (mold) FPT-144P-M08 128 129 130 53 52 51 Vcc P15_7/AN39 P15_6/AN38 P15_5/AN37 P15_4/AN36 P15_3/AN35 P15_2/AN34 P15_1/AN33 P15_0/AN32 P14_7/AN31 P14_6/AN30 P14_5/AN29 P14_4/AN28 P14_3/AN27 P14_2/AN26 P14_1/AN25 P14_0/AN24 P07_7/AN23/INT7/SIN9_R P07_6/AN22/INT6/SOT9_R P07_5/AN21/INT5/SCK9_R P07_4/AN20/INT4 P07_3/AN19/INT3 P07_2/AN18/INT2 P07_1/AN17/INT1 131 50 132 49 133 48 134 47 135 46 136 45 137 44 AVcc 138 P06_7/AN7/PPG7 139 43 42 140 41 141 40 142 39 143 38 37 144 5 6 7 8 P07_0/AN16/INT0/NMI AVss AVRL AVRH P06_6/AN6/PPG6 P06_5/AN5/PPG5/CS5_R P06_4/AN4/PPG4/CS4_R P06_3/AN3/PPG3/CS3_R P06_2/AN2/PPG2/CS2_R Vss 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 P06_1/AN1/PPG1/CS1_R Vcc 4 P06_0/AN0/PPG0/CS0_R 3 P13_4/PPG16 2 Vss C P11_7/IN5_R/A3 P12_0/RX2_R/INT6_R/A4 P12_1/TX2_R/A5 P12_2/PPG0_R/A6 P12_3/PPG1_R/A7 P12_4/PPG2_R/A8 P12_5/PPG3_R/A9 P12_6/PPG4_R/A10 P12_7/PPG5_R/A11 P13_0/PPG6_R/A12 P13_1/PPG7_R/A13 P13_2/TIN3_R/A14 1 P13_5 / PPG17 P13_6/PPG18/IN8 P13_7/PPG19/IN9 P04_2/IN6/RX1/INT9_R/TTG6/TTG14 P04_3/IN7/TX1/TTG7/TTG15 P04_4/SDA0/FRCK0/TIN0_R P04_5/SCL0/FRCK1/TIN2_R P04_6/SDA1 P04_7/SCL1 P05_0/AN8/ALARM0/SIN2/INT3_R1 P05_1/AN9/ALARM1/SOT2 P05_2/AN10/SCK2 P05_3/AN11/TIN3/WOT P05_4/AN12/TOT3/INT2_R P05_5/AN13/INT0_R/NMI_R P05_6/AN14/INT4_R P05_7/AN15/INT5_R/OUT10_R P03_6/RDY/OUT6 P03_7/ECLK/OUT7 P11_4/OUT6_R/A0 P11_5/OUT7_R/A1 P11_6/IN4_R/A2 Vcc 108 106 104 102 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 107 105 103 101 72 109 P13_3/TOT3_R/A15 Vss P00_1/AD01/INT9/SOT7_R/TTG9_R P00_2/AD02/INT10/SIN7_R/TTG10_R P00_3/AD03/INT11/SCK8_R/TTG11_R P00_4/AD04/INT12/SOT8_R/PPG8_R P00_5/AD05/INT13/SIN8_R/PPG9_R P00_6/AD06/INT14/PPG10_R P00_7/AD07/INT15/PPG11_R P01_0/AD08/TIN1/CKOT1/TTG16_R P01_1/AD09/TOT1/CKOTX1/TTG17_R P01_2/AD10/SIN3/INT11_R/TTG18_R P01_3/AD11/SOT3/TTG19_R P01_4/AD12/SCK3/PPG16_R P01_5/AD13/SIN2_R/INT7_R/PPG17_R P01_6/AD14/SOT2_R/PPG18_R P01_7/AD15/SCK2_R/PPG19_R P02_0/A16/PPG12/CKOT1_R P02_1/A17/PPG13 P02_2/A18/PPG14/CKOT0_R P02_3/A19/PPG15 P02_4/A20/IN0/TTG0/TTG8 P02_5/A21/IN1/TTG1/TTG9/ADTG_R P02_6/A22/IN2/TTG2/TTG10 P02_7/A23/IN3/TTG3/TTG11 P03_0/ALE/IN4/TTG4/TTG12/TOT0_R P03_1/RDX/IN5/TTG5/TTG13/TOT2_R P03_2/WR(L)X/INT10_R/RX2 P03_3/WRHX/TX2 P03_4/HRQ/OUT4 P03_5/HAKX/OUT5 Vss X1 X0 MD2 MD1 MD0 Vss Vcc P00_0/AD00/INT8/SCK7_R/TTG8_R P09_7/OUT3/CS0 P09_6/OUT2/CS1 P09_5/OUT1/CS2 P09_4/OUT0/CS3 P09_3/PPG11/CS4/FRCK2_R P09_2/PPG10/CS5 P09_1/PPG9/LBX P09_0/PPG8/UBX P17_6/OUT11/TTG18/INT3_R P17_4/SOT9/OUT9 P17_3/SIN9/OUT8 P10_4/SIN5/INT5_R1 P10_3/SOT5 P10_2/SCK5 P10_1/TX0 P10_0/RX0/INT8_R P08_7/SCK1 P08_6 / SOT1 P08_5/SIN1/INT1_R P08_4/SCK0/INT15_R P08_3/SOT0/TOT2 P08_2/SIN0/TIN2/INT14_R P08_1/TOT0/INT13_R/CKOT0 P08_0/TIN0/ADTG/INT12_R/CKOTX0 RSTX X1A/P04_1 *1 X0A/P04_0 *1 M96F33xY/R (FPT-144P-M08) の端子配列図 *1: サフィックスが W のデバイス: X0A, X1A Devices with suffix S: P04_0, P04_1 (FPT-144P-M08) 10 DS07-13805-1 MB96330 シリーズ 110 71 111 70 112 69 113 68 114 67 115 66 116 65 117 64 118 63 119 62 120 61 121 60 122 59 123 58 LQFP - 144 124 125 57 56 126 55 127 54 Package code (mold) FPT-144P-M08 128 129 130 53 52 51 Vcc UDM UDP Vcc3 HCONX P15_3/AN35 P15_2/AN34 P15_1/AN33 P15_0/AN32 P14_7/AN31 P14_6/AN30 P14_5/AN29 P14_4/AN28 P14_3/AN27 P14_2/AN26 P14_1/AN25 P14_0/AN24 P07_7/AN23/INT7/SIN9_R P07_6/AN22/INT6/SOT9_R P07_5/AN21/INT5/SCK9_R P07_4/AN20/INT4 P07_3/AN19/INT3 P07_2/AN18/INT2 P07_1/AN17/INT1 131 50 132 49 133 48 134 47 135 46 136 45 137 44 AVcc 138 P06_7/AN7/PPG7 139 43 42 140 41 141 40 142 39 143 38 37 144 5 6 7 8 *1: Devices with suffix W: X0A, X1A Devices with suffix S: P04_0, P04_1 P07_0/AN16/INT0/NMI AVss AVRL AVRH P06_6/AN6/PPG6 P06_5/AN5/PPG5/CS5_R P06_4/AN4/PPG4/CS4_R P06_3/AN3/PPG3/CS3_R P06_2/AN2/PPG2/CS2_R Vss 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 P06_1/AN1/PPG1/CS1_R Vcc 4 P06_0/AN0/PPG0/CS0_R 3 P13_4/PPG16 2 Vss C P11_7/IN5_R/A3 P12_0/RX2_R/INT6_R/A4 *2 P12_1/TX2_R/A5 *2 P12_2/PPG0_R/A6 P12_3/PPG1_R/A7 P12_4/PPG2_R/A8 P12_5/PPG3_R/A9 P12_6/PPG4_R/A10 P12_7/PPG5_R/A11 P13_0/PPG6_R/A12 P13_1/PPG7_R/A13 P13_2/TIN3_R/A14 1 P13_5 / PPG17 P13_6/PPG18/IN8 P13_7/PPG19/IN9 P04_2/IN6/RX1/INT9_R/TTG6/TTG14 *2 P04_3/IN7/TX1/TTG7/TTG15 *2 P04_4/SDA0/FRCK0/TIN0_R P04_5/SCL0/FRCK1/TIN2_R P04_6/SDA1 P04_7/SCL1 P05_0/AN8/ALARM0/SIN2/INT3_R1 P05_1/AN9/ALARM1/SOT2 P05_2/AN10/SCK2 P05_3/AN11/TIN3/WOT P05_4/AN12/TOT3/INT2_R P05_5/AN13/INT0_R/NMI_R P05_6/AN14/INT4_R P05_7/AN15/INT5_R/OUT10_R P03_6/RDY/OUT6 P03_7/ECLK/OUT7 P11_4/OUT6_R/A0 P11_5/OUT7_R/A1 P11_6/IN4_R/A2 Vcc 108 106 104 102 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 107 105 103 101 72 109 P13_3/TOT3_R/A15 Vss P00_1/AD01/INT9/SOT7_R/TTG9_R P00_2/AD02/INT10/SIN7_R/TTG10_R P00_3/AD03/INT11/SCK8_R/TTG11_R P00_4/AD04/INT12/SOT8_R/PPG8_R P00_5/AD05/INT13/SIN8_R/PPG9_R P00_6/AD06/INT14/PPG10_R P00_7/AD07/INT15/PPG11_R P01_0/AD08/TIN1/CKOT1/TTG16_R P01_1/AD09/TOT1/CKOTX1/TTG17_R P01_2/AD10/SIN3/INT11_R/TTG18_R P01_3/AD11/SOT3/TTG19_R P01_4/AD12/SCK3/PPG16_R P01_5/AD13/SIN2_R/INT7_R/PPG17_R P01_6/AD14/SOT2_R/PPG18_R P01_7/AD15/SCK2_R/PPG19_R P02_0/A16/PPG12/CKOT1_R P02_1/A17/PPG13 P02_2/A18/PPG14/CKOT0_R P02_3/A19/PPG15 P02_4/A20/IN0/TTG0/TTG8 P02_5/A21/IN1/TTG1/TTG9/ADTG_R P02_6/A22/IN2/TTG2/TTG10 P02_7/A23/IN3/TTG3/TTG11 P03_0/ALE/IN4/TTG4/TTG12/TOT0_R P03_1/RDX/IN5/TTG5/TTG13/TOT2_R P03_2/WR(L)X/INT10_R/RX2 *2 P03_3/WRHX/TX2 *2 P03_4/HRQ/OUT4 P03_5/HAKX/OUT5 Vss X1 X0 MD2 MD1 MD0 Vss Vcc P00_0/AD00/INT8/SCK7_R/TTG8_R P09_7/OUT3/CS0 P09_6/OUT2/CS1 P09_5/OUT1/CS2 P09_4/OUT0/CS3 P09_3/PPG11/CS4/FRCK2_R P09_2/PPG10/CS5 P09_1/PPG9/LBX P09_0/PPG8/UBX P17_6/OUT11/TTG18/INT3_R P17_4/SOT9/OUT9 P17_3/SIN9/OUT8 P10_4/SIN5/INT5_R1 P10_3/SOT5 P10_2/SCK5 P10_1/TX0 P10_0/RX0/INT8_R P08_7/SCK1 P08_6 / SOT1 P08_5/SIN1/INT1_R P08_4/SCK0/INT15_R P08_3/SOT0/TOT2 P08_2/SIN0/TIN2/INT14_R P08_1/TOT0/INT13_R/CKOT0 P08_0/TIN0/ADTG/INT12_R/CKOTX0 RSTX X1A/(P04_1) *1 X0A/(P04_0) *1 MB96F33xU (FPT-144P-M08) USB device の端子配列図 *2: TX1, RX1, TX2, RX2, TX2_R, RX2_R not available on MB96F336U (FPT-144P-M08) DS07-13805-1 11 MB96330 シリーズ ■ 端子機能説明 端子機能説明 (1/3) 端子記号 機能 説明 ADn 外部バス ADTG ADC A/D コンバータのトリガ入力 ADTG_R ADC 再配置 A/D コンバータトリガ入力 ALARMn アラームコンパレータ ALE 外部バス 外部バスのアドレスラッチイネーブル出力 An 外部バス 外部バス非多重化アドレス出力 ANn ADC A/D コンバータのチャネル n 入力 AVCC 電源 アナログ回路電源 AVRH ADC A/D コンバータ高基準電圧入力 AVRL ADC A/D コンバータ低基準電圧入力 AVSS 電源 アナログ回路電源 C 電圧レギュレータ 内部制御電源安定化コンデンサ端子 CKOTn クロック出力機能 クロック出力機能 n 出力 CKOTn_R クロック出力機能 再配置クロック出力機能 n 出力 CKOTXn クロック出力機能 クロック出力機能 n 反転出力 CKOTXn_R クロック出力機能 再配置クロック出力機能 n 反転出力 ECLK 外部バス 外部バスクロック出力 CSn 外部バス 外部バスチップセレクト n 出力 CSn_R 外部バス 再配置外部バスチップセレクト n 出力 FRCKn フリーランタイマ フリーランタイマ n 入力 FRCKn_R フリーランタイマ 再配置フリーランタイマ n 入力 HAKX 外部バス 外部バスホールドアクノリッジ HCONX USB ホストまたはハブへの USB 接続 HRQ 外部バス INn ICU インプットキャプチャユニット n 入力 INn_R ICU 再配置インプットキャプチャユニット n 入力 INTn 外部割込み 外部割込み n 入力 INTn_R 外部割込み 再配置外部割込み n 入力 LBX 外部バス 外部バスインタフェース ( 非多重化モード ) データ 入力 / 出力 外部バスインタフェース ( 多重化モード ) の アドレス出力およびデータ入力 / 出力 アラームコンパレータ n 入力 外部バスホールド要求 外部バスインタフェース下位バイト選択ストローブ出力 (続く) 12 DS07-13805-1 MB96330 シリーズ 端子機能説明 (2/3) 端子記号 機能 説明 MDn コア NMI 外部割込み マスク不可割込み入力 NMI_R 外部割込み 再配置マスク不可割込み入力 OUTn OCU アウトプットコンペアユニット n 波形出力 OUTn_R OCU 再配置アウトプットコンペアユニット n 波形出力 Pxx_n GPIO 汎用入出力 PPGn PPG プログラマブルパルスジェネレータ n 出力 PPGn_R PPG 再配置プログラマブルパルスジェネレータ n 出力 RDX 外部バス 外部バスインタフェースリードストローブ出力 RDY 外部バス 外部バスインタフェース外部待ち状態要求入力 RSTX コア リセット入力 RXn CAN CAN インタフェース n RX 入力 RXn_R CAN 再配置 CAN インタフェース n RX 入力 SCKn USART USART n シリアルクロック入力 / 出力 SCKn_R USART 再配置 USART n シリアルクロック入力 / 出力 SCLn 2 IC I2C インタフェース n クロック I/O 入力 / 出力 SDAn I2C I2C インタフェース n シリアルデータ I/O 入力 / 出力 SINn USART USART n シリアルデータ入力 SINn_R USART 再配置 USART n シリアルデータ入力 SOTn USART USART n シリアルデータ出力 SOTn_R USART 再配置 USART n シリアルデータ出力 TINn リロードタイマ リロードタイマ n イベント入力 TINn_R リロードタイマ 再配置リロードタイマ n イベント入力 TOTn リロードタイマ リロードタイマ n 出力 TOTn_R リロードタイマ 再配置リロードタイマ n 出力 TTGn PPG プログラマブルパルスジェネレータ n トリガ入力 TTGn_R PPG 再配置プログラマブルパルスジェネレータ n トリガ入力 TXn CAN CAN インタフェース n TX 出力 TXn_R CAN 再配置 CAN インタフェース n TX 出力 UBX 外部バス UDM USB 動作モードを指定するための入力端子 外部バスインタフェース上位バイト選択ストローブ出力 USB マイナス (続く) DS07-13805-1 13 MB96330 シリーズ ( 続き ) 端子機能説明 (3/3) 端子記号 機能 UDP USB USB プラス VCC 電源 電源 VCC3 電源 USB 電源 VSS 電源 電源 WOT RTC リアルタイムクロック出力 WRHX 外部バス 外部バス上位バイトライトストローブ出力 WRLX/WRX 外部バス 外部バス下位バイト / ワードライトストローブ出力 X0 クロック 発振入力 X0A クロック サブクロック発振入力 ( 型格に "W" サフィックスがある製品のみ ) X1 クロック 発振出力 X1A クロック サブクロック発振出力 ( 型格に "W" サフィックスがある製品のみ ) 14 説明 DS07-13805-1 MB96330 シリーズ ■ 端子回路形式 FPT-144P-M08 回路形式 *1 端子番号 MB96(F)33xY/R MB96(F)33xU (USB device) 1 電源 2 F 3 to 21 H 22 to 25 N 26 to 35 I 36, 37 電源 38 to 43 I 44 電源 45 G 46 to 47 電源 48 to 67 I 68 I O 69 I 電源 (3.3V) 70, 71 I P 72, 73 電源 74 to 76 C 77, 78 A 79 電源 80, 81 B *2 80, 81 H *3 82 E 83 to 107 H 108, 109 電源 110 to 143 H 144 電源 * 1: 入出力回路につきましては “■ 入出力回路形式 ” をご参照ください * 2: サフィックス ”W” 付き製品 * 3: サフィックス ”W” 無し製品 DS07-13805-1 15 MB96330 シリーズ ■ 入出力回路形式 形式 回路 備考 X1 R A 0 MRFBE X 出力 1 高速発振回路: • 発振モード ( 外部水晶振動子か共振子が X0/X1 端子に接続 ) と , 高速外部クロッ ク入力 (FCI) モード ( 外部クロックが X0 端子に接続 ) が切り替え可能です。 • プログラマブル帰還抵抗 = 約2×0.5 MΩ。 帰還抵抗は, 発振子が使用禁止またはFCI モードのときに中央で接地されます。 FCI R X0 FCI または osc 禁止 X 出力 X1A R B 低速発振回路: • プログラマブル帰還抵抗 = 約 2 × 5 MΩ。 帰還抵抗は , 発振子が使用禁止のときに 中央で接地されます。 SRFBE R X0A osc 禁止 R ࡅࠬ࠹ࠪࠬ ജ C • マスク ROM および評価用品: CMOS ヒステリシス入力端子 • フラッシュデバイス: CMOS 入力端子 • CMOS ヒステリシス入力端子 • プルアップ抵抗値:約 50 kΩ E ࡊ࡞ࠕ࠶ࡊ ᛶ᛫ R 16 ࡅࠬ࠹ࠪࠬ ജ DS07-13805-1 MB96330 シリーズ 形式 回路 備考 • 電源入力保護回路 P-ch F N-ch ANE P-ch G AVR N-ch ANE プルアップ制御 P-ch P-ch P出力 N-ch N出力 R H 入力遮断用 スタンバイ制御 • CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = 2mA) • 2 つの入力遮断機能付き CMOS ヒステリ シス入力 • 入力遮断機能付きのオートモーティブ 入力 • 入力遮断機能付きの TTL 入力 • プログラマブルプルアップ抵抗:約50kΩ ヒステリシス入力 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 オートモーティブ 入力 入力遮断用 スタンバイ制御 TTL 入力 DS07-13805-1 • 保護回路付き A/D コンバータ ref+ (AVRH) 電源入力端子 • フラッシュ品は AVRH 端子用 VCC に対 する保護回路がありません。 17 MB96330 シリーズ 形式 回路 備考 プルアップ制御 P-ch P-ch P 出力 N-ch N 出力 R I ヒステリシス入力 入力遮断用 スタンバイ制御 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 オートモーティブ 入力 入力遮断用 スタンバイ制御 TTL 入力 • CMOS レベル出力 ( プログラマブル IOL = 5mA, IOH = -5mA および IOL = 2mA, IOH = 2mA) • 2 つの入力遮断機能付き CMOS ヒステリ シス入力 • 入力遮断機能付きオートモーティブ入 力 • 入力遮断機能付きの TTL 入力 • プログラマブルプルアップ抵抗 : 約 50kΩ • アナログ入力 アナログ入力 プルアップ制御 P-ch P-ch N-ch P出力 N出力 • CMOS レベル出力 (IOL = 3mA, IOH = -3mA) • 2 つの入力遮断機能付き CMOS ヒステリ シス入力 • 入力遮断機能付きオートモーティブ入 力 • 入力遮断機能付き TTL 入力 • プログラマブルプルアップ抵抗 : 約 50kΩ R N 18 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 オートモーティブ 入力 入力遮断用 スタンバイ制御 TTL 入力 DS07-13805-1 MB96330 シリーズ 形式 回路 備考 プルアップ制御 P-ch P-ch N-ch HCONX • 型格に “U” サフィックスがある製品のみ 有効 P出力 ( 常時無効 ) N出力 R O 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 ヒステリシス入力 入力遮断用 スタンバイ制御 オートモーティブ 入力 入力遮断用 スタンバイ制御 TTL 入力 アナログ入力 D+ 入力 USB IO セル : UDP および UDM • 型格に “U” サフィックスがある製品のみ 有効 D- 入力 D+ P 差動入力 D- 方向 D+ 出力 D- 出力 DS07-13805-1 19 MB96330 シリーズ ■ メモリマップ MB96V300B MB96(F)33x エミュレーション ROM ユーザ ROM / 外部バス 外部バス ブート ROM ブート ROM FF:FFFFH 外部バス *4 DE:0000H 10:0000H 0F:E000H 予約 0E:0000H 予約 外部 RAM 02:0000H 予約 内部 RAM 内部 RAM RAMEND1*2 バンク 1 RAMSTART1 2 01:0000H バンク 1 RAM の使用可否は , デバイスによって異なり ます。 予約 ROM/RAM ミラー ROM/RAM ミラー 00:8000H 内部 RAM 内部 RAM RAMSTART0*2 バンク 0 RAMSTART0*3 バンク 0 予約 外部バスエンド アドレス *2 外部バス 00:0C00H 外部バス 周辺 周辺 GPR*1 GPR*1 DMA DMA 外部バス 外部バス 周辺 周辺 00:0380H 00:0180H 00:0100H 00:00F0H 00:0000H *1: 未使用の GPR バンクは RAM 領域として使用できます。 *2: 外部バスエンドアドレスと RAMSTART/END アドレスについては次ページの表を参照してください。 *3: 評価用デバイスの RAMSTART0 は , エミュレートしたデバイスの設計によって異なります。 *4: ユーザ ROM 領域の詳細は , 「■フラッシュデバイスのユーザ ROM メモリマップ 」を参照してください。 外部バス領域および DMA 領域は , デバイスに対応するリソースが組み込まれている場合にのみ使用可能となります。 RAM と ROM の使用可能な領域はデバイスによって異なります。 20 DS07-13805-1 MB96330 シリーズ ■ RAMSTART/END と外部バスエンドアドレス デバイス バンク 0 バンク 1 RAM サイズ RAM サイズ 外部バス エンド アドレス RAMSTART0 RAMSTART1 RAMEND1 MB96F336 24K バイト - 00:11FFH 00:2240H - - MB96F338, MB96338 28 K バイト 4K バイト 00:11FFH 00:1240H 01:8000H 01:8FFFH DS07-13805-1 21 MB96330 シリーズ ■ フラッシュデバイスのユーザ ROM メモリマップ MB96F336U MB96F338Y MB96F338R MB96F338U オータナティブ モード CPU アドレス フラッシュメモリ モード アドレス フラッシュサイズ 288 K バイト フラッシュサイズ 544 K バイト FF:FFFFH FF:0000H FE:FFFFH FE:0000H FD:FFFFH FD:0000H FC:FFFFH FC:0000H FB:FFFFH FB:0000H FA:FFFFH FA:0000H F9:FFFFH F9:0000H F8:FFFFH F8:0000H F7:FFFFH F7:0000H F6:FFFFH F6:0000H F5:FFFFH F5:0000H F4:FFFFH F4:0000H F3:FFFFH F3:0000H F2:FFFFH F2:0000H F1:FFFFH F1:0000H F0:FFFFH F0:0000H E0:FFFFH 3F:FFFFH 3F:0000H 3E:FFFFH 3E:0000H 3D:FFFFH 3D:0000H 3C:FFFFH 3C:0000H 3B:FFFFH 3B:0000H 3A:FFFFH 3A:0000H 39:FFFFH 39:0000H 38:FFFFH 38:0000H 37:FFFFH 37:0000H 36:FFFFH 36:0000H 35:FFFFH 35:0000H 34:FFFFH 34:0000H 33:FFFFH 33:0000H 32:FFFFH 32:0000H 31:FFFFH 31:0000H 30:FFFFH 30:0000H S39 - 64K S38 - 64K S37 - 64K S36 - 64K S39 - 64K S38 - 64K S37 - 64K S36 - 64K S35 - 64K S34 - 64K S33 - 64K S32 - 64K E0:0000H DF:FFFFH DF:8000H DF:7FFFH DF:6000H DF:5FFFH DF:4000H DF:3FFFH DF:2000H DF:1FFFH DF:0000H DE:FFFFH DE:0000H 1F:7FFFH 1F:6000H 1F:5FFFH 1F:4000H 1F:3FFFH 1F:2000H 1F:1FFFH 1F:0000H フラッシュ A 外部バス 外部バス 予約 予約 SA3 - 8K SA2 - 8K SA1 - 8K SA0 - 8K *1 SA3 - 8K SA2 - 8K SA1 - 8K SA0 - 8K *1 予約 予約 フラッシュ A *1: セクタ SA0 は CPU アドレス DF:0000H - DF:007FH の ROM 構成ブロック RCBA を含みます。 22 DS07-13805-1 MB96330 シリーズ ■ シリアルプログラミング通信インタフェース ・フラッシュシリアルプログラミング用の USART 端子 (MD[2:0] = 010) MB96F33x 端子番号 USART 番号 通常機能 LQFP-144 85 86 SIN0 USART0 SOT0 87 SCK0 88 SIN1 89 USART1 SOT1 90 SCK1 26 SIN2 27 28 USART2 SOT2 SCK2 ( 注意事項 ) フラッシュプログラマとそのソフトウェアでハンドシェイク用の端子を使用しなければならない場合 , 端子 110 の少なくとも P00_1 ポートをツールベンダがサポートすることを推奨します。 ツールでハンドシェイクが使われているにもかかわらず P00_1 がアプリケーションで使用できない場合 , ツールのマニュアルを確認するか , ハンドシェイク用の代替端子がないかをツールベンダに問い合わせるこ とを推奨します。 DS07-13805-1 23 MB96330 シリーズ ■ I/O マップ I/O マップ MB96(F)33x (1/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000000H I/O ポート P00 - ポートデータレジスタ PDR00 R/W 000001H I/O ポート P01 - ポートデータレジスタ PDR01 R/W 000002H I/O ポート P02 - ポートデータレジスタ PDR02 R/W 000003H I/O ポート P03 - ポートデータレジスタ PDR03 R/W 000004H I/O ポート P04 - ポートデータレジスタ PDR04 R/W 000005H I/O ポート P05 - ポートデータレジスタ PDR05 R/W 000006H I/O ポート P06 - ポートデータレジスタ PDR06 R/W 000007H I/O ポート P07 - ポートデータレジスタ PDR07 R/W 000008H I/O ポート P08 - ポートデータレジスタ PDR08 R/W 000009H I/O ポート P09 - ポートデータレジスタ PDR09 R/W 00000AH I/O ポート P10 - ポートデータレジスタ PDR10 R/W 00000BH I/O ポート P11 - ポートデータレジスタ PDR11 R/W 00000CH I/O ポート P12 - ポートデータレジスタ PDR12 R/W 00000DH I/O ポート P13 - ポートデータレジスタ PDR13 R/W 00000EH I/O ポート P14 - ポートデータレジスタ PDR14 R/W 00000FH I/O ポート P15 - ポートデータレジスタ PDR15 R/W 000010H 予約 000011H I/O ポート P17 - ポートデータレジスタ PDR17 R/W 000012H 24 - ∼ 000017H 予約 000018H ADC0 - コントロールステータスレジスタ下位 ADCSL 000019H ADC0 - コントロールステータスレジスタ上位 ADCSH 00001AH ADC0 - データレジスタ下位 ADCRL 00001BH ADC0 - データレジスタ上位 ADCRH 00001CH ADC0 - 設定レジスタ 00001DH ADC0 - 設定レジスタ 00001EH ADC0 - 拡張構成レジスタ 00001FH 予約 000020H FRT0 - フリーランタイマデータレジスタ 000021H FRT0 - フリーランタイマデータレジスタ 000022H FRT0 - フリーランタイマコントロールステータス レジスタ下位 ADCS R/W R/W ADCR R R ADSR R/W R/W ADECR R/W TCDT0 R/W R/W TCCSL0 TCCS0 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (2/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000023H FRT0 - フリーランタイマコントロールステータス レジスタ上位 000024H FRT1 - フリーランタイマデータレジスタ 000025H FRT1 - フリーランタイマデータレジスタ 000026H FRT1 - フリーランタイマコントロールステータス レジスタ下位 TCCSL1 000027H FRT1 - フリーランタイマコントロールステータス レジスタ上位 TCCSH1 R/W 000028H OCU0 - アウトプットコンペア制御ステータス OCS0 R/W 000029H OCU1 - アウトプットコンペア制御ステータス OCS1 R/W 00002AH OCU0 - コンペアレジスタ 00002BH OCU0 - コンペアレジスタ 00002CH OCU1 - コンペアレジスタ 00002DH OCU1 - 00002EH OCU2 - アウトプットコンペア制御ステータス OCS2 R/W 00002FH OCU3 - アウトプットコンペア制御ステータス OCS3 R/W 000030H OCU2 - コンペアレジスタ 000031H OCU2 - コンペアレジスタ 000032H OCU3 - コンペアレジスタ 000033H OCU3 - コンペアレジスタ 000034H OCU4 - アウトプットコンペア制御ステータス OCS4 R/W 000035H OCU5 - アウトプットコンペア制御ステータス OCS5 R/W 000036H OCU4 - コンペアレジスタ 000037H OCU4 - コンペアレジスタ 000038H OCU5 - コンペアレジスタ 000039H OCU5 - コンペアレジスタ 00003AH OCU6 - アウトプットコンペア制御ステータス OCS6 R/W 00003BH OCU7 - アウトプットコンペア制御ステータス OCS7 R/W 00003CH OCU6 - コンペアレジスタ 00003DH OCU6 - コンペアレジスタ 00003EH OCU7 - コンペアレジスタ 00003FH OCU7 - コンペアレジスタ 000040H ICU0/ICU1 - コントロールステータスレジスタ ICS01 R/W 000041H ICU0/ICU1 - エッジレジスタ ICE01 R/W 000042H ICU0 - キャプチャレジスタ下位 DS07-13805-1 TCCSH0 R/W TCDT1 R/W R/W TCCS1 OCCP0 R/W R/W R/W OCCP1 R/W R/W OCCP2 R/W R/W OCCP3 R/W R/W OCCP4 R/W R/W OCCP5 R/W R/W OCCP6 R/W R/W OCCP7 R/W R/W IPCPL0 IPCP0 R 25 MB96330 シリーズ I/O マップ MB96(F)33x (3/37) アドレス 26 レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000043H ICU0 - キャプチャレジスタ上位 IPCPH0 000044H ICU1 - キャプチャレジスタ下位 IPCPL1 000045H ICU1 - キャプチャレジスタ上位 IPCPH1 R 000046H ICU2/ICU3 - コントロールステータスレジスタ ICS23 R/W 000047H ICU2/ICU3 - エッジレジスタ ICE23 R/W 000048H ICU2 - キャプチャレジスタ下位 IPCPL2 000049H ICU2 - キャプチャレジスタ上位 IPCPH2 00004AH ICU3 - キャプチャレジスタ下位 IPCPL3 00004BH ICU3 - キャプチャレジスタ上位 IPCPH3 R 00004CH ICU4/ICU5 - コントロールステータスレジスタ ICS45 R/W 00004DH ICU4/ICU5 - エッジレジスタ ICE45 R/W 00004EH ICU4 - キャプチャレジスタ下位 IPCPL4 00004FH ICU4 - キャプチャレジスタ上位 IPCPH4 000050H ICU5 - キャプチャレジスタ下位 IPCPL5 000051H ICU5 - キャプチャレジスタ上位 IPCPH5 R 000052H ICU6/ICU7 - コントロールステータスレジスタ ICS67 R/W 000053H ICU6/ICU7 - エッジレジスタ ICE67 R/W 000054H ICU6 - キャプチャレジスタ下位 IPCPL6 000055H ICU6 - キャプチャレジスタ上位 IPCPH6 000056H ICU7 - キャプチャレジスタ下位 IPCPL7 000057H ICU7 - キャプチャレジスタ上位 IPCPH7 R 000058H EXTINT0 - 外部割込み許可レジスタ ENIR0 R/W 000059H EXTINT0 - 外部割込み割込み要求レジスタ EIRR0 R/W 00005AH EXTINT0 - 外部割込みレベル選択下位 ELVRL0 00005BH EXTINT0 - 外部割込みレベル選択上位 ELVRH0 R/W 00005CH EXTINT1 - 外部割込み許可レジスタ ENIR1 R/W 00005DH EXTINT1 - 外部割込み割込み要求レジスタ EIRR1 R/W 00005EH EXTINT1 - 外部割込みレベル選択下位 ELVRL1 00005FH EXTINT1 - 外部割込みレベル選択上位 ELVRH1 000060H RLT0 - タイマコントロールステータスレジスタ下位 TMCSRL0 000061H RLT0 - タイマコントロールステータスレジスタ上位 TMCSRH0 000062H RLT0 - リロードレジスタ - 書込み用 TMRLR0 W 000062H RLT0 - リロードレジスタ - 読出し用 TMR0 R 000063H RLT0 - リロードレジスタ - 書込み用 R IPCP1 IPCP2 R R R IPCP3 IPCP4 R R R IPCP5 IPCP6 R R R IPCP7 ELVR0 ELVR1 R R/W R/W R/W TMCSR0 R/W R/W W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (4/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000063H RLT0 - リロードレジスタ - 読出し用 000064H RLT1 - タイマコントロールステータスレジスタ下位 TMCSRL1 000065H RLT1 - タイマコントロールステータスレジスタ上位 TMCSRH1 000066H RLT1 - リロードレジスタ - 書込み用 TMRLR1 W 000066H RLT1 - リロードレジスタ - 読出し用 TMR1 R 000067H RLT1 - リロードレジスタ - 書込み用 W 000067H RLT1 - リロードレジスタ - 読出し用 R 000068H RLT2 - タイマコントロールステータスレジスタ下位 TMCSRL2 000069H RLT2 - タイマコントロールステータスレジスタ上位 TMCSRH2 00006AH RLT2 - リロードレジスタ - 書込み用 TMRLR2 W 00006AH RLT2 - リロードレジスタ - 読出し用 TMR2 R 00006BH RLT2 - リロードレジスタ - 書込み用 W 00006BH RLT2 - リロードレジスタ - 読出し用 R 00006CH RLT3 - タイマコントロールステータスレジスタ下位 TMCSRL3 00006DH RLT3 - タイマコントロールステータスレジスタ上位 TMCSRH3 00006EH RLT3 - リロードレジスタ - 書込み用 TMRLR3 W 00006EH RLT3 - リロードレジスタ - 読出し用 TMR3 R 00006FH RLT3 - リロードレジスタ - 書込み用 W 00006FH RLT3 - リロードレジスタ - 読出し用 R 000070H RLT6 - タイマ制御状態レジスタ下位 (PPG のために割り当てられた RLT) TMCSRL6 000071H RLT6 - タイマ制御状態レジスタ上位 (PPG のために割り当てられた RLT) TMCSRH6 000072H RLT6 - リロードレジスタ (PPG のために割り当てられた RLT) - 書込み用 TMRLR6 W 000072H RLT6 - リロードレジスタ (PPG のために割り当てられた RLT) - 読出し用 TMR6 R 000073H RLT6 - リロードレジスタ (PPG のために割り当てられた RLT) - 書込み用 W 000073H RLT6 - リロードレジスタ (PPG のために割り当てられた RLT) - 読出し用 R 000074H PPG3-PPG0 - 汎用制御レジスタ 1 下位 GCN1L0 000075H PPG3-PPG0 - 汎用制御レジスタ 1 上位 GCN1H0 000076H PPG3-PPG0 - 汎用制御レジスタ 2 下位 GCN2L0 000077H PPG3-PPG0 - 汎用制御レジスタ 2 上位 GCN2H0 000078H PPG0 - タイマレジスタ DS07-13805-1 R TMCSR1 R/W R/W TMCSR2 R/W R/W TMCSR3 R/W R/W TMCSR6 R/W R/W GCN10 R/W R/W GCN20 R/W R/W PTMR0 R 27 MB96330 シリーズ I/O マップ MB96(F)33x (5/37) アドレス 28 レジスタ 略称 8 ビットア クセス 000079H PPG0 - タイマレジスタ 00007AH PPG0 - 周期設定レジスタ 00007BH PPG0 - 周期設定レジスタ 00007CH PPG0 - デューティ周期レジスタ 00007DH PPG0 - デューティ周期レジスタ 00007EH PPG0 - コントロールステータスレジスタ下位 PCNL0 00007FH PPG0 - コントロールステータスレジスタ上位 PCNH0 000080H PPG1 - タイマレジスタ 000081H PPG1 - タイマレジスタ 000082H PPG1 - 周期設定レジスタ 000083H PPG1 - 周期設定レジスタ 000084H PPG1 - デューティ周期レジスタ 000085H PPG1 - デューティ周期レジスタ 000086H PPG1 - コントロールステータスレジスタ下位 PCNL1 000087H PPG1 - コントロールステータスレジスタ上位 PCNH1 000088H PPG2 - タイマレジスタ 000089H PPG2 - タイマレジスタ 00008AH PPG2 - 周期設定レジスタ 00008BH PPG2 - 周期設定レジスタ 00008CH PPG2 - デューティ周期レジスタ 00008DH PPG2 - デューティ周期レジスタ 00008EH PPG2 - コントロールステータスレジスタ下位 PCNL2 00008FH PPG2 - コントロールステータスレジスタ上位 PCNH2 000090H PPG3 - タイマレジスタ 000091H PPG3 - タイマレジスタ 000092H PPG3 - 周期設定レジスタ 000093H PPG3 - 周期設定レジスタ 000094H PPG3 - デューティ周期レジスタ 000095H PPG3 - デューティ周期レジスタ 000096H PPG3 - コントロールステータスレジスタ下位 PCNL3 000097H PPG3 - コントロールステータスレジスタ上位 PCNH3 000098H PPG7-PPG4 - 汎用制御レジスタ 1 下位 GCN1L1 000099H PPG7-PPG4 - 汎用制御レジスタ 1 上位 GCN1H1 00009AH PPG7-PPG4 - 汎用制御レジスタ 2 下位 GCN2L1 略称 16 ビット アクセス アクセス R PCSR0 W W PDUT0 W W PCN0 R/W R/W PTMR1 R R PCSR1 W W PDUT1 W W PCN1 R/W R/W PTMR2 R R PCSR2 W W PDUT2 W W PCN2 R/W R/W PTMR3 R R PCSR3 W W PDUT3 W W PCN3 R/W R/W GCN11 R/W R/W GCN21 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (6/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 00009BH PPG7-PPG4 - 汎用制御レジスタ 2 上位 00009CH PPG4 - タイマレジスタ 00009DH PPG4 - タイマレジスタ 00009EH PPG4 - 周期設定レジスタ 00009FH PPG4 - 周期設定レジスタ 0000A0H PPG4 - デューティ周期レジスタ 0000A1H PPG4 - デューティ周期レジスタ 0000A2H PPG4 - コントロールステータスレジスタ下位 PCNL4 0000A3H PPG4 - コントロールステータスレジスタ上位 PCNH4 0000A4H PPG5 - タイマレジスタ 0000A5H PPG5 - タイマレジスタ 0000A6H PPG5 - 周期設定レジスタ 0000A7H PPG5 - 周期設定レジスタ 0000A8H PPG5 - デューティ周期レジスタ 0000A9H PPG5 - デューティ周期レジスタ 0000AAH PPG5 - コントロールステータスレジスタ下位 PCNL5 0000ABH PPG5 - コントロールステータスレジスタ上位 PCNH5 R/W 0000ACH I2C0 - バスステータスレジスタ IBSR0 R 0000ADH I2C0 - バス制御レジスタ IBCR0 R/W 0000AEH I2C0 - 10 ビットスレーブアドレスレジスタ下位 ITBAL0 0000AFH I2C0 - 10 ビットスレーブアドレスレジスタ上位 ITBAH0 0000B0H I2C0 - 10 ビットアドレスマスクレジスタ下位 ITMKL0 0000B1H I2C0 - 10 ビットアドレスマスクレジスタ上位 ITMKH0 R/W 0000B2H I2C0 - 7 ビットスレーブアドレスレジスタ ISBA0 R/W 0000B3H I2C0 - 7 ビットアドレスマスクレジスタ ISMK0 R/W 0000B4H I2C0 - データレジスタ IDAR0 R/W 0000B5H I2C0 - クロック制御レジスタ ICCR0 R/W 0000B6H I2C1 - バスステータスレジスタ IBSR1 R 0000B7H I2C1 - バス制御レジスタ IBCR1 R/W 0000B8H I2C1 - 10 ビットスレーブアドレスレジスタ下位 ITBAL1 0000B9H I2C1 - 10 ビットスレーブアドレスレジスタ上位 ITBAH1 0000BAH I2C1 - 10 ビットアドレスマスクレジスタ下位 ITMKL1 0000BBH I2C1 - 10 ビットアドレスマスクレジスタ上位 ITMKH1 R/W 0000BCH I2C1 - 7 ビットスレーブアドレスレジスタ ISBA1 R/W DS07-13805-1 GCN2H1 R/W PTMR4 R R PCSR4 W W PDUT4 W W PCN4 R/W R/W PTMR5 R R PCSR5 W W PDUT5 W W PCN5 ITBA0 R/W R/W R/W ITMK0 ITBA1 R/W R/W R/W ITMK1 R/W 29 MB96330 シリーズ I/O マップ MB96(F)33x (7/37) アドレス 30 レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0000BDH I2C1 - 7 ビットアドレスマスクレジスタ ISMK1 R/W 0000BEH I2C1 - データレジスタ IDAR1 R/W 0000BFH I2C1 - クロック制御レジスタ ICCR1 R/W 0000C0H USART0 - シリアルモードレジスタ SMR0 R/W 0000C1H USART0 - シリアル制御レジスタ SCR0 R/W 0000C2H USART0 - 転送レジスタ TDR0 W 0000C2H USART0 - RX レジスタ RDR0 R 0000C3H USART0 - シリアルステータス SSR0 R/W 0000C4H USART0 - 制御 / 通信レジスタ ECCR0 R/W 0000C5H USART0 - 外部ステータスレジスタ ESCR0 R/W 0000C6H USART0 - ボーレートジェネレータレジスタ下位 BGRL0 0000C7H USART0 - ボーレートジェネレータレジスタ上位 BGRH0 R/W 0000C8H USART0 - 拡張シリアル割込みレジスタ ESIR0 R/W 0000C9H 予約 0000CAH USART1 - シリアルモードレジスタ SMR1 R/W 0000CBH USART1 - シリアル制御レジスタ SCR1 R/W 0000CCH USART1 - 転送レジスタ TDR1 W 0000CCH USART1 - RX レジスタ RDR1 R 0000CDH USART1 - シリアルステータス SSR1 R/W 0000CEH USART1 - 制御 / 通信レジスタ ECCR1 R/W 0000CFH USART1 - 外部ステータスレジスタ ESCR1 R/W 0000D0H USART1 - ボーレートジェネレータレジスタ下位 BGRL1 0000D1H USART1 - ボーレートジェネレータレジスタ上位 BGRH1 R/W 0000D2H USART1 - 拡張シリアル割込みレジスタ ESIR1 R/W 0000D3H 予約 0000D4H USART2 - シリアルモードレジスタ SMR2 R/W 0000D5H USART2 - シリアル制御レジスタ SCR2 R/W 0000D6H USART2 - 転送レジスタ TDR2 W 0000D6H USART2 - RX レジスタ RDR2 R 0000D7H USART2 - シリアルステータス SSR2 R/W 0000D8H USART2 - 制御 / 通信レジスタ ECCR2 R/W 0000D9H USART2 - 外部ステータスレジスタ ESCR2 R/W 0000DAH USART2 - ボーレートジェネレータレジスタ下位 BGRL2 0000DBH USART2 - ボーレートジェネレータレジスタ上位 BGRH2 BGR0 R/W - BGR1 R/W - BGR2 R/W R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (8/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0000DCH USART2 - 拡張シリアル割込みレジスタ 0000DDH 予約 0000DEH USART3 - シリアルモードレジスタ SMR3 R/W 0000DFH USART3 - シリアル制御レジスタ SCR3 R/W USART3 - 転送レジスタ TDR3 W USART3 - 受信レジスタ RDR3 R 0000E1H USART3 - シリアルステータス SSR3 R/W 0000E2H USART3 - 制御 / 通信レジスタ ECCR3 R/W 0000E3H USART3 - 外部ステータスレジスタ ESCR3 R/W 0000E4H USART3 - ボーレートジェネレータレジスタ 下位 BGRL3 0000E5H USART3 - ボーレートジェネレータレジスタ 上位 BGRH3 R/W 0000E6H USART3 - 拡張シリアル割込みレジスタ ESIR3 R/W ESIR2 R/W - 0000E0H BGR3 R/W 0000E7H ∼ 0000EFH - 予約 0000F0H EXTBUS0 R/W DMA0 - バッファアドレスポインタ下位バイト BAPL0 R/W 000101H DMA0 - バッファアドレスポインタ中位バイト BAPM0 R/W 000102H DMA0 - バッファアドレスポインタ上位バイト BAPH0 R/W 000103H DMA0 - DMA 制御レジスタ DMACS0 R/W 000104H DMA0 - I/O レジスタアドレスポインタ下位バイト IOAL0 000105H DMA0 - I/O レジスタアドレスポインタ上位バイト IOAH0 000106H DMA0 - データカウンタ下位バイト DCTL0 000107H DMA0 - データカウンタ上位バイト DCTH0 R/W 000108H DMA1 - バッファアドレスポインタ下位バイト BAPL1 R/W 000109H DMA1 - バッファアドレスポインタ中位バイト BAPM1 R/W 00010AH DMA1 - バッファアドレスポインタ上位バイト BAPH1 R/W 00010BH DMA1 - DMA 制御レジスタ DMACS1 R/W 00010CH DMA1 - I/O レジスタアドレスポインタ下位バイト IOAL1 00010DH DMA1 - I/O レジスタアドレスポインタ上位バイト IOAH1 00010EH DMA1 - データカウンタ下位バイト DCTL1 00010FH DMA1 - データカウンタ上位バイト DCTH1 R/W 000110H DMA2 - バッファアドレスポインタ下位バイト BAPL2 R/W ∼ 0000FFH 外部バス領域 000100H DS07-13805-1 IOA0 R/W R/W DCT0 IOA1 R/W R/W R/W DCT1 R/W 31 MB96330 シリーズ I/O マップ MB96(F)33x (9/37) アドレス 32 レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000111H DMA2 - バッファアドレスポインタ中位バイト BAPM2 R/W 000112H DMA2 - バッファアドレスポインタ上位バイト BAPH2 R/W 000113H DMA2 - DMA 制御レジスタ DMACS2 R/W 000114H DMA2 - I/O レジスタアドレスポインタ下位バイト IOAL2 000115H DMA2 - I/O レジスタアドレスポインタ上位バイト IOAH2 000116H DMA2 - データカウンタ下位バイト DCTL2 000117H DMA2 - データカウンタ上位バイト DCTH2 R/W 000118H DMA3 - バッファアドレスポインタ下位バイト BAPL3 R/W 000119H DMA3 - バッファアドレスポインタ中位バイト BAPM3 R/W 00011AH DMA3 - バッファアドレスポインタ上位バイト BAPH3 R/W 00011BH DMA3 - DMA 制御レジスタ DMACS3 R/W 00011CH DMA3 - I/O レジスタアドレスポインタ下位バイト IOAL3 00011DH DMA3 - I/O レジスタアドレスポインタ上位バイト IOAH3 00011EH DMA3 - データカウンタ下位バイト DCTL3 00011FH DMA3 - データカウンタ上位バイト DCTH3 R/W 000120H DMA4 - バッファアドレスポインタ下位バイト BAPL4 R/W 000121H DMA4 - バッファアドレスポインタ中位バイト BAPM4 R/W 000122H DMA4 - バッファアドレスポインタ上位バイト BAPH4 R/W 000123H DMA4 - DMA 制御レジスタ DMACS4 R/W 000124H DMA4 - I/O レジスタアドレスポインタ下位バイト IOAL4 000125H DMA4 - I/O レジスタアドレスポインタ上位バイト IOAH4 000126H DMA4 - データカウンタ下位バイト DCTL4 000127H DMA4 - データカウンタ上位バイト DCTH4 R/W 000128H DMA5 - バッファアドレスポインタ下位バイト BAPL5 R/W 000129H DMA5 - バッファアドレスポインタ中位バイト BAPM5 R/W 00012AH DMA5 - バッファアドレスポインタ上位バイト BAPH5 R/W 00012BH DMA5 - DMA 制御レジスタ DMACS5 R/W 00012CH DMA5 - I/O レジスタアドレスポインタ下位バイト IOAL5 00012DH DMA5 - I/O レジスタアドレスポインタ上位バイト IOAH5 00012EH DMA5 - データカウンタ下位バイト DCTL5 00012FH DMA5 - データカウンタ上位バイト DCTH5 R/W 000130H DMA6 - バッファアドレスポインタ下位バイト BAPL6 R/W 000131H DMA6 - バッファアドレスポインタ中位バイト BAPM6 R/W 000132H DMA6 - バッファアドレスポインタ上位バイト BAPH6 R/W IOA2 R/W R/W DCT2 IOA3 R/W R/W R/W DCT3 IOA4 R/W R/W R/W DCT4 IOA5 R/W R/W R/W DCT5 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (10/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000133H DMA6 - DMA 制御レジスタ 000134H DMA6 - I/O レジスタアドレスポインタ下位バイト IOAL6 000135H DMA6 - I/O レジスタアドレスポインタ上位バイト IOAH6 000136H DMA6 - データカウンタ下位バイト DCTL6 000137H DMA6 - データカウンタ上位バイト DCTH6 R/W 000138H DMA7 - バッファアドレスポインタ下位バイト BAPL7 R/W 000139H DMA7 - バッファアドレスポインタ中位バイト BAPM7 R/W 00013AH DMA7 - バッファアドレスポインタ上位バイト BAPH7 R/W 00013BH DMA7 - DMA 制御レジスタ DMACS7 R/W 00013CH DMA7 - I/O レジスタアドレスポインタ下位バイト IOAL7 00013DH DMA7 - I/O レジスタアドレスポインタ上位バイト IOAH7 00013EH DMA7 - データカウンタ下位バイト DCTL7 00013FH DMA7 - データカウンタ上位バイト DCTH7 R/W 000140H DMA8 - バッファアドレスポインタ下位バイト BAPL8 R/W 000141H DMA8 - バッファアドレスポインタ中位バイト BAPM8 R/W 000142H DMA8 - バッファアドレスポインタ上位バイト BAPH8 R/W 000143H DMA8 - DMA 制御レジスタ DMACS8 R/W 000144H DMA8 - I/O レジスタアドレスポインタ下位バイト IOAL8 000145H DMA8 - I/O レジスタアドレスポインタ上位バイト IOAH8 000146H DMA8 - データカウンタ下位バイト DCTL8 000147H DMA8 - データカウンタ上位バイト DCTH8 R/W 000148H DMA9 - バッファアドレスポインタ下位バイト BAPL9 R/W 000149H DMA9 - バッファアドレスポインタ中位バイト BAPM9 R/W 00014AH DMA9 - バッファアドレスポインタ上位バイト BAPH9 R/W 00014BH DMA9 - DMA 制御レジスタ DMACS9 R/W 00014CH DMA9 - I/O レジスタアドレスポインタ下位バイト IOAL9 00014DH DMA9 - I/O レジスタアドレスポインタ上位バイト IOAH9 00014EH DMA9 - データカウンタ下位バイト DCTL9 00014FH DMA9 - データカウンタ上位バイト DCTH9 DMACS6 R/W IOA6 R/W R/W DCT6 IOA7 R/W R/W R/W DCT7 IOA8 R/W R/W R/W DCT8 IOA9 R/W R/W R/W DCT9 R/W R/W 000150H ∼ 00017FH - 予約 000180H ∼ 00037FH DS07-13805-1 CPU - 汎用レジスタ (RAM アクセス ) GPR_RAM R/W 33 MB96330 シリーズ I/O マップ MB96(F)33x (11/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000380H DMA0 - 割込み選択 DISEL0 R/W 000381H DMA1 - 割込み選択 DISEL1 R/W 000382H DMA2 - 割込み選択 DISEL2 R/W 000383H DMA3 - 割込み選択 DISEL3 R/W 000384H DMA4 - 割込み選択 DISEL4 R/W 000385H DMA5 - 割込み選択 DISEL5 R/W 000386H DMA6 - 割込み選択 DISEL6 R/W 000387H DMA7 - 割込み選択 DISEL7 R/W 000388H DMA8 - 割込み選択 DISEL8 R/W 000389H DMA9 - 割込み選択 DISEL9 R/W 00038AH - ∼ 00038FH 予約 000390H DMA - ステータスレジスタ下位バイト DSRL 000391H DMA - ステータスレジスタ上位バイト DSRH 000392H DMA - 停止ステータスレジスタ下位バイト DSSRL 000393H DMA - 停止ステータスレジスタ上位バイト DSSRH 000394H DMA - 許可レジスタ下位バイト DERL 000395H DMA - 許可レジスタ上位バイト DERH DSR R/W R/W DSSR R/W R/W DER R/W R/W 000396H 予約 0003A0H 割込みレベルレジスタ ILR 0003A1H 割込みインデックスレジスタ IDX 0003A2H 割込みベクタテーブルベースレジスタ下位 TBRL 0003A3H 割込みベクタテーブルベースレジスタ上位 TBRH R/W 0003A4H 遅延割込みレジスタ DIRR R/W 0003A5H マスク不可能割込みレジスタ NMI R/W 0003A6H ∼ 0003ABH 34 - ∼ 00039FH ICR R/W R/W TBR R/W - 予約 0003ACH EDSU 通信割込み選択レジスタ下位 EDSU2L 0003ADH EDSU 通信割込み選択レジスタ上位 EDSU2H R/W 0003AEH ROM ミラー制御レジスタ ROMM R/W 0003AFH EDSU 構成レジスタ EDSU R/W 0003B0H メモリパッチ制御 / ステータスレジスタ ch.0/1 EDSU2 PFCS0 R/W R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (12/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0003B1H メモリパッチ制御 / ステータスレジスタ ch.0/1 0003B2H メモリパッチ制御 / ステータスレジスタ ch.2/3 0003B3H メモリパッチ制御 / ステータスレジスタ ch.2/3 0003B4H メモリパッチ制御 / ステータスレジスタ ch.4/5 0003B5H メモリパッチ制御 / ステータスレジスタ ch.4/5 0003B6H メモリパッチ制御 / ステータスレジスタ ch.6/7 0003B7H メモリパッチ制御 / ステータスレジスタ ch.6/7 0003B8H メモリパッチ機能 - パッチアドレスレジスタ 0 下位 PFAL0 R/W 0003B9H メモリパッチ機能 - パッチアドレスレジスタ 0 中位 PFAM0 R/W 0003BAH メモリパッチ機能 - パッチアドレスレジスタ 0 上位 PFAH0 R/W 0003BBH メモリパッチ機能 - パッチアドレスレジスタ 1 下位 PFAL1 R/W 0003BCH メモリパッチ機能 - パッチアドレスレジスタ 1 中位 PFAM1 R/W 0003BDH メモリパッチ機能 - パッチアドレスレジスタ 1 上位 PFAH1 R/W 0003BEH メモリパッチ機能 - パッチアドレスレジスタ 2 下位 PFAL2 R/W 0003BFH メモリパッチ機能 - パッチアドレスレジスタ 2 中位 PFAM2 R/W 0003C0H メモリパッチ機能 - パッチアドレスレジスタ 2 上位 PFAH2 R/W 0003C1H メモリパッチ機能 - パッチアドレスレジスタ 3 下位 PFAL3 R/W 0003C2H メモリパッチ機能 - パッチアドレスレジスタ 3 中位 PFAM3 R/W 0003C3H メモリパッチ機能 - パッチアドレスレジスタ 3 上位 PFAH3 R/W 0003C4H メモリパッチ機能 - パッチアドレスレジスタ 4 下位 PFAL4 R/W 0003C5H メモリパッチ機能 - パッチアドレスレジスタ 4 中位 PFAM4 R/W 0003C6H メモリパッチ機能 - パッチアドレスレジスタ 4 上位 PFAH4 R/W 0003C7H メモリパッチ機能 - パッチアドレスレジスタ 5 下位 PFAL5 R/W 0003C8H メモリパッチ機能 - パッチアドレスレジスタ 5 中位 PFAM5 R/W 0003C9H メモリパッチ機能 - パッチアドレスレジスタ 5 上位 PFAH5 R/W 0003CAH メモリパッチ機能 - パッチアドレスレジスタ 6 下位 PFAL6 R/W 0003CBH メモリパッチ機能 - パッチアドレスレジスタ 6 中位 PFAM6 R/W 0003CCH メモリパッチ機能 - パッチアドレスレジスタ 6 上位 PFAH6 R/W 0003CDH メモリパッチ機能 - パッチアドレスレジスタ 7 下位 PFAL7 R/W 0003CEH メモリパッチ機能 - パッチアドレスレジスタ 7 中位 PFAM7 R/W 0003CFH メモリパッチ機能 - パッチアドレスレジスタ 7 上位 PFAH7 R/W 0003D0H メモリパッチ機能 - パッチデータ 0 下位 PFDL0 0003D1H メモリパッチ機能 - パッチデータ 0 上位 PFDH0 0003D2H メモリパッチ機能 - パッチデータ 1 下位 PFDL1 DS07-13805-1 R/W PFCS1 R/W R/W PFCS2 R/W R/W PFCS3 R/W R/W PFD0 R/W R/W PFD1 R/W 35 MB96330 シリーズ I/O マップ MB96(F)33x (13/37) アドレス レジスタ 略称 8 ビットア クセス 0003D3H メモリパッチ機能 - パッチデータ 1 上位 PFDH1 0003D4H メモリパッチ機能 - パッチデータ 2 下位 PFDL2 0003D5H メモリパッチ機能 - パッチデータ 2 上位 PFDH2 0003D6H メモリパッチ機能 - パッチデータ 3 下位 PFDL3 0003D7H メモリパッチ機能 - パッチデータ 3 上位 PFDH3 0003D8H メモリパッチ機能 - パッチデータ 4 下位 PFDL4 0003D9H メモリパッチ機能 - パッチデータ 4 上位 PFDH4 0003DAH メモリパッチ機能 - パッチデータ 5 下位 PFDL5 0003DBH メモリパッチ機能 - パッチデータ 5 上位 PFDH5 0003DCH メモリパッチ機能 - パッチデータ 6 下位 PFDL6 0003DDH メモリパッチ機能 - パッチデータ 6 上位 PFDH6 0003DEH メモリパッチ機能 - パッチデータ 7 下位 PFDL7 0003DFH メモリパッチ機能 - パッチデータ 7 上位 PFDH7 略称 16 ビット アクセス アクセス R/W PFD2 R/W R/W PFD3 R/W R/W PFD4 R/W R/W PFD5 R/W R/W PFD6 R/W R/W PFD7 R/W R/W 0003E0H - ∼ 0003F0H 予約 0003F1H メモリコントロールステータスレジスタ A 0003F2H メモリタイミング構成レジスタ A 下位 MTCRAL 0003F3H メモリタイミング構成レジスタ A 上位 MTCRAH MCSRA R/W MTCRA R/W R/W 0003F4H - ∼ 0003F8H 予約 0003F9H フラッシュメモリ書込み制御レジスタ 1 FMWC1 R/W 0003FAH フラッシュメモリ書込み制御レジスタ 2 FMWC2 R/W 0003FBH フラッシュメモリ書込み制御レジスタ 3 FMWC3 R/W 0003FCH フラッシュメモリ書込み制御レジスタ 4 FMWC4 R/W 0003FDH フラッシュメモリ書込み制御レジスタ 5 FMWC5 R/W 0003FEH 36 - ∼ 0003FFH 予約 000400H スタンバイモード制御レジスタ SMCR R/W 000401H クロック選択レジスタ CKSR R/W 000402H クロック安定化選択レジスタ CKSSR R/W 000403H クロックモニタレジスタ CKMR R 000404H クロック周波数制御レジスタ下位 CKFCRL 000405H クロック周波数制御レジスタ上位 CKFCRH CKFCR R/W R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (14/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス PLLCR R/W 000406H PLL 制御レジスタ下位 PLLCRL 000407H PLL 制御レジスタ上位 PLLCRH R/W 000408H RC クロックタイマ制御レジスタ RCTCR R/W 000409H メインクロックタイマ制御レジスタ MCTCR R/W 00040AH サブクロックタイマ制御レジスタ SCTCR R/W 00040BH クリア機能のあるリセット要因およびクロック ステータスレジスタ RCCSRC R 00040CH リセット構成レジスタ RCR R/W 00040DH リセット要因およびクロックステータスレジスタ RCCSR R 00040EH ウォッチドッグタイマ構成レジスタ WDTC R/W 00040FH ウォッチドッグタイマクリアパターンレジスタ WDTCP W 000410H - ∼ 000414H 予約 000415H クロック出力起動レジスタ COAR R/W 000416H クロック出力構成レジスタ 0 COCR0 R/W 000417H クロック出力構成レジスタ 1 COCR1 R/W 000418H クロックモジュレータ制御レジスタ CMCR R/W 000419H 予約 00041AH クロック変調パラメータレジスタ下位 CMPRL 00041BH クロック変調パラメータレジスタ上位 CMPRH CMPR R/W R/W 00041CH - ∼ 00042BH 予約 00042CH 電圧レギュレータ制御レジスタ VRCR R/W 00042DH クロック入力および LVD 制御レジスタ CILCR R/W 00042EH - ∼ 00042FH 予約 000430H I/O ポート P00 - データ方向レジスタ DDR00 R/W 000431H I/O ポート P01 - データ方向レジスタ DDR01 R/W 000432H I/O ポート P02 - データ方向レジスタ DDR02 R/W 000433H I/O ポート P03 - データ方向レジスタ DDR03 R/W 000434H I/O ポート P04 - データ方向レジスタ DDR04 R/W 000435H I/O ポート P05 - データ方向レジスタ DDR05 R/W 000436H I/O ポート P06 - データ方向レジスタ DDR06 R/W DS07-13805-1 37 MB96330 シリーズ I/O マップ MB96(F)33x (15/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000437H I/O ポート P07 - データ方向レジスタ DDR07 R/W 000438H I/O ポート P08 - データ方向レジスタ DDR08 R/W 000439H I/O ポート P09 - データ方向レジスタ DDR09 R/W 00043AH I/O ポート P10 - データ方向レジスタ DDR10 R/W 00043BH I/O ポート P11 - データ方向レジスタ DDR11 R/W 00043CH I/O ポート P12 - データ方向レジスタ DDR12 R/W 00043DH I/O ポート P13 - データ方向レジスタ DDR13 R/W 00043EH I/O ポート P14 - データ方向レジスタ DDR14 R/W 00043FH I/O ポート P15 - データ方向レジスタ DDR15 R/W 000440H 予約 000441H I/O ポート P17 - データ方向レジスタ DDR17 R/W 000442H - ∼ 000443H 予約 000444H I/O ポート P00 - ポート入力許可レジスタ PIER00 R/W 000445H I/O ポート P01 - ポート入力許可レジスタ PIER01 R/W 000446H I/O ポート P02 - ポート入力許可レジスタ PIER02 R/W 000447H I/O ポート P03 - ポート入力許可レジスタ PIER03 R/W 000448H I/O ポート P04 - ポート入力許可レジスタ PIER04 R/W 000449H I/O ポート P05 - ポート入力許可レジスタ PIER05 R/W 00044AH I/O ポート P06 - ポート入力許可レジスタ PIER06 R/W 00044BH I/O ポート P07 - ポート入力許可レジスタ PIER07 R/W 00044CH I/O ポート P08 - ポート入力許可レジスタ PIER08 R/W 00044DH I/O ポート P09 - ポート入力許可レジスタ PIER09 R/W 00044EH I/O ポート P10 - ポート入力許可レジスタ PIER10 R/W 00044FH I/O ポート P11 - ポート入力許可レジスタ PIER11 R/W 000450H I/O ポート P12 - ポート入力許可レジスタ PIER12 R/W 000451H I/O ポート P13 - ポート入力許可レジスタ PIER13 R/W 000452H I/O ポート P14 - ポート入力許可レジスタ PIER14 R/W 000453H I/O ポート P15 - ポート入力許可レジスタ PIER15 R/W 000454H 予約 000455H I/O ポート P17 - ポート入力許可レジスタ PIER17 R/W 000456H ∼ 000457H 38 予約 - DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (16/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000458H I/O ポート P00 - ポート入力レベルレジスタ PILR00 R/W 000459H I/O ポート P01 - ポート入力レベルレジスタ PILR01 R/W 00045AH I/O ポート P02 - ポート入力レベルレジスタ PILR02 R/W 00045BH I/O ポート P03 - ポート入力レベルレジスタ PILR03 R/W 00045CH I/O ポート P04 - ポート入力レベルレジスタ PILR04 R/W 00045DH I/O ポート P05 - ポート入力レベルレジスタ PILR05 R/W 00045EH I/O ポート P06 - ポート入力レベルレジスタ PILR06 R/W 00045FH I/O ポート P07 - ポート入力レベルレジスタ PILR07 R/W 000460H I/O ポート P08 - ポート入力レベルレジスタ PILR08 R/W 000461H I/O ポート P09 - ポート入力レベルレジスタ PILR09 R/W 000462H I/O ポート P10 - ポート入力レベルレジスタ PILR10 R/W 000463H I/O ポート P11 - ポート入力レベルレジスタ PILR11 R/W 000464H I/O ポート P12 - ポート入力レベルレジスタ PILR12 R/W 000465H I/O ポート P13 - ポート入力レベルレジスタ PILR13 R/W 000466H I/O ポート P14 - ポート入力レベルレジスタ PILR14 R/W 000467H I/O ポート P15 - ポート入力レベルレジスタ PILR15 R/W 000468H 予約 000469H I/O ポート P17 - ポート入力レベルレジスタ PILR17 R/W 00046AH - ∼ 00046BH 予約 00046CH I/O ポート P00 - 拡張ポート入力レベルレジスタ EPILR00 R/W 00046DH I/O ポート P01 - 拡張ポート入力レベルレジスタ EPILR01 R/W 00046EH I/O ポート P02 - 拡張ポート入力レベルレジスタ EPILR02 R/W 00046FH I/O ポート P03 - 拡張ポート入力レベルレジスタ EPILR03 R/W 000470H I/O ポート P04 - 拡張ポート入力レベルレジスタ EPILR04 R/W 000471H I/O ポート P05 - 拡張ポート入力レベルレジスタ EPILR05 R/W 000472H I/O ポート P06 - 拡張ポート入力レベルレジスタ EPILR06 R/W 000473H I/O ポート P07 - 拡張ポート入力レベルレジスタ EPILR07 R/W 000474H I/O ポート P08 - 拡張ポート入力レベルレジスタ EPILR08 R/W 000475H I/O ポート P09 - 拡張ポート入力レベルレジスタ EPILR09 R/W 000476H I/O ポート P10 - 拡張ポート入力レベルレジスタ EPILR10 R/W 000477H I/O ポート P11 - 拡張ポート入力レベルレジスタ EPILR11 R/W 000478H I/O ポート P12 - 拡張ポート入力レベルレジスタ EPILR12 R/W DS07-13805-1 39 MB96330 シリーズ I/O マップ MB96(F)33x (17/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000479H I/O ポート P13 - 拡張ポート入力レベルレジスタ EPILR13 R/W 00047AH I/O ポート P14 - 拡張ポート入力レベルレジスタ EPILR14 R/W 00047BH I/O ポート P15 - 拡張ポート入力レベルレジスタ EPILR15 R/W 00047CH 予約 00047DH I/O ポート P17 - 拡張ポート入力レベルレジスタ EPILR17 R/W 00047EH - ∼ 00047FH 予約 000480H I/O ポート P00 - ポート出力駆動レジスタ PODR00 R/W 000481H I/O ポート P01 - ポート出力駆動レジスタ PODR01 R/W 000482H I/O ポート P02 - ポート出力駆動レジスタ PODR02 R/W 000483H I/O ポート P03 - ポート出力駆動レジスタ PODR03 R/W 000484H I/O ポート P04 - ポート出力駆動レジスタ PODR04 R/W 000485H I/O ポート P05 - ポート出力駆動レジスタ PODR05 R/W 000486H I/O ポート P06 - ポート出力駆動レジスタ PODR06 R/W 000487H I/O ポート P07 - ポート出力駆動レジスタ PODR07 R/W 000488H I/O ポート P08 - ポート出力駆動レジスタ PODR08 R/W 000489H I/O ポート P09 - ポート出力駆動レジスタ PODR09 R/W 00048AH I/O ポート P10 - ポート出力駆動レジスタ PODR10 R/W 00048BH I/O ポート P11 - ポート出力駆動レジスタ PODR11 R/W 00048CH I/O ポート P12 - ポート出力駆動レジスタ PODR12 R/W 00048DH I/O ポート P13 - ポート出力駆動レジスタ PODR13 R/W 00048EH I/O ポート P14 - ポート出力駆動レジスタ PODR14 R/W 00048FH I/O ポート P15 - ポート出力駆動レジスタ PODR15 R/W 000490H 予約 000491H I/O ポート P17 - ポート出力駆動レジスタ PODR17 R/W 000492H - ∼ 00049BH 予約 00049CH I/O ポート P08 - ポート上位駆動レジスタ PHDR08 R/W 00049DH I/O ポート P09 - ポート上位駆動レジスタ PHDR09 R/W 00049EH I/O ポート P10 - ポート上位駆動レジスタ PHDR10 R/W 00049FH 40 ∼ 0004A7H 予約 0004A8H I/O ポート P00 - プルアップ抵抗制御レジスタ - PUCR00 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (18/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0004A9H I/O ポート P01 - プルアップ抵抗制御レジスタ PUCR01 R/W 0004AAH I/O ポート P02 - プルアップ抵抗制御レジスタ PUCR02 R/W 0004ABH I/O ポート P03 - プルアップ抵抗制御レジスタ PUCR03 R/W 0004ACH I/O ポート P04 - プルアップ抵抗制御レジスタ PUCR04 R/W 0004ADH I/O ポート P05 - プルアップ抵抗制御レジスタ PUCR05 R/W 0004AEH I/O ポート P06 - プルアップ抵抗制御レジスタ PUCR06 R/W 0004AFH I/O ポート P07 - プルアップ抵抗制御レジスタ PUCR07 R/W 0004B0H I/O ポート P08 - プルアップ抵抗制御レジスタ PUCR08 R/W 0004B1H I/O ポート P09 - プルアップ抵抗制御レジスタ PUCR09 R/W 0004B2H I/O ポート P10 - プルアップ抵抗制御レジスタ PUCR10 R/W 0004B3H I/O ポート P11 - プルアップ抵抗制御レジスタ PUCR11 R/W 0004B4H I/O ポート P12 - プルアップ抵抗制御レジスタ PUCR12 R/W 0004B5H I/O ポート P13 - プルアップ抵抗制御レジスタ PUCR13 R/W 0004B6H I/O ポート P14 - プルアップ抵抗制御レジスタ PUCR14 R/W 0004B7H I/O ポート P15 - プルアップ抵抗制御レジスタ PUCR15 R/W 0004B8H 予約 0004B9H I/O ポート P17 - プルアップ抵抗制御レジスタ PUCR17 R/W 0004BAH - ∼ 0004BBH 予約 0004BCH I/O ポート P00 - 外部端子状態レジスタ EPSR00 R 0004BDH I/O ポート P01 - 外部端子状態レジスタ EPSR01 R 0004BEH I/O ポート P02 - 外部端子状態レジスタ EPSR02 R 0004BFH I/O ポート P03 - 外部端子状態レジスタ EPSR03 R 0004C0H I/O ポート P04 - 外部端子状態レジスタ EPSR04 R 0004C1H I/O ポート P05 - 外部端子状態レジスタ EPSR05 R 0004C2H I/O ポート P06 - 外部端子状態レジスタ EPSR06 R 0004C3H I/O ポート P07 - 外部端子状態レジスタ EPSR07 R 0004C4H I/O ポート P08 - 外部端子状態レジスタ EPSR08 R 0004C5H I/O ポート P09 - 外部端子状態レジスタ EPSR09 R 0004C6H I/O ポート P10 - 外部端子状態レジスタ EPSR10 R 0004C7H I/O ポート P11 - 外部端子状態レジスタ EPSR11 R 0004C8H I/O ポート P12 - 外部端子状態レジスタ EPSR12 R 0004C9H I/O ポート P13 - 外部端子状態レジスタ EPSR13 R DS07-13805-1 41 MB96330 シリーズ I/O マップ MB96(F)33x (19/37) アドレス 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0004CAH I/O ポート P14 - 外部端子状態レジスタ EPSR14 R 0004CBH I/O ポート P15 - 外部端子状態レジスタ EPSR15 R 0004CCH 予約 0004CDH I/O ポート P17 - 外部端子状態レジスタ 0004CEH ∼ 0004CFH 42 レジスタ EPSR17 R - 予約 0004D0H ADC アナログ入力許可レジスタ 0 ADER0 R/W 0004D1H ADC アナログ入力許可レジスタ 1 ADER1 R/W 0004D2H ADC アナログ入力許可レジスタ 2 ADER2 R/W 0004D3H ADC アナログ入力許可レジスタ 3 ADER3 R/W 0004D4H ADC アナログ入力許可レジスタ 4 ADER4 R/W 0004D5H 予約 0004D6H 周辺リソースリロケーションレジスタ 0 PRRR0 R/W 0004D7H 周辺リソースリロケーションレジスタ 1 PRRR1 R/W 0004D8H 周辺リソースリロケーションレジスタ 2 PRRR2 R/W 0004D9H 周辺リソースリロケーションレジスタ 3 PRRR3 R/W 0004DAH 周辺リソースリロケーションレジスタ 4 PRRR4 R/W 0004DBH 周辺リソースリロケーションレジスタ 5 PRRR5 R/W 0004DCH 周辺リソースリロケーションレジスタ 6 PRRR6 R/W 0004DDH 周辺リソースリロケーションレジスタ 7 PRRR7 R/W 0004DEH 周辺リソースリロケーションレジスタ 8 PRRR8 R/W 0004DFH 周辺リソースリロケーションレジスタ 9 PRRR9 R/W 0004E0H RTC - サブセカンドレジスタ L WTBRL0 0004E1H RTC - サブセカンドレジスタ M WTBRH0 R/W 0004E2H RTC - サブセカンドレジスタ H WTBR1 R/W 0004E3H RTC - 秒レジスタ WTSR R/W 0004E4H RTC - 分レジスタ WTMR R/W 0004E5H RTC - 時レジスタ WTHR R/W 0004E6H RTC - タイマ制御拡張レジスタ WTCER R/W 0004E7H RTC - クロック選択レジスタ WTCKSR R/W 0004E8H RTC - タイマ制御レジスタ下位 WTCRL 0004E9H RTC - タイマ制御レジスタ上位 WTCRH R/W 0004EAH CAL - 補正ユニット制御レジスタ CUCR R/W 0004EBH 予約 - WTBR0 WTCR R/W R/W - DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (20/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス CUTD R/W 0004ECH CAL - 経過時間タイマデータレジスタ下位 CUTDL 0004EDH CAL - 経過時間タイマデータレジスタ上位 CUTDH 0004EEH CAL - 補正タイマレジスタ 2 下位 CUTR2L 0004EFH CAL - 補正タイマレジスタ 2 上位 CUTR2H 0004F0H CAL - 補正タイマレジスタ 1 下位 CUTR1L 0004F1H CAL - 補正タイマレジスタ 1 上位 CUTR1H R/W CUTR2 R R CUTR1 R R 0004F2H ∼ 0004F9H 予約 0004FAH RLT - タイマ入力選択 ( カスケード用 ) - TMISR R/W 0004FBH - ∼ 0004FFH 予約 000500H FRT2 - フリーランタイマのデータレジスタ 000501H FRT2 - フリーランタイマのデータレジスタ 000502H FRT2 - フリーランタイマの制御ステータスレジスタ 下位 TCCSL2 000503H FRT2 - フリーランタイマの制御ステータスレジスタ 上位 TCCSH2 000504H FRT3 - フリーランタイマのデータレジスタ 000505H FRT3 - フリーランタイマのデータレジスタ 000506H FRT3 - フリーランタイマの制御ステータスレジスタ 下位 TCCSL3 000507H FRT3 - フリーランタイマの制御ステータスレジスタ 上位 TCCSH3 R/W 000508H OCU8 - アウトプットコンペア制御ステータス OCS8 R/W 000509H OCU9 - アウトプットコンペア制御ステータス OCS9 R/W 00050AH OCU8 - コンペアレジスタ 00050BH OCU8 - コンペアレジスタ 00050CH OCU9 - コンペアレジスタ 00050DH OCU9 - コンペアレジスタ 00050EH OCU10 - アウトプットコンペア制御ステータス OCS10 R/W 00050FH OCU11 - アウトプットコンペア制御ステータス OCS11 R/W 000510H OCU10 - コンペアレジスタ 000511H OCU10 - コンペアレジスタ 000512H OCU11 - コンペアレジスタ 000513H OCU11 - コンペアレジスタ DS07-13805-1 TCDT2 R/W R/W TCCS2 R/W R/W TCDT3 R/W R/W TCCS3 OCCP8 R/W R/W R/W OCCP9 R/W R/W OCCP10 R/W R/W OCCP11 R/W R/W 43 MB96330 シリーズ I/O マップ MB96(F)33x (21/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000514H ICU8/ICU9 - 制御ステータスレジスタ ICS89 R/W 000515H ICU8/ICU9 - エッジレジスタ ICE89 R/W 000516H ICU8 - キャプチャレジスタ下位 IPCPL8 000517H ICU8 - キャプチャレジスタ上位 IPCPH8 000518H ICU9 - キャプチャレジスタ下位 IPCPL9 000519H ICU9 - キャプチャレジスタ上位 IPCPH9 IPCP8 R R IPCP9 R R 00051AH - ∼ 000529H 予約 00052AH USART5 - シリアルモードレジスタ SMR5 R/W 00052BH USART5 - シリアル制御レジスタ SCR5 R/W 00052CH USART5 - 受信レジスタ TDR5 W 00052CH USART5 - 転送レジスタ RDR5 R 00052DH USART5 - シリアルステータス SSR5 R/W 00052EH USART5 - 制御 / 通信レジスタ ECCR5 R/W 00052FH USART5 - 外部ステータスレジスタ ESCR5 R/W 000530H USART5 - ボーレートジェネレータレジスタ下位 BGRL5 000531H USART5 - ボーレートジェネレータレジスタ上位 BGRH5 R/W 000532H USART5 - 拡張シリアル割込みレジスタ ESIR5 R/W BGR5 R/W 000533H 44 - ∼ 00053DH 予約 00053EH USART7 - シリアルモードレジスタ SMR7 R/W 00053FH USART7 - シリアル制御レジスタ SCR7 R/W 000540H USART7 - シリアル転送レジスタ TDR7 W 000540H USART7 - シリアル受信レジスタ RDR7 R 000541H USART7 - シリアルステータスレジスタ SSR7 R/W 000542H USART7 - 拡張制御 / 通信レジスタ ECCR7 R/W 000543H USART7 - 拡張制御 / 通信レジスタ ESCR7 R/W 000544H USART7 - ボーレートジェネレータレジスタ 下位 BGRL7 000545H USART7 - ボーレートジェネレータレジスタ 上位 BGRH7 R/W 000546H USART7 - 拡張シリアル割込みレジスタ ESIR7 R/W 000547H 予約 000548H USART8 - シリアルモードレジスタ SMR8 R/W 000549H USART8 - シリアル制御レジスタ SCR8 R/W BGR7 R/W - DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (22/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 00054AH USART8 - シリアル 転送レジスタ TDR8 W 00054AH USART8 - シリアル受信レジスタ RDR8 R 00054BH USART8 - シリアルステータスレジスタ SSR8 R/W 00054CH USART8 - 拡張制御 / 通信レジスタ ECCR8 R/W 00054DH USART8 - 拡張状態 / 通信レジスタ ESCR8 R/W 00054EH USART8 - ボーレートジェネレータレジスタ 下位 BGRL8 00054FH USART8 - ボーレートジェネレータレジスタ 上位 BGRH8 R/W 000550H USART8 - 拡張シリアル割込みレジスタ ESIR8 R/W 000551H 予約 000552H USART9 - シリアルモードレジスタ SMR9 R/W 000553H USART9 - シリアル制御レジスタ SCR9 R/W 000554H USART9 - シリアル 転送レジスタ TDR9 W 000554H USART9 - シリアル受信レジスタ RDR9 R 000555H USART9 - シリアルステータスレジスタ SSR9 R/W 000556H USART9 - 拡張制御 / 通信レジスタ ECCR9 R/W 000557H USART9 - 拡張状態 / 通信レジスタ ESCR9 R/W 000558H USART9 - ボーレートジェネレータレジスタ 下位 BGRL9 000559H USART9 - ボーレートジェネレータレジスタ 上位 BGRH9 R/W 00055AH USART9 - 拡張シリアル割込みレジスタ ESIR9 R/W BGR8 R/W - BGR9 R/W 00055BH - ∼ 00055FH 予約 000560H ALARM0 - コントロールステータスレジスタ 000561H ALARM0 - 拡張コントロールステータスレジスタ 000562H ALARM1 - コントロールステータスレジスタ 000563H ALARM1 - 拡張コントロールステータスレジスタ 000564H PPG6 - タイマレジスタ 000565H PPG6 - タイマレジスタ 000566H PPG6 - 周期設定レジスタ 000567H PPG6 - 周期設定レジスタ 000568H PPG6 - デューティ周期レジスタ 000569H PPG6 - デューティ周期レジスタ 00056AH PPG6 - コントロールステータスレジスタ下位 PCNL6 00056BH PPG6 - コントロールステータスレジスタ上位 PCNH6 DS07-13805-1 ACSR0 R/W AECSR0 R/W ACSR1 R/W AECSR1 R/W PTMR6 R R PCSR6 W W PDUT6 W W PCN6 R/W R/W 45 MB96330 シリーズ I/O マップ MB96(F)33x (23/37) アドレス 46 レジスタ 略称 8 ビットア クセス 00056CH PPG7 - タイマレジスタ 00056DH PPG7 - タイマレジスタ 00056EH PPG7 - 周期設定レジスタ 00056FH PPG7 - 周期設定レジスタ 000570H PPG7 - デューティ周期レジスタ 000571H PPG7 - デューティ周期レジスタ 000572H PPG7 - コントロールステータスレジスタ下位 PCNL7 000573H PPG7 - コントロールステータスレジスタ上位 PCNH7 000574H PPG11-PPG8 - 汎用制御レジスタ 1 下位 GCN1L2 000575H PPG11-PPG8 - 汎用制御レジスタ 1 上位 GCN1H2 000576H PPG11-PPG8 - 汎用制御レジスタ 2 下位 GCN2L2 000577H PPG11-PPG8 - 汎用制御レジスタ 2 上位 GCN2H2 000578H PPG8 - タイマレジスタ 000579H PPG8 - タイマレジスタ 00057AH PPG8 - 周期設定レジスタ 00057BH PPG8 - 周期設定レジスタ 00057CH PPG8 - デューティ周期レジスタ 00057DH PPG8 - デューティ周期レジスタ 00057EH PPG8 - 制御ステータスレジスタ 下位 PCNL8 00057FH PPG8 - 制御ステータスレジスタ 上位 PCNH8 000580H PPG9 - タイマレジスタ 000581H PPG9 - タイマレジスタ 000582H PPG9 - 周期設定レジスタ 000583H PPG9 - 周期設定レジスタ 000584H PPG9 - デューティ周期レジスタ 000585H PPG9 - デューティ周期レジスタ 000586H PPG9 - 制御ステータスレジスタ 下位 PCNL9 000587H PPG9 - 制御ステータスレジスタ 上位 PCNH9 000588H PPG10 - タイマレジスタ 000589H PPG10 - タイマレジスタ 00058AH PPG10 - 周期設定レジスタ 00058BH PPG10 - 周期設定レジスタ 00058CH PPG10 - デューティ周期レジスタ 00058DH PPG10 - デューティ周期レジスタ 略称 16 ビット アクセス アクセス PTMR7 R R PCSR7 W W PDUT7 W W PCN7 R/W R/W GCN12 R/W R/W GCN22 R/W R/W PTMR8 R R PCSR8 W W PDUT8 W W PCN8 R/W R/W PTMR9 R R PCSR9 W W PDUT9 W W PCN9 R/W R/W PTMR10 R R PCSR10 W W PDUT10 W W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (24/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス PCN10 R/W 00058EH PPG10 - 制御ステータスレジスタ 下位 PCNL10 00058FH PPG10 - 制御ステータスレジスタ 上位 PCNH10 000590H PPG11 - タイマレジスタ 000591H PPG11 - タイマレジスタ 000592H PPG11 - 周期設定レジスタ 000593H PPG11 - 周期設定レジスタ 000594H PPG11 - デューティ周期レジスタ 000595H PPG11 - デューティ周期レジスタ 000596H PPG11 - 制御ステータスレジスタ 下位 PCNL11 000597H PPG11 - 制御ステータスレジスタ 上位 PCNH11 000598H PPG15-PPG12 - 汎用制御レジスタ 1 下位 GCN1L3 000599H PPG15-PPG12 - 汎用制御レジスタ 1 上位 GCN1H3 00059AH PPG15-PPG12 - 汎用制御レジスタ 2 下位 GCN2L3 00059BH PPG15-PPG12 - 汎用制御レジスタ 2 上位 GCN2H3 00059CH PPG12 - タイマレジスタ 00059DH PPG12 - タイマレジスタ 00059EH PPG12 - 周期設定レジスタ 00059FH PPG12 - 周期設定レジスタ 0005A0H PPG12 - デューティ周期レジスタ 0005A1H PPG12 - デューティ周期レジスタ 0005A2H PPG12 - 制御ステータスレジスタ 下位 PCNL12 0005A3H PPG12 - 制御ステータスレジスタ 上位 PCNH12 0005A4H PPG13 - タイマレジスタ 0005A5H PPG13 - タイマレジスタ 0005A6H PPG13 - 周期設定レジスタ 0005A7H PPG13 - 周期設定レジスタ 0005A8H PPG13 - デューティ周期レジスタ 0005A9H PPG13 - デューティ周期レジスタ 0005AAH PPG13 - 制御ステータスレジスタ 下位 PCNL13 0005ABH PPG13 - 制御ステータスレジスタ 上位 PCNH13 0005ACH PPG14 - タイマレジスタ 0005ADH PPG14 - タイマレジスタ 0005AEH PPG14 - 周期設定レジスタ 0005AFH PPG14 - 周期設定レジスタ DS07-13805-1 R/W PTMR11 R R PCSR11 W W PDUT11 W W PCN11 R/W R/W GCN13 R/W R/W GCN23 R/W R/W PTMR12 R R PCSR12 W W PDUT12 W W PCN12 R/W R/W PTMR13 R R PCSR13 W W PDUT13 W W PCN13 R/W R/W PTMR14 R R PCSR14 W W 47 MB96330 シリーズ I/O マップ MB96(F)33x (25/37) アドレス 48 レジスタ 略称 8 ビットア クセス 0005B0H PPG14 - デューティ周期レジスタ 0005B1H PPG14 - デューティ周期レジスタ 0005B2H PPG14 - 制御ステータスレジスタ 下位 PCNL14 0005B3H PPG14 - 制御ステータスレジスタ 上位 PCNH14 0005B4H PPG15 - タイマレジスタ 0005B5H PPG15 - タイマレジスタ 0005B6H PPG15 - 周期設定レジスタ 0005B7H PPG15 - 周期設定レジスタ 0005B8H PPG15 - デューティ周期レジスタ 0005B9H PPG15 - デューティ周期レジスタ 0005BAH PPG15 - 制御ステータスレジスタ 下位 PCNL15 0005BBH PPG15 - 制御ステータスレジスタ 上位 PCNH15 0005BCH PPG19-PPG16 - 汎用制御レジスタ 1 下位 GCN1L4 0005BDH PPG19-PPG16 - 汎用制御レジスタ 1 上位 GCN1H4 0005BEH PPG19-PPG16 - 汎用制御レジスタ 2 下位 GCN2L4 0005BFH PPG19-PPG16 - 汎用制御レジスタ 2 上位 GCN2H4 0005C0H PPG16 - タイマレジスタ 0005C1H PPG16 - タイマレジスタ 0005C2H PPG16 - 周期設定レジスタ 0005C3H PPG16 - 周期設定レジスタ 0005C4H PPG16 - デューティ周期レジスタ 0005C5H PPG16 - デューティ周期レジスタ 0005C6H PPG16 - 制御ステータスレジスタ 下位 PCNL16 0005C7H PPG16 - 制御ステータスレジスタ 上位 PCNH16 0005C8H PPG17 - タイマレジスタ 0005C9H PPG17 - タイマレジスタ 0005CAH PPG17 - 周期設定レジスタ 0005CBH PPG17 - 周期設定レジスタ 0005CCH PPG17 - デューティ周期レジスタ 0005CDH PPG17 - デューティ周期レジスタ 0005CEH PPG17 - 制御ステータスレジスタ 下位 PCNL17 0005CFH PPG17 - 制御ステータスレジスタ 上位 PCNH17 0005D0H PPG18 - タイマレジスタ 0005D1H PPG18 - タイマレジスタ 略称 16 ビット アクセス アクセス PDUT14 W W PCN14 R/W R/W PTMR15 R R PCSR15 W W PDUT15 W W PCN15 R/W R/W GCN14 R/W R/W GCN24 R/W R/W PTMR16 R R PCSR16 W W PDUT16 W W PCN16 R/W R/W PTMR17 R R PCSR17 W W PDUT17 W W PCN17 R/W R/W PTMR18 R R DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (26/37) アドレス レジスタ 略称 8 ビットア クセス 0005D2H PPG18 - 周期設定レジスタ 0005D3H PPG18 - 周期設定レジスタ 0005D4H PPG18 - デューティ周期レジスタ 0005D5H PPG18 - デューティ周期レジスタ 0005D6H PPG18 - 制御ステータスレジスタ 下位 PCNL18 0005D7H PPG18 - 制御ステータスレジスタ 上位 PCNH18 0005D8H PPG19 - タイマレジスタ 0005D9H PPG19 - タイマレジスタ 0005DAH PPG19 - 周期設定レジスタ 0005DBH PPG19 - 周期設定レジスタ 0005DCH PPG19 - デューティ周期レジスタ 0005DDH PPG19 - デューティ周期レジスタ 0005DEH PPG19 - 制御ステータスレジスタ 下位 PCNL19 0005DFH PPG19 - 制御ステータスレジスタ 上位 PCNH19 略称 16 ビット アクセス アクセス PCSR18 W W PDUT18 W W PCN18 R/W R/W PTMR19 R R PCSR19 W W PDUT19 W W PCN19 R/W R/W 0005E0H - ∼ 00065FH 予約 000660H 周辺リソースリロケーションレジスタ 10 PRRR10 R/W 000661H 周辺リソースリロケーションレジスタ 11 PRRR11 R/W 000662H 周辺リソースリロケーションレジスタ 12 PRRR12 R/W 000663H 周辺リソースリロケーションレジスタ 13 PRRR13 W 000664H - ∼ 00069FH 予約 0006A0H USB - ホスト制御レジスタ 下位 HCNTL0 0006A1H USB - ホスト制御レジスタ 上位 HCNTH0 R/W 0006A2H USB - ホスト割込みレジスタ ホストエラース テータスレジス タ HIRQ0 R/W 0006A3H USB - ホストエラーステータスレジスタ HERR0 R/W 0006A4H USB - ホスト状態ステータスレジスタ HSTATE0 R/W 0006A5H USB - ホスト SOF 内部フレーム比較レジスタ HFCOMP0 R/W 0006A6H USB - ホスト再試行タイマー設定レジスタ下位 HRTIMERL0 R/W 0006A7H USB - ホスト再試行タイマー設定レジスタ中位 HRTIMERM0 R/W 0006A8H USB - ホスト再試行タイマー設定レジスタ上位 HRTIMERH0 R/W 0006A9H USB - ホストアドレスレジスタ HADR0 R/W DS07-13805-1 HCNT0 R/W 49 MB96330 シリーズ I/O マップ MB96(F)33x (27/37) アドレス 50 レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス HEOF0 R/W 0006AAH USB - ホスト EOF 設定レジスタ 下位 HEOFL0 0006ABH USB - ホスト EOF 設定レジスタ 上位 HEOFH0 0006ACH USB - ホストフレームレジスタ 下位 HFRAMEL0 0006ADH USB - ホストフレームレジスタ上位 HFRAMEH0 R/W 0006AEH USB - ホスト トークンエンドポイント レジスタ HTOKEN0 R/W 0006AFH 予約 0006B0H USB - UDC 制御レジスタ 0006B1H 予約 0006B2H USB - EP0 制御レジスタ 下位 EP0CL0 0006B3H USB - EP0 制御レジスタ 上位 EP0CH0 0006B4H USB - EP1 制御レジスタ 下位 EP1CL0 0006B5H USB - EP1 制御レジスタ 上位 - 非公開 EP1CH0 0006B6H USB - EP2 制御レジスタ 下位 EP2CL0 0006B7H USB - EP2 制御レジスタ 上位 EP2CH0 0006B8H USB - EP3 制御レジスタ 下位 EP3CL0 0006B9H USB - EP3 制御レジスタ 上位 EP3CH0 0006BAH USB - EP4 制御レジスタ 下位 EP4CL0 0006BBH USB - EP4 制御レジスタ 上位 EP4CH0 0006BCH USB - EP5 制御レジスタ 下位 EP5CL0 0006BDH USB - EP5 制御レジスタ 上位 EP5CH0 0006BEH USB - タイマスタンプレジスタ 下位 TMSPL0 0006BFH USB - タイマスタンプレジスタ上位 TMSPH0 R/W 0006C0H USB - UDC ステータスレジスタ UDCS0 R/W 0006C1H USB - UDC 割込み許可レジスタ UDCIE0 R/W 0006C2H USB - EP0I ステータスレジスタ 下位 EP0ISL0 0006C3H USB - EP0I ステータスレジスタ 上位 EP0ISH0 0006C4H USB - EP0O ステータスレジスタ 下位 EP0OSL0 0006C5H USB - EP0O ステータスレジスタ 上位 EP0OSH0 0006C6H USB - EP1 ステータスレジスタ 下位 EP1SL0 0006C7H USB - EP1 ステータスレジスタ 上位 EP1SH0 0006C8H USB - EP2 ステータスレジスタ 下位 EP2SL0 0006C9H USB - EP2 ステータスレジスタ 上位 EP2SH0 0006CAH USB - EP3 ステータスレジスタ 下位 EP3SL0 0006CBH USB - EP3 ステータスレジスタ 上位 EP3SH0 R/W HFRAME0 R/W UDCC0 R/W EP0C0 R/W R/W EP1C0 R/W R/W EP2C0 R/W R/W EP3C0 R/W R/W EP4C0 R/W R/W EP5C0 R/W R/W TMSP0 EP0IS0 R/W W R/W EP0OS0 R/W R/W EP1S0 R/W R/W EP2S0 R/W R/W EP3S0 R/W R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (28/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス EP4S0 R/W 0006CCH USB - EP4 ステータスレジスタ 下位 EP4SL0 0006CDH USB - EP4 ステータスレジスタ 上位 EP4SH0 0006CEH USB - EP5 ステータスレジスタ 下位 EP5SL0 0006CFH USB - EP5 ステータスレジスタ 上位 EP5SH0 0006D0H USB - EP0 データレジスタ下位 EP0DTL0 0006D1H USB - EP0 データレジスタ上位 EP0DTH0 0006D2H USB - EP1 データレジスタ下位 EP1DTL0 0006D3H USB - EP1 データレジスタ上位 EP1DTH0 0006D4H USB - EP2 データレジスタ下位 EP2DTL0 0006D5H USB - EP2 データレジスタ上位 EP2DTH0 0006D6H USB - EP3 データレジスタ下位 EP3DTL0 0006D7H USB - EP3 データレジスタ上位 EP3DTH0 0006D8H USB - EP4 データレジスタ下位 EP4DTL0 0006D9H USB - EP4 データレジスタ上位 EP4DTH0 0006DAH USB - EP5 データレジスタ下位 EP5DTL0 0006DBH USB - EP5 データレジスタ上位 EP5DTH0 0006DCH ∼ 0006DFH R/W EP5S0 R/W R/W EP0DT0 R/W R/W EP1DT0 R/W R/W EP2DT0 R/W R/W EP3DT0 R/W R/W EP4DT0 R/W R/W EP5DT0 R/W R/W - 予約 0006E0H 外部バス - 領域構成レジスタ 0 下位 EACL0 0006E1H 外部バス - 領域構成レジスタ 0 上位 EACH0 0006E2H 外部バス - 領域構成レジスタ 1 下位 EACL1 0006E3H 外部バス - 領域構成レジスタ 1 上位 EACH1 0006E4H 外部バス - 領域構成レジスタ 2 下位 EACL2 0006E5H 外部バス - 領域構成レジスタ 2 上位 EACH2 0006E6H 外部バス - 領域構成レジスタ 3 下位 EACL3 0006E7H 外部バス - 領域構成レジスタ 3 上位 EACH3 0006E8H 外部バス - 領域構成レジスタ 4 下位 EACL4 0006E9H 外部バス - 領域構成レジスタ 4 上位 EACH4 0006EAH 外部バス - 領域構成レジスタ 5 下位 EACL5 0006EBH 外部バス - 領域構成レジスタ 5 上位 EACH5 R/W 0006ECH 外部バス - 領域選択レジスタ 2 EAS2 R/W 0006EDH 外部バス - 領域選択レジスタ 3 EAS3 R/W 0006EEH 外部バス - 領域選択レジスタ 4 EAS4 R/W 0006EFH 外部バス - 領域選択レジスタ 5 EAS5 R/W DS07-13805-1 EAC0 R/W R/W EAC1 R/W R/W EAC2 R/W R/W EAC3 R/W R/W EAC4 R/W R/W EAC5 R/W 51 MB96330 シリーズ I/O マップ MB96(F)33x (29/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0006F0H 外部バス - モードレジスタ EBM R/W 0006F1H 外部バス - クロックおよび機能レジスタ EBCF R/W 0006F2H 外部バス - アドレス出力許可レジスタ 0 EBAE0 R/W 0006F3H 外部バス - アドレス出力許可レジスタ 1 EBAE1 R/W 0006F4H 外部バス - アドレス出力許可レジスタ 2 EBAE2 R/W 0006F5H 外部バス - 制御信号レジスタ EBCS R/W 0006F6H - ∼ 0006FFH 予約 000700H CAN0 - 制御レジスタ下位 CTRLRL0 000701H CAN0 - 制御レジスタ上位 ( 予約 ) CTRLRH0 000702H CAN0 - ステータスレジスタ下位 STATRL0 000703H CAN0 - ステータスレジスタ上位 ( 予約 ) STATRH0 000704H CAN0 - エラーカウンタ下位 ( 送信 ) ERRCNTL0 000705H CAN0 - エラーカウンタ上位 ( 受信 ) ERRCNTH0 000706H CAN0 - ビットタイミングレジスタ下位 BTRL0 000707H CAN0 - ビットタイミングレジスタ上位 BTRH0 000708H CAN0 - 割込みレジスタ下位 INTRL0 000709H CAN0 - 割込みレジスタ上位 INTRH0 00070AH CAN0 - テストレジスタ下位 TESTRL0 00070BH CAN0 - テストレジスタ上位 ( 予約 ) TESTRH0 00070CH CAN0 - BRP 拡張レジスタ下位 BRPERL0 00070DH CAN0 - BRP 拡張レジスタ上位 ( 予約 ) BRPERH0 CTRLR0 R/W R STATR0 R/W R ERRCNT0 R R BTR0 R/W R/W INTR0 R R TESTR0 R/W R BRPER0 R/W R 00070EH 52 - ∼ 00070FH 予約 000710H CAN0 - IF1 コマンドリクエストレジスタ下位 IF1CREQL0 000711H CAN0 - IF1 コマンドリクエストレジスタ上位 IF1CREQH0 000712H CAN0 - IF1 コマンドマスクレジスタ下位 IF1CMSKL0 000713H CAN0 - IF1 コマンドマスクレジスタ上位 ( 予約 ) IF1CMSKH0 000714H CAN0 - IF1 マスク 1 レジスタ下位 IF1MSK1L0 000715H CAN0 - IF1 マスク 1 レジスタ上位 IF1MSK1H0 000716H CAN0 - IF1 マスク 2 レジスタ下位 IF1MSK2L0 000717H CAN0 - IF1 マスク 2 レジスタ上位 IF1MSK2H0 000718H CAN0 - IF1 アービトレーション 1 レジスタ下位 IF1ARB1L0 IF1CREQ0 R/W R/W IF1CMSK0 R/W R IF1MSK10 R/W R/W IF1MSK20 R/W R/W IF1ARB10 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (30/37) アドレス レジスタ 略称 8 ビットア クセス 000719H CAN0 - IF1 アービトレーション 1 レジスタ上位 IF1ARB1H0 00071AH CAN0 - IF1 アービトレーション 2 レジスタ下位 IF1ARB2L0 00071BH CAN0 - IF1 アービトレーション 2 レジスタ上位 IF1ARB2H0 00071CH CAN0 - IF1 メッセージ制御レジスタ下位 IF1MCTRL0 00071DH CAN0 - IF1 メッセージ制御レジスタ上位 IF1MCTRH0 00071EH CAN0 - IF1 データ A1 下位 IF1DTA1L0 00071FH CAN0 - IF1 データ A1 上位 IF1DTA1H0 000720H CAN0 - IF1 データ A2 下位 IF1DTA2L0 000721H CAN0 - IF1 データ A2 上位 IF1DTA2H0 000722H CAN0 - IF1 データ B1 下位 IF1DTB1L0 000723H CAN0 - IF1 データ B1 上位 IF1DTB1H0 000724H CAN0 - IF1 データ B2 下位 IF1DTB2L0 000725H CAN0 - IF1 データ B2 上位 IF1DTB2H0 略称 16 ビット アクセス アクセス R/W IF1ARB20 R/W R/W IF1MCTR0 R/W R/W IF1DTA10 R/W R/W IF1DTA20 R/W R/W IF1DTB10 R/W R/W IF1DTB20 R/W R/W 000726H - ∼ 00073FH 予約 000740H CAN0 - IF2 コマンドリクエストレジスタ下位 IF2CREQL0 000741H CAN0 - IF2 コマンドリクエストレジスタ上位 IF2CREQH0 000742H CAN0 - IF2 コマンドマスクレジスタ下位 IF2CMSKL0 000743H CAN0 - IF2 コマンドマスクレジスタ上位 ( 予約 ) IF2CMSKH0 000744H CAN0 - IF2 マスク 1 レジスタ下位 IF2MSK1L0 000745H CAN0 - IF2 マスク 1 レジスタ上位 IF2MSK1H0 000746H CAN0 - IF2 マスク 2 レジスタ下位 IF2MSK2L0 000747H CAN0 - IF2 マスク 2 レジスタ上位 IF2MSK2H0 000748H CAN0 - IF2 アービトレーション 1 レジスタ下位 IF2ARB1L0 000749H CAN0 - IF2 アービトレーション 1 レジスタ上位 IF2ARB1H0 00074AH CAN0 - IF2 アービトレーション 2 レジスタ下位 IF2ARB2L0 00074BH CAN0 - IF2 アービトレーション 2 レジスタ上位 IF2ARB2H0 00074CH CAN0 - IF2 メッセージ制御レジスタ下位 IF2MCTRL0 00074DH CAN0 - IF2 メッセージ制御レジスタ上位 IF2MCTRH0 00074EH CAN0 - IF2 データ A1 下位 IF2DTA1L0 00074FH CAN0 - IF2 データ A1 上位 IF2DTA1H0 000750H CAN0 - IF2 データ A2 下位 IF2DTA2L0 000751H CAN0 - IF2 データ A2 上位 IF2DTA2H0 DS07-13805-1 IF2CREQ0 R/W R/W IF2CMSK0 R/W R IF2MSK10 R/W R/W IF2MSK20 R/W R/W IF2ARB10 R/W R/W IF2ARB20 R/W R/W IF2MCTR0 R/W R/W IF2DTA10 R/W R/W IF2DTA20 R/W R/W 53 MB96330 シリーズ I/O マップ MB96(F)33x (31/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス IF2DTB10 R/W 000752H CAN0 - IF2 データ B1 下位 IF2DTB1L0 000753H CAN0 - IF2 データ B1 上位 IF2DTB1H0 000754H CAN0 - IF2 データ B2 下位 IF2DTB2L0 000755H CAN0 - IF2 データ B2 上位 IF2DTB2H0 R/W IF2DTB20 R/W R/W 000756H - ∼ 00077FH 予約 000780H CAN0 - 送信リクエスト 1 レジスタ下位 TREQR1L0 000781H CAN0 - 送信リクエスト 1 レジスタ上位 TREQR1H0 000782H CAN0 - 送信リクエスト 2 レジスタ下位 TREQR2L0 000783H CAN0 - 送信リクエスト 2 レジスタ上位 TREQR2H0 TREQR10 R R TREQR20 R R 000784H - ∼ 00078FH 予約 000790H CAN0 - 新規データ 1 レジスタ下位 NEWDT1L0 000791H CAN0 - 新規データ 1 レジスタ上位 NEWDT1H0 000792H CAN0 - 新規データ 2 レジスタ下位 NEWDT2L0 000793H CAN0 - 新規データ 2 レジスタ上位 NEWDT2H0 NEWDT10 R R NEWDT20 R R 000794H - ∼ 00079FH 予約 0007A0H CAN0 - 割込み保留 1 レジスタ下位 INTPND1L0 0007A1H CAN0 - 割込み保留 1 レジスタ上位 INTPND1H0 0007A2H CAN0 - 割込み保留 2 レジスタ下位 INTPND2L0 0007A3H CAN0 - 割込み保留 2 レジスタ上位 INTPND2H0 INTPND10 R R INTPND20 R R 0007A4H 予約 0007B0H CAN0 - メッセージ有効 1 レジスタ下位 MSGVAL1L0 0007B1H CAN0 - メッセージ有効 1 レジスタ上位 MSGVAL1H0 0007B2H CAN0 - メッセージ有効 2 レジスタ下位 MSGVAL2L0 0007B3H CAN0 - メッセージ有効 2 レジスタ上位 MSGVAL2H0 0007B4H ∼ 0007CDH 0007CEH 54 - ∼ 0007AFH R R MSGVAL20 R R - 予約 CAN0 - 出力許可レジスタ MSGVAL10 COER0 R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (32/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 0007CFH - ∼ 0007FFH 予約 000800H CAN1 - 制御レジスタ下位 CTRLRL1 000801H CAN1 - 制御レジスタ上位 ( 予約 ) CTRLRH1 000802H CAN1 - ステータスレジスタ下位 STATRL1 000803H CAN1 - ステータスレジスタ上位 ( 予約 ) STATRH1 000804H CAN1 - エラーカウンタ下位 ( 送信 ) ERRCNTL1 000805H CAN1 - エラーカウンタ上位 ( 受信 ) ERRCNTH1 000806H CAN1 - ビットタイミングレジスタ下位 BTRL1 000807H CAN1 - ビットタイミングレジスタ上位 BTRH1 000808H CAN1 - 割込みレジスタ下位 INTRL1 000809H CAN1 - 割込みレジスタ上位 INTRH1 00080AH CAN1 - テストレジスタ下位 TESTRL1 00080BH CAN1 - テストレジスタ上位 ( 予約 ) TESTRH1 00080CH CAN1 - BRP 拡張レジスタ下位 BRPERL1 00080DH CAN1 - BRP 拡張レジスタ上位 ( 予約 ) BRPERH1 CTRLR1 R/W R STATR1 R/W R ERRCNT1 R R BTR1 R/W R/W INTR1 R R TESTR1 R/W R BRPER1 R/W R 00080EH - ∼ 00080FH 予約 000810H CAN1 - IF1 コマンドリクエストレジスタ下位 IF1CREQL1 000811H CAN1 - IF1 コマンドリクエストレジスタ上位 IF1CREQH1 000812H CAN1 - IF1 コマンドマスクレジスタ下位 IF1CMSKL1 000813H CAN1 - IF1 コマンドマスクレジスタ上位 ( 予約 ) IF1CMSKH1 000814H CAN1 - IF1 マスク 1 レジスタ下位 IF1MSK1L1 000815H CAN1 - IF1 マスク 1 レジスタ上位 IF1MSK1H1 000816H CAN1 - IF1 マスク 2 レジスタ下位 IF1MSK2L1 000817H CAN1 - IF1 マスク 2 レジスタ上位 IF1MSK2H1 000818H CAN1 - IF1 アービトレーション 1 レジスタ下位 IF1ARB1L1 000819H CAN1 - IF1 アービトレーション 1 レジスタ上位 IF1ARB1H1 00081AH CAN1 - IF1 アービトレーション 2 レジスタ下位 IF1ARB2L1 00081BH CAN1 - IF1 アービトレーション 2 レジスタ上位 IF1ARB2H1 00081CH CAN1 - IF1 メッセージ制御レジスタ下位 IF1MCTRL1 00081DH CAN1 - IF1 メッセージ制御レジスタ上位 IF1MCTRH1 00081EH CAN1 - IF1 データ A1 下位 IF1DTA1L1 DS07-13805-1 IF1CREQ1 R/W R/W IF1CMSK1 R/W R IF1MSK11 R/W R/W IF1MSK21 R/W R/W IF1ARB11 R/W R/W IF1ARB21 R/W R/W IF1MCTR1 R/W R/W IF1DTA11 R/W 55 MB96330 シリーズ I/O マップ MB96(F)33x (33/37) アドレス レジスタ 略称 8 ビットア クセス 00081FH CAN1 - IF1 データ A1 上位 IF1DTA1H1 000820H CAN1 - IF1 データ A2 下位 IF1DTA2L1 000821H CAN1 - IF1 データ A2 上位 IF1DTA2H1 000822H CAN1 - IF1 データ B1 下位 IF1DTB1L1 000823H CAN1 - IF1 データ B1 上位 IF1DTB1H1 000824H CAN1 - IF1 データ B2 下位 IF1DTB2L1 000825H CAN1 - IF1 データ B2 上位 IF1DTB2H1 略称 16 ビット アクセス アクセス R/W IF1DTA21 R/W R/W IF1DTB11 R/W R/W IF1DTB21 R/W R/W 000826H - ∼ 00083FH 予約 000840H CAN1 - IF2 コマンドリクエストレジスタ下位 IF2CREQL1 000841H CAN1 - IF2 コマンドリクエストレジスタ上位 IF2CREQH1 000842H CAN1 - IF2 コマンドマスクレジスタ下位 IF2CMSKL1 000843H CAN1 - IF2 コマンドマスクレジスタ上位 ( 予約 ) IF2CMSKH1 000844H CAN1 - IF2 マスク 1 レジスタ下位 IF2MSK1L1 000845H CAN1 - IF2 マスク 1 レジスタ上位 IF2MSK1H1 000846H CAN1 - IF2 マスク 2 レジスタ下位 IF2MSK2L1 000847H CAN1 - IF2 マスク 2 レジスタ上位 IF2MSK2H1 000848H CAN1 - IF2 アービトレーション 1 レジスタ下位 IF2ARB1L1 000849H CAN1 - IF2 アービトレーション 1 レジスタ上位 IF2ARB1H1 00084AH CAN1 - IF2 アービトレーション 2 レジスタ下位 IF2ARB2L1 00084BH CAN1 - IF2 アービトレーション 2 レジスタ上位 IF2ARB2H1 00084CH CAN1 - IF2 メッセージ制御レジスタ下位 IF2MCTRL1 00084DH CAN1 - IF2 メッセージ制御レジスタ上位 IF2MCTRH1 00084EH CAN1 - IF2 データ A1 下位 IF2DTA1L1 00084FH CAN1 - IF2 データ A1 上位 IF2DTA1H1 000850H CAN1 - IF2 データ A2 下位 IF2DTA2L1 000851H CAN1 - IF2 データ A2 上位 IF2DTA2H1 000852H CAN1 - IF2 データ B1 下位 IF2DTB1L1 000853H CAN1 - IF2 データ B1 上位 IF2DTB1H1 000854H CAN1 - IF2 データ B2 下位 IF2DTB2L1 000855H CAN1 - IF2 データ B2 上位 IF2DTB2H1 IF2CREQ1 R/W R/W IF2CMSK1 R/W R IF2MSK11 R/W R/W IF2MSK21 R/W R/W IF2ARB11 R/W R/W IF2ARB21 R/W R/W IF2MCTR1 R/W R/W IF2DTA11 R/W R/W IF2DTA21 R/W R/W IF2DTB11 R/W R/W IF2DTB21 R/W R/W 000856H ∼ 00087FH 56 予約 - DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (34/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス TREQR11 R 000880H CAN1 - 送信リクエスト 1 レジスタ下位 TREQR1L1 000881H CAN1 - 送信リクエスト 1 レジスタ上位 TREQR1H1 000882H CAN1 - 送信リクエスト 2 レジスタ下位 TREQR2L1 000883H CAN1 - 送信リクエスト 2 レジスタ上位 TREQR2H1 R TREQR21 R R 000884H - ∼ 00088FH 予約 000890H CAN1 - 新規データ 1 レジスタ下位 NEWDT1L1 000891H CAN1 - 新規データ 1 レジスタ上位 NEWDT1H1 000892H CAN1 - 新規データ 2 レジスタ下位 NEWDT2L1 000893H CAN1 - 新規データ 2 レジスタ上位 NEWDT2H1 NEWDT11 R R NEWDT21 R R 000894H - ∼ 00089FH 予約 0008A0H CAN1 - 割込み保留 1 レジスタ下位 INTPND1L1 0008A1H CAN1 - 割込み保留 1 レジスタ上位 INTPND1H1 0008A2H CAN1 - 割込み保留 2 レジスタ下位 INTPND2L1 0008A3H CAN1 - 割込み保留 2 レジスタ上位 INTPND2H1 INTPND11 R R INTPND21 R R 0008A4H - ∼ 0008AFH 予約 0008B0H CAN1 - メッセージ有効 1 レジスタ下位 MSGVAL1L1 0008B1H CAN1 - メッセージ有効 1 レジスタ上位 MSGVAL1H1 0008B2H CAN1 - メッセージ有効 2 レジスタ下位 MSGVAL2L1 0008B3H CAN1 - メッセージ有効 2 レジスタ上位 MSGVAL2H1 0008B4H ∼ 0008CDH 0008CEH MSGVAL11 R MSGVAL21 R R - 予約 CAN1 - 出力許可レジスタ R COER1 R/W 0008CFH - ∼ 0008FFH 予約 000900H CAN2 - 制御レジスタ 下位 CTRLRL2 000901H CAN2 - 制御レジスタ 上位 ( 予約 ) CTRLRH2 000902H CAN2 - ステータスレジスタ 下位 STATRL2 000903H CAN2 - ステータスレジスタ 上位 ( 予約 ) STATRH2 000904H CAN2 - エラーカウンタ下位 ( 送信 ) ERRCNTL2 000905H CAN2 - エラーカウンタ上位 ( 受信 ) ERRCNTH2 DS07-13805-1 CTRLR2 R/W R STATR2 R/W R ERRCNT2 R R 57 MB96330 シリーズ I/O マップ MB96(F)33x (35/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス BTR2 R/W 000906H CAN2 - ビットタイミングレジスタ下位 BTRL2 000907H CAN2 - ビットタイミングレジスタ上位 BTRH2 000908H CAN2 - 割込みレジスタ下位 INTRL2 000909H CAN2 - 割込みレジスタ上位 INTRH2 00090AH CAN2 - テストレジスタ下位 TESTRL2 00090BH CAN2 - テストレジスタ上位 ( 予約 ) TESTRH2 00090CH CAN2 - BRP 拡張レジスタ下位 BRPERL2 00090DH CAN2 - BRP 拡張レジスタ上位 ( 予約 ) BRPERH2 R/W INTR2 R R TESTR2 R/W R BRPER2 R/W R 00090EH 58 - ∼ 00090FH 予約 000910H CAN2 - IF1 コマンドリクエストレジスタ下位 IF1CREQL2 000911H CAN2 - IF1 コマンドリクエストレジスタ上位 IF1CREQH2 000912H CAN2 - IF1 コマンドマスクレジスタ下位 IF1CMSKL2 000913H CAN2 - IF1 コマンドマスクレジスタ 上位 ( 予約 ) IF1CMSKH2 000914H CAN2 - IF1 マスク 1 レジスタ 下位 IF1MSK1L2 000915H CAN2 - IF1 マスク 1 レジスタ 上位 IF1MSK1H2 000916H CAN2 - IF1 マスク 2 レジスタ 下位 IF1MSK2L2 000917H CAN2 - IF1 マスク 2 レジスタ 上位 IF1MSK2H2 000918H CAN2 - IF1 アービトレーション 1 レジスタ 下位 IF1ARB1L2 000919H CAN2 - IF1 アービトレーション 1 レジスタ 上位 IF1ARB1H2 00091AH CAN2 - IF1 アービトレーション 2 レジスタ 下位 IF1ARB2L2 00091BH CAN2 - IF1 アービトレーション 2 レジスタ 上位 IF1ARB2H2 00091CH CAN2 - IF1 メッセージ制御レジスタ 下位 IF1MCTRL2 00091DH CAN2 - IF1 メッセージ制御レジスタ 上位 IF1MCTRH2 00091EH CAN2 - IF1 データ A1 下位 IF1DTA1L2 00091FH CAN2 - IF1 データ A1 上位 IF1DTA1H2 000920H CAN2 - IF1 データ A2 下位 IF1DTA2L2 000921H CAN2 - IF1 データ A2 上位 IF1DTA2H2 000922H CAN2 - IF1 データ B1 下位 IF1DTB1L2 000923H CAN2 - IF1 データ B1 上位 IF1DTB1H2 000924H CAN2 - IF1 データ B2 下位 IF1DTB2L2 000925H CAN2 - IF1 データ B2 上位 IF1DTB2H2 IF1CREQ2 R/W R/W IF1CMSK2 R/W R IF1MSK12 R/W R/W IF1MSK22 R/W R/W IF1ARB12 R/W R/W IF1ARB22 R/W R/W IF1MCTR2 R/W R/W IF1DTA12 R/W R/W IF1DTA22 R/W R/W IF1DTB12 R/W R/W IF1DTB22 R/W R/W DS07-13805-1 MB96330 シリーズ I/O マップ MB96(F)33x (36/37) アドレス レジスタ 略称 8 ビットア クセス 略称 16 ビット アクセス アクセス 000926H - ∼ 00093FH 予約 000940H CAN2 - IF2 コマンドリクエストレジスタ 下位 IF2CREQL2 000941H CAN2 - IF2 コマンドリクエストレジスタ 上位 IF2CREQH2 000942H CAN2 - IF2 コマンドマスクレジスタ 下位 IF2CMSKL2 000943H CAN2 - IF2 コマンドマスクレジスタ 上位 ( 予約 ) IF2CMSKH2 000944H CAN2 - IF2 マスク 1 レジスタ 下位 IF2MSK1L2 000945H CAN2 - IF2 マスク 1 レジスタ 上位 IF2MSK1H2 000946H CAN2 - IF2 マスク 2 レジスタ 下位 IF2MSK2L2 000947H CAN2 - IF2 マスク 2 レジスタ 上位 IF2MSK2H2 000948H CAN2 - IF2 アービトレーション 1 レジスタ 下位 IF2ARB1L2 000949H CAN2 - IF2 アービトレーション 1 レジスタ 上位 IF2ARB1H2 00094AH CAN2 - IF2 アービトレーション 2 レジスタ 下位 IF2ARB2L2 00094BH CAN2 - IF2 アービトレーション 2 レジスタ 上位 IF2ARB2H2 00094CH CAN2 - IF2 メッセージ制御レジスタ 下位 IF2MCTRL2 00094DH CAN2 - IF2 メッセージ制御レジスタ 上位 IF2MCTRH2 00094EH CAN2 - IF2 データ A1 下位 IF2DTA1L2 00094FH CAN2 - IF2 データ A1 上位 IF2DTA1H2 000950H CAN2 - IF2 データ A2 下位 IF2DTA2L2 000951H CAN2 - IF2 データ A2 上位 IF2DTA2H2 000952H CAN2 - IF2 データ B1 下位 IF2DTB1L2 000953H CAN2 - IF2 データ B1 上位 IF2DTB1H2 000954H CAN2 - IF2 データ B2 下位 IF2DTB2L2 000955H CAN2 - IF2 データ B2 上位 IF2DTB2H2 IF2CREQ2 R/W R/W IF2CMSK2 R/W R IF2MSK12 R/W R/W IF2MSK22 R/W R/W IF2ARB12 R/W R/W IF2ARB22 R/W R/W IF2MCTR2 R/W R/W IF2DTA12 R/W R/W IF2DTA22 R/W R/W IF2DTB12 R/W R/W IF2DTB22 R/W R/W 000956H - ∼ 00097FH 予約 000980H CAN2 - 送信リクエスト 1 レジスタ 下位 TREQR1L2 000981H CAN2 - 送信リクエスト 1 レジスタ 上位 TREQR1H2 000982H CAN2 - 送信リクエスト 2 レジスタ 下位 TREQR2L2 000983H CAN2 - 送信リクエスト 2 レジスタ 上位 TREQR2H2 TREQR12 R R TREQR22 R R 000984H ∼ 00098FH 予約 000990H CAN2 - 新規データ 1 レジスタ 下位 DS07-13805-1 - NEWDT1L2 NEWDT12 R 59 MB96330 シリーズ I/O マップ MB96(F)33x (37/37) アドレス レジスタ 略称 8 ビットア クセス 000991H CAN2 - 新規データ 1 レジスタ 上位 NEWDT1H2 000992H CAN2 - 新規データ 2 レジスタ 下位 NEWDT2L2 000993H CAN2 - 新規データ 2 レジスタ 上位 NEWDT2H2 略称 16 ビット アクセス アクセス R NEWDT22 R R 000994H - ∼ 00099FH 予約 0009A0H CAN2 - 割込み保留 1 レジスタ 下位 INTPND1L2 0009A1H CAN2 - 割込み保留 1 レジスタ 上位 INTPND1H2 0009A2H CAN2 - 割込み保留 2 レジスタ 下位 INTPND2L2 0009A3H CAN2 - 割込み保留 2 レジスタ 上位 INTPND2H2 INTPND12 R R INTPND22 R R 0009A4H - ∼ 0009AFH 予約 0009B0H CAN2 - メッセージ有効 1 レジスタ 下位 MSGVAL1L2 0009B1H CAN2 - メッセージ有効 1 レジスタ 上位 MSGVAL1H2 0009B2H CAN2 - メッセージ有効 2 レジスタ 下位 MSGVAL2L2 0009B3H CAN2 - メッセージ有効 2 レジスタ 上位 MSGVAL2H2 MSGVAL12 R R MSGVAL22 R R 0009B4H ∼ 0009CDH 予約 0009CEH CAN2 - 出力許可 レジスタ - COER2 R/W 0009CFH ∼ 000BFFH 予約 - (注意事項)I/O マップで予約されているアドレスに書込みアクセスを実行しないでください。 予約されているアドレス へ読出しアクセスを実行すると ”X” が読みだされます。 この表に記載されているにもかかわらず , デバイスでサポートされていないリソースのレジスタも「予約」 として処理し下さい。 60 DS07-13805-1 MB96330 シリーズ ■ 割込みベクタテーブル 割込みベクタテーブル MB96(F)33x (1/4) ベクタ 番号 ベクタテー ブルのオフ セット ベクタ名 DMA クリア プログラム への ICR イ ンデックス 0 3FCH CALLV0 なし - 1 3F8H CALLV1 なし - 2 3F4H CALLV2 なし - 3 3F0H CALLV3 なし - 4 3ECH CALLV4 なし - 5 3E8H CALLV5 なし - 6 3E4H CALLV6 なし - 7 3E0H CALLV7 なし - 8 3DCH RESET なし - 9 3D8H INT9 なし - 10 3D4H EXCEPTION なし - 11 3D0H NMI なし - 12 3CCH DLY なし 12 遅延割込み 13 3C8H RC_TIMER なし 13 RC タイマ 14 3C4H MC_TIMER なし 14 メインクロックタイマ 15 3C0H SC_TIMER なし 15 サブクロックタイマ 16 3BCH PLL_UNLOCK なし 16 予約 17 3B8H EXTINT0 あり 17 外部割込み 0 18 3B4H EXTINT1 あり 18 外部割込み 1 19 3B0H EXTINT2 あり 19 外部割込み 2 20 3ACH EXTINT3 あり 20 外部割込み 3 21 3A8H EXTINT4 あり 21 外部割込み 4 22 3A4H EXTINT5 あり 22 外部割込み 5 23 3A0H EXTINT6 あり 23 外部割込み 6 24 39CH EXTINT7 あり 24 外部割込み 7 25 398H EXTINT8 あり 25 外部割込み 8 26 394H EXTINT9 あり 26 外部割込み 9 27 390H EXTINT10 あり 27 外部割込み 10 28 38CH EXTINT11 あり 28 外部割込み 11 29 388H EXTINT12 あり 29 外部割込み 12 30 384H EXTINT13 あり 30 外部割込み 13 31 380H EXTINT14 あり 31 外部割込み 14 DS07-13805-1 説明 マスク不可割込み 61 MB96330 シリーズ 割込みベクタテーブル MB96(F)33x (2/4) 62 ベクタ 番号 ベクタテー ブルのオフ セット ベクタ名 DMA クリア プログラム への ICR イ ンデックス 32 37CH EXTINT15 あり 32 外部割込み 15 33 378H CAN0 なし 33 CAN コントローラ 0 34 374H CAN1 なし 34 CAN コントローラ 1 35 370H CAN2 なし 35 CAN コントローラ 2 36 36CH PPG0 あり 36 プログラマブルパルスジェネレータ 0 37 368H PPG1 あり 37 プログラマブルパルスジェネレータ 1 38 364H PPG2 あり 38 プログラマブルパルスジェネレータ 2 39 360H PPG3 あり 39 プログラマブルパルスジェネレータ 3 40 35CH PPG4 あり 40 プログラマブルパルスジェネレータ 4 41 358H PPG5 あり 41 プログラマブルパルスジェネレータ 5 42 354H PPG6 あり 42 プログラマブルパルスジェネレータ 6 43 350H PPG7 あり 43 プログラマブルパルスジェネレータ 7 44 34CH PPG8 あり 44 プログラマブルパルスジェネレータ 8 45 348H PPG9 あり 45 プログラマブルパルスジェネレータ 9 46 344H PPG10 あり 46 プログラマブルパルスジェネレータ 10 47 340H PPG11 あり 47 プログラマブルパルスジェネレータ 11 48 33CH PPG12 あり 48 プログラマブルパルスジェネレータ 12 49 338H PPG13 あり 49 プログラマブルパルスジェネレータ 13 50 334H PPG14 あり 50 プログラマブルパルスジェネレータ 14 51 330H PPG15 あり 51 プログラマブルパルスジェネレータ 15 52 32CH PPG16 あり 52 プログラマブルパルスジェネレータ 16 53 328H PPG17 あり 53 プログラマブルパルスジェネレータ 17 54 324H PPG18 あり 54 プログラマブルパルスジェネレータ 18 55 320H PPG19 あり 55 プログラマブルパルスジェネレータ 19 56 31CH RLT0 あり 56 リロードタイマ 0 57 318H RLT1 あり 57 リロードタイマ 1 58 314H RLT2 あり 58 リロードタイマ 2 59 310H RLT3 あり 59 リロードタイマ 3 60 30CH PPGRLT あり 60 リロードタイマ 6 - PPG 専用 61 308H ICU0 あり 61 インプットキャプチャユニット 0 62 304H ICU1 あり 62 インプットキャプチャユニット 1 63 300H ICU2 あり 63 インプットキャプチャユニット 2 64 2FCH ICU3 あり 64 インプットキャプチャユニット 3 説明 DS07-13805-1 MB96330 シリーズ 割込みベクタテーブル MB96(F)33x (3/4) ベクタ 番号 ベクタテー ブルのオフ セット ベクタ名 DMA クリア プログラム への ICR イ ンデックス 65 2F8H ICU4 あり 65 インプットキャプチャユニット 4 66 2F4H ICU5 あり 66 インプットキャプチャユニット 5 67 2F0H ICU6 あり 67 インプットキャプチャユニット 6 68 2ECH ICU7 あり 68 インプットキャプチャユニット 7 69 2E8H ICU8 あり 69 インプットキャプチャユニット 8 70 2E4H ICU9 あり 70 インプットキャプチャユニット 9 71 2E0H OCU0 あり 71 アウトプットコンペアユニット 0 72 2DCH OCU1 あり 72 アウトプットコンペアユニット 1 73 2D8H OCU2 あり 73 アウトプットコンペアユニット 2 74 2D4H OCU3 あり 74 アウトプットコンペアユニット 3 75 2D0H OCU4 あり 75 アウトプットコンペアユニット 4 76 2CCH OCU5 あり 76 アウトプットコンペアユニット 5 77 2C8H OCU6 あり 77 アウトプットコンペアユニット 6 78 2C4H OCU7 あり 78 アウトプットコンペアユニット 7 79 2C0H OCU8 あり 79 アウトプットコンペアユニット 8 80 2BCH OCU9 あり 80 アウトプットコンペアユニット 9 81 2B8H OCU10 あり 81 アウトプットコンペアユニット 10 82 2B4H OCU11 あり 82 アウトプットコンペアユニット 11 83 2B0H FRT0 あり 83 フリーランタイマ 0 84 2ACH FRT1 あり 84 フリーランタイマ 1 85 2A8H FRT2 あり 85 フリーランタイマ 2 86 2A4H FRT3 あり 86 フリーランタイマ 3 87 2A0H RTC0 なし 87 リアルタイムクロック 88 29CH CAL0 なし 88 クロックキャリブレーションユニット 89 298H IIC0 あり 89 I2C インタフェース 90 294H IIC1 あり 90 I2C インタフェース 91 290H ADC0 あり 91 A/D コンバータ 92 28CH ALARM0 なし 92 アラームコンパレータ 0 93 288H ALARM1 なし 93 アラームコンパレータ 1 94 284H LINR0 あり 94 LIN USART 0 RX 95 280H LINT0 あり 95 LIN USART 0 TX 96 27CH LINR1 あり 96 LIN USART 1 RX 97 278H LINT1 あり 97 LIN USART 1 TX DS07-13805-1 説明 63 MB96330 シリーズ 割込みベクタテーブル MB96(F)33x (4/4) 64 ベクタ 番号 ベクタテー ブルのオフ セット ベクタ名 DMA クリア プログラム への ICR イ ンデックス 98 274H LINR2 あり 98 LIN USART 2 RX 99 270H LINT2 あり 99 LIN USART 2 TX 100 26CH LINR3 あり 100 LIN USART 3 RX 101 268H LINT3 あり 101 LIN USART 3 TX 102 264H LINR5 あり 102 LIN USART 5 RX 103 260H LINT5 あり 103 LIN USART 5 TX 104 25CH LINR7 あり 104 LIN USART 7 RX 105 258H LINT7 あり 105 LIN USART 7 TX 106 254H LINR8 あり 106 LIN USART 8 RX 107 250H LINT8 あり 107 LIN USART 8 TX 108 24CH LINR9 あり 108 LIN USART 9 RX 109 248H LINT9 あり 109 LIN USART 9 TX 110 244H FLASH_A なし 110 メインフラッシュメモリ割込み ( フラッシュ品のみ ) 111 240H 予約 - - 112 23CH USB_EP0IN0 あり 112 USB エンドポイント 0 IN 113 238H USB_EP0OUT0 あり 113 USB エンドポイント 0 OUT 114 234H USB_EP10 あり 114 USB End point 1 115 230H USB_EP20 あり 115 USB エンドポイント 2 116 22CH USB_EP30 あり 116 USB エンドポイント 3 117 228H USB_EP40 あり 117 USB エンドポイント 4 118 224H USB_EP50 あり 118 USB エンドポイント 5 119 220H USB_F10 なし 119 USB 機能フラッグ 1 (SUSP SOF BRST WKUP CONF) 120 21CH USB_F20 なし 120 USB 機能フラッグ 2 (SPK) 121 218H USB_H10 なし 121 USB ミニホスト 1 (DIRQ CNNIRQ URIRQ RWKIRQ) 122 214H USB_H20 なし 122 USB ミニホスト 2 (SOFIRQ CMPIRQ) 説明 予約 DS07-13805-1 MB96330 シリーズ ■ デバイスの使用上の注意 デバイスを取り扱う際には , 特別な注意が必要です。 ・ラッチアップの防止 ・未使用端子の処理 ・外部クロックの使用 ・サブクロックを使用しないときの注意 ・PLL クロックモード動作時の注意 ・電源端子 (VCC/VSS) ・水晶発振回路 ・A/D コンバータおよびアナログ入力への電源投入の手順 ・A/D コンバータを使用しない場合の端子の処理 ・通電に関する注意事項 ・電源電圧の安定化 1. ラッチアップの防止 CMOS IC チップでは , 次の条件下でラッチアップが発生することがあります。 ・入力端子または出力端子に VCC より高い電圧や VSS より低い電圧が印加された。 ・VCC 端子と VSS 端子の間に定格を超える電圧が印加された。 ・VCC 電圧よりも前に AVCC 電源が投入された。 ラッチアップが発生すると , 電源電流が激増し , 素子が熱破壊する恐れがあります。 同じ理由で , アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧を超えないように注意してください。 2. 未使用端子の処理 入力が禁止されているとき ( ポート入力イネーブルレジスタ PIER の対応するビット= 0) に未使用の入力端子が開放さ れたままになることがあります。 入力が可能であるときに未使用の入力端子を開放されたままにしておくと , 誤動作およびデバイスの永久破壊の原因に なることがあります。そのため , 使用していない入力端子は , ラッチアップ防止のため 2 kΩ 以上の抵抗を介してプルアッ プまたはプルダウン処理をしてください。 使用していない入出力端子は , 出力状態に設定して開放するか , 入力状態に設定して入力を禁止するか , 上記のように 外部プルアップ / プルダウン抵抗を使用してください。 DS07-13805-1 65 MB96330 シリーズ 3. 外部クロックの使用 外部クロックの許容周波数範囲は , 発振器のタイプと設定によって決まります。モードと周波数限界の詳細については 「■ 電気的特性 (4) 交流規格」の項を参照してください。単相と逆相の外部クロックは以下のように接続してください。 1. 単相外部クロック ・単相外部クロックを使用する際には , X0 端子を駆動して , X1 端子を開放したままにしてください。 X0 X1 2. 逆相の外部クロック ・逆位相外部クロックを使用する際には , X1 (X1A) に対し , X0 (X0A) 端子と逆相のクロック信号を供給してください。 X0 X1 4. サブクロック信号を使用しない場合の注意 端子 X0A および X1A を発振器に接続しないとき , X0A 端子にプルダウン抵抗を接続し , X1A 端子を開放したままにし てください。 5. PLL クロックモード動作時の注意 PLL クロックモードが設定されていて , 外部発振器が動作していない , または外部クロックが供給されていない場合は , マイクロコントローラはフリー発振している PLL の使用を試みます。ただし , この動作における性能は保証できません。 6. 電源端子 (VCC/VSS) すべての VCC レベル電源端子が同じ電位であることを確認してください。また , すべての VSS レベル電源端子につい ても , 同じことを確認してください。VCC または VSS のレベルが同一ではない場合 , デバイスは動作保証範囲内でも誤動 作を起こすことがあります。 VCC 端子および VSS 端子を可能な限り低インピーダンスの電源からデバイスに接続してください。 電源ノイズを抑制する手段として , VCC 端子と VSS 端子間に , 約 0.1 μF のコンデンサをバイパスコンデンサとして VCC および VSS 端子にできる限り近い場所に接続します。 7. 水晶発振器回路とセラミック発振回路 X0, X1 端子または X0A, X1A 端子でのノイズは異常な動作の原因となることがあります。必ずバイパスコンデンサを X0 端子 , X1 端子 , X0A 端子 , X1A 端子 , 水晶発振器 ( またはセラミック発振子 ), グランド線にできる限り近い場所に設置し , 発振回路の回線が他の回路の回線と交差しないように細心の注意を払ってください。 動作を安定化させるために , プリント基板のアートワークで , X0, X1 端子および X0A, X1A 端子を取り囲むように グランド領域を設けることを強く推奨します。 高周波数で低 Q 発振子を使用する場合は特に , ご使用される水晶発振子メーカに水晶発振子 /MCU システムの評価依頼 をすることを強くお勧めします。 66 DS07-13805-1 MB96330 シリーズ 8. A/D コンバータおよびアナログ入力への電源投入の手順 デジタル電源電圧 (VCC) の電源を入れてから , A/D コンバータ電源 (AVCC, AVRH, AVRL) およびアナログ入力 (ANn) の 電源を入れてください。 A/D コンバータ電源およびアナログ入力の電源を切ってからデジタル電源電圧の電源を切ってください。 この場合 , AVRH, AVCC の電圧を超えていないことを必ず確認してください ( アナログおよびデジタル電源電圧を同時に on/off にし ても問題ありません ) 。 9. A/D コンバータを使用しない場合の端子の処理 A/D コンバータ未使用時には , 端子を次のように接続してください。AVCC = VCC, AVSS = AVRH = AVRL = VSS 10.電源投入時の注意 内部電圧レギュレータの誤動作を防止するため , 電源電圧プロフィールは , 電源投入時の 0.2 V から 2.7 V まで変化する のに 50μs 以上でなければなりません。 11.電源電圧の安定化 供給電圧は , できるだけ安定化するよう心がけてください。VCC 電源電圧の動作保証範囲内においても , 電源電圧の急激 な変化があると誤動作を生じることがあります。安定化の基準として , 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10%以下に , また電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/μs 以下にな るよう電圧変動を抑えることを推奨します。 12.シリアル通信 シリアル通信上のノイズなどにより間違ったデータを受信する可能性があります。 また , 万が一ノイズなどの影響により誤ったデータを受信した場合を考慮して , データのチェックサムなどを付加してエ ラーが発生した場合には再送を行うなどの処理をしてください。 DS07-13805-1 67 MB96330 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 記号 定格値 単位 備考 最小 最大 VCC VSS - 0.3 VSS + 6.0 V AVCC VSS - 0.3 VSS + 6.0 V VCC = AVCC *1 VCC3 VSS - 0.3 VSS + 4.0 V USB 搭載製品のみ AVRH, AVRL VSS - 0.3 VSS + 6.0 V AVCC ≧ AVRH, AVCC ≧ AVRL, AVRH > AVRL, AVRL ≧ AVSS VI VSS - 0.3 VSS + 6.0 V VI ≤ VCC + 0.3V VIUSB VSS - 0.5 VSS + 4.0 V VIUSB ≦ VCC3 + 0.5 (USB 端子 UDP, UDM) VO VSS - 0.3 VSS + 6.0 V VO ≤ VCC + 0.3V *2 USB 出力電圧 VOUSB VSS - 0.5 VSS + 4.0 V VOUSB ≦ VCC3 + 0.5 (USB 端子 UDP, UDM) 最大クランプ電流 ICLAMP -4.0 +4.0 mA 汎用 I/O 端子に印加可能 *3 Σ|ICLAMP| - 40 mA 汎用 I/O 端子に印加可能 *3 IOL1 - 15 mA 駆動強度を 5mA に設定した通常出力 IOLUSB - 36 mA USB 端子 UDP, UDM IOLAV1 - 5 mA 駆動強度を 5mA に設定した通常出力 IOLAVUSB - 15 mA USB 端子 UDP, UDM "L" レベル最大総出力電流 ΣIOL1 - 100 mA 通常出力 "L" レベル総平均出力電流 ΣIOLAV1 - 50 mA 通常出力 IOH1 - -15 IOHUSB - -36 mA USB 端子 UDP, UDM IOHAV1 - -5 mA 駆動強度を 5mA に設定した通常出力 IOHAVUSB - -15 mA USB 端子 UDP, UDM "H" レベル最大総出力電流 ΣIOH1 - -100 mA 通常出力 "H" レベル総平均出力電流 ΣIOHAV1 - -50 mA 通常出力 - 370*5 mW TA=105 ℃ - 740*5 mW TA=85 ℃ - 460*5 mW TA=125 ℃ , フラッシュのプログラミング / 消去な し , MB96(F)338Y/R のみ *6 - 550*5 mW TA=120 ℃ , フラッシュのプログラミング / 消去な し , MB96(F)338Y/R のみ *6 0 +70 -40 +105 -40 +125 -55 +150 電源電圧 USB 電源電圧 A/D コンバータ基準電圧 入力電圧 USB 入力電圧 出力電圧 最大総クランプ電流 "L" レベル最大出力電流 "L" レベル平均出力電流 "H" レベル最大出力電流 "H" レベル平均出力電流 許容電力消費 PD mA ( フラッシュ品 ) *4 動作周囲温度 保存温度 68 TA TSTG *2 駆動強度を 5mA に設定した通常出力 MB96V300B ℃ MB96(F)33x MB96(F)338Y/R*6 ℃ DS07-13805-1 MB96330 シリーズ * 1:AVCC と VCC を 同じ電圧に設定し , AVCC が VCC を超えていないこと , およびアナログ入力の電圧が電源投入時に AVCC を超えていないことを確認してください。 * 2:VI および VO は , VCC + 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし , 外部部品の使用 により入力からの最大電流あるいは入力への最大電流が制限される場合 , ICLAMP 定格が VI 定格より優先されます。標 準ポートの入出力電圧は VCC によって決まります。 * 3:・すべての汎用 I/O 端子 (Pnn_m) に印加できます。 ・推奨動作条件内でご使用ください。 ・直流電圧 ( 電流 ) でご使用ください。 ・+B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し +B 信号を印加してください。 ・+B 信号印加時のマイクロコントローラ端子への入力電流は , 瞬時または定常を問わず定格値以下になるように制限 抵抗値を設定してください。 ・低消費電力モードなどマイクロコントローラの駆動電流が低い動作状態では , +B 入力電位が保護ダイオードを通過 して VCC 端子の電位を上昇させ , 他のデバイスに影響を及ぼす可能性がありますのでご注意ください。 • マイクロコントローラの電源がオフ時 (0V に固定していない場合 ) に , +B 信号入力がある場合は , 端子から電源が 供給されているため , 不完全な動作を行う可能性がありますのでご注意ください。 • 電源投入時に +B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない電源電 圧になる可能性がありますのでご注意ください。( 内部ベクタモードで永続的な低電圧リセットを行うデバイスを 除く ) • 推奨回路例 保護ダイオード VCC 制限 抵抗 P-ch +B 入力 (0V ∼ 16V) N-ch R * 4:最大許容消費電力は , 使用環境の温度 , 空気の流入量 , そしてパッケージ自体の熱伝導率によって変化します。 実際の消費電力は , お客様の使用環境によって変化し , 以下のように計算することができます。 PD = PIO + PINT PIO = Σ (VOL × IOL + VOH × IOH) ( 入出力にかかる電力消費は , すべての入出力端子の合計値です。) PINT = VCC × (ICC + IA) ( 内部消費電力 ) ICC は , 「直流規格」で説明されるように , VCC への総コア消費電流であり , 選択された動作モード , クロック周波数 , フラッシュプログラミングやクロックモジュレータなどの機能の使用によって変化します。 IA は , AVCC へのアナログ消費電流です。 * 5:規定の TA 値で単層プリント基板実装されたパッケージに風を当てなかった場合 , ワースト値になります。 * 6:これらの条件下で使用される場合は , 信頼性上の制限がありますので , 必ず営業部門にお問い合わせください。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07-13805-1 69 MB96330 シリーズ 2. 推奨動作条件 項目 記号 規格値 最小 標準 最大 単位 電源電圧 VCC 3.0 - 5.5 V USB 電源電圧 VCC3 3.0 3.3 3.6 V CS 4.7 - 10 μF C 端子の平滑コンデンサ 備考 USB 搭載製品のみ 低インダクタンスコンデンサ使用。 ( 例:X7R セラミックコンデンサ ) <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 70 DS07-13805-1 MB96330 シリーズ 3. 直流規格 (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VCC3 = 3.0 V ∼ 3.6 V, VSS = AVSS = 0 V) 項目 記号 端子 条件 ポート入力 Pnn_m 最大 0.8 VCC - VCC + 0.3 V 0.7 VCC - VCC + 0.3 V VCC ≧ 4.5V 0.74 VCC - VCC + 0.3 V VCC < 4.5V オートモーティブ ヒステリシス入力 選択時 0.8 VCC - VCC + 0.3 V TTL 入力選択時 2.0 - VCC + 0.3 V CMOS ヒステリシス 0.7/0.3 入力選択時 VIHUSB UDP, UDM - 2.0 - VCC3 + 0.3 V VIHX0F X0 「高速クロック入力 モード」の 外部クロック 0.8 VCC - VCC + 0.3 V VIHX0S X0, X1, X0A, X1A 「発振モード」の 外部クロック 2.5 - VCC + 0.3 V VIHR RSTX - 0.8 VCC - VCC + 0.3 V VIHM MD2 ∼ MD0 - VCC - 0.3 - VCC + 0.3 V CMOS ヒステリシス 0.8/0.2 入力選択時 VSS - 0.3 - 0.2 VCC V CMOS ヒステリシス 0.7/0.3 入力選択時 VSS - 0.3 - 0.3 VCC V VSS - 0.3 - 0.5 VCC V VSS - 0.3 - 0.46 VCC TTL 入力選択時 VSS - 0.3 - 0.8 V VIL ポート入力 Pnn_m 備考 標準 入力 "H" 電圧 入力 "L" 電圧 単位 最小 CMOS ヒステリシス 0.8/0.2 入力選択時 VIH 規格値 オートモーティブ ヒステリシス入力 選択時 USB 端子 CMOS ヒステリ シス入力 VCC ≧ 4.5V VCC < 4.5V VILUSB UDP, UDM - VSS 0.3 - 0.8 V VILX0F X0 「高速クロック入力 モード」の 外部クロック VSS - 0.3 - 0.2 VCC V VILX0S X0, X1, X0A, X1A 「発振モード」の 外部クロック VSS - 0.3 - 0.4 V VILR RSTX - VSS - 0.3 - 0.2 VCC V VILM MD2 ∼ MD0 - VSS - 0.3 - VSS + 0.3 V USB 端子 CMOS ヒステリ シス入力 (続く) DS07-13805-1 71 MB96330 シリーズ (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VCC3 = 3.0 V ∼ 3.6 V, VSS = AVSS = 0 V) 項目 記号 VOH2 VOH5 端子 VOHUSB VOL2 VOL5 備考 - V 駆動力を 2 mA に 設定 - - V 駆動力を 5 mA に 設定 VCC - 0.5 - - V VCC3 0.4 - - V USB 端子 - - 0.4 V 駆動力を 2 mA に 設定 - - 0.4 V 駆動力を 5 mA に 設定 - - 0.4 V - - 0.4 V USB 端子 (USB 端子を 除く ) VSS < VI < VCC AVSS, AVRL < VI < AVCC, AVRH -1 - +1 μA 単一ポート端子 UDP, UDM VSS < VI < VCC3 -5 - +5 μA USB 端子 VCC = 3.3 V ± 10% 40 100 160 kΩ VCC = 5.0 V ± 10% 25 50 100 kΩ 4.5V ≦ VCC ≦ 5.5V IOH = -2mA 通常出力 通常出力 3 mA 出力 UDP, UDM 通常出力 通常出力 VOLUSB UDP, UDM 72 RUP 3.0V ≦ VCC3 < 3.6V IOH = -20mA Pnn_m, RSTX 最小 標準 最大 VCC 0.5 - VCC 0.5 3.0V ≦ VCC < 4.5V IOL = +1.6mA 4.5V ≦ VCC ≦ 5.5V IOL = +5mA Pnn_m プルアップ 抵抗値 3.0V ≦ VCC < 4.5V IOH = -2mA 4.5V ≦ VCC ≦ 5.5V IOL = +2mA 3 mA 出力 USB 入力リーク 電流 3.0 V ≦ VCC < 4.5 V IOH = -3 mA 4.5V ≦ VCC ≦ 5.5V IOH = -3mA VOL3 IIL 3.0V ≦ VCC < 4.5V IOH = -1.6mA 4.5V ≦ VCC ≦ 5.5V IOH = -5mA 出力 "L" 電圧 入力リーク 電流 規格値 単位 出力 "H" 電圧 VOH3 条件 3.0V ≦ VCC < 4.5V IOL = +3mA 3.0V ≦ VCC ≦ 5.5V IOL = +3mA 3.0V ≦ VCC3 < 3.6V IOL = +20mA DS07-13805-1 MB96330 シリーズ (TA = -40°C to 125°C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 規格値 条件 (TA 時 ) PLL ランモード時 +25°C CLKS1/2 = 48MHz, CLKB = CLKP1/2 = 24MHz, +125°C CLKP3 = 48MHz ICCPLL PLL ランモード時 CLKS1/2 = CLKB = CLKP1/3 = 48MHz, CLKP2 = 24MHz PLL ランモード時 CLKS1/2 = 96MHz, CLKB = CLKP1/3 = 48MHz, CLKP2 = 24MHz ICCMAIN ランモードでの 電源電流 * ICCRCH Main ランモード時 CLKS1/2 = CLKB = CLKP1/2/3 = 4MHz RC ランモード時 CLKS1/2 = CLKB = CLKP1/2/3 = 2MHz RC ランモード時 CLKS1/2 = CLKB = CLKP1/2/3 = 100kHz, SMCR:LPMS = 0 ICCRCL RC ランモード時 CLKS1/2 = CLKB = CLKP1/2/3 = 100kHz, SMCR:LPMS = 1 ICCSUB DS07-13805-1 Sub ランモード時 CLKS1/2 = CLKB = CLKP1/2/3 = 32kHz +25°C 通常 最大 39 47 40 50 45 57 +125°C 46 60 +25°C 56 68 +125°C 57 71 +25°C 5 6 +125°C 5.6 9 +25°C 2.9 4 +125°C 3.5 6.5 +25°C 0.4 0.6 +125°C 0.9 3.5 +25°C 0.15 0.25 +125°C 0.65 3.2 +25°C 0.1 0.2 +125°C 0.6 3 単位 備考 mA CLKRC , CLKSC 停止 , コア電圧は 1.9V フラッシュ /ROM は 0 ウェ イト状態 mA CLKRC , CLKSC 停止 , コア電圧は 1.9V フラッシュ /ROM は 2 ウェ イト状態 mA CLKRC , CLKSC 停止 , コア電圧は 1.9V フラッシュ /ROM は 1 ウェ イト状態 mA CLKPLL, CLKSC , CLKRC 停止 , フラッシュ /ROM は 1 ウェ イト状態 mA CLKMC, CLKPLL , CLKSC 停止 , フラッシュ /ROM は 1 ウエ イト状態 mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは高出力 モード , フラッシュ /ROM は 1 ウェ イト状態 mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは低出力 モード , フラッシュのプログラミン グ / 消去は不可 フラッシュ /ROM は 1 ウェ イト状態 mA CLKMC, CLKPLL , CLKRC は停止 , フラッシュプログラミング / 消去は不可 , フラッシュ /ROM は 1 ウェ イト状態 73 MB96330 シリーズ (TA = -40°C to 125°C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 規格値 条件 (TA 時 ) PLL スリープモード時 +25°C CLKS1/2 = 48MHz, CLKP1/ 2 = 24MHz +125°C CLKP3 = 48MHz ICCSPLL PLL スリープモード時 CLKS1/2 = CLKP1/3 = 48MHz, CLKP2 = 24MHz PLL スリープモード時 CLKS1/2 = 96MHz, CLKP1/3 = 48MHz, CLKP2 = 24MHz ICCSMAIN メインスリープモード CLKS1/2 = CLKP1/2/3 = 4MHz +25°C 通常 最大 12.5 15 13.3 17.5 17 20 +125°C 17.8 22.5 +25°C 19 22 +125°C 19.8 24.5 +25°C 1.9 2.3 +125°C 2.4 5 +25°C 0.9 1.4 単位 備考 mA CLKRC , CLKSC 停止 , コア電圧 1.9V mA CLKRC , CLKSC 停止 , コア電圧 1.9V mA CLKRC , CLKSC 停止 , コア電圧 1.9V mA CLKPLL, CLKSC , CLKRC 停止 mA CLKMC, CLKPLL , CLKSC 停止 mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは高出力 モード mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは低出力 モード mA CLKMC, CLKPLL , CLKRC 停止 スリープモード での電源電流 * ICCSRCH RC スリープモード CLKS1/2 = CLKP1/2/3 = 2MHz RC スリープモード CLKS1/2 = CLKP1/2/3 = 100kHz, SMCR:LPMSS = 0 +125°C 1.5 4.1 +25°C 0.3 0.5 +125°C 0.8 3.4 +25°C 0.06 0.15 ICCSRCL RC スリープモード CLKS1/2 = CLKP1/2/3 = 100kHz, SMCR:LPMSS = 1 ICCSSUB 74 サブスリープモード CLKS1/2 = CLKP1/2/3 = 32kHz +125°C 0.56 3 +25°C 0.04 0.12 +125°C 0.54 2.9 DS07-13805-1 MB96330 シリーズ (TA = -40°C to 125°C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 ICCTPLL 規格値 条件 (TA 時 ) PLL タイマモード CLKMC = 4MHz, CLKPLL = 48MHz CLKMC = 4MHz でのメイ ンタイマモード , SMCR:LPMSS = 0 +25°C 通常 最大 1.6 2 +125°C 2.1 4.8 +25°C 0.35 0.5 +125°C 0.85 3.3 +25°C 0.1 0.15 単位 備考 mA CLKRC , CLKSC 停止 コア電圧 1.9V mA CLKPLL, CLKRC , CLKSC 停止 , 電圧レギュレータは高出力 モード mA CLKPLL, CLKRC , CLKSC 停止 , 電圧レギュレータは低出力 モード mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは 高出力モード mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは 低出力モード mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは 高出力モード mA CLKMC, CLKPLL , CLKSC 停止 , 電圧レギュレータは 低出力モード mA CLKMC, CLKPLL , CLKRC 停止 ICCTMAIN CLKMC = 4MHz でのメイ ンタイマモード , SMCR:LPMSS = 1 CLKRC = 2MHz での RC タ イマモード , SMCR:LPMSS = 0 電源電流 ( タイマ モード )* +125°C 0.6 2.9 +25°C 0.35 0.5 +125°C 0.85 3.3 +25°C 0.1 0.15 ICCTRCH CLKRC = 2MHz での RC タ イマモード , SMCR:LPMSS = 1 CLKRC = 100kHz での RC タイマモード , SMCR:LPMSS = 0 +125°C 0.6 2.9 +25°C 0.3 0.45 +125°C 0.8 3.2 +25°C 0.05 0.1 ICCTRCL CLKRC = 100kHz での RC タイマモード , SMCR:LPMSS = 1 ICCTSUB +125°C 0.55 2.8 +25°C 0.03 0.1 CLKSC = 32kHz でのサブ タイマモード +125°C DS07-13805-1 0.53 2.8 75 MB96330 シリーズ (TA = -40°C to 125°C, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 規格値 条件 (TA 時 ) +25°C 通常 最大 0.02 0.08 VRCR:LPMB[2:0] = 110B ストップモード +125°C 0.52 2.8 +25°C 0.015 0.06 備考 mA コア電圧 1.8V mA コア電圧 1.2V mA 上記すべての電源電流に印 加 ICCH VRCR:LPMB[2:0] = 000B 低電圧検出有効 時用電源電圧 単位 ICCLVD +125°C 0.4 2.3 +25°C 90 140 低電圧検出有効時 (RCR:LVDE = 1) +125°C 100 150 クロックモジュ レータ電流 ICCCLOMO クロックモジュレータ有 効時 (CMCR:PDX = 1) - 3 4.5 mA 上記すべての電流に印加 フラッシュ 書込み / 消去 電流 ICCFLASH 1 つのフラッシュモジュー ル用の電流 - 15 40 mA 上記すべての電流に印加 CIN - - 5 15 pF C, AVCC, AVSS, AVRH, AVRL, VCC, VSS 以外 入力容量 * : 電源電流はメイン発振器に 4MHz の外部クロックを接続し , サブ発振器に 32kHz の外部クロックを接続して測定 されます。電圧レギュレータ制御の詳細についてはハードウェアマニュアルの「スタンバイモードおよび電圧レ ギュレータ制御回路」を参照してください。 76 DS07-13805-1 MB96330 シリーズ 4. 交流規格 (1) ソースクロックタイミング (TA = -40 ℃∼ 125 ℃ , VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 クロック 周波数 クロック 周波数 クロック 周波数 クロック 周波数 記号 fC 端子 fCR 備考 標準 最大 3 - 16 MHz 水晶発振器使用時 , PLL オフ。 0 - 16 MHz 逆位相外部クロック使用時 , PLL オフ。 3.5 - 16 MHz 水晶発振器または逆位相外部クロック 使用時 , PLL オン。 0 - 56 MHz 「高速クロック入力モード」での単一 位相外部クロック使用時 , PLL オフ 3.5 - 56 MHz 「高速クロック入力モード」での単一 位相外部クロック使用時 , PLL オン X0A, X1A 32 32.768 100 kHz 発振回路使用時 0 - 100 kHz 逆位相外部クロック使用時 X0A 0 - 50 kHz 単一位相外部クロック使用時 50 100 200 kHz RC 発振器の低速周波数使用時 1 2 4 MHz RC 発振器の高速周波数使用時 X0 fCL 単位 最小 X0, X1 fFCI 規格値 - PLL クロック 周波数 fCLKVCO - 64 - 200 PLL 位相 ジッタ TPSKEW - - - ±5 ns CLKMC(PLL 入力クロック ) の場合 ≧ 4MHz 入力クロック パルス幅 PWH, PWL X0, X1 8 - - ns デューティ比は約 30 ∼ 70%。 入力クロック パルス幅 PWHL, PWLL X0A, X1A 5 - - μs MHz PLL の許容 VCO 出力周波数 (CLKVCO) tCYL VIH X0 VIL PWH PWL tCYLL VIH X0A VIL PWHL DS07-13805-1 PWLL 77 MB96330 シリーズ (2) 内部クロックタイミング (TA = -40 ℃∼ 125 ℃ , VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) コア電圧設定 項目 内部システムクロック周波数 (CLKS1 と CLKS2) 内部 CPU クロック周波数 (CLKB), 内部周辺クロック周波数 (CLKP1) 内部周辺クロック周波数 (CLKP2) 内部周辺クロック周波数 1.8V 記号 1.9V 単位 備考 下記以外 最小 最大 最小 最大 0 92 0 96 MHz 0 90 0 96 MHz MB96F33x 0 52 0 56 MHz 0 43.5 0 48 MHz MB96F33x fCLKP2 0 28 0 32 MHz fCLKP3 0 43.5 0 48 MHz MB96F33x fCLKS1, fCLKS2 fCLKB, fCLKP1 下記以外 ( クロック CLKP3) ( 注意事項 ) USB 使用にあたり , 電圧レギュレータ出力を 1.9V に設定する必要があります。 ハードウェアマニュアル の「スタンバイモードと電圧レギュレータ制御回路」を参照して設定してください。 78 DS07-13805-1 MB96330 シリーズ (3) 外部リセットタイミング (TA = -40 ℃∼ 125 ℃ , VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 リセット入力時間 記号 端子 tRSTL RSTX 規格値 最小 標準 最大 500 - - 単位 備考 ns tRSTL RSTX 0.2 VCC DS07-13805-1 0.2 VCC 79 MB96330 シリーズ (4) パワーオンリセットタイミング (TA = -40 ℃∼ 125 ℃ , VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 パワーオン立上り時間 パワーオフ時間 記号 端子 tR tOFF 規格値 単位 最小 標準 最大 Vcc 0.05 - 30 ms Vcc 1 - - ms 備考 tR 2.7V VCC 0.2 V 0.2 V 0.2 V tOFF 電源を急激に変更した場合 , パワーオンリセットが発生します。 稼働中に電源電圧を変更する場合は , 下図に示すように , 電圧変化を抑えてスムー ズに起動することを推奨します。 VCC 最大 50 mV/ms の立上り 3V 80 エッジまで許可されます。 DS07-13805-1 MB96330 シリーズ (5) 外部入力タイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V) 項目 記号 端子 規格値 条件 INTn(_R) NMI(_R) 最小 最大 200 ⎯ 単位 ns Pnn_m 入力パルス 幅 tINH tINL 使用端子入力機能 外部割込み NMI 汎用入出力 TINn(_R) リロードタイマ ⎯ TTGn(_R) ADTG(_R) 2 × tCLKP1 + 200 (tCLKP1=1/ fCLKP1) PPG トリガ入力 ⎯ ns A/D コンバータトリガ フリーランタイマ 外部クロック FRCKn(_R) INn(_R) インプットキャプチャ (注意事項)再割り当てされたリソース入力の特性は同じです。 外部端子入力 VIH VIH tINH DS07-13805-1 VIL VIL tINL 81 MB96330 シリーズ (6) 外部バスタイミング (注意事項)以下の値は , I/O 駆動強度 IOdrive = 5mA のものです。IOdrive が 2mA の場合 , 別表に示されているすべての出力 タイミングの最大値を 10 ns 増やす必要があります。 基本タイミング 項目 (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 記号 端子 条件 最小 最大 25 ⎯ tCYC/2-5 tCYC/2+5 tCLCH tCYC/2-5 tCYC/2+5 tCHCBH -20 20 -20 20 -20 20 tCLCBL -20 20 tCHLH -10 10 -10 10 -10 10 -10 10 -15 15 -15 15 -15 15 -15 15 -15 15 -15 15 -10 10 -10 10 -10 10 -10 10 tCYC ECLK ECLK → UBX/ LBX / CSn 時間 ECLK → ALE 時間 tCHCL tCHCBL tCLCBH tCHLL tCLLH ECLK CSn, UBX, LBX, ECLK ALE, ECLK ⎯ ⎯ ⎯ tCLLL ECLK → アドレス有効時間 ( 非多重化 ) tCHAV tCLAV tCHAV ECLK → アドレス有効時間 ( 多重化 ) tCLAV tCLADV tCHADV A[23:0], ECLK EBM:NMS=1 A[23:16], ECLK EBM:NMS=0 AD[15:0], ECLK EBM:NMS=0 tCHRWH ECLK → RDX /WRX 時間 tCHRWL tCLRWH tCLRWL 82 規格値 RDX, WRX, WRLX, WRHX, ECLK ⎯ 単位 備考 ns ns ns ns ns ns ns DS07-13805-1 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5 V, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 項目 記号 端子 条件 最小 最大 30 ⎯ tCYC/2-8 tCYC/2+8 tCLCH tCYC/2-8 tCYC/2+8 tCHCBH -25 25 -25 25 -25 25 tCLCBL -25 25 tCHLH -15 15 -15 15 -15 15 -15 15 -20 20 -20 20 -20 20 -20 20 -20 20 -20 20 -15 15 -15 15 -15 15 -15 15 tCYC ECLK ECLK → UBX/ LBX / CSn 時間 ECLK → ALE 時間 tCHCL tCHCBL tCLCBH tCHLL tCLLH ECLK CSn, UBX, LBX, ECLK ALE, ECLK ⎯ ⎯ ⎯ tCLLL ECLK → アドレス有効時間 ( 非多重化 ) tCHAV tCLAV tCHAV ECLK → アドレス有効時間 ( 多重化 ) tCLAV tCLADV tCHADV A[23:0], ECLK EBM:NMS=1 A[23:16], ECLK EBM:NMS=0 AD[15:0], ECLK EBM:NMS=0 tCHRWH ECLK → RDX /WRX 時間 tCHRWL tCLRWH tCLRWL DS07-13805-1 規格値 RDX, WRX, WRLX, WRHX, ECLK ⎯ 単位 備考 ns ns ns ns ns ns ns 83 MB96330 シリーズ tCYC tCHCL ECLK tCLCH 0.8*Vcc 0.2*Vcc tCLAV tCHAV A[23:0] tCHCBL tCLCBH tCLCBL tCHCBH tCHRWL tCLRWH tCLRWL tCHRWH CSn LBX UBX RDX WRX (WRLX, WRHX) tCLLH tCHLL tCHLH tCLLL ALE tCHADV tCLADV AD[15:0] アドレス 詳細なタイミングチャートについては ,「ハードウェアマニュアル」 を参照してください。 84 DS07-13805-1 MB96330 シリーズ ・バスリードタイミング (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 項目 ALE パルス幅 ( 多重化 ) 記号 tLHLL tAVLL 端子 ALE ALE, A[23:16], 有効アドレス ALE ↓ 時間 ( 多重化 ) tADVLL ALE,AD[15:0] ALE ↓ アドレス有効時間 ( 多重化 ) tLLAX ALE, AD[15:0] 有効アドレス RDX ↓ 時間 ( 非多重化 ) tAVRL RDX, A[23:0] tAVRL RDX, A[23:16] 有効アドレス RDX ↓ 時間 ( 多重化 ) tADVRL 有効アドレス 有効データ入力 ( 非多重化 ) DS07-13805-1 tAVDV RDX, AD[15:0] A[23:0], AD[15:0] 条件 規格値 最小 最大 EACL:STS=0 と EACL:ACE=0 tCYC/2 − 5 ⎯ EACL:STS=1 tCYC − 5 ⎯ EACL:STS=0 と EACL:ACE=1 3tCYC/2 − 5 ⎯ EACL:STS=0 と EACL:ACE=0 tCYC − 15 ⎯ EACL:STS=1 と EACL:ACE=0 3tCYC/2 − 15 ⎯ EACL:STS=0 と EACL:ACE=1 2tCYC − 15 ⎯ EACL:STS=1 と EACL:ACE=1 5tCYC/2 − 15 ⎯ EACL:STS=0 と EACL:ACE=0 tCYC/2 − 15 ⎯ EACL:STS=1 と EACL:ACE=0 tCYC − 15 ⎯ EACL:STS=0 と EACL:ACE=1 3tCYC/2 − 15 ⎯ EACL:STS=1 と EACL:ACE=1 2tCYC − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 -15 ⎯ EBM:NMS = 1 tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 15 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 15 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 15 ⎯ EBM:NMS = 1 ⎯ 2tCYC − 55 単位 備考 ns ns EBM:NMS = 0 ns ns ns ns ns ns サイクル 拡張なし 85 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 項目 記号 tAVDV 端子 A[23:16], AD[15:0] 有効アドレス 有効データ入力 ( 多重化 ) tADVDV AD[15:0] 条件 規格値 最小 最大 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC − 55 EACL:ACE=1 EBM:NMS=0 ⎯ 4tCYC − 55 EACL:ACE=0 EBM:NMS=0 ⎯ 5tCYC/2 − 55 EACL:ACE=1 EBM:NMS=0 ⎯ 7tCYC/2 − 55 単位 備考 ns サイクル 拡張なし ns サイクル 拡張なし RDX パルス幅 tRLRH RDX ⎯ 3 tCYC/2 − 5 ⎯ ns サイクル 拡張なし RDX ↓ 有効データ入 力 tRLDV RDX, AD[15:0] ⎯ ⎯ 3 tCYC/2 − 50 ns サイクル 拡張なし RDX ↑ データ保持時 間 tRHDX RDX, AD[15:0] ⎯ 0 ⎯ ns 有効アドレス データ保持時間 tAXDX A[23:0], AD[15:0] ⎯ 0 ⎯ ns EACL:STS=1 と EACL:ACE=1 3tCYC/2 − 10 ⎯ RDX ↑ ALE ↑ 時間 tRHLH RDX, ALE その他の ECL:STS, ns tCYC/2 − 10 ⎯ EACL:ACE 設定 有効アドレス ECLK ↑ 時間 tAVCH A[23:0], ECLK tADVCH AD[15:0], ECLK RDX ↓ ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓ RDX ↓ 時間 tLLRL ALE, RDX ECLK ↑ 有効データ 入力 tCHDV AD[15:0], ECLK 86 tCYC − 15 ⎯ tCYC/2 − 15 ⎯ ⎯ tCYC/2 − 10 ⎯ EACL:STS=0 tCYC/2 − 10 ⎯ EACL:STS=1 − 10 ⎯ ⎯ ⎯ tCYC − 50 ⎯ ns ns ns ns DS07-13805-1 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5 V, VSS = 0.0 V, IOdrive = 5 mA, CL = 50pF) 項目 ALE パルス幅 ( 多重化 ) 記号 tLHLL tAVLL 端子 ALE ALE, A[23:16], 有効アドレス ALE ↓ 時間 ( 多重化 ) tADVLL ALE, AD[15:0] ALE ↓ アドレス有効時間 ( 多重化 ) tLLAX ALE, AD[15:0] 有効アドレス RDX ↓ 時間 ( 非多重化 ) tAVRL RDX, A[23:0] tAVRL RDX, A[23:16] 有効アドレス RDX ↓ 時間 ( 多重化 ) tADVRL 有効アドレス 有効データ入力 ( 非多重化 ) DS07-13805-1 tAVDV RDX, AD[15:0] A[23:0], AD[15:0] 条件 規格値 最小 最大 EACL:STS=0 と EACL:ACE=0 tCYC/2 − 8 ⎯ EACL:STS=1 tCYC − 8 ⎯ EACL:STS=0 と EACL:ACE=1 3tCYC/2 − 8 ⎯ EACL:STS=0 と EACL:ACE=0 tCYC − 20 ⎯ EACL:STS=1 と EACL:ACE=0 3tCYC/2 − 20 ⎯ EACL:STS=0 と EACL:ACE=1 2tCYC − 20 ⎯ EACL:STS=1 と EACL:ACE=1 5tCYC/2 − 20 ⎯ EACL:STS=0 と EACL:ACE=0 tCYC/2 − 20 ⎯ EACL:STS=1 と EACL:ACE=0 tCYC − 20 ⎯ EACL:STS=0 と EACL:ACE=1 3tCYC/2 − 20 ⎯ EACL:STS=1 と EACL:ACE=1 2tCYC − 20 ⎯ EACL:STS=0 tCYC/2 − 20 ⎯ EACL:STS=1 -20 ⎯ EBM:NMS = 1 tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 20 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 20 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 20 ⎯ EBM:NMS = 1 ⎯ 2tCYC − 60 単位 備考 ns ns EBM:NMS =0 ns ns ns ns ns ns サイクル 拡張なし 87 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5 V, VSS = 0.0 V, IOdrive = 5 mA, CL = 50pF) 項目 記号 端子 tAVDV A[23:16], AD[15:0] 有効アドレス 有効データ入力 ( 多重化 ) tADVDV AD[15:0] 条件 規格値 最小 最大 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC − 60 EACL:ACE=1 EBM:NMS=0 ⎯ 4tCYC − 60 EACL:ACE=0 EBM:NMS=0 ⎯ 5tCYC/2 − 60 EACL:ACE=1 EBM:NMS=0 ⎯ 7tCYC/2 − 60 単位 備考 ns サイクル 拡張なし ns サイクル 拡張なし RDX パルス幅 tRLRH RDX ⎯ 3tCYC/2 − 8 ⎯ ns サイクル 拡張なし RDX ↓ 有効データ入 力 tRLDV RDX, AD[15:0] ⎯ ⎯ 3tCYC/2 − 55 ns サイクル 拡張なし RDX ↑ データ保持時 間 tRHDX RDX, AD[15:0] ⎯ 0 ⎯ ns 有効アドレス データ 保持時間 tAXDX A[23:0] ⎯ 0 ⎯ ns EACL:STS=1 と EACL:ACE=1 3tCYC/2 − 15 ⎯ その他の ECL:STS と EACL:ACE 設 定 tCYC/2 − 15 ⎯ tCYC − 20 ⎯ tCYC/2 − 20 ⎯ RDX ↑ ALE ↑ 時間 tRHLH RDX, ALE 有効アドレス ECLK ↑ 時間 tAVCH A[23:0], ECLK tADVCH AD[15:0], ECLK RDX ↓ ECLK ↑ 時間 tRLCH RDX, ECLK ALE ↓ RDX ↓ 時間 tLLRL ALE, RDX ECLK ↑ 有効データ入 力 tCHDV AD[15:0], ECLK 88 ⎯ ns ⎯ tCYC/2 − 15 ⎯ EACL:STS=0 tCYC/2 − 15 ⎯ EACL:STS=1 − 15 ⎯ ⎯ ⎯ tCYC − 55 ns ns ns ns DS07-13805-1 MB96330 シリーズ tAVCH tRLCH tADVCH ECLK tCHDV 0.8*Vcc tAVLL tLLAX tADVLL ALE tRHLH 0.2*VCC tLHLL tAVRL tADVRL tRLRH RDX tLLRL A[23:0] tRLDV tAVDV tAXDX tRHDX tADVDV AD[15:0] VIH VIH アドレス VIL 読取りデータ VIL 詳細なタイミングチャートについては 「ハードウェアマニュアル」 , を参照してください。 DS07-13805-1 89 MB96330 シリーズ バスタイミング ( 書込み ) (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50 pF) 項目 有効アドレス WRX ↓ 時間 ( 非多重化 ) 記号 端子 tAVWL WRX, WRLX, WRHX, A[23:0], tAVWL WRX, WRLX, WRHX, A[23:16] 有効アドレス WRX ↓ 時間 ( 多重化 ) tADVWL WRX, WRLX, WRHX, AD[15:0] 条件 規格値 最小 最大 EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ EACL:STS=1 EBM:NMS=1 tCYC − 15 ⎯ EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 15 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 15 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 15 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 15 ⎯ 単位 備考 ns ns ns WRX パルス幅 tWLWH WRX, WRXL, WRHX ⎯ tCYC − 5 ⎯ ns サイクル 拡張なし 有効データ出力 WRX ↑ 時間 tDVWH WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC − 20 ⎯ ns サイクル 拡張なし WRX ↑ データ保持時間 tWHDX WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC/2 − 15 ⎯ ns EACL:STS=1 EBM:NMS=1 − 15 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ ns EBM:NMS=0 tCYC/2 − 15 ⎯ ns EBM:ACE=1 と EACL:STS=1 2tCYC − 10 ⎯ WRX ↑ アドレス有効時間 ( 非多重化 ) tWHAX WRX ↑ アドレス有効時間 ( 多重化 ) tWHAX WRX ↑ ALE ↑ 時間 ( 多重化 ) tWHLH WRX ↓ ECLK ↑ 時間 tWLCH CSn WRX 時間 ( 非多重化 ) CSn WRX 時間 ( 多重化 ) 90 tCSLWL tCSLWL WRX, WRLX, WRHX, A[23:0] WRX, WRLX, WRHX, A[23:16] WRX, WRLX, WRHX, ALE WRX, WRLX, WRHX, ECLK WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn ns その他の EBM:ACE と EACL:STS の設定 tCYC − 10 ⎯ ⎯ tCYC/2 − 10 ⎯ EACL:STS=0 EBM:NMS=1 ⎯ tCYC/2 − 15 EACL:STS=1 EBM:NMS=1 ⎯ tCYC − 15 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC/2 − 15 EACL:ACE=1 EBM:NMS=0 ⎯ 5tCYC/2 − 15 EBM:NM S=0 ns ns ns DS07-13805-1 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50 pF) 項目 記号 端子 WRX CSn 時間 ( 非多重化 ) tWHCSH WRX CSn 時間 ( 多重化 ) tWHCSH WRX, WRLX, WRHX, CSn tAVWL WRX, WRLX, WRHX, A[23:0], 有効アドレス WRX ↓ 時間 ( 非多重化 ) DS07-13805-1 WRX, WRLX, WRHX, CSn 条件 規格値 単位 最小 最大 EACL:STS=1 EBM:NMS=1 − 15 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 15 ⎯ ns EBM:NMS=0 tCYC/2 − 15 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ EACL:STS=1 EBM:NMS=1 tCYC − 20 ⎯ 備考 ns 91 MB96330 シリーズ (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5 V, VSS = 0.0 V, IOdrive = 5mA, CL = 50 pF) 項目 記号 端子 tAVWL WRX, WRLX, WRHX, A[23:16] 有効アドレス WRX ↓ 時間 ( 多重化 ) tADVWL WRX, WRLX, WRHX, AD[15:0] 条件 規格値 最小 最大 EACL:ACE=0 EBM:NMS=0 3tCYC/2 − 20 ⎯ EACL:ACE=1 EBM:NMS=0 5tCYC/2 − 20 ⎯ EACL:ACE=0 EBM:NMS=0 tCYC − 20 ⎯ EACL:ACE=1 EBM:NMS=0 2tCYC − 20 ⎯ 単位 備考 ns ns WRX パルス幅 tWLWH WRX, WRXL, WRHX ⎯ tCYC − 8 ⎯ ns サイクル 拡張なし 有効データ出力 WRX ↑ 時間 tDVWH WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC − 25 ⎯ ns サイクル 拡張なし WRX ↑ データ保持時間 tWHDX WRX, WRLX, WRHX, AD[15:0] ⎯ tCYC/2 − 20 ⎯ ns WRX ↑ アドレス有効時間 ( 非多重化 ) EACL:STS=1 EBM:NMS=1 − 20 ⎯ ns tWHAX WRX, WRLX, WRHX, A[23:0] EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ ns WRX ↑ アドレス有効時間 ( 多重化 ) tWHAX EBM:NMS=0 tCYC/2 − 20 ⎯ ns EBM:ACE=1 と EACL:STS=1 2tCYC − 15 ⎯ WRX, WRLX, WRHX, A[23:16] WRX ↑ ALE ↑ 時間 ( 多重化 ) tWHLH WRX ↓ ECLK ↑ 時間 tWLCH WRX, WRLX, WRHX, ECLK tCSLWL WRX, WRLX, WRHX, CSn CSn WRX 時間 ( 非多重化 ) CSn WRX 時間 ( 多重化 ) tCSLWL WRX CSn 時間 ( 非多重化 ) tWHCSH WRX CSn 時間 ( 多重化 ) tWHCSH 92 WRX, WRLX, WRHX, ALE WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn WRX, WRLX, WRHX, CSn ns その他の EBM:ACE と EACL:STS の設定 tCYC − 15 ⎯ ⎯ tCYC/2 − 15 ⎯ EACL:STS=0 EBM:NMS=1 ⎯ tCYC/2 − 20 EACL:STS=1 EBM:NMS=1 ⎯ tCYC − 20 EACL:ACE=0 EBM:NMS=0 ⎯ 3tCYC/2 − 20 EACL:ACE=1 EBM:NMS=0 ⎯ 5tCYC/2 − 20 EACL:STS=1 EBM:NMS=1 − 20 ⎯ ns EACL:STS=0 EBM:NMS=1 tCYC/2 − 20 ⎯ ns EBM:NMS=0 tCYC/2 − 20 ⎯ ns EBM:NMS= 0 ns ns ns DS07-13805-1 MB96330 シリーズ tWLCH 0.8*VCC ECLK tWHLH ALE tAVWL tADVWL WRX (WRLX, WRHX) tWLWH 0.2*VCC tCSLWL tWHCSH CSn tWHAX A[23:0] tDVWH AD[15:0] アドレス tWHDX 書込みデータ 詳細なタイミングチャートについては ,「ハードウェアマニュアル」を参照してください。 DS07-13805-1 93 MB96330 シリーズ ・レディ入力タイミング (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5mA, CL = 50 pF) 項目 記号 端子 RDY セットアップ時間 tRYHS RDY RDY 保持時間 tRYHH RDY テスト条件 定格値 単位 最小 最大 35 ⎯ ns 0 ⎯ ns ⎯ 備考 (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5 V, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 項目 記号 端子 tRYHS RDY テスト条件 定格値 単位 最小 最大 45 ⎯ ns RDY 0 ⎯ tRYHH RDY 保持時間 (注意事項)RDY セットアップ時間が不十分な場合は , 自動準備機能を使用してください。 ns RDY セットアップ時間 ECLK RDY ⎯ 備考 0.8*VCC tRYHS tRYHH VIH VIH WAIT 未使用時 RDY WAIT 使用時 VIL 詳細なタイミングチャートについては ,「ハードウェアマニュアル」 を参照してください。 94 DS07-13805-1 MB96330 シリーズ ・ホールドタイミング (TA = −40 °C ∼ +125 °C, VCC = 5.0 V ± 10%, VSS = 0.0 V, IOdrive = 5 mA, CL = 50 pF) 項目 記号 端子 端子フローティング HAKX ↓ 時間 tXHAL HAKX HAKX ↑ 時間 端子有効時間 tHAHV HAKX 条件 ⎯ 規格値 単位 最小 最大 tCYC − 20 tCYC + 20 ns tCYC − 20 tCYC + 20 ns 備考 (TA = −40 °C ∼ +125 °C, VCC = 3.0 V ∼ 4.5V, VSS = 0.0 V, IOdrive = 5mA, CL = 50pF) 項目 記号 端子 端子フローティング HAKX ↓ 時間 tXHAL HAKX HAKX ↑ 時間 端子有効時間 tHAHV HAKX 条件 ⎯ 規格値 最大 tCYC − 25 tCYC + 25 ns tCYC − 25 tCYC + 25 ns 備考 0.8*VCC HAKX 0.2*VCC tHAHV tXHAL 各端子 単位 最小 0.8*VCC High-Z 0.2*VCC 詳細なタイミングチャートについては ,「ハードウェアマニュアル」 を参照してください。 DS07-13805-1 95 MB96330 シリーズ USART のタイミング規格 (注意事項)以下の値は , I/O 駆動強度 IOdrive = 5 mA のものです。IOdrive が 2 mA の場合 , 別表に示されているすべての最大 出力タイミングを 10 ns 増やす必要があります。 (TA = -40 °C ∼ 125 °C, VCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V, IOdrive = 5 mA, CL = 50 pF) 項目 記号 端子 条件 VCC = AVCC= 4.5 V ∼ 5.5 V VCC = AVCC= 3.0 V ∼ 4.5 V 最小 最大 最小 最大 4 tCLKP1 ⎯ 4 tCLKP1 ⎯ ns +20 -30 +30 ns ⎯ N × tCLKP1 - 30 *1 ⎯ ns ⎯ tCLKP1 + 55 ⎯ ns 単位 シリアルクロックサイクル タイム tSCYCI SCKn SCK ↓ → SOT 遅延時間 tSLOVI SCKn, SOTn SOT → SCK ↑ 遅延時間 tOVSHI SCKn, SOTn 有効 SIN → SCK ↑ tIVSHI SCKn, SINn SCK ↑ → 有効 SIN 保持時間 tSHIXI SCKn, SINn 0 ⎯ 0 ⎯ ns シリアルクロック "L" パルス幅 tSLSHE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns シリアルクロック "H" パルス幅 tSHSLE SCKn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVE SCKn, SOTn ⎯ 2 tCLKP1 + 45 ⎯ 2 tCLKP1 + 55 ns 有効 SIN → SCK ↑ tIVSHE SCKn, SINn tCLKP1/2 + 10 ⎯ tCLKP1/2 + 10 ⎯ ns SCK ↑ → 有効 SIN 保持時間 tSHIXE SCKn, SINn tCLKP1 + 10 ⎯ tCLKP1 + 10 ⎯ ns SCK 立下り時間 tFE SCKn ⎯ 20 ⎯ 20 ns SCK 立上り時間 tRE SCKn ⎯ 20 ⎯ 20 ns -20 内部シフト N × tCLKP1 クロック - 20 *1 モード tCLKP1 + 45 外部シフト クロック モード (注意事項)• CLK 同期モードの直流規格。 • CL は , 試験時の端子の負荷容量値。 • 使用するマシンのクロック周波数によって , 一部のパラメータによって最大ボーレートを制限することが できます。これのパラメータは , 「MB96300 Series ハードウェアマニュアル」に示されています。 • tCLKP1 は , 周辺クロック 1 (CLKP1) のサイクルタイムです。単位 : ns * 1 : パラメータ N は tSCYCI によって決まり , 以下のように算出できます。 ・tSCYCI = 2 × k × tCLKP1 の場合 , N = k(k は 2 より大きな整数 )。 ・tSCYCI = (2 × k+1) × tCLKP1 の場合 , N = k+1(k は 1 より大きな整数 )。 例: 96 tSCYCI N 4 × tCLKP1 2 5 × tCLKP1, 6 × tCLKP1 3 7 × tCLKP1, 8 × tCLKP1 4 ... ... DS07-13805-1 MB96330 シリーズ tSCYCI ESCR:SCES = 0 の 0.8 × VCC 場合の SCK 0.2 × VCC ESCR:SCES = 1 の 0.8 × VCC 場合の SCK 0.2 × VCC 0.8 × VCC 0.2 × VCC tSLOVI tOVSHI 0.8 × VCC SOT 0.2 × VCC tSHIXI tIVSHI SIN VIH VIH VIL VIL 内部シフトクロックモード tSLSHE ESCR:SCES = 0 の VIH 場合の SCK VIL ESCR:SCES = 1 の VIH 場合の SCK VIH VIL VIL VIH tSLOVE tRE 0.8 × VCC 0.2 × VCC tIVSHE SIN VIH VIL VIL tFE SOT tSHSLE tSHIXE VIH VIH VIL VIL 外部シフトクロックモード DS07-13805-1 97 MB96330 シリーズ (8)I2C タイミング (TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS =0 V) 項目 記号 条件 標準モード 高速モード *4 単位 最小 最大 最小 最大 fSCL 0 100 0 400 kHz START 条件の ( 繰り返し ) 保持時間 SDA↓→SCL↓ tHDSTA 4.0 ⎯ 0.6 ⎯ μs SCL クロックの "L" 幅 tLOW 4.7 ⎯ 1.3 ⎯ μs SCL クロックの "H" 幅 tHIGH 4.0 ⎯ 0.6 ⎯ μs 繰り返される START 条件のセットアップ時間 SCL↑→SDA↓ tSUSTA 4.7 ⎯ 0.6 ⎯ μs データ保持時間 SCL↓→SDA↓↑ tHDDAT 0 3.45*2 0 0.9*3 μs データセットアップ時間 SDA↓↑→SCL↑ tSUDAT 250 ⎯ 100 ⎯ ns STOP 条件のセットアップ時間 SCL↑→SDA↑ tSUSTO 4.0 ⎯ 0.6 ⎯ μs tBUS 4.7 ⎯ 1.3 ⎯ μs SCL クロック周波数 STOP と START 条件間のバスフリー時間 R = 1.7 kΩ, C = 50 pF*1 * 1 : R,C : SCL と SDA ラインのプルアップ抵抗と負荷コンデンサ * 2 : デバイスによって SCL 信号の "L" 幅 (tLOW) が拡大されない場合 , 最大 tHDDAT だけを満たす必要があります。 * 3 : 高速モード I2C バスデバイスを標準モードの I2C バスシステムで使用できますが , tSUDAT ≧ 250 ns という条件を満た す必要があります。 * 4 : 100 kHz 以上で使用する場合は , 周辺クロック 1 を最低 6 MHz に設定してください。 SDA tSUDAT tLOW tBUS tHDSTA SCL tHDSTA 98 tHDDAT tHIGH tSUSTA tSUSTO DS07-13805-1 MB96330 シリーズ 5. USB 特性 (TA = -40 ℃ ∼ 105 ℃ , VCC = AVCC= 3.0V ∼ 5.5V,VSS = AVSS = 0V, VCC3 = 3.0V ∼ 3.6V, USB 端子 UDP and UDM) 項目 入力特性 出力特性 入力容量 記号 条件 入力 High レベル電圧 VIH 入力 Low レベル電圧 規格値 単位 備考 最小 最大 ⎯ 2.0 VCC + 0.3 V *1 VIL ⎯ VSS − 0.3 0.8 V *1 差動入力感度 VDI ⎯ 0.2 ⎯ V *2 差動コモンモード入力電圧 VCM ⎯ 0.8 2.5 V *2 出力 High レベル電圧 VOH 外部プルダ ウン抵抗 = 15 kΩ 2.8 3.6 V *3 出力 Low レベル電圧 VOL 外部プル アップ抵抗 = 1.5 kΩ 0.0 0.3 V *3 クロスオーバ電圧 VCRS ⎯ 1.3 2.0 V *4 立上り時間 tFR ⎯ 4 20 nS *5 立下り時間 tFF ⎯ 4 20 nS *5 立上り / 立下り時間マッチン グ tRFM ⎯ 90 111.11 % *5 出力インピーダンス ZDRV ⎯ 28 44 Ω Rs = 27 Ω を含む 送受信器エッジ率制御容量 CEDGE ⎯ ⎯ 75 pF *6 RS ⎯ 25 30 Ω 推奨値 :27 Ω シリーズ抵抗 * 1 : USB I/O バッファのシングルエンドレシーバのスイッチングしきい値電圧 は VIL (Max) = 0.8 [V], VIH (Min) = 2.0 [V] (TTL 入力規格 ) の範囲内に設定されています。 また , ノイズ感度を低下させるため , 多少のヒステリシスを持たせています。 * 2 : USB 差動データ信号の受信には Differential-Receiver を使用します。Differential-Receiver は差動データ入力がローカ ル・グランド・リファレンス・レベルに対して 0.8 [V] ∼ 2.5 [V] の範囲内にあるときは , 200 [mV] の差動入力感度が あります。上記電圧範囲がコモンモード入力電圧範囲です。 最小差入力入力感度 [V] 1.0 [V] 0.2 [V] 0.8 [V] 2.5 [V] コモン・モード入力電圧 [V] (続く) DS07-13805-1 99 MB96330 シリーズ (続き) * 3 : ドライバの出力駆動能力 Low-State (VOL) で 0.3 [V] 以下 ( 対 3.6 [V] , 1.5 kΩ 負荷 ), High-State(VOH) で 2.8 [V] 以上 ( 対 VSS , 1.5 kΩ 負荷 ) です。 * 4 : USB I/O バッファの外部差動出力信号 (D + /D − ) のクロス電圧は 1.3 [V] ∼ 2.0 [V] の範囲内にあります。 D+ Max 2.0 [V] VCRS 規格範囲 Min 1.3 [V] D- * 5 : tFR ,tFF, tRFM について 差動信号データの立ち上り (Trise) と立下り (Tfall) 時間規定です。 出力の信号電圧の 10% ∼ 90% 間の時間で規定されます。 フルスピードバッファに関しては , RFI 放射を最小限するために tFR/tFF 比を ±10% にするよう規定されています。 立上り時間 UDP VCRS 立下り時間 90% 90% 10% UDM 10% tFF tFR * 6 : 送受信器エッジ率制御容量 CEDGE の接続箇所 USB I/O において , CEDGE 制御容量の使用を推奨しております。 USB Max 規格での 75 pF に対して , 基板実装時に 30 ∼ 50 [pF] ( 推奨値 : 47 [pF] =: 50[pF]) を D + , D − ラインに接続 し 出力波形のエッジ特性を制御してください。 RS = 27 Ω +D 3-State CEDGE RS = 27 Ω -D CEDGE ドライバ出力インピーダンス 3 Ω ∼ 19 Ω Rs シリアル抵抗値 25 Ω ∼ 30 Ω 推奨値 27 Ω の直列抵抗を付加してください。 100 DS07-13805-1 MB96330 シリーズ 6. A/D コンバータ (TA = -40 ℃∼ +125 ℃ , 3.0 V ≦ AVRH - AVRL, VCC = AVCC = 3.0V ∼ 5.5V, VSS = AVSS = 0V) 項目 記号 端子 分解能 - 総合誤差 規格値 単位 最小 標準 最大 - - - 10 ビット - - -3 - +3 LSB 非直線性誤差 - - -2.5 - +2.5 LSB 微分非直線性誤差 - - -1.9 - +1.9 LSB VOT ANn AVRL - AVRL+ AVRL + 1.5 LSB 0.5 LSB 2.5 LSB V VFST ANn AVRH - AVRH - AVRH + 3.5 LSB 1.5 LSB 0.5 LSB V 比較時間 - - サンプリング時間 - ゼロリーディング電圧 フルスケールリーディング 電圧 アナログポート入力電流 アナログポート入力電流 アナログ入力電圧範囲 IAIN IAIN 1.0 - 16,500 μs 4.5V ≦ ΑVCC ≦ 5.5V 2.0 - - μs 3.0V ≦ ΑVCC < 4.5V 0.5 - - μs 4.5V ≦ ΑVCC ≦ 5.5V 1.2 - - μs 3.0V ≦ ΑVCC < 4.5V -3 - +3 μA AVSS, AVRL < VI < AVCC, AVRH -1 - +1 μA TA = 25 ℃ , AVSS, AVRL < VI < AVCC, AVRH -3 - +3 μA TA = 125 ℃ , AVSS, AVRL < VI < AVCC, AVRH ANn ANn VAIN ANn AVRL - AVRH V AVRH AVRH 0.75 AVcc - AVcc V AVRL AVRL AVSS - 0.25 AVCC V IA AVcc - 2.5 5 mA A/D コンバータ動作 時 IAH AVcc - - 5 μA A/D コンバータ非動 作時 IR AVRH/ AVRL - 0.7 1 mA A/D コンバータ動作 時 IRH AVRH/ AVRL - - 5 μA A/D コンバータ非動 作時 - ANn - - 4 LSB 基準電圧範囲 電源電流 基準電圧電流 入力チャネル間のばらつき 備考 (注意事項)|AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 DS07-13805-1 101 MB96330 シリーズ A/D コンバータの用語の定義 分解能 : A/D コンバータが識別可能なアナログ変化 総合誤差 : 実際の値と理論値の差。総合誤差は , ゼロトランジション誤差 , フルスケールトランジション 誤差 , および非直線性誤差が含まれる 非直線性誤差 : ゼロトランジション点 (00 0000 0000←→ 00 0000 0001) とフルスケールトランジション点 (11 1111 1110←→11 1111 1111) を結んだ直線と , 実際の変換特性との偏差 微分非直線性誤差 : 出力コードを 1 LSB 変化させるために必要な入力電圧の理想値からの偏差 ゼロリーディング電圧 : 最小変換値を生成する入力電圧 フルスケール リーディング電圧 : 最大変換値を生成する入力電圧 総合誤差 3FF 3FE 1.5 LSB 実際の変換特性 デジタル出力 3FD {1 LSB × (N − 1) + 0.5 LSB} 004 VNT ( 実測値 ) 003 実際の変換特性 002 理想特性 001 0.5 LSB AVRL AVRH アナログ入力 VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB デジタル出力 "N" の総合誤差 = 1 LSB = ( 理想値 ) AVRH − AVRL 1024 [LSB] [V] N: A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVRL + 0.5 LSB [V] VFST ( 理想値 ) = AVRH − 1.5 LSB [V] VNT : デジタル出力が (N − 1) から N に遷移する電圧 102 DS07-13805-1 MB96330 シリーズ 非直線性誤差 微分非直線性誤差 3FF デジタル出力 3FD 実際の変換特性 {1 LSB × (N − 1) + VOT } N+1 実際の変換特性 VFST ( 実測値 ) デジタル出力 3FE 理想特性 VNT ( 実測値 ) 004 実際の変換特性 003 N V(N + 1)T ( 実測値 ) N−1 VNT ( 実測値 ) 実際の変換特性 002 理想特性 N−2 001 VOT ( 実測値 ) AVRL AVRH AVRL AVRH アナログ入力 アナログ入力 デジタル出力 N の非直線性誤差 = デジタル出力 N の微分非直線性誤差 = 1 LSB = VNT − {1 LSB × (N − 1) + VOT} 1 LSB V (N+1) T − VNT 1 LSB VFST − VOT 1022 [LSB] −1 LSB [LSB] [V] N : /D A コンバータデジタル出力値 VOT : デジタル出力が "000H" から "001H" に遷移する電圧 VFST : デジタル出力が "3FEH" から "3FFH" に遷移する電圧 DS07-13805-1 103 MB96330 シリーズ A/D コンバータ部の注意事項 ・アナログ入力の外部インピーダンスと A/D コンバータ ( サンプルホールド回路付き ) のサンプリング時間について 外部インピーダンスが高くサンプリング時間を十分に確保できない場合 , 内部サンプルホールド用コンデンサに十分に アナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。 ・アナログ入力等価回路 R コンパレータ アナログ入力 C サンプリングスイッチ 参考値 : ・C = 8.5 pF ( 最大 ) A/D 変換精度規格を満足させるため , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間 (Tsamp) が最小値より長くなるように , 抵抗値や動作周波数を調整するか , 外部インピーダンスを下げて , ご使用ください。通常こ の値は 7τ に設定されます。ここで , τ = RC です。アナログ入力に接続されている外部入力抵抗 (Rext) が含まれている場合 , サンプリング時間は , 次のように表されます。 Tsamp [min] = 7 × (Rext + 2.6kΩ) × C (4.5 ≦ AVcc ≦ 5.5 の場合 ) Tsamp [min] = 7 × (Rext + 12.1kΩ) × C (3.0 ≦ AVcc ≦ 4.5 の場合 ) サンプリング時間が十分に確保できない場合 , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。 ・誤差について |AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。 104 DS07-13805-1 MB96330 シリーズ 7. アラームコンパレータ (TA = -40 °C ∼ +125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V) 項目 記号 端子 IA5ALMF 電源電流 IA5ALMS AVCC IA5ALMH 規格値 単位 備考 45 μA 高速モード (1 チャネ ル ) で有効なアラー ムコンパレータ 7 13 μA 低速モード (1 チャネ ル ) で有効なアラー ムコンパレータ - - 5 μA 無効なアラーム コンパレータ -1 - +1 μA TA = 25 °C -3 - +3 μA TA = 125 °C 最小 標準 最大 - 25 - ALARM 端子入力電流 IALIN ALARM 端子 入力電圧範囲 VALIN 0 - AVCC V 外部低しきい値 高から低への遷移 VEVTL(H->L) 0.36 × AVCC -0.25 0.36 × AVCC -0.1 - V 外部低しきい値 低から高への遷移 VEVTL(L->H) - 0.36 × AVCC +0.1 0.36 × AVCC +0.25 V 外部高しきい値 高から低への遷移 VEVTH(H->L) 0.78 × AVCC -0.25 0.78 × AVCC -0.1 - V 外部高しきい値 低から高への遷移 VEVTH(L->H) 0.78 × AVCC +0.1 0.78 × AVCC +0.25 V 内部低しきい値 高から低への遷移 VIVTL(H->L) 0.9 1.1 - V 内部低しきい値 低から高への遷移 VIVTL(L->H) - 1.3 1.55 V 内部高しきい値 高から低への遷移 VIVTH(H->L) 2.2 2.4 - V 内部高しきい値 低から高への遷移 VIVTH(L->H) - 2.6 2.85 V VHYS 50 - 300 mV tCOMPF - 0.1 1 μs CMD = 1 ( 高速 ) tCOMPS - 1 10 μs CMD = 0 ( 低速 ) tCMD - 100 500 μs 上で指定したしきい 値レベルは , この時 間内では保証されま せん。 スイッチヒステリシス 比較時間 低 / 高速モード遷移時間 DS07-13805-1 ALARM0, ALARM1 INTREF = 0 INTREF = 1 105 MB96330 シリーズ コンパレータ 出力 H L VxVTx(H->L) VHYS VALIN VxVTx(L->H) 106 DS07-13805-1 MB96330 シリーズ 8. 低電圧検出の特性 (TA = -40 ℃∼ +125 ℃ , Vcc = AVcc = 3.0V ∼ 5.5V, Vss = AVss = 0V) 項目 記号 規格値 単位 備考 Min Max TLVDSTAB 60 75 μs レベル 0 VDL0 2.7 2.9 V CILCR:LVL[3:0]=0000 レベル 1 VDL1 2.9 3.1 V CILCR:LVL[3:0]=0001 レベル 2 VDL2 3.1 3.3 V CILCR:LVL[3:0]=0010 レベル 3 VDL3 3.5 3.75 V CILCR:LVL[3:0]=0011 レベル 4 VDL4 3.6 3.85 V CILCR:LVL[3:0]=0100 レベル 5 VDL5 3.7 3.95 V CILCR:LVL[3:0]=0101 レベル 6 VDL6 3.8 4.05 V CILCR:LVL[3:0]=0110 レベル 7 VDL7 3.9 4.15 V CILCR:LVL[3:0]=0111 レベル 8 VDL8 4.0 4.25 V CILCR:LVL[3:0]=1000 レベル 9 VDL9 4.1 4.35 V CILCR:LVL[3:0]=1001 レベル 10 VDL10 未使用 レベル 11 VDL11 未使用 レベル 12 VDL12 未使用 レベル 13 VDL13 未使用 レベル 14 VDL14 未使用 レベル 15 VDL15 未使用 安定化時間 CILCR:LVL[3:0] は , CILCR レジスタの低電圧検出レベル選択ビットです。 レベル 10 ∼ 15 は , このデバイスでは使用しません。 dV V ≤ 0.004 μs を満たす必要があります。 検出を適切に実行するため , 電圧レベルの傾斜は dt 変動が速すぎるとノイズと見なされ , 検出できないことがあります。 MCU の機能動作は , Vcc = 2.7V の最小低電圧検出レベルまで保証されています。ただし , 電気的特性は指定範囲 ( 通常は 3.0V まで ) でのみ有効です。 DS07-13805-1 107 MB96330 シリーズ 低電圧検出の動作 下図に , 低電圧の動作を示します。リセットや立上り動作の詳細については , ハードウェアマニュアルをご覧ください。 電圧 [V] VCC VDLx, Max VDLx, Min dV dt 時間 [s] 通常動作 108 低電圧リセットアサーション パワーリセット延長時間 DS07-13805-1 MB96330 シリーズ 9. フラッシュメモリプログラム / 消去特性 (TA = -40 ℃ to 105 ℃ , VCC = AVCC = 3.0V to 5.5V, VSS = AVSS = 0V) 項目 規格値 単位 備考 最小 標準 最大 セクタ消去時間 - 0.9 3.6 s 消去事前プログラミング時間なし チップ消去時間 - n × 0.9 n × 3.6 s 消去事前プログラミング時間なし (n はデバイスのフラッシュセクタ数 ) ワード (16 ビット幅 ) プログラミング時間 - 23 370 μs 書込みコマンドを実行するためのオー バヘッド時間なし プログラム / 消去サイクル 10 000 - - cycle フラッシュデータ保持時間 20 - - year *1 * 1:表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を+ 85 ℃の正規化数 に変換 )。 DS07-13805-1 109 MB96330 シリーズ ■ 特性例 To be prepared 110 DS07-13805-1 MB96330 シリーズ ■ パッケージ・外形寸法図 MB96(F)33x LQFP 144P プラスチック・LQFP, 144 ピン (FPT-144P-M08) プラスチック・LQFP, 144 ピン (FPT-144P-M08) リードピッチ 0.50mm パッケージ幅× パッケージ長さ 20.0 × 20.0mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX 質量 1.20g コード(参考) P-LFQFP144-20×20-0.50 注 1)* 印寸法はレジン残りを含まず。レジン残りは、片側 +0.25(.010)MAX 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 22.00±0.20(.866±.008)SQ * 20.00±0.10(.787±.004)SQ 108 0.145±0.055 (.006±.002) 73 109 72 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 .059 –.004 0°~8° INDEX 144 37 "A" LEAD No. 1 36 0.50(.020) 0.22±0.05 (.009±.002) 0.08(.003) 0.10±0.10 (.004±.004) (Stand off) 0.25(.010) M ©2003-2008 FUJITSU MICROELECTRONICS LIMITED F144019S-c-4-7 C 0.50±0.20 (.020±.008) 0.60±0.15 (.024±.006) (Mounting height) 2003 FUJITSU LIMITED F144019S-c-4-6 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ DS07-13805-1 111 MB96330 シリーズ ■ オーダ型格 型格 MB96F336USA PMC-GSE2 *1 MB96F336UWA PMC-GSE2 *1 フラッシュ /ROM フラッシュ A (288KB) サブ クロック MB96F338YWA PMC-GSE2 *1 あり なし フラッシュ A (544KB) あり MB96F338RWA PMC-GSE2 *1 MB96F338USA PMC-GSE2 *1 MB96F338UWA PMC-GSE2 *1 MB96V300BRB-ES ( 評価用品 ) フラッシュ A (544KB) 外部 RAM による エミュレート パッケージ 備考 なし プラスチック LQFP 144 ピン (FPT-144P-M08) USB あり なし MB96F338YSA PMC-GSE2 *1 MB96F338RSA PMC-GSE2 *1 禁止でき ない低電圧 リセット なし あり あり あり なし あり プラスチック LQFP 144 ピン (FPT-144P-M08) なし なし 144 pin Plastic LQFP (FPT-144P-M08) なし プラスチック BGA, 416 端子 (BGA-416P-M02) USB あり * 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は , 予告なしに変更す ることがあります。 112 DS07-13805-1 MB96330 シリーズ MEMO DS07-13805-1 113 MB96330 シリーズ MEMO 114 DS07-13805-1 MB96330 シリーズ MEMO DS07-13805-1 115 MB96330 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 222-8508 神奈川県横浜市港北区新横浜 2-100-45 新横浜中央ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部 116 DS07-13805-1