本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 FUJITSU SEMICONDUCTOR DATA SHEET DS07–12632–2 8 ビット・マイクロコントローラ CMOS ® MB95390H シリーズ MB95F394H/F394K/F396H/F396K/F398H/F398K ■ 概要 MB95390H シリーズは , コンパクトな命令体系に加えて , 豊富な周辺機能を内蔵した汎用ワンチップマイクロコント ローラです。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通セミコンダクター株式会社の登録商標です。 ■ 特長 ・F2MC-8FX CPU コア コントローラに最適な命令体系 ・ 乗除算命令 ・ 16 ビット演算 ・ ビットテストによるブランチ命令 ・ ビット操作命令など ・クロック ・ 選択可能なメインクロックソース メイン 発振クロック ( 最大 16.25 MHz, 最大マシンクロック周波数:8.125 MHz) 外部クロック ( 最大 32.5 MHz, 最大マシンクロック周波数:16.25 MHz) メイン CR クロック (1/8/10/12.5 MHz ±2% または ±2.5%*, 最大マシンクロック周波数:12.5 MHz) *: LQFP パッケージ (FPT-48P-M49 または FPT-52P-M02) に搭載される製品のメイン CR クロック発振精度は ±2%, QFN パッケージ (LCC-48P-M11) に搭載される製品のメイン CR クロック発振精度は ±2.5% ・ 選択可能なサブクロックソース サブ 発振 クロック (32.768 kHz) 外部クロック (32.768 kHz) サブ CR クロック ( 標準:100 kHz, 最小:50 kHz, 最大:200 kHz) ・タイマ ・ 8/16 ビット複合タイマ× 2 チャネル ・ 8/16 ビット PPG × 3 チャネル ・ 16 ビット PPG × 1 チャネル ( マルチパルスジェネレータと連動 , または独立して動作可能 ) ・ 16 ビットリロードタイマ × 1 チャネル ( マルチパルスジェネレータと連動 , または独立して動作可能 ) ・ タイムベースタイマ × 1 チャネル ・ 時計プリスケーラ × 1 チャネル (続く) 富士通セミコンダクターのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2010 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 2010.11 MB95390H シリーズ (続き) ・UART/SIO × 1 チャネル ・ 全二重ダブルバッファ ・ クロック非同期 (UART) のシリアルデータ転送およびクロック同期 (SIO) のシリアルデータ転送が可能 ・I2C × 1 チャネル ・ ウェイクアップ機能内蔵 ・マルチパルスジェネレータ (MPG) (DC モータ制御用 ) × 1 チャネル ・ 16 ビットリロードタイマ × 1 チャネル ・ 16 ビット PPG タイマ × 1 チャネル ・ 波形シーケンサ (16 ビットタイマ , バッファおよびコンペアクリア機能付き ) ・LIN-UART ・ 全二重ダブルバッファ ・ クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能 ・外部割込み × 8 チャネル ・ エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , および両エッジから選択可能 ) ・ 各種の低消費電力 ( スタンバイ ) モードからの解除としても使用可能 ・8/10 ビット A/D コンバータ × 12 チャネル ・ 8 ビットまたは 10 ビット分解能の選択可能 ・低消費電力 ( スタンバイ ) モード ・ ストップモード ・ スリープモード ・ 時計モード ・ タイムベースタイマモード ・I/O ポート ・ MB95F394H/F396H/F398H ( 最大ポート数:44) 汎用入出力ポート (N-ch オープンドレイン ):3 本 汎用入出力ポート (CMOS I/O):41 本 ・ MB95F394K/F396K/F398K ( 最大ポート数:45) 汎用入出力ポート (N-ch オープンドレイン ):4 本 汎用入出力ポート (CMOS I/O):41 本 ・オンチップデバッグ ・ 1 線式シリアル制御 ・ シリアル書込みサポート ( 非同期モード ) ・ハードウェア / ソフトウェアウォッチドッグタイマ ・ ハードウェアウォッチドッグタイマ内蔵 ・ ソフトウェアウォッチドッグタイマ内蔵 ・低電圧検出リセット回路 ・ 低電圧検出器内蔵 ・クロックスーパバイザカウンタ ・ クロックスーパバイザカウンタ機能内蔵 ・ポートの入力電圧レベルを変更可能 ・ CMOS 入力レベル / ヒステリシス入力レベル ・デュアルオペレーションフラッシュメモリ ・ 消去 / 書込み動作・読込み動作は , 異なったバンク ( 上位バンク / 下位バンク ) で同時に可能 ・フラッシュメモリセキュリティ機能 ・ フラッシュメモリ内容を保護 2 DS07–12632–2 MB95390H シリーズ ■ 品種構成 品種 MB95F394H 項目 分類 クロックスーパ バイザカウンタ ROM 容量 RAM 容量 低電圧検出 リセット リセット入力 CPU 機能 汎用入出力 MB95F396H MB95F398H MB95F394K MB95F396K MB95F398K 36 K バイト 1008 バイト 60 K バイト 2032 バイト フラッシュメモリ品 メインクロックの発振を監視 20 K バイト 496 バイト 36 K バイト 1008 バイト なし • • • • • • • • • 60 K バイト 2032 バイト 20 K バイト 496 バイト あり 専用のリセット入力あり ソフトウェア選択 基本命令数 :136 命令 命令ビット長 :8 ビット 命令長 :1 ~ 3 バイト データビット長 :1, 8, 16 ビット長 最小命令実行時間 :61.5 ns ( マシンクロック周波数= 16.25 MHz) 割込み処理時間 :0.6 µs ( マシンクロック周波数 = 16.25 MHz ) I/O ポート ( 最大 ) :44 本 • I/O ポート ( 最大 ) :45 本 • CMOS I/O :41 本 CMOS I/O :41 本 • N-ch オープンドレイン : 4 本 N-ch オープンドレイン :3 本 タイムベース インターバル時間:0.256 ms ~ 8.3 s ( 外部クロック周波数= 4 MHz) タイマ ハードウェア / ソ • リセット発生周期 フトウェア - メイン発振クロック 10 MHz 時:105 ms ( 最小 ) ウォッチドッグ • サブ CR クロックをハードウェアウォッチドッグのソースクロックとして使用可能 タイマ ワイルド レジスタ LIN-UART 8/10 ビット A/D コンバータ 8/16 ビット 複合タイマ 外部割込み オンチップ デバッグ 3 バイト分のデータ置換え可能 • 専用リロードタイマによって広範囲の通信速度の選択が可能 • クロック同期のシリアルデータ転送およびクロック非同期のシリアルデータ転送が可能 • LIN 機能は LIN マスタまたは LIN スレーブとして使用可能 12 チャネル 8 ビットまたは 10 ビット分解能の選択が可能 2 チャネル • タイマは 8 ビットタイマ× 2 チャネル , または 16 ビットタイマ× 1 チャネルとして構成可能 • タイマ機能 , PWC 機能 , PWM 機能および入力キャプチャ機能内蔵 • カウントクロック:内部クロック (7 種類 ) および外部クロックから選択可能 • 方形波出力可能 8 チャネル • エッジ検出による割込み ( 立上りエッジ , 立下りエッジ , または両エッジから選択可能 ) • 各種スタンバイモードからの解除として使用可能 • 1 線式シリアル制御 • シリアル書込みをサポート ( 非同期モード ) (続く) DS07–12632–2 3 MB95390H シリーズ (続き) 品種 MB95F394H MB95F396H MB95F398H MB95F394K MB95F396K MB95F398K 項目 UART/SIO I2C 8/16 ビット PPG 16 ビット PPG 16 ビット リロードタイマ マルチパルス ジェネレータ (DC モータ 制御用 ) 時計 プリスケーラ 1 チャネル • UART/SIO でのデータ転送可能 • 全二重ダブルバッファ, 可変データ長 (5/6/7/8 ビット ), ボーレートジェネレータ内蔵 , エラー検出機能 • NRZ 方式転送フォーマット • LSB ファースト / MSB ファーストのデータ転送が使用可能 • クロック非同期 (UART) またはクロック同期 (SIO) のシリアルデータ転送が使用可能 1 チャネル • マスタ / スレーブ送受信 • バスエラー機能 , アービトレーション機能 , 転送方向検出機能 , ウェイクアップ機能 • スタートコンディションの繰返し発生および検出機能 3 チャネル • タイマ 1 チャネルにつき 8 ビットタイマ× 2 チャネルまたは , 16 ビットタイマ× 1 チャネルとして 使用可能 • カウンタ動作クロック:8 種類のクロックソースから選択可能 • PWM モードまたはワンショットモードが使用可能 • カウンタ動作クロック:8 種類のクロックソースから選択可能 • 外部トリガ起動対応 • マルチパルスジェネレータと連動 , または独立して動作可能 • 2 つのクロックモードとカウンタ動作モードが使用可能 • 方形波出力可能 • カウントクロック:内部クロック 7 種類および外部クロックから選択可能 • 2 つのカウンタ動作モード:リロードモード , ワンショットモード • マルチパルスジェネレータと連動 , または独立して動作可能 • 16 ビット PPG タイマ:1 チャネル • 16 ビット リロードタイマ動作:トグル出力 , シングルショット出力選択可能 • イベントカウンタ:1 チャネル • 波形シーケンサ (16 ビットタイマにバッファ機能 , コンペアクリア機能あり ) 8 種類のインターバル時間から選択可能 自動プログラミング , Embedded Algorithm, 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート アルゴリズム完了を示すフラグ 書込み / 消去回数 :100000 回 データ保持期間:20 年間 フラッシュ内容を保護するフラッシュセキュリティ機能 フラッシュ メモリ • • • • • スタンバイ モード スリープモード , ストップモード , 時計モード , タイムベースタイマモード パッケージ 4 FPT-48P-M49 FPT-52P-M02 LCC-48P-M11 DS07–12632–2 MB95390H シリーズ ■ パッケージと品種対応 品種 MB95F394H MB95F396H MB95F398H MB95F394K MB95F396K MB95F398K FPT-48P-M49 ○ ○ ○ ○ ○ ○ FPT-52P-M02 ○ ○ ○ ○ ○ ○ LCC-48P-M11 ○ ○ ○ ○ ○ ○ パッケージ ○:使用可能 DS07–12632–2 5 MB95390H シリーズ ■ 品種間の相違点と品種選択時の注意事項 ・ 消費電流 オンチップデバッグ機能を使用する場合は , フラッシュ消去 / プログラムの消費電流を考慮してください。 消費電流の詳細は ,「■電気的特性」を参照してください。 ・ パッケージ 各パッケージの詳細は ,「■パッケージと品種対応」および「■パッケージ・外形寸法図」を参照してください。 ・ 動作電圧 動作電圧は , オンチップデバッグ機能を使用するか使用しないかによって異なります。 動作電圧の詳細は ,「■電気的特性」を参照してください。 ・ オンチップデバッグ機能 オンチップデバッグ機能を使用する場合は ,VCC, VSS, および 1 本のシリアルケーブルを評価ツールに接続してください。 接続方法については , MB95390H シリーズハードウェアマニュアルの「第 29 章 シリアル書込み接続例」を参照してく ださい。 6 DS07–12632–2 MB95390H シリーズ PG2/X1A/SNI2 PG1/X0A/SNI1 Vcc C P40/AN08 P41/AN09 P42/AN10 P43/AN11 Vss PF1/X1 PF0/X0 PF2/RST P07/INT07/AN07 P06/INT06/AN06 P05/INT05/AN05 P04/INT04/AN04 P03/INT03/AN03 P02/INT02/AN02 P01/INT01/AN01 P00/INT00/AN00 48 47 46 45 44 43 42 41 40 39 38 37 ■ 端子配列図 36 35 34 33 P67*/OPT5/PPG21/TRG1 P66*/OPT4/PPG20/PPG1 P65*/OPT3/PPG11 P64*/OPT2/PPG10/EC1 32 31 30 29 P63*/OPT1/PPG01/TO11 P62*/OPT0/PPG00/TO10 P61/TI1 P60/DTTI P44/TO1 1 2 3 4 5 6 7 8 9 28 P77/UI0 P45/SCK 10 27 P76/UO0 P46/SOT P47/SIN 11 12 26 25 P75/UCK0 P74/EC0 (TOP VIEW) LQFP48 20 21 22 23 24 P17/SNI0 P71/TO01 P72/SCL P73/SDA 17 18 19 P14/PPG01 P15/PPG20 P16/PPG21 P70/TO00 13 14 15 16 P10/PPG10 P11/PPG11 P12/DBG P13/PPG00 FPT-48P-M49 *:大電流端子 (8 mA/12 mA) (続く) DS07–12632–2 7 P00/INT00/AN00 P02/INT02/AN02 P01/INT01/AN01 41 40 P03/INT03/AN03 43 42 44 Vss PF1/X1 PF0/X0 PF2/RST P07/INT07/AN07 P06/INT06/AN06 NC P05/INT05/AN05 P04/INT04/AN04 39 38 37 36 P67*/OPT5/PPG21/TRG1 P66*/OPT4/PPG20/PPG1 P65*/OPT3/PPG11 P64*/OPT2/PPG10/EC1 35 34 33 32 31 P63*/OPT1/PPG01/TO11 P62*/OPT0/PPG00/TO10 NC P61/TI1 P60/DTTI 30 P77/UI0 29 P76/UO0 28 27 P75/UCK0 P74/EC0 P73/SDA P72/SCL 24 25 26 P71/TO01 P10/PPG10 P11/PPG11 P12/DBG P13/PPG00 14 15 16 P47/SIN 23 12 13 22 P46/SOT P17/SNI0 11 P70/TO00 P45/SCK 20 10 FPT-52P-M02 21 P44/TO1 (TOP VIEW) LQFP52 17 18 19 1 2 3 4 5 6 7 8 9 P14/PPG01 P15/PPG20 NC P16/PPG21 PG2/X1A/SNI2 PG1/X0A/SNI1 Vcc C P40/AN08 P41/AN09 NC P42/AN10 P43/AN11 52 51 50 49 48 47 46 45 MB95390H シリーズ *:大電流端子 (8 mA/12 mA) (続く) 8 DS07–12632–2 MB95390H シリーズ PG2/X1A/SNI2 PG1/X0A/SNI1 Vcc C P40/AN08 P41/AN09 P42/AN10 P43/AN11 Vss PF1/X1 PF0/X0 PF2/RST P07/INT07/AN07 P06/INT06/AN06 P05/INT05/AN05 P04/INT04/AN04 P03/INT03/AN03 P02/INT02/AN02 P01/INT01/AN01 P00/INT00/AN00 48 47 46 45 44 43 42 41 40 39 38 37 (続き) 36 35 34 33 P67*/OPT5/PPG21/TRG1 P66*/OPT4/PPG20/PPG1 P65*/OPT3/PPG11 P64*/OPT2/PPG10/EC1 32 31 30 29 P63*/OPT1/PPG01/TO11 P62*/OPT0/PPG00/TO10 P61/TI1 P60/DTTI P44/TO1 1 2 3 4 5 6 7 8 9 28 P77/UI0 P45/SCK 10 27 P76/UO0 P46/SOT 11 26 P75/UCK0 P47/SIN 12 25 P74/EC0 (TOP VIEW) QFN48 20 21 22 23 24 P17/SNI0 P71/TO01 P72/SCL P73/SDA 17 18 19 P14/PPG01 P15/PPG20 P16/PPG21 P70/TO00 13 14 15 16 P10/PPG10 P11/PPG11 P12/DBG P13/PPG00 LCC-48P-M11 *:大電流端子 (8 mA/12 mA) DS07–12632–2 9 MB95390H シリーズ ■ 端子機能説明 端子番号 LQFP48*1 QFN48*2 LQFP52*3 端子名 入出力 回路形式 *4 汎用入出力ポートです。 PG2 1 2 1 2 1 2 X1A 機能 C サブクロック用入出力発振端子です。 SNI2 MPG 波形シーケンサの位置検出機能用トリガ入力端子 です。 PG1 汎用入出力ポートです。 X0A C サブクロック用入力発振端子です。 MPG 波形シーケンサの位置検出機能用トリガ入力端子 です。 SNI1 3 3 3 VCC ⎯ 電源端子です。 4 4 4 C ⎯ コンデンサ接続端子です。 5 5 5 6 6 6 ⎯ ⎯ 7 7 7 8 8 8 9 9 9 10 10 10 11 11 11 12 12 12 13 13 13 14 14 15 16 14 15 16 15 16 17 17 17 18 18 18 19 ⎯ ⎯ 20 P40 AN08 P41 AN09 NC P42 AN10 P43 AN11 P44 TO1 P45 SCK P46 SOT P47 SIN P10 PPG10 P11 PPG11 P12 DBG P13 PPG00 P14 PPG01 P15 PPG20 NC K K ⎯ K K G G G J G G H G G G ⎯ 汎用入出力ポートです。 A/D コンバータアナログ入力端子です。 汎用入出力ポートです。 A/D コンバータアナログ入力端子です。 内部接続端子です。常に開放にしておいてください。 汎用入出力ポートです。 A/D コンバータアナログ入力端子です。 汎用入出力ポートです。 A/D コンバータアナログ入力端子です。 汎用入出力ポートです。 16 ビットリロードタイマ ch. 0 出力端子です。 汎用入出力ポートです。 LIN-UART クロック入出力端子です。 汎用入出力ポートです。 LIN-UART データ出力端子です。 汎用入出力ポートです。 LIN-UART データ入力端子です。 汎用入出力ポートです。 8/16 ビット PPG ch. 1 出力端子です。 汎用入出力ポートです。 8/16 ビット PPG ch. 1 出力端子です。 汎用入出力ポートです。 DBG 入力端子です。 汎用入出力ポートです。 8/16 ビット PPG ch. 0 出力端子です。 汎用入出力ポートです。 8/16 ビット PPG ch. 0 出力端子です。 汎用入出力ポートです。 8/16 ビット PPG ch. 2 出力端子です。 内部接続端子です。常に開放にしておいてください。 (続く) 10 DS07–12632–2 MB95390H シリーズ 端子番号 LQFP48 *1 QFN48*2 LQFP52*3 19 21 19 端子名 P16 PPG21 入出力 回路形式 *4 G 20 22 21 21 23 22 22 24 23 23 25 24 24 26 25 25 27 26 26 28 27 27 29 28 28 30 29 29 31 30 30 32 ⎯ ⎯ 33 SNI0 P70 TO00 P71 TO01 P72 SCL P73 SDA P74 EC0 P75 UCK0 P76 UO0 P77 UI0 P60 DTTI P61 TI1 NC G G G I I G G G J G G ⎯ 31 34 OPT0 PPG00 D 35 OPT1 PPG01 D 36 OPT2 PPG10 EC1 汎用入出力ポートです。 8/16 ビット複合タイマ ch. 0 出力端子です。 汎用入出力ポートです。 I2C クロック入出力端子です。 汎用入出力ポートです。 I2C データ入出力端子です。 汎用入出力ポートです。 8/16 ビット複合タイマ ch. 0 クロック入力端子です。 汎用入出力ポートです。 UART/SIO ch. 0 クロック入出力端子です。 汎用入出力ポートです。 UART/SIO ch. 0 データ出力端子です。 汎用入出力ポートです。 UART/SIO ch. 0 データ入力端子です。 汎用入出力ポートです。 MPG 波形シーケンサ入力端子です。 汎用入出力ポートです。 16 ビットリロードタイマ ch. 0 入力端子です。 内部接続端子です。常に開放にしておいてください。 MPG 波形シーケンサ出力端子です。 8/16 ビット PPG ch. 0 出力端子です。 MPG 波形シーケンサ出力端子です。 8/16 ビット PPG ch. 0 出力端子です。 汎用入出力ポートです。大電流端子です。 P64 33 8/16 ビット複合タイマ ch. 0 出力端子です。 8/16 ビット複合タイマ ch. 1 出力端子です。 TO11 33 汎用入出力ポートです。 汎用入出力ポートです。大電流端子です。 P63 32 MPG 波形シーケンサの位置検出機能用トリガ入力端子 です。 8/16 ビット複合タイマ ch. 1 出力端子です。 TO10 32 8/16 ビット PPG ch. 2 出力端子です。 汎用入出力ポートです。大電流端子です。 P62 31 汎用入出力ポートです。 汎用入出力ポートです。 P17 20 機能 D MPG 波形シーケンサ出力端子です。 8/16 ビット PPG ch. 1 出力端子です。 8/16 ビット複合タイマ ch. 1 クロック入力端子です。 (続く) DS07–12632–2 11 MB95390H シリーズ 端子番号 LQFP48 *1 QFN48*2 LQFP52*3 端子名 入出力 回路形式 *4 汎用入出力ポートです。大電流端子です。 P65 34 34 37 OPT3 D 汎用入出力ポートです。大電流端子です。 P66 35 35 38 PPG20 D 36 39 PPG21 D 40 INT00 E 汎用入出力ポートです。 P01 38 41 INT01 E 汎用入出力ポートです。 P02 39 42 INT02 E 汎用入出力ポートです。 P03 40 43 INT03 E 汎用入出力ポートです。 P04 41 44 INT04 E 汎用入出力ポートです。 P05 42 45 INT05 E ⎯ 46 NC ⎯ 43 47 INT06 E 汎用入出力ポートです。 P07 44 48 INT07 E 汎用入出力ポートです。 PF2 45 49 RST 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN07 45 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN06 44 内部接続端子です。常に開放にしておいてください。 汎用入出力ポートです。 P06 43 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN05 ⎯ 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN04 42 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN03 41 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN02 40 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN01 39 外部割込み入力端子です。 A/D コンバータアナログ入力端子です。 AN00 38 8/16 ビット PPG ch. 2 出力端子です。 汎用入出力ポートです。 P00 37 MPG 波形シーケンサ出力端子です。 16 ビット PPG ch. 1 トリガ入力端子です。 TRG1 37 8/16 ビット PPG ch. 2 出力端子です。 汎用入出力ポートです。大電流端子です。 P67 36 MPG 波形シーケンサ出力端子です。 16 ビット PPG ch. 1 出力端子です。 PPG1 OPT5 MPG 波形シーケンサ出力端子です。 8/16 ビット PPG ch. 1 出力端子です。 PPG11 OPT4 機能 A リセット端子です。 MB95F394H/F396H/F398H では専用リセット端子です。 (続く) 12 DS07–12632–2 MB95390H シリーズ (続き) 端子番号 LQFP48 *1 QFN48*2 LQFP52*3 46 50 46 47 47 51 48 48 52 端子名 PF0 X0 PF1 X1 VSS 入出力 回路形式 *4 B B ⎯ 機能 汎用入出力ポートです。 メインクロック用入出力発振端子です。 汎用入出力ポートです。 メインクロック用入出力発振端子です。 電源端子です。(GND) *1:FPT-48P-M49 *2:LCC-48P-M11 *3:FPT-52P-M02 *4:入出力回路形式については「■ 入出力回路形式」を参照してください。 DS07–12632–2 13 MB95390H シリーズ ■ 入出力回路形式 分類 回路 A 備考 リセット入力 / ヒステリシス入力 リセット出力 / デジタル出力 ・ N-ch オープンドレイン出力 ・ ヒステリシス入力 ・ リセット出力 N-ch B P-ch ポート選択 デジタル出力 N-ch ・ 発振回路 ・ 高速側 帰還抵抗:約 1 MΩ デジタル出力 スタンバイ制御 ヒステリシス入力 ・ CMOS 出力 ・ ヒステリシス入力 クロック入力 X1 X0 スタンバイ制御 / ポート選択 P-ch ポート選択 デジタル出力 N-ch デジタル出力 スタンバイ制御 ヒステリシス入力 C ポート選択 R プルアップ制御 P-ch P-ch デジタル出力 N-ch デジタル出力 スタンバイ制御 ヒステリシス入力 ・ 発振回路 ・ 低速側 帰還抵抗:約 10 MΩ ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり クロック入力 X1A X0A スタンバイ制御 / ポート選択 ポート選択 R プルアップ制御 デジタル出力 P-ch デジタル出力 N-ch デジタル出力 スタンバイ制御 ヒステリシス入力 (続く) 14 DS07–12632–2 MB95390H シリーズ 分類 回路 D P-ch 備考 デジタル出力 デジタル出力 N-ch ・ CMOS 出力 ・ ヒステリシス入力 ・ 高電流出力 スタンバイ制御 ヒステリシス入力 E プルアップ制御 R P-ch デジタル出力 P-ch ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり ・ アナログ入力 デジタル出力 N-ch アナログ入力 A/D 制御 スタンバイ制御 ヒステリシス入力 F プルアップ制御 R P-ch P-ch デジタル出力 デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ CMOS 入力 ・ プルアップ制御あり ・ アナログ入力 N-ch アナログ入力 A/D 制御 スタンバイ制御 ヒステリシス入力 CMOS 入力 G プルアップ制御 R P-ch P-ch ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり デジタル出力 デジタル出力 N-ch スタンバイ制御 ヒステリシス入力 H スタンバイ制御 ヒステリシス入力 ・ N-ch オープンドレイン出力 ・ ヒステリシス入力 デジタル出力 N-ch (続く) DS07–12632–2 15 MB95390H シリーズ (続き) 分類 回路 備考 I デジタル出力 N-ch ・N-ch オープンドレイン出力 ・ヒステリシス入力 ・CMOS 入力 スタンバイ制御 ヒステリシス入力 CMOS 入力 J プルアップ制御 R P-ch P-ch デジタル出力 ・ CMOS 出力 ・ ヒステリシス入力 ・ CMOS 入力 ・ プルアップ制御あり デジタル出力 N-ch スタンバイ制御 ヒステリシス入力 CMOS 入力 K プルアップ制御 R P-ch デジタル出力 P-ch ・ CMOS 出力 ・ ヒステリシス入力 ・ プルアップ制御あり ・ アナログ入力 デジタル出力 N-ch スタンバイ制御 ヒステリシス入力 アナログ入力 16 DS07–12632–2 MB95390H シリーズ ■ デバイス使用上の注意 ・ラッチアップの防止 使用に際して , 印加する電圧が最大定格電圧を超えないようにしてください。 CMOS IC では , 中耐圧端子でも高耐圧端子でもない入出力端子に VCC より高い電圧や VSS より低い電圧が印加された 場合 , または「■電気的特性」の「1. 絶対最大定格」に示す電源電圧の定格範囲外の電圧が VCC 端子または VSS 端子に印加さ れた場合 , ラッチアップ現象が発生することがあります。 ラッチアップ現象が発生すると電源電流が激増し , 素子が熱破壊する恐れがあります。 ・供給電圧の安定化 供給電圧は , 安定させてください。 電源電圧が急激に変動すると , たとえ変動が VCC 電源電圧の動作保証範囲内であっても , 誤動作を生じることがありま す。 電圧安定化の基準として , 商用周波数 (50 Hz / 60 Hz) での VCC リプル変動 (P-P 値 ) は , 標準 VCC 値の 10 % 以下に , また 電源の切換え時などの瞬時変化においては , 過渡変動率が 0.1 V/ms 以下になるよう電圧変動を抑えてください。 ・外部クロック使用時の注意 外部クロック使用時において , パワーオンリセット , サブクロックモードまたはストップモード解除時には , 発振安定 待ち時間が発生します。 ■ 端子接続について ・未使用端子の処理 入力に用いる未使用端子を開放のままにしておくと , 誤動作およびラッチアップ現象による永久破壊の原因になること があります。使用していない入力端子は 2 kΩ 以上の抵抗を介してプルアップまたはプルダウンの処理をしてください。使 用していない入出力端子は, 出力状態に設定して開放とするか, 入力状態に設定して入力端子と同じ処理をしてください。 使用していない出力端子は , 開放としてください。 ・電源端子 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作の防止 , 総出力電流規格を遵守などのために , 必ず VCC 端子と VSS 端子をデバイスの外部で電源とグランドに接続してください。また , 電流供給源と VCC 端子および VSS 端子は低インピーダンスで接続してください。 本デバイスに近い位置で , VCC 端子と VSS 端子の間に 0.1 µF 程度のセラミックコンデンサをバイパスコンデンサとして 接続することをお勧めいたします。 ・DBG 端子 DBG 端子は外部のプルアップ抵抗に直接接続してください。 ノイズによってデバイスが意図せずにデバッグモードに入るのを防止するため , プリント基板のレイアウトを設計する ときは , DBG 端子から VCC 端子または VSS 端子への距離を最小限にしてください。 パワーオン後 , リセット出力が解除されるまでは , DBG 端子が “L” レベルのままにならないようにしてください。 ・RST 端子 RST 端子は外部のプルアップ抵抗に直接接続してください。 ノイズによってデバイスが意図せずにリセットモードに入るのを防止するため , プリント基板のレイアウトを設計する ときは , RST 端子から VCC 端子または VSS 端子への距離を最小限にしてください。 パワーオン後 , RST/PF2 端子はリセット入出力端子として機能します。また , リセット出力は SYSC レジスタの RSTOE ビットによって許可でき , リセット入力機能または汎用入出力機能は SYSC レジスタの RSTEN ビットによって選択でき ます。 DS07–12632–2 17 MB95390H シリーズ ・C 端子 セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。Vcc 端子のバイパスコンデンサは , CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してください。ノイズに よってデバイスが意図せずに不明なモードに入るのを防止するため , プリント基板のレイアウトを設計するときは , C 端 子から CS への距離および CS から VSS 端子への距離を最小限にしてください。 ・DBG / RST / C 端子接続図 DBG C RST Cs 18 DS07–12632–2 MB95390H シリーズ ■ ブロックダイヤグラム F2MC-8FX CPU PF2*1/RST*2 PF1/X1*2 PF0/X0*2 PG2/X1A*2 PG1/X0A*2 (P04) (P05) P12/DBG*1 セキュリティ付き デュアルオペレーション フラッシュ(60 K バイト ) LVD 付きリセット CR 発振器 発振器 回路 RAM (496/1008/2032 バイト ) クロック制御 8/16 ビット 複合タイマ ch.0 オンチップデバッグ ワイルドレジスタ P00/INT00 ~ P07/INT07 8/10 ビット A/D コンバータ (P00/AN00 ~ P07/AN07) P40/AN08 ~ P43/AN11 外部割込み 割込みコントローラ P45/SCK P46/SOT P47/SIN LIN-UART P75/UCK0 P76/UO0 P77/UI0 UART/SIO P72/SCL*1 P73/SDA*1 I2C 内部バス 8/16 ビット 複合タイマ ch.1 C P70/TO00 P71/TO01 P74/EC0 MPG 16 ビット リロードタイマ (P61/TI1) P44/TO1 波形シーケンサ P62/OPT0 ~ P67/OPT5*3 P17/SNI0, PG1/SNI1, PG2/SNI2 P60/DTTI P61/TI1 16 ビット PPG タイマ (P62/PPG00*3), P13/PPG00 (P63/PPG01*3), P14/PPG01 8/16 ビット PPG ch.0 (P66/PPG20*3), P15/PPG20 (P67/PPG21*3), P16/PPG21 8/16 ビット PPG ch.2 ポート (P62/TO10) (P63/TO11) (P64/EC1) 8/16 ビット PPG ch.1 (P67/TRG1) (P66/PPG1) P10/PPG10, (P64/PPG10*3) P11/PPG11, (P65/PPG11*3) ポート Vcc Vss *1: PF2, P12, P72, P73 は N-ch オープンドレイン端子です。 *2: ソフトウェアオプション *3: P62 ~ P67 は大電流端子です。 (注意事項)( ) 内の端子は , ほかの周辺機能との兼用端子を意味しています。 DS07–12632–2 19 MB95390H シリーズ ■ CPU コア • メモリ空間 MB95390H シリーズのメモリ空間は 64 K バイト で , I/O 領域 , データ領域とプログラム領域によって構成されます。 メモリ空間の中には汎用レジスタ , ベクタテーブルなど特定の用途に使用される領域があります。MB95390H シリーズの メモリマップを以下に示します。 • メモリマップ MB95F394H/F394K 0080H 0090H 0100H 0200H 0280H MB95F396H/F396K 0000H 0000H I/O アクセス禁止 RAM 496 バイト レジスタ 0080H 0090H 0100H 0200H MB95F398H/F398K 0000H I/O アクセス禁止 RAM 1008 バイト レジスタ 0080H 0090H 0100H 0200H I/O アクセス禁止 RAM 2032 バイト レジスタ 0480H アクセス禁止 アクセス禁止 0880H 0F80H 0F80H 0F80H 拡張 I/O 1000H 2000H フラッシュメモリ 4 K バイト 拡張 I/O 1000H 2000H フラッシュメモリ 4 K バイト 1000H アクセス禁止 拡張 I/O 空き領域 空き領域 7FFFH BFFFH フラッシュメモリ 60 K バイト フラッシュメモリ 32 K バイト フラッシュメモリ 16 K バイト FFFFH 20 FFFFH FFFFH DS07–12632–2 MB95390H シリーズ ■ I/O マップ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0000H PDR0 ポート 0 データレジスタ R/W 00000000B 0001H DDR0 ポート 0 方向レジスタ R/W 00000000B 0002H PDR1 ポート 1 データレジスタ R/W 00000000B 0003H DDR1 ポート 1 方向レジスタ R/W 00000000B 0004H ⎯ ⎯ ⎯ 0005H WATR R/W 11111111B 0006H ⎯ ⎯ ⎯ 0007H SYCC システムクロック制御レジスタ R/W 0000X011B 0008H STBC スタンバイ制御レジスタ R/W 00000XXXB 0009H RSRR リセット要因レジスタ R/W XXXXXXXXB 000AH TBTC タイムベースタイマ制御レジスタ R/W 00000000B 000BH WPCR 時計プリスケーラ制御レジスタ R/W 00000000B 000CH WDTC ウォッチドッグタイマ制御レジスタ R/W 00XX0000B 000DH SYCC2 システムクロック制御レジスタ 2 R/W XX100011B ⎯ ⎯ ( 使用禁止 ) 発振安定待ち時間設定レジスタ ( 使用禁止 ) 000EH ~ 0011H ⎯ 0012H PDR4 ポート 4 データレジスタ R/W 00000000B 0013H PDR4 ポート 4 方向レジスタ R/W 00000000B 0014H, 0015H ⎯ ⎯ ⎯ 0016H PDR6 ポート 6 データレジスタ R/W 00000000B 0017H DDR6 ポート 6 方向レジスタ R/W 00000000B 0018H DDR7 ポート 7 データレジスタ R/W 00000000B 0019H DDR7 ポート 7 方向レジスタ R/W 00000000B ⎯ ⎯ ( 使用禁止 ) ( 使用禁止 ) 001AH ~ 0027H ⎯ 0028H PDRF ポート F データレジスタ R/W 00000000B 0029H DDRF ポート F 方向レジスタ R/W 00000000B 002AH PDRG ポート G データレジスタ R/W 00000000B 002BH DDRG ポート G 方向レジスタ R/W 00000000B 002CH PUL0 ポート 0 プルアップレジスタ R/W 00000000B 002DH PUL1 ポート 1 プルアップレジスタ R/W 00000000B 002EH, 002FH ⎯ ⎯ ⎯ 0030H PUL4 ポート 4 プルアップレジスタ R/W 00000000B 0031H PUL6 ポート 6 プルアップレジスタ R/W 00000000B 0032H PUL7 ポート 7 プルアップレジスタ R/W 00000000B 0033H, 0034H ⎯ ⎯ ⎯ 0035H PULG R/W 00000000B ( 使用禁止 ) ( 使用禁止 ) ( 使用禁止 ) ポート G プルアップレジスタ (続く) DS07–12632–2 21 MB95390H シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0036H T01CR1 8/16 ビット複合タイマ 01 ステータス制御レジスタ 1 R/W 00000000B 0037H T00CR1 8/16 ビット複合タイマ 00 ステータス制御レジスタ 1 R/W 00000000B 0038H T11CR1 8/16 ビット複合タイマ 11 ステータス制御レジスタ 1 R/W 00000000B 0039H T10CR1 8/16 ビット複合タイマ 10 ステータス制御レジスタ 1 R/W 00000000B 003AH PC01 8/16 ビット PPG タイマ 01 制御レジスタ R/W 00000000B 003BH PC00 8/16 ビット PPG タイマ 00 制御レジスタ R/W 00000000B 003CH PC11 8/16 ビット PPG タイマ 11 制御レジスタ R/W 00000000B 003DH PC10 8/16 ビット PPG タイマ 10 制御レジスタ R/W 00000000B 003EH PC21 8/16 ビット PPG タイマ 21 制御レジスタ R/W 00000000B 003FH PC20 8/16 ビット PPG タイマ 20 制御レジスタ R/W 00000000B 0040H TMCSRH1 16 ビットリロードタイマ制御ステータスレジスタ上位 R/W 00000000B 0041H TMCSRL1 16 ビットリロードタイマ制御ステータスレジスタ下位 R/W 00000000B 0042H, 0043H ⎯ ⎯ ⎯ 0044H PCNTH1 16 ビット PPG ステータス制御レジスタ上位 R/W 00000000B 0045H PCNTL1 16 ビット PPG ステータス制御レジスタ下位 R/W 00000000B 0046H, 0047H ⎯ ⎯ ⎯ 0048H EIC00 外部割込み回路制御レジスタ ch. 0/ch. 1 R/W 00000000B 0049H EIC10 外部割込み回路制御レジスタ ch. 2/ch. 3 R/W 00000000B 004AH EIC20 外部割込み回路制御レジスタ ch. 4/ch. 5 R/W 00000000B 004BH EIC30 外部割込み回路制御レジスタ ch. 6/ch. 7 R/W 00000000B ⎯ ⎯ ( 使用禁止 ) ( 使用禁止 ) 004CH ~ 004FH ⎯ 0050H SCR LIN-UART シリアル制御レジスタ R/W 00000000B 0051H SMR LIN-UART シリアルモードレジスタ R/W 00000000B 0052H SSR LIN-UART シリアルステータスレジスタ R/W 00001000B 0053H RDR/TDR LIN-UART 受信 / 送信データレジスタ R/W 00000000B 0054H ESCR LIN-UART 拡張ステータス制御レジスタ R/W 00000100B 0055H ECCR LIN-UART 拡張通信制御レジスタ R/W 000000XXB 0056H SMC10 UART/SIO シリアルモード制御レジスタ 1 R/W 00000000B 0057H SMC20 UART/SIO シリアルモード制御レジスタ 2 R/W 00100000B 0058H SSR0 UART/SIO シリアルステータスデータレジスタ R/W 00000001B 0059H TDR0 UART/SIO シリアル出力データレジスタ R/W 00000000B 005AH RDR0 UART/SIO シリアル入力データレジスタ R 00000000B ⎯ ⎯ ( 使用禁止 ) 005BH 22 ~ 005FH ⎯ 0060H IBCR00 I2C バス制御レジスタ 0 R/W 00000000B 0061H IBCR10 I2C バス制御レジスタ 1 R/W 00000000B 0062H IBCR0 I2C バスステータスレジスタ R/W 00000000B (続く) ( 使用禁止 ) DS07–12632–2 MB95390H シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 0063H IDDR0 I2C データレジスタ R/W 00000000B 0064H IAAR0 I2C アドレスレジスタ R/W 00000000B 0065H ICCR0 I2C クロック制御レジスタ R/W 00000000B 0066H OPCUR 出力制御レジスタ ( 上位 ) R/W 00000000B 0067H OPCLR 出力制御レジスタ ( 下位 ) R/W 00000000B 0068H IPCUR 入力制御レジスタ ( 上位 ) R/W 00000000B 0069H IPCLR 入力制御レジスタ ( 下位 ) R/W 00000000B 006AH NCCR ノイズキャンセル制御レジスタ R/W 00000000B 006BH TCSR タイマ制御ステータスレジスタ R/W 00000000B 006CH ADC1 8/10 ビット A/D コンバータ制御レジスタ 1 R/W 00000000B 006DH ADC2 8/10 ビット A/D コンバータ制御レジスタ 2 R/W 00000000B 006EH ADDH 8/10 ビット A/D コンバータデータレジスタ ( 上位 ) R/W 00000000B 006FH ADDL 8/10 ビット A/D コンバータデータレジスタ ( 下位 ) R/W 00000000B 0070H ⎯ ⎯ ⎯ 0071H FSR2 フラッシュメモリステータスレジスタ 2 R/W 00000000B 0072H FSR フラッシュメモリステータスレジスタ R/W 000X0000B 0073H SWRE0 フラッシュメモリセクタ書込み制御レジスタ 0 R/W 00000000B 0074H FSR3 R 00000000B 0075H ⎯ ⎯ ⎯ 0076H WREN ワイルドレジスタアドレス比較許可レジスタ R/W 00000000B 0077H WROR ワイルドレジスタデータテスト設定レジスタ R/W 00000000B 0078H ⎯ ⎯ ⎯ 0079H ILR0 割込みレベル設定レジスタ 0 R/W 11111111B 007AH ILR1 割込みレベル設定レジスタ 1 R/W 11111111B 007BH ILR2 割込みレベル設定レジスタ 2 R/W 11111111B 007CH ILR3 割込みレベル設定レジスタ 3 R/W 11111111B 007DH ILR4 割込みレベル設定レジスタ 4 R/W 11111111B 007EH ILR5 割込みレベル設定レジスタ 5 R/W 11111111B 007FH ⎯ ⎯ ⎯ 0F80H WRARH0 ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 0 R/W 00000000B 0F81H WRARL0 ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 0 R/W 00000000B 0F82H WRDR0 ワイルドレジスタデータ設定レジスタ ch. 0 R/W 00000000B 0F83H WRARH1 ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 1 R/W 00000000B 0F84H WRARL1 ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 1 R/W 00000000B 0F85H WRDR1 ワイルドレジスタデータ設定レジスタ ch. 1 R/W 00000000B 0F86H WRARH2 ワイルドレジスタアドレス設定レジスタ ( 上位 ) ch. 2 R/W 00000000B 0F87H WRARL2 ワイルドレジスタアドレス設定レジスタ ( 下位 ) ch. 2 R/W 00000000B 0F88H WRDR2 ワイルドレジスタデータ設定レジスタ ch. 2 R/W 00000000B (続く) DS07–12632–2 ( 使用禁止 ) フラッシュメモリステータスレジスタ 3 ( 使用禁止 ) レジスタバンクポインタ (RP) とダイレクトバンクポインタ (DP) のミラー ( 使用禁止 ) 23 MB95390H シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 ( 使用禁止 ) ⎯ ⎯ 0F89H ~ 0F91H ⎯ 0F92H T01CR0 8/16 ビット複合タイマ 01 ステータス制御レジスタ 0 R/W 00000000B 0F93H T00CR0 8/16 ビット複合タイマ 00 ステータス制御レジスタ 0 R/W 00000000B 0F94H T01DR 8/16 ビット複合タイマ 01 データレジスタ R/W 00000000B 0F95H T00DR 8/16 ビット複合タイマ 00 データレジスタ R/W 00000000B 0F96H TMCR0 8/16 ビット複合タイマ 00/01 タイマモード制御レジスタ R/W 00000000B 0F97H T11CR0 8/16 ビット複合タイマ 11 ステータス制御レジスタ 0 R/W 00000000B 0F98H T10CR0 8/16 ビット複合タイマ 10 ステータス制御レジスタ 0 R/W 00000000B 0F99H T11DR 8/16 ビット複合タイマ 11 データレジスタ R/W 00000000B 0F9AH T10DR 8/16 ビット複合タイマ 10 データレジスタ R/W 00000000B 0F9BH TMCR1 8/16 ビット複合タイマ 10/11 タイマモード制御レジスタ R/W 00000000B 0F9CH PPS01 8/16 ビット PPG01 サイクル設定バッファレジスタ R/W 11111111B 0F9DH PPS00 8/16 ビット PPG00 サイクル設定バッファレジスタ R/W 11111111B 0F9EH PDS01 8/16 ビット PPG01 デューティ設定バッファレジスタ R/W 11111111B 0F9FH PDS00 8/16 ビット PPG00 デューティ設定バッファレジスタ R/W 11111111B 0FA0H PPS11 8/16 ビット PPG11 サイクル設定バッファレジスタ R/W 11111111B 0FA1H PPS10 8/16 ビット PPG10 サイクル設定バッファレジスタ R/W 11111111B 0FA2H PDS11 8/16 ビット PPG11 デューティ設定バッファレジスタ R/W 11111111B 0FA3H PDS10 8/16 ビット PPG10 デューティ設定バッファレジスタ R/W 11111111B 0FA4H PPGS 8/16 ビット PPG スタートアップレジスタ R/W 00000000B 0FA5H REVC 8/16 ビット PPG 出力反転レジスタ R/W 00000000B 0FA6H PPS21 8/16 ビット PPG21 サイクル設定バッファレジスタ R/W 11111111B 0FA7H PPS20 8/16 ビット PPG20 サイクル設定バッファレジスタ R/W 11111111B R/W 00000000B R/W 00000000B 0FA8H 0FA9H TMRH1 TMRLRH1 TMRL1 TMRLRL1 16 ビットリロードタイマタイマレジスタ ( 上位 ) 16 ビットリロードタイマリロードレジスタ ( 上位 ) 16 ビットリロードタイマタイマレジスタ ( 下位 ) 16 ビットリロードタイマリロードレジスタ ( 下位 ) 0FAAH PDS21 8/16 ビット PPG21 デューティ設定バッファレジスタ R/W 11111111B 0FABH PDS20 8/16 ビット PPG20 デューティ設定バッファレジスタ R/W 11111111B ⎯ ⎯ 0FACH 24 ~ 0FAFH ⎯ 0FB0H PDCRH1 16 ビット PPG ダウンカウンタレジスタ ( 上位 ) R 00000000B 0FB1H PDCRL1 16 ビット PPG ダウンカウンタレジスタ ( 下位 ) R 00000000B 0FB2H PCSRH1 16 ビット PPG サイクル設定バッファレジスタ ( 上位 ) R/W 11111111B 0FB3H PCSRL1 16 ビット PPG サイクル設定バッファレジスタ ( 下位 ) R/W 11111111B 0FB4H PDUTH1 16 ビット PPG デューティ設定バッファレジスタ ( 上位 ) R/W 11111111B 0FB5H PDUTL1 16 ビット PPG デューティ設定バッファレジスタ ( 下位 ) R/W 11111111B (続く) ( 使用禁止 ) DS07–12632–2 MB95390H シリーズ アドレス レジスタ略称 レジスタ名称 R/W 初期値 ( 使用禁止 ) ⎯ ⎯ 0FB6H ~ 0FBBH ⎯ 0FBCH BGR1 LIN-UART ボーレートジェネレータレジスタ 1 R/W 00000000B 0FBDH BGR0 LIN-UART ボーレートジェネレータレジスタ 0 R/W 00000000B 0FBEH PSSR0 UART/SIO プリスケーラ選択レジスタ R/W 00000000B 0FBFH BRSR0 UART/SIO ボーレート設定レジスタ R/W 00000000B 0FC0H, 0FC1H ⎯ ⎯ ⎯ 0FC2H AIDRH A/D 入力禁止レジスタ ( 上位 ) R/W 00000000B 0FC3H AIDRL A/D 入力禁止レジスタ ( 下位 ) R/W 00000000B 0FC4H OPDBRH0 出力データバッファレジスタ ( 上位 ) ch. 0 R/W 00000000B 0FC5H OPDBRL0 出力データバッファレジスタ ( 下位 ) ch. 0 R/W 00000000B 0FC6H OPDBRH1 出力データバッファレジスタ ( 上位 ) ch. 1 R/W 00000000B 0FC7H OPDBRL1 出力データバッファレジスタ ( 下位 ) ch. 1 R/W 00000000B 0FC8H OPDBRH2 出力データバッファレジスタ ( 上位 ) ch. 2 R/W 00000000B 0FC9H OPDBRL2 出力データバッファレジスタ ( 下位 ) ch. 2 R/W 00000000B 0FCAH OPDBRH3 出力データバッファレジスタ ( 上位 ) ch. 3 R/W 00000000B 0FCBH OPDBRL3 出力データバッファレジスタ ( 下位 ) ch. 3 R/W 00000000B 0FCCH OPDBRH4 出力データバッファレジスタ ( 上位 ) ch. 4 R/W 00000000B 0FCDH OPDBRL4 出力データバッファレジスタ ( 下位 ) ch. 4 R/W 00000000B 0FCEH OPDBRH5 出力データバッファレジスタ ( 上位 ) ch. 5 R/W 00000000B 0FCFH OPDBRL5 出力データバッファレジスタ ( 下位 ) ch. 5 R/W 00000000B 0FD0H OPDBRH6 出力データバッファレジスタ ( 上位 ) ch. 6 R/W 00000000B 0FD1H OPDBRL6 出力データバッファレジスタ ( 下位 ) ch. 6 R/W 00000000B 0FD2H OPDBRH7 出力データバッファレジスタ ( 上位 ) ch. 7 R/W 00000000B 0FD3H OPDBRL7 出力データバッファレジスタ ( 下位 ) ch. 7 R/W 00000000B 0FD4H OPDBRH8 出力データバッファレジスタ ( 上位 ) ch. 8 R/W 00000000B 0FD5H OPDBRL8 出力データバッファレジスタ ( 下位 ) ch. 8 R/W 00000000B 0FD6H OPDBRH9 出力データバッファレジスタ ( 上位 ) ch. 9 R/W 00000000B 0FD7H OPDBRL9 出力データバッファレジスタ ( 下位 ) ch. 9 R/W 00000000B 0FD8H OPDBRHA 出力データバッファレジスタ ( 上位 ) ch. A R/W 00000000B 0FD9H OPDBRLA 出力データバッファレジスタ ( 下位 ) ch. A R/W 00000000B 0FDAH OPDBRHB 出力データバッファレジスタ ( 上位 ) ch. B R/W 00000000B 0FDBH OPDBRLB 出力データバッファレジスタ ( 下位 ) ch. B R/W 00000000B 0FDCH OPDUR 出力データレジスタ ( 上位 ) R 0000XXXXB 0FDDH OPDLR 出力データレジスタ ( 下位 ) R XXXXXXXXB 0FDEH CPCUR 比較クリアレジスタ ( 上位 ) R/W XXXXXXXXB 0FDFH CPCLR 比較クリアレジスタ ( 下位 ) R/W XXXXXXXXB 0FE0H, 0FE1H ⎯ ⎯ ⎯ ( 使用禁止 ) ( 使用禁止 ) (続く) DS07–12632–2 25 MB95390H シリーズ (続き) アドレス レジスタ略称 レジスタ名称 R/W 初期値 0FE2H TMBUR タイマバッファレジスタ ( 上位 ) R XXXXXXXXB 0FE3H TMBLR タイマバッファレジスタ ( 下位 ) R XXXXXXXXB 0FE4H CRTH メイン CR クロックトリミングレジスタ ( 上位 ) R/W 0XXXXXXXB 0FE5H CRTL メイン CR クロックトリミングレジスタ ( 下位 ) R/W 00XXXXXXB 0FE6H, 0FE7H ⎯ ⎯ ⎯ 0FE8H SYSC システム構成レジスタ R/W 11000011B 0FE9H CMCR クロック監視制御レジスタ R/W 00000000B 0FEAH CMDR クロック監視データレジスタ R 00000000B 0FEBH WDTH ウォッチドッグタイマ選択 ID レジスタ ( 上位 ) R XXXXXXXXB 0FECH WDTL ウォッチドッグタイマ選択 ID レジスタ ( 下位 ) R XXXXXXXXB 0FEDH ⎯ ⎯ ⎯ 0FEEH ILSR 入力レベル選択レジスタ R/W 00000000B 0FEFH WICR 割込み端子制御レジスタ R/W 01000000B ⎯ ⎯ ( 使用禁止 ) ( 使用禁止 ) 0FF0H ~ 0FFFH ⎯ ( 使用禁止 ) ・R/W についての説明 R/W :リード / ライト可能 R :リードオンリ W :ライトオンリ ・初期値についての説明 0 :この ビットの初期値は “0” です。 1 :この ビットの初期値は “1” です。 X :この ビットの初期値は不定です。 (注意事項)“( 使用禁止 ) ” のアドレスへの書込みは行わないでください。“( 使用禁止 ) ” のアドレスを読み出した場合は 不定が読み出されます。 26 DS07–12632–2 MB95390H シリーズ ■ 割込み要因のテーブル 割込み要因 割込み 要求番号 ベクタテーブルの アドレス 上位 下位 割込みレベル 設定レジスタの ビット名 外部割込み ch. 0, ch. 4 IRQ00 FFFAH FFFBH L00 [1:0] 外部割込み ch. 1, ch. 5 IRQ01 FFF8H FFF9H L01 [1:0] 外部割込み ch. 2, ch. 6 IRQ02 FFF6H FFF7H L02 [1:0] 外部割込み ch. 3, ch. 7 IRQ03 FFF4H FFF5H L03 [1:0] UART/SIO ch. 0, MPG (DTTI) IRQ04 FFF2H FFF3H L04 [1:0] 8/16 ビット 複合タイマ ch. 0 ( 下位 ) IRQ05 FFF0H FFF1H L05 [1:0] 8/16 ビット 複合タイマ ch. 0 ( 上位 ) IRQ06 FFEEH FFEFH L06 [1:0] LIN-UART ( 受信 ) IRQ07 FFECH FFEDH L07 [1:0] LIN-UART ( 送信 ) IRQ08 FFEAH FFEBH L08 [1:0] 8/16 ビット PPG ch. 1 ( 下位 ) IRQ09 FFE8H FFE9H L09 [1:0] 8/16 ビット PPG ch. 1 ( 上位 ) IRQ10 FFE6H FFE7H L10 [1:0] 8/16 ビット PPG ch. 2 ( 上位 ) IRQ11 FFE4H FFE5H L11 [1:0] 8/16 ビット PPG ch. 0 ( 上位 ) IRQ12 FFE2H FFE3H L12 [1:0] 8/16 ビット PPG ch. 0 ( 下位 ) IRQ13 FFE0H FFE1H L13 [1:0] 8/16 ビット 複合タイマ ch. 1 ( 上位 ) IRQ14 FFDEH FFDFH L14 [1:0] 8/16 ビット PPG ch. 2 ( 下位 ) IRQ15 FFDCH FFDDH L15 [1:0] 16 ビットリロードタイマ ch. 1, MPG ( 書込みタイミング / 比較クリア ), I2C IRQ16 FFDAH FFDBH L16 [1:0] 16 ビット PPG ch. 1, MPG ( 位置検出 / コンペア割込み ) IRQ17 FFD8H FFD9H L17 [1:0] 8/10 ビット A/D コンバータ IRQ18 FFD6H FFD7H L18 [1:0] タイムベースタイマ IRQ19 FFD4H FFD5H L19 [1:0] 時計プリスケーラ IRQ20 FFD2H FFD3H L20 [1:0] IRQ21 FFD0H FFD1H L21 [1:0] 8/16 ビット 複合タイマ ch. 1 ( 下位 ) IRQ22 FFCEH FFCFH L22 [1:0] フラッシュメモリ IRQ23 FFCCH FFCDH L23 [1:0] ⎯ DS07–12632–2 同一レベル 割込み要因の 優先順位 ( 同時発生時 ) 高い 低い 27 MB95390H シリーズ ■ 電気的特性 1. 絶対最大定格 項目 記号 定格値 最小 最大 単位 備考 電源電圧 *1 VCC VSS - 0.3 VSS + 6 V 入力電圧 * VI VSS - 0.3 VSS + 6 V *2 出力電圧 * VO VSS - 0.3 VSS + 6 V *2 ICLAMP -2 +2 mA 該当端子 *3 Σ|ICLAMP| — 20 mA 該当端子 *3 IOL1 — 15 IOL2 — 15 1 1 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流 IOLAV1 — mA 4 “L” レベル平均電流 mA P62 ~ P67 以外 P62 ~ P67 P62 ~ P67 以外 平均出力電流= 動作電流×動作率 ( 端子 1 本 ) P62 ~ P67 平均出力電流= 動作電流×動作率 ( 端子 1 本 ) IOLAV2 — 12 “L” レベル最大総出力電流 ΣIOL — 100 mA “L” レベル平均総出力電流 ΣIOLAV — 50 mA IOH1 — - 15 IOH2 — - 15 P12, P62 ~ P67, P72, P73, PF2 -4 P12, P62 ~ P67, P72, P73, PF2 以外 平均出力電流= 動作電流×動作率 ( 端子 1 本 ) “H” レベル最大出力電流 mA IOHAV1 — “H” レベル平均電流 mA IOHAV2 — -8 “H” レベル最大総出力電流 ΣIOH — - 100 mA “H” レベル平均総出力電流 ΣIOHAV — - 50 mA 消費電力 Pd — 320 mW 動作温度 TA - 40 + 85 °C 保存温度 Tstg - 55 + 150 °C 平均総出力電流= 動作電流×動作率 ( 端子の総数 ) P12, P62 ~ P67, P72, P73, PF2 以外 P12, P62 ~ P67, P72, P73, PF2 平均出力電流= 動作電流×動作率 ( 端子 1 本 ) 平均総出力電流= 動作電流×動作率 ( 端子の総数 ) (続く) 28 DS07–12632–2 MB95390H シリーズ (続き) *1: VSS = 0.0 V を基準にしています。 *2: VI, VO は VCC + 0.3 V を超えてはいけません。VI は定格電圧を超えてはいけません。ただし , 外部の部品を使用し て入力への電流または入力からの電流の最大値を制限する場合は , VI 定格に代わって ICLAMP 定格が適用されます。 *3: 該当端子:P00 ~ P07, P10, P11, P13 ~ P17, P40 ~ P47, P60 ~ P67, P70, P71, P74 ~ P77, PF0, PF1, PG1, PG2 ・ 推奨動作条件下で使用してください。 ・ 直流電圧 ( 電流 ) で使用してください。 ・ HV (High Voltage) 信号は,VCC 電圧を超える入力信号です。HV (High Voltage) 信号とマイクロコントローラの間に は , 必ず制限抵抗を接続し HV (High Voltage) 信号を印加してください。 ・ HV (High Voltage) 入力時にマイクロコントローラ端子に入力される電流が , 瞬時・定常を問わず規格値以下になる ように制限抵抗の値を設定してください。 ・ 低消費電力モードなど, マイクロコントローラの駆動電流が少ない動作状態では , HV (High Voltage) 入力電位が保 護ダイオードを通して VCC 端子の電位を上昇させ , ほかの機器へ影響を及ぼします。 ・ マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に HV (High Voltage) 入力がある場合は , 端子か ら電源が供給されているため , 不完全な動作を行う可能性があります。 ・ 電源投入時に HV (High Voltage) 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが 動作しない電源電圧になる可能性があります。 ・ HV (High Voltage) 入力端子は , 開放状態にならないようにしてください。 ・ 推奨回路例 ・入出力等価回路 保護ダイオード VCC 制限 抵抗 P-ch HV (High Voltage) 入力 (0 V ~ 16 V) N-ch R <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 DS07–12632–2 29 MB95390H シリーズ 2. 推奨動作条件 (VSS = 0.0 V) 項目 電源電圧 規格値 記号 最小 最大 2.4*1*2 5.5*1 2.3 5.5 2.9 5.5 2.3 5.5 0.022 1 - 40 + 85 +5 + 35 VCC 平滑コンデンサ CS 動作温度 TA 単位 備考 通常動作の場合 V ストップモードでの状態保持 通常動作の場合 ストップモードでの状態保持 µF °C オンチップデバッグモード 以外 オンチップデバッグモード *3 オンチップデバッグモード以外 オンチップデバッグモード *1: 動作周波数 , マシンクロックおよびアナログ保証範囲により異なります。 *2: 低電圧検出リセット使用時は , 2.88 V となります。 *3: セラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。VCC 端子のバイパスコンデン サは CS より大きい容量値のコンデンサを使用してください。平滑コンデンサ CS への接続は下図を参照してくださ い。ノイズによってデバイスが意図せずに不明なモードに入るのを防止するため,プリント基板のレイアウトを設 計するときは , C 端子から CS への距離および CS から VSS 端子への距離を最小限にしてください。 ・DBG / RST / C 端子配列図 * DBG C RST Cs *:DBG 端子は , デバッグモード時に通信端子となりますので , P12/DBG の入出力規格に合わせたプルアップ 抵抗値を設定してください。 <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 30 DS07–12632–2 MB95390H シリーズ 3. 直流規格 (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 “H” レベル 入力電圧 “L” レベル 入力電圧 オープン ドレイン出力 印加電圧 “H” レベル 出力電圧 “L” レベル 出力電圧 入力リーク 電流 (Hi-Z 出力リーク 電流 ) プルアップ 抵抗 入力容量 記号 端子名 条件 VIHI P47, P72, P73, P77 規格値 単位 備考 VCC + 0.3 V CMOS 入力レベル ( ヒステリシス入力 ) が 選択されている場合 — VCC + 0.3 V ヒステリシス入力 0.7 VCC — VCC + 0.3 V ヒステリシス入力 *1 VSS − 0.3 — 0.3 VCC V CMOS 入力レベル ( ヒステリシス入力 ) が 選択されている場合 VILS P00 ~ P07, P10 ~ P17, P40 ~ P47, P60 ~ P67, P70 ~ P77, PF0, PF1, PG1, PG2 *1 VSS − 0.3 — 0.2 VCC V ヒステリシス入力 VILM PF2 — VSS − 0.3 — 0.3 VCC V ヒステリシス入力 P12, P72, P73, PF2 — VSS − 0.3 — VSS + 5.5 V 最小 標準 *3 最大 *1 0.7 VCC — VIHS P00 ~ P07, P10 ~ P17, P40 ~ P47, P60 ~ P67, P70 ~ P77, PF0, PF1, PG1, PG2 *1 0.8 VCC VIHM PF2 — VIL P47, P72, P73, P77 VD VOH1 P12, P62 ~ P67, P72, P73, PF2 以 IOH = -4 mA 外の出力端子 VCC − 0.5 — — V VOH2 P62 ~ P67 IOH = -8 mA VCC − 0.5 — — V VOL1 P62 ~ P67 以外 の出力端子 IOL = 4 mA — — 0.4 V VOL2 P62 ~ P67 IOL = 12 mA — — 0.4 V -5 — +5 µA プルアップ抵抗が 禁止されている場合 プルアップ抵抗が 許可されている場合 ILI RPULL CIN すべての入力端 0.0 V < VI < VCC 子 P00 ~ P07, P10, P11, P13 ~ P17, P40 ~ P47, P60, P61, P70, P71, P74 ~ P76, PG1, PG2 VI = 0 V 25 50 100 kΩ VCC, VSS 以外 f = 1 MHz — 5 15 pF (続く) DS07–12632–2 31 MB95390H シリーズ (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 条件 VCC = 5.5 V FCH = 32 MHz FMP = 16 MHz メインクロックモード (2 分周 ) 規格値 最小 標準 *3 最大 単位 備考 mA フラッシュメモリ書 込み , 消去以外の場合 — 14.8 17 — 33.5 39.5 — 16.6 21 mA A/D 変換時 — 7 9 mA ICCL VCC = 5.5 V FCL = 32 kHz VCC FMPL = 16 kHz ( 外部クロック サブクロックモード 動作 ) (2 分周 ) TA = +25 °C — 60 153 µA ICCLS VCC = 5.5 V FCL = 32 kHz FMPL = 16 kHz サブスリープモード (2 分周 ) TA = +25 °C — 9.4 84 µA ICCT VCC = 5.5 V FCL = 32 kHz 時計モード メインストップモード TA = +25 °C — 4.3 30 µA VCC = 5.5 V FCRH = 12.5 MHz FMP = 12.5 MHz メイン CR クロック モード — 11.8 13.2 mA VCC = 5.5 V サブ CR クロックモード (2 分周 ) TA = +25 °C — 113 410 µA — 0.9 3 mA — 3.4 22.5 µA ICC VCC = 5.5 V FCH = 32 MHz FMP = 16 MHz メインスリープモード (2 分周 ) ICCS 電源電流 *2 ICCMCR VCC ICCSCR ICCTS ICCH VCC = 5.5 V FCH = 32 MHz タイムベースタイマ VCC モード ( 外部クロック TA = +25 °C 動作 ) VCC = 5.5 V サブストップモード TA = +25 °C mA フラッシュメモリ書 込み , 消去の場合 (続く) 32 DS07–12632–2 MB95390H シリーズ (続き) 項目 記号 端子名 ILVD 電源電流 *2 ICRH VCC (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 規格値 条件 単位 備考 最小 標準 *3 最大 低電圧検出回路のみの 場合の消費電流 — 31 54 µA メイン CR 発振器の場 合の消費電流 — 0.5 0.6 mA サブ CR 発振器を 100 — 20 72 µA kHz で発振させる場合 の消費電流 *1: P47, P72, P73, P77 の入力レベルは「CMOS 入力レベル」と「ヒステリシス入力レベル」の間で切換え可能です。 2 つの入力レベルの切換えには入力レベル選択レジスタ (ILSR) を使用します。 *2: ・ 電源電流は外部クロックで規定されています。低電圧検出オプションを選択された場合は,低電圧検出回路の消 費電流 (ILVD) の値を ICC ~ ICCH のどれか 1 つの値に足した合計が電源電流となります。また , 低電圧検出オプショ ンと CR 発振器の両方を選択された場合は , 低電圧検出回路の消費電流 , CR 発振器の消費電流 (ICRH, ICRL) および 規格値を足した合計が電源電流となります。オンチップデバッグモードでは , CR 発振器 (ICRH) と低電圧検出回路 も常に動作するため , それに応じて消費電流が増大します。 ・ FCH と FCL は ,「4. 交流規格 (1) クロックタイミング」を参照してください。 ・ FMP と FMPL は ,「4. 交流規格 (2) ソースクロック / マシンクロック」を参照してください。 *3: VCC = 5.0 V, TA = 25 °C ICRL DS07–12632–2 33 MB95390H シリーズ 4. 交流規格 (1) クロックタイミング (VCC = 2.4 V ~ 5.5 V, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 X0, X1 FCH X0 — FCL X0A, X1A FCRL 入力クロック パルス幅 入力クロックの 立上り時間と 立下り時間 CR 発振開始 時間 *1 — FCRH — クロック サイクルタイム — X1:開放 X0, X1 クロック周波数 条件 tHCYL — — 規格値 単位 標準 最大 1 — 16.25 MHz メイン発振回路使用の場合 1 — 12 1 — 32.5 MHz メイン外部クロック使用の MHz 場合 12.25 12.5 12.75 MHz 9.80 10 10.20 7.84 8 8.16 MHz メイン CR クロック使用の MHz 場合 *2 0.98 1 1.02 MHz 12.18 12.5 12.82 MHz 9.75 10 10.25 7.80 8 8.20 MHz メイン CR クロック使用の MHz 場合 *3 0.97 1 1.03 MHz — 32.768 — kHz サブ発振回路使用の場合 — 32.768 — kHz サブ外部クロック使用の場合 kHz サブ CR クロック使用の場合 — — 50 100 200 X0, X1 — 61.5 — 1000 ns 83.4 — 1000 ns X0 X1:開放 X0, X1 *1 30.8 — 1000 ns tLCYL X0A, X1A — — 30.5 — µs tWH1 tWL1 X0 33.4 — — ns tWH2 tWL2 tCR tCF X1:開放 X0, X1 *1 12.4 — — ns X0A — — 15.2 — µs — — 5 ns X0 X1:開放 備考 最小 メイン発振回路使用の場合 外部クロック使用の場合 サブクロック使用の場合 外部クロック使用の場合 , デューティ比は 40% ~ 60% の範囲としてください。 外部クロック使用の場合 X0, X1 *1 — — 5 ns tCRHWK — — — — 80 µs メイン CR クロック使用の 場合 tCRLWK — — — — 10 µs サブ CR クロック使用の場合 *1:X0 へ外部クロックを入力 , X1 にその反転信号を入力した場合 *2:LQFP パッケージ (FPT-48P-M49 または FPT-52P-M02) に搭載される製品にのみ適用します。 *3:QFN パッケージ (LCC-48P-M11) に搭載される製品にのみ適用します。 34 DS07–12632–2 MB95390H シリーズ ・外部クロック ( メインクロック ) 使用時の発生入力波形 tHCYL tWH1 tWL1 tCR tCF X0, X1 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 0.2 VCC ・メインクロック入力ポート外部接続図 水晶振動子使用時または セラミック振動子使用時 X0 外部クロック使用時 (X1 開放 ) X0 X1 外部クロック使用時 X1 X0 X1 開放 FCH FCH FCH ・外部クロック ( サブクロック ) 使用時の発生入力波形 tLCYL tWH2 tCR tWL2 tCF X0A 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 0.2 VCC ・サブクロック入力ポート外部接続図 水晶振動子使用時または セラミック振動子使用時 X0A X1A FCL 外部クロック使用時 X0A X1A 開放 FCL DS07–12632–2 35 MB95390H シリーズ (2) ソースクロック / マシンクロック (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 ソースクロック サイクルタイム *1 記号 tSCLK 端子名 ⎯ FSP ソースクロック 周波数 ⎯ FSPL マシンクロック サイクルタイム *2 ( 最小命令実行時間 ) tMCLK ⎯ FMPL 単位 備考 最小 標準 最大 61.5 ⎯ 2000 ns メイン外部クロック使用の場合 最小:FCH = 32.5 MHz, 2 分周 最大:FCH = 1 MHz, 2 分周 80 ⎯ 1000 ns メイン CR クロック使用の場合 最小:FCRH = 12.5 MHz 最大:FCRH = 1 MHz ⎯ 61 ⎯ µs サブ発振クロック使用の場合 FCL = 32.768 kHz, 2 分周 ⎯ 20 ⎯ µs サブ CR クロック使用の場合 FCRL = 100 kHz, 2 分周 0.5 ⎯ 16.25 MHz メイン発振クロック使用の場合 1 ⎯ 12.5 MHz メイン CR クロック使用の場合 ⎯ 16.384 ⎯ kHz サブ発振クロック使用の場合 ⎯ 50 ⎯ kHz サブ CR クロック使用の場合 FCRL = 100 kHz, 2 分周 61.5 ⎯ 32000 ns メイン発振クロック使用の場合 最小:FSP = 16.25 MHz, 分周なし 最大:FSP = 0.5 MHz, 16 分周 80 ⎯ 16000 ns メイン CR クロック使用の場合 最小:FSP = 12.5 MHz 最大:FSP = 1 MHz, 16 分周 61 ⎯ 976.5 µs サブ発振クロック使用の場合 最小:FSPL = 16.384 kHz, 分周なし 最大:FSPL = 16.384 kHz, 16 分周 20 ⎯ 320 µs サブ CR クロック使用の場合 最小:FSPL = 50 kHz, 分周なし 最大:FSPL = 50 kHz, 16 分周 0.031 ⎯ 16.25 MHz メイン発振クロック使用の場合 0.0625 ⎯ 12.5 MHz メイン CR クロック使用の場合 1.024 ⎯ 16.384 kHz サブ発振クロック使用の場合 3.125 ⎯ 50 kHz サブ CR クロック使用の場合 FCRL = 100 kHz ⎯ FMP マシンクロック 周波数 規格値 *1: マシンクロック分周比選択ビット (SYCC:DIV1, DIV0) によって設定される分周比にしたがって分周される前のク ロックです。本ソースクロックがマシンクロック分周比選択ビット (SYCC:DIV1, DIV0) によって設定される分周 比にしたがって分周され , マシンクロックとなります。なお , ソースクロックは , 以下から選択できます。 ・メインクロックの 2 分周 ・メイン CR クロック ・サブクロックの 2 分周 ・サブ CR クロックの 2 分周 *2: マイクロコントローラの動作クロックです。マシンクロックは , 以下から選択できます。 ・ソースクロック ( 分周なし ) ・ソースクロックの 4 分周 ・ソースクロックの 8 分周 ・ソースクロックの 16 分周 36 DS07–12632–2 MB95390H シリーズ ・クロック生成部の概略図 FCH ( メイン発振 ) 2 分周 FCRH ( メイン CR クロック ) FCL ( サブ発振 ) FCRL ( サブ CR クロック ) SCLK ( ソースクロック ) 2 分周 分周 回路 ×1 × 1/4 × 1/8 × 1/16 MCLK ( マシンクロック ) 2 分周 マシンクロック分周比 選択ビット (SYCC: DIV1, DIV0) クロックモード 選択ビット (SYCC2:RCS1, RCS0) ・ 動作電圧 - 動作周波数 (TA =- 40 °C ~+ 85 °C) MB95390H ( オンチップデバッグ機能なし ) 5.5 5.0 動作電圧 (V) A/D コンバータ動作範囲 4.0 3.5 3.0 2.4 16 kHz 3 MHz 10 MHz 16.25 MHz ソースクロック周波数 (FSP/FSPL) ・ 動作電圧 - 動作周波数 (TA =- 40 °C ~ +85 °C) MB95390H ( オンチップデバッグ機能あり ) 5.5 5.0 動作電圧 (V) A/D コンバータ動作範囲 4.0 3.5 2.9 3.0 16 kHz 3 MHz 12.5 MHz 16.25 MHz ソースクロック周波数 (FSP) DS07–12632–2 37 MB95390H シリーズ (3) 外部リセット (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 規格値 記号 RST “L” レベル パルス幅 tRSTL 単位 備考 最小 最大 2 tMCLK*1 ⎯ ns 通常動作の場合 振動子の発振時間 *2 + 100 ⎯ µs ストップモード , サブクロック モード , サブスリープモード , 時計モード , 電源投入の場合 100 ⎯ µs タイムベースタイマモードの場合 *1: tMCLK については「 (2) ソースクロック / マシンクロック」を参照してください。 *2: 振動子の発振時間は , 振幅の 90 % に達するまでの時間です。水晶振動子は数 ms ~ 数十 ms, セラミック振動子は 数百 µs ~数 ms, 外部クロックは 0ms, CR 発振器は数 µs ~数 ms となります。 ・通常動作の場合 RST tRSTL 0.2 VCC 0.2 VCC ・ストップモード , サブクロックモード , サブスリープモード , 時計モード , 電源投入の場合 RST tRSTL 0.2 VCC X0 0.2 VCC 振幅の 90% 内部動作 クロック 振動子の 発振時間 100 μs 発振安定待ち時間 命令実行 内部リセット 38 DS07–12632–2 MB95390H シリーズ (4) パワーオンリセット (VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 電源立上り時間 電源断時間 記号 条件 tR tOFF 規格値 単位 最小 最大 ⎯ ⎯ 50 ms ⎯ 1 ⎯ ms tR 備考 電源投入までの待ち時間 tOFF 2.5 V VCC 0.2 V 0.2 V 0.2 V (注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合は , 下図のように立上りの傾きを , 30 mV/ms 以下にしてください。 VCC 立上りの傾きを , 30 mV/ms 以下にしてください。 2.3 V ストップモードでの状態保持 VSS DS07–12632–2 39 MB95390H シリーズ (5) 周辺入力タイミング (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 周辺入力 “H” パルス幅 周辺入力 “L” パルス幅 記号 tILIH tIHIL 規格値 端子名 最小 INT00 ~ INT07, EC0, EC1, TI1, TRG1 最大 単位 2 tMCLK* — ns * — ns 2 tMCLK *:tMCLK については , 「(2) ソースクロック / マシンクロック」を参照してください。 tILIH INT00 ~ INT07, EC0, EC1, TI1, TRG1 40 0.8 VCC tIHIL 0.8 VCC 0.2 VCC 0.2 VCC DS07–12632–2 MB95390H シリーズ (6) LIN-UART タイミング サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 0) (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 シリアルクロックサイクルタイム tSCYC SCK SCK ↓→ SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑→ 有効 SIN ホールド時間 tSHIXI SCK, SIN シリアルクロック “L” パルス幅 tSLSH シリアルクロック “H” パルス幅 条件 規格値 単位 最小 最大 5 tMCLK*3 ⎯ ns - 95 + 95 ns tMCLK*3 + 190 ⎯ ns 0 ⎯ ns SCK 3 tMCLK*3 - tR ⎯ ns tSHSL SCK tMCLK*3 + 95 ⎯ ns SCK ↓ → SOT 遅延時間 tSLOVE SCK, SOT ⎯ 2 tMCLK*3 + 95 ns 有効 SIN → SCK ↑ tIVSHE SCK, SIN 190 ⎯ ns SCK ↑→ 有効 SIN ホールド時間 tSHIXE SCK, SIN tMCLK*3 + 95 ⎯ ns 内部クロック動作 出力端子: CL = 80 pF + 1 TTL 外部クロック動作 出力端子: CL = 80 pF + 1 TTL SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns *1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。 *2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 *3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 DS07–12632–2 41 MB95390H シリーズ ・内部シフトクロックモード tSCYC 2.4 V SCK 0.8 V 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI tSHIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL 0.8 VCC 0.8 VCC 0.8 VCC SCK 0.2 VCC tF 0.2 VCC tR tSLOVE 2.4 V SOT 0.8 V tIVSHE tSHIXE 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC 42 DS07–12632–2 MB95390H シリーズ サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を禁止する場合 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 0) (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~ + 85 °C) 項目 記号 シリアルクロックサイクルタイム tSCYC 端子名 条件 SCK 内部クロック動作 出力端子: CL = 80 pF + 1 TTL 規格値 単位 最小 最大 5 tMCLK*3 ⎯ ns - 95 + 95 ns tMCLK* + 190 ⎯ ns 0 ⎯ ns SCK ↑→ SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓→ 有効 SIN ホールド時間 tSLIXI SCK, SIN シリアルクロック “H” パルス幅 tSHSL SCK 3 tMCLK - tR ⎯ ns シリアルクロック “L” パルス幅 tSLSH SCK *3 tMCLK + 95 ⎯ ns SCK ↑ → SOT 遅延時間 tSHOVE SCK, SOT ⎯ *3 2 tMCLK + 95 ns 有効 SIN → SCK ↓ tIVSLE SCK, SIN 190 ⎯ ns SCK ↓→ 有効 SIN ホールド時間 tSLIXE SCK, SIN *3 tMCLK + 95 ⎯ ns 3 *3 外部クロック動作 出力端子: CL = 80 pF + 1 TTL SCK 立下り時間 tF SCK ⎯ 10 ns SCK 立上り時間 tR SCK ⎯ 10 ns *1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。 *2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 *3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 DS07–12632–2 43 MB95390H シリーズ ・内部シフトクロックモード tSCYC 2.4 V 2.4 V SCK 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI tSLIXI 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSHSL 0.8 VCC tSLSH 0.8 VCC SCK 0.2 VCC tR tF 0.2 VCC 0.2 VCC tSHOVE 2.4 V SOT 0.8 V tIVSLE tSLIXE 0.8 VCC 0.8 VCC SIN 0.2 VCC 0.2 VCC 44 DS07–12632–2 MB95390H シリーズ サンプリングクロックの立上りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2 (ESCR レジスタ:SCES ビット= 0, ECCR レジスタ:SCDE ビット= 1) (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~ + 85 °C) 項目 記号 シリアルクロックサイクルタイム tSCYC SCK SCK ↑→ SOT 遅延時間 tSHOVI SCK, SOT 有効 SIN → SCK ↓ tIVSLI SCK, SIN SCK ↓→ 有効 SIN ホールド時間 tSLIXI SCK, SIN SOT → SCK ↓ 遅延時間 tSOVLI 端子名 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL 単位 最小 最大 5 tMCLK*3 ⎯ ns - 95 + 95 ns tMCLK + 190 ⎯ ns 0 ⎯ *3 ⎯ SCK, SOT 4 tMCLK ns *3 ns * 1:受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。 * 2:シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 * 3:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 0.8 V SOT 2.4 V 2.4 V 0.8 V 0.8 V tIVSLI SIN DS07–12632–2 0.8 V tSHOVI tSOVLI tSLIXI 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC 45 MB95390H シリーズ サンプリングクロックの立下りエッジでサンプリングを行い *1, シリアルクロック遅延を許可する場合 *2 (ESCR レジスタ:SCES ビット= 1, ECCR レジスタ:SCDE ビット= 1) (VCC = 5.0 V ± 10%, VSS = 0.0 V, TA =- 40 °C ~ + 85 °C) 項目 記号 シリアルクロックサイクルタイム tSCYC SCK SCK ↓→ SOT 遅延時間 tSLOVI SCK, SOT 有効 SIN → SCK ↑ tIVSHI SCK, SIN SCK ↑→ 有効 SIN ホールド時間 tSHIXI SCK, SIN SOT → SCK ↑ 遅延時間 tSOVHI 端子名 規格値 条件 内部クロック動作 出力端子: CL = 80 pF + 1 TTL 単位 最小 最大 5 tMCLK*3 ⎯ ns - 95 + 95 ns tMCLK + 190 ⎯ ns 0 ⎯ *3 ⎯ SCK, SOT 4 tMCLK ns *3 ns *1: 受信データのサンプリングをシリアルクロックの立上りで行うか , 立下りで行うかを選択する機能があります。 *2: シリアルクロック遅延機能は , シリアルクロックの出力信号を半クロック遅延させる機能です。 *3: tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 tSCYC 2.4 V SCK 2.4 V 0.8 V tSOVHI SOT 2.4 V 0.8 V 0.8 V tIVSHI SIN 46 tSLOVI 2.4 V tSHIXI 0.8 VCC 0.8 VCC 0.2 VCC 0.2 VCC DS07–12632–2 MB95390H シリーズ (7) 低電圧検出 (VSS = 0.0 V, TA =- 40 °C ~ + 85 °C) 項目 記号 規格値 最小 標準 最大 単位 備考 解除電圧 VDL + 2.52 2.7 2.88 V 電源上昇の場合 検出電圧 VDL - 2.42 2.6 2.78 V 電源降下の場合 ヒステリシス幅 VHYS 70 100 ⎯ mV 電源開始電圧 Voff ⎯ ⎯ 2.3 V 電源到達電圧 Von 4.9 ⎯ ⎯ V 電源電圧変化時間 ( 電源上昇の場合 ) tr 3000 ⎯ ⎯ µs リセット解除信号が規格内 (VDL+) で発生 する電源の傾き 電源電圧変化時間 ( 電源降下の場合 ) tf 300 ⎯ ⎯ µs リセット検出信号が規格内 (VDL-) で発生 する電源の傾き リセット解除遅延時間 td1 ⎯ ⎯ 300 µs リセット検出遅延時間 td2 ⎯ ⎯ 20 µs VCC Von Voff 時間 tf tr VDL+ VHYS VDL- 内部リセット信号 時間 td2 DS07–12632–2 td1 47 MB95390H シリーズ (8) I2C タイミング (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 規格値 項目 記号 SCL クロック周波数 fSCL ( 反復 ) スタート条件ホールド時間 SDA ↓ → SCL ↓ tHD;STA 端子名 条件 標準モード 高速モード 最小 最大 最小 最大 0 100 0 400 kHz SCL, SDA 4.0 — 0.6 — µs SCL 単位 SCL クロック “L” 幅 tLOW SCL 4.7 — 1.3 — µs SCL クロック “H” 幅 tHIGH SCL 4.0 — 0.6 — µs ( 反復 ) スタート条件セットアップ時間 SCL ↑ → SDA ↓ tSU;STA SCL, SDA 4.7 — 0.6 — µs データホールド時間 SCL ↓ → SDA ↓↑ tHD;DAT SCL, SDA 0 3.45*2 0 0.9*3 µs データセットアップ時間 SDA ↓↑ → SCL ↑ tSU;DAT SCL, SDA 0.25 — 0.1 — µs ストップ条件セットアップ時間 SCL ↑ → SDA ↑ tSU;STO SCL, SDA 4 — 0.6 — µs tBUF SCL, SDA 4.7 — 1.3 — µs ストップ条件とスタート条件との間の バスフリー時間 R = 1.7 kΩ, C = 50 pF*1 *1: R, C はそれぞれ SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 *2: tHD;DAT の最大値は , デバイスが SCL 信号の “L” 区間 (tLOW) を延長していないときにのみ適用されます。 *3: 高速モード I2C バスデバイスを標準モード I2C バスシステムに使用することはできますが , 要求される条件 tSU;DAT ≧ 250 ns を満足しなければなりません。 tWAKEUP SDA tLOW tHD;DAT tHIGH tHD;STA tBUF SCL tHD;STA tSU;DAT fSCL tSU;STA tSU;STO (続く) 48 DS07–12632–2 MB95390H シリーズ (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 条件 規格値 *2 最小 最大 単位 備考 SCL クロック “L” 幅 tLOW SCL (2 + nm/2)tMCLK − 20 — ns マスタモード SCL クロック “H” 幅 tHIGH SCL (nm/2)tMCLK − 20 (nm/2)tMCLK + 20 ns マスタモード START 条件 ホールド時間 tHD;STA SCL, SDA (-1 + nm/2)tMCLK − 20 (-1 + nm)tMCLK + 20 ns マスタモード 最大値は m, n = 1, 8 時に適用。 それ以外の設定 は最小値を適用。 STOP 条件 セットアップ時間 tSU;STO SCL, SDA (1 + nm/2)tMCLK − 20 (1 + nm/2)tMCLK + 20 ns マスタモード START 条件セット アップ時間 tSU;STA SCL, SDA (1 + nm/2)tMCLK − 20 (1 + nm/2)tMCLK + 20 ns マスタモード 「ストップ」条件と 「スタート」条件と の間のバスフリー時 間 tBUF SCL, SDA (2 nm + 4) tMCLK − 20 — ns tHD;DAT SCL, SDA 3 tMCLK − 20 — ns マスタモード ns マスタモード SCL の “L” が引 き延ばされてい ないと仮定した 場合。最小値は 連続データの第 1 ビットに適用。 それ以外は最大 値を適用。 データ ホールド時間 データ セットアップ時間 tSU;DAT SCL, SDA (-2 + nm/2) tMCLK − 20 (-1 + nm/2) tMCLK + 20 R = 1.7 kΩ, C = 50 pF*1 tSU;INT SCL (nm/2) tMCLK − 20 (1 + nm/2) tMCLK + 20 ns 最小値は 9th SCL ↓時の割込みに 適用。最大値は 8th SCL ↓ 時の割 込みに適用。 SCL クロック “L” 幅 tLOW SCL 4 tMCLK − 20 — ns 受信の場合 SCL クロック “H” 幅 tHIGH SCL 4 tMCLK − 20 — ns 受信の場合 割込みクリアから SCL 立上りまでの セットアップ時間 「スタート」条件 検出 tHD;STA SCL, SDA 2 tMCLK − 20 — ns 受信の場合 1 tMCLK の場合未検 出 「ストップ」条件 検出 tSU;STO SCL, SDA 2 tMCLK − 20 — ns 受信の場合 1 tMCLK の場合未検 出 「再スタート」条件 検出条件 tSU;STA SCL, SDA 2 tMCLK − 20 — ns 受信の場合 1 tMCLK の場合未検 出 バスフリー時間 tBUF SCL, SDA 2 tMCLK − 20 — ns 受信の場合 データホールド 時間 tHD;DAT SCL, SDA 2 tMCLK − 20 — ns スレーブ送信 モードの場合 (続く) DS07–12632–2 49 MB95390H シリーズ (続き) (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 データセットアップ時間 tSU;DAT SCL, SDA データホールド時間 tHD;DAT SCL, SDA データセットアップ時 tSU;DAT SCL, SDA SDA↓ → SCL↑ ( ウェイクアップ機能時 ) tWAKEUP SCL, SDA 条件 R = 1.7 kΩ, C = 50 pF*1 規格値 *2 単位 備考 最小 最大 tLOW − 3 tMCLK − 20 — ns スレーブ送信 モードの場合 0 — ns 受信の場合 tMCLK − 20 — ns 受信の場合 発振安定待ち時間 +2 tMCLK − 20 — ns *1:R, C はそれぞれ SCL, SDA ラインのプルアップ抵抗 , 負荷容量です。 *2: • tMCLK については ,「(2) ソースクロック / マシンクロック」を参照してください。 • m は I2C クロック制御レジスタ (ICCR0) の CS4, CS3 ビット (bit4, bit3) です。 • n は I2C クロック制御レジスタ (ICCR0) の CS2 ~ CS0 ビット (bit2 ~ bit0) です。 • I2C の実際のタイミングは , マシンクロック (tMCLK) および ICCR0 レジスタの CS4 ~ CS0 にて設定される m, n の 値により決定されます。 • 標準モード: 0.9 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) :0.9 MHz < tMCLK ≦ 1 MHz (m, n) = (1, 22), (5, 4), (6, 4), (7, 4), (8, 4) :0.9 MHz < tMCLK ≦ 2 MHz (m, n) = (1, 38), (5, 8), (6, 8), (7, 8), (8, 8) :0.9 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 98) :0.9 MHz < tMCLK ≦ 10 MHz • 高速モード: 3.3 MHz < tMCLK ( マシンクロック ) < 10 MHz の範囲で m, n の設定が可能です。 m, n の設定によっては , 下記のように使用できるマシンクロックが決まります。 (m, n) = (1, 8) :3.3 MHz < tMCLK ≦ 4 MHz (m, n) = (1, 22), (5, 4) :3.3 MHz < tMCLK ≦ 8 MHz (m, n) = (6, 4) :3.3 MHz < tMCLK ≦ 10 MHz 50 DS07–12632–2 MB95390H シリーズ (9) UART/SIO, シリアル入出力タイミング (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 記号 端子名 規格値 条件 単位 最小 最大 4 tMCLK* — ns - 190 + 190 ns 2 tMCLK* — ns シリアルクロックサイクルタイム tSCYC UCK0 UCK ↓ → UO 時間 tSLOV UCK0, UO0 有効 UI → UCK ↑ tIVSH UCK0, UI0 UCK ↑ → 有効 UI ホールド 時間 tSHIX UCK, UI0 2 tMCLK* — ns シリアルクロック “H” パルス幅 tSHSL UCK0 4 tMCLK* — ns シリアルクロック “L” パルス幅 tSLSH UCK0 4 tMCLK* — ns UCK ↓ → UO 時間 tSLOV UCK0, UO0 — 190 ns 有効 UI → UCK ↑ tIVSH UCK0, UI0 2 tMCLK* — ns UCK ↑ → 有効 UI ホールド 時間 tSHIX UCK0, UI0 2 tMCLK* — ns 内部クロック動作 外部クロック動作 *:tMCLK については , 「 (2) ソースクロック / マシンクロック」を参照してください。 ・内部シフトクロックモード tSCYC 2.4 V UCK0 0.8 V 0.8 V tSLOV 2.4 V UC0 0.8 V tIVSH tSHIX 0.8 VCC 0.8 VCC UI0 0.2 VCC 0.2 VCC ・外部シフトクロックモード tSLSH tSHSL 0.8 VCC 0.8 VCC UCK0 0.2 VCC 0.2 VCC tSLOV 2.4 V UC0 0.8 V tIVSH tSHIX 0.8 VCC 0.8 VCC UI0 0.2 VCC 0.2 VCC DS07–12632–2 51 MB95390H シリーズ (10) MPG 入力タイミング (VCC = 5.0 V ± 10%, AVSS = VSS = 0.0 V, TA =- 40 °C ~+ 85 °C) 項目 入力パルス幅 記号 tTIWH tTIWL 端子名 SNI0 ~ SNI2, DTTI — 0.8 VCC 0.8 VCC SNI0 ~ SNI2, DTTI 規格値 最小 最大 4 tMCLK — 0.2 VCC tTIWH 52 条件 単位 備考 ns 0.2 VCC tTIWL DS07–12632–2 MB95390H シリーズ 5. A/D コンバータ (1) A/D コンバータ電気的特性 (VCC = 4.0 V ~ 5.5 V, VSS = 0.0 V, TA =- 40 °C ~ + 85 °C) 項目 記号 分解能 総合誤差 直線性誤差 — 微分直線性誤差 規格値 単位 最小 標準 最大 — — 10 bit -3 — +3 LSB - 2.5 — + 2.5 LSB - 1.9 — + 1.9 LSB 備考 ゼロトランジション 電圧 VOT VSS - 1.5 LSB VSS + 0.5 LSB VSS + 2.5 LSB V フルスケールトランジ ション電圧 VFST VCC - 4.5 LSB VCC - 2 LSB VCC + 0.5 LSB V 0.9 — 16500 µs 4.5 V ≦ VCC ≦ 5.5 V 1.8 — 16500 µs 4.0 V ≦ VCC < 4.5 V 0.6 — ∞ µs 4.5 V ≦ VCC ≦ 5.5 V, 外部インピーダンス< 5.4 kΩ の場合 1.2 — ∞ µs 4.0 V ≦ VCC < 4.5 V, 外部インピーダンス< 2.4 kΩ の場合 コンペア時間 サンプリング時間 — — アナログ入力電流 IAIN - 0.3 — + 0.3 µA アナログ入力電圧 VAIN VSS — VCC V DS07–12632–2 53 MB95390H シリーズ (2) A/D コンバータの注意事項 ・アナログ入力の外部インピーダンスとサンプリング時間について ・ MB95390HシリーズのA/Dコンバータはサンプルホールド付きのものです。外部インピーダンスが高くサンプリング時 間を十分に確保できない場合には , 内部サンプルホールド用コンデンサに十分にアナログ電圧が充電されず , A/D 変換 精度に影響を及ぼします。したがって , A/D 変換精度規格を満たすために , 外部インピーダンスと最小サンプリング時 間の関係から , サンプリング時間を最小値より長くなるようにレジスタ値と動作周波数を調整するか , 外部インピーダ ンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1 µF 程度 のコンデンサを接続してください。 ・ アナログ入力等価回路 アナログ入力 コンパレータ R C サンプリング時:ON 4.5 V ≦ VCC ≦ 5.5 V :R ≈1.95 kΩ ( 最大 ), C ≈17 pF ( 最大 ) 4.0 V ≦ VCC < 4.5 V :R ≈8.98 kΩ ( 最大 ), C ≈17 pF ( 最大 ) (注意事項)数値は参考値です。 ・ 外部インピーダンスと最小サンプリング時間の関係 [ 外部インピーダンス= 0 kΩ ~ 20 kΩ の場合 ] 100 20 90 18 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] [ 外部インピーダンス= 0 kΩ ~ 100 kΩ の場合 ] 80 70 60 (VCC 4.5 V) 50 (VCC 4.0 V) 40 30 20 10 0 0 2 4 6 8 10 12 14 16 14 12 (VCC 4.5 V) 10 (VCC 4.0 V) 8 6 4 2 0 0 最小サンプリング時間 [μs] 1 2 3 4 最小サンプリング時間 [μs] ・A/D 変換誤差について |VCC - VSS| が小さくなるに従って , A/D 変換の誤差は大きくなります。 54 DS07–12632–2 MB95390H シリーズ (3) A/D コンバータの用語の定義 ・ 分解能 A/D コンバータにより識別可能なアナログ変化を示します。 10 ビットなら , アナログ電圧を 210 = 1024 の部分に分解可能です。 ・ 直線性誤差 ( 単位:LSB) デバイスのゼロトランジション点 (“00 0000 0000” ← → “00 0000 0001”) と , 同じデバイスのフルスケールトランジション点 (“11 1111 1111” ← → “11 1111 1110”) とを 結んだ直線と , 実際の変換値との誤差がどの程度かを示します。 ・ 微分直線性誤差 ( 単位:LSB) 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差がどの程度かを示します。 ・ 総合誤差 ( 単位:LSB) 実際の値と理論値との差を示し , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差 / 量子誤差 および雑音に起因する誤差です。 理想入出力特性 3FFH 総合誤差 3FFH VFST 3FEH 2 LSB 3FDH デジタル出力 デジタル出力 3FEH 004H VOT 003H 実際の変換特性 3FDH {1 LSB x (N-1) + 0.5 LSB} 004H VNT 003H 1 LSB 002H 実際の変換特性 002H 理想特性 001H 001H 0.5 LSB VSS VCC アナログ入力 1 LSB = VCC - VSS 1024 VSS VCC アナログ入力 (V) VNT - {1 LSB × (N - 1) + 0.5 LSB} デジタル出力 = [LSB] N の総合誤差 1 LSB N :A/D コンバータデジタル出力値 VNT :デジタル出力が (N - 1) H から NH に遷移する電圧 (続く) DS07–12632–2 55 MB95390H シリーズ (続き) フルスケールトランジション誤差 ゼロトランジション誤差 理想特性 004H 実際の変換特性 3FFH 実際の変換特性 デジタル出力 デジタル出力 003H 002H 実際の変換特性 理想特性 3FEH VFST ( 実測値 ) 3FDH 001H 実際の変換特性 VOT ( 実測値 ) 3FCH VSS VCC VSS アナログ入力 微分直線性誤差 直線性誤差 理想特性 実際の変換特性 3FFH (N+1)H 3FEH {1 LSB x N + VOT} VFST ( 実測値 ) VNT 004H 実際の変換特性 デジタル出力 実際の変換特性 3FDH デジタル出力 VCC アナログ入力 V(N+1)T NH VNT (N-1)H 003H 実際の変換特性 理想特性 002H (N-2)H 001H VOT ( 実測値 ) VSS VCC アナログ入力 デジタル出力 N の直線性誤差 = VNT − {1 LSB × N + VOT} 1 LSB VSS VCC アナログ入力 デジタル出力 N の微分直線性誤差 = V (N + 1) T − VNT -1 1 LSB N : A/D コンバータデジタル出力値 VNT:デジタル出力が (N - 1) H から NH に遷移する電圧 VOT ( 理想値 ) = Vss + 0.5 LSB [V] VFST ( 理想値 ) = Vcc - 2 LSB [V] 56 DS07–12632–2 MB95390H シリーズ 6. フラッシュメモリ書込み / 消去特性 項目 規格値 単位 備考 最小 標準 最大 セクタ消去時間 (2 K バイトセクタ ) ⎯ 0.2*1 0.5*2 s 消去前 00H 書込み時間は除きます。 セクタ消去時間 (16 K バイトセクタ ) ⎯ 0.5*1 7.5*2 s 消去前 00H 書込み時間は除きます。 バイト書込み時間 ⎯ 21 6100*2 µs システムレベルのオーバヘッド時間は 除きます。 100000 ⎯ ⎯ cycle 3.0 ⎯ 5.5 V ⎯ ⎯ year 消去 / 書込みサイクル 消去 / 書込み時の電源電圧 フラッシュメモリデータ保持時間 20* 3 平均 TA =+ 85 °C *1: TA =+ 25 °C, VCC = 5.0 V, 100000 サイクル *2: TA =+ 85 °C, VCC = 3.0 V, 100000 サイクル *3: テクノロジ信頼性評価結果からの換算値です ( アレニウスの式を使用し , 高温加速試験結果を平均温度 + 85 °C へ 換算しています ) 。 DS07–12632–2 57 MB95390H シリーズ ■ 特性例 ・電源電流・温度特性 ICC − VCC TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 ) メインクロックモード , 外部クロック動作時 ICC − TA VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 ) メインクロックモード , 外部クロック動作時 20 20 15 FMP = 16 MHz 10 FMP = 16 MHz ICC[mA] ICC[mA] 15 FMP = 10 MHz 10 FMP = 10 MHz FMP = 8 MHz 5 5 FMP = 4 MHz FMP = 2 MHz 0 −50 0 2 3 4 5 6 7 0 ICCS − VCC TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 ) メインスリープモード , 外部クロック動作時 +150 8 7 7 FMP = 16 MHz FMP = 16 MHz 6 6 5 ICCS[mA] 5 ICCS[mA] +100 ICCS − TA VCC = 5.5 V, FMP = 10, 16 MHz (2 分周 ) メインスリープモード , 外部クロック動作時 8 FMP = 10 MHz 4 FMP = 8 MHz FMP = 10 MHz 4 3 3 2 FMP = 4 MHz 1 FMP = 2 MHz 2 1 0 0 2 3 4 5 6 −50 7 0 +50 +100 +150 TA[°C] VCC[V] ICCL − VCC TA = +25°C, FMPL = 16 kHz (2 分周 ) サブクロックモード , 外部クロック動作時 ICCL − TA VCC = 5.5 V, FMPL = 16 kHz (2 分周 ) サブクロックモード , 外部クロック動作時 100 100 75 75 ICCL[μA] ICCL[μA] +50 TA[°C] VCC[V] 50 25 50 25 0 2 3 4 5 VCC[V] 6 7 0 −50 0 +50 +100 +150 TA[°C] (続く) 58 DS07–12632–2 MB95390H シリーズ ICCLS − VCC TA = +25°C, FMPL = 16 kHz (2 分周 ) サブスリープモード , 外部クロック動作時 ICCLS − TA VCC = 5.5 V, FMPL = 16 kHz (2 分周 ) サブスリープモード , 外部クロック動作時 14 16 12 14 12 10 10 ICCLS[μA] ICCLS[μA] 8 6 8 6 4 4 2 2 0 0 2 3 4 5 6 −50 7 0 VCC[V] ICCT − VCC TA = +25°C, FMPL = 16 kHz (2 分周 ) 時計モード , 外部クロック動作時 +100 +150 ICCT − TA VCC = 5.5 V, FMPL = 16 kHz (2 分周 ) 時計モード , 外部クロック動作時 50 50 40 40 30 30 ICCT[μA] ICCT[μA] +50 TA[°C] 20 20 10 10 0 0 2 3 4 5 6 −50 7 0 VCC[V] +50 +100 +150 TA[°C] ICTS − VCC TA = +25°C, FMP = 2, 4, 8, 10, 16 MHz (2 分周 ) タイムベースタイマモード , 外部クロック動作時 ICTS − TA VCC = 5.5 V, FMPL = 10, 16 kHz (2 分周 ) タイムベースタイマモード , 外部クロック動作時 1.5 1.5 1.0 ICTS[mA] FMP = 16 MHz FMP = 10 MHz 0.5 FMP = 16 MHz ICTS[mA] 1.0 FMP = 10 MHz 0.5 FMP = 8 MHz FMP = 4 MHz FMP = 2 MHz 0.0 0.0 −50 2 3 4 5 6 7 0 +50 +100 +150 TA[°C] VCC[V] (続く) DS07–12632–2 59 MB95390H シリーズ (続き) ICCH − TA VCC = 5.5 V, FMPL = ( ストップ ) サブストップモード , 外部クロック停止時 4.5 9 4.0 8 3.5 7 3.0 6 ICCH[μA] ICCH[μA] ICCH − VCC TA = +25°C, FMPL = ( 停止 ) サブストップモード , 外部クロック停止時 2.5 2.0 5 4 1.5 3 1.0 2 0.5 1 0.0 0 2 3 4 5 6 −50 7 0 VCC[V] ICCMCR − VCC TA = +25°C, FMP = 1, 8, 10, 12.5 MHz ( 分周なし ) メインクロックモード , メイン CR クロック動作時 20 20 15 15 FMP = 12.5 MHz 10 FMP = 10 MHz FMP = 12.5 MHz FMP = 10 MHz FMP = 8 MHz 5 5 FMP = 1 MHz FMP = 1 MHz 0 0 2 3 4 5 6 −50 7 0 VCC[V] +50 +100 +150 TA[°C] ICCSCR − VCC TA = +25°C, FMPL = 50 kHz (2 分周 ) サブクロックモード , サブ CR クロック動作時 ICCSCR − TA VCC = 5.5 V, FMPL = 50 kHz (2 分周 ) サブクロックモード , サブ CR クロック動作時 140 140 120 120 100 100 ICCSCR[μA] ICCSCR[μA] +150 10 FMP = 8 MHz 80 60 80 60 40 40 20 20 0 0 2 3 4 5 VCC[V] 60 +100 ICCMCR − TA VCC = 5.5 V, FMP = 1, 8, 10, 12.5 MHz ( 分周なし ) メインクロックモード , メイン CR クロック動作時 ICCMCR[mA] ICCMCR[mA] +50 TA[°C] 6 7 −50 0 +50 +100 +150 TA[°C] DS07–12632–2 MB95390H シリーズ ・入力電圧特性 VIHI − VCC および VILI − VCC TA = +25°C VIHS − VCC および VILS − VCC TA = +25°C 4 4 3 3 VIHS VIHS/VILS[V] VIHI/VILI[V] VIHI VILI 2 2 1 VILS 1 0 0 2 3 4 5 6 2 3 VCC[V] 4 5 6 VCC[V] VIHM − VCC および VILM − VCC TA = +25°C 4 VIHM/VILM[V] 3 VIHM 2 VILM 1 0 2 3 4 5 6 VCC[V] DS07–12632–2 61 MB95390H シリーズ ・出力電圧特性 (VCC − VOH2) − IOH TA = +25°C 2.0 2.0 1.8 1.8 1.6 1.6 1.4 1.4 VCC − VOH2 [V] VCC − VOH1 [V] (VCC − VOH1) − IOH TA = +25°C 1.2 1.0 0.8 1.2 1.0 0.8 0.6 0.6 0.4 0.4 0.2 0.2 0.0 0.0 0 −2 −6 −4 −8 −10 0 −2 −6 −4 IOH [mA] VCC = 2.4 V VCC = 2.7 V VCC = 3.5 V VCC = 4.5 V VCC = 5.0 V VCC = 5.5 V 8 10 VOL2 − IOL TA = +25°C 2.0 2.0 1.8 1.8 1.6 1.6 1.4 1.4 1.2 1.2 VOL2 [V] VOL1 [V] −10 VCC = 2.4 V VCC = 2.7 V VCC = 3.5 V VCC = 4.5 V VCC = 5.0 V VCC = 5.5 V VOL1 − IOL TA = +25°C 1.0 1.0 0.8 0.8 0.6 0.6 0.4 0.4 0.2 0.2 0.0 0.0 0 2 6 4 IOL [mA] 8 10 0 2 6 4 IOL [mA] VCC = 2.4 V VCC = 2.7 V VCC = 3.5 V VCC = 4.5 V VCC = 5.0 V VCC = 5.5 V 62 −8 IOH [mA] VCC = 2.4 V VCC = 2.7 V VCC = 3.5 V VCC = 4.5 V VCC = 5.0 V VCC = 5.5 V DS07–12632–2 MB95390H シリーズ ・プルアップ特性 RPULL − VCC TA = +25°C 350 300 RPULL[kΩ] 250 200 150 100 50 0 1 2 3 4 5 6 7 VCC[V] DS07–12632–2 63 MB95390H シリーズ ■ マスクオプション 品種名 No. MB95F394K MB95F396K MB95F398K MB95F394H MB95F396H MB95F398H 選択方法 設定不可 1 低電圧検出リセット 低電圧検出リセットなし 低電圧検出リセットあり 2 リセット 専用のリセット入力あり 専用のリセット入力なし 64 DS07–12632–2 MB95390H シリーズ ■ オーダ型格 型格 パッケージ MB95F394HPMC-G-SNE2 MB95F394KPMC-G-SNE2 MB95F396HPMC-G-SNE2 MB95F396KPMC-G-SNE2 MB95F398HPMC-G-SNE2 MB95F398KPMC-G-SNE2 プラスチック・LQFP, 48 ピン (FPT-48P-M49) MB95F394HPMC1-G-SNE2 MB95F394KPMC1-G-SNE2 MB95F396HPMC1-G-SNE2 MB95F396KPMC1-G-SNE2 MB95F398HPMC1-G-SNE2 MB95F398KPMC1-G-SNE2 プラスチック・LQFP, 52 ピン (FPT-52P-M02) MB95F394HWQN-G-SNE1 MB95F394HWQN-G-SNERE1 MB95F394KWQN-G-SNE1 MB95F394KWQN-G-SNERE1 MB95F396HWQN-G-SNE1 MB95F396HWQN-G-SNERE1 MB95F396KWQN-G-SNE1 MB95F396KWQN-G-SNERE1 MB95F398HWQN-G-SNE1 MB95F398HWQN-G-SNERE1 MB95F398KWQN-G-SNE1 MB95F398KWQN-G-SNERE1 プラスチック・QFN, 48 ピン (LCC-48P-M11) DS07–12632–2 65 MB95390H シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 48 ピン リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 7.00 mm × 7.00 mm リード形状 ガルウィング リード曲げ方向 正曲げ 封止方法 プラスチックモールド 取付け高さ 1.70 mm Max. 質量 0.17 g (FPT-48P-M49) プラスチック・LQFP, 48 ピン (FPT-48P-M49) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 9.00±0.20(.354±.008)SQ *7.00±0.10(.276±.004)SQ 36 0.145±0.055 (.006±.002) 25 24 37 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 13 48 "A" 0°~8° 1 0.50(.020) (Mounting height) .059 –.004 INDEX 0.10±0.10 (.004±.004) (Stand off) 12 0.22±0.05 (.008±.002) 0.08(.003) 0.25(.010) M 0.60±0.15 (.024±.006) C 2010 FUJITSU SEMICONDUCTOR LIMITED HMbF48-49Sc-1-2 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) 66 DS07–12632–2 MB95390H シリーズ プラスチック・LQFP, 52 ピン (FPT-52P-M02) リードピッチ 0.65mm パッケージ幅× パッケージ長さ 10.00 × 10.00mm リード形状 ガルウィング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX 質量 0.32 g コード(参考) P-LFQFP52-10× 10-0.65 ピン プラスチック (FPT-52P-M02) 注 1)* 印寸法はレジン残りを含まず。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 12.00±0.20(.472±.008)SQ *10.00±0.10(.394±.004)SQ 39 0.145±0.055 (.006±.002) 27 Details of "A" part 40 26 +0.20 1.50 –0.10 +.008 (Mounting height) .059 –.004 0.25(.010) INDEX 0.10(.004) 52 0~8˚ 14 "A" 0.50±0.20 (.020±.008) 1 13 0.65(.026) +0.065 0.30 –0.035 +.0026 0.13(.005) M 0.10±0.10 (.004±.004) (Stand off) 0.60±0.15 (.024±.006) .012 –.0014 C 2010 FUJITSU SEMICONDUCTOR LIMITED F52002Sc-2-1 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ (続く) DS07–12632–2 67 MB95390H シリーズ (続き) プラスチック・QFN, 48 ピン リードピッチ 0.50 mm パッケージ幅× パッケージ長さ 7.00 mm × 7.00 mm 封止方法 プラスチックモールド 取付け高さ 0.80 mm Max. 質量 0.12 g (LCC-48P-M11) プラスチック・QFN, 48 ピン (LCC-48P-M11) 7.00±0.10 (.276±.004) 4.40±0.15 (.173±.006) 7.00±0.10 (.276±.004) 4.40±0.15 (.173±.006) INDEX AREA +0.05 0.25 –0.07 (.010 +.002 –.003 ) 0.50(.020) 0.50±0.05 (.020±.002) 1PIN CORNER (C0.30(C.012)) (TYP) 0.75±0.05 (.030±.002) 0.02 (.001 C +0.03 –0.02 +.001 –.001 (0.20(.008)) ) 2009-2010 FUJITSU SEMICONDUCTOR LIMITED C48064S-c-1-2 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記 URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 68 DS07–12632–2 MB95390H シリーズ ■ 本版での主な変更内容 ページ 1 場所 ■ 特長 変更内容 メイン CR クロックの発振精度を訂正 ±2% → ±2% または ±2.5% メイン CR クロックの発振精度についての注釈文を追加 4 ■ 品種構成 FPT-52P-M02 を追加 5 ■ パッケージと品種対応 FPT-52P-M02 を追加 6 ■ 品種間の相違点と品種選択 「・オンチップデバッグ機能」の接続方法について参照先を追加 時の注意事項 8 ■ 端子配列図 10 ~ 13 ■ 端子機能説明 34 ■ 電気的特性 4. 交流規格 (1) クロックタイミング FPT-52P-M02 の端子配列図を追加 FPT-52P-M02 の端子番号を追加 クロック周波数 (FCRH) の規格値を変更 クロック周波数 (FCRH) に LQFP パッケージと QFN パッケージの条件を追加 注釈 *2 と *3 を追加 58 ~ 63 ■ 特性例 「■特性例」を追加 65 ■ オーダ型格 FPT-52P-M02 の型格を追加 67 ■ パッケージ・外形寸法図 FPT-52P-M02 のパッケージ図を追加 変更箇所は , 本文中のページ左側の│によって示しています。 DS07–12632–2 69 MB95390H シリーズ MEMO 70 DS07–12632–2 MB95390H シリーズ MEMO DS07–12632–2 71 MB95390H シリーズ 富士通セミコンダクター株式会社 〒 222-0033 神奈川県横浜市港北区新横浜 2-10-23 野村不動産新横浜ビル http://jp.fujitsu.com/fsl/ 電子デバイス製品に関するお問い合わせ先 0120-198-610 受付時間 : 平日 9 時~ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部