AK7755EN

[AKD7755-B]
AKD7755-B
AK7755評価ボードRev.2
1. 概 要
AKD7755-BはモノラルADC、ステレオオーディオCODEC、マイク、ラインアウトアンプ、ディジタル
オーディオインタフェースを内蔵したシグナルプロセッサ AK7755の評価用ボードです。このボードは
メインボードとサブボードの2枚構成となっており、USBポートを使って、各種設定のコントロールが
可能です。ディジタルインタフェースにも対応しており、光コネクタやSMUX-PORTを介してディジタ
ルオーディオ機器とのインタフェースが可能です。
■ オーダリングガイド
AKD7755-B ---
AK7755評価用ボード
(コントロールソフトを同梱。)
2. 機
能
 AK7755のプログラム、係数、コントロールレジスタの書き込み、読み出し
 2種類のディジタルオーディオインタフェース
- 光入力1系統, 光出力1系統
- 外部とのインタフェース用10ピンヘッダー(2系統)
 ボード制御用USBポート
SPKL
SPKR OUT1 OUT1,2 OUT2 OUT3
Mini
Jack
Mini
Jack
AVDD
DVDD
Mini
Jack
TVDD
+5V
3.3V←5V
LDO
(T2)
1.2V←5V
LDO
(T3)
LDO
3.3V←5V (T1)
SPK-Amp
TPA0212
PIC18F
4550
USB
BNCR
AIN2
Mini
Jack
PORT6
(SMUX1)
AK7755
FPGA
(XC95144XL)
PORT7
(SMUX2)
PORT5
(Monitor)
AIN1
Mini
Jack
AK4118A
(DIT/DIR)
BNCL
Mini
Jack
SPDIFIN
LIN
SPDIFOUT
Figure 1. AKD7755-Bブロック図 (Note 1)
Note 1. AK4118AはDIR、DIT、X’tal発振器を内蔵。
<KM115403>
2014/10
-1-
[AKD7755-B]
3. 目
次
1. 概 要.................................................................................................................................................................... 1
■ オーダリングガイド ........................................................................................................................................ 1
2. 機 能.................................................................................................................................................................... 1
3. 目 次.................................................................................................................................................................... 2
4. ボード概略図........................................................................................................................................................ 3
■ 概略図 ................................................................................................................................................................ 3
■ 説明.................................................................................................................................................................... 3
5. 操作手順................................................................................................................................................................ 5
■ 電源の配線 ........................................................................................................................................................ 5
■ 評価モード ........................................................................................................................................................ 7
■ ジャンパピン設定 .......................................................................................................................................... 13
■ LED表示 .......................................................................................................................................................... 16
■ ボード制御 ...................................................................................................................................................... 16
6. コントロールソフトマニュアル...................................................................................................................... 17
■ 評価ボードとコントロールソフトの設定 .................................................................................................. 17
■ 操作説明 .......................................................................................................................................................... 18
■ 各タブ機能の説明 .......................................................................................................................................... 20
7. 改訂履歴.............................................................................................................................................................. 36
重要な注意事項 ..................................................................................................................................................... 37
<KM115403>
2014/10
-2-
[AKD7755-B]
4. ボード概略図
■ 概略図
Figure 2. AKD7755-B概略図
■ 説明
(1) アナログ入力 / 出力端子
BNCL (J8), BNCR (J3)
LIN (J1)
AIN1(J7), AIN2 (J5)
: アナログシングルエンド入力用RCAコネクタ。
: アナログシングルエンド入力用Mini Jack。
: アナログシングル/差動入力用Mini Jack。
シングルエンド/差動入力の切り替え方法は「アナログ入力設定」
の項目を参照して下さい。
OUT1 (J2), OUT2 (J6), OUT3 (J9) : アナログシングルエンド出力用RCAコネクタ。
OUT1,2 (J4)
: アナログシングルエンド出力用Mini Jackコネクタ。
(2) AK4118A (U6)
AK4118A (U6)はディジタルオーディオトランシーバです。
光コネクタを使用してAK7755を評価する場合に使用します。
(3) SPDIF-IN (PORT2) / SPDIF-OUT (PORT3)
SPDIF-IN(PORT2) :AK4118Aに光ディジタル信号(SPDIF, Fs:32~96kHz)を入力します。
SPDIF-OUT(PORT3) :AK4118Aからの光ディジタル信号(SPDIF, Fs:32~96kHz)を出力します。
(4) REG(+5V) / GND / AVDD / TVDD / DVDD / D3V (Power supply)
電源供給用コネクタです。
詳細は「■ 電源の配線」を参照して下さい。
<KM115403>
2014/10
-3-
[AKD7755-B]
(5) PIC18F4550 (U7)
USB通信用のマイクロコントローラーです。
評価ボード上のUSBポートを介して、PCからAK7755、XC95144XLとAK4118Aのコントロールができ
ます。
(6) USB Reset (SW1)
プッシュタイプのボタンです。PIC18F4550 (U7) の初期化に使用します。
評価ボード上のUSBポートを使用する場合は、ボードを正しく認識させるために、
必ず一度ボタンを押して、初期化して下さい。
(7) XC95144XL (U12 / Xilinx)
ディジタル信号パスコントロール用のFPGAです。
コントロールソフトの設定により、様々な動作実験が可能です。
(8) SMUXポート(PORT6, PORT7)
外部インタフェース用10ピンヘッダーです。
2系統搭載しており、外部ディジタルオーディオ機器とのインタフェースが可能です。
Pin
1
3
5
7
9
I/O
I/O
I/O
I/O
I
O
Function
pin
I/O Function
MCLK
2
P
GND
BICK
4
P
GND
LRCK
6
P
GND
SDIN
8
P
GND
SDOUT
10
P
GND
Table 1. SMUXポートのピンアサインメント
(9) Monitorポート (PORT5)
モニター用ボードとの接続用10ピンヘッダーです。
(10) デモンストレーション用エリア (ピンク色点線エリア内)
デモンストレーション用のエリアです。
通常評価では使用しません。
このエリア内には何も接続しないで下さい。
<KM115403>
2014/10
-4-
[AKD7755-B]
5. 操作手順
■ 電源の配線
(1) DVDD電源以外の配線
(1-1) 全ての電源をレギュレータから供給する場合 < Default >
ジャンパ設定
JP34
AVDD-SEL
JP35
TVDD-SEL
JP36
LVC-SEL
JP38
D3V-SEL
Figure 3. 全ての電源をレギュレータから供給する場合のジャンパ設定
電源の接続
名称
色
電圧
内訳
備考
REG
赤
+5V
レギュレータへの入力 必ず接続して下さい
(+5V)
AVDD
緑
Open
AK7755のAVDD
必ず”Open”にして下さい。
TVDD
緑
Open
AK7755のTVDD
必ず”Open”にして下さい。
D3V
緑
Open
Digital Logic
必ず”Open”にして下さい。
GND
黒
0V
グランド
必ず接続して下さい
Table 2. 全ての電源をレギュレータから供給する場合の接続 (Note 2)
(1-2) 各電源端子から電源を供給する場合
ジャンパ設定
JP34
AVDD-SEL
JP35
TVDD-SEL
JP36
LVC-SEL
JP38
D3V-SEL
Figure 4. 各電源端子から電源を供給する場合のジャンパ設定
電源の接続
名称
REG
(+5V)
AVDD
色
赤
電圧
+5V
内訳
レギュレータへの入力
備考
必ず”Open”にして下さい。
+3.0V~+3.6V AK7755のAVDD
必ず接続して下さい
[ typ :+3.3V ]
TVDD
緑
+1.7V~+3.6V AK7755のTVDD
必ず接続して下さい
[ typ :+3.3V ]
D3V
緑
+3.0V~+3.6V Digital Logic
必ず接続して下さい
[ typ :+3.3V ]
GND
黒
0V
グランド
必ず接続して下さい
Table 3. 各電源端子から電源を供給する場合の接続 (Note 2, Note 3)
緑
Note 2. TVDDとLVCは必ず同電位にして下さい。
Note 3. 配線は電源の根本から分けて下さい。
<KM115403>
2014/10
-5-
[AKD7755-B]
(2) DVDD電源の配線
(2-1) DVDD電源に内部LDOを使用する場合。(LDOE pin = “H”) < Default >
ジャンパ設定
JP7
DVDD
JP37
DVDD-SEL
Figure 5. DVDD電源に内部LDOを使用する場合のジャンパ設定
(2-2) DVDD電源に外部電源を使用する場合。(LDOE pin = “L”)
(2-2-1) DVDD電源をレギュレータから供給する場合
ジャンパ設定
JP7
DVDD
JP37
DVDD-SEL
Figure 6. DVDD電源をレギュレータから供給する場合のジャンパ設定
電源の接続
名称
色
電圧
内訳
備考
DVDD
緑
Open
AK7755のDVDD
必ず”Open”にして下さい。
Table 4. DVDD電源をレギュレータから供給する場合の接続 (Note 4)
Note 4. DVDD電源を外部レギュレータから供給する場合は、必ずJ12 (REG(+5V))端子に+5Vを供給して
下さい。
(2-2-2) DVDD電源を電源端子から供給する場合
ジャンパ設定
JP7
DVDD
JP37
DVDD-SEL
Figure 7. DVDD電源を電源端子から供給する場合のジャンパ設定
電源の接続
名称
DVDD
色
緑
電圧
内訳
備考
+1.1V~+1.3V AK7755のDVDD
必ず接続して下さい
[ typ :+1.2V ]
Table 5. DVDD電源を電源端子から供給する場合の接続 (Note 3)
<KM115403>
2014/10
-6-
[AKD7755-B]
■ 評価モード
XC95144XL (Xilinx)およびAK4118Aの設定は本評価ボードに同梱のコントロールソフトウェアで制
御しています。コントロールソフトウェアの操作方法は「コントロールソフトマニュアル」の項を参
照して下さい。
(1) アナログ入力設定
モノラルADCを使用する場合、J1 (LIN)を使用します。
ステレオADCを使用する場合、アナログ入力信号と使用するケーブルの種類によってジャンパ設定
が異なります。
アナログ入力信号
差動信号
< Default >
シングルエンド信号
シングルエンド信号
使用ケーブル
Mini jack
RCA
Mini jack
接続コネクタ
J7 (AIN1)
J5 (AIN2)
J8 (BNCL)
J3 (BNCR)
J7 (AIN1)
J5 (AIN2)
ジャンパ設定
JP30
INSEL1
JP29
INSEL2
IN2
IN4(BNC)
IN2(BNC)
IN4/INN2
INN1
INP2
IN1/INP1
IN3(BNC)
IN1(BNC)
IN3
JP30
INSEL1
JP29
INSEL2
IN2
IN4(BNC)
IN2(BNC)
IN4/INN2
INN1
INP2
IN1/INP1
IN3(BNC)
IN1(BNC)
IN3
JP30
INSEL1
JP29
INSEL2
IN2
IN4(BNC)
IN2(BNC)
IN4/INN2
INN1
INP2
IN1/INP1
IN3(BNC)
IN1(BNC)
IN3
Table 6. ステレオADC評価時の設定
<KM115403>
2014/10
-7-
[AKD7755-B]
(2) SMUX PORT1, 2を使用したA/D部、D/A部およびDSP部の評価
(2-1) CKM Mode = 0 / 1の評価
AK7755
fs=48kHz series:12.288MHz or 18.432MHz
fs=44.1kHz series:11.2896MHz or 16.9344MHz
SMUX PORTx
XTI
CLKO
MCLK
BICK
BCLK
LRCK
LRCK
SDIN1,2
SDIN
SDOUT
SDOUT1,2,3
Figure 8. CKM Mode = 0 / 1
X1と PORT6(SMUX1)またはPORT7(SMUX2)を使用します。
ボード上の水晶振動子(X1)からXTIをAK7755に供給します。
AK7755からCLKO, BICK, LRCK, SDOUT1, 2, 3をPORT6(SMUX1)またはPORT7(SMUX2)に
供給し、PORT6(SMUX1)またはPORT7(SMUX2)からSDIN1, 2をAK7755に供給します。
ジャンパ設定
JP14
XTISEL
GND
EXT
XTL
Figure 9. ジャンパ設定1
<KM115403>
2014/10
-8-
[AKD7755-B]
(2-2) CKM Mode = 2 / 3の評価
AK7755
12.288MHz or 11.2896MHz
XTI
SMUX PORTx
CLKO
MCLK
BICK
BCLK
LRCK
LRCK
SDIN1,2
SDIN
SDOUT
SDOUT1,2,3
Figure 10. CKM Mode = 2 / 3
PORT6(SMUX1)またはPORT7(SMUX2)を使用します。
PORT6(SMUX1)またはPORT7(SMUX2)からXTI (Note 5), BICK, LRCK, SDIN1, 2をAK7755に
供給し、AK7755からSDOUT1, 2, 3をPORT6(SMUX1)またはPORT7(SMUX2)に供給します。
ジャンパ設定
JP14
XTISEL
GND
EXT
JP14
XTISEL
GND
XTL
EXT
XTL
CKM Mode = “2 “設定時
CKM Mode = “3” 設定時
Figure 11. ジャンパ設定2
Note 5. XTI pinはCKM Mode = “2” 設定時のみ使用します。CKM Mode = “3”設定時はXTI pinはGND
と接続して下さい。
<KM115403>
2014/10
-9-
[AKD7755-B]
(2-3) CKM Mode = 5 の評価
AK7755
SMUX PORTx
XTI
CLKO
MCLK
BICK
BCLK
LRCK
LRCK
fs=8kHz 固定
SDIN
SDIN1
SDOUT
SDOUT1
SDIN
SDIN2
fs=16kHz 固定
SDOUT2,3
SDOUT
Figure 12. CKM Mode = 5
PORT6(SMUX1)またはPORT7(SMUX2)を使用します。
PORT6(SMUX1)またはPORT7(SMUX2)から BICK, LRCK, SDIN1, 2をAK7755に供給し、
AK7755からSDOUT1, 2, 3をPORT6(SMUX1)またはPORT7(SMUX2)に供給します。
この時、BICK, LRCK, SDIN1, SDOUT1はfs=8kHz固定、SDIN2, SDOUT2, 3はfs=16kHz固定で
使用します。
ジャンパ設定
JP14
XTISEL
GND
EXT
XTL
Figure 13. ジャンパ設定3
<KM115403>
2014/10
- 10 -
[AKD7755-B]
(3) AK4118AのDIT / DIR機能を使用したA/D部、D/A部の評価
AK4118Aを使用してAK7755を評価する場合は、以下の設定を確認して下さい。
・Audio I/F Format :必ずAK7755とAK4118AのAudio I/F Formatを一致させて下さい。
(詳細についてはそれぞれのデータシートを参照して下さい。)
・MCLK
:MCLK=256fsと128fsのみ対応します。(Note 6)
・BICK
:BICK=64fsのみ対応します。(Note 6)
・LRCK
:fs=32kHz~96kHzに対応します。(Note 6)
Note 6. 上記以外の設定で評価する場合は他の評価モードをお使い下さい。
(3-1) CKM Mode = 0の評価 < Default >
AK4118AをSlave Modeに設定します。
AK7755
AK7755
12.288MHz or 11.2896MHz
AK4118A
XTI
CLKO
64fs
BICK
1fs
LRCK
AK4118A
XTI
MCKO
CLKO
BCLK
BICK
LRCK
MCKO
64fs
LRCK
1fs
BCLK
LRCK
SDTO
SDIN1,2
DAUX
SDOUT1,2,3
A/D部の評価を行う場合
D/A部の評価を行う場合
Figure 14. CKM Mode = 0
A/D部の評価を行う場合はX1とPORT3(SPDIF-OUT)を使用します。
ボード上の水晶振動子(X1)からXTIをAK7755に供給し、AK7755からCLKO, BICK, LRCK,
SDOUT1, 2, 3をAK4118Aに供給します。
D/A部の評価を行う場合は、PORT2(SPDIF-IN)を使用します。
PORT2(SPDIF-IN)からXTI, SDIN1, 2をAK7755に供給し、AK7755からBICK, LRCKを
AK4118Aに供給します。
ジャンパ設定
JP14
XTISEL
GND
EXT
XTL
JP14
XTISEL
GND
JP31
CLKSEL
EXT
XTL
EXT
A/D部の評価を行う場合
XTL
JP31
CLKSEL
EXT
XTL
D/A部の評価を行う場合< Default >
Figure 15. ジャンパ設定4
<KM115403>
2014/10
- 11 -
[AKD7755-B]
(3-2) CKM Mode = 2 / 3の評価
AK4118AをMaster Modeに設定します。
AK7755
AK4118A
XTI
CLKO
MCKO
64fs
BICK
BCLK
1fs
LRCK
LRCK
SDIN1,2
SDTO
SDOUT1,2,3
DAUX
Figure 16. CKM Mode = 2 / 3
A/D部の評価を行う場合はX2と PORT3(SPDIF-OUT)を使用します。
PORT3(SPDIF-OUT)からXTI, BICK, LRCKをAK7755に供給し、AK7755から SDOUT1, 2, 3を
AK4118Aに供給します。
D/A部の評価を行う場合は、PORT2(SPDIF-IN)を使用します。
PORT2(SPDIF-IN)からXTI, BICK, LRCK, SDIN1, 2をAK7755に供給します。
ジャンパ設定
JP14
XTISEL
GND
EXT
XTL
JP14
XTISEL
GND
JP31
CLKSEL
EXT
XTL
EXT
A/D部の評価を行う場合
XTL
JP31
CLKSEL
EXT
XTL
D/A部の評価を行う場合
Figure 17. ジャンパ設定4
<KM115403>
2014/10
- 12 -
[AKD7755-B]
■ ジャンパピン設定
(1) その他ジャンパピン設定
(1-1) Main基板
[JP33] (GND): AGNDとDGNDの接続状態を選択します。
OPEN
: AGNDとDGNDを分離します。
SHORT : AGNDとDGNDを接続します。< Default >
(1-2) Sub基板
[JP1](IN1MP): IN1 pinへのMic-Power供給の有無を選択します。
OPEN
: Mic-Power供給無し。 < Default >
SHORT : Mic-Power供給有り。
[JP2](IN3MP): IN3 pinへのMic-Power供給の有無を選択します。
OPEN
: Mic-Power供給無し。 < Default >
SHORT : Mic-Power供給有り。
[JP3](IN2MP): IN2 pinへのMic-Power供給の有無を選択します。
OPEN
: Mic-Power供給無し。 < Default >
MP
: Mic-Power供給有り。
GND
: IN2 pinをGNDと接続します。
[JP4](IN4MP): IN4 pinへのMic-Power供給の有無を選択します。
OPEN
: Mic-Power供給無し。 < Default >
MP
: Mic-Power供給有り。
GND
: IN2 pinをGNDと接続します。
[JP5](LINMP): LIN pinへのMic-Power供給の有無を選択します。
OPEN
: Mic-Power供給無し。 < Default >
SHORT : Mic-Power供給有り。
[JP6](LDOE): LDOE pinへの接続を選択します。
THRU : Main基板から制御する時、選択します。 < Default >
H
: LDOE pinを”H”固定にする時、選択します。
L
: LDOE pinを”L”固定にする時、選択します。
JP6
LDOE
“THRU”選択時
JP6
LDOE
“H”選択時
Figure 18. ジャンパ設定5
<KM115403>
JP6
LDOE
“L”選択時
2014/10
- 13 -
[AKD7755-B]
[JP8](HB5): Sub基板単体動作用ジャンパピン。
OPEN
: Main基板と一緒に使用する時、選択します。 < Default >
SHORT : Sub基板単体で使用する時、選択します。
[JP9](HB4): Sub基板単体動作用ジャンパピン。
OPEN
: Main基板と一緒に使用する時、選択します。 < Default >
SHORT : Sub基板単体で使用する時、選択します。
[JP10](CSN/CAD): CSN/CAD pinへの接続を選択します。
OPEN
: CSN/CAD pinへ未接続。
SHORT : CSN/CAD pinへ接続。< Default >
[JP11](SCLK/SCL): CLK/SCL pinへの接続を選択します。
OPEN
: CLK/SCL pinへ未接続。
SHORT : CLK/SCL pinへ接続。< Default >
[JP12](SO/SDA): SO/SDA pinへの接続を選択します。
OPEN
: SO/SDA pinへ未接続。
SHORT : SO/SDA pinへ接続。< Default >
[JP13](HB1): Sub基板単体動作用ジャンパピン。
w/ Main : Main基板と一緒に使用する時、選択します。 < Default >
w/o Main : Sub基板単体で使用する時、選択します。
[JP15](I2C): I2C pinへの接続を選択します。
THRU : Main基板から制御する時、選択します。 < Default >
H
: I2C pinを”H”固定にする時、選択します。
L
: I2C pinを”L”固定にする時、選択します。
JP15
I2C
“THRU”選択時
JP15
I2C
“H”選択時
Figure 19. ジャンパ設定6
JP15
I2C
“L”選択時
[JP16](SDIN1): 外部ディジタル信号(SDIN1)入力用ピンヘッダー
JP16を使用する場合は、必ずR40を”Open”にして下さい。
[JP17](LRCK): 外部ディジタル信号(LRCK)入出力用ピンヘッダー
JP17を使用する場合は、必ずR43を”Open”にして下さい。
[JP18](BICK): 外部ディジタル信号(BICK) 入出力用ピンヘッダー
JP18を使用する場合は、必ずR45を”Open”にして下さい。
[JP19](CLKO): 外部ディジタル信号(CLKO)出力用ピンヘッダー
JP19を使用する場合は、必ずR47を”Open”にして下さい。
<KM115403>
2014/10
- 14 -
[AKD7755-B]
[JP21](SDOUT2): SDOUT2/JX3/MAT0 pinへの接続を選択します。
THRU : Main基板から制御する時、選択します。 < Default >
H
: JX3 or MAT0 pinを”H”固定にする時、選択します。
L
: JX3 or MAT0 pinを”L”固定にする時、選択します。
JP21
SDOUT2
“THRU”選択時
JP21
SDOUT2
“H”選択時
Figure 20. ジャンパ設定7
JP21
SDOUT2
“L”選択時
[JP22](HB2): Sub基板単体動作用ジャンパピン。
OPEN
: Main基板と一緒に使用する時、選択します。 < Default >
SHORT : Sub基板単体で使用する時、選択します。
[JP23](HB3): Sub基板単体動作用ジャンパピン。
OPEN
: Main基板と一緒に使用する時、選択します。 < Default >
SHORT : Sub基板単体で使用する時、選択します。
[JP24](SDIN2): 外部ディジタル信号(SDIN2)入力用ピンヘッダー
JP24を使用する場合は、必ずR38を”Open”にして下さい。
[JP25](SDOUT3): SDOUT3 /JX2/MAT1 pinへの接続を選択します。
THRU : Main基板から制御する時、選択します。 < Default >
H
: JX2 or MAT1 pinを”H”固定にする時、選択します。
L
: JX2 or MAT1 pinを”L”固定にする時、選択します。
JP25
SDOUT3
“THRU”選択時
JP25
SDOUT3
“H”選択時
Figure 21. ジャンパ設定8
JP25
SDOUT3
“L”選択時
[JP26](SDOUT1): 外部ディジタル信号(SDOUT1)出力用ピンヘッダー
JP26を使用する場合は、必ずR52を”Open”にして下さい。
[JP27](HB6): Sub基板単体動作用ジャンパピン。
OPEN
: Main基板と一緒に使用する時、選択します。 < Default >
SHORT : Sub基板単体で使用する時、選択します。
<KM115403>
2014/10
- 15 -
[AKD7755-B]
[JP28](SI/EXTEEP): SI/EXTEEP pinへの接続を選択します。
THRU : Main基板から制御する時、選択します。 < Default >
H
: EXTEEP pinを”H”固定にする時、選択します。
L
: EXTEEP pinを”L”固定にする時、選択します。
JP28
SI/EXTEEP
“THRU”選択時
JP28
SI/EXTEEP
“H”選択時
Figure 22. ジャンパ設定9
JP28
SI/EXTEEP
“L”選択時
(2) スイッチ設定
[SW1] (USB Reset): PIC18F4550 (U7)の初期化スイッチ。
PUSH
: PIC18F4550 (U7)の初期化を行います。
評価ボード上のUSBポートを使用する場合は、ボードを正しく認識させるた
めに、必ず一度ボタンを押して、初期化して下さい。
RELEASE : PIC18F4550 (U7)の初期化解除。< Default >
[SW2] (HOOK): 未使用。
[SW3] (BT-Reset): 未使用。
■ LED表示
[D1] : PIC18F4550の電源が入っていると赤色に点灯します。
[D2] : 未使用。
[D3] : AK7755のSTO/RDY pinの状態を表示します。“L”→ 点灯;“H” → 消灯。
■ ボード制御
AKD7755-BはPCのUSBポートを通してコントロール可能です。USBコネクタ(PORT4)とPCのUSBポートを
接続して下さい。
コントロールソフトウェアは本評価ボードに同梱されています。ソフトウェア操作手順は「コントロール
ソフトマニュアル」の項を参照してください。
<KM115403>
2014/10
- 16 -
[AKD7755-B]
6. コントロールソフトマニュアル
■ 評価ボードとコントロールソフトの設定
(1) AKD7755-BとPCをUSBケーブルで接続して下さい。(Note 7)
Note 7. 接続USBはHID(Human Interface Device)として認識されますが、不明なデバイスが接続された等、
正しく認識されない場合は接続し直して下さい。
(2) “AKD7755-B Evaluation Kit” CD-ROM内のコントロールソフトウェア“AK7755-BHF.exe”を実行して下
さい。(Note 8)
(3) Bluetoothを使用する場合は、携帯端末とBluetoothを接続します。
通話をハンズフリー状態に設定して下さい。
Figure 23. スタートアップ画面
Note 8. PCとAKD7755-Bの接続を外した場合は、ソフトを立ち上げ直して下さい。
<KM115403>
2014/10
- 17 -
[AKD7755-B]
■ 操作説明
Figure 24. コントロールソフトのメイン画面
コントロールソフトは、ダウンロード、EEPROM、レジスタ設定、FPGA設定、HF 関連処理、スクリプト
処理が行えます。これらは、上部のタブで切り替えられます。頻繁に使用する制御ボタンや初期化ボタン
等は、切り替え画面の外側に設置しています。また、ソフトが対応したマイコンインタフェース、“Serial
(SPI、4線式)”か“I2C”を「Control I/F」欄に表示します。PCと接続されていない場合、“Error!”と表示され
ます。
[Board Init]:
イニシャルリセットをかけ、現在ソフト上で設定しているレジスタの値を再設
定します。PDN pin = Hの時、レジスタ書き込みの前にハードウェアリセット
(PDN pin = “L”→ “H”)が実行されます。
[I2CSEL: SPI/I2C]:
コントロールI/Fの選択。PDN pin = “L”の時、変更可能です。
[CAD = L/H]:
I2Cモード時のCAD pin の入力を設定します。PDN pin = L の時、変更可能です。
「EEPROM」タブでMATSEL を有効にすると、CAD ボタンは“L” 固定になり
ます。
[PDN = L/H]:
AK7755 PDN pinのL/Hのコントロール(L: Power down, AK7755の初期化)。
PDN = “L”とした時、ソフト上のレジスタ設定もdefault値に変更されます。
[Clock Reset/Enable]:
ClockのRESET/Enableの選択(CKRESETN bitのコントロール)。
RESET
: CKRESETN bit = 0
Enable
: CKRESETN bit = 1
CODEC/DSPを使用するとき、Enableにする必要があります。
<KM115403>
2014/10
- 18 -
[AKD7755-B]
[CODEC OFF/ON]:
CODECのOFF/ONのコントロール(CRESETN bitのコントロール)。
OFF
: CRESETN bit = 0
ON
: CRESETN bit = 1
[DSP OFF/ON]:
DSPのOFF/ONのコントロール(DSPRESETN bitのコントロール)。
OFF
: DSPRESETN bit = 0
ON
: DSPRESETN bit = 1
[Download Disable/Enable]: メインクロック停止中またはクロックリセット中のプログラムダウンロード
のDisable/Enableのコントロール(DLRDY bitのコントロール)。ダウンロード終
了後は必ず“Disable”にしてください。
Disable
: DLRDY bit = 0
Enable
: DLRDY bit = 1
[JX]:
JXコード設定。
[READ]:
レジスタの値を読みだして、Register欄に表示します。(Note 9)
CONT0x : CONT00 - CONT0A, CONT0C - CONT0Fを読み出します。
CONT1x, CONT2x : CONT10 - CONT1B, CONT1D - CONT1E, CONT26,
CONT2Aを読み出します。
[REG SAVE]:
レジスタの設定を保存します(ファイル名は “_Reg_setting.txt”固定)。
[REG SAVE(File)]:
レジスタの設定を保存します。(ファイル名は任意)
実行後、ファイル名設定ダイアログが開きますので、保存するファイル名を設
定してください。
[Setting Error!]:
「Setting Error」ダイアログが開き、無効な設定の情報を表示します。
GUI 上で無効な設定がされた場合に有効となります。
Note 9. PDN = “H”でAK7755のレジスタへのアクセスが可能となります。
<KM115403>
2014/10
- 19 -
[AKD7755-B]
■ 各タブ機能の説明
(1) 「DownLoad」タブ画面
AK7755は以下の様に3つのコードエリアを持っています。
REGxタブでレジスタの設定、DownloadタブでRAMへのプログラムコード、係数値のダウンロードを
行えます。
コードエリア名
通称
用途
CONT
コントロールレジスタ
AK7755の各種動作モード設定
PRAM
プログラムRAM
HFプログラムコードの格納用RAM
CRAM
係数RAM
HFプログラム用調整値の格納用RAM
Table 7. AK7755 code area
Figure 25. 「DownLoad」タブ画面
Source欄、Program欄、CRAM欄、ACCRAM欄、OFREG欄の「refer」ボタンを押してファイルを選択
します。
CRAM [email protected] [email protected] OFREGファイル
を選択して、CRAM, OFREGにRUN中書き込みを実行します。「write」を押すと、RUN中、CRAM、
OFREGのAddress欄で指定したアドレスにData欄のデータを書き込みます。
Clock Enable、 DSP ONのとき、「refer」、「write」ボタンが有効になります。
<KM115403>
2014/10
- 20 -
[AKD7755-B]
[Assemble]:
ボタンを押すと、Source欄で選択したソースファイルに対してアセンブルが行われ、
自動的にダウンロードプログラムに出力ファイルが選択されます。
[Write]:
ボタンを押すと、PRAM, CRAM, ACCRAM, OFREGへのダウンロード処理が行われ
ます。
[Assemble Write]: ボタンを押すと、アセンブルとダウンロードの一連の処理を行います。
[PRAM read]:
PRAMのデータをテンポラリーファイルに読み出します。
[CRAM read]:
CRAMのデータをテンポラリーファイルに読み出します。
[ACCRAM read]: ACCCRAMのデータをテンポラリーファイルに読み出します。
[OFREG read]:
OFREGのデータをテンポラリーファイルに読み出します。
[CRAM SAVE]: CRAMのデータを読み出して、ファイルに保存します。
[OFREG SAVE]: OFREGのデータを読み出して、ファイルに保存します。
[MIR1~4]:
プログラム実行中、MICR1~MICR4レジスタのデータを画面に読み出します。
[CRC-Check]:
チェック時に、ファイルをダウンロードする際、CRCを用いて簡易書き込みエラー
チェックが行われます。
[Auto RUN]:
チェック時に、ファイルのダウンロードが終わった時、各リセットを解除し、すぐ
実行に入ります。(CKRESETN bit = CRESETN bit = DSPRESETN bit = 1)
[Full RAM Write]: チェック時に、RAMをフルサイズで書き込みます。(データが無い箇所を0で埋めま
す)
Note 10. Clock ResetかつDownload disable時にダウンロードを実行したときは、Download開始前に
DLRDY bit = 1を設定し、Download終了後、DLRDY bitを0に戻します。
<KM115403>
2014/10
- 21 -
[AKD7755-B]
(2) 「EEPROM」タブ画面
Figure 26. 「EEPROM」タブ画面
I2C選択時、外部EEPROMを使用して動作に必要な情報を内部メモリに読み出すことができます。
[Write Data Format]:
[CAD / MATSEL pin Select]:
[MAT Select]:
[EEPROM Write]:
[EEPROM Read]:
[DLS bit]:
[EXTEEP pin]:
[Read DSP]:
EEPROMへ書込むデータとして、コントロールソフトでセットしてい
る現在の設定値、 または任意のScript File (Note 12)を選択すること
ができます。
「MATSEL」選択時、EEPROM のマット選択機能が有効になります。
使用するEEPROMのマットを選択します。
レジスタ設定、PRAM、CRAM、OFREGデータをEEPROMに書き込み
ます。
レジスタ設定、PRAM、CRAM、OFREGデータをEEPROMから読み出
します。
“0”->“1”でAK7755がEEPROMデータのダウンロードを開始します。
“L”->“H”でAK7755がEEPROMデータのダウンロードを開始します。
レジスタ設定値を読み出し、ソフトに反映させます。
Note 11. EEPROM機能は、[I2CSEL:SPI/I2C]でI2Cモードを選択した場合に有効です。
Note 12. Script Fileのコマンドの記載とAK7755のEEPROM用プログラムマップが一致しないとき、エラーにな
ります。コマンドはScriptタブのコマンドと同じです。但し、W、LP、LC、LO以外は使用しません。
<KM115403>
2014/10
- 22 -
[AKD7755-B]
[EEPROMへの書き込み手順]
① タブ外の[I2CSEL] ボタン : "I2C I/F" に設定
② マット機能使用時は、「EEPROM」タブの[CAD / MATSEL pin Select] コンボボックスで
"MATSEL" を選択してください。
③ タブ外の[PDN=L/H] ボタン : "PDN = H" に設定
"Script File" を使用する場合は⑦へ進んでください。
④ 「REGx」タブでレジスタ値を設定
⑤ 「Download」タブの設定
⑤-1. Program ファイルを [refer] ボタンで選択
⑤-2. CRAM ファイルを [refer] ボタンで選択
⑤-3. OFREG ファイルを [refer] ボタンで選択
⑤-4. [Write]ボタンでRAMへの書き込み実施
⑥ タブ外コントロールの操作
⑥-1. [Clock Reset/Enable]ボタン :"Enable" に設定
⑥-2. [CODEC OFF/ON]ボタン :"ON" に設定
⑥-3. [DSP OFF/ON]ボタン :"ON" に設定
⑦ 「EEPROM」タブの設定
⑦-1. Write Data Format(Current Map Setting / SCRIPT File)を選択
⑦-2. MATSEL機能使用時は、MAT Select コンボボックスでMAT1-0 pin を設定してくださ
い。
⑦-3. [EEPROM Write] ボタンでEEPROM への書き込み実施
⑦-4. "Script File" の場合、ダイアログからファイルを指定してください。
EEPROM に書き込まれた設定は、[EEPROM Read] で確認ができます。
[AK7755 のEEPROM ダウンロード手順]
① タブ外の[I2CSEL] ボタン : "I2C I/F" に設定
② マット機能使用時は、 [CAD / MATSEL pin Select] コンボボックスで
"MATSEL" を選択してください。
③ [PDN=L/H] ボタン : "PDN = H" に設定
④ 「EEPROM」タブの設定
④-1. MATSEL 機能使用時は、MAT Select コンボボックスでMAT1-0 pin を設定してくださ
い。
指定しない場合はMAT00 (default) から読み出しを行います。
④-2. [EXTEEP pin] = "H"(または[DLS bit] = "1") に設定することで、
外部のEEPROM からレジスタ設定、DSP プログラムおよびデータをダウンロードで
きます。
[Read DSP] ボタンでダウンロードした設定をGUI に反映させることができます。
④-3. 再度読み込みが必要な場合は、[EXTEEP pin] = "H" -> "L" -> "H"
(または[DLS bit] = "1" -> "0" -> "1") にするとダウンロードが開始します。
<KM115403>
2014/10
- 23 -
[AKD7755-B]
(3) 「REG x」タブ画面
Figure 27. 「REG1」タブ画面
REG1~REG6タブ画面で、レジスタ設定が行えます。
各ボタンをチェックすると、書き込み処理が行われます。(Note 13)
各レジスタについては、データシートを参照してください。
タブ
REG1(C00~04)
REG2(C05~09)
REG3(C0A,0C~10)
REG4(C12~14,1B)
REG5(C11,15~19,1D)
REG6(C1A,1E)
設定レジスタ
CONT00 - CONT04
CONT05 - CONT09
CONT0A, CONT0C - CONT10
CONT12 - CONT14, CONT1B
CONT11, CONT15 - CONT19, CONT1D
CONT1A, CONT1E
Note 13. コントロールレジスタCONT00-CONT01への書き込みは、クロックリセット中(CKRESETN bit=“0”)
に行ってください。それ以外の設定は、クロックリセット中、またはDSPリセット中(CKRESETN bit =
“0”かつDSPRESETN bit=“0”)に行ってください。ただし、コントロールレジスタCONT12-CONT19は
動作中に書き込み可能です。
<KM115403>
2014/10
- 24 -
[AKD7755-B]
Note 14. REG4タブのCONT1BはDSPより設定されたMICGAINの値が読み出し可能です。
ADRCRE bit、ADRCLE bit(CONT1A:D3, D2)=”1”の時読み出しが有効になります。
Figure 28. 「REG4」タブ画面
<KM115403>
2014/10
- 25 -
[AKD7755-B]
(4) 「FPGA x」タブ画面
Figure 29. 「FPGA1」タブ画面
FPGA1/FPGA2タブのコントロールにより、AK7755-BのデータパスとAK4118Aの入出力が設定できま
す。
<KM115403>
2014/10
- 26 -
[AKD7755-B]
FPGA設定表:(太字の項目はデフォルト設定になります)
ADDRESS :00
Bit
D[15]
D[14]
D[13:12]
D[11:10]
D[9:8]
D[7]
D[6]
D[5]
D[4]
D[3]
D[2]
D[1:0]
機能
LDOE
機能説明
AK7755のLDOEピンへの入力データ選択
0 : Low
1 : High
EEPROM WC
EEPROM Write Enable選択
0 : Low(Enable)
1 : High(Disable)
DX-DAUX
AK4118のDX_DAUXへの出力データの選択
00 : SDOUT1
01 : SDOUT2
10 : SDOUT3
11 : Low
SDIN1/JX0
AK7755のSDIN1/JX0ピンへの入力データの選択
00 : AK4118 IN
01 : SMUX1-DAT1
10 : SMUX2-DAT1
11 : JX0
SDIN2/JX1
AK7755のSDIN2/JX1ピンへの入力データの選択
00 : AK4118 IN
01 : SMUX1-DAT1
10 : SMUX2-DAT1
11 : JX1
JX0
AK7755のJX0ピンへの入力データ選択
0 : Low
1 : High
JX1
AK7755のJX1ピンへの入力データ選択
0 : Low
1 : High
JX2/MAT1
AK7755のJX2/MAT1ピンへの入力データ選択
(D[3]=“1h” 設定時に有効)
0 : Low
1 : High
JX3/MAT0
AK7755 のJX3/MAT0 ピンへの入力データ選択
(D[2]=“1h” 設定時に有効)
0 : Low
1 : High
SDOUT3/JX2/MAT1
SDOUT3/JX2/MAT1 ピンの入出力設定
0 : SDOUT3 output (Xilinx←AK7755)
1 : JX2/MAT1 input (Xilinx→AK7755)
SDOUT2/JX3/MAT0
SDOUT2/JX3/MAT0 ピンの入出力設定
0 : SDOUT2 output (Xilinx←AK7755)
1 : JX3/MAT0 input (Xilinx→AK7755)
Reserved
予備
Table 8. FPGA設定表1
<KM115403>
2014/10
- 27 -
[AKD7755-B]
ADDRESS :01
Bit
D[15,14]
D[13:12]
D[11:10]
D[9:8]
D[7:6]
D[5]
D[4]
D[3]
D[2]
D[1:0]
機能
BICK/LRCK
機能説明
AK7755 の BICK/LRCK ピンへ入力データ選択
00:AK4118-BICK/LRCK (D[4]=0h で有効)
01:SMUX1-BICK/LRCK (D[2]=0h で有効)
10:SMUX2-BICK/LRCK (D[3]=0h で有効)
11:Low
MON_SDOUT
モニターボードへの出力選択
00 : SDOUT1
01 : SDOUT2
10 : SDOUT3
11 : Low
MON_LED
モニターボード LED への出力選択
00 : SDOUT1
01 : SDOUT2
10 : SDOUT3
11 : Low
Reserved
予備
EXT-XTI
Slave モード AK7755 XTI ピンへの入力データ選択
00 : AK4118-DX-MCKO
01 : SMUX1-MCLK
10 : SMUX2-MCLK
11 : Low
Reserved
予備
DX-BICK
AK4118 の BICK/LRCK の入出力設定
(AK4118⇔AK7755)
0 : BICK/LRCK input (AK4118→AK7755)
1 : BICK/LRCK output (AK4118←AK7755)
SMUX2 In/Out
SMUX2 の BICK/LRCK の入出力設定
(SMUX2⇔AK7755)
0 : BICK/LRCK input (SMUX2→AK7755)
1 : BICK/LRCK output(SMUX2←AK7755)
SMUX1 In/Out
SMUX1 の BICK/LRCK の入出力設定
(SMUX1⇔AK7755)
0 : BICK/LRCK input (SMUX1→AK7755)
1 : BICK/LRCK output(SMUX1←AK7755)
Reserved
予備
Table 9. FPGA設定表2
<KM115403>
2014/10
- 28 -
[AKD7755-B]
ADDRESS :02
Bit
D[15:14]
機能
SMUX2-OUT
D[13:12]
SMUX1-OUT
D[11,10]
DX-CLKO
D[9:7]
D[6:5]
Reserved
SMUX2-MCLK
D[4:3]
SMUX1-MCLK
D[2:0]
Reserved
機能説明
SMUX2 の SDOUT ピンへの出力データの選択
00 : SDOUT1
01 : SDOUT2
10 : SDOUT3
11 : Low
SMUX1 の SDOUT ピンへの出力データの選択
00 : SDOUT1
01 : SDOUT2
10 : SDOUT3
11 : Low
AK4118 の XTI ピンへの入力クロック選択
00 : AK7755 CLKO
01 : SMUX1-MCLK
10 : SMUX2-MCLK
11 : Low
予備
SMUX2 の MCLK の入出力設定と出力データの選択
00 : MCLK input
01 : AK7755-CLKO
10 : AK4118-DX-MCKO
11 : SMUX1-MCLK
SMUX1 の MCLK の入出力設定と出力データの選択
00 : MCLK input
01 : AK7755-CLKO
10 : AK4118- DX-MCKO
11 : SMUX2-MCLK
予備
Table 9. FPGA設定表3
<KM115403>
2014/10
- 29 -
[AKD7755-B]
AK4118A設定表:(太字の項目はデフォルト設定になります)
機能
機能説明
MCLK
AK4118 MCLK設定
00: 256fs
01: 256fs
10: 512fs
11: 128fs
CM
AK4118 CM Mode設定
00: CM = 00
01: CM = 01
10: CM = 10
11: CM = 11
DIF
AK4118 DIF Mode
000: 16bit Right( O )
001: 18bit Right( O )
010: 20bit Right( O )
011: 24bit Right( O )
100: 24bit Left( O )
101: 24bit I2S( O )
110: 24bit Left( I )
111: 24bit I2S( I )
Table 10. AK4118A設定表
PDN pin = H: AK4118A power up
L: AK4118A power down
<KM115403>
2014/10
- 30 -
[AKD7755-B]
(5) 「SCRIPT」タブ画面
Figure 30. 「SCRIPT」タブ画面
[Refer]:
スクリプトファイルを選択して、かつ、スクリプトファイルに記載されている処理が実行
されます。
[Repeat]: 現在選択されているスクリプトファイルを再実行します。
<KM115403>
2014/10
- 31 -
[AKD7755-B]
コマンド
説明
[SCRIPT]
スクリプトファイルのヘッダーです。この記述がないとエラーに
なります。
;注釈
セミコロン以降は注釈として無視されます。
W,<address>,<data>
レジスタへの書き込みを行います。アドレス・データ共に
W,0xC0,0x00
byte(8bit)指定です。
WL,<command>,<address>,<data>,…
連続データの書き込みを行います。CRAMのRUN中書き換えなど
WL,0x82,0x0022,0x4000,0x4000,0x4000
に使用できます。コマンドはbyte指定、以降のデータはword指定
です。
WS,<command>,<address>,<data>,…
連続データの書き込みを行います。CRAMのRUN中書き換えなど
WS,0x81,0x00,0x22,0x40,0x00,0x40,0x00 に使用できます。コマンド、アドレス、データ共に、byte指定で
す。
RI : H / RI : L
RP : H / RP : L
PDNを制御します。
Power SWを制御します。
RM : H / RM : L
RC : H / RC : L
Register Resetを制御します。 Clock-RESETを制御します。
RS : H / RS : L
RD : H / RD : L
CODEC-RESETを制御します。DSP-RESETを制御します。
D,<address>,<data>
AK4118Aへの書き込みを行います。
X,<address>,<data>
FPGAへの書き込みを行います。
P,<message>
メッセージを表示させ、スクリプト処理を一時停止させます。
T,<wait>
mS単位のウエイトをいれます。
T,50mS
実際には、それ以上のウエイトが入る場合があります。
LP:<filename>
DSPのPRAMに、プログラムダファイルのウンロードを行いま
す。
LC:<filename>
DSPのCRAMに、係数ファイルのダウンロードを行います。
LO:<filename>
DSPのOFREGに、オフセットファイルのダウンロードを行いま
す。
Table 12. スクリプトコマンド表
<KM115403>
2014/10
- 32 -
[AKD7755-B]
(6) 「Mon/Slider」タブ画面
①
②
Figure 31. 「Mon/Slider」タブ画面
Mon/Sliderタブで、10個×6面 = 60個のCRAMパラメータをRUNタイムで調整が可能です。
①「USE」ボタンが押下げ状態で、以下の操作が有効になります。
「ADDR」でアドレスを入力 -> Enter。
「MAX」,「MIN」で設定範囲を設定します。(通常は7FFFFF~000000)
「VAL」に値を入力 -> Enter。スライダで設定することも可能です。
②10個の設定がA~Fの6面用意されています。
[CRAMパラメータ調整]
HFの調整は、CRAMに格納されているパラメータを変更する事で実施します。
本説明書ではCRAMのアドレスをC(xxxx)の様に表現します。アドレス=04Chを例に以下に示します。
例:
C(04Ch)
CRAMのアドレス04Ch番地
また、それは以下の様に、提供されるCRAMファイルに対応します。
Figure 32. AK7755 CRAM File Format
上の例では、このファイルをダウンロードするとC(04Ch)に008000hが格納される事を表しています。
<KM115403>
2014/10
- 33 -
[AKD7755-B]
(7) 「NC Tune」タブ画面
各帯域のノイズ減衰量を調整する。
単位=[dB]
GAIN0=最低域、GAIN5=最高域
感度を調整する。
大:音質劣化。ミュージカルノイズ小。
小:音質向上。ミュージカルノイズ大。
Figure 33. 「NC Tune」タブ
NC Tuneタブで、6分割された音声帯域に対して任意の雑音減衰量の設定を行います。(ノイズキャンセ
ル) この調整は上図の様にGUIのリアルタイムNCパラメータ調整機能を使用して行います。
Note 15. 設定値によっては各VALUEの下に“OVER!!(SN)”が表示されることがあります。
NCの計算値が限界のため設定とNC動作に誤差が生じる可能性がありますので、“OVER!!(SN)”が表
示されない設定を推奨します。
<KM115403>
2014/10
- 34 -
[AKD7755-B]
(8) 「PEQ」タブ画面
②
①
③
Figure 34. 「PEQ」タブ画面
PEQ(パトリック・イコライザー) タブで、8バンド×5面 = 40バンド分の登録を行い、RUNタイム調整
を行う事ができます。
[Type]では、フィルタ形式として以下の6種類を選択可能です。
DIP(特定周波数の昇圧、減圧)、LPF12(LOW Pass Filter 12dB/oct)、HPF12(High Pass Filter
12dB/oct)、LPF6(Low Pass Filter 6dB/oct)、HPF6(High Pass Filter 6dB/oct)、Att(Gain調整)
[各種パラメトリック・イコライザーの設定]
① 用するfsを選択します。(Run中はfsを固定してください。)
②「USE」ボタンを押下げ状態にします。
「ADDR」に変更したいPEQのバンドの先頭アドレスを入力 -> Enter。
「TYPE」でフィルタ形式を選びます。
「FREQ」で中心(CutOff)周波数を入力 -> Enter。
「Q」で肩特性を入力 -> Enter。
Type = DIP or ATT時、スライダでGainを設定します。
(スルー設定:Type = DIP、Gain = 0dB)
③8バンドの設定がA~Eの5面用意されています。
Note 16. 「PEQ」画面の表示は、「PEQ」画面での最終状態が表示されます。CRAMを再Downloadした場合、
「PEQ」の表示ではなくDownloadしたCRAMの設定で動作しています。
<KM115403>
2014/10
- 35 -
[AKD7755-B]
7. 改訂履歴
Date
(yy/mm/dd)
13/11/25
Manual
Revision
KM115400
Board
Revision
0
Reason
Page
初版
-
13/12/06
KM115401
0
修正
38
14/06/03
KM115402
1
修正
14/10/14
KM115403
2
修正
Contents
回路図修正:
U1デバイスのピンアサイン(29pinと30pin)を
修正。
17-35 コントロールソフトマニュアル修正。
38-54 回路図、パターン図修正:ボードRev.0 -> 1
38, 41 回路図修正。
C4, C5, C6, C7, C8:Short → 2.2uF
C41, C44, C45, C48, C49:2.2uF → Short
38-54 回路図、パターン図修正:ボードRev.1 -> 2
<KM115403>
2014/10
- 36 -
[AKD7755-B]
重要な注意事項
0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様
につきましては、本製品改善のために予告なく変更することがあります。従いまして、
ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、
あるいは弊社特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に
際して弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を
行うものではありません。お客様の機器設計において当該情報を使用される場合は、お
客様の責任において行って頂くとともに、当該情報の使用に起因してお客様または第三
者に生じた損害に対し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制
御用機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を
問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて
高い信頼性を要求される用途に使用されることを意図しておらず、保証もされていませ
ん。そのため、別途弊社より書面で許諾された場合を除き、これらの用途に本製品を使
用しないでください。万が一、これらの用途に本製品を使用された場合、弊社は、当該
使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障す
る場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、
身体、財産等が侵害されることのないよう、お客様の責任において、本製品を搭載され
るお客様の製品に必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、
あるいはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術
情報を輸出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適
用ある輸出関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の
技術情報を国内外の法令および規則により製造、使用、販売を禁止されている機器・シ
ステムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合
せください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令
等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用く
ださい。お客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切
の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が
生じた場合はお客様にて当該損害をご負担または補償して頂きますのでご了承くださ
い。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製するこ
とを禁じます。
<KM115403>
2014/10
- 37 -
5
3
2
1
1
2
3
4
(short)
C19
+
26
C23
+
(short)
24
TP17
DVDD
3
VREF1
VREF2
SCL1
SCL2
SDA1
SDA2
R33
R34
C
R23
0
43
DGND
R24
0
42
3
JP28
SI/EXTEEP
H
THRU
L
4
10k
10k
VREF2
SCL1
SCL2
SDA1
SDA2
HB4
HB5
JP9
JP8
51
TP22
LVC R30
0
40
39
38
37
R32
200k
JP13
HB1
w/o Main
200k
10K
R58
8
7
R56
VREF1
TP21
XW C R26
B
5
C36
0.1u
C37
2
0
6
10k
10k
EN
TP19
D3V R25
LVC-D
PCA9306DP1 DGND
GND
0.1u
7
0.1u
51
51
U4
1
JP26
SDOUT1
32
44
LVC-D
10K
10K
10K
8
C30
EN
VSS
E2
E1
DU
4
3
2
1
PCA9306DP1
GND
R27
R29
R28
2
JP11
SCLK/SCL
R52
R53
R51
31
30
45
w/ Main
R31
0
R35
0
R54
0
R55
0
36
35
34
JP22
HB2
33
10K
C31
1
JP27
HB6
JP23
HB3
DGND
16pin
6
C39
0.1u
C40
0.1u U5 SN74LVC1T45DRLR
5
1
10
8
6
4
2
9
7
5
3
1
CSN/CAD
SCLK/SCL
SI/EXTEEP
SO/SDA
PDN
R60
R61
R62
R63
470
470
470
470
2
3
VCC_A
GND
VCC_B
DIR
A
B
6
5
A
4
PORT1
uP-IF
Title
Size
A3
- 38 4
46
C15
10u(T)
R59
0.1u
U3
19
JP10
CSN/CAD
AVDD3-D
SDA
SCL
WC
VCC
C28
10u(T) AGND
5
6
7
8
20
TP20
CSN/CAD
0.1u
C27
0.1u
C29
21
DGND
5
0
41
EP
R36
R48
CN2
16pin
R21
22
TP31
SCLK/SCL
A
H
THRU
L
TP16
LDOE JP6
LDOE
23
TP30
SI/EXTEEP
SCLK/SCL
C26
1u(T)
JP7
DVDD
JP12
SO/SDA
JP21
SDOUT2
48
47
TP14
OUT2
TP18
PDN
L
THRU
H
R50
L
THRU
H
C38
TP40
DVSSB
29
28
27
26
25
24
23
22
21
20
19
18
C25
0.1u
0
(open)
(open)
25
LVC-D
17
R9
TP9
OUT1
OUT1
(short)
4
18
17
SO/SDA
SDOUT1/EEST
TP37
SDOUT1 16
SDOUT2/JX3/MAT0
51
C17
TP33
SO/SDA
51
13
TP35
SDOUT3 14
DVSS
TVDD
R49
XTL
GND
EXT
51
JP25
SDOUT3
22p
JP19
CLKO
C34
10u(T)
SI/EXTEEP
27
R20
TP13
DVSSA
+
X1
12.288MHz
0
1
12
TP34
XTI 11
XTO
10
2
TP36
SDOUT2 15
SDOUT3/JX2/MAT1
CSN/CAD/MATSEL
C32
0.1u
CN3
28
29
AVDD
30
AVSS
31
IN4/INN2/DMCLK2
IN3/INP2/DMDAT2
32
33
IN2/INN1/DMCLK1
BICK
CLKO
(open)
(open)
U2 M24M01-R
2.2u(A)
C8
C7
IN4MP
2.2u(A)
2.2u(A)
C6
C5
IN3MP
2.2u(A)
IN2MP
34
AVDD
22p
(open)
IN1/INP1/DMDAT1
LRCK
C33
51
0
R46
R47
51
51
JP18
BICK
TP7
AVSS2
R8
TP8
AVDD3
R7
TP5
IN4 R6
TP4
IN3 R5
TP3
IN2 R4
EP
C35
JP17
LRCK
R44
R45
51
51
R42
R43
51
0
0
R41
R37
R38
R39
R40
51
0
H
THRU
L
LVC-D
JP16
SDIN1
PDN
STO/RDY
TP32
XTO
JP24
SDIN2
IN1MP
2.2u(A)
AK7755
SDIN1/JX0
B
JP15
I2C
C4
LINMP
35
LDOE
TP29
CLKO
TP28
BICK
TP27
LRCK
TP26
STO/RDY
TP25
SDIN1/JX0
9
DVDD/AVDRV
SDIN2/JX1
XTI
8
OUT2
U1
JP14
XTISEL
7
LIN
36
AVDD
C21
47p
2.2k
GND
C14
R22
6
OUT3
DVSS
TP38
MCLK
R57
TP39
TVDD
MP
(open)
MP
(open)
C12
47p
2.2k
GND
C13
R19
5
TP24
SDIN2/JX1
TP2
IN1 R3
R1
TP11
AVDD1
TP10
AVSS1
JP2
IN3MP
R16
R15
IN4MP
IN3MP
1k
IN2MP
R12
1.2k
JP1
IN1MP
R11
1.2k
IN1MP
1k
1k
LINMP
R10
1.2k
JP5
LINMP
(open)
R17
C10
47p
C22
4
R14
C3
AGND
AVSS
I2CSEL
(open)
(open)
R18
C20
+
3
TP23
I2CSEL
0.1u
VCOM
R13
C1
TP12
OUT3
+
2
AGND
+
C24
0.1u
+
C16
2.2u
C
1
C18
0.1u
10u(T)
JP4
IN4MP
TP15
VCOM
+
C11
+
JP3
IN2MP
C2
10u(T)
+
AGND
+
DGND
C9
AVDD3-D
+
SL1
TP6
AVDD2
D
+
AGND
+
D
TP1
LIN R2
0
0
5
0
6
7
0
8
0
9
10
0
11
0
12
13
0
14
0
15
CN1
16pin
AGND
16
DGND
4
3
Date:
2
AKD7755-B
Document Number
AKD7755-BHB
W ednesday, September 24, 2014
Rev
2
Sheet
1
1
of
1
5
4
3
2
1
D
D
PC-IF
SCLK/SCL
SO/SDA
CSN/CAD
SI/EXTEEP
PDN
xI2CSEL
IN2/INN1
IN1/INP1
CLKO
CLKO
BICK
BICK
LRCK
LRCK
STO/RDY
TVDD
AVDD3
AVDD1
LIN
xLDOE
MS3
MS2
MS1
xSDOUT3/MAT1/JX2
xSDOUT2/MAT0
xSDOUT1/EEST
xMCLK
STO/RDY
xCLKO
xBICK
SDIN1/JX0
xLRCK
xSTO/RDY
SDIN2/JX1
xSDIN1/JX0
xSDIN2/JX1
I2CSEL
SDIN1/JX0
AVDD2
LIN
B
MCLK
SDIN2/JX1
I2CSEL
LVC
IN2/INN1
IN1/INP1
MCLK
D3V
IN4/INN2
IN3/INP2
DVDD/AVDRV
IN4/INN2
IN3/INP2
PX-CSN
PX-SI
SDOUT1/EEST
XILINX
C
XWC
SDOUT1/EEST
OUT1
OUT2
OUT3
PD-PDN
xLDOE
MS3
MS2
MS1
PX-CSN
PX-SI
PDX-CCLK
xSDOUT3/MAT1/JX2
xSDOUT2/MAT0
xSDOUT1/EEST
xMCLK
xCLKO
xBICK
xLRCK
xSTO/RDY
xSDIN1/JX0
xSDIN2/JX1
DX-SDTO
DX-LRCK
DX-BICK
DX-CLKO
DX-MCKO
DX-DAUX
SDOUT2/MAT0
Input/Output
OUT1
OUT2
OUT3
SDOUT3/MAT1/JX2
SDOUT2/MAT0
D3V
SDOUT3/MAT1/JX2
OUT1
OUT2
LDOE
xI2CSEL
Buffer
LVC
C
LDOE
D3V
Speaker Output
XWC
VUSB
PDX-CCLK
PD-CSN
PD-CDTI
SCLK/SCL
SO/SDA
CSN/CAD/MATSEL
SI/EXTEEP
PDN
AK7755
LVC
B
D3V
DX-DAUX
DX-MCKO
DX-CLKO
DX-BICK
DX-LRCK
DX-SDTO
PDX-CCLK
PD-CSN
PD-CDTI
DIT/DIR
PD-PDN
D3V
LVC
DVDD
TVDD
AVDD3
A
AVDD2
AVDD1
POWER
VUSB
A
Title
- 39 5
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
Top Sheet
Wednesday, September 24, 2014
Rev
2
Sheet
1
1
of
9
5
4
AVDD1
IN1/INP1 IN2/INN1
IN3/INP2 IN4/INN2
AVDD2
2
AVDD3
1
OUT1
1
2
3
4
R9
TP9
OUT1
NM
C19
C17
+
NM
26
C23
+
NM
C25
NM
R21
NM
C15
NM
OUT2
46
45
44
DVDD/AVDRV
43
LDOE
C
LVC-D
R23
NM
DGND
R24
NM
PDN
42
22
C31
EN
8
2
3
VREF1
VREF2
SCL1
SCL2
SDA1
SDA2
NM
VSS
E2
E1
DU
7
TP19
D3V R25
NM
TP21
XW C R26
NM
TP22
LVC R30
NM
40
D3V
39
XW C
38
LVC
LVC-D
6
37
B
5
R32
R31
NM
R35
NM
R54
NM
R55
NM
NM
NM
NM
JP20
SI/EXTEEP
NM
NM
R33
R34
NM
NM
NM
NM
GND
C30
1
R27
R29
R28
NM
U3
19
JP11
SCLK/SCL
AVDD3-D
SDA
SCL
WC
VCC
NM
AGND
NM
20
TP20
CSN/CAD
C28
NM
C29
C27
NM
5
6
7
8
21
4
3
2
1
41
EP
TP30
SI/EXTEEP
SCLK/SCL
TP17
DVDD
H
THRU
L
TP16
LDOE JP6
LDOE
TP18
PDN
TP31
SCLK/SCL
R52
R53
R51
C26
NM
JP7
DVDD
OUT3
48
47
TP14
OUT2
23
JP12
SO/SDA
JP21
SDOUT2
NM
NM
NM
25
24
R20
TP13
DVSSA
4
18
17
SO/SDA
SDOUT1/EEST
TP37
SDOUT1 16
27
TP33
SO/SDA
NM
SDOUT3/MAT1/JX2
SDOUT2/MAT0
TP36
SDOUT2 15
NM
36
SCLK/SCL
35
SO/SDA
CSN/CAD/MATSEL
34
SI/EXTEEP
33
JP26
SDOUT1
DGND
16pin
L
THRU
H
R50
L
THRU
H
TP40
DVSSB
C38
TP38
MCLK
R57
TP39
TVDD
NM
JP25
SDOUT3
CN3
28
AVSS
OUT1
29
30
AVDD
IN4/INN2
31
IN3/INP2
32
33
IN2/INN1
13
TP35
SDOUT3 14
DVSS
TVDD
12
R49
XTL
GND
EXT
NM
NM
C35
JP19
CLKO
C34
NM
SI/EXTEEP
+
NM
X1
NM
XTI
XTO
TP34
XTI 11
1
JP14
XTISEL
10
2
C32
NM
NM
NM
U2
NM
NM
C8
C7
C6
C5
CSN/CAD/MATSEL
CLKO
NM
NM
NM
34
AVDD
C33
R46
R47
NM
NM
R44
R45
NM
NM
R42
R43
NM
R41
NM
NM
R37
R38
R39
R40
NM
NM
H
THRU
L
LVC-D
PDN
EP
TP32
XTO
JP18
BICK
LDOE
NM
B
JP17
LRCK
IN1/INP1
35
U1
TP29
CLKO
TP28
BICK
TP27
LRCK
TP26
STO/RDY
DVDD/AVDRV
BICK
9
TP25
SDIN1/JX0
DVSS
LRCK
8
TP24
SDIN2/JX1
AVSS
STO/RDY
7
TP23
I2CSEL
OUT2
SDIN1/JX0
6
R14
C3
R18
C20
JP10
CSN/CAD
5
JP16
SDIN1
OUT3
VCOM
SDIN2/JX1
NM
NM
AGND
I2CSEL
4
JP24
SDIN2
NM
+
3
JP15
I2C
NM
NM
C4
2
LIN
AVDD
36
C16
NM
C
TP7
AVSS2
R8
TP8
AVDD3
R7
TP5
IN4 R6
TP4
IN3 R5
TP3
IN2 R4
TP2
IN1 R3
NM
NM
1
R13
C1
TP12
OUT3
+
R1
TP11
AVDD1
+
TP15
VCOM
+
C11
+
AGND
+
+
C9
DGND
AVDD3-D
C18
NM
+
SL1
C2
NM
+
TP10
AVSS1
TP6
AVDD2
D
+
AGND
+
D
TP1
LIN R2
NM
NM
5
NM
6
7
NM
8
NM
9
10
NM
11
NM
12
13
NM
14
NM
15
CN1
16pin
AGND
16
DGND
3
LIN
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
LVC-D
A
A
CN2
16pin
DGND
I2CSEL
SDIN1/JX0
SDIN2/JX1
STO/RDY
TVDD
LRCK
BICK
CLKO
MCLK
Title
SDOUT2/MAT0
SDOUT3/MAT1/JX2 SDOUT1/EEST
Size
A3
- 40 5
4
3
Date:
2
AKD7755-B
Document Number
Rev
Under the Sub-Board
W ednesday, September 24, 2014
Sheet
1
2
2
of
9
5
LIN J1
4
3
2
1
OUT1
5
C41
+
TP41
LIN
2
1
TP42
LIND
(short)
J2
OUT1
LIN
D
OUT1
C42
+
LIN
1u(A)
R64
R65
20k
AGND
1
220
C43
(open)
2
3
4
5
R66
(open)
D
IN2,4/INPN2
AOGND
TP44
BNCR
1
5
R70
(short)
IN4(BNC)
IN4/INN2
INP2
IN3(BNC)
IN3
C44
C45
(short)
(short)
R67
R68
0
0
INSEL2
5
(short)
J8
BNCL
TP49
OUT2
IN4/INN2
IN3/INP2
C46
1u(A)
JP30
C48
C49
(short)
(short)
R73
R74
0
0
R69
R72
20k
TP53
IN1/INP1
1
220
C47
(open)
2
3
4
5
R71
(open)
AOGND
IN2/INN1
IN1/INP1
J6
OUT2
AOGND
AOGND
+
2
1
IN2
IN2(BNC)
INN1
IN1/INP1
IN1(BNC)
C
TP50
IN2/INN1
+
TP51
AIN1R
TP52
AIN1L
OUT2
OUT2
IN1,3/INPN1
J7
AIN1
AOGND
+
2
1
JP29
TP45
IN4/INN2
TP47
IN3/INP2
+
TP46
AIN2R
TP48
AIN2L
+
J5
AIN2
2
3
4
5
J4
OUT1,2
5
AGND
R75
AOGND
1
2
C
B
AOGND
TP43
OUT1
INSEL1
OUT3
B
TP54
BNCL
1
TP55
OUT3
OUT3
+
2
3
4
5
J3
BNCR
C50
1u(A)
R76
R77
20k
AGND
J9
OUT3
1
220
C51
(open)
2
3
4
5
R78
(open)
AOGND
AOGND
AOGND
A
A
Title
- 41 5
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
Input/Output
Wednesday, September 24, 2014
Rev
2
Sheet
3
1
of
9
5
4
3
2
1
D
D
DIO-VDD
+
C52
PORT2
VCC
GND
OUT
L1
10uH
3
2
1
C53
DIO-VDD
DIO-Rx
R81
10u(T)
51
R79
0
D3V
0.1u
R80
10k
C54
0.47u
SPDIF-IN
C55
0.1u
+
C56
10u(T)
C
RX4
NC1
RX5
TEST2
RX6
VSS1
RX7
IIC
P/SN
XTL0
XTL1
VIN
U6
AK4118A
36
35
34
33
32
31
30
29
28
27
26
25
+
SPDIF-OUT
10uH
C58
10p
DIOGND
B
R82
R83
51
51
DX-DAUX
DX-BICK
DX-SDTO
R84
R85
51
51
DX-LRCK
DX-MCKO
C62
10u(T)
DIO-VDD
3
2
1
DIO-Tx
DIOGND
A
C63
0.1u
+
C64
10u(T)
Title
- 42 -
DIOGND
5
10p
+
IN
VCC
GND
A
L2
C57
C61
0.1u
DIO-VDD
PORT3
XTL
X2
12.288MHz
C59
0.1u
C60
10u(T)
PD-CSN
PDX-CCLK
PD-CDTI
PD-PDN
DX-CLKO
EXT
JP31
CLKSEL
13
14
15
16
17
18
19
20
21
22
23
24
B
INT0
CSN
CCLK
CDTI
CDTO
PDN
XTI
XTO
DAUX
MCKO2
BICK
SDTO
1
1
2
3
4
5
6
7
8
9
10
11
12
DIOGND
TVDD
NC4
TX0
TX1
BOUT
COUT
UOUT
VOUT
DVDD
VSS2
MCKO1
LRCK
DIOGND
2
RX3
VSS4
RX2
TEST1
RX1
NC5
RX0
VSS3
VCOM
R
AVDD
INT1
48
47
46
45
44
43
42
41
40
39
38
37
C
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
DIT/DIR
Wednesday, September 24, 2014
Rev
2
Sheet
4
1
of
9
5
4
3
2
1
D
D
USB-VDD
R87
10k
USB-VDD
C66
10u(T)
0
USB-RST
18
MCLR_N/Vpp/RE3
0
12
13
33
34
LED-IND
PICGND
C
0
R92
R91
(open)
0
LVC
2
GND
VREF1
C74
7
VREF2
4
SO/SDA
SCL1
SDA1
U9
1
C78
0.1u
B
2
CSN/CAD
3
SI/EXTEEP
4
5
SDA2
PCA9306DP1
GND
VREF1
8
EN
SCL2
SDA1
SDA2
51
51
51
51
51
RE0/AN5/CK1SPP
RE1/AN6/CK2SPP
RE2/AN7/OESPP
VUSB
19
20
21
22
23
24
RA0/AN0
RA1/AN1
RA2/AN2/Vref-/CVref
RA3/AN3/Vref+
RA4/T0CKI/C1OUT/RCV
RA5/AN4/SS_N/HLVDIN/C2OUT
A
C76
32
35
36
C
PICGND
1u
VUSB
PORT4
42
43
44
1
R119
R120
VUSB
DD+
GND
0
0
1
2
3
4
VUSB
DD+
GND
USB(B type)
B
USB-VDD
5
R124
C80
0.1u
10k
U10A
16
14 VCC
1CX
C79
33u(T)
15
1
2
3
8
LED-IND
0
4
B
xI2CSEL
PX-CSN
PX-SI
PDX-CCLK
PD-PDN
PD-CDTI
PD-CSN
6
5
DIR
0
0
0
0
0
0
0
0
PICGND
+
3
PDN
GND
RC4/D-/VM
RC5/D+/VP
RC6/TX/CK
RC7/RX/DT/SDO
PICGND
R93
R94
R104
R110
R111
R112
R113
2.2u
0
U11 SN74LVC1T45DRLR C81
0.1u
1
6
VCC_A VCC_B
2
RC0/T1OSO/T13CKI
RC1/T1OSI/CCP2/UOE_N
RC2/CCP1/P1A
38
39
40
41
2
3
4
5
PIC
0
PIC18F4550
R121
C82
0.1u
RD0/SPP0
RD1/SPP1
RD2/SPP2
RD3/SPP3
RD4/SPP4
RD5/SPP5/P1B
RD6/SPP6/P1C
RD7/SPP7/P1D
C70
C77
0.1u
0
PICGND
VSS1
PIC18F4550
TQFP 44-PIN
1
2
3
4
5
17
16
15
14
11
10
9
8
7
VREF2
SCL1
OSC1/CLKI
OSC2/CLKO/RA6
37
0.47u
R114
R115
R116
R117
R118
6
SCL2
30
31
0
PICGND
3
SCLK/SCL
NC/ICCK/ICPGC
NC/ICDT/ICPGD
NC/ICRST_N/ICVpp
NC/ICPORTS
25
26
27
22p
R107
R108
R109
8
EN
C73
0.1u
R102
R103
R105
R106
R95
R96
R97
R98
R99
R100
R101
1
C75
0.1u
PCA9306DP1
XTI
XTO
X3
20MHz
C72
U8
22p
0
200k
200k
10k
10k
10k
10k
10k
10k
0
0
10k
10k
0
C71
JP32
RB7/KBI3/PGD
RB6/KBI2/PGC
RB5/KBI1/PGM
RB4/AN11/KBI0/CSSPP
RB3/AN9/CPP2/VPO
RB2/AN8/INT2/VMO
RB1/AN10/INT1/SCK/SCL
RB0/AN12/INT0/FLT0/SDI/SDA
(default : Release)
R90
29
28
VDD1
VSS0
VDD0
Reset
5V => 3.3V
10k
0
PICGND
C69
0.1u
4
3
2
1
R89
SW 1
USBReset
6
U7
Release
7
PICGND
C68
0.1u
NC
GND
Vcont PCL
Vin
Vout
NC
NC
C65
10u(T)
T1
TK73633AME
C67
0.1u
5
6
7
8
R88
100k
+
0
+
R86
1RX/CX
1A
1B
1CLR
GND
1Q
1Q
13
R122
100
1
4
R123
100
3
R125
0
D1
GREEN
RED
COM
2
BICOLOR LED
74HC221
0
PICGND
U10B
6
7
A
9
10
11
0
2CX
2RX/CX
2A
2B
2CLR
2Q
2Q
12
74HC221
Title
PICGND
Size
A3
- 43 5
4
3
A
5
Date:
2
AKD7755-B
Document Number
PIC-IF
W ednesday, September 24, 2014
Rev
2
Sheet
1
5
of
9
5
4
3
2
1
D
D
D3V
1 SW 2
3
1 SW 3
3
2
HOOK
U12
10k
2
BT-Reset R127
J10
2-3:PUSH
2-1:Not PUSH
10k
C
1
R130
R126
D2
2
470
LEAD BLUE LED
2
4
6
8
10
12
BT-BICK 14
BT-SDO 16
BT-LRCK 18
BT-SDI 20
22
BT-LED 24
26
28
30
32
BT-HOOK 34
36
38
40
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
D3V
TP60
RSV4
BT-RESET
C83
0.1u
TP59
RSV3
10
8
6
4
2
PORT5
Monitor
9
7
5
3
1
10
8
6
4
2
PORT6
SMUX1
9
7
5
3
1
TP57
RSV0
TP56
RSV1
TP58
RSV2
DX-CLKO
R128
0
DX-DAUX
R129
51
DX-BICK
DX-SDTO
DX-LRCK
DX-MCKO
M-7pin
M-5pin
M-3pin
M-4pin
M-6pin
D3V
S1-SDOUT
S1-SDIN
S1-LRCK
S1-BICK
S1-MCLK
Bluetooth connector
B
10
8
6
4
2
PORT7
SMUX2
9
7
5
3
1
SDOUT
SDIN
LRCK
BICK
MCLK
R141
R142
R144
R146
R147
SDOUT
SDIN
LRCK
BICK
MCLK
R152
R153
R154
R155
R156
PDX-CCLK
10
8
6
4
2
PORT8
JTAG
9
7
5
3
1
TCK
TDI
TDO
TMS
51
51
51
51
51
51
51
51
51
51
S2-SDOUT
S2-SDIN
S2-LRCK
S2-BICK
S2-MCLK
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
24
25
28
29
30
32
33
34
35
36
37
39
40
41
42
43
46
49
50
I/O34
I/O35
I/O36
I/O37
I/O38
I/O39
I/O40
I/O41
I/O42
I/O43
I/O44
I/O45
I/O46
I/O47
I/O48
I/O49
I/O50
I/O51
I/O52
I/O53
I/O54
I/O55
I/O56
I/O57
I/O58
I/O59
I/O60
I/O61
I/O62
I/O63
I/O64
I/O65
I/O66
I/O67
I/O68
I/O69
I/O70
I/O71
I/O72
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8
I/O9
I/O10
I/O11
I/O12
I/O13
I/O14
I/O15
I/O16
I/O17
I/O18
I/O19
I/O20
I/O21
I/O22
I/O23
I/O24
I/O25
I/O26
I/O27
I/O28
I/O29
I/O30
I/O31
I/O32
I/O33
52
53
54
55
56
58
59
60
61
63
64
65
66
67
68
70
71
72
73
74
76
77
78
79
80
81
82
85
86
87
89
90
91
92
93
94
95
96
97
PX-SI
PX-CSN
2
D3
STO/RDY
1
C
R131
470
D3V
R132
R133
R134
R135
R136
R137
R138
R139
51
51
51
51
51
51
51
51
LDOE
XW C
MS3
MS2
MS1
xSDOUT1
xSDOUT2
xSDOUT3
xLDOE
XW C
MS3
MS2
MS1
xSDOUT1/EEST
xSDOUT2/MAT0
xSDOUT3/MAT1/JX2
R140
51
xMCLK
xMCLK
R143
R145
0
0
xSTO/RDY
xCLKO
xSTO/RDY
xCLKO
R148
R149
51
51
xBICK
xLRCK
xBICK
xLRCK
R150
R151
51
51
xSDIN1/JX0
xSDIN2/JX1
xSDIN1/JX0
xSDIN2/JX1
B
99
2
1
4
3
27
23
22
48
45
83
47
VINT0
VINT1
VINT2
GSR
GTS4
GTS3
GTS2
GTS1
GCK3
GCK2
GCK1
VIO0
VIO1
VIO2
VIO3
GND0
GND1
GND2
GND3
GND4
GND5
GND6
GND7
TCK
TDI
TDO
TMS
5
57
98
D3V
C84
0.1u
C85
0.1u
C86
0.1u
C88
0.1u
C89
0.1u
+
C87
10u(T)
26
38
51
88
21
31
44
62
69
75
84
100
C90
0.1u
+
C91
0.1u
C92
10u(T)
DGND
D3V
C93
0.1u
A
XC95144XL
A
DGND
Title
Size
A3
- 44 5
4
3
Date:
2
AKD7755-B
Document Number
Xilinx
W ednesday, September 24, 2014
Rev
2
Sheet
1
6
of
9
5
4
3
2
D3V
1
LVC
U13 SN74LVC1T45DRLR
D
C95
0.1u
1
2
xSDOUT3/MAT1/JX2
3
xSDOUT2/MAT0
4
5
2
6
7
3
1
8
MS2
xSDOUT1/EEST
C
VCC_A
VCC_B
GND
DIR
A
B
U14
1A1
1A2
1DIR
2A1
2A2
2DIR
VCCA
GND
D
C94
0.1u
6
5
MS3
4
SDOUT3/MAT1/JX2
74AVC4T245
13
1B1 12
1B2 15
1OE 11
2B1 10
2B2 14
2OE 16
VCCB 9
GND
C96
0.1u
SDOUT2/MAT0
SDOUT1/EEST
C
C97
0.1u
xLDOE
R157
4
5
2
6
7
3
1
8
xCLKO
xSTO/RDY
xI2CSEL
xMCLK
U15
1A1
1A2
1DIR
2A1
2A2
2DIR
VCCA
GND
74AVC4T245
13
1B1 12
1B2 15
1OE 11
2B1 10
2B2 14
2OE 16
VCCB 9
GND
C98
0.1u
B
xLRCK
xBICK
MS1
LDOE
CLKO
STO/RDY
R158
51
I2CSEL
MCLK
C99
0.1u
4
5
2
6
7
3
1
8
xSDIN2/JX1
xSDIN1/JX0
51
U16
1A1
1A2
1DIR
2A1
2A2
2DIR
VCCA
GND
74AVC4T245
13
1B1 12
1B2 15
1OE 11
2B1 10
2B2 14
2OE 16
VCCB 9
GND
C100
0.1u
B
R159
R160
51
51
SDIN2/JX1
SDIN1/JX0
LRCK
BICK
C101
0.1u
A
A
Title
DGND
- 45 5
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
Buffer
Wednesday, September 24, 2014
Rev
2
Sheet
7
1
of
9
5
4
3
2
1
1
J11
GND
VUSB
D
TP61
DGND1
J12
TP63
DGND3
R163
5
6
7
8
0
C102
47u(A)
T2
TK73633AME
4
3
2
1
NC
GND
Vcont PCL
Vin
Vout
NC
NC
C103
1u
TP65
AGND1
C104
2.2u
J13
AVDD
AGND
TP66
AGND2
D
AGND
REG
5V => 3.3V
9
+
DGND
R162
(open)
EP
R161
0
JP33
GND
TP64
DGND4
1
REG(+5V)
TP62
DGND2
1
+
AVDD
JP34
AVDD-SEL
C105
47u(A)
R164
0
AVDD1
R165
0
AVDD2
R166
0
AVDD3
R167
0
TVDD
R168
0
LVC
R169
0
DVDD
AGND
REG
C
AGND
J14
TVDD
1
+
TVDD
JP35
TVDD-SEL
C
C106
47u(A)
AGND
TVDD
T3
XC6210B-1.2
+5V => +1.2V
R170
3
0
B
IN
CE
NC
5
REG
4
C107
6.8u
2
C109
1u
OUT
GND
1
REG
J15
DVDD
1
+
DVDD
JP36
LVC-SEL
JP37
DVDD-SEL
C108
47u(A)
B
AGND
AGND
C110
1u
REG
EP
0
TK73633AME
4
3
2
1
NC
GND
Vcont PCL
Vin
Vout
NC
NC
9
R171
5
6
7
8
T4
5V => 3.3V
A
C111
2.2u
J16
D3V
1
+
D3V
JP38
D3V-SEL
R172
0
D3V
C112
47u(A)
A
AGND
Title
AGND
- 46 5
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
Power Supply
Wednesday, September 24, 2014
Rev
2
Sheet
8
1
of
9
5
4
3
R173
OUT1
2
(open)
C113
1
0.47u
D
D
R174
0
J17
SPKL
1
2
5
1
GND
24
RLINEIN
U17
TPA0212
GND
100k
R176
2
GAIN0
100k
R175
3
GAIN1
SHUTDOWN
C
23
LOUT+
ROUT+
RHPIN
21
20
VDD
HP/LINE
PVDD
19
18
ROUT-
17
22
4
5
LLINEIN
0.47u
C118
LHPIN
PVDD
6
0.47u
7
C117
RIN
LOUT-
8
0.47u
C116
10
LIN
9
0.47u
C115
11
BYPASS
SE/BTL
C126
10u(A)
16
C125
+
0.1u
15
C124
0.1u
2
C119 0.1u
C120 0.1u
C121 0.1u
ThermalPAD
PC-BEEP
C123
10u(A)
25
14
+
C122
100u(A)
OUTPUT
4
13
+
Tab/Vout
GND
9V IN
INPUT
ADJ/GND
3
1
2
LM1117MP-5.0
1
T5
J18
GND
12
C
+
C114
10u(T)
100k
0
R179
C128
0.47u
100k
R178
B
C127
0.47u
100k
B
OUT2
R182
(open)
C130
R181
+
C129
10u(T)
R180
R177
AGND
0
1
2
J19
SPKR
5
0.47u
A
A
Title
- 47 5
4
3
Size
A4
Date:
2
AKD7755-B
Document Number
Speaker Output
Wednesday, September 24, 2014
Rev
2
Sheet
9
1
of
9
- 48 -
- 49 -
- 50 -
- 51 -
- 52 -
- 53 -
- 54 -
Similar pages