AK7736BVQ

[AKD7736B-A]
AKD7736B-A
AK7736B評価ボードRev.0
概
要
AKD7736B-Aは2chSRCを内蔵したシグナルプロセッサ AK7736Bの評価用ボードです。このボードは
メインボードとサブボードの2枚構成となっており、PCのUSBポートを介して、各種設定のコントロ
ールが可能です。ディジタルインタフェースにも対応しており、光コネクタやADC-PORT、
DAC-PORT、EXT-PORTを介してディジタルオーディオ機器とのインタフェースが可能です。
„ オーダリングガイド
AKD7736B-A
---
AK7736B評価用ボード
AKD77XX-HF-CONTROL-BOX
コントロールソフトを同梱。
機
能
† AK7736Bのプログラム、係数、オフセットREG、コントロールレジスタの書き込み、読み出し
† 2種類のディジタル・オーディオ・インタフェース
- 光入力1系統, 光出力1系統
- 外部とのインタフェース用44ピンヘッダー(1系統)+10ピンヘッダー(2系統)
† ボード制御用USBコントロールボックス付き
+3.3V GND
Regulator
1.8V
10 Pin Header
CONTROL
FPGA
Opt In
AK7736B
EXT
(XC95288XL)
AK4118A
Opt Out
44 Pin Header
ADC
DAC
10 Pin Header
Figure 1. AKD7736B-A
<KM115102>
2013/08
-1-
[AKD7736B-A]
ボード概略図
„ 概略図
(4)
(3)
(5)
(6)
(7)
(2)
(8)
(1)
(9)
(10)
(11)
(12)
(19)
(18)
(17)
(16) (15)
(14)
(13)
Figure 2. AKD7736B-A
<KM115102>
2013/08
-2-
[AKD7736B-A]
„ 説明
No.
(1)
(2)
Name
AKD7736B-A-SUB
Interface select
(3 pin header x 13)
(3)
EXT port
J1(44 pin header)
XC95288XL
U6(xilinx)
(4)
(5)
DAC port
JP3(10 pin header)
(6)
ADC port
JP2(10 pin header)
(7)
JTAG port
JP21(10 pin header)
(8)
CONTROL port
JP1(10 pin header)
(9)
5連DIP Switch
S2
Function
AKD7736B-A-SUBボードを装着します。
AK7736Bの接続を選択します。
EXT:EXT port;
xilinx:ADCport,DACport;
No
Name
AK7736B
JP15
DI4
SDIN4
JP18
DI3
SDIN3
JP11
DI2C
SDIN2C
JP10
DI2B
SDIN2B
JP9
DI2A
SDIN2A
JP8
DI1
SDIN1
JP20
LR3
LRCLKI3
JP19
BTI3
BITCLKI3
JP17
LR2
LRCLKI2/JX2
JP16
BTI2
BITCLKI2/JX1
JP14
LR1
LRCLK1
JP13
BT1
BITCLK1
JP12
XT1
XTI
外部とのインターフェース用44ピンヘッダーです。
接続する信号は(2)でxilinx側にショートする必要があります。
データパスコントロール用のFPGAです。コントロールソフトの設定により、
様々な動作実験が可能です。
外部とのインターフェース用10ピンヘッダーです。外部ディジタルオーディオ
機器とのインターフェースが可能です。
Pin
I/O Function
Pin
I/O Function
1
O
MCLK
2
P
GND
3
O
BITCLK
4
P
GND
5
O
LRCLK
6
O
SDTI1
7
Open
8
O
SDTI2
9
O
SDTI4
10
O
SDTI3
外部とのインターフェース用10ピンヘッダーです。外部ディジタルオーディオ
機器とのインターフェースが可能です。
Pin
I/O Function
Pin
I/O Function
1
I/O MCLK
2
P
GND
3
I/O BITCLK
4
P
GND
5
I/O LRCLK
6
Open
7
I
SDTO1
8
Open
9
I
SDTO2
10
open
Xilinx書き込み用10ピンヘッダーです。
使用しないでください。
AK7736Bコントロール用10ピンヘッダーです。
通常はPCとUSB経由でAKD77XX-HF-CONTROL-BOXを接続します。
Pin
I/O Function
Pin
I/O Function
1
P
GND
2
P
+3.3V
3
I
HOST
4
I
RQN
5
I
SCK/SCL
6
I
SI
7
I/O XCS/SDA
8
O
SO
9
I
CSN
10
RESET
AK7736Bのピン設定(L/H)をするDIPスイッチです。
No
Name
AK7736B
<KM115102>
2013/08
-3-
[AKD7736B-A]
(10)
VDD Jumper
JP6(2 pin header)
(11)
P-TVDD Jumper
JP5(3 pin header)
(12)
光コネクタ
PORT1,PORT2
(13)
AK4118A
U1
7連DIP Switch
S1
(14)
(15)
Toggle Switch
SW1
(16)
P-DVDD Jumper
JP7(2 pin header)
(17)
+3.3V power supply
TM1
GND
TM2
TVDD Jumper
JP4(2 pin header)
(18)
(19)
1
TESTI3
TESTI3(6 pin)
2
TESTI1
TESTI1(1 pin)
3
TESTI2
TESTI2(46 pin)
4
JX0
JX0(43 pin)
5
I2C
I2CSEL(19 pin)
AK7736B-VDDピンへの電源供給を選択するジャンパです。
Open:VDDテストピン供給
Short:+3.3V
S2とレベルシフタへの電源供給を選択するジャンパです。
3.3VShort:+3.3V
1.8VShort:+1.8V
SPDIF-IN(入力):AK4118Aに光ディジタル信号(Fs:8~48kHz)を入力しま
す。
SPDIF-OUT(出力):AK4118Aからの光ディジタル信号(Fs:8~48kHz)を出
力します。
AK4118A(ディジタルオーディオトランシーバ)です。
AK4118Aのピン設定(L/H)をするDIPスイッチです。詳細は「AK4118A設定」
を参照ください。
No
Name
AK4118A
1
CM0
CM0(32 pin)
2
CM1
CM1(33 pin)
3
OCKS0
OCKS0(35 pin)
4
OCKS1
OCKS1(34 pin)
5
DIF0
DIF0(3 pin)
6
DIF1
DIF1(5 pin)
7
DIF2
DIF2(7 pin)
AK4118A-XTIへのクロックソース選択トグルスイッチです。
XTL:水晶クロック
TX-CLK:外部クロック
AK7736B以外のICへの電源供給を選択するジャンパです。
Open:P-DVDDテストピン供給
Short:+3.3V
電源供給コネクタです。+3.3Vを供給してください。
GNDと接続してください。
AK7736B-TVDDピンへの電源供給を選択するジャンパです。
Open:TVDDテストピン供給
Short:P-TVDD選択
Table 1. Main Board Functions (Bold: Default Setting)
<KM115102>
2013/08
-4-
[AKD7736B-A]
評価ボードマニュアル
„ 操作手順
(1) 電源の配線
ジャンパ設定
JP6
VDD
JP4
TVDD
JP7
P-DVDD
(Short)
(Short)
(Short)
JP5
PIC-VDD-SEL
3.3V
1.8V
電源の接続
名称
+3.3V
色
赤
電圧
+3.3V
GND
黒
0V
内訳
レギュレータ、
入出力バッファ
グランド
Table 2. 電源の配線
備考
必ず接続して下さい
必ず接続して下さい
配線は電源の根本から分けて下さい。ボード上、3.3V⇒1.8Vレギュレータにより、AK7736B-TVDD
への電圧が選択可能です。
(2) 評価モード、ジャンパピン類、コネクタの設定 (以下参照)
(3) 同梱のAKD77XX-HF-CONTROL-BOXで、AKD7736B-AをPCと接続して下さい。
ボードを正しく認識されるために、一度CONTROL-BOXのリセットボタン(黄色のボタン)を押して、
USBチップを初期化する必要があります。
(4) 電源投入
(5) 制御ソフトの起動、PC経由でコントロールレジスタの設定 (以下参照)
„ 評価モード
AK4118Aを使用してAK7736Bを評価する際は、必ずAK7736BとAK4118Aのオーディオインタフェースを
一致させて下さい。AK7736Bのオーディオインタフェースフォーマットに関しては、AK7736Bのデータ
シート、AK4118Aのオーディオインタフェースフォーマットは「ジャンパピンとスイッチの設定」をそ
れぞれご参照下さい。
X
対応可能な評価モード
(1) ADC-PORT,DAC-PORTを使用したDtoD評価 : CKM Master Mode = 0/1
(2) ADC-PORT,DAC-PORTを使用したDtoD評価 : CKM Slave Mode = 2/3/4/5
評価ボード上のFPGA/ AK4118Aの設定とAK7736Bのコントロールレジスタの設定は「コントロールソフ
トの説明」の項とAK7736Bのデータシートをご参照下さい。
<KM115102>
2013/08
-5-
[AKD7736B-A]
ADC-PORT,DAC-PORTを使用したDtoD評価:CKM Master Mode = 0/1
ADC-PORTとDAC-PORTを使用します。AK7736BのクロックモードをCKM Master Mode 0 (12.288MHz)
または1(18.432MHz)に設定します。FPGAの設定により、AK7736BはBITCLKO pin, LRCLKO pinを
ADC-PORTとDAC-PORTに供給します。ADC-PORTはSDIN1 pinまたはSDIN2A pinまたはSDIN2B pinま
たはSDIN2C pinまたはSDIN3 pinまたはSDIN4 pinへデータを入力し、DAC-PORTはSDOUT1 pin、
SDOUT2A pinまたはSDOUT2B pin、SDOUT3 pin、SDOUT4 pinからのデータを出力します。
[JPの設定]
JP1
XTI-SEL
EXT
CRY
DAC-PORTの代わりにSPDIF-OUTを使用する場合は以下の設定をしてください。 FPGAの設定も変更
してください。AK4118Aの設定の詳細は「AK4118A設定」を参照ください。
メインボード側
Jumper / Switch
Setting (Default)
SW1 (AK4118A Clock)
S1(AK4118A Setting)
“TX-CLK”
1->7=LHLLLHH
Table 3. Configure the AK4118A switch at the Master Mode
(1) ADC-PORT,DAC-PORTを使用したDtoD評価:CKM Slave Mode = 2/3/4/5
ADC-PORTとDAC-PORTを使用します。AK7736BのクロックモードをCKM Slave Mode 2/3/4/5に設定
します。ADC-PORTからMCLK, BICK, LRCKとディジタルデータをAK7736Bに供給します。
(MCLKはCKM Slave Mode = 2の時のみ、必要です。)
[JPの設定]
JP10
XTI-SEL
EXT
CRY
(CKM Slave Mode = 2の場合のみ、必要になります)
ADC-PORT,DAC-PORTの代わりにSPDIF-IN,SPDIF-OUTを使用する場合は以下の設定をしてくださ
い。 FPGAの設定も変更してください。AK4118Aの設定の詳細は「AK4118A設定」を参照ください。
メインボード側
Jumper / Switch
Setting (Default)
SW1 (AK4118A Clock)
S1(AK4118A Setting)
“XTL”
1->7=LHLLLLH
Table 4. Configure the AK4118A switch at the Slave Mode
<KM115102>
2013/08
-6-
[AKD7736B-A]
„ ボード制御
AKD7736B-AはPCのUSBポートを通して、コントロール可能です。同梱のAKD77XX-HF-CONTROL-BOX
を10 pin flat cableでCONTROL-PORTとPCのUSBポートを接続して下さい。10 pin flat cableコネクタの向き
はMAINボード上「CONTROL」の文字側に突起が向くように接続してください。
CONTROL
Figure 3. Direction of the 10 pin flat cable
AK7736B-I2CSEL pinとCONTROL-BOXのジャンパ設定で使用するインタフェースを設定します。
SPI(Serial)設定
Open
Short
Short
Open
I2C設定
Short
Open
Open
Short
Figure 4. Configure the CONTROL-BOX
インタフェースによって使用するコントロールソフトウェアが異なります。
ソフトウェア操作手順は評価ボードマニュアルに含まれます。
„ LEDの表示
[LED] D1:
AK7736BのPDN pinの状態を表示します。‘L’: 点灯、‘H’ : 消灯。
<KM115102>
2013/08
-7-
[AKD7736B-A]
„ ジャンパピンとスイッチの設定
メインボード側
Jumper / Switch
Setting (Default)
SW1 (AK4118A Clock)
“TX-CLK”
S1(AK4118A Setting)
1->7=LHLLLHH
S2(AK7736B Setting)
1->5=LLLLL
JP4 (TVDD)
AK4118Aの Clock ソースの設定
“XTL”:水晶Clock
“TX-CLK”:External Clock
AK4118A設定参照
説明(9)参照
AK7736B のTVDD
Short
JP5 (P-TVDD)
Note
説明(11)参照
“3.3V”
Short
AK7736B のVDD
Short
“Xilinx”
周辺回路のDVDD
JP8 (DI1)
JP9 (DI2A)
“Xilinx”
JP10 (DI2B)
“Xilinx”
JP11 (DI2C)
“Xilinx”
JP12 (XTI)
“Xilinx”
JP13 (BTI1)
“Xilinx”
JP14 (LR1)
“Xilinx”
JP15 (DI4)
“Xilinx”
JP16 (BTI2)
“Xilinx”
JP17 (LR2)
“Xilinx”
JP18 (DI3)
“Xilinx”
JP19 (BTI3)
“Xilinx”
JP20 (LR3)
“Xilinx”
JP6 (VDD)
JP7 (P-DVDD)
説明(2)参照
Table 5. Configure of the Jumper pin main board
サブボード側
Jumper / Switch
JP1 (XTI-SEL)
Setting (Default)
“CRY”
Note
AK7736Bの Clockソースの設定
“CRY”:水晶Clock
“EXT”:External Clock
Table 6. Configure of the Jumper pin sub board
<KM115102>
2013/08
-8-
[AKD7736B-A]
AK4118A設定
OCKS1
OCKS0
MCKO1
MCKO2
X’tal
Fs(max)
0
0
256fs
L
256fs
96kHz
0
1
256fs
L
256fs
96kHz
default
1
0
512fs
L
512fs
48kHz
1
1
128fs
L
128fs
192kHz
Table 7. AK4118A-OCKS[1:0]
CM1
CM0
Clock
source
MCKO1
MCKO2
SDTO
0
0
PLL
PLL
L
RX
0
1
X’tal
X’tal
X’tal
DAUX
1
0
PLL
PLL
L
RX
1
1
X’tal
X’tal
X’tal
DAUX
default
Table 8. AK4118A-CM[1:0]
DIF2
DIF1
DIF0
DAUX
SDTO
0
0
0
24bit,Left justified
16bit,Right justified
H/L
O
64fs
O
0
0
1
24bit,Left justified
18bit,Right justified
H/L
O
64fs
O
0
1
0
24bit,Left justified
20bit,Right justified
H/L
O
64fs
O
0
1
1
24bit,Left justified
24bit,Right justified
H/L
O
64fs
O
1
0
0
24bit,Left justified
24bit,Left justified
L/H
O
64fs
O
H/L
O
64fs
O
1
0
1
24bit,I2S
24bit,I2S
LRCK
BICK
1
1
0
24bit,Left justified
24bit,Left justified
L/H
I
64fs
I
1
1
1
24bit,I2S
24bit,I2S
H/L
I
64fs
I
default
Table 9. AK4118A-DIF[2:0]
<KM115102>
2013/08
-9-
[AKD7736B-A]
„ ディジタル入力回路(外部DIR:PORT1)
Figure 5. Digital input circuit
ディジタル入力SPDIF-INには、光コネクタ:PORT1を使用します。
„ ディジタル出力回路(外部DIT:PORT2)
Figure 6. Digital output circuit
ディジタル出力SPDIF-OUTには、光コネクタ:PORT2を使用します。
<KM115102>
2013/08
- 10 -
[AKD7736B-A]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
(1) AKD7736B-Aを前項参照の上、適宜、設定して下さい。
(2) AKD7736B-AとCONTROL-BOXとPCを接続し、電源を供給した後、CONTROL-BOXのリセットボタン
(黄色ボタン)を押して、USBコントロールチップを初期化してください。
(3) インタフェースに対応した “AK7736B.exe”を実行し、コントロールソフトを立上げて下さい。
AK7736B.exe:AKD7736B-A用コントロールソフト
(4) 後は下記を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
(1) 上記に従って、コントロールソフトを立ち上げて下さい。
(2) 適宜、ダイアログを立ち上げ、各設定を入力して、評価して下さい。(コントロールソフトの使用中
にUSBケーブルを一度外すと、再使用の際にソフトを立ち上げ直す必要があります。)
<KM115102>
2013/08
- 11 -
[AKD7736B-A]
„ コントロールソフトの説明
(1) メイン画面
Figure 7. startup screen
コントロールソフトは、ダウンロード、レジスタ設定、FPGA設定、スクリプト処理が行えます。これらは、
上部のタブで切り替えられます。頻繁に使用する制御ボタンや初期化ボタン等は、切り替え画面の外側に設
置しています。また、ソフトが対応したマイコンインタフェース、“Serial (SPI)”か“I2C”を「Control I/F」
欄に表示します。
[JX]:
[Board Init]:
[PDN Pin]:
[SRESET]:
[DSP]:
[CK]:
[DLRDY]:
[READ]:
JXコード設定。
パワーダウンを掛け、現在ソフト上で設定しているレジスタの値を再設定します。
パワーダウン。AK7736Bの初期化に使用します。
システムリセット。
DSPリセット。
クロックリセット。パワーダウンせずに、CKMモードの変更および入力クロック周
波数の変更を行う場合はクロックリセットを実行する必要があります。レジスタは初期化
されません。
システムクロックがない場合にDSPプログラムのダウンロードを行いたいときに使用しま
す。
レジスタの値を読み出して、Register欄に表示します。
<KM115102>
2013/08
- 12 -
[AKD7736B-A]
(2) 「DownLoad」タブ画面
Figure 8. 「DownLoad」
Source欄、Program欄、CRAM欄、OFREG欄の「refer」ボタンを押すか、デスクトップ上でドラッグ&ドロッ
プをして、ファイルを選択します。
CRAM [email protected] [email protected]イルを選択し
て、CRAM, OFREGに、RUN中書き込みができます。「write」を押すと、RUN中、CRAM、OFREGの特定の
アドレスにデータを書き込みます。
[Assemble]:
[Write]:
[Assemble Write]:
[PRAM read]:
[CRAM read]:
[OFREG read]:
[CRAM SAVE]:
[OFREG SAVE]:
[MICR1~4]:
[CRC-Check]:
[Auto RUN]:
ボタンを押すと、アセンブルが行われ、自動的にProgram欄に出力ファイルが選択されます。
ボタンを押すと、ダウンロード処理が行われます。
ボタンを押すと、アセンブルとダウンロードの一連の処理を行います。
PRAMのデータをテンポラリーファイルに読み出します。
CRAMのデータをテンポラリーファイルに読み出します。
OFREGのデータをテンポラリーファイルに読み出します。
CRAMのデータを読み出して、ファイルに保存します。
OFREGのデータを読み出して、ファイルに保存します。
プログラム実行中、MIR1~MIR4レジスタのデータを画面に読み出します。
チェックされた場合、ファイルをダウンロードする際、CRCを用いて簡易書き込みエラー
チェックが行われます。
チェックされた場合、ファイルのダウンロードが終わったら、各リセットを解除し、すぐ
実行に入ります。チェックされてない場合は、ファイルのダウンロードが終わったら、シ
ステムリセット状態になります。
<KM115102>
2013/08
- 13 -
[AKD7736B-A]
(3) 「REG」タブ画面
Figure 9. 「REG1」
REG1~REG4タブ画面で、レジスタ設定が行えます。(TESTとReserved項目は設定不可になっています)
各ボタンをチェックすると、書き込み処理が行われます。CKMを設定するとSRESETとCKRSTがリセット状
態になりますので、手動でリセット解除してください。
各レジスタについては、データシートの「コントロールレジスタ設定」を参照してください。
<KM115102>
2013/08
- 14 -
[AKD7736B-A]
(4) 「FPGA」タブ画面
Figure 10. 「FPGA1」
FPGA1/FPGA2タブのコントロールにより、AK7736Bのデータパスの入出力が設定できます。
FPGA設定表:(太字の項目はデフォルト設定になります)
<KM115102>
2013/08
- 15 -
[AKD7736B-A]
Bit
D[47:36]
D[35:34]
SEL20
機能
D[33]
SEL19
BICK1/LRCK1
In/Out
D[32:31]
SEL18
BICK1/LRCK1
D[30:29]
SEL17
BICK2/JX1
D[28:27]
SEL16
LRCK2/JX2
D[26:25]
SEL15
BICK3/LRCK3
D[24:23]
SEL14
SDIN1
D[22:21]
SEL13
SDIN2A
D[20:19]
SEL12
SDIN2B
D[18:17]
SEL11
SDIN2C
D[16:15]
SEL10
SDIN3
EXT-XTI
機能説明
Reserved
Slaveモードのとき、AK7736BのXTI pinへの出力クロ
ック選択
00 : AK4118A-RX-CLK
01 : ADC-MCLK
10 : Low
11 : Low
AK7736BのBITCLK1/LRCLK1 pinのI/O設定
0 : output
1 : input
AK7736BのBITCLK1/LRCLK1 pinへの出力クロック
選択
00 : AK4118A-BICK/LRCK
01 : ADC-BICK/LRCK
10 : Low
11 : Low
AK7736BのBITCLKI2/JX1 pinへの出力データの選
択
00 : AK4118A-BICK
01 : ADC-BICK
10 : Low
11 : High
AK7736BのLRCLKI2/JX2 pinへの出力データの選択
00 : AK4118A-LRCK
01 : ADC-LRCK
10 : Low
11 : High
AK7736BのBITCLKI3/LRCLKI3 pinへの出力クロッ
ク選択
00 : AK4118A-BICK/LRCK
01 : ADC-BICK/LRCK
10 : Low
11 : Low
AK7736BのSDIN1 pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのSDIN2A pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのSDIN2B pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのSDIN2C pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのSDIN3 pinへの出力データ選択
00 : AK4118A
<KM115102>
2013/08
- 16 -
[AKD7736B-A]
D[14:13]
SEL9
SDIN4
D[12:11]
SEL8
CAD[1:0]
D[10]
SEL7
TRX-PDN
D[9]
SEL6
TX-CLK
D[8]
SEL5
TRX-BICK/LRCK
In/Out
D[7:5]
SEL4
TX-DAT
D[4]
SEL3
ADC-MCLK In/Out
D[3]
SEL2
ADC-BICK/LRCK
In/Out
D[2:1]
SEL1
ADC-BICK/LRCK
D[0]
SEL0
DAC-SDTI2
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのSDIN4 pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
AK7736BのCAD pin設定
00 : Low,Low
01 : Low,High
10 : High,Low
11 : High,High
AK4118A-PDN pinのHigh/Low選択
0 : Low
1 : High
AK4118AのXTI pinへの出力クロック選択
0 : AK7736B-CLKO
1 : Low
AK4118AのBICK/LRCK pinのI/O設定
0 : output
1 : AK7736B-BITCLKO/LRCLKO input
AK4118AのDAUX pinへの出力データの選択
000 : AK7736B-SDOUT1
001 : AK7736B-SDOUT2A
010 : AK7736B-SDOUT2B
011 : AK7736B-SDOUT3
100 : AK7736B-SDOUT4
101 : Low
110 : Low
111 : Low
ADC-PORTのMCLK pinのI/O設定
0 : MCLK output
1 : AK7736B-CLKO input
ADC-PORTのBICK/LRCK pinのI/O設定
0 : output
1 : input
ADC-PORTのBICK/LRCK pinへの出力クロック選択
00 : AK7736B-BITCLKO/LRCLKO
01 : AK7736B-BITCLK1/LRCLK1
10 : Low
11 : Low
DAC-PORTのSDTI pinへの出力データ選択
0 : AK7736B-SDOUT2A
1 : AK7736B-SDOUT2B
Table 10. FPGA
<KM115102>
2013/08
- 17 -
[AKD7736B-A]
(5) 「SCRIPT」タブ画面
Figure 11. 「SCRIPT」
ファイルを選択するとスクリプトが実行されます。「Repeat」ボタンを押すと、現在選択されているスクリ
プトファイルが再実行されます。
スクリプトコマンドについて
コマンド
[SCRIPT]
;注釈
W,< command>,<data>
W,0xC0,0x00
WL,<command>,<address>,<data>,…
WL,0x82,0x0022,0x4000,0x4000,0x4000
WS,<command>,<address>,<data>,…
WS,0x81,0x00,0x22,0x40,0x00,0x40,0x00
RI : H / RI : L
RS : H / RS : L
RD: H / RD : L
RC: H / RC : L
X,<address>,<data>
P,<message>
T,<wait>
T,50mS
LP:<filename>
LC:<filename>
LO:<filename>
説明
スクリプトファイルのヘッダーです。これがないと、エラーとなります。
セミコロン以降は注釈として無視されます。
レジスタへの書き込みを行います。コマンド、データ共に、byte(8bit)指定
です。
連続データの書き込みを行います。CRAMのRUN中書き換えなどに使用で
きます。コマンドはbyte指定、以降のデータはword指定です。
連続データの書き込みを行います。CRAMのRUN中書き換えなどに使用で
きます。コマンド、アドレス、データ共に、byte指定です。
PDNを制御します。
SRESETを制御します。
DSP-RESETを制御します。
CKRESETを制御します。
FPGAへの書き込みを行います。
メッセージを表示させ、スクリプト処理を一時停止させます。
mS単位のウエイトをいれます。
実際には、それ以上のウエイトが入る場合があります。
DSPのPRAMに、プログラムダファイルのウンロードを行います。
DSPのCRAMに、係数ファイルのダウンロードを行います。
DSPのOFREGに、オフセットファイルのダウンロードを行います。
Table 11. Script command table
<KM115102>
2013/08
- 18 -
[AKD7736B-A]
改訂履歴
Date
(yy/mm/dd)
12/07/09
Manual
Revision
KM110500
Board
Revision
0
Reason
12/07/27
KM110501
0
誤記修正
Page
Contents
初版
追加
1
42ピンヘッダー -> 44ピンヘッダー
14
タグ画面 -> タブ画面
29
12/12/10
KM113102
0
デバイス名変更
AKD7736-A-SUB回路図追加
AK7736 -> AK7736A
13/08/21
KM115102
0
デバイス名変更
AK7736A -> AK7736B
<KM115102>
2013/08
- 19 -
[AKD7736B-A]
重要な注意事項
0. 本書に記載された弊社製品(以下、「本製品」といいます。)、および、本製品の仕様につきまし
ては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際に
は、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業
担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して
弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うもの
ではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任に
おいて行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対
し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御
用機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わ
ず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性
を要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別途
弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。万が
一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を
一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場
合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産
等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に
必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あ
るいはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を
輸出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出
関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内
外の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでく
ださい。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せ
ください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用
される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様
がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねま
す。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ
た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁
じます。
<KM115102>
2013/08
- 20 -
5
4
3
2
1
EXT-SDIN1
EXT-SDIN2A
EXT-SDIN2B
EXT-SDIN2C
EXT-SDIN3
EXT-SDIN4
D
EXT-CLKO
EXT-BITCLKO
EXT-LRCLKO
EXT-SDOUT1
EXT-SDOUT2A
EXT-SDOUT2B
EXT-SDOUT3
EXT-SDOUT4
EXT-EXTCLK
ADC-MCLK
ADC-BICK
ADC-LRCK
ADC-SDTO1
ADC-SDTO2
DAC-SDTI2
DAC-SDTI1
EXT-XTI
EXT-BITLK1
EXT-LRLK1
EXT-BITCLKI2/JX1
EXT-LRCLKI2/JX2
EXT-BITCLKI3
EXT-LRCLKI3
EXT
D
EXT
X-TRX-PDN
TX-CLK
TX-DAT
TRX-BICK
TRX-LRCK
X-TX-CLK
X-TX-DAT
X-TRX-BICK
X-TRX-LRCK
RX-CLK
RX-CLK2
RX-DAT
X-RX-CLK
X-RX-CLK2
X-RX-DAT
X-SDIN2A
X-SDIN2C
X-SDIN3
X-SDIN4
SEL-X-SDIN2A
SEL-X-SDIN2C
SEL-X-SDIN3
SEL-X-SDIN4
X-XTI
X-BITCLKI2/JX1
X-LRCLKI2/JX2
X-BITCLKI3
X-LRCLKI3
SEL-X-XTI
SEL-X-BITCLKI2/JX1
SEL-X-LRCLKI2/JX2
SEL-X-BITCLKI3
SEL-X-LRCLKI3
AK7736B
SEL-EXT-XTI
SEL-EXT-BITCLK1
SEL-EXT-LRCLK1
SEL-EXT-BITCLKI2/JX1
SEL-EXT-LRCLKI2/JX2
SEL-EXT-BITCLKI3
SEL-EXT-LRCLKI3
TRX-PDN
SELECTOR
SEL-EXT-SDIN1
SEL-EXT-SDIN2A
SEL-EXT-SDIN2B
SEL-EXT-SDIN2C
SEL-EXT-SDIN3
SEL-EXT-SDIN4
XILINX
X-EXTCLK
X-ADC-MCLK
X-ADC-BICK
X-ADC-LRCK
X-ADC-SDTO1
X-ADC-SDTO2
X-DAC-SDTI2
AK4118A
SEL-SDIN2A
SEL-SDIN2C
SEL-SDIN3
SEL-SDIN4
SEL-XTI
SEL-BITCLKI2/JX1
SEL-LRCLKI2/JX2
SEL-BITCLKI3
SEL-LRCLKI3
DSP-SDIN2A
DSP-SDIN2C
DSP-SDIN3
DSP-SDIN4
DSP-XTI
DSP-BITCLKI2/JX1
DSP-LRCLKI2/JX2
DSP-BITCLKI3
DSP-LRCLKI3
LEVELSHIFT
AK4118A
C
X-BITCLK1
X-LRCLK1
X-CONFIG-BITLRIO
X-SDIN1
X-SDIN2B
LS-X-BITCLK1
LS-BITCLK1
LS-X-LRCLK1
LS-LRCLK1
LS-X-CONFIG-BITLRIO
LS-X-SDIN1
LS-SDIN1
LS-X-SDIN2B
LS-SDIN2B
SEL-LS-BITCLK1
SEL-LS-LRCLK1
SEL-BITCLK1
SEL-LRCLK1
DSP-BITCLK1
DSP-LRCLK1
SEL-LS-SDIN1
SEL-LS-SDIN2B
SEL-SDIN1
SEL-SDIN2B
DSP-SDIN1
DSP-SDIN2B
C
SELECTOR
X-SDOUT1
X-SDOUT2B
LS-X-SDOUT1
LS-X-SDOUT2B
LS-SDOUT1
LS-SDOUT2B
DSP-SDOUT1
DSP-SDOUT2B
LEVELSHIFT
X-SDOUT2A
X-SDOUT3
X-SDOUT4
DSP-SDOUT2A
DSP-SDOUT3
DSP-SDOUT4
X-RQN/CAD1
X-SI/CAD0
X-SCLK/SCL
X-SO
X-SDA
DSP-RQN/CAD1
DSP-SI/CAD0
DSP-SCLK/SCL
DSP-SO
DSP-SDA
X-RDY
X-STO
X-EXPDN
X-PDN
B
DSP-RDY
DSP-STO
DSP-EXPDN
DSP-PDN
B
DSP-JX0
DSP-TESTI1
DSP-TESTI2
DSP-TESTI3
DSP-CLKO
DSP-BITCLKO
DSP-LRCLKO
DSP-I2CSEL
X-CLKO
X-BITCLKO
X-LRCLKO
AK7736B
X-I2CSEL
POWER
X-CTRL-SCLK/SCL
X-CTRL-SI
X-CTRL-RQN
X-CTRL-CSN
X-CTRL-RESET
X-CTRL-HOST
CTRL-SCK/SCL
CTRL-SI
CTRL-RQN
CTRL-CSN
CTRL-RESET
CTRL-HOST
X-CTRL-SO
X-CTRL-XCS/SDA
CTRL-SO
CTRL-XCS/SDA
DIP-I2C
CONTROL
DIP-JX0
DIP-TESTI1
DIP-TESTI2
DIP-TESTI3
A
A
POWER
XILINX
CONTROL
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
TOP
Monday, August 19, 2013
Sheet
1
1
of
9
5
4
3
2
1
D
D
DVDD-3.3V
DVDD-3.3V
C1
+
C2
L1
SILK-SCREEN
SPDIN-IN
10uF
10uH(500mA)
0.1uF
PORT1
SPDIF-IN
VCC
GND
OUT
3
2
1
R2
470
C3
R1
DIF-RX
0.1uF
10k
C5
10uF
RX3
VSS4
RX2
TEST1
RX1
NC
RX0
VSS3
VCOM
R
AVDD
INT1
U1
1
2
3
4
5
6
7
8
9
10
11
12
C
DIP-4118A-DIF0
DIP-4118A-DIF1
DIP-4118A-DIF2
DVDD-3.3V
IPS0/RX4
NC
DIF0/RX5
TEST2
DIF1/RX6
VSS1
DIF2/RX7
IPS1/IIC
P/SN
XTL0
XTL1
VIN/GP0
L2
36
35
34
33
32
31
30
29
28
27
26
25
C
DIP-4118A-OCKS1
DIP-4118A-OCKS0
DIP-4118A-CM1
DIP-4118A-CM0
R3
R4
R5
TX-CLK
TX-DAT
RX-CLK2
TRX-BICK
RX-DAT
51
51
51
XTAL1
12.288MHz(DIP)
22pF
10uH(500mA)
IN
VCC
GND
TX-CLK
XTL
R6
R7
51
51
C6
22pF
C7
TRX-LRCK
RX-CLK
PORT2
SPDIF-OUT
SW1
TRX-PDN
13
14
15
16
17
18
19
20
21
22
23
24
SILK-SCREEN
SPDIN-OUT
INT0
OCKS0/CSN/CAD0
OCKS1/CCLK/SCL
CM1/CDTI/SDA
CM0/CDTO/CAD1
PDN
AK4118A
XTI
XTO
DAUX
MCKO2
BICK
SDTO
TVDD
NC/GP1
TX0/GP2
TX1/GP3
BOUT/GP4
COUT/GP5
UOUT/GP6
VOUT/GP7
DVDD
VSS2
MCKO1
LRCK
+
C4
0.1uF
48
47
46
45
44
43
42
41
40
39
38
37
PLR135_T9
3
2
1
DIF-TX
C8
0.1uF
0.1uF C9
C12
10uF
10uF
PLT133_T9
C11
10uF
C13
+
+
B
DVDD-3.3V
DVDD-3.3V
DVDD-3.3V
DIF2
DIF1
DIF0
OCKS1
OCKS0
CM1
CM0
DVSS
DVDD-3.3V
TP1
BLACK
C14
100uF/16V(A)
7
6
5
4
3
2
1
SW DIP-7
DIP-4118A-DIF2
DIP-4118A-DIF1
DIP-4118A-DIF0
DIP-4118A-OCKS1
DIP-4118A-OCKS0
DIP-4118A-CM1
DIP-4118A-CM0
10k
10k
10k
10k
10k
10k
10k
1
+
S1
8
9
10
11
12
13
14
R8
R9
R10
R11
R12
R13
R14
C10 +
0.1uF
B
A
A
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
AK4118A
Monday, August 19, 2013
Sheet
1
2
of
9
5
4
3
2
1
DSP-RQN/CAD1
DSP-SI/CAD0
DSP-SDIN4
DSP-SDA
DSP-BITCLKI2/JX1
DSP-SCLK/SCL
DSP-LRCLKI2/JX2
VDD
D
D
DSP-SO
25
26
27
28
29
30
31
32
33
34
35
36
DSP-STO
48pin_3
CN1
CN3
48pin_4
DSP-SDIN3
37
24
DSP-CLKO
38
23
DSP-BITCLKO
39
22
DSP-LRCLKO
DSP-BITCLKI3
40
21
DSP-SDIN2A
DSP-LRCLKI3
41
20
DSP-PDN
DSP-SDIN2C
42
19
VDD
C
C
DSP-I2CSEL
VDD
DSP-JX0
43
18
DSP-EXPDN
44
17
45
16
DSP-RDY
46
15
DSP-SDOUT2A
47
14
DSP-SDOUT3
48
13
DSP-SDOUT4
DSP-TESTI2
B
B
48pin_2
12
11
10
9
8
7
6
5
4
3
2
48pin_1
CN4
1
CN2
DSP-TESTI1
DSP-SDOUT2B
TVDD
A
DSP-SDOUT1
DSP-XTI
DSP-SDIN1
DSP-LRCLK1
DSP-SDIN2B
DSP-BITCLK1
A
DSP-TESTI3
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
AK7736B
Monday, August 19, 2013
Sheet
1
3
of
9
4
3
R15 R16 R17
C15
1
2
2
2
1
DVDD-3.3V
2
DVDD-3.3V
D
2
0.1uF
2
D
2
5
R18 R19
2
4
6
8
10
10k 10k
1
1
3
5
7
9
CTRL-HOST
CTRL-SCK/SCL
CTRL-XCS/SDA
CTRL-CSN
1
1
1
1
JP1
4.7k 4.7k 10k
CTRL-RQN
CTRL-SI
CTRL-SO
CTRL-RESET
HEADER 5X2
CONTROL
DVSS
C
C
1
TP2
BLACK
DVDD-3.3V
P-TVDD
B
S2
6
7
8
9
10
5
4
3
2
1
B
10k
10k
10k
10k
10k
SW DIP-5
DIP-I2C
DIP-JX0
DIP-TESTI2
DIP-TESTI1
DIP-TESTI3
R20
R21
R22
R23
R24
I2C
JX0
TESTI2
TESTI1
TESTI3
A
A
Title
Size
A4
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
CONTROL
Monday, August 19, 2013
Sheet
4
1
of
9
5
4
3
2
1
J1
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
XTI
BIT1
LR1
BIT2
LR2
BIT3
LR3
DI1
DI2A
DI2B
DI2C
DI3
DI4
CLKO
BITO
LRO
DO1
DO2A
DO2B
DO3
DO4
EXTCLK
D
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
R25
R26
R27
R28
R29
R30
R31
R32
R33
R34
R35
R36
R37
51
51
51
51
51
51
51
51
51
51
51
51
51
R38
51
EXT-XTI
EXT-BITLK1
EXT-LRLK1
EXT-BITCLKI2/JX1
EXT-LRCLKI2/JX2
EXT-BITCLKI3
EXT-LRCLKI3
EXT-SDIN1
EXT-SDIN2A
EXT-SDIN2B
EXT-SDIN2C
EXT-SDIN3
EXT-SDIN4
EXT-CLKO
EXT-BITCLKO
EXT-LRCLKO
EXT-SDOUT1
EXT-SDOUT2A
EXT-SDOUT2B
EXT-SDOUT3
EXT-SDOUT4
EXT-EXTCLK
D
C
C
HEADER 22X2
EXT
DVSS
B
MCLK
GND
BICK
GND
LRCK
DO1
DO2
JP2
ADC-MCLK
ADC-BICK
ADC-LRCK
ADC-SDTO1
ADC-SDTO2
R39
R40
R41
R42
R43
51
51
51
51
51
TP3
BLACK
MCLK
GND
BICK
GND
LRCK
DI1
DI2
DI4
DI3
1
1:
2:
3:
4:
5:
7:
9:
1:
2:
3:
4:
5:
6:
8:
9:
10:
B
JP3
1
3
5
7
9
2
4
6
8
10
EXT-CLKO
EXT-BITCLKO
EXT-LRCLKO
EXT-SDOUT4
HEADER 5X2
1
3
5
7
9
2
4
6
8
10
EXT-SDOUT3
DAC-SDTI1
DAC-SDTI2
SDOUT1
SDOUT2A or 2B
HEADER 5X2
ADC
DAC
A
A
Title
Size
A4
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
EXT
Monday, August 19, 2013
Sheet
5
1
of
9
5
4
3
2
DVDD-3.3V
1
P-TVDD
C16 0.1uF C17 0.1uF
U2
D
D
1
LS-X-BITCLK1
LS-X-LRCLK1
R44
0
2
R46
0
3
4
VCCA
A1
A2
GND
VCCB
B1
B2
DIR
8
7
R45
0
6
R47
0
5
LS-BITCLK1
LS-LRCLK1
LS-X-CONFIG-BITLRIO
SN74AVCH2T45DCU
L:A←B
H:A→B
DVDD-3.3V
P-TVDD
C18 0.1uF C19 0.1uF
C
C
U3
1
LS-X-SDOUT1
LS-X-SDOUT2B
R48
51
2
R49
51
3
4
VCCA
A1
A2
GND
VCCB
B1
B2
DIR
8
7
LS-SDOUT1
6
LS-SDOUT2B
5
SN74AVCH2T45DCU
A←B
B
B
DVDD-3.3V
P-TVDD
C20 0.1uF C21 0.1uF
U4
1
2
LS-X-SDIN1
3
LS-X-SDIN2B
4
VCCA
A1
A2
GND
VCCB
B1
B2
DIR
8
7
R50
51
6
R51
51
LS-SDIN1
LS-SDIN2B
5
DVDD-3.3V
SN74AVCH2T45DCU
A
A→B
A
Title
Size
A4
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
LEVEL SHIFT
Monday, August 19, 2013
Sheet
6
1
of
9
5
4
AK7736B
TVDD
P-TVDD
TP4
TP5
YELLOW
->
D
open : VDD = VDDテストピン入力
short : VDD = 3.3V
BLOWN
2
1
default short
AK7736B
open : P-TVDD = P-TVDDテストピン入力
3.3Vshort :P-TVDD = 3.3V
1.8Vshort :P-TVDD = REG1.8V
VDD
JP5
TP6
RED
3.3V-TVDD
1.8V-TVDD
open : TVDD = TVDDテストピン入力
short : TVDD = P-TVDD
VDD
default short
1.8V ← 3.3V
TVDD-SEL
JP6
VDD
U5
2PIN
2
1
TM1
1
C25
0.1uF
1
IN
->
1
+
2
C22
0.1uF
3
+ C24
10uF
C
OUT
GND
TA48018BF
2
1
2PIN
1
P-TVDD
1
TVDD
JP4
TVDD
2
LEVELSHIFT
DIPSW
1
D
3
C26
+ C27
10uF
10u/16V(A)
C23
0.1uF
+
+3.3V
i
TJ-563-R
C28
100uF/16V(A)
C
TM2
1
GND
i
TJ-563-B
xilinx
SPDIF
LEVELSHIFT
DIPSW
DVSS
TP7
BLACK
1
P-DVDD
open : P-DVDD = P-DVDDテストピン入力
short : P-DVDD = 3.3V
TP8
ORANGE
1
DVDD-3.3V
JP7
P-DVDD
B
B
2
1
L3
10uH(500mA)
default short
+ C29
10uF
C30
0.1uF
A
A
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
POWER
Monday, August 19, 2013
Sheet
1
7
of
9
5
4
3
2
1
EXT
xilinx
D
JP8
JP9
SEL-EXT-SDIN1
SEL-EXT-SDIN2A
SEL-SDIN2A
SEL-X-SDIN2A
10k
SDI2A-SEL
10k
SDI1-SEL
R52
SEL-LS-SDIN1
R53
SEL-SDIN1
JP10
JP11
SEL-EXT-SDIN2B
SEL-EXT-SDIN2C
SEL-SDIN2C
SEL-X-SDIN2C
10k
SDI2C-SEL
10k
JP12
C
JP13
SEL-EXT-XTI
JP14
SEL-EXT-BITCLK1
SEL-BITCLK1
SEL-LRCLK1
SEL-LS-LRCLK1
LR1-SEL
10k
BIT1-SEL
R57
SEL-LS-BITCLK1
10k
XTI-SEL
R56
SEL-X-XTI
C
SEL-EXT-LRCLK1
SEL-XTI
R58
SDI2B-SEL
R54
SEL-LS-SDIN2B
R55
SEL-SDIN2B
10k
D
FSCONV
JP15
JP16
JP17
SEL-EXT-BITCLKI2/JX1
SEL-EXT-LRCLKI2/JX2
SEL-LRCLKI2/JX2
SEL-X-LRCLKI2/JX2
LR2-SEL
10k
BIT2-SEL
R61
SEL-X-BITCLKI2/JX1
10k
SDI4-SEL
R59
SEL-X-SDIN4
SEL-BITCLKI2/JX1
R60
SEL-SDIN4
10k
SEL-EXT-SDIN4
B
B
SRC
JP18
JP19
JP20
SEL-EXT-BITCLKI3
SEL-EXT-LRCLKI3
SEL-LRCLKI3
SEL-X-LRCLKI3
LR3-SEL
10k
BIT3-SEL
R64
SEL-X-BITCLKI3
10k
SDI3-SEL
R62
SEL-X-SDIN3
SEL-BITCLKI3
R63
SEL-SDIN3
10k
SEL-EXT-SDIN3
A
A
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
SELECTOR
Monday, August 19, 2013
Sheet
1
8
of
9
5
4
3
2
1
DVDD-3.3V
DVDD-3.3V
C31
C32
C33
C34
C35
C36
C43
C37
C38
C39
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
0.1uF
+
C40 +
C41 +
C44 +
C42
DVDD-3.3V
10uF(T) 10uF(T) 10uF(T) 10uF(T)
SCLK/SCL
SDA
DVDD-3.3V
D1
X-PDN
2
1
R72
2
LEAD RED LED
470
1
X-SCLK/SCL
X-SDA
X-SI/CAD0
X-RQN/CAD1
X-SDIN4
X-BITCLKI2/JX1
X-LRCLKI2/JX2
X-SO
X-STO
X-BITCLKO
X-LRCLKO
X-SDIN2A
X-PDN
X-RDY
X-SDOUT2A
X-SDOUT3
X-SDOUT4
X-SDIN3
X-BITCLKI3
X-LRCLKI3
X-SDIN2C
X-EXPDN
C
R66
51
R67
R68
R69
51
51
51
R71
51
R73
R74
R75
R76
51
51
51
51
X-TRX-PDN
X-TX-CLK
X-TX-DAT
X-RX-CLK2
X-TRX-BICK
X-RX-DAT
R78
R79
R80
R81
51
51
51
51
R82
51
R84
R85
51
51
B
135
136
137
138
139
140
142
9
10
11
12
13
14
15
16
17
19
20
21
22
23
24
25
26
27
28
31
X-TRX-LRCK
X-RX-CLK
R86
51
2
3
5
6
30
38
143
VCCINT
VCCINT
VCCINT
VCCINT
109
127
55
37
1
73
D
IO14-15
IO14-14
IO14-11
IO14-10
IO14-8
IO14-6
IO14-5
IO14-3
IO10-2
IO10-3
IO10-5
IO10-6
IO10-8
IO10-10
IO10-11
IO10-12
IO10-14
IO10-17
IO16-12
IO16-11
IO16-10
IO16-8
IO16-6
IO16-5
IO16-3
IO16-2
IO8-2
IO8-3
IO8-5
IO8-8
IO8-10
IO6-2
IO6-3
IO6-5
IO6-6
IO6-8
IO6-10
IO6-14
IO15-17
IO15-15
IO15-14
IO15-12
IO15-11
IO15-10
IO15-8
IO15-3
IO15-2
XC95288XL
IO13-17
IO13-15
IO13-14
IO13-11
IO13-8
IO13-2
IO4-6
IO4-14
IO2-2
IO2-3
IO2-5
IO2-6
IO2-8
IO2-10
IO2-12
IO2-14
IO2-15
IO2-17
IO11-17
IO11-14
IO11-12
IO11-11
IO11-10
IO11-5
IO11-3
IO9-17
IO9-14
IO9-12
IO9-11
IO9-8
IO9-6
IO9-5
IO9-3
IO9-2
IO1-5
IO1-6
IO1-8
IO1-10
IO1-12
IO1-14
IO1-15
IO1-17
IO7-15
IO7-12
IO7-5
IO7-3
IO3-2
IO3-12
GTS3
GTS4
GTS1
GTS2
GCK1
GCK3
GSR
32
33
X-EXTCLK
X-CTRL-SCLK/SCL
130
131
132
133
134
4
7
X-SDOUT2B
X-SDOUT1
X-SDIN1
X-SDIN2B
X-BITCLK1
X-LRCLK1
X-CONFIG-BITLRIO
X-XTI
117
118
119
120
121
124
125
126
128
129
(141)
IO5-17
IO5-15
IO5-14
IO5-12
IO5-10
IO5-5
IO5-2
107
106
105
104
103
102
101
100
98
97
96
95
94
93
92
91
88
87
86
85
83
82
81
80
79
78
77
76
75
74
71
70
69
68
66
64
61
60
59
58
57
56
54
53
52
51
50
C
R77
R83
51
X-DAC-SDTI2
X-ADC-SDTO2
X-ADC-SDTO1
X-ADC-LRCK
X-ADC-BICK
X-ADC-MCLK
X-CTRL-CSN
X-CTRL-RQN
X-CTRL-SI
X-I2CSEL
X-CTRL-RESET
X-CTRL-XCS/SDA
X-CTRL-HOST
51
X-CTRL-SO
TP9
TP10 TP11 TP12
49
48
46
45
B
44
43
41
40
39
35
34
TCK
TDI
TDO
TMS
4.7k(DIP)
4.7k(DIP)
(84)
67
63
122
65
R70
R65
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
X-SCLK/SCL
X-SDA
GCK2
IO3-15
DVDD-3.3V
IO12-2
IO12-3
IO12-5
IO12-8
IO12-10
IO12-12
VCCIO
VCCIO
VCCIO
VCCIO
VCCIO
VCCIO
U6
110
111
112
113
115
116
18
29
114
123
144
36
47
62
72
89
90
99
108
D
(42)
141
8
42
84
(8)
X-CLKO
JTAG
A
TCK
TDI
TDO
TMS
VDD
DVSS
JP21
1
3
5
7
9
HEADER 5X2
C46
TP13
BLACK
2
4
6
8
10
DVDD-3.3V
+ C45
100uF/16V(A)
1
2:
4:
6:
8:
10:
A
DVDD-3.3V
0.1uF
Title
Size
A3
Date:
5
4
3
2
AKD7736B-A-MAIN
Document Number
Rev
0
XILINX
Monday, August 19, 2013
Sheet
1
9
of
9
5
4
3
2
1
TP1
25
26
27
28
29
30
31
32
33
34
35
36
CN1
48pin_3
VSS
TP2
TP3
TP4
TP5
TP6
VDD2
SDA
RQN/CAD1
TP9
BITCLKI2/JX1
TP10
SO
VSS
D
TP7
TP8
SCLK/SCL
SI/CAD0
SDIN4
D
TP11
LRCLKI2/JX2
STO
+
C1
10uF
TP12
C2
AVDRV
C3
1u(DIP)
0.1uF
CN3
48pin_4
TP14
SDIN3
37
R2
R1 R3
51
51
TP13
CLKO
TP17
BITCLKO
TP15
LRCLKO
TP18
SDIN2A
TP20
PDN
TP22
I2CSEL
TP24
VDD1
24
51
VDD4
TP30
TESTI2
R7
43
44
51
45
46
44
47
48
C9
45
+
C8
25
27
26
SO
STO
BITCLKI2/JX1
LRCLKI2/JX2
29
28
30
RQN/CAD1
SDIN4
31
32
SDA
SI/CAD0
33
34
VDD
LRCLKO
BITCLKI3
SDIN2A
LRCLKI3
PDN
SDIN2C
I2CSEL
AK7736B
JX0
VDD
EXPDN
VSS
VDD
RDY
TESTI2
SDOUT2A
VSS
LFLT
0.1uF
10uF
SDOUT3
SDOUT4
24
R4
51
23
R5
51
22
R6
51
20
21
20
19
19
18
18
C6
17
+
R8
15
R9
51
14
R10
51
13
R11
51
51
10uF
17
TP27
RDY
TP29
SDOUT2A
TP31
SDOUT3
TP32
SDOUT4
16
15
12
11
10
9
8
7
6
5
4
3
2
C7
0.1uF
16
46
1
C
21
XTO
TP28
43
22
CLKO
XTI
EXPDN
42
42
U1
BITCLKO
VSS
TP26
41
TVDD
JX0
40
LRCLK1
TP25
39
BITCLK1
SDIN2C
TESTI3
LRCLKI3
TP23
VSS
SDIN2B
TP21
41
SDIN3
SDIN1
38
SDOUT1
37
BITCLKI3
40
TESTI1
TP19
C
SCLK/SCL
AVDRV
0.1uF
VSS
+
10uF
39
VDD
C5
SDOUT2B
VDD3
36
C4
TP16
35
23
38
14
47
TP33
LFLT
R12 R13
R14 R15
51
51
13
C10
48
51
JP1
XTI-SEL
51
12n(DIP)
C12
C11
48pin_2
0.1uF
VSS
22pF(DIP)
Y1
12.288MHz(DIP)
+
C13
B
VSS
CRY-XTI
CN2
EXT-XTI
B
10uF
R16
0(DIP)
TP34
TP35
TP36
TP37
C14
TP38
22pF(DIP)
SDOUT2B
TP40
TP39
SDIN1
TESTI3
LRCLK1
EXT
TP41
TP42
TP43
SDIN2B
BITCLK1
TVDD
12
11
CN4
48pin_1
10
9
8
7
6
4
3
2
1
SDOUT1
5
TP44
TESTI1
VSS
VSS
A
A
Title
AKD7736B-A-SUB
Size
C
Date:
5
4
3
2
Document Number
Rev
0
AK7736B
Monday, August 19, 2013
Sheet
1
1
of
1