富士時報 Vol.74 No.2 2001 電源用マルチチップパワーデバイス「M-POWER」 太田 裕之（おおた ひろゆき） 寺沢 徳保（てらさわ のりほ） まえがき 合となっており，その他の特徴的な回路は大きく二つに分 けられる。 近年，地球温暖化対策として省エネルギー化が重要視さ 第 1 の回路はソフトスイッチング動作のための回路で， れ，情報通信機器や家庭用電化製品の消費電力の低減が求 主スイッチである主 MOSFET Q1 と並列に，補助 MOS められている。 FET Q2 を接続し，ソフトスイッチング用コンデンサ C2 そのため，それらに広く使われているスイッチング電源 の 電 荷 を ト ラ ン ス 回 生 巻 線 N 4 で 回 生 す る ZVT（ Zero は高効率化が必要不可欠となってきており，特に常時電源 Voltage Transition）方式のソフトスイッチング回路であ を投入したまま使用される機器では，待機状態での消費電 る。 力が全体の消費電力の 20 ∼ 30 ％にもなるため，待機時の 第 2 の回路は高調波対策回路で，トランスの巻線 N3 と， ダイオード D1，D2，リアクトル L1 から構成されるワンコ 消費電力の削減が求められている。 さらに，これらの機器が接続される電源系統の品質維持 のため，スイッチング電源は入力電流高調波規格を満足す 図１ M-POWER の外観 る必要もある。 そのため，富士電機では一つのコンバータでこれらの要 求に対応できる一体トランス方式のスイッチング電源技術 を開発し，その制御用デバイスとして専用マルチチップパ （図１）を商品化したので， ワーデバイス「M-POWER」 その概要を紹介する。 特 徴 一体トランス方式のスイッチング電源と M-POWER の 特徴を以下にまとめる。 図２ 一体トランス方式コンバータの回路構成 （1） 高効率：スナバエネルギー回生 （2 ） 待機時入力電力 3 W 以下：エナジー 2000 適合 Tr （3） 低高調波電流：高調波規制 IEC クラス D 適合 D4 （4 ） 低ノイズ：ソフトスイッチング動作 N3 （5） ワールドワイド対応 AC 80∼288 V （6 ） 各種保護機能の充実 ＋ N1 C3 D1 （7） オールシリコン構造による高信頼性の確保 L1 D2 一体トランス方式コンバータ N2 ＋ N4 D3 Q1 Q2 C1 C2 M-POWER ３.１ 回路構成 図２に一体トランス方式コンバータの回路構成を示す。 基本的には主巻線 N1 と二次巻線 N2 とはフライバック結 122（22） 太田 裕之 寺沢 徳保 スマートパワーデバイスの開発・ スマートパワーデバイスの開発・ 設計に従事。現在，富士日立パ 設計に従事。現在，富士日立パ ワーセミコンダクタ （株） 松本事業 ワーセミコンダクタ （株） 松本事業 所開発設計部。 所開発設計部。 IC 富士時報 電源用マルチチップパワーデバイス「M-POWER」 Vol.74 No.2 2001 ンバータ方式の高調波対策回路である。 （1） そして図２の回路構成において，キーデバイスといえる Q1，Q2 と制御 IC（破線内部）をワンパッケージにしたデ バイスが M-POWER である。 ３.３ 高調波対策回路 高調波対策回路の動作を図５に示す。 （1） 昇圧巻線 N3 の効果 Q1 がオフ時に昇圧巻線 N3 には電圧 VN3 が発生し，こ （1） の電圧 VN3 と入力電圧絶対値｜ Vin ｜の和の電圧が C1 の ３.２ ZVT 方式ソフトスイッチング動作 ZVT 方式のソフトスイッチング回路を 図３ に示す。こ の回路動作を①∼③の期間に分けて簡単に説明する。 （1） 期間 T1 ∼ T2 電圧 VC1 より高いとき（VN3 ＋｜ Vin ｜＞ VC1）に電流 i 3 を流し，従来のコンデンサインプット電流（i inc）より入 力電流の導通角を広げることができる。 Q1 をオンする前に Q2 をオンし，コンデンサ C2 に蓄え （2 ） リアクトル L1 の効果 られていた電荷をトランス Tr の N4 巻線を介して放電す N3 巻線のみでは，入力電圧 Vin が高いとき相対的に導 る。このとき，N4 巻線に VN4 が印加され，N1 巻線にも 通角が狭まり効果が小さくなる。そのため，リアクトル VN1 が誘起されるため VN1 が電源電圧 VC1 より大きくなる L1 の回路を付加し，Q1 がオンのときに，入力電源→ D1 と電流 i r が流れ，C2 に蓄えられていた電荷は C1 に回生さ （または D2）→ Q1 の経路で電流 i 2 を流すことができる。 れる。また，N4 巻線電流 i N4 は Tr 励磁電流となる。 （2 ） 期間 T2 ∼ T3 i 2 は入力電圧が高いほど大きな電流となり，大きな効果が 得られる。 VC2 が零電圧になったあと Q1 をオンすることで，Q1 の つまり，一体トランス方式の高調波対策回路は，入力電 オンは零電圧スイッチング（ZVS）となる。電流 i N4 は 圧が低いときには主に N3 巻線の効果で，入力電圧が高い VN4 を逆起電圧として減少し，やがて零電流となる。次に ときには主に L1 の回路の効果で高調波を改善する。この T3 で Q2 をオフすると，Q2 は ZVS となる。 図４ 入力電圧に対する効率特性（Po ＝ 100 W） （3） 期間 T4 ∼ T5 T4 で Q1 がオフする。このとき並列に接続した C2 の電 90.0 圧が零電圧であるため，Q1 は ZVS となる。 85.0 84.3 Choke Converter）方式との効率の比較を示す。入力電圧 200 V 時に，ZVT 方式が 86.4 ％で RCC 方式が 84.3 ％と η（％） め，コンデンサ C2 の電荷をトランス Tr の励磁インダク タンスの共振を利用して回生するタイプの RCC（Ringing ZVT方式 （60 kHz固定） 86.4 図４に入力電圧に対する効率特性を示す。また比較のた 80.0 RCC方式 （88 kHz） （102 kHz） （60 kHz） （106 kHz） （53 kHz） 75.0 2.1 ％の効率向上が達成されている。 （ ）内は動作周波数 70.0 50 100 150 200 V in（V） 図３ ZVT 方式ソフトスイッチング回路 250 300 Tr ir C1 N1 v N1 ＋ 図５ 高調波対策回路の動作 N2 v C1 N4 i DQ1 v DSQ1 v N4 Q1 v C2 v GSQ2 N3 D3 Tr D4 Q2 ＋ v N3 i N4 v DSQ2 i in D1 C2 v GSQ2 N1 i3 N2 C3 i1 v in L1 D2 v GSQ2 Q1 ＋ C1 v GSQ1 C2 V C1 i 2 v DSQ1 i incnv V RS v DSQ1 v in＋v N3 i DQ1 i N2 i DQ1 i in＝ i 2＋ i 3 v C1 v in i N2 i2 T1 T2 T3 T4 T5 123（23） 富士時報 電源用マルチチップパワーデバイス「M-POWER」 Vol.74 No.2 2001 結果，入力電圧が 80 ∼ 288 V の幅広い範囲で入力高調波 （1） カレントモード PWM（Pulse Width Modulation）タ イプの電源用制御 IC である。 電流を規格値以下に抑えることができる。 図６に入力電流高調波を示す。図６から，入力電流の高 （2 ） Q1，Q2 用に二つのドライブ段を持ち，ZVT 方式のソ 調波電流は IEC クラス D の規格を満足していることが分 フトスイッチング動作のため，Q2 を Q1 より 300 ns 程 かる。 度前にオンさせる機能を有する。 （3） CMOS（Complementary MOS）プロセスの採用によ M-POWER り低消費電力である。 （4 ） ヒステリシス特性を持つ制御電源端子（Vcc）の低電 ４.１ 内部ブロックと各端子機能 圧誤動作防止（UVLO：Under Voltage Lock-Out）回 図７に M-POWER の内部ブロックを示す。M-POWER 路を内蔵している。 は主 MOSFET Q1，補助 MOSFET Q2 と制御 IC のマル チチップ構成となっている。 表１ 各端子機能 表１に各端子機能を示す。端子に複数の機能を持たせる ことで 7 端子と少ない端子数を達成している。 端子 番号 記 号 名 称 1 D1 主 MOSFET のドレイン 主 MOSFET のドレイン 2 D2 補助 MOSFET の ドレイン 補助 MOSFET のドレイン ４.２ 制御 IC M-POWER に用いた制御 IC の特徴を以下に記す。 図６ 入力電流高調波 3 S 1.6 I in（A） 4 主 MOSFET のソース 主 MOSFET のソース 補助 MOSFET のソース 補助 MOSFET のソース 電流センス Q1電流の電圧変換値入力 過電流・短絡保護検出入力 制御電源 制御電源入力 待機信号入力 制御電源電圧値で通常モード と待機モードが切り換わる。 GND 制御電源の GND 電流センス GND パワー素子電圧入力端子の GND キャリヤ周波数設定 外付け容量で周波数設定 同期信号入力 端子電圧を 0 V でターンオフ 同期 制御信号入力 フィードバック信号入力 Vcc 1.2 クラスD 0.8 5 GND 0.4 0 6 1 3 5 79 高調波次数 N Fc 7 COMP 機 能 図７ M-POWER の内部ブロック図 D1 D2 Control IC Block Vcc UVLO OV ONE TIME LATCH VREF (5V) 30V VLL (5V) Q1 OUT1 Vcc (SAVE) T1 OSC Fc 2R R ISCP OCCP S RS-FF QB R OUT2 T2 Q2 1sec Timer OHCP SCCP COMP LV（5V）Controlled Block GND 124（24） S 富士時報 電源用マルチチップパワーデバイス「M-POWER」 Vol.74 No.2 2001 ストな電源システムが構築できる。 ４.３ MOSFET ドライブ 制御 IC の出力部は，CMOS インバータ構成の出力ドラ イバ回路を内蔵し，MOSFET のゲートを Vcc 電圧までフ ４.５ 各種保護機能 表 ２ に M-POWER の保護機能を示す。M-POWER は ルスイングすることができる。MOSFET と制御 IC は直 過電流保護（OC） ，短絡保護（SC） ，過電圧保護（OV） ， 接接続されゲート抵抗は，制御 IC 出力段の CMOS オン抵 過熱保護（OH）と 4 種類の保護機能を内蔵し，各保護機 抗で決めている。そのため MOSFET と制御 IC 間のイン 能にラッチ停止機能を設けた。過電流保護（OC）に関し ピーダンスおよび配線インダクタンスは非常に小さくなっ てはパルスごとに電流制限を行い，電流制限が連続したと ており，MOSFET のドライブ遅れが小さく，また出力段 きはさらにラッチ停止する。 シンク時のインピーダンスも小さいため誤動作の発生もな 表２ M-POWER の保護機能 い。 保護機能 検 出 検知レベル ４.４ 待機動作 M-POWER は，待機動作時にスイッチング周波数を約 20 kHz に下げて発生損失を低減する待機モードを備えて いる。図８に通常運転から待機運転への切換り動作を示す。 M-POWER の VCC を，通常動作時には 15 V に待機動作 時には 12 V に設定することで待機動作に切り換える。 図９に，出力電力 Po ＝ 1 W 待機動作時の発生損失を示 す。比較のため RCC 方式の発生損失を合わせて示す。ス 過電流保護 （OC） ラッチ停止 過電流保護動作電圧 （Voc ）：0.9 V（標準） 1秒タイマ 3-5番端子電圧 パルスバイパルス動作電圧 （Vpp ）：0.95 V（標準） ー 短絡保護 （SC） 3-5番端子電圧 短絡電流保護動作電圧 （Vsc ）：1.5 V（標準） 1回検出 過電圧保護 （OV） 4-5番端子電圧 過電圧保護動作電圧 （VCCH（OFF））：22 V（標準） 1回検出 過熱保護 （OH） 制御 IC 温度 過熱保護動作温度 （T（OH） ）：150℃（最大） j 1秒タイマ イッチング周波数を 20 kHz に低減し，ZVT 方式のソフト スイッチング動作を行うことで発生損失を RCC 方式の 3.5 W から 1.5 W に低減でき，エナジー 2000 に適合している。 図１０ M-POWER の内部構造図 近年，サブ電源を設けて待機動作時の発生損失を低減する 20.0 max 方式が一般的になりつつある。しかし，M-POWER を用 4.5 いることにより，サブ電源が不要となるため，小型，低コ 図８ 待機運転への切換り動作 26.0 Q1 通常動作 15V 切換電圧 13V 待機動作 12V v cc 制御IC Q2 通常モード 15.0 min 不足電圧停止 9V 待機モード 設定周波数：30∼150 kHz 20 kHz Q1 Q2 図９ 待機動作時の発生損失（Po ＝ 1 W） S Vcc GND Fc COMP 2.54 5 発生損失（W） 4 表３ 系列の代表特性 その他 （切換回路） 主 MOSFET 3 2 1 補助 MOSFET 制御 IC 型 式 駆動電力 ダイオード トランス 素子 V DS R DS（ON） F9202LA 700 V 1.2 Ω F9203LA 700 V 0.8 Ω F9206L 700 V 1.2 Ω F9207L 700 V 0.8 Ω F9208L 700 V 0.8 Ω V DS R DS（ON） V CC（ON） 800 V 2.0 Ω 10 V T（ j OH） 125∼ 150℃ 0 RCC方式 （20 kHz） 提案回路 （20 kHz） 800 V 2.0 Ω 16.5 V 150℃∼ 125（25） 富士時報 電源用マルチチップパワーデバイス「M-POWER」 Vol.74 No.2 2001 ラッチ停止機能は異常時に制御 IC の出力をシンク状態 に保持し確実にスイッチングを停止させ保持するシステム ４.７ 系 列 となっており，フェイルセイフな電源を構築可能である。 M - POWER は ワ ー ル ド ワ イ ド 入 力 に 対 応 し た MOS なお過熱保護および過電流保護によるラッチ停止には約１ FET の耐圧（VDS）およびオン抵抗（RDS（ON））と，制御 秒のタイマが設けられており，電源起動時負荷側に挿入さ IC の起動電圧（VCC（ ON）），過熱保護動作温度（Tj（ OH）） れた電解コンデンサへの充電電流などの過電流に対しては， の組合せで表３のようなラインアップとした。 保護が動作しないようになっている。 あとがき ４.６ パッケージ構造 図１０に M-POWER の内部構造を示す。 構造面における特徴を下記する。 富士電機が開発した，一体トランス方式のコンバータと M-POWER を紹介した。このシステムは高効率・低待機 （1） パッケージサイズは TO-3PL と同等サイズとした。 電力・低高調波電流・小型・フェイルセイフなスイッチン （2 ） 最も発熱する Q1 部は放熱特性を重視し，フレームを グ電源構築が可能であり，機器の省エネルギー化，高信頼 裏面に出した構造とした。そして発熱の少ない Q2 と制 御 IC 部をフルモールド構造にすることで，各チップの 放熱および各チップ間の絶縁を確保した。 性化に貢献できるものと確信している。 今後はさらに広範囲な電源用途にマッチする系列を開発 し，より使いやすい製品としていく所存である。 （3） セラミック基板などの配線基板を使用せず，各チップ を別々のフレームに搭載し，その間をアルミワイヤで接 続したディスクリート構造をとり，シンプルで信頼性の 高い構造とした。 126（26） 参考文献 （1） 五十嵐征輝ほか. ソフトスイッチング方式マルチチップパ ワーデバイス. 電気学会産業応用部門大会. 1999, no.288. ＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する 商標または登録商標である場合があります。