3 V LVDS クワッド CMOS 差動ライン・ドライバ ADN4667 機能ブロック図 特長 VCC 出力ピンの±15 kV ESD 保護 ADN4667 スイッチング・レート: 400 Mbps (200 MHz) フロー・スルー・ピン配置により PCB レイアウトを簡素化 DOUT1+ DIN1 D1 DIN2 D2 DIN3 D3 DIN4 D4 DOUT1– 差動スキュー: 300 ps (typ) 最大差動スキュー: 400 ps DOUT2+ 最大伝搬遅延: 1.7 ns DOUT2– 電源電圧: 3.3 V 差動シグナリング: ±310 mV DOUT3+ 低消費電力: 10 mW (typ) DOUT3– 既存 5 V LVDS レシーバと互換 DOUT4+ TIA/EIA-644 LVDS 規格に準拠 工業用動作温度範囲: −40℃～+85℃ EN 薄型 TSSOP パッケージを採用 EN アプリケーション DOUT4– GND バック・プレーン・データ伝送 07032-001 パワーダウン時 LVDS 出力が高インピーダンス 図 1. ケーブル・データ伝送 クロック分配 概要 ADN4667 は、クワッドの CMOS 低電圧差動シグナリング(LVDS) ライン・ドライバであり、400 Mbps (200 MHz)を超えるデータ・ レ ー ト と 超 低 消 費 電 力 を 提 供 し ま す 。 フロー・スルー・ピン配置を採用しているため、PCB レイアウト および入力信号と出力信号の分離が容易になります。 このデバイスは低電圧 TTL/CMOS ロジック信号を入力して、ツイ ストペア・ケーブルのような伝送媒体を駆動する±3.1 mA の差動 電流出力に変換します。送信された信号は、受信端で終端抵抗の 両端に±310 mV の差動電圧を発生します。この差動電圧は、 LVDS レシーバによって TTL/CMOS ロジック・レベルに戻されま す。また、ADN4667 はアクティブ・ハイとアクティブ・ローのイ ネーブル/ディスエーブル入力(EN とEN)も提供します。これらの 入力は 4 個すべてのドライバを制御し、ディスエーブル状態では 出力電流をターンオフして静止消費電力を 10 mW (typ)に削減しま す。 Rev. 0 ADN4667 とこれと対になる LVDS レシーバの組み合わせは、高速 な 1 対 1 データ伝送に対する新しいソリューションを提供し、 ECL (emitter-coupled ロジック)または PECL (positive emitter-coupled ロジック)に対する低消費電力の代替品を提供します。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2007 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868 ADN4667 目次 特長 ...................................................................................................... 1 ピン配置およびピン機能説明 .......................................................... 7 アプリケーション .............................................................................. 1 代表的な性能特 .................................................................................. 8 機能ブロック図 .................................................................................. 1 動作原理............................................................................................ 11 概要 ...................................................................................................... 1 イネーブル入力............................................................................ 11 改訂履歴 .............................................................................................. 2 アプリケーション情報 ................................................................ 11 仕様 ...................................................................................................... 3 外形寸法............................................................................................ 12 AC 特性 ........................................................................................... 4 オーダー・ガイド ........................................................................ 12 テスト回路 .......................................................................................... 5 絶対最大定格 ...................................................................................... 6 ESD の注意 ..................................................................................... 6 改訂履歴 1/08—Revision 0: Initial Version Rev. 0 － 2/12 － ADN4667 仕様 特に指定のない限り、VCC = 3.0 V～3.6 V; RL = 100 Ω; CL = 15 pF (GND に接続); すべての仕様は TMIN～TMAX で規定1 表 1. Min Typ Max Unit Conditions/Comments2, 250 310 450 mV 図 2 と 図 4 参照 1 35 |mV| 図 2 と 図 4 参照 1.17 1.375 V 図 2 と 図 4 参照 Change in Magnitude of VOS for Complementary Output States, ΔVOS 1 25 |mV| 図 2 と 図 4 参照 Output High Voltage, VOH 1.33 1.6 V 図 2 と 図 4 参照 V 図 2 と 図 4 参照 VCC 0.8 +10 +10 V V μA μA V VIN = VCC or 2.5 V VIN = GND or 0.4 V ICL = −18 mA Parameter 3 LVDS OUTPUTS (DOUT+, DOUT−) Differential Output Voltage, VOD Change in Magnitude of VOD for Complementary Output States, ΔVOD Offset Voltage, VOS Output Low Voltage, VOL 1.125 0.90 1.02 INPUTS (DIN, EN, EN) Input High Voltage, VIH Input Low Voltage, VIL Input High Current, IIH Input Low Current, IIL Input Clamp Voltage, VCL 2.0 GND −10 −10 −1.5 +2 +2 −0.8 LVDS OUTPUT PROTECTION (DOUT+, DOUT−) Output Short-Circuit Current, IOS4 −4.2 −9.0 mA Differential Output Short-Circuit Current, IOSD4 −4.2 −9.0 mA ±1 ±1 +20 +10 μA μA VOUT = 0 V or 3.6 V, VCC = 0 V or open EN = 0.8 V and EN = 2.0 V, VOUT = 0 V or VCC No Load Supply Current, Drivers Enabled, ICC Loaded Supply Current, Drivers Enabled, ICCL 4.0 20 8.0 30 mA mA No Load Supply Current, Drivers Disabled, ICCZ 2.2 6.0 mA DIN = VCC or GND RL = 100 Ω all channels, DIN = VCC or GND (all inputs) DIN = VCC or GND, EN = GND, EN = VCC kV kV Human body model Human body model Enabled, DIN = VCC, DOUT+ = 0 V or DIN = GND, DOUT− = 0 V Enabled, VOD = 0 V LVDS OUTPUT LEAKAGE (DOUT+, DOUT−) Power-Off Leakage, IOFF Output Three-State Current, IOZ −20 −10 POWER SUPPLY ESD PROTECTION DOUT+, DOUT− Pins All Pins Except DOUT+, DOUT− ±15 ±4 1 すべての typ 値は、VCC = +3.3 V、TA = +25°C における値です。 デバイス・ピンに流入する電流を正としています。 デバイス・ピンから流出する電流を負としています。 VOD、ΔVOD、ΔVOS 以外のすべての電圧はグラウンドを基 準とします。 3 ADN4667 は電流モード・デバイスであるため、抵抗負荷をドライバ出力に接続したときにのみ、データシートの仕様内で動作します。 代表的な範囲は 90～110Ω で す。 4 出力短絡電流(IOS)は大きさだけを規定するため、マイナス符号は向きのみを示します。 2 Rev. 0 － 3/12 － ADN4667 AC 特性1 特に指定のない限り、VCC = 3.0 V～3.6 V; RL = 100 Ω; CL2= 15 pF (GND に接続);すべての仕様は TMIN～TMAX で規定3 表 1. Parameter Min Typ Max Unit Conditions/Comments Differential Propagation Delay, High to Low, tPHLD 0.5 0.9 1.7 ns 図 3 と図 4 参照 Differential Propagation Delay, Low to High, tPLHD 0.5 1.2 1.7 ns 図 3 と図 4 参照 Differential Pulse Skew |tPHLD − tPLHD|, tSKD16 0 0.3 0.4 ns 図 3 と図 4 参照 Channel-to-Channel Skew, tSKD27 0 0.4 0.5 ns 図 3 と図 4 参照 Differential Part-to-Part Skew, tSKD38 0 1.0 ns 図 3 と図 4 参照 Differential Part-to-Part Skew, tSKD49 0 1.2 ns 図 3 と図 4 参照 Rise Time, tTLH 0.5 1.5 ns 図 3 と図 4 参照 Fall Time, tTHL 0.5 1.5 ns 図 3 と図 4 参照 Disable Time High to Inactive, tPHZ 2 5 ns 図 5 と図 6 参照 Disable Time Low to Inactive, tPLZ 2 5 ns 図 5 と図 6 参照 Enable Time Inactive to High, tPZH 3 7 ns 図 5 と図 6 参照 Enable Time Inactive to Low, tPZL 3 7 ns 図 5 と図 6 参照 MHz 図 5 と図 6 参照 Maximum Operating Frequency, fMAX10 200 1 250 4, 5 AC パラメータは、デザインおよびキャラクタライゼーションにより保証。 CL はプローブと治具の容量を含みます。 すべての typ 値は、VCC = +3.3 V、TA = +25°C における値です。 4 特に指定のない限り、すべてのテストに対するジェネレータ波形は f = 50 MHz、ZO = 50 Ω、tr ≤ 1 ns、tf ≤ 1 ns で規定します。 5 他に指定がない限り、すべての入力電圧は 1 チャンネル用です。 他の入力は GND に接続されます。 6 tSKD1 = |tPHLD − tPLHD|は、同じチャンネルの正のエッジと負のエッジとの間の差動伝搬遅延の大きさの差です。 7 tSKD2 は、同じチャンネル上で任意のイベントが発生したときの差動チャンネル間スキューです。 8 差動デバイス間スキューtSKD3 は、最大差動伝搬遅延規定値と最小差動伝搬遅延規定値との間の差として定義されます。この仕様は、各デバイスが同じ VCC と動作温度 範囲内相互差 5°C 以内に適用されます。 9 デバイス間スキューtSKD4 は、任意のイベントが発生したときの差動チャンネル間スキューです。この仕様は、推奨動作温度範囲と推奨電圧範囲を超えたデバイス、お よび製造プロセス分布間に適用されます。tSKD4 は|Max − Min|差動伝搬遅延として定義されます。 10 fMAX ジェネレータ入力条件: tr = tf < 1 ns (0%～100%)、50%デューティ・サイクル、0 V～3 V。出力基準:デューティ・サイクル= 45%/55%、VOD > 250 mV、全チャンネ ルがスイッチング。 2 3 Rev. 0 － 4/12 － ADN4667 テスト回路 DOUT+ VCC VCC DIN SIGNAL GENERATOR V VOD DOUT– DIN DOUT– 50Ω CL DRIVER IS ENABLED NOTES 1. CL INCLUDES LOAD AND TEST JIG CAPACITANCE. 図 2.ドライバの VOD と VOS のテスト回路 図 3.ドライバの伝搬遅延と変化時間のテスト回路 図 4.ドライバの伝搬遅延と変化時間の波形 図 5.ドライバ・スリーステート遅延のテスト回路 図 6.ドライバ・スリーステート遅延の波形 Rev. 0 － 5/12 － 07032-003 DRIVER IS ENABLED V VOS 07032-002 RL/2 DOUT+ CL RL/2 ADN4667 絶対最大定格 TA = 25°C, unless otherwise noted. 表 1. Parameter Rating VCC to GND Input Voltage (DIN) to GND Enable Input Voltage (EN, EN) to GND −0.3 V to +4 V −0.3 V to VCC + 0.3 V −0.3 V to VCC + 0.3 V Output Voltage (DOUT+, DOUT−) to GND Short-Circuit Duration (DOUT+, DOUT−) to GND Operating Temperature Range Industrial Storage Temperature Range Junction Temperature (TJ max) Power Dissipation TSSOP Package θJA Thermal Impedance Reflow Soldering Peak Temperature (10 sec) −0.3 V to VCC + 0.3 V Continuous Rev. 0 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作の節に記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信 頼性に影響を与えます。 ESD の注意 ESD（静電放電）の影響を受けやすいデバ イスです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがあります。 本製品は当社独自の特許技術である ESD 保護回 路を内蔵してはいますが、デバイスが高エネルギ ーの静電放電を被った場合、損傷を生じる可能性 があります。したがって、性能劣化や機能低下を 防止するため、ESD に対する適切な予防措置を 講じることをお勧めします。 −40°C to +85°C −65°C to +150°C 150°C (TJ max − TA)/θJA 150.4°C/W 260°C max － 6/12 － ADN4667 ピン配置およびピン機能説明 16 DOUT1– EN 1 15 DOUT1+ DIN1 2 DIN2 3 ADN4667 14 DOUT2+ VCC 4 TOP VIEW (Not to Scale) 13 DOUT2– 12 DOUT3– DOUT3+ DIN3 6 11 DIN4 7 10 DOUT4+ EN 8 9 DOUT4– NC = NO CONNECT 07032-007 GND 5 図 7.ピン配置 表 2.ピン機能の説明 ピン番号 記号 説明 1 EN アクティブ・ハイのイネーブルおよびパワーダウン入力(3 V TTL/CMOS)。ENがロー・レベルに維持された場合または 断線の場合、EN はハイ・レベルのときに各ドライバをイネーブルし、ロー・レベルのときに各ドライバをディスエー ブルします。 2 DIN1 ドライバ・チャンネル 1 のロジック入力。 3 DIN2 ドライバ・チャンネル 2 のロジック入力。 4 VCC 電源入力。これらのデバイスは 3.0 V～3.6 V で動作し、電源は 10 μF の固体タンタル・コンデンサと 0.1 μF のコンデ ンサとの並列接続により GND へデカップリングする必要があります。 5 GND デバイス上の全回路に対するグランド基準電圧ポイント。 6 DIN3 ドライバ・チャンネル 3 のロジック入力。 7 DIN4 ドライバ・チャンネル 4 のロジック入力。 8 EN プルダウン付きのアクティブ・ロー・イネーブルおよびパワーダウン入力(3 V TTL/CMOS)。EN をハイ・レベルに維 持すると、ENはロー・レベルまたは断線のときに各ドライバをイネーブルし、ハイ・レベルのときに、各ドライバを ディスエーブルしてデバイスをパワーダウンさせます。 9 DOUT4− チャンネル 4 の反転出力電流ドライバ。DIN4 がハイ・レベルのとき、電流が DOUT4−に流入し、DIN4 がロー・レベルのと き、電流が DOUT4−から流出します。 10 DOUT4+ チャンネル 4 の非反転出力電流ドライバ。DIN4 がハイ・レベルのとき、電流が DOUT4+から流出し、DIN4 がロー・レベル のとき、電流が DOUT4+へ流入します。 11 DOUT3+ チャンネル 3 の非反転出力電流ドライバ。DIN3 がハイ・レベルのとき、電流が DOUT3+から流出し、DIN3 がロー・レベル のとき、電流が DOUT3+へ流入します。 12 DOUT3− チャンネル 3 の反転出力電流ドライバ。DIN3 がハイ・レベルのとき、電流が DOUT3−に流入し、DIN3 がロー・レベルのと き、電流が DOUT3−から流出します。 13 DOUT2− チャンネル 2 の反転出力電流ドライバ。DIN2 がハイ・レベルのとき、電流が DOUT2−に流入し、DIN2 がロー・レベルのと き、電流が DOUT2−から流出します。 14 DOUT2+ チャンネル 2 の非反転出力電流ドライバ。DIN2 がハイ・レベルのとき、電流が DOUT2+から流出し、DIN2 がロー・レベル のとき、電流が DOUT2+へ流入します。 15 DOUT1+ チャンネル 1 の非反転出力電流ドライバ。DIN1 がハイ・レベルのとき、電流が DOUT1+から流出し、DIN1 がロー・レベル のとき、電流が DOUT1+へ流入します。 16 DOUT1− チャンネル 1 の反転出力電流ドライバ。DIN1 がハイ・レベルのとき、電流が DOUT1−に流入し、DIN1 がロー・レベルのと き、電流が DOUT1−から流出します。 Rev. 0 － 7/12 － ADN4667 代表的な性能特 440 1.414 1.413 1.412 3.0 3.1 3.2 3.3 3.4 3.5 TA = 25°C VIN = GND OR VCC 420 400 380 360 07032-011 OUTPUT THREE-STATE CURRENT, IOZ (pA) TA = 25°C RL = 100Ω 07032-008 OUTPUT HIGH VOLTAGE, VOH (V) 1.415 340 3.0 3.6 3.1 POWER SUPPLY VOLTAGE, VCC (V) 図 8.出力ハイ・レベル電圧対電源電圧 325.0 1.089 1.088 3.1 3.2 3.3 3.4 3.5 324.6 324.4 324.2 324.0 3.0 3.6 3.1 –4.1 3.5 3.5 3.6 140 150 TA = 25°C VCC = 3.3V 450 400 350 300 250 90 3.6 POWER SUPPLY VOLTAGE, VCC (V) 100 110 120 130 LOAD RESISTOR, RL (Ω) 図 10.出力短絡電流対電源電圧 Rev. 0 3.4 07032-013 DIFFERENTIAL OUTPUT VOLTAGE, VOD (mV) –4.0 07032-010 SHORT-CIRCUIT CURRENT, I OS (mA) 500 3.4 3.3 図 12.差動出力電圧対電源電圧 TA = 25°C VIN = GND OR VCC VOUT = 0V 3.3 3.2 POWER SUPPLY VOLTAGE, VCC (V) –3.9 3.2 3.6 324.8 図 9.出力ロー・レベル電圧対電源電圧 3.1 3.5 TA = 25°C RL = 100Ω POWER SUPPLY VOLTAGE, VCC (V) –4.2 3.0 3.4 07032-012 DIFFERENTIAL OUTPUT VOLTAGE, VOD (mV) TA = 25°C RL = 100Ω 1.087 3.0 3.3 図 11.出力スリーステート電流対電源電圧 07032-009 OUTPUT LOW VOLTAGE, VOL (V) 1.090 3.2 POWER SUPPLY VOLTAGE, VCC (V) 図 13.差動出力電圧対負荷抵抗 － 8/12 － ADN4667 14.92 1.251 1.249 3.0 07032-014 1.250 3.1 3.2 3.3 3.4 3.5 14.91 14.90 VCC = 3.3V f = 1MHz CL = 15pF VIN = 0V TO 3V RL = 100Ω PER DRIVER 14.89 14.88 –40 3.6 –20 POWER SUPPLY VOLTAGE, VCC (V) ALL CHANNELS SWITCHING 20 18 16 ONE CHANNEL SWITCHING 10 100 1100 tPHLD tPLHD 1000 900 3.0 500 3.1 3.3 3.4 3.5 3.5 3.6 VCC = 3.3V f = 1MHz CL = 15pF RL = 100Ω PER DRIVER tPLHD 1100 tPHLD 1000 900 –40 3.6 POWER SUPPLY VOLTAGE, VCC (V) –20 0 20 40 60 AMBIENT TEMPERATURE, T A (°C) 図 19.差動伝搬遅延対周囲温度 図 16.電源電流対電源電圧 Rev. 0 3.4 07032-019 DIFFERENTIAL PROPAGATION DELAY (ns) 14.915 07032-016 POWER SUPPLY CURRENT, ICC (mA) 1200 14.920 3.2 3.3 図 18.差動伝搬遅延対電源電圧 TA = 25°C f = 1MHz CL = 15pF VIN = 0V TO 3V RL = 100Ω PER DRIVER 3.1 3.2 POWER SUPPLY VOLTAGE, VCC (V) 図 15.電源電流対スイッチング周波数 14.910 3.0 100 TA = 25°C f = 1MHz CL = 15pF RL = 100Ω PER DRIVER SWITCHING FREQUENCY, f (MHz) 14.925 80 07032-018 DIFFERENTIAL PROPAGATION DELAY (ns) 22 1 60 1200 TA = 25°C CL = 15pF VCC = 3.3V VIN = 0V TO 3V RL = 100Ω PER DRIVER 14 0.1 40 図 17.電源電流対周囲温度 07032-015 POWER SUPPLY CURRENT, I CC (mA) 24 20 AMBIENT TEMPERATURE, T A (°C) 図 14.オフセット電圧対電源電圧 26 0 07032-017 TA = 25°C RL = 100Ω POWER SUPPLY CURRENT, ICC (mA) OFFSET VOLTAGE, VOS (mV) 1.252 － 9/12 － 80 100 ADN4667 400 TA = 25°C f = 1MHz CL = 15pF RL = 100Ω PER DRIVER TRANSITION TIME (ps) 80 60 40 3.1 3.2 3.3 3.4 3.5 360 tTHL 50 40 30 20 07032-021 10 –20 0 20 40 60 80 100 AMBIENT TEMPERATURE, TA (°C) 図 21.差動スキュー対周囲温度 400 TA = 25°C f = 1MHz CL = 15pF RL = 100Ω PER DRIVER 380 tTLH 360 tTHL 07032-022 340 320 3.0 3.1 3.2 3.3 3.4 07032-023 0 20 40 60 図 23.変化時間対周囲温度 VCC = 3.3V f = 1MHz CL = 15pF RL = 100Ω PER DRIVER 0 –40 –20 AMBIENT TEMPERATURE, TA (°C) 図 20.差動スキュー対電源電圧 DIFFERENTIAL SKEW, tSKD (ps) tTLH 320 –40 3.6 POWER SUPPLY VOLTAGE, VCC (V) TRANSITION TIME (ps) 380 340 0 3.0 3.5 3.6 POWER SUPPLY VOLTAGE, VCC (V) 図 22.変化時間対電源電圧 Rev. 0 VCC = 3.3V f = 1MHz CL = 15pF RL = 100Ω PER DRIVER 20 07032-020 DIFFERENTIAL SKEW, tSKD (ps) 100 － 10/12 － 80 100 ADN4667 動作原理 DIN がハイ・レベル(ロジック 1)のとき、電流は DOUT+ピンから RT へ流出して(電流ソース)、DOUT − ピンへ流入します(電流シン ク)。レシーバでは、この電流が RT の両端に正の差動電圧(反転 入力が基準)を発生し、レシーバ出力にロジック 1 を出力します。 DIN がロー・レベルのとき、電流は DOUT+ピンへ流入し、DOUT− ピンから流出します。この電流が RT の両端に負の差動電圧を発 生し、レシーバ出力にロジック 0 を出力します。 出力駆動電流は±2.5 mA～±4.5 mA (typ 値は±3.1 mA)の範囲で あり、100 Ω終端抵抗の両端に±250 mV～±450 mV の範囲を発 生します。受信電圧は 1.2 V のレシーバ・オフセットを中心と する電圧になります。言い換えると、非反転レシーバ入力のロ ジック 1 は(1.2 V + [310 mV/2]) = 1.355 V (typ)で、反転レシーバ 入力のロジック 1 は(1.2 V − [310 mV/2]) = 1.045 V (typ)です。ロ ジック 0 に対しては、反転と非反転の出力電圧は逆になります。 差動電圧は極性が逆になるので、RT 両端のピーク to ピーク電圧 振幅は差動電圧の 2 倍になることに注意してください。 電流モード・ドライバは、RS-422 ドライバのような電圧モー ド・ドライバより優れた利点を提供します。動作電流はスイッ チング周波数が高くなっても一定ですが、電圧モード・ドライ バでは多くの場合指数的に増加します。これは、内部ゲートが ハイ・レベルとロー・レベルとの間でスイッチするときに発生 するオーバーラップによるもので、このオーバーラップにより 電流がデバイス電源からグラウンドへ流れます。 Rev. 0 － 11/12 － 電流モード・デバイスでは 2 つの出力間で一定電流を切替える だけなので、大きなオーバーラップ電流は発生しません。 同じことが ECL (emitter-coupled logic)と PECL (positive emittercoupled logic)に対してもいえますが、ECL と PECL では大きな 静止電流が流れます。 イネーブル入力 ADN4667 は、アクティブ・ハイとアクティブ・ローのイネーブ ル入力を持っており、ディスエーブル状態ですべての電流ドラ イバをターンオフします。また、デバイスをパワーダウンさせ て、消費電流を 20 mA (typ)から 2.2 mA (typ)に削減します。イ ネーブル入力の真理値表を表 3 に示します。 表 3.イネーブル入力の真理値表 EN EN H L or open H L or open Any other combination of EN and EN DIN DOUT+ DOUT− L H X ISINK ISOURCE Inactive ISOURCE ISINK Inactive アプリケーション情報 図 24 に 1 対 1 データ伝送の一般的なアプリケーションを示しま す。 1/4 ADN4667 EN EN RECEIVER DIN RT 100Ω DOUT 07032-024 ADN4667 は、低電圧差動シグナリング用のクワッド・ライン・ ドライバです。シングルエンドの 3 V ロジック信号を入力して 差動電流出力へ変換します。その後、データはツイストペア・ ケーブルや PCB バック・プレーンのような媒体を経由して LVDS レシーバまで長距離伝送させることができます。LVDS レシーバでは、終端抵抗 RT の両端に電圧を発生させます。この 抵抗は、媒体の特性インピーダンス(一般に約 100 Ω)にマッチ ングさせるように選択されます。レシーバは差動電圧を検出し て、これをシングルエンド・ロジック信号に戻します。 図 24.代表的なアプリケーション回路 ADN4667 外形寸法 5.10 5.00 4.90 16 9 4.50 4.40 4.30 6.40 BSC 1 8 PIN 1 1.20 MAX 0.15 0.05 0.20 0.09 0.65 BSC 0.30 0.19 COPLANARITY 0.10 SEATING PLANE 8° 0° 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AB 図 25. 16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-16) 寸法: mm オーダー・ガイド Model Temperature Range Package Description Package Option ADN4667ARUZ1 ADN4667ARUZ-REEL71 −40°C to +85°C −40°C to +85°C 16-Lead Thin Shrink Small Outline Package [TSSOP] 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16 RU-16 1 Z = RoHS 準拠製品 Rev. 0 － 12/12 －