ADSP-BF533 EZ-KIT Lite 評価システムマニュアル (Rev. 1.3)

ADSP-BF533 EZ-KIT Lite™
評価システム・マニュアル
改訂版 1.3、2004 年 4 月
パーツ番号
82-000730-01
Analog Devices, Inc.
One Technology Way
Norwood, Mass. 02062-9106
著作権情報
© 2004 Analog Devices, Inc., ALL RIGHTS RESERVED.
このドキュメントは、Analog Devices, Inc. の書面による事前の明示の同
意がない限り、いかなる形式でも複製できません。
Printed in Japan.
限定保証
EZ-KIT Lite 評価システムには、Analog Devices または正規販売代理店か
らご購入された日付から 1 年間にわたって、機材および製造上の欠陥に対
する保証が付いています。
免責条項
Analog Devices, Inc. は、予告なく、この製品を変更する権利を保有しま
す。Analog Devices から提供する情報の正確性と信頼性には万全を尽く
しています。しかし、Analog Devices は、その使用に対する責任を一切
負いません。その使用によって第三者の特許権やその他の権利が侵害され
た場合でも、同様に責任を負いません。Analog Devices, Inc. の特許権の
もとでは、暗示的にも明示的にも、いかなるライセンスも提供しません。
商標と登録商標の通知
Analog Devices のロゴ、VisualDSP++、VisualDSP++ のロゴ、Blackfin、
CROSSCORE のロゴは、Analog Devices, Inc. の登録商標です。
EZ-KIT Lite は、Analog Devices, Inc. の商標です。
その他すべての商標名と製品名は、それぞれの所有者の商標または登録商
標です。
準拠規格
ADSP-BF533 EZ-KIT Lite 評価システムは、欧州 EMC 指令 89/336/EEC
(93/68/EEC を含む)の基本要求事項に適合することが認定されており、
「CE」マークを表示しています。
ADSP-BF533 EZ-KIT Lite 評価システムは、1997 年 12 月 21 日付けの
「DSPTOOLS1」という技術構成ファイル(TCF)に追加され、次に示す
指定の欧州認定試験機関から CE 認定を授与されました。
技術認定番号:Z600ANA1.011
認定発行機関: Technology International (Europe) Limited
41 Shrivenham Hundred Business Park
Shrivenham, Swindon, SN6 8TZ, UK
EZ-KIT Lite 評価システムには、ESD(静電放電)
の影響を受けやすいデバイスが含まれています。人
体や試験機器には静電気が蓄積されやすく、知らな
い間に放電されます。デバイスが高エネルギーの静
電放電を被った場合、回復不能の損傷を生じる可能
性があります。性能の低下や機能の喪失を防止する
ために、適切な ESD 予防措置を講じることをお勧
めします。未使用の EZ-KIT Lite ボードは、出荷時
の保護用パッケージに保管してください。
目次
iv
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
目次
まえがき
マニュアルの目的 ..................................................................... xiii
対象とする読者 ......................................................................... xiii
マニュアルの内容 ..................................................................... xiv
マニュアルの最新情報 .............................................................. xv
テクニカル/カスタマ・サポート ............................................ xv
サポートするプロセッサ ........................................................... xv
製品情報 .................................................................................... xv
MyAnalog.com .............................................................................. xvi
DSP 製品情報 ............................................................................... xvi
関連ドキュメント ......................................................................... xvi
オンライン・ドキュメント .......................................................... xvii
印刷物 ......................................................................................... xviii
VisualDSP++ のドキュメンテーション・セット ............................. xviii
ハードウェア・マニュアル .............................................................. xviii
データシート .................................................................................... xviii
DSP 刊行物へのご意見 ................................................................. xix
表記規則 .................................................................................... xix
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
v
目次
第1章
はじめに
EZ-KIT Lite パッケージの内容 ................................................. 1-1
PC の構成 ................................................................................ 1-3
インストール・タスク ............................................................. 1-3
VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール ........ 1-4
VisualDSP++ ライセンスのインストールと登録 ......................... 1-5
EZ-KIT Lite ハードウェアのセットアップ ................................... 1-5
EZ-KIT Lite の USB ドライバのインストール ............................. 1-6
Windows 98 の USB ドライバ .......................................................... 1-7
Windows 2000 の USB ドライバ ..................................................... 1-11
Windows XP の USB ドライバ ........................................................ 1-12
ドライバのインストールの確認 ................................................. 1-14
VisualDSP++ の起動 .................................................................. 1-15
第2章
EZ-KIT LITE の使い方
EZ-KIT Lite ライセンスの制約 ................................................. 2-2
メモリ・マップ ....................................................................... 2-2
SDRAM インターフェースの使い方 ........................................ 2-4
フラッシュ・メモリの使い方 .................................................. 2-6
フラッシュ・メモリのマップ ...................................................... 2-6
フラッシュの汎用 IO ................................................................... 2-8
フラッシュ・メモリの設定 ........................................................ 2-10
LED と押しボタンの使い方 .................................................... 2-11
オーディオの使い方 ............................................................... 2-11
ビデオの使い方 ..................................................................... 2-13
vi
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
目次
プログラム例 .......................................................................... 2-14
バックグラウンド・テレメトリ・チャンネルの使い方 ......... 2-14
EZ-KIT Lite VisualDSP++ インターフェースの使い方 ........... 2-15
トレース・ウィンドウ ............................................................... 2-15
トレース・バッファをイネーブルにする ........................................ 2-16
トレース・バッファ・データの読み出し ........................................ 2-16
パフォーマンス・モニタ ........................................................... 2-16
ブート・ロード .......................................................................... 2-18
ターゲット・オプション ........................................................... 2-18
Reset Options .................................................................................. 2-19
On Emulator Exit ............................................................................. 2-19
その他のオプション ........................................................................ 2-19
制約付きのソフトウェア・ブレークポイント ........................... 2-21
第3章
EZ-KIT LITE ハードウェア・リファレンス
システム・アーキテクチャ ...................................................... 3-2
外部バス・インターフェース・ユニット .................................... 3-3
SPORT0 オーディオ・インターフェース ................................... 3-4
SPI インターフェース .................................................................. 3-4
プログラマブル・フラグ ............................................................. 3-4
PPI インターフェース .................................................................. 3-6
ビデオ出力モード .............................................................................. 3-7
ビデオ入力モード .............................................................................. 3-7
UART ポート ................................................................................ 3-8
拡張インターフェース ................................................................. 3-8
JTAG エミュレーション・ポート ................................................ 3-9
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
vii
目次
ジャンパと DIP スイッチの設定 .............................................. 3-9
ブート・モード選択ジャンパ(JP1、JP2)................................. 3-9
コア電圧源選択ジャンパ(JP3)................................................ 3-10
テスト DIP スイッチ(SW1、SW2)......................................... 3-11
ビデオ設定スイッチ(SW3)..................................................... 3-11
押しボタン・イネーブル・スイッチ(SW9)............................ 3-12
LED と押しボタン ................................................................. 3-13
プログラマブル・フラグ押しボタン(SW7-4)......................... 3-13
リセット押しボタン(SW8)..................................................... 3-14
電源 LED(LED1) ..................................................................... 3-14
リセット LED(LED2、LED3).................................................. 3-14
ユーザ LED(LED9-4)............................................................... 3-15
USB モニタ LED(LED11)........................................................ 3-15
コネクタ ................................................................................ 3-16
拡張インターフェース(J3-1)................................................... 3-16
オーディオ(J4、J5)................................................................ 3-17
ビデオ(J8)............................................................................... 3-17
電源(J9)................................................................................... 3-17
FlashLINK (P1) .......................................................................... 3-18
RS232(P2).............................................................................. 3-19
SPORT0 (P3) ............................................................................. 3-19
JTAG (P4) .................................................................................. 3-20
部品表
索引
viii
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
アナログ・デバイセズの Blackfin® 組込みメディア・プロセッサの評価シ
ステム ADSP-BF533 EZ-KIT Lite™ をご購入いただき、
ありがとうござい
ます。
Blackfin プロセッサは、メディア命令セット計算(MISC)アーキテクチャ
をサポートする組込みプロセッサです。このアーキテクチャは、マイクロ
プロセッサと同様の環境で信号処理性能を実現するために、RISC、メディ
ア機能、およびデジタル・シグナル・プロセッシング(DSP)特性を自然
併合したものです。
この評価ボードは、 ADSP-BF533 Blackfin プロセッサの機能をテストす
るために、VisualDSP++® 開発環境と組み合わせて使用するように設計さ
れています。VisualDSP++ 開発環境を使用すれば、次のように高度なア
プリケーション・コードの開発とデバッグを行うことができます。
• C++、C、および ADSP-BF533 アセンブリで記述されたアプリケー
ション・プログラムの作成、コンパイル、アセンブル、およびリンク
• アプリケーション・プログラムのロード、実行、ステップ、停止、
およびブレークポイントの設定
• データ・メモリとプログラム・メモリの読み書き
• コア・レジスタとペリフェラル・レジスタの読み書き
• メモリのプロット
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
ix
パソコン(PC)から ADSP-BF533 プロセッサへアクセスするには、USB
ポートまたはオプションの JTAG エミュレータを使用します。USB イン
ターフェースによって、ADSP-BF533 プロセッサや評価ボード・ペリフェ
ラルに自由にアクセスできます。アナログ・デバイセズの JTAG エミュ
レータは、ホスト PC とターゲット・ハードウェアとの間に高速通信を提
供します。また、広範囲のインサーキット・エミュレーション製品も用意
しています。アナログ・デバイセズのエミュレータと DSP 開発ツールの
詳細については、下記の URL をご覧ください。
http://www.analog.com/jp/processors/tools
ADSP-BF533 EZ-KIT Lite は評価ボードの機能を実演するプログラム例
を提供します。
L
EZ-KIT Lite 評価システムで提供する VisualDSP++ ライセンスで
は、ユーザ・プログラムのサイズを内部メモリの 20KB に制限して
います。
ボードの特長 :
• アナログ・デバイセズ ADSP-BF533 プロセッサ
D
756MHz までの性能
D
160 ピン・ミニ BGA パッケージ
D
27MHz CLKIN 発振器
• 同期 DRAM(SDRAM)
D
MT48LC16M16―32 MB(16M ×16 ビット)
• フラッシュ・メモリ
D
x
2MB(512K × 16× 2チップ)
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
• アナログ・オーディオ・インターフェース
D
AD1836―アナログ・デバイセズの 96kHzオーディオ・コー
デック
D
4 入力 RCA フォノ・ジャック(2チャンネル)
D
6 出力 RCA フォノ・ジャック(3チャンネル)
• アナログ・ビデオ・インターフェース
D
ADV7183ビデオ・デコーダ付き3入力RCAフォノ・ジャック
D
ADV7171ビデオ・エンコーダ付き3出力RCAフォノ・ジャック
• 非同期シリアル・インターフェース(UART)
D
ADM3202 RS-232ライン・ドライバ/レシーバ
D
DB9オス・コネクタ
• LED
D
10個の LED:電源に1 個(緑)
、ボード・リセットに 1個(赤)
、
USBに1個(赤)
、汎用として6個(黄)、
USBモニタに1個(黄)
• 押しボタン
D
バウンス防止ロジック付きの 5個の押しボタン:リセットに
1 個、プログラマブル・フラグに 4個
• 拡張インターフェース
D PPI、SPI、EBIU、Timers2-0、UART、
プログラマブル・フラグ、SPORT0、SPORT1
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
xi
• その他の機能
D
JTAG ICE 14 ピン・ヘッダ
EZ-KIT Lite ボードには2 つのフラッシュ・メモリがあり、メモリの合計
は 2MBになります。フラッシュ・メモリを使用すれば、ユーザ固有のブー
ト・コードを格納できるため、ボードをスタンドアロン・ユニットとして
動作させることができます。詳細については、2-6 ページの「フラッシュ・
メモリの使い方」を参照してください。ボードは 32MB の SDRAM も搭載
しており、ユーザがランタイムで使用できます。
SPORT0 は AD1836 オーディオ・コーデックにインターフェースされるた
め、オーディオ信号処理アプリケーションを作成できます。また、オフ
ボード型コネクタにも接続されるため、他のシリアル・デバイスとの通信
が可能になります。SPORT0 の詳細については、3-4ページの「SPORT0 オー
ディオ・インターフェース」を参照してください。
DSP のパラレル・ペリフェラル・インターフェース(PPI)は、ビデオ・
エンコーダとビデオ・デコーダの両方に接続されるため、ビデオ信号処理
アプリケーションの作成が可能になります。
DSP の UART は、RS232 ライン・ドライバとDB9オス・コネクタに接続
されるため、PC やその他のシリアル・デバイスとのインターフェースが
可能になります。
さらに、EZ-KIT Lite ボードは、プロセッサの多くのペリフェラル・ポー
トへのアクセスも提供します。アクセスは、3コネクタ拡張インターフェー
スという形で提供されます。拡張インターフェースの詳細については、3-8
ページの「拡張インターフェース」を参照してください。
xii
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
マニュアルの目的
このマニュアルでは、ハードウェアを使用し、PC にソフトウェアをイン
ストールする方法を説明し、作成したコードをADSP-BF533 EZ-KIT Lite
で実行するためのガイドラインを提供します。さらに、評価ボードのコン
ポーネントの動作と設定についても説明します。最後に、 ADSP-BF533
の将来のボード設計の参考として回路図と部品表を示します。
対象とする読者
このマニュアルは、 ADSP-BF533 EZ-KIT Lite 評価システムのユーザー
ズ・ガイドおよび参考資料です。アナログ・デバイセズ Blackfin プロセッ
サのアーキテクチャ、動作、およびプログラミングに精通しているプログ
ラマを主な対象としています。
アナログ・デバイセズ Blackfin プロセッサに不慣れなプログラマは、この
マニュアルに加えて『ADSP-BF533 Processor Hardware Reference』と
『Blackfin Processor Instruction Set Reference』をご利用ください。これ
らのマニュアルでは、プロセッサのアーキテクチャと命令セットについて
説明しています。VisualDSP++ に不慣れなプログラマは、VisualDSP++
のオンライン・ヘルプと、「VisualDSP++ ユーザーズ・ガイド」または
「入門ガイド」を参照してください。これらのドキュメントについては、
「関連ドキュメント」を参照してください。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
xiii
マニュアルの内容
マニュアルの内容
マニュアルの構成:
• 第 1章「はじめに」
(1-1 ページ)
ソフトウェアとハードウェアのインストール手順、PC システムの
条件、および基本的なボード情報について説明します。
• 第 2章「EZ-KIT Liteの使い方」
(2-1ページ)
プログラマの観点から見た EZ-KIT Lite の情報と、使いやすいメ
モリ・マップを提供します。
• 第 3章「EZ-KIT Liteハードウェア・リファレンス」
(3-1ページ)
評価システムのハードウェア面に関する情報を提供します。
• 付録 A「部品表」(A-1ページ)
EZ-KIT Lite ボードの製造に使用される部品の一覧を示します。
• 付録 B「回路図」(B-1ページ)
EZ-KIT Lite のボードレベルのデバッギングを行ったり、リファレ
ンス設計として使用するためのリソースを提供します。
この付録はオンライン・ヘルプの一部ではありません。オンライ
ン・ヘル プ で回 路 図を 参 照す る には、イ ンス ト ール 用 CD の
Docs¥EZ-KIT Lite Manuals フォルダにある、
PDF 版の
『ADSP-BF533
EZ-KIT Lite Evaluation System Manual』をご覧ください。
xiv
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
マニュアルの最新情報
この改訂版では、ブート・モードとコア電圧源選択ジャンパについて最新
の回路図と情報を提供します。
テクニカル/カスタマ・サポート
DSP ツール・サポートは、以下の方法でご利用になれます。
• DSP 開発ツールのWebサイト
www.analog.com/jp/processors/tools
• 電子メールでのお問い合わせ
[email protected]
• アナログ・デバイセズの正規販売代理店
www.analog.com/intl/japan/salesdir/index.html
サポートするプロセッサ
ADSP-BF533 EZ-KIT Lite評価システムは、ADSP-BF533 Blackfin組込
みプロセッサをサポートします。
製品情報
製品情報は、アナログ・デバイセズ Web サイト、製品の CD-ROM、また
は印刷刊行物(マニュアル)で取得できます。
アナログ・デバイセズ Web サイトのURL は、www.analog.com/jp です。こ
の Webサイトでは、アナログ集積回路、アンプ、コンバータ、デジタル・
シグナル・プロセッサなど、広範囲の製品についての情報を提供します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
xv
製品情報
■ MyAnalog.com
MyAnalog.com は、アナログ・デバイセズWeb サイトの無料機能で、Web
ページをカスタマイズして興味のある製品の最新情報だけを表示できま
す。また、興味のある Web ページの更新情報を、週に一度電子メールで
受け取ることもできます。MyAnalog.com では、書籍、アプリケーショ
ン・ノート、データシート、コーディング例などにアクセスできます。
登録:
で 登 録で き ます。MyAnalog.com を 使用 す るに は、
Registerをクリックしてください。登録の所要時間は約 5分です。その後、
受け取りたい情報を選択できます。
www.myanalog.com
すでに登録されたユーザの場合には、そのままログオンします。ユーザ名
は、ユーザの電子メール・アドレスです。
■ DSP 製品情報
デジタル・シグナル・プロセッサの詳細については、当社の Web サイト
(www.analog.com/jp/DSP)をご覧ください。技術刊行物、データシート、
アプリケーション・ノート、製品概要、製品発表にアクセスできます。
■ 関連ドキュメント
製品関連の開発ソフトウェアの詳細については、以下の刊行物を参照して
ください。
記載されたドキュメントについては、VisualDSP++ システムの Docs フォ
ルダまたはオンライン・ヘルプを参照してください。大部分のドキュメン
トは印刷物でも入手できます。
L
xvi
EZ-KIT LiteボードをJTAGエミュレータと組み合わせて使用する
場合には、エミュレータに添付のドキュメントを参照してください。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
表 1.
関連する DSP 刊行物
書名
説明
ADSP-BF533 Embedded Processor Datasheet
一般的な機能説明、ピン配置、タイミング
ADSP-BF533 Blackfin Processor Hardware
Reference
プロセッサの内部アーキテクチャと全レジスタ
の機能の説明
Blackfin Processor Instruction Set Reference
使用できる全プロセッサのアセンブリ命令の説
明
表 2.
関連する VisualDSP++ 刊行物
書名
説明
VisualDSP++ 3.5 User’s Guide for 16-Bit
Processors
VisualDSP++ 3.5 の特長と使い方の詳細な説明
VisualDSP++ 3.5 Assembler and Preprocessor
Manual for Blackfin Processors
Blackfin プロセッサのアセンブラ機能とコマン
ドの説明
VisualDSP++ 3.5 C/C++ Complier and Library
Manual for Blackfin Processors
Blackfin プロセッサのコンパイラ機能とコマン
ドの説明
VisualDSP++ 3.5 Linker & Utilities Manual for
16-Bit Processors
16 ビット・プロセッサのリンカ機能とコマンド
の説明
VisualDSP++ 3.5 Loader Manual for 16-Bit
Processors
16 ビット・プロセッサのローダー/スプリッタ
機能とコマンドの説明
■ オンライン・ドキュメント
ソフトウェア・インストール・キットには、Windows® インターフェース
の一部としてオンライン・ヘルプが組み込まれています。これらのヘル
プ・ファイルは、VisualDSP++と ADSP-BF533 EZ-KIT Lite 評価システ
ムについての情報を提供します。
VisualDSP++ のヘルプを表示するには、Help メニュー項目をクリックす
るか、Windowsのタスクバーでスタート–>プログラム–>Analog Devices–>
VisualDSP for 16-bit Processors–>VisualDSP++ Documentation を選択
します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
xvii
製品情報
ADSP-BF533
今ではVisualDSP++ヘルプ・システムの一部となっている、
EZ-KIT Lite のヘルプを表示するには、Help ウィンドウの Contents タブ
で Manuals –> Hardware Tools–>EZ-KIT Lite. Evaluation Systems を選択
します。
ドキュメントの詳細については、下記の URLをご覧ください。
http://www.analog.com/processors/Japan/resources/technicalLibrary
■ 印刷物
資料のご請求に関しましては、フリーダイヤル 0120-390769(サンキュー
アナログ)までお問い合わせください。
X
VisualDSP++ のドキュメンテーション・セット
VisualDSP++ マニュアルは、アナログ・デバイセズのWeb サイトからダ
ウンロードが可能です。印刷物をご希望の場合は、併設のフリーダイヤル
までお問い合わせください。
X
ハードウェア・マニュアル
ハードウェア・リファレンス・マニュアルと命令セット・リファレンス・
マニュアルは、アナログ・デバイセズの Web サイトからダウンロードが
可能です。印刷物をご希望の場合は、併設のフリーダイヤルまでお問い合
わせください。
X
データシート
データシートはすべて、アナログ・デバイセズの Web サイトからダウン
ロードが可能です。印刷物をご希望の場合は、併設のフリーダイヤルまで
お問い合わせください。
xviii
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
まえがき
■ DSP 刊行物へのご意見
当社のマニュアルおよびオンライン・ヘルプについてのご意見・ご提案
は、下記のアドレスにお寄せください。
[email protected]
表記規則
このマニュアルで使用する表記規則について、以下の表で説明します。
L
このドキュメントでは、特定の章にだけ適用される表記規則が追加
されることもあります。
例
説明
Close コマンド
(File メニュー)
または OK
太字スタイルのテキストは、VisualDSP++ 環境およびボードのメニュー・
システム内の項目、およびユーザ・インターフェース項目であることを示
します。
{this | that}
構文説明での選択必須項目は、中カッコ内に縦棒で区切って示されます。こ
の例は、this または that と解釈します。
[this | that]
構文説明での省略可能項目は、大カッコ内に縦棒で区切って示されます。こ
の例は、省略可能な this または that と解釈します。
[this,…]
構文説明での省略可能な項目リストは、大カッコ内にカンマで区切った省
略記号で示されます。この例は、this の省略可能なカンマ区切りリストと
解釈します。
PF9-0
レジスタ、コネクタ、ピン、コマンド、ディレクティブ、キーワード、コー
ディング例、および機能名は、letter gothic フォントで示されます。
filename
キーワード以外のプレースフォルダは、斜体スタイルで示されます。
[
注:
特に興味深い情報を提供したり、関連のトピックを示したりするためのも
のです。オンライン版のマニュアルでは、この記号の代わりに注という語
が表示されます。
注意:
製品の動作に影響を与える、重要な設計上またはプログラミング上の問題
についての情報を提供するものです。オンライン版のマニュアルでは、こ
の記号の代わりに注意という語が表示されます。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
xix
表記規則
xx
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
第1章
はじめに
この章では、ADSP-BF533 EZ-KIT Lite 評価システムの使用を開始するた
めに必要な情報を提供します。正しく動作させるために、1-3ページの「イ
ンストール・タスク」で説明する順序で、ソフトウェアとハードウェアを
インストールします。
この章は、以下の節で構成されます。
• 「EZ-KIT Liteパッケージの内容」1-1 ページ
この EZ-KIT Lite 評価システムに付属するコンポーネントの一覧
を示します。
• 「PC の構成」1-3 ページ
EZ-KIT Lite 評価システムで動作する PC の最低条件について説
明します。
• 「インストール・タスク」1-3ページ
ハードウェアとソフトウェアのセットアップ手順を説明します。
EZ-KIT Lite パッケージの内容
ADSP-BF533 EZ-KIT Lite 評価システムのパッケージには、以下が含まれ
ます。
• ADSP-BF533 EZ-KIT Liteボード
• EZ-KIT Lite Quick Start Guide
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-1
EZ-KIT Lite パッケージの内容
• VisualDSP++ 3.5 Installation Quick Reference Card
• 以下の内容を含む CD:
D
限定ライセンス付きの16ビット・プロセッサ用VisualDSP++
D
ADSP-BF533 EZ-KIT Lite デバッグ・ソフトウェア
D
USB ドライバ・ファイル
D
プログラム例
D
ADSP-BF533 EZ-KIT Lite評価システム・マニュアル
• 7.5V の汎用 DC電源
•
USB 2.0 タイプのケーブル
• 登録カード(記入の上、ご返送ください)
不足する項目がある場合には、EZ-KIT Lite のご購入先またはアナログ・
デバイセズまでご連絡ください。
EZ-KIT Lite 評価システムには、ESD(静電放電)の
影響を受けやすいデバイスが含まれています。人体や
試験機器には静電気が蓄積されやすく、知らない間に
放電されます。デバイスが高エネルギーの静電放電を
被った場合、回復不能の損傷を生じる可能性がありま
す。性能の低下や機能の喪失を防止するために、適切
な ESD 予防措置を講じることをお勧めします。未使
用の EZ-KIT Lite ボードは、出荷時の保護用パッケー
ジに保管してください。
1-2
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
PC の構成
VisualDSP++ ソフトウェアとEZ-KIT Lite が正しく動作するための、PC
の最小構成を次に示します。
Windows 98、Windows 2000、Windows XP
Intel(または同等の)333MHz プロセッサ
VGA モニタとカラー・ビデオ・カード
2 ボタン・マウス
ハード・ドライブに 200MB の空き領域
128MB RAM
フルスピード USB ポート
CD-ROM ドライブ
[
EZ-KIT Lite は、Windows 95 や Windows NT では動作しません。
インストール・タスク
ADSP-BF533 EZ-KIT Lite を安全かつ効果的に使用するために、次のタ
スク・リストを提供しています。ソフトウェアとハードウェアの正しい動
作のために、以下の指示と順番に従ってください。
1. VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール
2. VisualDSP++ ライセンスのインストールおよび登録
3. EZ-KIT Lite ハードウェアのセットアップ
4. EZ-KIT Lite の USB ドライバのインストール
5. USB ドライバのインストールの確認
6. VisualDSP++ の起動
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-3
インストール・タスク
■ VisualDSP++ と EZ-KIT Lite ソフトウェアのインストール
この EZ-KIT Lite は、16ビット・プロセッサ用のVisualDSP++ 3.5の最新
バ ー ジ ョ ン に 付 属 し て い ま す。VisualDSP++ の イ ン ス ト ー ル に は、
EZ-KIT Lite のインストールが含まれます。
VisualDSP++ とEZ-KIT Lite ソフトウェアをインストールするには:
1. VisualDSP++ インストール用 CD を CD-ROM ドライブに挿入し
ます。
2. ご使用の PC で自動再生が有効である場合には、Install Shield Wizard
Welcome 画面が表示されます。そうでない場合には、スタートメ
ニューからファイル名を指定して実行を選択し、名前フィールドに
D:¥ADI_Setup.exe と入力します。ここで、D はご使用の CD-ROM
ドライブの名前です。
3. 画面に表示される指示に従って、ソフトウェアのインストールを続
行します。
4. Custom Setup 画面で使用可能なシステムのリストから EZ-KIT
Lite を選択し、インストール・ディレクトリを選択します。
Feature Description フィールドのアイコンをクリックして、選択し
たシステムの説明を表示します。終わったら、次へをクリックしま
す。
5. Ready to Install 画面でインストール・オプションを変更するには
Back、ソフトウェアをインストールするには Install、インストール
を終了するには Cancel をクリックします。
6. EZ-KIT Lite がインストールされると、Wizard Completed 画面が
表示されます。終了するには Finish をクリックします。
1-4
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
■ VisualDSP++ ライセンスのインストールと登録
VisualDSP++とEZ-KIT Liteは許諾製品です。
購入されたライセンスごとに、
ソフトウェアのコピーを 1 つだけ実行することができます。VisualDSP++
または EZ-KIT Lite ソフトウェアの新しいコピーをPC にインストールし
たら、自分のライセンスをインストール、登録、および検証する必要があ
ります。
ライセンスのインストールと登録のプロセスについては、ご使用のパッ
ケージに同封されている『VisualDSP++ 3.5 Installation Quick Reference
Card』
(タスク 1、2、3)をご覧ください。
■ EZ-KIT Lite ハードウェアのセットアップ
EZ-KIT Lite 評価システムには、ESD(静電放電)の影
響を受けやすいデバイスが含まれています。人体や試験
機器には静電気が蓄積されやすく、知らない間に放電さ
れます。デバイスが高エネルギーの静電放電を被った場
合、回復不能の損傷を生じる可能性があります。性能の
低下や機能の喪失を防止するために、適切な ESD 予防
措置を講じることをお勧めします。未使用の EZ-KIT
Lite ボードは、出荷時の保護用パッケージに保管してく
ださい。
ADSP-BF533 EZ-KIT Liteボードは、スタンドアロン・ユニットとして、
パソコンの外部で動作するように設計されています。コンピュータのケー
スを開ける必要はありません。
EZ-KIT Lite ボードを接続するには:
1. パッケージから EZ-KIT Lite ボードを取り外します。部品の損傷
を防ぐため、ボードを扱うときには静電気放電を回避するよう注意
してください。
2. 図 1-1 は、デフォルトのジャンパ設定、DIP スイッチ、コネクタの
位置、システムで使用する LED を示します。最初に、ボードがデ
フォルト設定になっていることを確認します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-5
インストール・タスク
図 1-1.
EZ-KIT Lite のハードウェア・セットアップ
3. 提供された電源を EZ-KIT Lite ボードの J9 に接続します。緑の電源
LED(LED1)の点灯を目視で確認します。また、2 つの赤のリセッ
が、
一瞬点灯してから消えることを確認します。
トLED
(LED2 と LED3)
4. USB ケーブルの一端を PC の使用可能なフルスピード USB ポートに
接続し、
他端をADSP-BF533 EZ-KIT Liteボードの J10 に接続します。
■ EZ-KIT Lite の USB ドライバのインストール
以下のプラットフォームにインストールされたEZ-KIT Lite評価システム
では、フルスピード USBポート(×1)が必要です。
• 1-7ページの「Windows 98のUSB ドライバ」では、Windows 98
へのインストールを説明します。
• 1-11 ページの「Windows 2000の USBドライバ」では、Windows
2000 へのインストールを説明します。
1-6
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
• 1-12 ページの「Windows XPの USBドライバ」では、Windows XP
へのインストールを説明します。
デバッグ・エージェントで使用する USB ドライバは、マイクロソフト認
定ではありません。このドライバはコマーシャル環境を対象とせず、開発
環境やラボ環境を対象としているためです。
X
Windows 98 の USB ドライバ
初めて ADSP-BF533 EZ-KIT Lite を使用する前に、Windows 98 の USB
ドライバをインストールする必要があります。
USB ドライバをインストールするには:
1. CD を CD-ROM ドライブに挿入します。
デバイスをUSBポートに接続すると、
図 1-2に示すように、
Windows
98 の新しいハードウェアの追加ウィザードが起動します。
図 1-2.
Windows 98―新しいハードウェアの追加ウィザード
2. 次へをクリックします。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-7
インストール・タスク
3. 図 1-3 に示すように、使用中のデバイスに最適なドライバを検索す
る(推奨)を選択します。
図 1-3.
Windows 98―ドライバを検索
4. 次へをクリックします。
5. 図 1-4 に示すように、CD-ROM ドライブを選択します。
図 1-4.
1-8
Windows 98―CD-ROM を検索
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
6. 次へをクリックします。
図 1-5 に示 す よう に、Windows 98 は イ ンス ト ール 用 CD の
WmUSBEz.inf ファイルを検索します。
図 1-5.
Windows 98―ドライバを検索
7. 次へをクリックします。
ファイルをコピーしています ... ダイアログ・ボックスが表示され
ます(図 1-6)
。
図 1-6.
Windows 98―.SYS ファイルを検索
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-9
インストール・タスク
8. 参照をクリックします。
図 1-7 に示す開くダイアログ・ボックスが現われます。
図 1-7.
Windows 98―.SYS ファイルを開く
9. ドライブでは、ご使用の CD-ROM ドライブを選択します。
10. OK をクリックします。
ファイルをコピーしています ... ダイアログ・ボックス(図 1-8)が
表示されます。
図 1-8.
1-10
Windows 98―.SYS ファイルをコピー
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
11. OK をクリックします。
これでドライバのインストールが完了します(図 1-9)。
図 1-9.
Windows 98―ソフトウェアのインストールが完了
12. 完了をクリックしてウィザードを終了します。
1-14 ページの「ドライバのインストールの確認」の指示に従って、インス
トールを確認します。
X
Windows 2000 の USB ドライバ
VisualDSP++ 3.5 のインストール・ソフトウェアは、選択されたEZ-KIT
Lite に必要なドライバをプリインストールします。また、システム内に古
いドライバが検出された場合には、そのドライバをアップグレードしま
す。
[
VisualDSP++ 3.5 インストーラを実行する前に、
他のハードウェア
ウィザード・ウィンドウがバックグラウンドで実行されていないこ
とを確認します。実行中のウィザード・ウィンドウがある場合に
は、それらのウィンドウを閉じてからインストーラを起動します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-11
インストール・タスク
USB ドライバをインストールするには:
1. VisualDSP++ 3.5 がすでにシステムにインストールされている場
合には、ステップ 2 に進みます。
そうでない場合には、VisualDSP++
3.5 のインストールを実行します。インストールの詳細については、
『VisualDSP++ 3.5 Installation Quick Reference Card 』を参照して
ください。
VisualDSP++ 3.5 を Windows 2000 にインストールする際には、
適切な EZ-KIT Lite コンポーネントがインストール用に選択され
ていることを確認します。
2. EZ-KIT Lite デバイスを PC の USB ポートに接続します。
Windows 2000 は、EZ-KIT デバイスを自動的に検出し、選択され
たデバイスに適切なドライバを自動的にインストールします(ス
テップ 1 を参照)。
3. 1-14 ページの「ドライバのインストールの確認」の指示に従って、
インストールを確認します。
X
Windows XP の USB ドライバ
VisualDSP++ 3.5 のインストール・ソフトウェアは、選択されたEZ-KIT
Liteに必要なドライバをプリインストールします。また、システム内に古
いドライバが検出された場合には、そのドライバをアップグレードします。
[
VisualDSP++ 3.5 インストーラを実行する前に、
他のハードウェア
ウィザード・ウィンドウがバックグラウンドで実行されていないこ
とを確認します。実行中のウィザード・ウィンドウがある場合に
は、それらのウィンドウを閉じてからインストーラを起動します。
USB ドライバをインストールするには:
1. VisualDSP++ 3.5 がすでにシステムにインストールされている場
合には、ステップ 2 に進みます。そうでない場合には、VisualDSP++
3.5 のインストールを実行します。インストールの詳細については、
『VisualDSP++ 3.5 Installation Quick Reference Card』を参照してく
ださい。
1-12
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
VisualDSP++ 3.5 を Windows XP にインストールする際には、適
切な EZ-KIT Lite コンポーネントがインストール用に選択されて
いることを確認します。
2. EZ-KIT Lite デバイスを PC の USB ポートに接続します。
デバイスを USB ポートに接続すると、図 1-10 に示すように、
Windows XP の新しいハードウェアの検出ウィザードが起動しま
す。
図 1-10. Windows XP―新しいハードウェアの検出ウィザード
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-13
インストール・タスク
3. ソフトウェアを自動的にインストールする(推奨)を選択し、次へ
をクリックします。
選択されたデバイスのドライバのインストールが完了すると(ス
テップ 1 を参照)、図 1-11 に示すウィンドウが表示されます。
図 1-11. Windows XP―ドライバのインストールが完了
4. 「ドライバのインストールの確認」の指示に従って、インストール
を確認します。
■ ドライバのインストールの確認
EZ-KIT Lite 評価システムをご使用になる前に、USB ドライバのソフト
ウェアが正しくインストールされていることを確認します。
1. USB ケーブルが評価ボードと PC に接続されていることを確認し
ます。
2. 黄色の USB モニタ LED(LED11)の点灯を確認します。これは、
ボードがホスト PC と適切に通信しており、VisualDSP++ を実行
する準備ができていることを示します。
1-14
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
はじめに
3. USB ドライバ・ソフトウェアが適切にインストールされているこ
とを確認します。
Windows のデバイス マネージャを開き、図 1-12 に示すように、
ADI Development Tools の下に ADSP-BF533 EZ-KIT Lite が感嘆符
なしで表示されることを確認します。
図 1-12. デバイス マネージャのウィンドウ
[
EZ-KIT Lite を Windows 98 で使用する場合には、USB ケーブルを
ボードから切り離してから、PC をブートします。Windows 98 が
ブートされ、ログオンしてから、USB ケーブルをボードに再接続
します。この時点から、通常の動作を継続してください。
■ VisualDSP++ の起動
VisualDSP++ でセッションを設定するには:
1. 黄色の USB モニタ LED(USB コネクタの近くにある LED11)が
点灯することを確認します。これは、ボードがホスト PC と適切に
通信しており、VisualDSP++ を実行する準備ができていることを
示します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
1-15
インストール・タスク
2. コントロール(CTRL)キーを押し下げます。
3. Windows のタスクバーでスタートボタンを選択し、プログラム、
Analog Devices、
VisualDSP++ 3.5 for 16-bit Processors、
VisualDSP++
Environment を選択します。
初めて VisualDSP++ を実行する場合には、ステップ 4 に進みます。
既存のセッションがある場合には、Session List ダイアログ・ボッ
クスが表示されます。
4. New Session をクリックします。
5. 図 1-13 に示す、New Session ダイアログ・ボックスが表示されま
す。
図 1-13. New Session ダイアログ・ボックス
6. Debug Target で、EZ-KIT Lite (ADSP-BFxxx) を選択します。
7. Processor で、適切なプロセッサ ADSP-BF533 を選択します。
8. Session Name に新しいターゲット名を入力するか、デフォルト名
を受け入れます。
9. OK をクリックして Session List に戻ります。新しいセッションを
反転表示させ、Activate をクリックします。
1-16
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
第2章
EZ-KIT LITEの使い方
この章では、ADSP-BF533 EZ-KIT Lite 評価システムのプログラム開発に
役立つ情報を提供します。以下の節で構成されます。
• 「EZ-KIT Liteライセンスの制約」2-2 ページ
EZ-KIT Lite に付属の VisualDSP++ ライセンスの制約について説
明します。
• 「メモリ・マップ」2-2ページ
ADSP-BF533 EZ-KIT Lite ボードのメモリ・マップを規定します。
• 「SDRAM インターフェースの使い方」2-4ページ
内蔵 SDRAM を設定するためのレジスタ値を規定します。
• 「フラッシュ・メモリの使い方」2-6ページ
内蔵フラッシュ・メモリについて説明します。
• 「プログラム例」2-14 ページ
ADSP-BF533 EZ-KIT Lite 評価システムに組み込まれているプロ
グラム例についての情報です。
• 「バックグラウンド・テレメトリ・チャンネルの使い方」2-14ページ
VisualDSP++ のバックグラウンド・テレメトリ・チャンネル機能
の利点を説明します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-1
EZ-KIT Lite ライセンスの制約
• 「EZ-KIT Lite VisualDSP++インターフェースの使い方」2-15 ペー
ジ
EZ-KIT Lite システムのトレース、性能モニタリング、ブート・
ローディング、コンテキスト切り替え、およびターゲット・オプ
ションの各機能について説明します。
ADSP-BF533 Blackfin プロセッサのプログラミングの詳細については、
「関連ドキュメント」を参照してください。
EZ-KIT Lite ライセンスの制約
EZ-KIT Lite に付属のライセンスには、以下の制約があります。
• ユーザ・プログラムのサイズは、ADSP-BF533 プロセッサの 20KB
の内部メモリ・スペースに制限されます。
• シミュレータ/エミュレータ・セッションへの接続は許可されませ
ん。
• キット・ライセンス付きの VisualDSP++を使用するには、EZ-KIT
Lite ハードウェアを接続してパワーアップする必要があります。
メモリ・マップ
ADSP-BF533 プロセッサの内部SRAM は、命令やデータの格納に使用で
きます。内部SRAMの構成については、
『ADSP-BF533 Processor Hardware
Reference』を参照してください。
ADSP-BF533 EZ-KIT Lite ボードには、SDRAM とフラッシュ・メモリの
2 種類の外部メモリがあります。
SDRAM のサイズは32M バイト(16M ×16 ビット)です。プロセッサの
メモリ・セレクト・ピン ~SMS0 は、SDRAM 用に設定されています。
2-2
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
フラッシュ・メモリは、2 つのデュアルバンク・フラッシュ・メモリ・デ
バイスで実装します。これらのデバイスは、内部 SRAM とレジスタに加え
て、プライマリとセカンダリのフラッシュ・メモリを含みます。プライマ
リ・フラッシュ・メモリの合計は 2Mバイトで、1Mバイトずつ、2 つの独
立した非同期メモリ・バンクにマッピングされます。セカンダリ・フラッ
シュ・メモリは、SRAMやレジスタとともに、非同期メモリ・スペースの
3 番目のバンクを占有します。その目的で、プロセッサのメモリ・セレク
ト・ピン ~AMS0、~AMS1、~AMS2 を使用します。
表 2-1.
EZ-KIT Lite 評価ボードのメモリ・マップ
開始アドレス
外部
メモリ
終了アドレス
内容
0x0000 0000
0x07FF FFFF
SDRAM バンク 0(SDRAM)
。2-4 ページの「SDRAM
インターフェースの使い方」を参照。
0x2000 0000
0x2000 FFFF
ASYNC メモリ・バンク 0(プライマリ・フラッシュ
A)
。2-6 ページの「フラッシュ・メモリの使い方」を
参照。
0x2010 0000
0x201F FFFF
ASYNC メモリ・バンク 1(プライマリ・フラッシュ
B)
。2-6 ページの「フラッシュ・メモリの使い方」を
参照。
0x2020 0000
0x202F FFFF
ASYNC メモリ・バンク 2(フラッシュ A と B のセカ
ンダリ・メモリ、SRAM、内部レジスタ)。2-6 ページ
の「フラッシュ・メモリの使い方」を参照。
その他すべてのアドレス
未使用
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-3
SDRAM インターフェースの使い方
表 2-1.
EZ-KIT Lite 評価ボードのメモリ・マップ(続き)
開始アドレス
内部
メモリ
終了アドレス
内容
0xFF80 0000
0xFF80 3FFF
データ・バンク A SRAM 16KB
0xFF80 4000
0xFF80 7FFF
データ・バンク A SRAM /キャッシュ 16KB
0xFF90 0000
0xFF90 3FFF
データ・バンク B SRAM 16KB
0xFF90 4000
0xFF90 7FFF
データ・バンク B SRAM /キャッシュ 16KB
0xFFA0 0000
0xFFA0 FFFF
命令 SRAM 64KB
0xFFA1 0000
0xFFA1 3FFF
命令 SRAM /キャッシュ 16KB
0xFFB0 0000
0xFFBO 0FFF
スクラッチ・パッド SRAM 4KB
0xFFC0 0000
0xFFDF FFFF
システム MMR 2MB
0xFFE0 0000
0xFFFF FFFF
コア MMR 2MB
その他すべてのアドレス
予約済み
SDRAM インターフェースの使い方
MT48LC4M16ATG-75 16M × 16 ビット(32MB)SDRAM メモリを使用
するには、3 つのSDRAM コントロール・レジスタを初期化する必要があ
ります。VisualDSP++ EZ-KIT Lite セッションにある(つまり、エミュ
レータを使用せずに、USB デバッグ・インターフェースを使用している)
とき、SDRAM レジスタは、デバッガを通じて自動的に設定されます。表
2-2に示す値は、デバッガを通じてバンク 0がアクセスされる(たとえば、
メモリ・ウィンドウの表示やプログラムのロードなどの処理)たびに使用
されます。これらの数値は、最大の柔軟性が得られるよう設定され、54~
133MHz のシステム・クロック周波数で有効です。
2-4
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
表 2-2.
EZ-KIT Lite セッションの SDRAM デフォルト設定1
レジスタ
値
機能
EBIU_SDGCTL
0x0091998D
SCLK = 133MHz で計算
16 ビット・データ・パス
外部バッファリング・タイミングはディスエーブル
tWR = 2 SCLK サイクル
tRCD = 3 SCLK サイクル
tRP = 3 SCLK サイクル
tRAS = 6 SCLK サイクル
プリフェッチはディスエーブル
CAS レイテンシ= 3 SCLK サイクル
SCLK1 はディスエーブル
EBIU_SDBCTL
0x00000013
バンク 0 はイネーブル
バンク 0 のサイズ= 32MB
バンク 0 の列アドレス幅= 9 ビット
EBIU_SDRRC
0x000001A0
SCLK = 54MHz で計算
RDIV = 416 クロック・サイクル
1
54MHz <=SCLK <= 133MHz
EBIU_SDGCTL レジスタは、チップを最初にセルフリフレッシュ・モードに
することで、ユーザ・コード内での書き換えのみが可能です(ADSP-BF533
Blackfinプロセッサ・リファレンスを参照)。Settings プルダウン・メニュー
からアクセスできる Target Options ダイアログ・ボックスの該当する
チェックボックスをクリアすると自動機能が無効になり、手動設定が可能
になります。詳細については、2-18 ページの「ターゲット・オプション」
を参照してください。
SDRAM の自動設定は、どのSCLK周波数にも最適化されていません。表
2-3には、118.8MHz、126MHz、および133MHz の SCLKを使用する SDRAM
レジスタに対して最適化された設定を示します。内部電圧レギュレータを
使用する場合の EZ-KIT Liteの最大周波数である、594MHz のコア周波数
を使用するとき、SCLK の最大周波数は118.8MHz です。最大性能を達成
するには、ユーザ・コードで EBIU_SDRRC レジスタだけを変更する必要が
あります。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-5
フラッシュ・メモリの使い方
表 2-3.
SDRAM の最適設定
レジスタ
SCLK = 133 MHz
(プロセッサ MAX)
SCLK = 126 MHz
(CCLK = 756 MHz)
SCLK = 118.8 MHz
(CCLK = 594 MHz)
EBIU_SDGCTL
0x0091 998D
0x0091 998D
0x0091 998D
EBIU_SDBCTL
0x0000 0013
0x0000 0013
0x0000 0013
EBIU_SDRRC
0x0000 0406
0x0000 03CF
0x0000 0397
EZ-KIT のインストール・ディレクトリには、SDRAM インターフェース
のセットアップ方法を示すプログラム例が含まれています。
フラッシュ・メモリの使い方
以下の節では、フラッシュ・メモリ・デバイスの設定方法に加えて、メモ
リや汎用 IOピンの使い方を説明します。
ADSP-BF533 EZ-KIT Lite ボードでは、STMicroelectronics 社の 2 つの
PSD4256G6V フラッシュ/汎用 IO デバイスを採用しています。これらの
デバイスは、フラッシュ・メモリだけではなく、メモリ・マッピングされ
る追加の IOピンも備えています。
EZ-KIT インストール・ディレクトリには、汎用IOピンの機能の実動作方
法に加えて、フラッシュ・メモリのプログラム方法を示すコード例が含ま
れています。
■ フラッシュ・メモリのマップ
各デバイスには、次のメモリ・セグメントが含まれます。
• 1Mバイトのプライマリ・フラッシュ・メモリ
• 64K バイトのセカンダリ・フラッシュ・メモリ
• 32K バイトの内部SRAM
2-6
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
• 256 バイトのコンフィギュレーション・レジスタ(IO 制御)
各セグメントへのアクセスは、8 ビットまたは16ビットとすることができ
ます。そのために、プロセッサのメモリ・セレクト・ピン ~AMS0、~AMS1、
~AMS2 を使用します。非同期メモリ・バンク 0 は、ハード・リセットの後
では常にイネーブルです。一方、バンク 1 とバンク 2 は、ソフトウェアで
イネーブルにする必要があります。表 2-4 に、非同期メモリ・コンフィ
ギュレーション・レジスタの例を示します。
表 2-4.
非同期メモリ・コントロール・レジスタの設定例
レジスタ
値
機能
EBIU_AMBCTL0
0x7BB07BB0
バンク 1 とバンク 0 のタイミング・コントロール
EBIU_AMBCTL1 ビット 15-0
0x7BB0
バンク 2 のタイミング・コントロール(バンク 3
は使用せず)
EBIU_AMGCTL ビット 3-0
0xF
すべてのバンクをイネーブル
表 2-5 に示すように、各フラッシュ・チップは、プロセッサのアドレス・
スペースにマッピングされるメモリ・セクタによって最初に構成されます。
表 2-5.
フラッシュ・メモリのマップ
開始アドレス
終了アドレス
内容
0x2000 0000
0x200F FFFF
フラッシュ A プライマリ(1MB)
0x2010 0000
0x201F FFFF
フラッシュ B プライマリ(1MB)
0x2020 0000
0x2020 FFFF
フラッシュ A セカンダリ(64KB)
0x2024 0000
0x2024 7FFF
フラッシュ A SRAM(32KB)
0x2027 0000
0x2027 00FF
フラッシュ A レジスタ(256 バイト)
0x2028 0000
0x2028 FFFF
フラッシュ B セカンダリ(64KB)
0x202C 0000
0x202C 7FFF
フラッシュ B SRAM(32KB)
0x202E 0000
0x202E 00FF
フラッシュ B レジスタ(256 バイト)
その他すべてのアドレス
予約済み
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-7
フラッシュ・メモリの使い方
■ フラッシュの汎用 IO
ここでは、フラッシュ Aまたはフラッシュ Bの適切なレジスタの設定によ
り制御する、汎用 IO 信号について説明します。これらのレジスタは、2-7
ページの表 2-5に示すように、プロセッサのアドレス・スペースにマッピ
ングされます。
フラッシュ・デバイスの IOピンは、A ~ G のラベルを付けた8ビット・ポー
トとして配置されます。一連の 8ビット・レジスタは、各ポートに関連付
けられています。これらのレジスタは、Direction、Data In、および Data
Out です。なお、Direction レジスタと Data Out レジスタは、パワーアッ
プ時やハードウェア・リセット時にオール・ゼロにクリアされます。
Direction レジスタは、IO ピンの方向を制御します。ビットが 0 の場合、
対応するピンは入力として機能します。ビットが 1 の場合、対応するピン
は出力です。これは 8ビットの読み出し/書き込みレジスタです。
レジスタでは、ポートのピンのステータスを読み出すことができ
ます。これは 8ビットの読み出し専用レジスタです。
Data In
Data Out レジスタでは、出力ピンを 0 にクリアしたり、1 に設定したりで
きます。これは 8ビットの読み出し/書き込みレジスタです。
ADSP-BF533 EZ-KIT Lite ボードでは、フラッシュ A とフラッシュ B の
ポート A と B だけを採用しています。表 2-6 にフラッシュ A、表 2-7 にフ
ラッシュ B のコンフィギュレーション・レジスタ・アドレスを示します
(ポートA と Bだけを記載)。以下のビットは、拡張ボード・コネクタに接
続します。
• フラッシュ Aポート Bのビット 7 と 6
• フラッシュ Bポート Aのビット 7–0 と、ポートB のビット 7–0
2-8
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
表 2-6.
フラッシュA ポート A、
B のコンフィギュレーション・レジスタ
レジスタ名
ポート A アドレス
ポート B アドレス
Data In(読み出し専用)
0x2027 0000
0x2027 0001
Data Out
0x2027 0004
0x2027 0005
0x2027 0006
0x2027 0007
(読み出し/書き込み)
Direction
(読み出し/書き込み)
表 2-7.
フラッシュB ポート A、
B のコンフィギュレーション・レジスタ
レジスタ名
ポート A アドレス
ポート B アドレス
Data In(読み出し専用)
0x202E 0000
0x202E 0001
Data Out
0x202E 0004
0x202E 0005
0x202E 0006
0x202E 0007
(読み出し/書き込み)
Direction
(読み出し/書き込み)
表 2-8と表 2-9 に、IO割り当てを示します。
表 2-8.
フラッシュ A ポート A の制御
ビット番号
ユーザ IO
ビット値
7
未定義
任意
6
未定義
任意
5
PPI クロック選択ビット 1
00 =局部発振器(27MHz)
4
PPI クロック選択ビット 0
01 =ビデオ・デコーダ・ピクセル・クロック
1X =拡張ボード PPI クロック
3
ビデオ・デコーダ・リセット
0 =リセット・オン、1 =リセット・オフ
2
ビデオ・エンコーダ・リセット
0 =リセット・オン、1 =リセット・オフ
1
予約済み
任意
0
コーデック・リセット
0 =リセット・オン、1 =リセット・オフ
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-9
フラッシュ・メモリの使い方
表 2-9.
フラッシュ A ポート B の制御
ビット番号
ユーザ IO
ビット値
7
未使用
任意
6
未使用
任意
5
LED9
0 = LED オフ、1 = LED オン
4
LED8
0 = LED オフ、1 = LED オン
3
LED7
0 = LED オフ、1 = LED オン
2
LED6
0 = LED オフ、1 = LED オン
1
LED5
0 = LED オフ、1 = LED オン
0
LED4
0 = LED オフ、1 = LED オン
■ フラッシュ・メモリの設定
フラッシュ・メモリは、完全に設定可能です。各フラッシュのデフォルト
設定を変更するには、PSDsoft Express™ソフトウェアを使用する必要が
あります。また、プロジェクトが変更された後で、FlashLINK™ を使用
してフラッシュ・メモリをプログラムし直す必要があります。デフォルト
のプロジェクト・ファイルは、¥…¥VisualDSP 32-Bit Processors¥
Blackfin¥EZ-KITs¥ADSP-BF533¥PSDConfigFiles ディ レ クト リ にあ り ま
す。なお、PSDsoft Express による PSD4256G6V の設定や、FlashLINK
を使用した再プログラミングにつきましては、アナログ・デバイセズでは
サ ポ ー ト い た し ま せ ん。技 術 的 な お 問 い 合 わ せ は、電 子 メ ー ル で
STMicroelectronics 社([email protected])にお願いします。
PSD4256G6V は、STMicroelectronics 社(www.st.com/psd)から発売さ
れている FlashLINK JTAG プログラミング・ケーブルを使用して、プロ
グラムし直すことができます。FlashLINK は、PC の任意のパラレル・
ポートに接続できます。DSM2150の設定を変更し、FlashLINK ケーブル
を動 作 させ る に は、PSDsoft Express 開発 ソ フ トウ ェ アが 必 要で す。
PSDsoft Expressは、www.st.com/psd から無料でダウンロードできます。
2-10
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
LED と押しボタンの使い方
EZ-KIT Liteは、
汎用IO用の4つの押しボタンと6つのLEDを提供します。
6 つのLED には、LED4 ~ LED9 のラベルが付けてあり、フラッシュ・メモ
リ・インターフェースの汎用 IO ピンを通じてアクセスします。ピンの詳
細なプログラム方法については、2-8ページの「フラッシュの汎用IO」を
参照してください。
4 つの汎用押しボタンには、SW4 ~ SW7 のラベルが付けてあります。個々の
ボタンのステータスを読み出すには、プログラマブル・フラグ(PF)入
力である PF8 ~ PF11 を使用します。対応するスイッチを押すとPF は“1”
を示します。スイッチが押されていない場合、PFは“0”を示します。押
しボタンと PF 入力との接続は、SW9 DIPスイッチによって行います。詳細
については、3-12ページの「押しボタン・イネーブル・スイッチ(SW9)
」
を参照してください。
LED と押しボタンの機能を実演するために、EZ-KIT インストール・ディ
レクトリにはプログラム例が収められています。
オーディオの使い方
AD1836 オーディオ・コーデックは、3 チャンネルのステレオ・オーディ
オ出力と、2チャンネルのマルチチャンネル 96kHz 入力を提供します。プ
ロセッサの SPORT0 インターフェースは、AD1836 コーデックのステレオ・
オーディオ・データ入/出力ピンで連結されます。プロセッサは、時分割
多重(TDM)または I2S モードでオーディオ・コーデックにデータを転送
できます。
I2S モードでは、コーデックは96kHz のサンプル・レートで動作可能です
が、2チャンネルの出力しか使用できません。TDM モードでのサンプル・
レートは最大 48kHzですが、すべての入/出力チャンネルを同時に使用で
きます。I2Sモードを使用する場合、プロセッサの TFS0 ピンと RFS0 ピンだ
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-11
オーディオの使い方
けでなく、TSCLK0 ピンと RSCLK0 ピンも、プロセッサの外部で接続する必
要があります。これには SW9 DIPスイッチを使用します(詳細については、
3-12 ページの「押しボタン・イネーブル・スイッチ(SW9)
」を参照して
ください)。
AD1836 オーディオ・コーデックの内部コンフィギュレーション・レジス
タは、プロセッサの SPI ポートを使用して設定します。プロセッサの PF4
プログラマブル・フラグ・ピンは、このデバイスの選択に使用します。マ
ルチチャンネル・コーデックの設定方法については、下記の URL をご覧
ください。
www.analog.com/UploadedFiles/Data_Sheets/344740003AD1836_prc.pdf
AD1836 コーデックのリセットは、フラッシュ A の汎用IO ピン PA0 によっ
て行います。ピンの使い方の詳細については、2-8 ページの「フラッシュ
の汎用 IO」を参照してください。
AD1836 コーデックを実動作するために、EZ-KIT インストール・ディレ
クトリにはプログラム例が収められています。
2-12
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
ビデオの使い方
このボードは、ビデオの入/出力アプリケーションをサポートします。
ADV7171 ビデオ・エンコーダでは、最高3 つのアナログ・ビデオ出力チャ
ンネルを提供します。一方、ADV7183 ビデオ・デコーダでは、最高3 つ
のアナログ・ビデオ入力チャンネルを提供します。エンコーダとデコーダ
は、ADSP-BF533 プロセッサのパラレル・ペリフェラル・インターフェー
ス(PPI)に接続されます。ビデオ・インターフェース・ハードウェアの
詳細については、3-6 ページの「PPI インターフェース」を参照してくだ
さい。
ビデオ・インターフェースの動作のために、以下の基本ステップを実行す
る必要があります。
1. アプリケーションの必要に応じて、SW3 DIP スイッチを設定しま
す。詳細については、3-11 ページの「ビデオ設定スイッチ(SW3)
」
を参照してください。
2. ビデオ・デバイスへのリセットを除去します。詳細については、2-8
ページの「フラッシュの汎用 IO」を参照してください。
3. デコーダを使用する場合:
D
プログラマブル・フラグ出力 PF2 を“0”に駆動してデバイ
スをイネーブルにします。
D
PPI クロックを選択します(2-9ページの表 2-8を参照)。
4. 使用中のビデオ・デバイスの内部レジスタをプログラムします。ビ
デオ・エンコーダとデコーダでは、2 線式シリアル・インターフェー
スを使用して内部レジスタにアクセスします。プログラマブル・フ
、PF1 はシリアル・データ
ラグ PF0 はシリアル・クロック(SCL)
(SDAT)として、それぞれ機能します。
5. ADSP-BF533 プロセッサの PPI インターフェース(コンフィギュ
レーション・レジスタ、DMA など)をプログラムします。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-13
プログラム例
ビデオ・インターフェースの機能を実演するために、EZ-KIT インストー
ル・ディレクトリにはプログラム例が収められています。
プログラム例
評価ボードのさまざまな機能を実動作するために、ADSP-BF533 EZ-KIT
Lite にはプログラム例が収められています。これらのプログラムは、
EZ-KIT Lite ソ フト ウ ェア と 一緒 に イン ス トー ル され、¥…¥VisualDSP
16-bit Processors¥Blackfin¥EZ-KITs¥ADSP-BF533¥Examples に あ りま す。
詳細については、プログラム例と一緒に提供される readme ファイルを参
照してください。
バックグラウンド・テレメトリ・チャンネルの
使い方
ADSP-BF533 の USB デバッグ・エージェントでは、バックグラウンド・
テレメトリ・チャンネル(BTC)をサポートします。これによって、DSP
の実行を中断することなく、VisualDSP++ とプロセッサとの間のデータ
交換が容易になります。
BTC を使用すれば、ユーザは、プロセッサの実行を中断することなく、更
新または変更された変数を表示できます。高速の読み書きなど BTC の性
能を高めるには、下記の URLで当社の最新の DSP エミュレータ・シリー
ズをご確認ください。
www.analog.com/processors/resources/crosscore/emulators/index.html
バ ッ ク グ ラ ウ ン ド・テ レ メ ト リ・チ ャ ン ネ ル の 詳 細 に つ い て は、
『VisualDSP++ 3.5 User’s Guide for 16-Bit Processors』またはオンライン・
ヘルプを参照してください。
2-14
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
EZ-KIT Lite VisualDSP++ インターフェースの
使い方
ここでは、VisualDSP++ グラフィカル・ユーザ・インターフェースの以
下のパーツについて説明します。
• 「トレース・ウィンドウ」2-15ページ
• 「パフォーマンス・モニタ」2-16 ページ
• 「ブート・ロード」2-18ページ
• 「ターゲット・オプション」2-18 ページ
• 「制約付きのソフトウェア・ブレークポイント」2-21 ページ
■ トレース・ウィンドウ
View–>Debug Windowsメニューから Traceコマンドを選択すると、Trace
ウィンドウが開きます(図 2-1)。
図 2-1.
Trace ウィンドウ
トレース・バッファには、プログラム・シーケンサによって取得したプロ
グラム・フローの最後の変更履歴 16 回分が格納されます。プログラム・
シーケンサの最新のパスを再現するには、この履歴をご覧ください。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-15
EZ-KIT Lite VisualDSP++ インターフェースの使い方
トレース・バッファは、リセット・サービス・ルーチンにある間、もしく
はゼロオーバーヘッド・ループに起因するフロー変化については、追跡を
行いません。
L
X
トレース・バッファを使用するには、プログラムがリセット・サー
ビス・ルーチンを抜け出していることが必要です。
トレース・バッファをイネーブルにする
Trace ウィンドウにトレース履歴を表示するには、まず、トレース・バッ
ファをイネーブルにします(Tools–>Trace メニューから Enable Trace を
選択します)
。停止のたびに、Trace ウィンドウは、前回の停止以降に発生
した変更によって更新されます。トレース・バッファを読み出すと、ト
レース・バッファの内容が破壊され、前回の実行より前に保存されていた
情報は廃棄されます。
X
トレース・バッファ・データの読み出し
青色の大カッコ内の最初の列は、Trace ウィンドウでの行番号を示します。
大カッコ内の 2番目の列は、縦方向のペアで表示され、トレース番号を示
します。各ペアでは、最初(上側)がソース・トレースであり、2 番目(下
側)がデスティネーション・トレースです。大カッコ内の 3 番目の列は、
命令のアドレスを示します。各アドレスには、アセンブリ命令が続きます。
トレースは、上方に成長します。2-15ページの図 2-1では、トレース0は
トレース1の前に発生し、
トレース1はトレース2の前に発生したものです。
■ パフォーマンス・モニタ
Settings メニューからPerformance Monitor を選択すると、図 2-2 に示す
Performance Monitor Control ダイアログ・ボックスが開きます。ダイアロ
グ・ボックスの説明を、2-17 ページの表 2-10 に示します。
2-16
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
図 2-2.
Performance Monitor ダイアログ・ボックス
Performance Monitor は32 ビット・カウンタであり、コア内でのイベン
トの出現を追跡することによって、システム動作を解析できます。カウン
タがゼロになると、Type オプションによって規定された、例外またはエ
ミュレーション・イベントを引き起こします。
表 2-10. Performance Monitor のオプション
オプション
説明
Enable
性能モニタリングをイネーブルにします。
Mode
イベント追跡の動作モードを決定:
Disabled:モニタをディスエーブルにします。
User:ユーザ・モードで追跡します。
Supervisor:スーパバイザ・モードで追跡します。
Both:ユーザ・モードとスーパバイザ・モードの両方で追跡します。
Type
マッチ時に発生するイベントのタイプを決定:
Exception:例外を発生させます。この例外を検出および処理するハンドラをイ
ンストールできます。
Emulation:DSP を停止させます。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-17
EZ-KIT Lite VisualDSP++ インターフェースの使い方
表 2-10. Performance Monitor のオプション(続き)
オプション
説明
Event
追跡されるイベントを指定します。詳細については、ご使用のプロセッサの
『Hardware Reference』を参照してください。イベントには、ストール、キャッ
シュのヒット/ミス、ループの繰り返し、ブランチ、割り込み、ロード、スト
ア、DMA アクセスなどが含まれます。
Count
カウントを指定します。32 ビット・カウンタがゼロになると、例外またはエ
ミュレーション・イベントが発生します。たとえば、3 番目に出現したイベン
トで停止するには、count に 0xFFFFFFFE をロードし、Type に Emulation を設
定します。カウンタは、カウントアップして折り返すため、プロセッサは希望
どおりに停止します。
■ ブート・ロード
Settings メニューから Boot Load を選択すると、プロセッサが動作し、ボー
ドでハード・リセットを実行します。このコマンドを使用すれば、ハー
ド・リセットを実行したいときに、VisualDSP++ のシャット・ダウン、
EZ-KIT Lite ボードのリセット、VisualDSP++ の再起動という手間を省け
ます。
この機能は、外付けパーツからデバッグ・ブート・コードをロードした
り、デバイスを既知の状態にしたいときにご使用ください。
■ ターゲット・オプション
Settings メニューから Target Optionsを選択すると、Target Options ダイア
ログ・ボックスが開きます(図 2-3)。ADSP-BF533 EZ-KIT Lite 評価シ
ステムのプロセッサを制御するには、Target Optionsを使用します。
2-18
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
図 2-3.
X
Target Options ダイアログ・ボックス
Reset Options
Reset Options では、リセット時のプロセッサの動作を制御します。Reset
Optionsを表 2-11 に示します。
表 2-11.
X
Reset Options
オプション
説明
Core reset
デバッガがリセットを実行するときに、コアをリセットします。
System reset
デバッガがリセットを実行するときに、ペリフェラルをリセットします。
On Emulator Exit
この Target Options は、VisualDSP++ がDSP の制御を放棄したとき(た
とえば、VisualDSP++ を終了するとき)に、プロセッサの動作を制御し
ます。このオプションを表 2-12 に示します。
X
その他のオプション
表 2-13に、その他の Target Options を示します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-19
EZ-KIT Lite VisualDSP++ インターフェースの使い方
表 2-12. On Emulator Exit Target Options
オプション
説明
On Emulator Exit
エミュレータが DSP の制御を放棄したときの DSP の状態を決定:
Reset DSP and Run:DSP はリセットされて、そのリセット・ベク
トル位置から実行を開始します。
Run from current PC:DSP は、その現在位置から実行を開始します。
Stall the DSP:DSP をリセットしてから、内部メモリの最初の位置に
JUMP 0 を書き込むため、終了後に DSP はタイト・ループ内で動きが
取れなくなります。
表 2-13. その他の Target Options
オプション
説明
Reset before loading
executable
DSP プログラムをロードする前に、レジスタをリセットします。ファ
イルのロード時に DSP レジスタをそのリセット値に変更してはなら
ない場合、このオプションをクリアします。
Verify all writes to target
memory
DSP へのすべてのメモリ書き込みを検査します。各書き込みの後で
読み出しを実行し、マッチング条件がないかどうか値をチェックしま
す。
最初のプログラム開発時に、最初のビルド問題(存在しないメモリへ
のデータ・ロードなど)を特定して解決するには、このオプションを
有効にします。
実行可能ファイルのロード性能を高めるには、このオプションをクリ
アします。これによって VisualDSP++ は、各書き込みの確認に必要
な追加の読み出しを行いません。
Reset cycle counters on run
Run コマンドが発行される前に、サイクル・カウント・レジスタをゼ
ロにリセットします。プログラム内のブレークポイント間で実行され
たサイクル数をカウントするには、このオプションを選択します。
Auto configure SDRAM
bank 0
EZ-KIT Lite 評価ボードに組み込まれた SDRAM バンク 0 メモリと通
信するために、VisualDSP++ は必要なレジスタを自動設定します。
このオプションを選択すれば、VisualDSP++ を通じてバンク 0 がア
クセスされたとき(たとえば、プログラムのロード時またはメモリ・
ウィンドウを表示するとき)
、VisualDSP++ はバンク 0 を設定します。
メモリを手動で設定する場合には、このオプションをクリアします。
2-20
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite の使い方
■ 制約付きのソフトウェア・ブレークポイント
EZ-KIT Lite 開発システムは、特定の条件が満たされたときにブレーク
ポイントの配置を制限します。つまり、一定の条件のもとでは、ブレー
クポイントを効果的に配置できません。このような条件は、EZ-KIT Lite
とそのターゲット・プロセッサのバス・アーキテクチャ、パイプライン
の深さ、および配列に依存します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
2-21
EZ-KIT Lite VisualDSP++ インターフェースの使い方
2-22
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
第3章
EZ-KIT LITEハードウェア・
リファレンス
この章では、 ADSP-BF533 EZ-KIT Lite ボードのハードウェア設計につ
いて説明します。以下のテーマを取り上げます。
• 「システム・アーキテクチャ」3-2ページ
ADSP-BF533 EZ-KIT Lite ボードの設定およびボード部品とプロ
セッサとのインターフェースについて説明します。
• 「ジャンパと DIP スイッチの設定」3-9ページ
設定ジャンパと DIP スイッチの位置と機能について説明します。
• 「LED と押しボタン」3-13ページ
LED と押しボタンの位置と機能について説明します。
• 「コネクタ」3-16ページ
ボード上の全コネクタの位置とパーツ番号を示します。また、対応
部品のメーカー情報とパーツ番号情報も提供します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-1
システム・アーキテクチャ
システム・アーキテクチャ
ここでは、EZ-KIT Liteボード上のプロセッサの構成を説明します。
32 MB
SDRAM
2 MB
16M 16
1M 8
LEDs (6)
2
EBUI
JTAG
JTAG
32.768 KHz
ADSP-BF533
RTC
27 MHz
UART
SPORT1
SPI
SPORT0
PPI/PFs
PBs (4)
SPORT0
+7.5V
A5V 3.3V
ADM3202
RS-232
TX/RX
ADV7183
AD1836
ADV7171
RS-232
4
図 3-1.
6
3
3
システム・アーキテクチャ
EZ-KIT Lite は、 ADSP-BF533 Blackfin プロセッサの機能を実動作させ
るように設計されています。プロセッサの IO 電圧は3.3Vです。プロセッ
サのコア電圧は、内部電圧レギュレータまたは固定された 1.4V の外部レ
ギュレータから供給できます。プロセッサが 600MHz を超える速度で動作
している場合には、1.4V のレギュレータを使用する必要があります。コア
電圧源の設定の詳細については、3-10 ページの「コア電圧源選択ジャンパ
(JP3)
」を参照してください。
3-2
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
コア電圧とコア・クロック・レートは、実行時にプロセッサで設定できま
す。入力クロックは 27MHz です。32.768kHz の水晶発振子が、プロセッ
サのリアル・タイム・クロック(RTC)入力を提供します。プロセッサの
デフォルト・モードは、フラッシュ・ブートです。デフォルト・ブート・
モードの変更については、3-9 ページの「ブート・モード選択ジャンパ
(JP1、JP2)」を参照してください。
■ 外部バス・インターフェース・ユニット
外部バス・インターフェース・ユニット(EBIU)は16 ビット幅のデー
タ・バ ス、ア ド レ ス・バ ス、お よ び 制 御 バ ス を 含 み、外 部 メ モ リ と
ADSP-BF533 デバイスを接続します。16 ビットと8 ビットの両方のアク
セスをサポートします。EZ-KIT Lite では、EBI ユニットは SDRAM とフ
ラッシュ・メモリに接続します。
32M バイト(16M × 16 ビット)の SDRAM は、同期メモリ・セレクト 0
ピン(~SMS0)に接続します。SDRAM の設定については、2-4 ページの
「SDRAMインターフェースの使い方」を参照してください。なお、SDRAM
クロックはプロセッサのクロック出力(CLK OUT)です。この周波数が
133MHz を超えないようにしてください。
2 つのフラッシュ・メモリ・デバイスは、非同期メモリ・セレクト信号
~AMS2 ~ ~AMS0 に接続します。デバイスは、合計で2M バイトのプライマ
リ・フラッシュ・メモリ、128K バイトのセカンダリ・フラッシュ・メモ
リ、および 64K バイトのSRAM を提供します。通常動作時には、プロセッ
サは、ブーティングと情報の格納のためにこのメモリを使用できます。詳
細については、2-6 ページの「フラッシュ・メモリの使い方」を参照して
ください。
すべてのアドレス信号、データ信号、制御信号は、拡張コネクタ(P3–1)
を介して外部から取得できます。これらのコネクタのピン配置は、付録B、
B-1 ページの「回路図」を参照してください。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-3
システム・アーキテクチャ
■ SPORT0 オーディオ・インターフェース
SPORT0 インターフェースは、AD1836 オーディオ・コーデック、SPORT
コネクタ(P3)、および拡張インターフェースに接続します。AD1836 コー
デックは、プライマリとセカンダリのデータ送/受信ピンを使用して、
オーディオ入/出力との間でデータを入/出力します。
SPORT コネクタのピン配置と拡張インターフェース・コネクタについて
は、付録B、B-1 ページの「回路図」を参照してください。
■ SPI インターフェース
プロセッサのシリアル・ペリフェラル・インターフェース(SPI)は、
AD1836 オーディオ・コーデックと拡張インターフェースに接続します。
AD1836 への SPI接続は、デバイスのコントロール・レジスタへのアクセ
スに使用します。プロセッサの PF4 フラグは、SPI ポートのデバイス・セ
レクトとして使用します。
■ プログラマブル・フラグ
プロセッサには、15 本のプログラマブル・フラグ・ピン(PF)がありま
す。これらのピンには、プロセッサの設定に応じて、複数の機能がありま
す。表 3-1 に、EZ-KIT Lite でのプログラマブル・フラグ・ピンの使い方
を示します。
表 3-1.
プログラマブル・フラグの接続
DSP PF ピン
3-4
他の DSP 機能
EZ-KIT 機能
PF0
ADV7171 と ADV7183 をプログラムするためのシリ
アル・クロック
PF1
ADV7171 と ADV7183 をプログラムするためのシリ
アル・データ
PF2
ADV7183 の ~OE
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
表 3-1.
プログラマブル・フラグの接続(続き)
DSP PF ピン
他の DSP 機能
EZ-KIT 機能
PF3
FS3
ADV7183 のフィールド・ピン。3-11 ページの「ビデ
オ設定スイッチ(SW3)」を参照。
AD1836 の SPI セレクト
PF4
PF5
PF6
PF7
PF8
押しボタン(SW4)。押しボタンをディスエーブルにす
る方法については、2-11 ページの「LED と押しボタ
ンの使い方」と、3-12 ページの「押しボタン・イネー
ブル・スイッチ(SW9)」を参照。
PF9
押しボタン(SW5)。押しボタンをディスエーブルにす
る方法については、2-11 ページの「LED と押しボタ
ンの使い方」と、3-12 ページの「押しボタン・イネー
ブル・スイッチ(SW9)」を参照。
PF10
押しボタン(SW6)。押しボタンをディスエーブルにす
る方法については、2-11 ページの「LED と押しボタ
ンの使い方」と、3-12 ページの「押しボタン・イネー
ブル・スイッチ(SW9)」を参照。
PF11
押しボタン(SW7)。押しボタンをディスエーブルにす
る方法については、2-11 ページの「LED と押しボタ
ンの使い方」と、3-12 ページの「押しボタン・イネー
ブル・スイッチ(SW9)」を参照。
PF12
PPI7
ADV7171 と ADV7183 のデータ(MSB)
PF13
PPI6
ADV7171 と ADV7183 のデータ
PF14
PPI5
ADV7171 と ADV7183 のデータ
PF15
PPI4
ADV7171 と ADV7183 のデータ
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-5
システム・アーキテクチャ
■ PPI インターフェース
ADSP-BF533 プロセッサのパラレル・ペリフェラル・インターフェース
(PPI)は、半二重方式の双方向ポートであり、最高 16 ビットのデータに
対 応 で き ま す。こ の イ ン タ ー フ ェ ー ス に は、専 用 の 入 力 ク ロ ッ ク
(27MHz)
、3つの多重フレーム同期信号、および4ビットの専用データが
あります。残りのデータ・ビットは、再設定されたプログラマブル・フラ
グ・ピンから得られます。PPIによって多重化されるピンの詳細については、
3-4ページの「プログラマブル・フラグ」を参照してください。ADSP-BF533
プロセッサの PPI インターフェースについては、『ADSP-BF533 Blackfin
Processor Hardware Reference』を参照してください。表 3-2に、PPI ピ
ンと、EZ-KIT Lite ボード上での使い方について説明します。
表 3-2.
3-6
PPI 接続
DSP PPI ピン
他の DSP 機能
EZ-KIT 機能
PPI7
PF12
ADV7171 と ADV7183 のデータ(MSB)
PPI6
PF13
ADV7171 と ADV7183 のデータ
PPI5
PF14
ADV7171 と ADV7183 のデータ
PPI4
PF15
ADV7171 と ADV7183 のデータ
PPI3
ADV7171 と ADV7183 のデータ
PPI2
ADV7171 と ADV7183 のデータ
PPI1
ADV7171 と ADV7183 のデータ
PPI0
ADV7171 と ADV7183 のデータ
PF3
FS3
ADV7183 のフィールド・ピン。詳細については、
3-11 ページの「ビデオ設定スイッチ(SW3)」を
参照。
TMR1
PPI_HSYNC
ADV7171 と ADV7183 の HSYNC。詳細について
は、3-11 ページの「ビデオ設定スイッチ(SW3)」
を参照。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
表 3-2.
PPI 接続(続き)
DSP PPI ピン
他の DSP 機能
EZ-KIT 機能
TMR2
PPI_FSYNC
ADV7171 と ADV7183 の VSYNC。詳細について
は、3-11 ページの「ビデオ設定スイッチ(SW3)
」
を参照。
PPI_CLK
ADV7183 の出力クロックからの入力、またはプ
ロセッサを駆動する同じ 27MHz 発振器からの入
力。詳細については、2-13 ページの「ビデオの
使い方」を参照。
ADSP-BF533 EZ-KIT Lite ボードでは、ビデオ出力とビデオ入力用に 8
ビットの PPI インターフェースを採用しています。
X
ビデオ出力モード
ビデオ出力モードでは、PPIインターフェースを出力として設定し、内蔵
のビデオ・エンコーダ・デバイスである ADV7171 に接続します。ADV7171
エンコーダ・デバイスは、DAC B、DAC C、および DAC D の出力で3 つのア
ナログ・ビデオ・チャンネルを生成します。PPI データはエンコーダのピ
クセル入力のP7–0 に接続します。エンコーダのPPI入力クロックは27MHz
で動作し、ADSP-BF533プロセッサの CLK IN と同相になります。
エンコーダの同期信号である HSYNC と VSYNC は、入力または出力として設
定できます。ビデオ・ブランキング制御信号は、レベル“1”にあります。
HSYNC 信号と VSYNC 信号は、3-11ページの「ビデオ設定スイッチ(SW3)」
で説明するように、SW3 スイッチを介して ADSP-BF533プロセッサの多重
同期ピンと内蔵ビデオ・デコーダ ADV7183に接続できます。
X
ビデオ入力モード
ビデオ入力モードでは、PPIインターフェースを入力として設定し、内蔵
ビデオ・デコーダ・デバイス ADV7183 に接続します。ADV7183デコーダ
は、AIN1、AIN4、および AIN5 の入力で 3つのアナログ・ビデオ・チャンネ
ルを受け取ります。デコーダのピクセル・データ出力 P15–8 では、PPIデー
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-7
システム・アーキテクチャ
タ(PPI3–0 と PF15–12)を駆動します。2-9ページの表 2-8で示すように、
PPI クロックを駆動するために、デコーダの 27MHz ピクセル・クロック
出力を選択できます。
3-11 ページの「ビデオ設定スイッチ(SW3)
」で説明するように、デコー
ダの同期出力 HS/HACTIVE、VS/VACTIVE、および FIELD は、SW3DIP スイッ
チを介して、ADSP-BF533 プロセッサの多重同期ピンとボード上のビデ
オ・エンコーダ ADV7171 に接続できます。
■ UART ポート
プロセッサの非同期シリアル・インターフェース(UART)ポートは、拡
張インターフェースだけでなく、ADM3202 RS232ライン・ドライバにも
接続します。RS232 ライン・ドライバは DB9 オス・コネクタに接続される
ため、PC やその他のシリアル・デバイスにインターフェースすることが
できます。
■ 拡張インターフェース
拡張インターフェースは、3 つの 90 ピン・コネクタで構成されます。3-8
ページの表 3-3 に、各コネクタが提供するインターフェースを示します。
これらのコネクタの正しいピン配置については、B-1 ページの付録 B「回
路図」を参照してください。コネクタの外形寸法については、テクニカル
/カスタマ・サポートにお問い合わせください。
表 3-3.
3-8
コネクタ・インターフェース
コネクタ
インターフェース
J1
5V、GND、アドレス、データ、PPI
J2
3.3V、GND、SPI、NMI、TMR2-0、SPORT0、SPORT1、PF15-0、EBUI 制御信号
J3
5V、3.3V、GND、UART、フラッシュ IO、リセット、ビデオ制御信号
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
拡張インターフェースを使用するときには、電流とインターフェース速度
の限界を考慮する必要があります。最大電流限界は、使用するレギュレー
タの機能に依存します。回路を追加すると信号に新たな負荷が加わり、実
効最大速度が低下することがあります。
[
追加回路の影響について、アナログ・デバイセズは責任を負いませ
ん。また、サポートもしておりません。
■ JTAG エミュレーション・ポート
JTAG エミュレーション・ポートによって、エミュレータは、6 ピン・イ
ンターフェースを通じてプロセッサの内部/外部メモリにアクセスでき
ます。プロセッサの JTAG エミュレーション・ポートはUSB デバッギン
グ・インターフェースにも接続されます。エミュレータを P4 でボードに接
続すると、USB デバッギング・インターフェースがディスエーブルにな
ります。JTAG コネクタの詳細については、3-20 ページの「JTAG (P4)」
を参照してください。
この他の使用可能なエミュレータについては、アナログ・デバイセズにご
連絡ください(「製品情報」を参照)
。
ジャンパと DIP スイッチの設定
ここでは、ジャンパと DIPスイッチの動作について説明します。図 3-2に
は、ジャンパと DIP スイッチの位置を示します。
■ ブート・モード選択ジャンパ(JP1、JP2)
プロセッサのブート・モードは、ジャンパ JP1 と JP2 によって決まります。
表 3-4 に、使用可能なブート・モード設定を示します。デフォルトでは、
プロセッサはボード上のフラッシュ・メモリからブートされます。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-9
ジャンパと DIP スイッチの設定
図 3-2.
ジャンパおよび DIP スイッチの位置
表 3-4.
ブート・モード設定
JP1 (BMODE1)
JP2 (BMODE0)
ブート・モード
インストール済み
インストール済み
16 ビットの外部メモリ
インストール済み 1
未インストール
フラッシュ・メモリ
未インストール
インストール済み
予約済み
未インストール
未インストール
SPI EEPROM
1
デフォルト設定
■ コア電圧源選択ジャンパ(JP3)
プロセッサのコア電圧は、プロセッサの内部電圧レギュレータまたは固定
された1.4Vの外部レギュレータから取得できます。プロセッサが600MHz
を超える速度で動作するときには、1.4V の外部レギュレータを使用する必
要があります。表 3-5に、コア電圧源選択ジャンパ JP3 の機能を示します。
3-10
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
表 3-5.
コア電圧源設定
ポジション
コア電圧源
1と2
プロセッサの内部電圧レギュレータ
2と3
1.4V の外部レギュレータ
■ テスト DIP スイッチ(SW1、SW2)
ボードの下部には 2 つの DIPスイッチ(SW1 と SW2)があります。これらの
スイッチは、テスト用にのみ使用されるため、常に“OFF”の位置にして
ください。
■ ビデオ設定スイッチ(SW3)
ビデオ設定スイッチ(SW3)では、ADV7183 ビデオ・デコーダと ADV7171
ビデオ・エンコーダからのいくつかのビデオ信号が、プロセッサの PPI に
転送される方法を制御します。また、PF2 ピンがADV7183ビデオ・デコー
ダ出力の OE を制御するかどうかも、このスイッチによって決まります。
表 3-6に、
“ON”位置においてどのプロセッサの信号がエンコーダ/デコー
ダに接続されるかを示します。
表 3-6.
ビデオ設定スイッチ(SW3)
スイッチ位置(デフォルト)
プロセッサ信号
ビデオ信号
1 (OFF)
TMR1 (HSYNC)
HSYNC (ADV7171)
2 (OFF)
TMR1 (HSYNC)
HS (ADV7183)
3 (OFF)
TMR2 (VSYNC)
VS (ADV7183)
4 (OFF)
TMR2 (VSYNC)
VSYNC (ADV7171)
5 (OFF)
PF3 (FIELD)
FIELD (ADV7183)
6 (ON)
PF2
~OE (ADV7183)
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-11
ジャンパと DIP スイッチの設定
SW3 の位置1 ~ 5 では、VSYNC、HSYNC、および FIELD の各制御信号がプロ
セッサ PPI に転送されるかどうかと、その転送方法が決まります。エン
コーダとデコーダの標準設定ではプロセッサがデータ・ストリームに組み
込まれた制御情報を読み出しできるため、これは必要ありません。
SW3 の位置 6 では、PF2 が ADV7183 の ~OE 信号に接続されるかどうかが決
まります。スイッチが“OFF”の場合、PF2 は他の動作に使用でき、デコー
ダ出力イネーブルはプルアップ抵抗によって“HIGH”に保持されます。
■ 押しボタン・イネーブル・スイッチ(SW9)
押しボタン・イネーブル・スイッチ(SW9)の位置 1~ 4によって、ユーザ
は、押しボタンに関連付けられているドライバをプロセッサの PF ピンか
ら切り離すことができます。位置 5 と6 は、SPORT0 のクロックと送/受信
フレーム同期を接続するために使用されます。これは、AD1836 ビデオ・
デコーダとプロセッサがI2Sモードで通信しているときに重要です。表 3-7
に、スイッチが“ON”位置のときに駆動されるPF を示します。
表 3-7.
押しボタン・イネーブル・スイッチ(SW9)
スイッチ位置
デフォルト設定
ピン番号
信号(サイド 1)
ピン番号
信号(サイド 2)
1
ON
1
SW4
12
PF8
2
ON
2
SW5
11
PF9
3
ON
3
SW6
10
PF10
4
ON
4
SW7
9
PF11
5
OFF
5
TFS0
8
RFS0
6
OFF
6
RSCLK0
7
TSCLK0
3-12
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
LED と押しボタン
ここでは、LED と押しボタンの機能について説明します。図 3-3 には、
LED と押しボタンの位置を示します。
図 3-3.
LED と押しボタンの位置
■ プログラマブル・フラグ押しボタン(SW7-4)
汎用のユーザ入力として 4 つの押しボタン SW7–4 を提供しています。これ
らのボタンは、プロセッサのプログラマブル・フラグ・ピン PF11–8 に接
続します。押しボタンはアクティブ“HIGH”であり、押されると、プロ
セッサに High (1) を送信します。プロセッサをプログラムする際のPF の使
い方については、2-11 ページの「LED と押しボタンの使い方」を参照し
てください。押しボタン・イネーブル・スイッチ(SW9)では、押しボタ
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-13
LED と押しボタン
ンを PF から切り離すことができます(詳細については、3-12ページの「押
しボタン・イネーブル・スイッチ(SW9)」を参照)
。表 3-8に、プログラ
マブル・フラグ信号と対応するスイッチを示します。
表 3-8.
プログラマブル・フラグ・スイッチ
DSP プログラマブル・フラグ・ピン
押しボタン参照記号
PF8
SW4
PF9
SW5
PF10
SW6
PF11
SW7
■ リセット押しボタン(SW8)
RESET 押しボタンでは、USB インターフェース・チップ(U34)を除く、
ボード上のすべての IC をリセットします。USB ケーブルが差し込まれ、
PC によって通信が正しく初期化された後では、押しボタンが押されても
チップはリセットされません。USB 通信が初期化された後に USB をリ
セットする唯一の方法は、ボードをパワーダウンすることです。
■ 電源 LED(LED1)
LED1 の点灯(緑色)は、ボードに適切な電源が供給されていることを示し
ます。
■ リセット LED(LED2、LED3)
LED2 の点灯は、すべての主要 IC のマスター・リセットがアクティブであ
ることを示します。LED3 が点灯すると、USB インターフェース・チップ
(U34)のリセット中です。USBチップがリセットされるのは、パワーアッ
プ時、または USB通信が初期化されていない場合です。
3-14
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
■ ユーザ LED(LED9-4)
6 つの LED は、フラッシュ・メモリ(U5)の 6本の汎用 IOピンに接続しま
す。LED はアクティブ“HIGH”であり、フラッシュ・メモリ内の正しい
メモリ・アドレスに“1”を書き込むと点灯します。LED をプログラムす
る際のフラッシュの使い方については、2-11 ページの「LED と押しボタ
ンの使い方」を参照してください。
表 3-9.
ユーザ LED
LED 参照記号
フラッシュ・ポート名
LED4
PB0
LED5
PB1
LED6
PB2
LED7
PB3
LED8
PB4
LED9
PB5
■ USB モニタ LED(LED11)
USBモニタLED(LED11)は、USB通信が正しく初期化されて、VisualDSP++
EZ-KIT Liteセッションを使用してプロセッサに接続できることを示しま
す。これには、約 15 秒かかります。LED が点灯しない場合には、ボード
の電源を再投入するか、USBドライバを再インストールします(1-6ペー
ジの「EZ-KIT Lite の USB ドライバのインストール」を参照)
。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-15
コネクタ
コネクタ
ここでは、コネクタ機能と対応コネクタについて説明します。図 3-4 に、
コネクタの位置を示します。
図 3-4.
コネクタの位置
■ 拡張インターフェース(J3-1)
3 つのボード間コネクタ・フットプリントは、プロセッサの大部分のペリ
フェラル・インターフェースに信号を供給します。コネクタはボードの下
部にあります。拡張インターフェースの詳細については、3-8ページを参
照してください。J1、J2、および J3 コネクタの価格と在庫については、
Samtec にお問い合わせください。
3-16
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
パーツ説明
90 ポジション 0.05" 間隔、SMT
(J1、J2、J3)
メーカー
パーツ番号
Samtec
SFC-145-T2-F-D-A
対応コネクタ
90 ポジション 0.05" 間隔
(スルー・ホール)
Samtec
TFM-145-x1 Series
90 ポジション 0.05" 間隔
(表面実装)
Samtec
TFM-145-x2 Series
90ポジション0.05"間隔(低価格) Samtec
TFC-145 Series
■ オーディオ(J4、J5)
パーツ説明
メーカー
パーツ番号
2 × 2 RCA ジャック(J5)
SWITCHCRAFT
PJRAS2X2S01
3 × 2 RCA ジャック(J4)
SWITCHCRAFT
PJRAS3X2S01
対応コネクタ
2 チャンネル RCA 相互接続
ケーブル
Monster Cable
BI100-1M
■ ビデオ(J8)
パーツ説明
メーカー
パーツ番号
3 × 2 RCA ジャック(J4)
SWITCHCRAFT
PJRAS3X2S01
■ 電源(J9)
電源コネクタは、EZ-KIT Liteボードの動作に必要なすべての電源を提供
し、ボードに DC 電源を提供します。次の表に、電源コネクタのピン配置
を示します。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-17
コネクタ
パーツ説明
メーカー
パーツ番号
2.5mm 電源ジャック(J9)
SWITCHCRAFT
RAPC712
Digi-Key
SC1152-ND
電源(EZ-KIT Lite に付属)
GlobTek
7.5V 電源
TR9CC2000LCP-Y
電源コネクタは、EZ-KIT Lite ボードに DC 電源を提供します。表 3-10に、
電源仕様を示します。
表 3-10. 電源仕様
端子
接続
センター・ピン
+7.5 [email protected]
外輪
GND
■ FlashLINK (P1)
FlashLINKコネクタを使用すれば、
STMicroelectronics DSM2150 flash/PLD
チップを設定およびプログラムすることができます。FlashLINK コネク
タの詳細については、2-10ページの「フラッシュ・メモリの設定」を参照
してください。
パーツ説明
直角 7X2 シュラウド付き 0.1 間隔
(J10)
メーカー
パーツ番号
TYCO
2-767004-2
対応製品
FlashLINK JTAG Programmer
3-18
ST Micro
FL-101B
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
EZ-KIT Lite ハードウェア・リファレンス
■ RS232(P2)
表 3-11に、RS232互換のコネクタを示します。
表 3-11.
RS232 コネクタ
パーツ説明
メーカー
パーツ番号
DB9、オス、直角(P2)
Digi-Key
A2096-ND
対応製品
2m のメス間ケーブル
Digi-Key
AE1016-ND
■ SPORT0 (P3)
SPORT0 コネクタは、20 ピン・コネクタにリンクします。コネクタのピン
配置については、B-1ページの「回路図」を参照してください。コネクタ
の価格と在庫については、AMP にお問い合わせください。
パーツ説明
メーカー
20ポジションAMPMODUシステム AMP
50 ソケット(P3)
パーツ番号
104069-1
対応コネクタ
20 ポジション・リボン・ケーブル・ AMP
コネクタ
111196-4
20ポジションAMPMODUシステム AMP
20 コネクタ
2-487937-0
20ポジションAMPMODUシステム AMP
20 コネクタ(ロックなし)
2-487938-0
軟質フィルム接点
(コネクタごとに 20)
AMP
487547-1
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
3-19
コネクタ
■ JTAG (P4)
JTAG ヘッダは、JTAG インサーキット・エミュレータ・ポッド用の接続
点です。エミュレータが JTAG ヘッダに接続されると、USB デバッグ・イ
ンターフェースがディスエーブルにされます。
L
L
3-20
キーイングを提供するため、ピン 3は欠落しています。対応コネク
タのピン 3には、プラグを装着させてください。
EZ-KIT Liteボードでエミュレータを使用する際には、エミュレータ
で提供される接続指示に従ってください。
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
A
部品表
リファレンス 数量 説明
リファレンス
設計
メーカー
1
2
74LVC14A SOIC14
HEX-INVER-SCHMITTTRIGGER
U10,U41
TI
74LVC14AD
2
1
IDT74FCT3244APY
SSOP20
3.3V-OCTAL-BUFFER
U31
IDT
IDT74FCT3244APY
3
1
IDT74FCT3807AQ
QSOP20
3.3V 1-10 CLOCK DRIVER
U4
IDT
IDT74FCT3807AQ
4
1
CY7C64603-128 PQFP128 U34
USB-TX/RX
MICROCONTROLLER
CYPRESS
CY7C64603-128NC
5
1
MMBT4401 SOT-23
NPN TRANSISTOR
200MA
Q1
FAIRCHILD
MMBT4401
6
1
74LVC00AD SOIC14
U9
PHILIPS
74LVC00AD
7
1
CY7C1019BV33-15VC
SOJ32
128K X 8 SRAM
U39
CYPRESS
CY7C1019BV33-12VC
8
1
SN74AHC1G02 SOT23-5
SINGLE-2 INPUT-NOR
U44
TI
SN74AHC1G02DBVR
9
1
SN74LV164A SOIC14
8-BIT-PARALLEL-SERIAL
U35
TI
SN74LV164AD
10
1
CY7C4201V-15AC
TQFP3264-BYTE-FIFO
U43
CYPRESS
CY7C4201V-15AC
11
1
12.0MHZ THR OSC006
CRYSTAL
Y1
DIG01
300-6027-ND
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
パーツ番号
A-1
A-2
リファレンス 数量 説明
リファレンス
設計
メーカー
パーツ番号
12
1
SN74AHC1G00 SOT23-5
SINGLE-2-INPUT-NAND
U42
TI
SN74AHC1G00DBVR
13
1
12.288MHZ SMT OSC003
U11
DIG01
SG-8002CA-PCC-ND
14
1
SN74LVC1G125 SOT23-5 U7
SINGLE-3STATE-BUFFER
TI
SN74LVC1G125DBVR
15
1
NDS8434A SO-8
P-MOSFET
U32
FAIRCHILD
SEMI
NDS8434A
16
1
MT48LC16M16A2TG-75
TSOP54
256MB-SDRAM
U8
MICRON
MT48LC16M16A2TG-75
17
1
27MHZ SMT OSC003
U3
EPSON
SG-8002CA MP
18
1
32.768KHZ SMT OSC008
U2
EPSON
MC-156 32.768KA-A2
19
2
PSD4256G6V-10UI
TSOP54
1MB-FLASH/GPIO
U5–6
ST MICRO
PSD4256G6V-10UI
20
1
U46
IDT2305-1DC SOIC8
1 TO 5 ZERO DELAY CLK
BUF
21
1
SN74LVC1G32 SOT23-5
SINGLE-2 INPUT OR
GATE
U21
TI
22
1
BF533 24LC00-SN "U33"
SEE 1000127
U33
ANALOG
DEVICES
23
2
1000pF 50V 5% 1206
CERM
C96–97
AVX
24
6
2200pF 50V 5% 1206
NPO
C12,C17,C22, AVX
C27,C32,C37
12065A222JAT050
25
1
ADM708SAR SOIC8
VOLTAGE-SUPERVISOR
U29
ANALOG
DEVICES
ADM708SAR
26
1
ADP3338AKC-33 SOT-223 VR1
3.3V-1.0AMP
REGULATOR
ANALOG
DEVICES
ADP3338AKC-3.3
INTEGRATED ICS9112AM-16
SYS
SN74LVC1G32DBVR
12065A102JAT2A
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
部品表
リファレンス 数量 説明
リファレンス
設計
27
1
ADP3339AKC-5 SOT-223
5V-1.5A REGULATOR
VR5
28
2
29
メーカー
パーツ番号
ANALOG
DEVICES
ADP3339AKC-5-REEL
ADP3339AKC-33 SOT-223 VR3–4
3.3V 1.5A REGULATOR
ANALOG
DEVICES
ADP3339AKC-3.3-RL
1
ADP3336ARM MSOP8
ADJ 500MA REGULATOR
VR6
ANALOG
DEVICES
ADP3336ARM-REEL
30
1
ADV7171KSU TQFP44
VID-ENCODER
U27
ANALOG
DEVICES
ADV7171KSU
31
1
10MA AD1580BRT
SOT23D
1.2V-SHUNT-REF
D1
ANALOG
DEVICES
AD1580BRT
32
2
ADG752BRT SOT23-6
CMOS-SPDT-SWITCH
U25–26
ANALOG
DEVICES
ADG752BRT
33
3
AD8061ART SOT23-5
300MHZ-AMP
U22–24
ANALOG
DEVICES
AD8061ART-REEL
34
1
ADM3202ARN SOIC16
RS232-TXRX
U30
ANALOG
DEVICES
ADM3202ARN
35
1
ADV7183KST LQFP80
VID-DECODER
U28
ANALOG
DEVICES
ADV7183KST
36
8
AD8606AR SOIC8
OPAMP
U12–13,
U15–20
ANALOG
DEVICES
AD8606AR
37
1
ADSP-BF533SKBC
MINIBGA160
U1
ANALOG
DEVICES
38
1
AD1836AAS MQFP52
MULTI-CHANNEL96KHZ-CODEC
U14
ANALOG
DEVICES
AD1836AAS
39
5
RUBBER FEET BLACK
MH1–5
MOUSER
517-SJ-5018BK
40
1
PWR 2.5MM_JACK
CON005
RA
J9
SWITCHCRAFT
SC1152-ND12
41
1
USB 4PIN CON009
USB
J10
MILL-MAX
897-30-004-90-000000
42
1
RCA 2X2 CON013
J5
SWITCHCRAFT
PJRAS2X2S01
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
A-3
A-4
リファレンス 数量 説明
リファレンス
設計
メーカー
パーツ番号
43
1
.05 10X2 CON014
RA
P3
AMP
44
5
SPST-MOMENTARY
SWT013
6MM
SW4-8
PANASONIC EVQ-PAD04M
45
1
IDC 7X2 IDC7X2SRDRA
RIGHT ANGLE
SHROUDED
P1
MOLEX
70247-1401
46
3
0.05 45X2 CON019
SMT SOCKET
J1–3
SAMTEC
SFC-145-T2-F-D-A
47
4
DIP6 SWT017
SW1–3,SW9
DIG01
CKN1364-ND
48
2
RCA 3X2 CON024
RA
J4,J8
SWITCHCRAFT
PJRAS3X2S01
49
14
0.00 1/8W 5% 1206
R27–30,R148, YAGEO
R157–158,
R167,
R174–175,
R177–178,
R182,R193
50
7
AMBER-SMT LED001
GULL-WING
LED4–9,
LED11
51
12
330pF 50V 5% 805
NPO
C13,C18,C23, AVX
C28,C33,C38
52
42
0.01uF 100V 10% 805
CERM
C4,C85,C87,
C108,
C112–113,
C123–124,
C126–128,
C136,
C146–147,
C149–155,
C159–161
AVX
08051C103KAT2A
53
8
0.22uF 25V 10% 805
CERM
C129–130,
C137–142
AVX
08053C224FAT
104069-1
0.0ECT-ND
PANASONIC LN1461C-TR
08055A331JAT
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
部品表
リファレンス 数量 説明
リファレンス
設計
メーカー
54
73
0.1uF 50V 10% 805
CERM
C6,C8,C71–72, AVX
C75–81,C84,
C86,C88–95,
C98–101,
C105,
C109–111,
C114–122,
C125,C131
55
8
0.001uF 50V 5% 805
NPO
C7,C9–11,
C49–50,
C52–53
AVX
08055A102JAT2A
56
8
10uF 16V 10% C
TANT
CT13,
CT21–27
SPRAGUE
293D106X9016C2T
57
45
10K 100MW 5% 805
R1, R4, R10,
R12–13,
R15–16
AVX
CR21-103J-T
58
9
33 100MW 5% 805
R5–6, R8–9,
R31,R144,
R179,R183
AVX
CR21-330JTR
59
2
4.7K 100MW 5% 805
R17,R220
AVX
CR21-4701F-T
60
1
1M 100MW 5% 805
R202
AVX
CR21-1004F-T
61
1
1.5K 100MW 5% 805
R203
AVX
CR21-1501F-T
62
1
1.2K 1/8W 5% 1206
R129
DALE
CRCW1206-122JRT1
63
6
49.9K 1/8W 1% 1206
R38,R45,R54, AVX
R62,R70,R78
CR32-4992F-T
64
2
2.21K 1/8W 1% 1206
R212–213
AVX
CR32-2211F-T
65
1
2000pF 50V 5% 1206
CERM
C83
AVX
12065A202JAT2A
66
12
100pF 100V 5% 1206
NPO
C15,C20,C25, AVX
C30,C35,C40,
12061A101JAT2A
67
5
10uF 16V 10% B
TANT
CT1–2,
CT14–16
AVX
TAJB106K016R
68
4
100 100MW 5% 805
R149,R152,
R154–155
AVX
CR21-101J-T
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
パーツ番号
08055C104KAT
A-5
A-6
リファレンス 数量 説明
リファレンス
設計
メーカー
69
6
220pf 50V 10% 1206
NPO
C16,C21,C26, AVX
C31,C36,C41
12061A221JAT2A
70
4
600 100MHZ 200MA 603
0.50 BEAD
FER14–17
MURATA
BLM11A601SPT
71
3
2A S2A_RECT DO-214AA D2–4
SILICON RECTIFIER
GENERALSEMI
S2A
72
12
600 100MHZ 500MA 1206 FER1–5,
0.70 BEAD
FER9–11,
FER18–19,
FER18–19,
FER21–22
DIGI-KEY
240-1019-1-ND
73
4
237 1/8W 1% 1206
R93,R95,R97, AVX
R99
74
4
750K 1/8W 1% 1206
R86,R90,R94, DALE/VISHAY CRCW12067503FRT1
R96
75
16
5.76K 1/8W 1% 1206
R82–85,
R87–89,
R91–92,R98
76
6
11.0K 1/8W 1% 1206
R34,R48,R50, DALE
R58,R66,R74
CRCW12061102FRT1
77
8
120PF 50V 5% 1206
NPO
C42–45,C55,
C57–59
PHILLIPS
1206CG121J9B200
78
1
68PF 50V 5% 1206
C82
PHILLIPS
1206CG680J9B200
79
1
1UF 16V 10% 805
X7R
C5
MURATA
GRM40X7R105K016A
L
80
12
75 1/8W 5% 1206
R113–114,
R116–117,
R120–121
PHILIPS
9C12063A75R0JLHFT
81
2
30PF 100V 5% 1206
C206–207
AVX
12061A300JAT2A
82
1
68UF 6.3V 20% D
TANT
CT28
PANASONIC ECS-TOJD686R
83
6
680PF 50V 1% 805
NPO
C14,C19,C24, AVX
C29,C34,C39
PHYCOMP
パーツ番号
CR32-2370F-T
9C12063A5761FKHFT
08055A681FAT2A
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
部品表
リファレンス 数量 説明
リファレンス
設計
メーカー
84
3
10UF 25V +80-20% 1210
Y5V
C198–200
85
6
2.74K 1/8W 1% 1206
R41,R47,R57, PANASONIC ERJ-8ENF2741V
R65,R73,R81
86
12
5.49K 1/8W 1% 1206
R35,R40,R42, PANASONIC ERJ-8ENF5491V
R49,R51,R56,
R59
87
6
3.32K 1/8W 1% 1206
R36,R43,R52, DALE
R60,R68,R76
88
6
1.65K 1/8W 1% 1206
R37,R44,R53, PANASONIC ERJ-8ENF1651V
R61,R69,R77
89
10
10UF 16V 20% CAP002
ELEC
CT3–12
DIG01
PCE3062TR-ND
90
1
53.6K 1/10W 1% 805
R184
PHILIPS
9C08052A5362FKRT/R
91
1
10UH 47 +/-20 IND001
L12
DIG01
445-1202-2-ND
92
2
10K 50MW 5% BGA36
RN1–2
CTS
RT130B7
93
15
0.00 100MW 5% 805
R3,R22,
R24–25,
R111,R132,
R135–136,
R141,
R186–189,
R210,R222
VISHAY
CRCW0805 0.0 RT1
94
1
190 100MHZ 5A FER002
FER23
MURATA
DLW5BSN191SQ2
95
1
3.32K 100MW 1% 805
C188
DIG01
P3.32KCCTR-ND
96
3
22 1/10W 5% 805
R14, R180–181 VISHAY/
DALE
CRCW0805220JRT1
97
6
0.68UH 0.72 10% 805
L4–9
MURATA
LQG21NR68K10T1
98
1
1A ZHCS1000 SOT23D
SCHOTTKY
D5
ZETEX
ZHCS1000
99
1
5.6K 1/10W 5% 805
R140
VISHAY
CRCW0805562JRT1
100
3
2.2UH 0.63 10% 805
L1–3
MURATA
LQG21N2R2K10
101
3
1UF 10V 10% 805
C60–61,C104
AVX
0805ZC105KAT2A
MURATA
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
パーツ番号
GRM235Y.5V106Z025
CRCW12063321FRT1
A-7
A-8
リファレンス 数量 説明
リファレンス
設計
メーカー
パーツ番号
102
2
18PF 50VDC 5% 805
CERM
C1, C3
PANASONIC ECJ-2VC1H180J
103
1
10M 1/8W 5% 805
R20
AVX
CR21-106J-T
104
1
DB9 9PIN DB9M
RIGHT ANGLE MALE
P2
3M
787203-2
105
7
1K 1/8W 5% 1206
R115,
R118–119,
R125–126,
R131
AVX
CR32-102J-T
106
3
100K 1/8W 5% 1206
R112,R130,
R176
CR1206-1003
FRT1
107
2
22 1/8W 5% 1206
R200,R207
DALE
CRCW1206220JRT1
108
9
270 1/8W 5% 1206
R146–147,
R160–162,
R164–165,
R168,R195
AVX
CR32-271J-T
109
1
680 1/8W 5% 1206
R163
AVX
CR32-681J-T
110
1
150 1/8W 1% 1206
R122
PANASONIC ERJ-8ENF1500V
111
2
RED-SMT LED001
GULL-WING
LED2–3
PANASONIC LN1261C
112
1
GREEN-SMT LED001
GULL-WING
LED1
PANASONIC LN1361C
113
6
604 1/8W 1% 1206
R39,R46,R55, PANASONIC ERJ-8ENF6040V
R63,R71,R79
114
4
1uF 25V 20% A
TANT -55+125
CT17–20
PANASONIC ECS-T1EY105R
115
2
ADG774A QSOP16
QUICKSWITCH-257
U37–38
ANALOG
DEVICES
ADG774ABRQ
116
1
IDC 7X2 IDC7X2
HEADER
P4
BERG
54102-T08-07
117
1
2.5A RESETABLE FUS001
F1
RAYCHEM
CORP.
SMD250-2
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
A
B
C
D
1
1
2
2
ADSP-BF533 EZ-KIT Lite
3
3
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - TITLE
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:13
D
1
of
12
A
3.3V
B
3.3V
C
D
R5
33
805
ADV7183_27MHZ_CLK
U4
O1
R225
10K
805
O2
R1
10K
805
O3
O4
1
R179
33
805
U3
1
OE
1
IN
O5
O6
3
OUT
O7
O8
27MHZ
OSC003
O9
O10
3
R6
33
805
5
ADV7171_27MHZ_CLK
7
3.3V
R7
33
805
9
11
12
14
DNP
R8
33
805
16
18
19
PPI_27MHZ_CLK
1
CLK_OUT
R9
33
805
REF
DSP_CLK
IDT74FCT3807AQ
QSOP20
Not populated in standard EZ-KIT Configuration.
Can be used to provide DSP clock frequency
other than that of the Video Interface.
6
R19
DNP
805
4
EXT_DSP_CLK
VDD
GND
8
CLKOUT
3
CLK1
2
CLK2
5
CLK3
7
CLK4
RTC
RTXI
CLK_OUT_EXP1
R181
22
805
R109
22
805
IDT2305-1DC
SOIC8
1
RTXO
R20
10M
805
CLK_OUT_EXP2
R224
33
805
U36
1
OE
R180
22
805
U46
U2
1
DNP
3
OUT
2
TERM1 TERM2
4
3
NC2
NC1
DNP
30.0000MHZ
OSC003
DNP
C1
18PF
805
U1
D[0:15]
2
A1
J14
A2
K14
A3
L14
A2
D1
A3
J13
K13
A6
L13
A7
K12
A8
L12
A11
A12
A13
A14
A15
A16
R12
10K
805
D0
A5
A9
3.3V
A1
A4
A10
A17
A18
A19
A4
A5
D2
D3
D4
A6
D5
A7
D6
A8
M12
A9
M13
A10
M14
A11
N14
A12
N13
A13
N12
A14
M11
A15
N11
A16
P13
A17
P12
A18
P11
A19
D7
D8
D9
D10
D11
D12
D13
D14
D15
E13
ARDY
ARDY
G13
AOE
G14
ARE
H14
AWE
AOE
ARE
AWE
AMS1
AMS3
H13
~ABE0/SDQM0
H12
~ABE1/SDQM1
~ABE1/SDQM1
D14
BR
P10
BG
N10
BGH
BR
BG
BGH
B10
NMI
R13
10K
805
N9
D1
P9
D2
M8
D3
N8
D4
P8
D5
M7
D6
N7
D7
P7
D8
M6
D9
N6
D10
P6
D11
M5
D12
N5
D13
P5
D14
P4
D15
RSCLK0
RFS0
DR0PRI
DR0SEC
TSCLK0
TFS0
DT0PRI
DT0SEC
E14
F14
F13
G12
SRAS
SCAS
SCKE
D13
C14
D12
B13
B14
CLKOUT
E12
SA10
C13
SMS
RSCLK0
J3
RFS0
K1
DR0PRI
J2
DR0SEC
J1
TSCLK0
H3
TFS0
H1
DT0PRI
H2
DT0SEC
A13
VROUT1
B12
VROUT2
D2
PF0
C1
PF1
C2
PF2
C3
PF3
B1
PF4
B2
PF5
B3
PF6
B4
PF7
A2
PF8
A3
PF9
PF0
PF1
PF2
PF3
PF4
PF5
PF6
PF7
PF8
DSCLK1
RFS1
DR1PRI
DR1SEC
TSCLK1
TFS1
DT1PRI
G1
RSCLK1
G2
RFS1
G3
DR1PRI
F3
DR1SEC
F1
TSCLK1
E1
TFS1
F2
DT1PRI
E3
DT1SEC
AMS0
AMS1
RX
AMS2
TX
L3
RX
K3
TX
AMS3
SRAS
MISO
SCAS
SCK
SWE
SCKE
D3
MOSI
E2
MISO
D1
SCK
PF9
A4
PF10
A5
PF11
B5
PF12
B6
PF13
A6
PF14
C6
PF15
PF10
C8
PP0
B8
PP1
A7
PP2
B7
PP3
PP0
PF[0:15]
2
SJ2
SHORTING
JUMPER
PF11
DEFAULT=JP1=INSTALLED
PF12
PF13
SJ3
PF14
SHORTING
JUMPER
3.3V
DEFAULT=JP2=NOT INSTALLED
PF15
PP[0:3]
PP1
PP2
R16
10K
805
PP3
R15
10K
805
R18
10K
805
PPI_CLK
PPI_CLK
P2
TMR0
CLK_OUT
SA10
TMR1
TMR2
L2
TMR0
M1
TMR1
K2
TMR2
SMS
DSP_CLK
RTXO
A9
RTXI
A8
RTXO
DEFAULT BOOT MODE = FLASH BOOT
3.3V
C9
TCK
R14
22
805
RTXI
A12
CLKIN
A11
XTALO
L1
TCK
N3
TDO
M3
TDI
N2
TMS
N1
TRST
M2
EMU
3
TDO
TDI
TMS
R2
10K
805
TRST
R10
10K
805
EMU
N4
BMODE0
P3
BMODE1
NMI
C10
RESET
RESET
D0
MOSI
SWE
~ABE0/SDQM0
M9
DT1SEC
AMS0
AMS2
3
C3
18PF
805
U1
A[1:19]
R4
10K
805
32.768KHZ
OSC008
BMODE0
BMODE1
VROUT
C2
0.1UF
805
DNP
JP1
R17
4.7K
805
ADSP-BF533-750
MINIBGA160
R3
0.00
805
DNP
JP2
R11
0.00
805
DNP
1
2
1
2
IDC2X1
2X1
ADSP-BF533-750
MINIBGA160
IDC2X1
2X1
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - DSP
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:13
D
2
of
12
A
B
C
D
3.3V
FlashLINK JTAG HEADER
3.3V
R26
10K
805
P1
1
FLASH_TDI
FLASH_TMS
2
3
4
5
6
7
8
R22
0.00
805
FLASH_TDI
FLASH_TSTAT
U9
FLASH_RESET_C
1
1
U7
2
9
FLASH_TCK_IN
SN74LVC1G125
SOT23-5
10
11
74LVC00AD
SOIC14
12
13
1
2
FLASH_RESET
2
RESET
FLASH_TDI_A
PD0_A
FLASH_TDI_B
74LVC14A
SOIC14
PD1_A
PD2_A
14
FLASH_TERR
7X2
IDC7X2SRDRA
FLASH_TDO
DNP
R21
0.00
805
R25
0.00
805
PE7_A
FLASH_TSTAT
FLASH_TDO
C125
0.1UF
805
RN1
DNP
R23
0.00
805
U10
3
4
FLASH_TCK
1
3.3V
FLASH_TDO_A
PE6_A
FLASH_TDI_A
R24
0.00
805
C5
1UF
805
FLASH_TDO_B
PB7_A
PB6_A
LED6
LED5
LED4
LED2
LED3
LED[6:1]
FLASH A (1MB)
512K x 16
2
LED1
B2
COM1
A1
R1
A2
R2
A3
R3
B1
R4
B3
R5
C1
R6
C2
R7
C3
R8
E2
COM2
D1
R9
D2
R10
D3
R11
E1
R12
E3
R13
F1
R14
F2
R15
F3
R16
10K
BGA36
COM4
R32
R31
R30
R29
R28
R27
R26
R25
COM3
R24
R23
R22
R21
R20
R19
R18
R17
L2
RN2
K1
B2
K2
A1
PB4_B
K3
A2
PB5_B
L1
A3
PB6_B
L3
M1
M2
FLASH_TMS
PB3_B
PC5_A
PB7_B
PC4_A
M3
B1
B3
C1
PB1_B
FLASH_TERR
C2
PB2_B
H2
C3
PE6_B
G1
E2
PA6_A
G2
PPICLK_ONBOARD_SELECT
G3
PA7_A
H1
H3
J1
J2
D2
PB0_B
PPICLK_AD7183_SELECT
PE7_B
ADV7183_RESET
PD1_B
ADV7171_RESET
PA7_B
AD1898_RESET
J3
D1
PD0_B
D3
E1
E3
F1
PA6_B
AD1836_RESET
F2
PA5_B
F3
FLASH B (1MB)
512K x 16
COM1
1
COM4
R1
R32
R2
R31
R3
R30
R4
R29
R5
R28
R6
R27
R7
R26
R8
R25
COM2
COM3
R9
R10
R24
R23
R11
R22
R12
R21
R13
R20
R14
R19
R15
R18
R16
10K
BGA36
R17
L2
K1
PC5_B
K2
PA0_B
K3
PD2_B
L1
PC4_B
L3
FLASH_TDO
M1
M2
FLASH_RESET_C
M3
FLASH_TCK_IN
H2
G1
PA4_B
G2
PA3_B
G3
H1
H3
PA2_B
J1
PA1_B
J2
J3
2
SDRAM 512Mb
(64MB - 32M x 16)
D[0:15]
A[1:19]
U5
3
AD0
4
AD1
5
AD2
6
AD3
7
AD4
10
AD5
11
AD6
12
AD7
13
AD8
14
AD9
15
AD10
16
AD11
17
AD12
18
AD13
19
AD14
20
AD15
~ABE0/SDQM0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
3
A15
U6
PF0
PF1
PF2
PF3
PF4
PF5
PF6
PF7
PG0
PG1
PG2
PG3
PG4
PG5
PG6
PG7
A16
41
A17
42
D0
32
D1
PC1
43
PC2
A19
44
PC3
45
PC4_A
PC4
46
PC5_A
PC5
47
AMS0
PC6
48
AMS2
PC7
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
A1
D2
A2
5
34
D3
A3
6
35
D4
A4
7
36
D5
A5
10
37
D6
A6
11
38
D7
60
CNTL1/~RD
40
~ABE1/SDQM1
CNTL2
PB1
PB2
71
FLASH_TMS
PE0/TMS
72
FLASH_TCK
PE1/TCK
73
FLASH_TDI_A
PE2/TDI
74
FLASH_TDO_A
PE3/TDO
75
FLASH_TSTAT
PE4/TSTAT
PB3
PB4
PB5
PB6
PB7
PE6_A
PE6
78
PE7_A
PE7
22
D9
A10
15
23
D10
A11
16
24
D11
A12
17
25
D12
A13
18
26
D13
A14
19
27
D14
A15
20
28
D15
51
AD1836_RESET
52
55
56
57
58
LED1
62
LED2
63
LED3
64
LED4
65
LED5
66
LED6
68
PD1
PD2
39
FLASH_RESET
RESET
PSD4256G6V-10UI
TQFP80
PD3
79
80
1
2
PF0
AD1
PF1
AD2
PF2
AD3
PF3
AD4
PF4
AD5
PF5
AD6
PF6
AD7
PF7
A17
42
ADV7183_RESET
PC4_B
PPICLK_AD7183_SELECT
PC5_B
PPICLK_ONBOARD_SELECT
AMS1
PA6_A
AMS2
43
44
45
46
47
48
LED[6:1]
AOE
~ABE1/SDQM1
FLASH_TMS
FLASH_TCK
FLASH_TDI_B
PB6_A
FLASH_TDO_B
PB7_A
FLASH_TSTAT
PD0_A
PE6_B
PD1_A
PE7_B
R228
0.00
805
PD2_A
AWE
FLASH_B_RESET
FLASH_RESET
R231
0.00
805
59
60
40
71
72
73
74
75
76
77
78
39
31
D0
32
D1
33
D2
34
D3
35
D4
36
D5
37
D6
38
AD9
PG0
AD10
PG1
AD11
PG2
AD12
PG3
AD13
PG4
AD14
PG5
AD15
PG6
21
D8
22
D9
23
D10
24
D11
25
D12
26
D13
27
D14
28
D15
PC2
PC3
PC4
PC5
PC6
PC7
51
PA0
52
PA1
53
PA2
54
PA3
55
PA4
56
PA5
57
PA6
58
PA7
A3
25
A4
26
A5
29
A6
30
A7
31
A8
32
A9
33
A10
34
22
A12
35
A13
36
A0
DQ0
A1
DQ1
A2
DQ2
A3
DQ3
A4
DQ4
A5
DQ5
A6
DQ6
A7
DQ7
A8
DQ8
A9
DQ9
A10
DQ10
A11
DQ11
A12_NC
DQ12
A18
20
A19
21
16
SWE
PA0_B
17
SCAS
PA1_B
18
SRAS
BA0
DQ14
BA1
DQ15
WE
CS
2
D0
4
D1
5
D2
7
D3
8
D4
10
D5
11
D6
13
D7
42
D8
44
D9
45
D10
47
D11
48
D12
50
D13
51
D14
53
D15
3
19
SMS
37
CAS
CKE
RAS
38
CLK
SCKE
CLK_OUT
PA2_B
PA3_B
15
~ABE0/SDQM0
PA4_B
39
~ABE1/SDQM1
DQML
DQMH
PA5_B
PA6_B
MT48LC32M16A2TG-75
TSOP54
PA7_B
CNTL0/~WR
CNTL1/~RD
CNTL2
PE0/TMS
PE1/TCK
PE2/TDI
PE3/TDO
PE4/TSTAT
61
PB0
62
PB1
63
PB2
64
PB3
65
PB4
66
PB5
67
PB6
68
PB7
PB0_B
PB1_B
PB2_B
PB3_B
PB4_B
DNP = Do Not Populate
PB5_B
ANALOG
DEVICES
PB6_B
PB7_B
PE5/~TERR
PE6
PE7
RESET
PSD4256G6V-10UI
TQFP80
B
24
DQ13
79
PD0
80
PD1
1
PD2
2
PD3
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
PD0_B
PD1_B
Approvals
Date
Title
PD2_B
AWE
ADSP-BF533 EZ-KIT LITE - MEMORY
Drawn
Checked
Engineering
A
23
A2
SA10
PC0
PC1
A1
D7
AD8
PA7_A
61
67
41
A19
ADV7171_RESET
54
A16
A18
AD1898_RESET
53
AD0
PG7
FLASH_TERR
PD0
13
14
PE5/~TERR
77
A8
A9
76
FLASH_TERR
12
D8
AWE
PB0
A7
21
CNTL0/~WR
AOE
4
33
59
AWE
3
~ABE0/SDQM0
PC0
A18
4
31
U8
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
3
of
12
A
B
C
D
ADC2
ADC1
R31
33
805
U11
1
LEFT (WHITE)
3
OUT
OE
1
DAC1
R32
10K
805
DAC2
DAC3
3.3V
AD1836_CLK
RIGHT (RED)
1
12.288MHZ
OSC003
OUT (J4)
R42
5.49K
1206
IN (J5)
R48
11.0K
1206
3.3V
C20
100PF
1206
R43
3.32K
1206
OUT1R-
C18
330PF
805
6
U13
7
DAC1 RIGHT
R33
10K
805
R230
0.00
805
C19
680PF
805
R49
5.49K
1206
AUDIO CODEC
DR0PRI
5
R229
0.00
805
AD8606AR
SOIC8
R44
1.65K
1206
R46
604
1206
OUT1R+
J4
3X2
CON024
CT3
10UF
CAP002
U14
DAC1_RIGHT 7
47
ASDATA1
48
DR0SEC
8
OUT1L+
OUT1L+
9
ASDATA2
OUT1L-
OUT1L-
R47
2.74K
1206
DAC1 LEFT
44
RFS0
ALRCLK
9
31
ABCLK
OUT1R+
2
OUT1R+
OUT1R-
30
OUT1R-
R45
49.9K
1206
C17
2200PF
1206
AD1836_VREF
43
RSCLK0
C21
220PF
1206
DAC1 RIGHT
2
45
AD1836_CLK
MCLK
6
OUT2L+
50
PF4
OUT2L+
7
CLATCH
OUT2L-
OUT2L-
DAC2 LEFT
51
SCK
CCLK
AGND
2
MOSI
33
CDATA
OUT2R+
49
MISO
COUT
R108
10K
805
R107
10K
805
IN1L+
ADC1 LEFT IN1L-
OUT3L+
5
IN1L-
OUT3L-
18
OUT3L-
35
IN1R+
ADC1 RIGHTIN1R-
OUT2R-
4
OUT3L+
17
IN1R+
32
OUT2R-
16
IN1L+
R106
10K
805
OUT2R+
OUT3R+
19
IN1R-
OUT3R-
OUT3R+
34
OUT3R-
DAC2 RIGHT
DAC3 LEFT
R35
5.49K
1206
R34
11.0K
1206
DAC3 RIGHT
C15
100PF
1206
R36
3.32K
1206
OUT1L20
IN2L+/CL2/CL2
DSDATA1
21
IN2L-/CL1/CL1
ADC2 LEFT
DSDATA2
22
IN2L1
NC/IN2L1/IN2L+
DSDATA3
23
IN2L2
NC/IN2L2/IN2L-
DLRCLK
DBCLK
38
DT0PRI
41
C13
330PF
805
DT0SEC
42
36
DAC1 LEFT
TSCLK0
NC/IN2R2/IN2R-
ADC2 RIGHT IN2R1
25
NC/IN2R1/IN2R+
3
FILTR
26
IN2R-/CR1/CR1
FILTD
3
R30
0.00
1206
24
IN2R2
U13
1
TFS0
37
2
C14
680PF
805
R40
5.49K
1206
13
12
AD8606AR
SOIC8
R37
1.65K
1206
R39
604
1206
OUT1L+
27
J4
3X2
CON024
CT4
10UF
CAP002
IN2R+/CR2/CR2
DAC1_LEFT 8
CT1
10UF
B
3
AD1836_RESET
PD/RST
C6
0.1UF
805
CT2
10UF
B
C8
0.1UF
805
R41
2.74K
1206
AD1836AAS
MQFP52
C7
0.001UF
805
C9
0.001UF
805
C10
0.001UF
805
3
C16
220PF
1206
9
AD1836_VREF
3
C11
0.001UF
805
R38
49.9K
1206
C12
2200PF
1206
U12
1
AD1836_VREF
AGND
2
AD8606AR
SOIC8
R28
0.00
1206
R27
0.00
1206
AGND
5
U12
AGND
7
6
AD8606AR
SOIC8
For test only
R193
0.00
1206
SW1
ON
11
3
10
4
9
5
8
6
7
3
ADC2_LEFT
4
ADC2_RIGHT
12
2
2
ADC1_RIGHT
1
ADC1_LEFT
4
1
ANALOG
DEVICES
DAC1_LEFT
DAC1_RIGHT
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
DAC2_LEFT
Approvals
DAC2_RIGHT
5
DAC3_LEFT
AGND
6
DAC3_RIGHT
SWT017
DIP6
Checked
B
Date
Title
ADSP-BF533 EZ-KIT LITE - AUDIO CODEC
Drawn
Engineering
A
DNP = Do Not Populate
R29
0.00
1206
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
4
of
12
A
B
C
D
1
1
R67
5.49K
1206
R66
11.0K
1206
C35
100PF
1206
R59
5.49K
1206
R68
3.32K
1206
OUT2R-
R58
11.0K
1206
C33
330PF
805
2
C28
330PF
805
3
R72
5.49K
1206
C34
680PF
805
AD8606AR
SOIC8
R69
1.65K
1206
R60
3.32K
1206
OUT3R-
U16
1
DAC2 RIGHT
C30
100PF
1206
6
U15
7
DAC3 RIGHT
R71
604
1206
5
J4
3X2
CON024
CT7
10UF
CAP002
OUT2R+
DAC2_RIGHT
R64
5.49K
1206
4
C29
680PF
805
AD8606AR
SOIC8
R61
1.65K
1206
R63
604
1206
OUT3R+
R73
2.74K
1206
C36
220PF
1206
J4
3X2
CON024
CT6
10UF
CAP002
6
AD1836_VREF
DAC3_RIGHT 1
R70
49.9K
1206
C32
2200PF
1206
R65
2.74K
1206
2
C31
220PF
1206
3
R62
49.9K
1206
C27
2200PF
1206
AD1836_VREF
2
AGND
AGND
R75
5.49K
1206
R74
11.0K
1206
C40
100PF
1206
R51
5.49K
1206
R76
3.32K
1206
R50
11.0K
1206
OUT2L-
R52
3.32K
1206
OUT3L-
C38
330PF
805
6
U16
C23
330PF
805
7
3
C25
100PF
1206
DAC2 LEFT
2
U15
5
R80
5.49K
1206
C39
680PF
805
AD8606AR
SOIC8
R77
1.65K
1206
R79
604
1206
OUT2L+
3
J4
3X2
CON024
CT8
10UF
CAP002
DAC2_LEFT 5
R81
2.74K
1206
C41
220PF
1206
3
1
DAC3 LEFT
R56
5.49K
1206
C24
680PF
805
AD8606AR
SOIC8
R53
1.65K
1206
R55
604
1206
OUT3L+
J4
3X2
CON024
CT5
10UF
CAP002
DAC3_LEFT 2
6
R78
49.9K
1206
C37
2200PF
1206
AD1836_VREF
R57
2.74K
1206
C26
220PF
1206
3
R54
49.9K
1206
C22
2200PF
1206
AD1836_VREF
AGND
AGND
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - AUDIO OUT
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
5
of
12
A
1
J5
2X2
CON013
B
CT12
10UF
CAP002
FER3
600
1206
2
R91
5.76K
1206
C
J5
2X2
CON013
R98
5.76K
1206
ADC1_LEFT
C57
120PF
1206
C54
100PF
1206
2
CT10
10UF
CAP002
FER1
600
1206
5
3
D
R99
237
1206
U19
C45
120PF
1206
C46
100PF
1206
2
1
1
IN1L-
AGND
3
AD8606AR
SOIC8
C53
0.001UF
805
R101
5.76K
1206
C51
100PF
1206
R85
5.76K
1206
R84
5.76K
1206
ADC1 LEFT
AGND
6
C50
0.001UF
805
R86
750K
1206
R97
237
1206
U19
6
AD1836_VREF
U18
7
7
2
ADC2 LEFT
C43
120PF
1206
C58
120PF
1206
R96
750K
1206
IN1L+
IN2L1
5
AD1836_VREF
5
IN2L2
3
AD1836_VREF
AD8606AR
SOIC8
R102
5.76K
1206
U18
AGND
AGND
AD1836_VREF
1
R87
5.76K
1206
ADC2_LEFT
6
AGND
R105
5.76K
1206
2
AD8606AR
SOIC8
AD8606AR
SOIC8
AGND
AGND
J5
2X2
CON013
CT11
10UF
CAP002
FER4
600
1206
1
R100
5.76K
1206
J5
2X2
CON013
R92
5.76K
1206
CT9
10UF
CAP002
FER2
600
1206
4
R89
5.76K
1206
R88
5.76K
1206
ADC2_RIGHT
ADC1_RIGHT
3
6
C59
120PF
1206
C56
100PF
1206
2
R95
237
1206
U20
AGND
2
1
AGND
IN1R-
AGND
AD8606AR
SOIC8
R104
5.76K
1206
C52
0.001UF
805
R103
5.76K
1206
AD8606AR
SOIC8
3
R82
5.76K
1206
C48
100PF
1206
R83
5.76K
1206
AGND
6
C49
0.001UF
805
6
U17
7
7
AD1836_VREF
R90
750K
1206
R93
237
1206
U20
ADC2 RIGHT
C42
120PF
1206
ADC1 RIGHT
C55
120PF
1206
R94
750K
1206
IN2R2
3
AD1836_VREF
3
3
U17
AGND
1
AD1836_VREF
C44
120PF
1206
C47
100PF
1206
IN1R+
AD1836_VREF
5
IN2R1
5
AD8606AR
SOIC8
AD8606AR
SOIC8
AGND
AGND
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - AUDIO IN
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
6
of
12
A
B
PPICLK_ONBOARD_SELECT
PPICLK_AD7183_SELECT
0
0
PPI_27MHZ_CLK (DEFAULT)
0
1
ADV7183_CLKOUT
1
X
EXPANSION_CLK
C
PPCLK
DAC B
U25
U26
1
DAC D
CVSB
CVSB
Component Video
B
R
G
Differential Component Video
U
V
Y
C
Y
R132
0.00
805
3
6
ADV7183_CLKOUT
1
DAC C
Composite Video
S Video
3
PPI_27MHZ_CLK
D
1
PPI_CLK
R125
1K
1206
6
4
PPICLK_AD7183_SELECT
1
4
ADG752BRT
SOT23-6
A3V
ADG752BRT
SOT23-6
EXPANSION_PPI_CLK
PPICLK_ONBOARD_SELECT
U24
5
4
L5
0.68UH
805
L3
2.2UH
805
L4
0.68UH
805
1
3
3V_B
VIDEO ENCODER
TP4
R128
10K
805
C71
0.1UF
805
C69
330PF
805
C70
330PF
805
R124
75
1206
VIDEO_DAC_B
5
DAC B
AD8061ART
SOT23-5
2
R123
75
1206
J8
3X2
CON024
R127
75
1206
6
R126
1K
1206
R129
1.2K
1206
C72
0.1UF
805
U27
SW2
7
6
5
PF12
PF[15:12]
PP[3:0]
PF13
3
PF14
2
PF15
42
PP3
41
PP2
40
PP1
39
PP0
38
44
ADV7171_27MHZ_CLK
3V_B
4
22
ADV7171_RESET
18
3
24
PF1_SDATA
23
R130 PF0_SCLOCK
100K
1206
35
37
36
P12
A3V
P11
P10
25
VREF
P8
RSET
P5
P4
5
8
6
7
U23
15
ADV7171_HSYNC
16
FIELD/VSYNC
17
BLANK
ADV7171_VSYNC
L6
0.68UH
805
L2
2.2UH
805
L7
0.68UH
805
1
3
1
P2
3V_B
P1
R122
150
1206
D1
AD1580
SOT23D
R121
75
1206
2
C67
330PF
805
C68
330PF
805
R120
75
1206
VIDEO_DAC_C 2
DAC C
AD8061ART
SOT23-5
2
P3
J8
3X2
CON024
R117
75
1206
5
4
3
R118
1K
1206
P0
CLOCK
RESET
ALSB
11
VAA1
1
VAA2
20
VAA3
30
VAA4
28
VAA5
AGND2
AGND2
R131
1K
1206
SDATA
SCLOCK
SCRESET/RTC
TTX
TTXREQ
21
GND1
29
GND2
43
GND3
19
GND4
10
GND5
3
A3V
ADV7171KSU
TQFP44
4
L8
0.68UH
805
L1
2.2UH
805
L9
0.68UH
805
1
2
R113
75
1206
C73
330PF
805
C74
330PF
805
J8
3X2
CON024
R116
75
1206
5
3
VIDEO_DAC_D
8
DAC D
AD8061ART
SOT23-5
9
R115
1K
1206
R114
75
1206
R182
0.00
1206
DNP = Do Not Populate
AGND2
ANALOG
DEVICES
AGND2
R226
0.00
805
4
PF1
PF1_SDATA
R227
0.00
805
PF0
2
VIDEO_DAC_C
34
U22
R112
100K
1206
9
VIDEO_DAC_B
33
P7
HSYNC
4
VIDEO_DAC_D
SWT017
DIP6
COMP
P9
P6
VIDEO_AVIN5
6
8
P13
10
5
9
P14
3
4
12
VIDEO_AVIN4
R119
1K
1206
11
3
2
P15
12
2
2
13
32
DAC_A
31
DAC_B
26
DAC_C
27
DAC_D
1
AGND2
14
1
VIDEO_AVIN1
ON
AGND2
AGND2
Approvals
Date
Title
PF0_SCLOCK
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - VIDEO OUT
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
7
of
12
A
B
C
D
DAC_D
DAC_B
DAC_C
3.3V
(WHITE) OUT
1
R142
10K
805
(RED) IN
R143
10K
805
R139
10K
805
R138
10K
805
VIDEO DECODER
1
XTAL1
P15
P14
P13
68
PF0_SCLOCK
Composite Video
CVBS
CVBS
SDA
P11
SCLK
P10
CVBS
P9
Differential Component Video
Y
U
S Video
Y
C
V
64
ADV7183_RESET
36
RESET
P8
PWRDN
P7
P6
J8
3X2
CON024
65
R141
0.00
805
7
AVIN1
C90
0.1UF
805
NC[ISO]
P4
VIDEO_AVIN1
42
41
AIN1
P3
AIN7
P2
9
P1
TP7
J8
3X2
CON024
2
44
43
R136
0.00
805
4
AVIN4
P5
C88
0.1UF
805
AIN2
LLC1
TP6
46
45
AIN3
LLC2
AIN9
NC[LLCREF]
6
ELPF
58
J8
3X2
CON024
57
R135
0.00
805
1
AVIN5
C89
0.1UF
805
60
59
AIN10
AIN5
AIN11
3
62
61
CT16
10UF
B
R137
75
1206
R134
75
1206
HS
51
52
C81
0.1UF
805
AIN12
NC[CLKIN]
REFOUT
CML
SFL[HFF]
NC[AEF]
NC[DV]
48
49
CT15
10UF
B
C78
0.1UF
805
C80
0.1UF
805
CAPY1
CAPY2
NC[RD]
OE
54
55
CAPC1
NC[GPO3]
CAPC2
NC[GPO2]
NC[GPO1]
C77
0.1UF
805
NC[GPO0]
50
A3V
AVDD
A5V
DNP
FER10
600
1206
CT14
10UF
B
C76
0.1UF
805
5
PP3
6
PP2
7
PP1
8
PP0
PP[3:0]
R144
33
805
R183
33
805
U21
1
4
19
ADV7183_CLKOUT
2
SN74LVC1G32
SOT23-5
20
21
22
23
24
PVDD_ADV7183
32
33
27
C82
0.01UF
805
26
25
R140
1.5K
805
2
C83
82NF
805
37
2
ADV7183_HS
1
ADV7183_VS
80
ADV7183_FIELD
69
3.3V
ADV7183_VREF
70
ADV7183_HREF
16
11
ADV7171_HSYNC
R145
10K
805
12
ADV7183_HS
13
ADV7183_VS
78
ADV7171_VSYNC
77
ADV7183_FIELD
79
SW3
12
11
10
9
8
7
1
2
3
4
5
6
TMR1
TMR2
PF3
PF2
SWT017
DIP6
3
AGND2
PF15
AIN6
NC[AFF]
C75
0.1UF
805
R133
75
1206
FIELD
NC[VREF]
NC[HREF]
TP5
76
AIN4
VS
VIDEO_AVIN5
PF14
AIN8
AGND2
VIDEO_AVIN4
P0
75
PF[15:12]
1
AVIN5
PF13
2
AVIN4
P12
74
3
67
PF1_SDATA
AVIN1
ALSB
PF12
4
66
73
5
28
XTAL
6
29
ADV7183_27MHZ_CLK
ON
AVIN1
AVIN4
AVIN5
U28
DVDD1
DVDD2
C79
0.1UF
805
DVDD3
38
PVDD
DVDDIO1
DVDDIO2
39
40
FER12
600
1206
47
53
DNP
FER11
600
1206
56
63
17
18
34
1.8V
R232
10K
805
3.3V
3
35
FER8
600
1206
30
DVDD_ADV7183
10
DNP
FER9
600
1206
72
4
15
AGND1
AGND2
DGND1
AGND3
DGND2
AGND4
DGND3
AGND5
DGND4
NC[AGND6]
DGND5
3
9
14
31
71
PVDD_ADV7183
A1.8V
ADV7183AKST
LQFP80
FER13
600
1206
C84
0.1UF
805
C85
0.01UF
805
C86
0.1UF
805
C87
0.01UF
805
DNP = Do Not Populate
ANALOG
DEVICES
4
AGND2
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - VIDEO IN
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
8
of
12
A
B
C
D
3.3V
3.3V
R150
10K
805
PF8
R149
100
805
3
1
R157
0.00
1206
U10
SW4
SWT013
SPST-MOMENTARY
3.3V
4
USB RESET
LED3
RED-SMT
LED001
74LVC14A
SOIC14
CT17
1UF
A
3.3V
R159
10K
805
4
USB_CONFIGURED
RESET
LED2
RED-SMT
LED001
RESET
U9
1
4
MR
PFI
74LVC00AD
SOIC14
RESET
LED2
LED3
R167
0.00
1206
U10
11
SW5
SWT013
SPST-MOMENTARY
LED4
SOFT_RESET
10
LED5
74LVC14A
SOIC14
LED[6:1]
U9
9
12
LED6
CT18
1UF
A
U9
U10
11
13
12
13
74LVC00AD
SOIC14
2
1A1
4
1A2
6
1A3
8
1A4
R172
10K
805
8
U31
LED1
R155
100
805
R171
10K
805
10
8
RESET
7
RESET
5
PFO
ADM708SAR
SOIC8
R151
10K
805
R164
270
1206
USB_RESET
5
U29
SW8
SWT013
SPST-MOMENTARY
R170
10K
805
6
R166
10K
805
3.3V
2
1
3.3V
3.3V
R165
270
1206
PF9
3.3V
74LVC00AD
SOIC14
74LVC14A
SOIC14
18
1Y1
16
1Y2
14
1Y3
12
5V
1Y4
11
2A1
13
2A2
15
2A3
17
2A4
9
2Y1
7
2Y2
5
2Y3
3
2Y4
1
OE1
19
OE2
LED9
AMBER-SMT
LED001
LED8
AMBER-SMT
LED001
LED7
AMBER-SMT
LED001
LED6
AMBER-SMT
LED001
LED5
AMBER-SMT
LED001
POWER
LED1
GREEN-SMT
LED001
LED4
AMBER-SMT
LED001
2
IDT74FCT3244APY
SSOP20
R160
270
1206
3.3V
R161
270
1206
R168
270
1206
R162
270
1206
R147
270
1206
R146
270
1206
R163
680
1206
R156
10K
805
PF10
R154
100
805
R148
0.00
1206
U10
9
SW6
SWT013
SPST-MOMENTARY
8
74LVC14A
SOIC14
3.3V
CT20
1UF
A
UART
C92
0.1UF
805
C94
0.1UF
805
3.3V
11
TX
10
PF6
DNP
R153
10K
805
U10
6
4
9
5
8
TFS0
RSCLK0
6
6
CT19
1UF
A
10
5
74LVC14A
SOIC14
3
4
5
SW7
SWT013
SPST-MOMENTARY
11
3
R158
0.00
1206
12
2
2
R152
100
805
ON
1
PF11
SW9
1
7
PF8
12
RX
PF9
PF11
FER15
600
603
6
P2
T1IN
T1OUT
T2IN
T2OUT
FER17
600
603
14
1
7
FER14
600
603
13
R169
0.00
805
PF10
6
2
7
C93
0.1UF
805
FER16
600
603
3
8
4
PF7
RFS0
3
IDC2X1
2X1
V-
R1OUT
R1IN
9
8
R2OUT
R2IN
ADM3202ARN
SOIC16
R111
0.00
805
2
2
V+
4
C2+
5
C2-
P5
1
C91
0.1UF
805
1
C1+
3
C1-
3
R110
0.00
805
U30
9
DNP
5
TSCLK0
SWT017
DIP6
DB9M
9PIN
DNP = Do Not Populate
SW8 PB Enable Switch
Position
Function
Connects the push buttons to the Programmable Flags of the DSP
1-4
Useful if using the PFs for another purpose.
Connects SPORT0 frame sync and clock together external to the DSP
5,6
Required when AD1836 is in I2S mode
4
ANALOG
DEVICES
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT IO/RESET/UART
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:12
D
9
of
12
A
B
C
D
EXPANSION INTERFACE (TYPE B)
3.3V
5V
3.3V
5V
1
1
All USB interface circuitry is considered proprietary and has
been omitted from this schematic.
D[0:15]
PF[0:15]
J1
2
A1
1
4
3
6
5
J2
2
1
4
3
6
A3
8
7
A2
A5
10
9
A4
A7
12
11
A6
MOSI
A9
14
13
A8
MISO
A11
16
15
8
7
10
9
12
18
17
A12
A15
20
19
A14
A19
22
21
24
23
26
25
28
30
2
14
13
PA5_B
16
15
PA7_B
17
PA7_A
D1
D3
TMR2
27
TMR0
29
DT1SEC
34
33
TFS1
36
35
TSCLK1
DT0SEC
37
40
39
42
41
DT0PRI
D0
D2
TFS0
TSCLK0
D5
44
43
D4
D7
46
45
D6
PF14
D9
48
47
50
49
D10
D13
52
51
D12
54
53
56
55
58
PP0
PP2
19
22
21
24
23
PB7_A
26
25
28
27
30
29
32
31
34
33
36
35
38
37
40
39
42
41
44
43
TMR1
RESET
DR1SEC
RESET
DR1PRI
ADV7183_HS
RFS1
ADV7183_FIELD
DSCLK1
ADV7183_HREF
DR0SEC
59
62
61
46
45
PF13
PF10
48
47
PF11
PF8
50
49
PF9
PF6
52
51
PF7
64
63
66
65
~ABE1/SDQM1
PF4
54
53
PF5
PF2
56
55
PF3
PF0
58
57
PF1
60
59
68
67
~ABE0/SDQM0
70
69
AOE
72
71
74
73
76
75
78
AWE
EXPANSION_PPI_CLK
64
63
66
67
70
69
72
PP1
SMS
PP3
65
68
79
82
81
~ABE0/SDQM0
84
83
SRAS
86
85
SA10
90
7
10
9
12
11
14
13
16
15
18
17
20
19
22
21
24
23
26
25
28
27
30
29
32
34
33
36
35
38
SWE
RX
R173
10K
805
PA0_B
PA2_B
DSP JTAG HEADER
PA4_B
PA6_B
PA6_A
EMULATOR_SELECT
PB6_A
31
73
76
75
78
77
80
79
82
81
84
83
86
85
88
87
90
89
2
3
4
5
6
CLK_OUT_EXP1
7
8
EXT_DSP_CLK
9
10
ADV7183_VS
11
12
ADV7183_VREF
13
14
EMULATOR_EMU
EMULATOR_TMS
41
RSCLK0
44
43
46
45
48
47
50
49
52
51
54
53
56
55
58
57
2
EMULATOR_TCK
EMULATOR_TRST
EMULATOR_TDI
EMULATOR_TDO
IDC7X2
7X2
60
59
AMS3
62
61
AMS2
64
63
AMS1
66
65
AMS0
68
67
ARDY
70
69
72
71
74
73
76
75
SPORT0
R174
0.00
1206
DT0PRI
DT0SEC
TFS0
71
74
P4
1
37
39
ARE
~ABE1/SDQM1
TSCLK0
P3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
3
RSCLK0
77
80
79
82
81
SCKE
84
83
SCAS
86
85
88
87
90
89
CLK_OUT_EXP2
89
45X2
CON019
8
78
80
87
5
42
77
88
3
6
40
D14
61
4
PF15
PF12
62
1
RFS0
57
60
J3
2
DR0PRI
D8
D11
D15
20
NMI
A18
DT1PRI
38
PA3_B
11
A16
31
32
PA1_B
SCK
A10
A13
A17
TX
5
18
3
When designing your JTAG interface please refer to the
Engineer to Engineer Note EE-68 which can be found at
http://www.analog.com
3.3V
A[1:19]
BR
BG
RFS0
R175
0.00
1206
DR0SEC
DR0PRI
CON014
10X2
BGH
45X2
CON019
45X2
CON019
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - CONNECTOR
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:11
D
10
of
12
A
B
C
5V
F1
2.5A
FUS001
1
FER23
CHOKE_COIL
4
3
1
2
D2
2A
DO-214AA
UNREG_IN
3
INPUT
UNREG_IN
GND
1
ADP3339AKC-5
SOT-223
1
2
FER18
600
1206
2
OUTPUT
J9
D3
2A
DO-214AA
C97
1000PF
1206
A5V
R177
0.00
1206
VR5
D
R176
100K
1206
CT22
10UF
C
3V_B
R178
0.00
1206
VR1
C98
0.1UF
805
CT23
10UF
C
C175
0.1UF
805
3
INPUT
FER19
600
1206
2
OUTPUT
GND
1
ADP3338AKC-33
SOT-223
3
7.5V_POWER
CON005
2.5MM_JACK
C104
1UF
805
C96
1000PF
1206
1
A3V
CT21
10UF
C
C143
0.1UF
805
R186
0.00
805
VDDRTC
R187
0.00
805
DSP_VDD_EXT
SHGND
DSP_VDD_EXT
R223
3.32K
805
D4
2A
DO-214AA
DSP_VDD_INT
2
2
TP15
UNREG_IN
R188
0.00
805
VR3
3
INPUT
U32
2
OUTPUT
1
R222
0.00
805
DSP_VDD_INT
5
SJ1
GND
1
ADP3339AKC-33
SOT-223
CT25
10UF
C
L12
10UH
IND001
C100
0.1UF
805
CT24
10UF
C
VROUT
2
6
3
7
4
8
SHORTING
JUMPER
3
1
FDS9431A
SO-8
DEFAULT=2 & 3
CT28
68UF
D
D5
ZHCS1000
SOT23D
1A
SW10: Core Voltage Source Select
DEFAULT: Not Populated
JP3
1
C105
0.1UF
805
2
Position
Function
1 and 2
DSP_VDD_INT = DSP Internal Voltage Regulation
2 and 3
DSP_VDD_INT = 1.4V Fixed
3
IDC3X1
3X1
DNP
3.3V
R211
0.00
805
UNREG_IN
VR6
R189
0.00
805
VR4
3
INPUT
3
OUTPUT
7
R214
10K
805
2
8
OUT1
IN2
OUT2
OUT3
GND
1
ADP3339AKC-33
SOT-223
CT27
10UF
C
IN1
6
C101
0.1UF
805
CT26
10UF
C
SD
1
1V4
2
DNP
3
5
FB
GND
4 ADP3336ARM
MSOP8
Note: For boards without a 750MHz processor this jumper will not
be populated and the DSP_VDD_INT will be hard-wired with R222
to use the processor internal regulator.
R210
0.00
805
C60
1UF
805
R184
64.9K
805
3
3.3V
C61
1UF
805
3.3V
1.8V
A1.8V
CT13
10UF
C
FER20
1206
VR2
R185
340K
805
7
R192
10K
805
8
6
IN1
IN2
SD
1
OUT1
2
OUT2
3
OUT3
5
FB
GND
4 ADP3336ARM
MSOP8
C102
1UF
805
R190
76.8K
1206
C103
1UF
805
R191
147K
1206
FER21
600
1206
MH2
MH1
MH3
MH4
DNP = Do Not Populate
MH5
TP12
TP14
TP13
TP11
TP8
TP9
ANALOG
DEVICES
TP10
4
FER22
600
1206
SHGND
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - POWER
Drawn
Checked
SHGND
SHGND
A
B
Engineering
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:11
D
11
of
12
A
B
C
D
DSP_VDD_EXT
DSP_VDD_INT
BBBYP
RES IN PLACE OF C188
C181
0.01UF
805
C183
0.01UF
805
C184
0.1UF
805
C182
0.1UF
805
C185
0.1UF
805
C180
0.1UF
805
C199
10UF
1210
C200
10UF
1210
C198
10UF
1210
C190
0.01UF
805
C188
0.01UF
805
C187
0.1UF
805
C189
0.1UF
805
C186
0.1UF
805
C191
0.1UF
805
C196
0.01UF
805
C194
0.01UF
805
C193
0.1UF
805
C195
0.1UF
805
C192
0.1UF
805
C197
0.1UF
805
DNP
R194
0.00
805
C179
0.1UF
805
1
1
ADSP-21533
U1
3.3V
C159
0.01UF
805
3.3V
C153
0.01UF
805
C155
0.01UF
805
C154
0.01UF
805
C150
0.01UF
805
IDT74FCT3807
U4
3.3V
C149
0.01UF
805
C136
0.01UF
805
C126
0.01UF
805
PSD4265 A
U5
3.3V
C127
0.01UF
805
3.3V
C124
0.01UF
805
PSD4265 B
U6
C169
0.01UF
805
C123
0.01UF
805
C174
0.01UF
805
C173
0.01UF
805
SN74LVC1G125
U7
3.3V
C166
0.01UF
805
C168
0.01UF
805
C167
0.01UF
805
C201
0.01UF
805
3.3V
C208
0.01UF
805
SDRAM
U8
74LVC00AD
U9
A5V
C151
0.01UF
805
A5V
C130
0.22UF
805
74LVC14A
U10
C138
0.22UF
805
AGND
AGND
AD8606
U12
AD8606
U13
2
2
3.3V
5V
C165
0.01UF
805
A5V
C177
0.1UF
805
C99
0.1UF
805
A5V
C176
0.1UF
805
C178
0.1UF
805
C129
0.22UF
805
AGND
AD1836
U14
A5V
A5V
C137
0.22UF
805
A5V
C139
0.22UF
805
A5V
C141
0.22UF
805
A5V
C140
0.22UF
805
3.3V
C142
0.22UF
805
AGND
AGND
AGND
AGND
AGND
AGND
AD8606
U15
AD8606
U16
AD8606
U17
AD8606
U18
AD8606
U19
AD8606
U20
3V_B
3.3V
3.3V
A3V
C210
0.1UF
805
C110
0.1UF
805
SN74AHC1G08
U21
3.3V
A3V
C108
0.01UF
805
C111
0.1UF
805
A3V
C112
0.01UF
805
C109
0.1UF
805
AGND2
AGND2
AGND2
AD8061
U22
AD8061
U23
AD8061
U24
3.3V
3.3V
C113
0.01UF
805
3.3V
C172
0.01UF
805
C171
0.01UF
805
ADG752
U25
ADG752
U26
3.3V
DVDD_ADV7183
3
3
C146
0.01UF
805
C147
0.01UF
805
C145
0.1UF
805
ADV7171
U27
C148
0.1UF
805
C144
0.1UF
805
C95
0.1UF
805
C119
0.1UF
805
C132
0.1UF
805
C128
0.01UF
805
C204
0.01UF
805
C156
0.1UF
805
C157
0.1UF
805
C158
0.1UF
805
C152
0.01UF
805
ADM708SAR
U29
ADV7183
U28
C163
0.01UF
805
ADM3202
U30
C161
0.01UF
805
IDT74FCT3244APY
U31
C209
0.1UF
805
IDT2305
U46
DNP = Do Not Populate
ANALOG
DEVICES
4
Approvals
Date
Title
20 Cotton Road
Nashua, NH 03063
4
PH: 1-800-ANALOGD
ADSP-BF533 EZ-KIT LITE - BYPASS CAPS
Drawn
Checked
Engineering
A
B
C
Size
Board No.
C
Date
Rev
A0167-2001
1.6C
Sheet
12-21-2004_15:11
D
12
of
12
I
索引
~AMS0、メモリ・セレクト・ピン,
2-3, 2-7, 3-3
~AMS1、メモリ・セレクト・ピン,
2-3, 2-7, 3-3
~AMS2、メモリ・セレクト・ピン,
2-3, 2-7, 3-3
~SMS0、メモリ・セレクト・ピン,
2-2, 3-3
ペリフェラル・ポート, xii
メモリ・マップ, 2-2
リアル・タイム・クロック(RTC),
3-3
ADV7171、ビデオ・エンコーダ,
2-13, 3-6, 3-7, 3-11
ADV7183、ビデオ・デコーダ, 2-13,
3-6, 3-7, 3-11
ASYNC、メモリ・バンク 0-2, 2-3
A
D
AD1836, 2-11, 3-4, 3-12
ADSP-BF533 プロセッサ
CLK IN, 3-7
CLK OUT, 3-3
IO 電圧, 3-2
アドレス・スペース, 2-7
オーディオ・インターフェース、
SPORT0 を参照
外部バス・インターフェース・ユ
ニット(EBIU) , 3-3
コア電圧, 3-2
内部 SRAM, 2-2
内部メモリの制約, 2-2
入力クロック, 3-3
パラレル・ペリフェラル・イン
ターフェース(PPI) , 3-6
DIP スイッチ, 3-9
SW を参照
記号
E
EBIU_SDBCTL, 2-5
EBIU_SDGCTL, 2-5
EBIU_SDRRC, 2-5
EZ-KIT Lite ボード
アーキテクチャ , 3-2
特長, x
H
HSYNC 信号, 3-6, 3-7, 3-11
ADSP-BF533 EZ-KIT Lite 評価システム・マニュアル
I-1
Similar pages